



Patent dodatkowy
do patentu nr _____


Zgłoszono: 18.05.77 (P. 198278)

Pierwszeństwo _____

Zgłoszenie ogłoszono: 05.12.77

Opis patentowy opublikowano: 30.11.1982

Int. Cl.² G11C 7/00



Twórcy wynalazku: Tadeusz Malinowski, Andrzej Maliński, Jan Roeske,
Łukasz Szymański

Uprawniony z patentu: Ośrodek Badawczo-Rozwojowy Systemów
Automatyki, Poznań (Polska)

**Układ zabezpieczający pamięci półprzewodnikowe
przed skasowaniem zawartej w nich informacji
przy zanikach napięć zasilających**

1 Przedmiotem wynalazku jest układ zabezpieczający pamięci półprzewodnikowe przed skasowaniem zawartej w nich informacji przy zanikach napięć zasilających. Większość układów elektronicznego sterowania i automatyzacji obiektów przemysłowych posiada w swojej strukturze bloki pamięci półprzewodnikowej. Stan pojedynczej komórki pamięciowej jest determinowany ostatnim sygnałem wejściowym podanym na przerzutnik.

Chwilowe lub długotrwałe zaniki napięć zasilających pamięci półprzewodnikowe oraz sterujące je układy logiczne powodują skasowanie zawartej w pamięci informacji. Po powrocie napięcia zasilającego następuje przypadkowe ustawienie się przerzutników tworzących bloki pamięciowe, co może doprowadzić poprzez układy logicznego sterowania do zachwiania programowanej pracy automatyzowanego obiektu, do pominięcia lub powtórzenia pewnych taktów.

Znany jest z książki F. Wagnera pod tytułem „Liczniki elektroniczne w przemysłowych układach sterowania”, Wydawnictwo Naukowo-Techniczne, str. 31, układ zabezpieczający pamięci półprzewodnikowe przed skasowaniem zawartej w nich informacji przy zanikach napięć zasilających. Układ ten stanowi przerzutnik z rdzeniem magnetycznym. Mianowicie w sprzężeniu tranzystora pierwszego z bazą tranzystora drugiego umieszczony jest rdzeń magnetyczny a pomiędzy bazą tranzystora pierwszego i masą włączony jest kondensator.

Niedogodnością tego układu jest konieczność stosowania zarówno dodatniego jak i ujemnego napięcia względem masy. Inną niedogodnością znanego układu jest brak

2 możliwości pracy cyklicznej, ponieważ układ posiada tylko jedną cewkę. W związku z tym w drugim cyklu zaniku i pojawienia się napięcia zasilającego układ ten nie zapamięta stanu jedynki logicznej na wyjściu i będzie działał tak jakby przed zanikiem tym było zero logiczne.

5 Układ według wynalazku zawiera czujnik zaniku i pojawienia się napięcia zasilającego, który jest połączony z uzwojeniami zapisującymi pamięci ferrytowej poprzez człon logiczny, i czasowy sygnału zapisu, wzmacniacz sygnałów logicznych i czasowych zapisu i człon dopasowujący sygnału zapisu. Czujnik zaniku i pojawienia się napięcia zasilającego jest także połączony z uzwojeniem odczytującym zespół pamięci ferrytowej poprzez człon logiczny i czasowy sygnału odczytu, wzmacniacz sygnałów logicznych i czasowych odczytu i człon dopasowujący sygnał odczytu. Ponadto czujnik zaniku i pojawienia się napięcia zasilającego jest połączony z uzwojeniem wyjściowym zespołu pamięci ferrytowej poprzez człon logiczny i czasowy, człon bistabilny i wzmacniacz odczytujący, przy czym człon bistabilny jest połączony z członem dopasowującym sygnału zapisu.

20 Zaletą układu według wynalazku jest to, że nie wymaga dodatkowego stałego źródła zasilania, przy czym umożliwia współpracę z dowolnym rodzajem przerzutników półprzewodnikowych.

30 Układ wykonany jest z elementów scalonych, co pozwala na jego pracę w systemie regulacji i sterowania nawet w trudnych warunkach jak pylenie, wstrząsy, duża wilgotność.

Przedmiot wynalazku uwidoczniony jest w przykładzie wykonania pokazanym na rysunku, który przedstawia schemat blokowy układu według wynalazku.

Zespół pamięci ferrytowej 1 stanowi toroidalny ferromagnetyczny rdzeń 2, którego charakterystyka magnesowania jest zbliżona do prostokątnej, co pozwala na jednoznaczne identyfikowanie stanu namagnesowania rdzenia oraz umożliwia poprawną pracę w układach binarnych i cyfrowych. Na ferromagnetycznym rdzeniu 2 nawinięte są cztery niezależne uzwojenia W_1 , W_2 , W_3 , W_4 z których dwa W_1 i W_2 stanowią uzwojenie zapisujące i służą do zapisu stanu członu bistabilnego 3 w chwili zaniku napięcia.

Trzecie uzwojenie — wejściowe W_3 przeznaczone jest do identyfikacji stanu namagnesowania ferromagnetycznego rdzenia 2 w chwili odczytu, a czwarte uzwojenie odczytujące W_4 służy do inicjowania tego odczytu. Ze względu na właściwości ferromagnetycznego rdzenia 2, zarówno impulsy zapisujące i odczytujące powinny mieć odpowiednie parametry elektryczne dla dokonania przełączeń ferromagnetycznego rdzenia 2, co uzyskuje się przez zastosowanie członów dopasowujących 4a i 4b.

Wystąpienie zaniku napięcia zasilającego pobudza zmianę stanu czujnika zaniku i pojawiania się napięcia zasilającego 5, z którego sygnał po niewielkim opóźnieniu zostaje przekazany poprzez człon logiczny i czasowy sygnału zapisu 6a, wzmacniacz sygnałów logicznych zapisu 7a oraz poprzez człon dopasowujący sygnału zapisu 4a do uzwojeń zapisujących W_1 i W_2 .

Czujnik zaniku i pojawiania się napięcia zasilającego 5 składa się z półprzewodnikowego prostownika 5a oraz obwodów formujących sygnał wejściowy 5b o dużej stałej czasowej dla sygnału pojawiania się napięcia i małej stałej czasowej dla sygnału zaniku. Jest on zasilany z wtórnego uzwojenia transformatora wchodzącego w skład zasilacza układu 8. W celu zamiany wejściowych sygnałów analogowych na binarne, układ czujnika współpracuje z dyskriminatorem amplitudy 5c zmieniającym skokowo swój stan na wyjściu po przekazaniu odpowiednich wartości progowych na jego wejściu. Czujnik zaniku i pojawiania się napięcia zasilającego 5, połączony na wejściu z zasilaczem 8, a na wyjściu jest połączony z uzwojeniami zapisującymi W_1 i W_2 zespołu pamięci ferrytowej 1 poprzez człon logiczny i czasowy sygnału zapisu 6a, wzmacniacz sygnałów logicznych i czasowych zapisu 7a i człon dopasowujący sygnału zapisu 4a. Czujnik 5 jest połączony również z uzwojeniem odczytującym W_4 zespołu pamięci ferrytowej 1 poprzez człon logiczny i czasowy sygnału odczytu 6b, wzmacniacz sygnałów logicznych i czasowych odczytu 7b i człon dopasowujący sygnał odczytu 4b. Czujnik 5 jest także połączony z uzwojeniem wyjściowym W_3 zespołu pamięci ferrytowej 1 poprzez człon logiczny i czasowy 6c, człon bistabilny 3 i wzmacniacz odczytujący 9 przy czym człon bistabilny 3 jest połączony z członem dopasowującym sygnału zapisu 4a.

Logika działania układu według wynalazku przedstawionego na rysunku jest taka, że w ciągu krótkiej chwili po zaniku napięcia zasilającego, zostanie zapisany w ferromagnetycznym rdzeniu 2 stan członu bistabilnego 3, którym jest przerzutnik typu RS. Jest to możliwe dzięki temu, że zespół zasilania wewnętrznego 8 utrzymuje przez pewien czas napięcie po zaniku zasilania zewnętrznego.

Natomiast pojawienie się napięcia zasilającego inicjuje poprzez czujnik zaniku i pojawiania się napięcia zasilającego 5 impuls, który poprzez człon logiczny i czasowy 6c zeruje człon bistabilny 3, a poprzez człon logiczny i czasowy sygnału odczytu 6b, wzmacniacz sygnałów logicznych odczytu 7b i człon dopasowujący sygnału odczytu 4b pobudza uzwojenie odczytujące W_4 .

Stan rdzenia 2 ulega logicznej zmianie tylko wówczas, kiedy kierunek strumienia magnetycznego wzbudzanego przez jedno z uzwojeń będzie przeciwny do aktualnego zwrotu wypadkowego wektora magnetycznego rdzenia ferromagnetycznego 2. Oznacza to, że w warunkach naprzemiennego oddziaływania uzwojeń zapisujących W_1 i W_2 oraz uzwojenia odczytującego W_4 na ferromagnetyczny rdzeń 2, w uzwojeniu wyjściowym W_3 będzie indukowana użyteczna siła elektromagnetyczna.

W przykładzie według wynalazku wykorzystana będzie tylko ta siła elektromotoryczna, której kierunek jest zdeterminowany przełączeniem rdzenia 2 przez uzwojenie odczytujące W_4 . Wtedy to wzmacniacz odczytujący 9 będzie generował impuls prostokątny doprowadzony do jednego z wejść członu bistabilnego 3. Dzięki temu stan członu bistabilnego 3 po pojawieniu się napięcia będzie taki sam jak przed jego zanikiem.

Zastrzeżenie patentowe

Układ zabezpieczający pamięci półprzewodnikowe przed skasowaniem zawartej w nich informacji przy zanikach napięć zasilających zawierający zespół pamięci ferrytowej, człony dopasowujące, człony logiczne i czasowe, wzmacniacze sygnałów logicznych i czasowych, **znamienny tym**, że czujnik zaniku i pojawiania się napięcia zasilającego (5) jest połączony z uzwojeniami zapisującymi (W_1 i W_2) zespołu pamięci ferrytowej (1) poprzez człon logiczny i czasowy sygnału zapisu (6a), wzmacniacz sygnałów logicznych i czasowych zapisu (7a) i człon dopasowujący sygnału zapisu (4a) oraz jest połączony z uzwojeniem odczytującym (W_4) zespołu pamięci ferrytowej (1) poprzez człon logiczny i czasowy sygnału odczytu (6b) wzmacniacz sygnałów logicznych i czasowych odczytu (7b) i człon dopasowujący sygnału odczytu (4b), a także czujnik zaniku i pojawiania się napięcia zasilającego (5) jest połączony z uzwojeniem wyjściowym (W_3) zespołu pamięci ferrytowej (1) poprzez człon logiczny i czasowy (6c), człon bistabilny (3) i wzmacniacz odczytujący (9), przy czym człon bistabilny (3) jest połączony z członem dopasowującym sygnału zapisu (4a).

