



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I559393 B

(45)公告日：中華民國 105 (2016) 年 11 月 21 日

(21)申請案號：101132348

(22)申請日：中華民國 101 (2012) 年 09 月 05 日

(51)Int. Cl. : **H01L21/3065(2006.01)**

(30)優先權：2011/09/06 美國

13/226,087

(71)申請人：蘭姆研究公司 (美國) LAM RESEARCH CORPORATION (US)
美國(72)發明人：溝爾 安 列 GOUIL, ANNE LE (FR)；林丹 傑佛瑞 R LINDAIN, JEFFREY R.
(US)；石川寧 ISHIKAWA, YASUSHI (JP)；山口 亞當斯洋子 YAMAGUCHI-
ADAMS, YOKO (JP)

(74)代理人：許峻榮

(56)參考文獻：

TW 200948934A

US 2010/0197129A1

US 2010/0297849A1

審查人員：陳佳瑋

申請專利範圍項數：15 項 圖式數：5 共 26 頁

(54)名稱

三維快閃結構用之蝕刻製程

ETCH PROCESS FOR 3D FLASH STRUCTURES

(57)摘要

提供一種在電漿處理腔室內於複數矽基雙層中蝕刻特徵部的方法，該雙層在一晶圓上形成堆疊。使一主蝕刻氣體流入該電漿處理腔室。在提供第一壓力的同時，使該主蝕刻氣體形成電漿。維持低於 20°C 的晶圓溫度。當電漿蝕刻穿過該複數矽基雙層中的多個雙層時，使壓力下降至低於該第一壓力的第二壓力。在蝕刻該複數雙層中的第一複數雙層之後，停止該主蝕刻氣體的流動。

A method for etching features in a plurality of silicon based bilayers forming a stack on a wafer in a plasma processing chamber is provided. A main etch gas is flowed into the plasma processing chamber. The main etch gas is formed into a plasma, while providing a first pressure. A wafer temperature of less than 20°C is maintained. The pressure is ramped to a second pressure less than the first pressure as the plasma etches through a plurality of the plurality of silicon based bilayers. The flow of the main etch gas is stopped after a first plurality of the plurality of bilayers is etched.

指定代表圖：




圖 1

符號簡單說明：

- 104 . . . 在複數雙層上方形成遮罩
- 108 . . . 流動主蝕刻氣體
- 112 . . . 使主蝕刻氣體形成電漿
- 116 . . . 使晶圓溫度維持低於 20°C
- 120 . . . 使壓力下降
- 124 . . . 停止主蝕刻氣體
- 128 . . . 流動過蝕刻氣體
- 132 . . . 增加晶圓溫度
- 136 . . . 降低壓力
- 140 . . . 使過蝕刻氣體形成電漿
- 144 . . . 停止過蝕刻氣體

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：101132348

※申請日：101.9.05 ※IPC 分類：H01L 21/305 2006.01

一、發明名稱：(中文/英文)

三維快閃結構用之蝕刻製程/ETCH PROCESS FOR 3D
FLASH STRUCTURES

二、中文發明摘要：

提供一種在電漿處理腔室內於複數矽基雙層中蝕刻特徵部的方法，該雙層在一晶圓上形成堆疊。使一主蝕刻氣體流入該電漿處理腔室。在提供第一壓力的同時，使該主蝕刻氣體形成電漿。維持低於 20°C 的晶圓溫度。當電漿蝕刻穿過該複數矽基雙層中的多個雙層時，使壓力下降至低於該第一壓力的第二壓力。在蝕刻該複數雙層中的第一複數雙層之後，停止該主蝕刻氣體的流動。

三、英文發明摘要：

A method for etching features in a plurality of silicon based bilayers forming a stack on a wafer in a plasma processing chamber is provided. A main etch gas is flowed into the plasma processing chamber. The main etch gas is formed into a plasma, while providing a first pressure. A wafer temperature of less than 20° C is maintained. The pressure is ramped to a second pressure less than the first pressure as the plasma etches through a plurality of the plurality of silicon based bilayers. The flow of the main etch gas is stopped after a first plurality of the plurality of bilayers is etched.

四、指定代表圖：

(一)本案指定代表圖為：第 (1) 圖。

(二)本代表圖之元件符號簡單說明：

- 104 在複數雙層上方形成遮罩
- 108 流動主蝕刻氣體
- 112 使主蝕刻氣體形成電漿
- 116 使晶圓溫度維持低於 20°C
- 120 使壓力下降
- 124 停止主蝕刻氣體
- 128 流動過蝕刻氣體
- 132 增加晶圓溫度
- 136 降低壓力
- 140 使過蝕刻氣體形成電漿
- 144 停止過蝕刻氣體

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：
無。

六、發明說明：

【發明所屬之技術領域】

[0001] 本發明係關於半導體裝置的形成。更具體而言，本發明係關於三維快閃結構半導體裝置的形成。

【先前技術】

[0002] 在半導體晶圓處理期間，有時候需要高縱橫比的穿孔(vias)。例如，在三維快閃記憶體裝置中，將穿孔形成在複數雙層的堆疊中。此種裝置的一範例為 Toshiba BiCS (Bit Cost Scalable)。

【發明內容】

[0003] 為了達成上述內容，依照本發明之目的提供一種在電漿處理腔室內於複數矽基雙層中蝕刻特徵部的方法，該雙層在一晶圓上形成堆疊。使一主蝕刻氣體流入該電漿處理腔室。在提供第一壓力的同時，使該主蝕刻氣體形成電漿。維持低於 20°C 的晶圓溫度。當電漿蝕刻穿過該複數矽基雙層中的多個雙層時，使壓力下降至低於該第一壓力的第二壓力。在蝕刻該複數雙層中的第一複數雙層之後，停止該主蝕刻氣體的流動。

[0004] 在本發明之另一實施態樣中，提供一種在電漿處理腔室內於複數矽基雙層中蝕刻特徵部的方法，該雙層在一晶圓上形成堆疊。使包含氟碳化合物以及 NF_3 的一主蝕刻氣體流入該電漿處理腔室。在提供介於 30 mtorr 到 60 mtorr 之間的第一壓力的同時，使該主蝕刻氣體形成電漿。維持低於 10°C 的晶圓溫度。當電漿蝕刻穿過該複數矽基雙層中的多個雙層時，使壓力下降至低於該第一壓力的第二壓力。在蝕刻該複數雙層中的第一複數雙層之後，停止該主蝕刻氣體的流動。

[0005] 以下將在本發明之詳細說明中結合圖式而更詳細地說明這些以及其他本發明的特徵。

【實施方式】

[0012] 現在將參照如隨附圖式所示之若干本發明較佳實施例來對本發明進行詳細說明。在以下說明中，為了提供對本發明的徹底瞭解而提出許多特定細節。然而，熟習本項技藝者可明白在不具有某些或所有這些特定細節的情況下仍可實施本發明。在其他情況下，為了不對本發明造成非必要的混淆，將不再詳細說明為人所熟知的製程步驟及/或結構。

[0013] 蝕刻高縱橫比孔洞需要側壁保護，以確保 CD 控制並且避免彎曲與底切的輪廓。然而，過多的聚合物會導致輪廓的捏縮以及蝕刻停止。在高縱橫比的情況，到達蝕刻表面之反應性物種的量因為窄視角而明顯減少。離子很可能因為與位於孔洞內部的蝕刻副產物或蝕刻劑碰撞或者與孔洞側壁碰撞而損失其能量而降低蝕刻速率。此稱為縱橫比相依蝕刻 (ARDE, Aspect Ratio Dependent Etching)。增加離子能量可有助於維持離子的方向性以及避免在側壁上的過多損失，但其取捨為遮罩選擇性。增加 TCP 亦提供更多的蝕刻劑物種、離子、以及中性物質。然而，增加 TCP 並非有系統地增加蝕刻速率，因為蝕刻速率係由往孔洞下方的反應物擴散所限制。

[0014] 為了促進瞭解，圖 1 係可用於本發明之一實施例之製程的高階流程圖，此製程在矽基雙層 (silicon based bilayers) 的堆疊中形成高縱橫比穿孔。在位於晶圓上之複數矽基雙層的堆疊上方形成遮罩 (步驟 104)。藉由使主蝕刻氣體流入其內已放置晶圓的電漿處理腔室而開始主蝕刻製程 (步驟 108)。在第一壓力下，使主蝕刻氣體形成電漿 (步驟 112)。使晶圓維持在低於 20°C 的溫度 (步驟 116)。當其中若干複數雙層被蝕刻時，使壓力下降至低於第一壓力的第二壓力 (步驟 120)。停止主蝕刻氣體的流動 (步驟 124)。接著可藉由使過蝕刻 (over etch) 氣體流入電漿處理腔室而提供過蝕刻製程 (步驟 128)。過蝕刻氣體係比主蝕刻氣體更為聚合化。增加晶圓溫度 (步驟 132)。降低腔室壓力 (步驟 136)。從過蝕刻氣體形成電漿 (步驟 140)，此完成複數雙層的蝕刻。停止過蝕刻氣體 (步驟 144)。

範例

[0015] 在本發明的一實施範例中，於用以在晶圓基板上方形形成堆疊的複數矽基雙層中蝕刻高縱橫比穿孔。每一個雙層較佳係具有 20 到 40 nm 的厚度。在複數雙層上方形成遮罩(步驟 104)。圖 2A 係形成在複數雙層上方之遮罩 204 的橫剖面圖，此複數雙層在晶圓 212 上產生記憶體堆疊 208。在此實施例中，複數雙層的每一個雙層係由位在多晶矽層 220 下方的氧化矽(SiO)層 216 所形成。在此實施例中，遮罩 204 為非晶形碳。可將例如蝕刻停止層的一或多層配置在堆疊 208 與晶圓 212 之間，或者可將晶圓 212 使用作為著陸層(landing layer)。可將一或多層配置在記憶體堆疊 208 與遮罩 204 之間。

[0016] 可將晶圓 212 放置在一處理工具中以執行後續步驟。依照本發明之一實施例，圖 3 概略顯示可用以執行矽晶圓蝕刻製程之電漿處理系統 300 的一範例。電漿處理系統 300 包含其內具有電漿處理腔室 304 的電漿反應器 302。由匹配網路 308 所調整的電漿電源 306 將功率供應到位於功率窗 312 附近的 TCP 線圈 310，以藉由提供感應耦合功率而在電漿處理腔室 304 內產生電漿 314。TCP 線圈(上電源)310 可用以在處理腔室 304 內產生均勻的擴散輪廓。例如，TCP 線圈 310 可用以在電漿 314 中產生環狀功率分佈。功率窗 312 的設置係使 TCP 線圈 310 與電漿腔室 304 隔開，並同時允許能量從 TCP 線圈 310 通過而到達電漿腔室 304。由匹配網路 318 所調整的晶圓偏壓電源 316 將功率提供到電極 320，以設定由電極 320 所支撐之晶圓 322 上的偏壓。控制器 324 設定電漿電源 306 與晶圓偏壓電源 316 的點。

[0017] 電漿電源 306 與晶圓偏壓電源 316 可用以在例如 13.56 MHz、27 MHz、2 MHz、400 kHz、或其組合的特定射頻下操作。為了達到期望的製程性能，可將電漿電源 306 與晶圓偏壓電源 316 適當地分類以供應一系列的功率。例如，在本發明之一實施例中，電漿電源 306 可供應在 300 到 10000 瓦特之範圍內的功率，而晶圓偏壓電源 316 可供應在 10 到 1000 V 之範圍內的偏壓。此外，

TCP 線圈 310 及/或電極 320 可由兩個以上的子線圈或子電極所構成，其可由單一電源供電或由多個電源供電。

[0018] 如圖 3 所示，電漿處理系統 300 更包含氣體源/氣體供應機構 330。此氣體源包含主蝕刻氣體源 332、過蝕刻氣體源 334、以及可選擇的額外氣體源 336。主蝕刻氣體可具有某些與過蝕刻氣體相同的成分。在此種情況下，取代各自分開之主蝕刻氣體源以及過蝕刻氣體源，此氣體源提供主蝕刻氣體與過蝕刻氣體的各種成分，此將在以下說明。氣體源 332、334、以及 336 係透過例如噴淋頭 340 的氣體入口而與處理腔室 304 流體連通。此氣體入口可設置在腔室 304 內的任何有利位置上，並且可採用任何注入氣體的形式。不論如何，此氣體入口較佳係可用以產生「可調整」氣體注入輪廓，此允許對處理腔室 304 內的多個區域進行各別氣體流的獨立調整。經由壓力控制閥 342 以及幫浦 344，從腔室 304 去除處理氣體以及副產物，此亦用以維持電漿處理腔室 304 內的特定壓力。氣體源/氣體供應機構 330 係由控制器 324 所控制。由 Lam Research Corp. 所提供的 Kiyo 可用來實現本發明之一實施例。此腔室較佳係具有氧化鋁塗佈表面，此表面具有 ACME(Yt 塗佈)塗膜。

[0019] 圖 4 係顯示電腦系統 400 的高階方塊圖，此電腦系統適合用於實現本發明之實施例所使用的控制器 324。此電腦系統可具有從積體電路、印刷電路板、以及小型手持裝置分佈上至巨型超級電腦的許多實體形式。電腦系統 400 包含一或多個處理器 402，並且可更包含電子顯示裝置 404(用以顯示圖形、文字、以及其他資料)、主記憶體 406(例如隨機存取記憶體(RAM))、儲存裝置 408(例如硬碟機)、可移除式儲存裝置 410(例如光碟機)、使用者介面裝置 412(例如鍵盤、觸控螢幕、鍵板(keypads)、游標控制器或其他指向裝置等等)、以及通訊介面 414(例如無線網路介面)。通訊介面 414 允許在電腦系統 400 與外部裝置之間經由連結來傳輸軟體與資料。此系統亦可包含通訊設施 416(例如通訊匯流排、交叉匯流條、或網路)，上述裝置/模組係與此通訊設施連接。

[0020] 經由通訊介面 414 所傳輸的資訊可具有能夠經由通訊連結而被通訊介面 414 所接收之例如電子、電磁、光學之信號或其他信號的形式，此通訊連結攜帶信號並且可使用電線或電纜、光纖、電話線、行動電話連結、射頻連結、及/或其他通訊頻道加以實現。以此種通訊介面，吾人可預期在執行上述方法步驟的過程中，一或多個處理器 402 可從網路接收資訊，或者可將資訊輸出至網路。再者，本發明之方法實施例可僅在處理器上執行，或者可在網路上執行，例如與遠端處理器相結合的網際網路(其用以分擔一部分的處理)。

[0021] 「非暫時性電腦可讀取媒體」一詞通常用以指例如主記憶體、輔助記憶體、可移除式儲存器、以及儲存裝置的媒體，例如硬碟、快閃記憶體、磁碟驅動記憶體、CD-ROM 以及其他形式的永久記憶體，並且不應被理解為涵蓋暫時性標的，例如載波或信號。電腦碼的範例包含由編譯器所產生的機械碼、以及藉由使用解譯器之電腦所執行之包含較高階碼的檔案。電腦可讀取媒體亦可為由包含在載波中之電腦資料信號所傳輸並且呈現可由處理器執行之一連串指令的電腦碼。

[0022] 使用主蝕刻將特徵部蝕刻到矽基雙層內。在此範例中，特徵部為蝕刻到氧化矽與多晶矽雙層內的穿孔。使主蝕刻氣體從氣體源 330 流入電漿處理腔室 304(步驟 108)。在此範例中，主蝕刻氣體流為 20-100 sccm 的 CH_2F_2 、50-300 sccm 的 N_2 、以及 1-200 sccm 的 NF_3 。較佳係主蝕刻氣體包含氟碳化合物氣體與 NF_3 。更佳係此氟碳化合物氣體為氫氟碳化合物氣體。使主蝕刻氣體形成電漿(步驟 112)。在此範例中，由 TCP 線圈 310 來提供在 13.6 MHz 下之 1,000-2,000 瓦特的 RF 功率。由下電極 320 來提供在 400 kHz 下之 100-700 伏特的偏壓。將腔室壓力設定在 40 mtorr。使晶圓溫度維持低於 20°C(步驟 116)。在此範例中，將晶圓溫度維持在 0°C。

[0023] 使壓力下降(步驟 120)。在此範例中，使壓力從 40 mtorr 下降至 10 mtorr。就 16 個雙層堆疊而言，較佳係在壓力下降期間提供至少 4 種不同的壓力。更佳係在壓力下降期間提供至少 6 種不

同的壓力。最佳係此下降為連續下降。在此範例中，提供 40 mtorr 與 10 mtorr 的壓力終點。在這些終點之間提供線性或雙曲線勻變 (ramp)，以在下降期間提供至少 6 種不同的主蝕刻壓力。停止主蝕刻氣體的流動(步驟 124)。

[0024] 圖 2B 係在使用單一主蝕刻步驟蝕刻複數雙層而形成蝕刻特徵部 228 後之堆疊的橫剖面圖。在此範例中，主蝕刻提供錐形輪廓並且蝕刻穿過 16 個雙層中的 12 個。在此範例中，由於主蝕刻提供快速蝕刻，所以即使結果輪廓為錐形，主蝕刻仍用以蝕刻穿過幾乎所有的雙層。主蝕刻不被用以蝕刻穿過所有雙層的主要原因係因為蝕刻雙層與蝕刻下伏層之間的低選擇性。若所有雙層皆藉由主蝕刻加以蝕刻的話，低選擇性可能會造成為晶圓 212 的下伏層被蝕刻。圖 2B 顯示一蝕刻特徵部比另一者更深。不使用主蝕刻來蝕刻所有雙層的另一個原因係主蝕刻的非均勻蝕刻不會造成為晶圓 212 的下伏層被蝕刻。

[0025] 在此範例中，過蝕刻用以完成蝕刻特徵部。過蝕刻係使不同於主蝕刻氣體的過蝕刻氣體流入電漿處理腔室(步驟 128)。一般而言，過蝕刻氣體係比主蝕刻氣體更為聚合化。此係藉由提供較高濃度的碳成分而達成。在一示範配方中，過蝕刻氣體流包含 0-100 sccm 的 CH_2F_2 、1-200 sccm 的 NF_3 、0-100 sccm 的 CH_3F 、以及 0-100 sccm 的 CH_4 。

[0026] 增加晶圓溫度(步驟 132)。在此範例中，將晶圓溫度增加至 20°C 。降低腔室壓力(步驟 136)。在此範例中，將腔室壓力降低至 5 mtorr。使過蝕刻氣體形成電漿(步驟 140)。在此範例中，由 TCP 線圈 310 來提供在 13.6 MHz 下之 1,000-2,000 瓦特的 RF 功率。由下電極 320 來提供在 400 kHz 下之 100-700 伏特的偏壓。停止過蝕刻氣體的流動(步驟 144)。

[0027] 圖 2C 係在完成過蝕刻後之堆疊的橫剖面圖。過蝕刻用以蝕刻穿過剩餘的雙層，以完成蝕刻特徵部，著陸在為晶圓 212 的下伏層上，並且在不使蝕刻特徵部之頂部變寬的情況下使蝕刻特徵部的錐形底部變寬。此提供從頂部到底部更為均勻的蝕刻特徵部。

[0028] 吾人已發現使壓力下降會降低縱橫比相依蝕刻(此防止蝕刻停止),並且消除或減少在蝕刻期間使偏壓上升的需求(此防止蝕刻遮罩選擇性的降低)。在蝕刻期間,偏壓較佳為固定。

[0029] 圖 5 係由實驗所發現之關於 40 mtorr 與 10 mtorr 之蝕刻速率(垂直軸)對蝕刻深度(水平軸)的圖表。這些結果顯示壓力與縱橫比對蝕刻速率方面的影響。在高壓以及低縱橫比的情況,孔洞蝕刻速率係快速的。吾人發現在高壓下,當縱橫比增加時,蝕刻速率會變慢,最後達到零。實驗發現在低壓以及低縱橫比的情況,蝕刻係緩慢的。當縱橫比增加時,低壓蝕刻速率會在其變得飽和之前增加。低壓會增加平均自由路徑。本發明係藉由使用消除縱橫比相依蝕刻速率的趨勢而得以利用更快的高壓低縱橫比蝕刻速率以及更快的低壓高縱橫比蝕刻速率。

[0030] 壓力的下降可為一連續函數,例如線性勻變,或者可以逐步迴歸方式加以完成。此勻變較佳係發生在大部分主蝕刻期間。舉例而言,若對 12 個雙層組進行蝕刻,此勻變較佳係發生在蝕刻至少 6 個雙層組的期間。若此勻變為逐步迴歸,則勻變中的步驟較佳係雙層組的至少一半。舉例來說,若對 12 個雙層組進行蝕刻,則在下降製程期間提供至少 6 種不同的壓力。主蝕刻壓力較佳係起始於 30 到 60 mtorr 之間的壓力,此提供高初始蝕刻速度。可使壓力下降至低如 2 mtorr。

[0031] 雖然蝕刻特徵部可為溝渠或穿孔,但由於本發明係提供高縱橫比蝕刻,所以蝕刻特徵部較佳為穿孔。較佳係此穿孔具有不大於 80 nm 的寬度。更佳係此穿孔具有介於 20 到 80 nm 之間的寬度。甚至更佳係此穿孔具有介於 45 到 60 nm 之間的寬度。穿孔深度較佳係大於 1.4 微米。穿孔深度比上穿孔寬度的縱橫比較佳係至少 20:1。更佳係此縱橫比為 35:1。

[0032] 雖然上述範例具有 16 個雙層對,但本發明之其他實施例可具有多於 16 的雙層對,例如 32 或 64 個雙層對。

[0033] 在主蝕刻期間的晶圓溫度較佳係不高於 20°C。在主蝕刻期間的晶圓溫度更佳係不高於 10°C。

[0034] NF_3 能夠蝕刻多晶矽與氧化矽兩者。氟碳化合物(較佳為 CH_2F_2)係形成聚合物，其可藉由自身而造成蝕刻停止。藉由調整 $\text{NF}_3/\text{CH}_2\text{F}_2$ 氣體比例而提供蝕刻對沉積的良好控制。 CH_2F_2 用以提供 CF_2 ，其用以蝕刻氧化矽。吾人已發現提供不高於 20°C 且更佳係不高於 10°C 的晶圓溫度，可藉由增加黏附係數而使得更多參與蝕刻氧化矽的 CF_2 到達並形成在氧化矽上，因此增加氧化矽的蝕刻速率。此外，使得蝕刻選擇性增加。多晶矽的蝕刻速率因在表面上形成相同聚合物而降低，但此蝕刻速率仍足夠高以維持往穿孔下方的蝕刻。 CH_2F_2 的流率較佳係介於 10 sccm 與 100 sccm 之間。 NF_3 的流率較佳係介於 20 sccm 與 80 sccm 之間。 $\text{NF}_3/\text{CH}_2\text{F}_2$ 的流率比例較佳係介於 1:1 到 1:2 之間。

[0035] 較佳係以介於 100 kHz 與 1 MHz 之間的頻率來提供在主蝕刻期間的偏壓。更佳係以介於 300 kHz 到 500 kHz 之間的頻率來提供此偏壓。最佳係以約 400 kHz 的頻率來提供此偏壓。此偏壓較佳係保持在 500 伏特到 700 伏特之間。較低頻率偏壓提供較高能量離子，此已被發現藉由限制位在穿孔底部之 CD 的降低而改善主蝕刻製程。在較佳實施例中，以電壓模式來提供偏壓控制，當壓力下降時，電壓在功率降低時仍保持固定。若以功率模式來提供偏壓控制，當壓力下降時，偏壓將會降低，此將會使蝕刻速率下降。

[0036] 在單一蝕刻中，主蝕刻較佳係蝕刻掉雙層的一半與全部之間。在單一蝕刻中，主蝕刻更佳係蝕刻掉全部雙層的 $5/8$ 與 $7/8$ 之間。在單一蝕刻中，主蝕刻最佳係蝕刻掉雙層的約 $3/4$ 。在單一過蝕刻中，過蝕刻係蝕刻掉剩餘的雙層。

[0037] 過蝕刻進一步降低壓力以改善位在蝕刻特徵部之底部的蝕刻。較低的壓力會增加平均自由路徑，此允許更多的蝕刻劑移動到特徵部的底部。若壓力勻變的底部在蝕刻期間夠低的話，則在本發明之一實施例中，此壓力係維持在較低的壓力，但在過蝕刻期間則不再下降。較低的壓力亦有助於避免過多的聚合物沉積在遮罩的頂部上，此可能會使穿孔關閉並且造成蝕刻停止。

[0038] 在用於過蝕刻的示範配方中， $\text{NF}_3/\text{CH}_3\text{F}$ 氣體比例用以控制蝕刻對沉積、以及遮罩選擇性。此外， CH_4 氣體為額外的鈍化劑，其用以保護遮罩並降低遮罩磨蝕(faceting)。沉積的量係受到氟對碳的比例所控制。 $\text{CH}_3\text{F}/\text{CH}_4$ 比例作為用以控制從 CF_x 、 CH_x 類似物之聚合物到更大 C-C 類似物之富碳(carbon rich)聚合物之沉積品質的旋鈕，此富碳聚合物通常具有較高的抗蝕刻性。 $\text{NF}_3/\text{CH}_3\text{F}$ 的流率比例較佳係介於 3:1—1:3 之間。

[0039] 在過蝕刻期間，較佳係晶圓溫度為至少 20°C 。較高的溫度會減少在蝕刻特徵部之底部的聚合物沉積，以避免輪廓的捏縮以及蝕刻停止。在不被理論所束縛的情況下，由於過蝕刻化學品中的聚合物添加劑並非如同主蝕刻期間使用 CH_2F_2 來蝕刻氧化矽的方式般用於蝕刻氧化矽，所以過蝕刻化學品能夠更為聚合化。反而，過蝕刻更仰賴氟來進行蝕刻。過蝕刻中所使用的聚合物添加劑卻係主要用來形成保護遮罩的保護聚合物層。因為在過蝕刻期間，縱橫比係高的，所以聚合物不會到達蝕刻特徵部的底部。因此，在蝕刻特徵部的頂部提供比蝕刻特徵部的底部更多的聚合物保護，以在不使蝕刻特徵部之頂部變寬的情況下允許蝕刻特徵部的底部被蝕刻與變寬。先前的過蝕刻配方可在較高壓力下使用較低聚合化的化學品。

[0040] 較佳係以介於 100 kHz 與 1 MHz 之間的頻率來提供過蝕刻期間的偏壓。更佳係以介於 300 kHz 到 500 kHz 的頻率來提供此偏壓。最佳係以約 400 kHz 的頻率來提供此偏壓。此偏壓較佳係保持在 300 伏特到 500 伏特之間。在避免濺鍍過多遮罩的同時，此電壓範圍較佳係維持蝕刻的進行。

[0041] 在進行主蝕刻與過蝕刻兩者的期間，較佳係 TCP 線圈 310 提供介於 1000 瓦特到 2,500 瓦特之間的 RF 功率。更佳係 TCP 線圈 310 提供介於 1500 瓦特到 2000 瓦特之間的 RF 功率。增加 TCP 功率有助於增加蝕刻速率直至達到飽和為止。在此範例中，於 2000 瓦特的 TCP 發現飽和。吾人亦發現本發明在雙層中的氧化矽與多晶矽層之間顯示微小的扇形(scalloping)。在過蝕刻之前以蝕刻至少

16 個雙層的創新單一步驟程序主蝕刻比提供至少 16 個循環以蝕刻至少 16 個雙層(其中每一個循環皆包含多晶矽蝕刻步驟以及氧化物蝕刻步驟)的製程更佔有優勢。一個優勢為用以蝕刻至少 16 個雙層的創新單一步驟具有更快的產能，具有更佳的可調性、以及最優的輪廓控制。

[0042] 在本發明之其他實施例中，其他步驟可發生在主蝕刻步驟與過蝕刻步驟之間。舉例而言，一或多個額外的蝕刻步驟可發生在主蝕刻步驟與過蝕刻步驟之間。此種額外的蝕刻步驟可為主蝕刻步驟與過蝕刻步驟之間的過渡步驟。此種過渡步驟可結合主蝕刻步驟與過蝕刻步驟的特徵。

[0043] 在本發明之另一實施例中，每一個雙層可包含氧化矽層以及氮化矽層。在其他實施例中，此雙層可包含一或多個額外層，以使此雙層可具有 3 或 4 個層。

[0044] 雖然本發明已就數個較佳實施例進行說明，但仍存在有落入本發明之範圍的修改、置換、以及各種取代等效設計。吾人亦應注意到存在有許多用以實現本發明之方法與設備的替代方式。因此，此意謂將以下隨附請求項理解為包含所有此種落入本發明之真實精神與範圍的修改、置換、以及各種取代等效設計。

【圖式簡單說明】

[0006] 在隨附圖式的圖形中，本發明係藉由範例而非藉由限制來進行例示，其中相似的參考符號係指類似的元件，其中：

[0007] 圖 1 係可用於本發明之一實施例之製程的高階流程圖。

[0008] 圖 2A-C 係依照本發明之一實施例所形成之記憶體堆疊的概略橫剖面圖。

[0009] 圖 3 係可用於實現本發明之電漿處理腔室的示意圖。

[0010] 圖 4 顯示一電腦系統，其適合用於實現本發明之實施例所使用的控制器。

[0011] 圖 5 係關於兩種不同壓力之蝕刻速率對蝕刻深度的圖表。

【主要元件符號說明】

- 104 在複數雙層上方形成遮罩
- 108 流動主蝕刻氣體
- 112 使主蝕刻氣體形成電漿
- 116 使晶圓溫度維持低於 20°C
- 120 使壓力下降
- 124 停止主蝕刻氣體
- 128 流動過蝕刻氣體
- 132 增加晶圓溫度
- 136 降低壓力
- 140 使過蝕刻氣體形成電漿
- 144 停止過蝕刻氣體
- 204 遮罩
- 208 記憶體堆疊
- 212 晶圓
- 216 氧化矽層
- 220 多晶矽層
- 228 蝕刻特徵部
- 300 電漿處理系統
- 302 電漿反應器
- 304 電漿處理腔室
- 306 電漿電源
- 308 匹配網路
- 310 TCP 線圈
- 312 功率窗
- 314 電漿
- 316 偏壓電源
- 318 匹配網路
- 320 電極
- 322 晶圓

- 324 控制器
- 330 氣體源/氣體供應機構
- 332 主蝕刻氣體源
- 334 過蝕刻氣體源
- 336 額外氣體源
- 340 噴淋頭
- 342 壓力控制閥
- 344 幫浦
- 400 電腦系統
- 402 處理器
- 404 電子顯示裝置
- 406 主記憶體
- 408 儲存裝置
- 410 可移除式儲存裝置
- 412 使用者介面裝置
- 414 通訊介面
- 416 通訊設施

七、申請專利範圍：

1. 一種在電漿處理腔室內於複數矽基雙層中蝕刻特徵部的方法，該雙層在一晶圓上形成堆疊，該方法包含下列步驟：

使無氧之一主蝕刻氣體流入該電漿處理腔室，其中該主蝕刻氣體包含氫氟碳化物以及 NF_3 ；

在提供介於 30 mtorr 到 60 mtorr 之間之第一壓力的同時，使該主蝕刻氣體形成電漿；

維持低於 10°C 的晶圓溫度；

當電漿蝕刻穿過該複數矽基雙層中的多個雙層時，使壓力下降至低於該第一壓力的第二壓力；及

在蝕刻該複數雙層中的第一複數雙層之後，停止該主蝕刻氣體的流動。

2. 如申請專利範圍第 1 項所述之在電漿處理腔室內於複數矽基雙層中蝕刻特徵部的方法，其中使該主蝕刻氣體形成電漿的該步驟包含將一感應耦合功率提供到放置在該晶圓之第一側上的一上電源，以及將一偏壓功率提供到位於與該晶圓之該第一側相對的該晶圓之一第二側上的一底部電極，其中該偏壓功率具有介於 100 kHz 與 1 MHz 之間的頻率。

3. 如申請專利範圍第 1 項所述之在電漿處理腔室內於複數矽基雙層中蝕刻特徵部的方法，在停止該主蝕刻氣體的流動之後更包含一過蝕刻，以蝕刻剩餘的未蝕刻雙層，其中該過蝕刻包含下列步驟：

使一過蝕刻氣體流入該電漿處理腔室，該過蝕刻氣體比該主蝕刻氣體更為聚合化並且包含 NF_3 ；

使該過蝕刻氣體形成電漿；及

停止該過蝕刻氣體的流動；且

其中該過蝕刻更包含增加始於該主蝕刻的晶圓溫度。

4. 如申請專利範圍第 3 項所述之在電漿處理腔室內於複數矽基雙層中蝕刻特徵部的方法，其中該過蝕刻更包含降低始於該主蝕刻的壓力。
5. 如申請專利範圍第 1 項所述之在電漿處理腔室內於複數矽基雙層中蝕刻特徵部的方法，其中每一個矽基雙層包含一多晶矽層以及一氧化矽層。
6. 如申請專利範圍第 3 項所述之在電漿處理腔室內於複數矽基雙層中蝕刻特徵部的方法，其中執行該過蝕刻，直到到達一蝕刻停止層。
7. 如申請專利範圍第 1 項所述之在電漿處理腔室內於複數矽基雙層中蝕刻特徵部的方法，其中該雙層包含交替的多晶矽層及氧化矽層，或該雙層包含交替的氮化矽層及氧化矽層。
8. 如申請專利範圍第 3 項所述之在電漿處理腔室內於複數矽基雙層中蝕刻特徵部的方法，其中該過蝕刻氣體更包含 CH_3F 及 CH_4 ，且其中該過蝕刻包含藉由調整該過蝕刻氣體中之 CH_3F 對 CH_4 的比例而調節沉積之一聚合物層的品質。
9. 如申請專利範圍第 1 項所述之在電漿處理腔室內於複數矽基雙層中蝕刻特徵部的方法，其中該雙層包含多晶矽層及氧化矽層。
10. 一種在電漿處理腔室內蝕刻晶圓雙層的方法，該方法包含下列步驟：

將該晶圓設置在該電漿處理腔室內，其中該晶圓包含至少 16 個矽基雙層，該至少 16 個矽基雙層包含第一複數即 12 個矽基雙

層；

使一主蝕刻氣體流入該電漿處理腔室；

在提供第一壓力的同時，使該主蝕刻氣體形成電漿；

維持低於 20°C 的晶圓溫度；

當電漿蝕刻穿過至少 12 個矽基雙層時，使壓力下降至低於該第一壓力的第二壓力，其中該使壓力下降的步驟提供至少 6 不同的壓力，該 12 個雙層係在該至少 6 不同壓力下受蝕刻；及

在蝕刻該複數雙層中的該第一複數雙層之後，停止該主蝕刻氣體的流動。

11. 如申請專利範圍第 10 項之在電漿處理腔室內蝕刻晶圓雙層的方法，其中

每一矽基雙層包含一多晶矽層及一氧化矽層；

該主蝕刻氣體包含氫氟碳化合物及 NF_3 ；且

電漿係藉由將一感應耦合功率提供到放置在該晶圓之一第一側上的一上電源及將一偏壓功率提供到位於與該晶圓之該第一側相對的該晶圓之一第二側上的一底部電極而形成，使得

該偏壓功率具有介於 100 kHz 及 1 MHz 之間的頻率，且

提供介於 30 mtorr 到 60 mtorr 之間的第一壓力，且

該晶圓溫度係低於 10°C。

12. 如申請專利範圍第 11 項之在電漿處理腔室內蝕刻晶圓雙層的方法，其中蝕刻的結果特徵部為具有至少 20:1 之縱橫比的穿孔。

13. 如申請專利範圍第 12 項之在電漿處理腔室內蝕刻晶圓雙層的方法，在停止該主蝕刻氣體的流動之後更包含一過蝕刻，以蝕刻剩餘的未蝕刻雙層，其中該過蝕刻包含下列步驟：

使一過蝕刻氣體流入該電漿處理腔室，該過蝕刻氣體比該主蝕刻氣體更為聚合化並且包含 NF_3 ；

使該過蝕刻氣體形成電漿；及
停止該過蝕刻氣體的流動。

14. 如申請專利範圍第 13 項之在電漿處理腔室內蝕刻晶圓雙層的方法，其中該過蝕刻更包含增加始於該主蝕刻的晶圓溫度。

15. 如申請專利範圍第 14 項之在電漿處理腔室內蝕刻晶圓雙層的方法，其中該過蝕刻更包含降低始於該主蝕刻的壓力。




圖 1

第 2 頁




圖 2B




圖 2C




圖 3




圖 4




圖 5