

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5104863号
(P5104863)

(45) 発行日 平成24年12月19日(2012.12.19)

(24) 登録日 平成24年10月12日(2012.10.12)

(51) Int.Cl. F 1
G 0 6 F 9/38 (2006.01)
 G 0 6 F 9/38 3 8 0 X
 G 0 6 F 9/38 3 7 0 A

請求項の数 9 (全 22 頁)

| | | | |
|---------------|------------------------------|-----------|---|
| (21) 出願番号 | 特願2009-520141 (P2009-520141) | (73) 特許権者 | 000005223 富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番1号 |
| (86) (22) 出願日 | 平成19年6月20日 (2007.6.20) | (74) 代理人 | 100094514 弁理士 林 恒徳 |
| (86) 国際出願番号 | PCT/JP2007/000653 | (74) 代理人 | 100094525 弁理士 土井 健二 |
| (87) 国際公開番号 | W02008/155800 | (72) 発明者 | 秋月 康伸 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内 |
| (87) 国際公開日 | 平成20年12月24日 (2008.12.24) | (72) 発明者 | 吉田 利雄 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内 |
| 審査請求日 | 平成21年8月7日 (2009.8.7) | | |

最終頁に続く

(54) 【発明の名称】 演算処理装置及び演算処理装置の制御方法

(57) 【特許請求の範囲】

【請求項1】

複数の命令をそれぞれ含む複数のスレッドを実行する演算処理装置において、
 命令をデコードする命令デコーダと、
前記命令デコーダのデコード結果に基づき、命令を識別する命令識別子と前記命令のスレッドを識別するスレッド識別子とを保持するエントリを複数保持するリザベーションステーションと、
前記リザベーションステーションから実行可能な命令に対応する命令識別子を保持するエントリを選択するとともに、前記複数のスレッドの内、いずれか一のスレッドに含まれる命令が一定期間内に完了しないことを検出した場合、前記複数のスレッドが交互に実行されるように、前記エントリに保持された前記スレッド識別子に基づいて、前記リザベーションステーションから前記エントリを選択する選択部と、
前記選択されたエントリに保持された命令識別子に対応する命令を実行する実行部とを有する

ことを特徴とする演算処理装置。

【請求項2】

請求項1の演算処理装置において、
 前記選択部は、
前記複数のスレッドの内、いずれか一のスレッドに含まれる命令が一定期間内に完了しないことを検出した場合、時間の経過に応じて交互に選択するスレッドを変更するサイク

ルを変更する

ことを特徴とする演算処理装置。

【請求項 3】

請求項 1 の演算処理装置において、

前記選択部は、

前記一定期間内に完了しないことが検出された命令が完了した時は、前記複数のスレッドが交互に実行されるように、各エントリに保持されたスレッド識別子に基づいて前記リザベーションステーションからエントリを選択する制御を終了する

ことを特徴とする演算処理装置。

【請求項 4】

請求項 1 の演算処理装置において、

前記リザベーションステーションは、

前記命令デコーダからの命令識別子を、前記リザベーションステーションが有するエントリに保持させるエントリ生成回路を有し、

前記選択部は、

前記複数のスレッドの内、いずれか一つのスレッドに含まれる命令が一定期間内に完了しないことを検出した場合に、前記複数のスレッドに属する命令を交互に実行するように、スレッド番号を選択するスレッド選択回路と、

前記スレッド選択回路で選択されたスレッド番号と、各エントリに保持されたスレッド識別子が一致した場合、一致したスレッド識別子を保持するエントリが保持する命令識別子に対応する命令を前記リザベーションステーションから実行可能にする実行可能選択回路と、

前記リザベーションステーションから実行可能な命令に対応する命令識別子を保持するエントリを選択する実行エントリ選択回路とを有する

ことを特徴とする演算処理装置。

【請求項 5】

請求項 4 の演算処理装置において、

前記実行エントリ選択回路は、

前記実行可能な命令に対応する命令識別子を保持するエントリが、先行して選択された先行エントリに保持された命令識別子に対応する命令を実行するタイミング又は前記先行エントリに保持された命令識別子に対応する命令の実行結果を結果レジスタに格納するタイミングと重ならないタイミングで、前記実行可能な命令に対応する命令識別子を保持するエントリを選択する

ことを特徴とする演算処理装置。

【請求項 6】

複数の命令をそれぞれ含む複数のスレッドを実行する演算処理装置の制御方法において、

前記演算処理装置が有する命令デコーダが、命令をデコードし、

前記演算処理装置が有するリザベーションステーションが、前記命令デコーダのデコード結果に基づき、命令を識別する命令識別子と命令のスレッドを識別するスレッド識別子を各々有する複数のエントリを保持し、

前記演算処理装置が有する選択部が、前記リザベーションステーションから実行可能な命令に対応する命令識別子を保持するエントリを選択するとともに、前記複数のスレッドの内いずれか一のスレッドに含まれる命令が一定期間内に完了しないことを検出した場合、前記複数のスレッドが交互に実行されるように、前記エントリに保持された前記スレッド識別子に基づいて、前記リザベーションステーションから前記保持したエントリを選択し、

前記演算処理装置が有する実行部が、前記選択されたエントリに保持された命令識別子に対応する命令を実行する

ことを特徴とする演算処理装置の制御方法。

10

20

30

40

50

【請求項 7】

請求項 6 の演算処理装置の制御方法において、
前記選択部は、前記複数のスレッドの内いずれか一のスレッドに含まれる命令が一定期間内に完了しないことを検出した場合、時間の経過に応じて交互に選択するスレッドを変更するサイクルを変更する

ことを特徴とする演算処理装置の制御方法。

【請求項 8】

請求項 6 の演算処理装置の制御方法において、
前記一定期間内に完了しないことが検出された命令が完了した場合、前記選択部は、前記複数のスレッドが交互に実行されるように、各エントリに保持されたスレッド識別子に基づいて前記リザーベーションステーションからエントリを選択する制御を終了する

ことを特徴とする演算処理装置の制御方法。

【請求項 9】

請求項 6 の演算処理装置の制御方法において、
前記選択部は、前記実行可能な命令に対応する命令識別子を保持するエントリが、先行して選択された先行エントリに保持された命令識別子に対応する命令を実行するタイミング又は前記先行エントリに保持された命令識別子に対応する命令の実行結果を結果レジスタに格納するタイミングと重ならないタイミングで、前記実行可能な命令に対応する命令識別子を保持するエントリを選択する

ことを特徴とする演算処理装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複数のスレッドが、同時マルチスレッド方式で動作して、アウト・オブ・オーダー処理で、命令制御を行う演算処理装置及び演算処理装置の制御方法に関し、特に、同時マルチスレッド方式で動作する場合のハング状態の発生を防止する演算処理装置及び演算処理装置の制御方法に関する。

【背景技術】

【0002】

CPU (Central Processor Unit) の処理の高速化が、要求されている。このため、従来から様々な技術を使用してCPUの処理を向上させてきた。その方法として、パイプライン処理や、並列に処理を行うスーパースカラ方式や、プログラム命令の順番通りに実行を行わずに、入力データが揃った命令から実行を行うアウト・オブ・オーダー実行方式がある。

【0003】

アウト・オブ・オーダー実行方式は、先の命令処理に必要なデータが揃っていなくても、後の命令処理に必要なデータが揃っていた場合、後の命令から先に実行するCPUの性能を向上するための技術である（例えば、特許文献1参照）。

【0004】

例えば、プログラムに記述された順に命令を処理する場合に、先の命令処理1が、メモリアクセスを伴う命令であり、後の命令処理2が、メモリアクセスを伴わない命令であると仮定すると、命令処理1のメモリアクセスと並行して、命令処理2を実行し、命令処理2の実行後、メモリアクセスの終了した命令処理1を実行する。

【0005】

さらに、単一のプログラムを走行するのではなく、複数のプログラムを走行することで、CPUの処理を向上させるマルチスレッド方式も提案されている（例えば、特許文献2参照）。

【0006】

複数のプログラムを走行するマルチスレッド方式は、CPUのプログラマブルな資源を、複数組用意しておくことで、ソフトウェアから見ると、見掛け上は、複数のCPUに見

10

20

30

40

50

えるために、複数のプログラムを実行することが可能となる構造である。

【 0 0 0 7 】

このマルチスレッドの方式の1つとして、VMT (Vertical Multi Threading)方式がある。この方式は、同時に、1つのプログラムしか走行できないが、長時間のデータ待ちが発生したときや、一定の時間の間隔などで、プログラムを切り替えて走行する。VMT方式の回路量は、プログラマブルな資源を、プログラムの数分用意しなければならないが、同時に、1つのプログラムが走行するために、追加する回路量も少なく、実現が容易である。

【 0 0 0 8 】

一方、別のマルチスレッドの方式として、複数のプログラムを同時に走行する同時マルチスレッド方式(SMT方式)がある。この方式は、複数のプログラムが同時に走行するために、単一のプログラムが走行していたときよりも、回路の制御が複雑になることや、リソースの増加が予想されるが、同時に複数のプログラムが走行するために、効率よく回路を使用することが可能となる。

【 0 0 0 9 】

アウト・オブ・オーダー実行を処理するためのリザベーションステーションの制御は、機能の実行の準備ができたエントリから機能の実行を行うことを可能とする。

【 0 0 1 0 】

機能の実行がパイプライン処理で行われ、機能の実行に必要な時間が異なる種類の命令を実行する場合、リザベーションステーションは、機能の実行の結果を出力するタイミングが、同じにならないように、エントリの実行を制御する。

【 0 0 1 1 】

図15は、浮動小数点用リザベーションステーションのエントリ実行制御のタイムチャート図である。浮動小数点演算では、パイプライン処理で実行された結果は、結果レジスタに格納されるが、リザベーションステーションは、結果レジスタに格納するタイミングが、重ならないように実行するエントリを選択する。

【 0 0 1 2 】

図15において、リザベーションステーションから実行されるエントリが、実行に4サイクル必要なエントリ(先行命令)であり、後続の命令が、実行に2サイクル必要なエントリである場合の後続の命令の制御例を示す。

【 0 0 1 3 】

図15において、T1~T7は、サイクル、Pは、リザベーションステーションから実行エントリを選択する処理、Bは、機能の実行に必要なオペランドデータの読み出し処理、Xは、機能実行及び最後のサイクルで実行結果を結果レジスタに格納する処理、Uは、機能の実行の結果をレジスタ更新バッファに格納する処理を示す。

【 0 0 1 4 】

先行命令は、機能実行にX1, X2, X3, X4の4サイクル必要であり、後続命令は、機能実行にX1, X2の2サイクル必要である。サイクルT1で、リザベーションステーションが、先行命令を選択した場合、Uが重ならないため、T2のタイミングでは、2サイクルの後続命令は実行可能となる。T3のタイミングでは、2サイクルの後続命令を実行した場合、4サイクルの先行命令と、結果レジスタに格納するタイミングU(T7)が同じになるため、実行不可能となる。そして、T4のタイミングでは、2サイクルの後続命令は実行可能となる。

【 0 0 1 5 】

図16は、このようなパイプライン制御のリザベーションステーションの選択動作により、単一スレッドで動作している場合のエントリ実行例を示す、図中、P, B, X, Uが示すものは、図15で示したものと同一である。

【 0 0 1 6 】

図16は、実行に4サイクル必要なエントリが連続して、リザベーションステーションから選択されているときに、実行に2サイクル必要なエントリが命令デコーダからデコー

10

20

30

40

50

ドされ、その後には、実行に4サイクル必要なエントリが、命令デコーダから連続してデコードされた状況のタイムチャートである。

【0017】

リザベーションステーションは、実行可能となったエントリからエントリを発行（実行）する。又、同時に幾つもある実行可能なエントリがある場合については、デコードされた順番通りにエントリを選択して実行する。

【0018】

このために、機能の実行の準備ができていないエントリであったとしても、先に実行しているエントリの結果を出力するタイミングによって実行可能なエントリにならないエントリが発生する場合がある。

10

【0019】

このような状況が連続して長時間続く場合になると、リザベーションステーションから実行することができなくなる。図16では、実行に2サイクル必要なエントリは、実行可能となって、リザベーションステーションから実行しようとしても、4サイクルの先行命令と結果レジスタに格納するタイミングが同じになるため、実行不可能な状態になる。

【0020】

単一スレッドの場合には、リザベーションステーションから発行できない状態になってから、ある一定数の命令が、命令デコーダからデコードされると、命令完了制御機能のエントリがFULL状態となる。

【0021】

即ち、リザベーションステーションから発行できないために、命令の完了ができなくなるためである。後続の命令は、リザベーションステーションからは実行できるが、命令の完了はできない状態となる。

20

【0022】

このために、命令の完了を制御する機能のエントリがFULL状態となり、命令デコーダから命令がデコードされない状態（命令デコーダが停止した状態）となる。命令がデコードされないために、リザベーションステーションに新たなエントリが作成されないために、実行できなかったエントリ（図16の2サイクルのエントリ）が、例えば、サイクルT5で、実行することができるようになり、命令の完了も可能となる。

【特許文献1】特開2007-87108号公報

30

【特許文献2】特表2006-502504号公報（WO2004/034209号）

【発明の開示】

【発明が解決しようとする課題】

【0023】

一方、同時マルチスレッド方式では、リザベーションステーションのエントリを、スレッド間で共有して構成する場合、リザベーションステーションのエントリのスレッドに関係なく、機能の実行の準備ができたエントリの内、先に実行しているエントリの結果を出力するタイミングが同じにならないようなエントリを、実行可能なエントリとして、リザベーションステーションから選択され、実行される。

【0024】

この同時マルチスレッド方式においても、シングルスレッド方式と同様に、機能の実行の準備ができていないエントリであったとしても、先に実行しているエントリの結果を出力するタイミングによって実行可能なエントリにならないエントリが発生する場合がある。このような状況が連続して長時間続く場合になると、リザベーションステーションから実行することができなくなる。

40

【0025】

図17は、同時マルチスレッドで2つのスレッド0, 1が動作しているときに、スレッド0に、実行に4サイクル必要なエントリが、連続してリザベーションステーションから実行され、命令デコーダから、実行に4サイクル必要な命令がデコードされている状況の例を示す。

50

【0026】

このような状況において、スレッド1に、実行に2サイクル必要なエントリが命令デコーダからデコードされ、その後には、スレッド0に実行に4サイクル必要なエントリが連続してデコードされると、実行に2サイクル必要なスレッド1のエントリは、リザベーションステーションから実行しようとしても、先行命令と、結果レジスタに格納するタイミングが同じになるため、実行不可能な状態になる。

【0027】

同時マルチスレッドの場合には、シングルスレッド方式とは、異なり、リザベーションステーションから実行できないエントリが発生した場合でも、他のスレッドは、リソースがFULL状態になることはなく、動作することが可能なために、単一スレッドのように、命令デコーダは停止することがない。

10

【0028】

即ち、同時マルチスレッド方式では、スレッド0の命令は、命令を実行した後も、完了することができるので、命令デコーダは、スレッド0の命令をデコードすることが可能である。このため、スレッド0が止まらずに動作し続けることが可能である。

【0029】

しかし、スレッド1のエントリは、リザベーションステーションから実行できない状態となるために、命令を完了することができなくなり、ハング状態に陥ってしまうことになる。

20

【0030】

即ち、リザベーションステーションから実行できない状態の場合、一定期間命令を完了することができていない状態（ハング状態）を異常状態として検出して、CPUが停止することになる。

【0031】

従って、本発明の目的は、同時マルチスレッド方式の処理において、ハング状態になる前に、リザベーションステーションのエントリを実行可能な状態にするための演算処理装置及び演算処理装置の制御方法を提供することにある。

【0032】

又、本発明の他の目的は、同時マルチスレッド方式の処理において、リザベーションステーションのエントリを実行可能な状態にするとともに、大幅な性能低下を防止するための演算処理装置及び演算処理装置の制御方法を提供することにある。

30

【0033】

更に、本発明の別の目的は、同時マルチスレッド方式の処理において、リザベーションステーションのエントリを実行可能な状態にし、CPUの停止を防止するための演算処理装置及び演算処理装置の方法を提供することにある。

【課題を解決するための手段】

【0034】

この目的の達成のため、本発明の演算処理装置は、複数の命令をそれぞれ含む複数のスレッドを実行する演算処理装置において、命令をデコードする命令デコーダと、前記命令デコーダのデコード結果に基づき、命令を識別する命令識別子と前記命令のスレッドを識別するスレッド識別子とを保持するエントリを複数保持するリザベーションステーションと、前記リザベーションステーションから実行可能な命令に対応する命令識別子を保持するエントリを選択するとともに、前記複数のスレッドの内、いずれか一のスレッドに含まれる命令が一定期間内に完了しないことを検出した場合、前記複数のスレッドが交互に実行されるように、前記エントリに保持された前記スレッド識別子に基づいて、前記リザベーションステーションから前記エントリを選択する選択部と、前記選択されたエントリに保持された命令識別子に対応する命令を実行する実行部とを有する。

40

【0035】

又、本発明の演算処理装置の制御方法は、複数の命令をそれぞれ含む複数のスレッドを実行する演算処理装置の制御方法において、前記演算処理装置が有する命令デコーダが、

50

命令をデコードし、前記演算処理装置が有するリザベーションステーションが、前記命令デコーダのデコード結果に基づき、命令を識別する命令識別子と命令のスレッドを識別するスレッド識別子を各々有する複数のエントリを保持し、前記演算処理装置が有する選択部が、前記リザベーションステーションから実行可能な命令に対応する命令識別子を保持するエントリを選択するとともに、前記複数のスレッドの内いずれか一のスレッドに含まれる命令が一定期間内に完了しないことを検出した場合、前記複数のスレッドが交互に実行されるように、前記エントリに保持された前記スレッド識別子に基づいて、前記リザベーションステーションから前記保持したエントリを選択し、前記演算処理装置が有する実行部が、前記選択されたエントリに保持された命令識別子に対応する命令を実行する。

【0036】

更に、本発明は、好ましくは、前記ハング防止回路は、前記一定期間に完了することができないことを検出したことに応じて、前記リザベーションステーションから実行するエントリのスレッドを同一のスレッドに選択するためのスレッド選択回路を有する。

【0037】

更に、本発明は、好ましくは、前記ハング防止回路は、前記スレッド選択回路で選択されたスレッドと、前記リザベーションステーションのエントリのスレッドが一致したときに、前記エントリを、前記リザベーションステーションから実行することが可能とするための実行可能選択回路を更に有する。

【0038】

更に、本発明は、好ましくは、前記スレッド選択回路は、時間の経過によって選択するスレッドを変更するスレッド選択回路で構成される。

【0039】

更に、本発明は、好ましくは、前記スレッド選択回路は、動作しているスレッドを示す信号に応じて、動作していないスレッドの選択を禁止する。

【0040】

更に、本発明は、好ましくは、前記ハング防止回路は、前記完了することができなかった命令が完了した時は、前記リザベーションステーションの制御を停止する。

【0041】

更に、本発明は、好ましくは、前記リザベーションステーションは、前記命令デコーダからの命令を、前記リザベーションステーションにエントリするエントリ生成回路と、前記リザベーションステーションから実行可能なエントリを選択する実行エントリ選択回路とを有する。

【0042】

更に、本発明は、好ましくは、前記演算処理リザベーションステーションは、前記実行の準備ができたエントリが、前記先行エントリの実行又は実行結果の格納タイミングと重ならないようなタイミングで、前記実行の準備ができたエントリを実行する。

【発明の効果】

【0043】

リザベーションステーションから実行可能な命令に対応する命令識別子を保持するエントリを選択する同時マルチスレッドで動作しているときに、命令が、一定期間完了しない状態を検出し、選択部が強制的に交互にスレッド選択制御するため、リザベーションステーションから実行できないエントリが存在する状態の場合には、実行され続けている1のスレッドの実行を停止することで、実行できない他のスレッドのエントリを実行可能な状態にすることができる。又、このようにしても、交互にスレッド選択するので、1のスレッドも選択でき、マルチスレッドの性能低下を防止できる。更に、エントリにスレッド識別子を付加しているので、マルチスレッドのリザベーションステーションからエントリを容易に交互に選択できる。

【図面の簡単な説明】

【0044】

【図1】本発明の情報処理装置の一実施の形態のブロック図である。

10

20

30

40

50

- 【図 2】本発明の一実施の形態の命令実行制御装置の構成図である。
- 【図 3】図 2 の命令実行制御装置の動作フロー図である。
- 【図 4】図 2 の命令実行制御装置の動作説明図である。
- 【図 5】図 2 の命令実行制御装置により、スレッド選択動作の説明図である。
- 【図 6】図 2 のスレッド選択回路のブロック図である。
- 【図 7】図 6 の実行可能選択回路の実行選択処理フロー図である。
- 【図 8】図 6 のスレッド選択回路のスレッド選択動作の説明図である。
- 【図 9】図 2 の浮動小数点リザベーションステーションの動作説明図である。
- 【図 10】図 2 の固定小数点リザベーションステーションの動作説明図である。
- 【図 11】図 6 のスレッド選択回路のスレッド時間変更動作の説明図である。 10
- 【図 12】図 6 のスレッド決定回路の回路図である。
- 【図 13】図 6 のスレッド ID 生成回路の回路図である。
- 【図 14】図 6 のスレッド切り替え時間選択回路の回路図である。
- 【図 15】従来のリザベーションステーションのエントリ実行動作の説明図である。
- 【図 16】従来のシングルスレッド方式のエントリ実行動作の説明図である。
- 【図 17】従来のマルチスレッド方式のエントリ実行動作の説明図である。
- 【符号の説明】
- 【0045】
- 1 命令フェッチアドレス生成器
 - 2 1次命令キャッシュ 20
 - 3 命令バッファ
 - 4 命令デコーダ
 - 5, 6, 7 リザベーションステーション
 - 10 オペランドアドレス生成器
 - 12, 15 演算器
 - 13, 16 更新バッファ
 - 14, 17 レジスタ
 - 30 スレッド選択回路
 - 50, 60, 70 エントリ生成回路
 - 52, 62, 72 実行可能選択回路 30
 - 56, 66, 76 実行エントリ選択回路
 - 54 主記憶リザベーションステーション
 - 64, 74 演算処理リザベーションステーション
- 【発明を実施するための最良の形態】
- 【0046】
- 以下、本発明の実施の形態を、図面に従い、情報処理装置、命令実行制御装置、ハング防止機構、スレッド選択回路、他の実施の形態の順で説明する。しかし、本発明は、下記実施の形態に限らず、種々の変形が可能である。
- 【0047】 40
- (情報処理装置)
- 図 1 は、本発明の情報処理装置の一実施の形態の全体図である。図 1 に示すように、1次命令キャッシュ 2 と、1次データキャッシュ 11 は、図示しない主記憶に接続された 2次キャッシュに接続する。
- 【0048】
- 命令フェッチを行うために、命令フェッチアドレス生成器 1 は、命令アドレスを選択し、選択された命令アドレスに対して命令フェッチリクエストを、1次命令キャッシュ 2 に与える。1次命令キャッシュ 2 からフェッチされた命令は、命令バッファ 3 に格納される。命令バッファ 3 からプログラムの順番通りに、命令デコーダ 4 に、命令の供給を行う。
- 【0049】
- 命令デコーダ 4 は、プログラムの順番通りに命令のデコードを行う。命令デコーダ 4 は 50

、デコードする命令の種類に従って、命令の実行を制御する主記憶オペランドアドレス生成用リザベーションステーションユニット（R S A :Reservation Station for Address generate）5、固定小数点演算用リザベーションステーションユニット（R S E :Reservation Station for Execute）6、浮動小数点演算用リザベーションステーションユニット（R S F :Reservation Station for Floating）7、分岐命令用リザベーションステーションユニット（R S B R :Reservation Station for BRanch）8に、必要なエントリを作成する。

【0050】

即ち、命令デコーダ4は、フェッチしてきた命令を、イン・オーダーでデコードし、デコードされた命令は、機能の実行を制御するリザベーションステーションユニット5、6、7、8、9に、命令の種類によって、それぞれ格納される。そして、リザベーションステーションユニットは、演算用のリザベーションステーションユニット6、7と、主記憶オペランドアドレス生成用のリザベーションステーションユニット5を備える。

10

【0051】

また、全てのデコードされた命令に対して、命令の完了を制御するコミットスタックエントリ（C S E :Commit Stack Entry）9に、エントリを作成する。

【0052】

デコードされた命令が、R S A 5にエントリを作成したときには、ロード命令であった場合には、R S A 5は、オペランドアドレス生成器10にオペランドアドレスの生成を指示し、1次データキャッシュ11から対応するデータを、固定小数点更新バッファ（G U B :General Update Buffer）13と、浮動小数点更新バッファ（F U B :Floating Update Buffer）16に読み出す。

20

【0053】

又、デコードされた命令が、R S E 6、R S F 7にエントリを作成した場合には、各々演算器12、15を動作し、対応する演算処理を行う。デコードされた命令が、R S A 5、R S E 6、R S F 7にエントリを作成する場合に、G U B 13とF U B 16に対応するレジスタリネームを行うことで、アウト・オブ・オーダー実行を行うことが可能となり、実行結果は、G U B 13、F U B 16に格納される。

【0054】

リザベーションステーション5、6、7により、アウト・オブ・オーダーで実行された命令は、C S E 9の制御により、プログラムの順番通りに、命令の完了を行う。そして、完了した命令に対してのみ、固定小数点レジスタ14や浮動小数点レジスタ17やプログラムカウンタ（P C、N E X T _ P C）18、19などのプログラマブルな資源の更新を行う。

30

【0055】

分岐予測機構21は、分岐命令用リザベーションステーション8からの命令により、分岐予測を行い、命令フェッチアドレス生成器1を制御する。

【0056】

従って、後述するように、リザベーションステーションユニット5、6、7、8により、演算サイクル毎に、スレッドを選択し、選択されたスレッドのエントリの実行を、オペランドアドレス生成器10、演算器12、15に指示し、且つレジスタ14、17から選択されたスレッドのオペランドデータの読み出し、書き込みを行い、同時マルチスレッド処理を実行する。

40

【0057】

（命令実行制御装置）

図2は、本発明の命令実行制御装置の一実施の形態のブロック図、図3は、図2の構成の動作フロー図、図4は、図3の動作の説明図、図5は、図2乃至図4の動作による実行スレッドの説明図である。図2は、図1のR S E 5、R S E 6、R S F 7の詳細図を示す。又、この実施の形態では、2つのスレッド（スレッド0と1）が同時に動作する場合に

50

ついて説明するが、スレッド数が3つ以上になっても実現は可能である。

【0058】

図2において、図1で示したものと同一のものは、同一の記号で示してあり、リザベーションステーションユニット5, 6, 7は、各々、エントリ生成回路50, 60, 70、実行可能選択回路52, 62, 72、リザベーションステーション54, 64, 74、実行エントリ選択回路56, 66, 76とで構成される。この各実行可能選択回路52, 62, 72に、スレッド選択回路30が接続される。

【0059】

このリザベーションステーションユニット5, 6, 7のエントリは、スレッド0と1とを共有して使用する。即ち、エントリは、エントリが有効であること示すVALID信号、エントリのスレッドを示すスレッドID、オペランドデータをアーキテクチャレジスタから読み出すことを示す信号と読み出しアドレス、レジスタ更新バッファから読み出すことを示す信号と読み出しアドレス、命令デコード時に命令ごとに割り当てられる命令の番号を示す命令識別子などを格納している。

10

【0060】

スレッド選択回路30は、図6にて詳細に説明するように、一定時間完了していない命令を、図1のCSE9が検出したことに応じて、ハング防止モードに走行モードを切り替え、ハング防止スレッドIDを選択する。

【0061】

実行可能選択回路52, 62, 72は、ハング防止モードにおいて、エントリ生成回路50, 60, 70、リザベーションステーション54, 64, 74のエントリと、スレッド選択回路30のスレッドIDを比較し、実行可能性のあるエントリを選択する。

20

【0062】

実行エントリ選択回路56, 66, 76は、リザベーションステーション54, 64, 74のエントリから実行可能性のあるエントリを選択し、機能実行部10, 12, 15へ発行する。

【0063】

この動作を説明する。複数のスレッドが、同時マルチスレッド方式で動作する場合、リザベーションステーション54, 64, 74の実行は、アウト・オブ・オーダー実行が可能である。即ち、リザベーションステーション54, 64, 74のエントリは、実行するための必要なオペランドデータの準備ができたエントリから、実行することが可能となる。

30

【0064】

実行するエントリを選択する実行エントリ選択回路46, 56, 66で選択されたエントリが、リザベーションステーション54, 64, 74から実行される。実行する準備のできたエントリが、同時に幾つもある場合には、実行エントリ選択回路46, 56, 66は、デコードされた順番通りにエントリを選択して実行する。

【0065】

又、浮動小数点用のリザベーションステーション74から実行されたエントリは、機能の実行がパイプライン処理で実行される。機能の実行が終了すると、結果レジスタに、機能の実行の結果を格納する。また、機能の実行が終了したことを、命令の完了する制御を行う機能CSE9へ実行の完了を報告する。

40

【0066】

命令完了制御機能CSE9は、プログラムの順番通りに完了する制御を行う。機能の実行が完了すると、命令の完了を行うことが可能となるが、プログラムの順番通りに完了するために、最も古い命令が完了しないと、後続の命令の実行が完了していても、命令の完了をすることができない。命令の完了は、スレッド別に、完了していくために、他のスレッドによって、命令の完了の制御を邪魔されることはなく、命令の完了を行うことが可能である。

【0067】

50

更に、図 15 で説明したように、機能の実行が、パイプライン処理で実行された結果は、結果レジスタに格納されるが、リザベーションステーション 74 は、結果レジスタに格納するタイミングが重ならないように、実行するエントリを選択する。

【 0 0 6 8 】

図 3 乃至図 5 を参照して、図 2 の構成の動作を説明する。スレッド選択回路 30 は、通常走行状態で、CSE9 が、一定時間完了していない命令を検出した信号を發したかを判定する (S10)。スレッド選択回路 30 は、CSE9 から一定時間完了していない命令を検出した信号を受けると、ハング防止モードに、走行モードを変更する (S12)。

【 0 0 6 9 】

図 4 に示す通常走行時には、スレッド選択回路 30 が関与していないため、図 5 のように、リザベーションステーション 5, 6, 7 から実行する命令のスレッドは、各リザベーションステーション 5, 6, 7 の各々で選択されたエントリが、実行するスレッド番号になる。即ち、図 5 に示すように、リザベーションステーションのエントリ選択にスレッドの制限は与えられず、実行するスレッド番号は、リザベーションステーション 5, 6, 7 ごとに異なる。ただし、各リザベーションステーション 5, 6, 7 が個々に選択するために、偶然に、実行するスレッド番号が同じになることはあり得る。

【 0 0 7 0 】

一方、ハング防止モード時には、ハング防止モード中に動作するスレッド選択回路 30 によって、選択されたスレッド番号のみ実行可能なスレッド番号となる。即ち、図 5 のように、リザベーションステーション 5, 6, 7 から実行するスレッド番号が同じになるように制御される。

【 0 0 7 1 】

そして、スレッド選択回路 30 は、一定時間完了できなかった命令が完了したことを CSE9 から通知されると、図 4 のように、通常走行モードに戻り、スレッド選択動作を停止する (S14)。

【 0 0 7 2 】

このように、通常走行時は、リザベーションステーションが、実行可能なエントリをスレッドに関係なく実行していたものを、ハング防止モードで、各リザベーションステーションから決められたスレッドしか実行することができないように制御する。

【 0 0 7 3 】

このため、実行できない一のスレッドのエントリより後続の他のスレッドのエントリが、次々に実行されている状況のために、実行され続けている他のスレッドの実行を停止することで、実行できない一のスレッドのエントリを実行可能な状態にすることができる。また、リザベーションステーションが原因でないときに、ハング状態となった場合でも、リザベーションステーションからは、決められたスレッドしか実行することができないように制御する。

【 0 0 7 4 】

ただし、この制御を行うと、ハング状態になっていないスレッドのエントリは、実行を停止することになるために、ハング状態になった場合でも、大幅な性能低下にならないような制御を行い、ハング状態になっているスレッドを実行する。

【 0 0 7 5 】

(ハング防止機構)

図 2 の命令実行制御装置を更に詳細に説明する。図 6 は、図 2 のスレッド選択回路 30 のブロック図、図 7 は、図 2、図 6 の実行可能選択回路の処理フロー図、図 8 は、図 6 の構成によるスレッド選択方法の説明図、図 9 は、図 6 のリザベーションステーションのエントリの実行選択動作の説明図、図 10 は、図 6 の固定小数点リザベーションステーションのエントリの実行選択動作の説明図である。

【 0 0 7 6 】

図 6 乃至図 9 は、図 2 の浮動小数点用リザベーションステーションユニット 7 の例で説明する。尚、図 2 の固定小数点用リザベーションステーションユニット 6、オペランド生

10

20

30

40

50

成リザベーションユニット 5 も同様の構成である。

【 0 0 7 7 】

図 6 により、スレッド選択回路 3 0 の構成を説明する。スレッド選択回路 3 0 は、基本的に、時間軸に沿って、交互にスレッド番号を変更して、出力する。図 6 に示すように、スレッド選択回路 3 0 は、タイマーカウンタ 3 2 と、スレッド切り替え時間選択回路 3 4 と、スレッド ID 生成回路 3 6 と、スレッド決定回路 3 8 と、ハング防止スレッド ID レジスタ 4 0 と、ハング防止モード起動回路 4 2 とを有する。

【 0 0 7 8 】

ハング防止モード起動回路 4 2 は、図 1 の C S E 9 の一定時間完了していない命令を検出した検出信号に応じて、スレッド切り替え時間選択回路 3 4 と、スレッド決定回路 3 8 と、実行可能選択回路 5 2 , 6 2 , 7 2 とを起動する。

10

【 0 0 7 9 】

スレッド切り替え時間選択回路 3 4 は、同じスレッドを連続して選択する時間を示すスレッド切り替え時間を備え、スレッド切り替え時間になると、スレッド決定回路 3 8 にスレッド切り替えを指示する。スレッド切り替え時間は、1 サイクルで 1 加算されるタイマーカウンタ 3 2 によって、カウンタの値がある値になったら、スレッド切り替え時間を変更することが可能である。

【 0 0 8 0 】

スレッド切り替え時間とタイマーカウンタのカウンタの値によって、スレッド決定回路 3 8 は、スレッド ID 生成回路 3 6 のスレッド ID を選択する。スレッド ID 生成回路 3 6 は、ハング防止スレッド ID レジスタ 4 0 のスレッド ID と異なるスレッド ID を、スレッド決定回路 3 8 に出力する。このスレッド決定回路 3 8 で選択されたスレッドが、ハング防止スレッド ID となり、実行可能選択回路 5 2 , 6 2 , 7 2 に送られ、リザベーションステーション 5 4 , 6 4 , 7 4 から実行することのできるエントリを選択する。

20

【 0 0 8 1 】

従って、スレッド切り替え時間選択回路 3 4 で、スレッド切り替え時間を選択することにより、時間の経過により同じスレッドを選択する時間を変更できる。

【 0 0 8 2 】

次に、図 7 により、実行可能選択回路 5 2 , 6 2 , 7 2 を説明する。ハング防止モード中は、実行エントリ選択回路 5 6 , 6 6 , 7 6 の 1 サイクル前のサイクルで、リザベーションステーション 5 4 , 6 4 , 7 4 のエントリのスレッドが、スレッド選択回路 3 0 で選択されたスレッドと一致するかを判定する (S 2 2) 。一致しないと、ステップ S 2 6 に進む。

30

【 0 0 8 3 】

一方、スレッドが一致したエントリについては、実行する準備のできているかを判定し、実行準備ができていれば、そのエントリが、次サイクルでの実行エントリ選択回路 5 6 , 6 6 , 7 6 で選択される可能性のあるエントリに決定する (S 2 4) 。例えば、エントリにフラグを付与する。

【 0 0 8 4 】

逆に、選択されたスレッドと一致しないエントリは、次サイクルの実行エントリ選択回路で選択される可能性がないと決定する (S 2 6) 。

40

【 0 0 8 5 】

又、命令がデコードされて、リザベーションステーションに新しくエントリに登録するサイクルにおいて、エントリ生成回路 5 0 , 6 0 , 7 0 から登録するエントリのスレッドが、スレッド選択回路 3 0 で選択されたスレッドと一致するかを判定する (S 2 0) 。一致しないと、ステップ S 2 6 に進む。

【 0 0 8 6 】

一方、スレッドが一致したエントリについては、実行する準備のできているかを判定し、実行準備ができていれば、そのエントリが、次サイクルでの実行エントリ選択回路 5 6 , 6 6 , 7 6 で選択される可能性のあるエントリに決定する (S 2 4) 。例えば、エン

50

りにフラグを付与する。

【 0 0 8 7 】

逆に、選択されたスレッドと一致しないエンタリは、次サイクルの実行エンタリ選択回路で選択される可能性がないと決定する (S 2 6)。

【 0 0 8 8 】

スレッド選択回路 3 0 のスレッド選択例を、図 8 で説明する。あるスレッドの命令が一定期間完了していないことを検出したときから、ハング防止モードとなり、スレッド選択回路 3 0 が動作する。

【 0 0 8 9 】

ハング防止モードに移行すると、最初はスレッド切り替え時間が 1 サイクルモードとなり、スレッド選択回路 3 0 で 1 サイクルごとに異なるスレッドを選択する。

【 0 0 9 0 】

タイマーカウンタで、1 0 0 サイクルカウントしたときに、ハング防止モードが続いている場合には、スレッド切り替え時間が 2 サイクルモードとなり、スレッド選択回路 3 0 で 2 サイクルごとに異なるスレッドを選択する。

【 0 0 9 1 】

タイマーカウンタで 3 0 0 サイクルカウントしたときに、ハング防止モードが続いている場合には、スレッド切り替え時間が 4 サイクルモードとなり、スレッド選択回路 3 0 で 4 サイクルごとに異なるスレッドを選択する。

【 0 0 9 2 】

タイマーカウンタで 6 0 0 サイクルカウントしたときに、ハング防止モードが続いている場合には、スレッド切り替え時間が 1 6 サイクルモードとなり、スレッド選択回路で 1 6 サイクルごとに異なるスレッドを選択する。

【 0 0 9 3 】

このようにスレッド選択回路 3 0 で選択するスレッドは、時間の経過によって、ある一定期間で連続して同じスレッドを選択して動作することがいくつものパターンで変更することが可能である。

【 0 0 9 4 】

又、命令の完了ができていなかった命令が完了すると、ハング防止モードから通常走行状態に戻ると、スレッド選択回路 3 0 もリセットされ、もう一度ハング防止モードになった場合には、最初の状態 (図 8 の場合は、1 サイクルごとに異なるスレッドを選択) から選択される。

【 0 0 9 5 】

このハング防止モードが動作するのは、同時マルチスレッドで動作するスレッドが 2 つ以上のときであり、単一のスレッドが動作している場合には、スレッドを選択する必要がないために、ハング防止モードになることがない。また、ハング防止モードになったときに、動作していないスレッドがある場合には、動作していないスレッドには、スレッド選択回路で選択することがないように動作することが可能である。

【 0 0 9 6 】

図 9 は、このスレッド選択により、図 1 7 の状態から、ハング防止モードが起動したときのリザベーションステーションの制御状態の図である。

【 0 0 9 7 】

時刻 T 1 で、ハング防止モードが起動する。時刻 T 2 では、時刻 T 1 で、スレッド選択回路 3 0 により、スレッド 0 が選択されたために、スレッド 0 のエンタリを実行する。時刻 T 3 では、時刻 T 2 で、スレッド選択回路 3 0 によりスレッド 1 が選択されるが、先行命令と結果レジスタに格納するタイミングが同じになるために実行不可能である。

【 0 0 9 8 】

時刻 T 4 では、時刻 T 3 で、スレッド選択回路 3 0 によりスレッド 0 が選択されたために、スレッド 0 のエンタリを実行する。時刻 T 5 では、時刻 T 4 で、スレッド選択回路 3 0 によりスレッド 1 が選択されたために、今まで実行できなかったスレッド 1 のエンタリ

10

20

30

40

50

を実行することが可能となる。時刻 T 6 では、時刻 T 5 で、スレッド選択回路 30 によりスレッド 0 が選択されたために、スレッド 0 のエントリを実行する。

【 0 0 9 9 】

この後、スレッド 1 のエントリの命令を完了すると、リザベーションステーションの制御は、ハング防止モードから通常走行状態に戻る。

【 0 1 0 0 】

上述の説明は、浮動小数点リザベーションステーションを例に説明した。固定小数点リザベーションステーションでは、図 10 に示すような、エントリの実行制約がある。即ち、固定小数点用のリザベーションステーションは、実行されたエントリは、機能の実行が終了するまで後続のエントリに対して、機能の実行を行わないように制御される。

10

【 0 1 0 1 】

リザベーションステーションから実行されるエントリが、実行に 2 サイクル必要なエントリ（先行命令）であり、後続の命令も実行に 2 サイクル必要なエントリの場合は、図 10 に示すように、T 1 で、先行命令がリザベーションステーションから実行される。T 2 のタイミングで、後続命令を実行した場合、先行命令と実行（X）が重なってしまうために、実行不可能となり、T 3 のタイミングでは、実行可能となる。

【 0 1 0 2 】

従って、浮動小数点のエントリ実行制御に、置き換えれば、図 9 と同様のスレッドのエントリの実行が可能となる。

【 0 1 0 3 】

20

このように、複数のスレッドが同時マルチスレッドで動作しているときに、機能の実行の結果レジスタに格納する又は機能の実行のタイミングによって、リザベーションステーションから実行することができなくなったエントリが、ハング防止モードで、リザベーションステーションから実行するエントリのスレッドを選択することで、実行することが可能となり、ハング状態を防止できる。

【 0 1 0 4 】

次に、このように切り替えサイクルを変更する利点を説明する。図 11 は、同時マルチスレッドで動作しているときに、命令フェッチしたデータを得る時間が長時間必要であったために、リザベーションステーションのスレッド 1 のエントリに、命令デコーダから命令がデコードされないことが原因で、ハング防止モードになった場合の例を示す。この例は、スレッド 0 には、実行に 2 サイクル必要なエントリが連続して、固定小数点用のリザベーションステーションに、命令デコーダからデコードされて実行されているときに、スレッド 1 に実行に 2 サイクル必要なエントリが作成されたときの状況である。

30

【 0 1 0 5 】

図 11 に示すように、時刻 T 1 で、スレッド選択回路 30 は、1 サイクルモードで、スレッド 0 を選択する。時刻 T 2 で、スレッド選択回路 30 で、選択されたスレッド 0 のエントリが実行可能となる。このときに、スレッド選択回路 30 は、1 サイクルモードのためにスレッド 1 を選択する。

【 0 1 0 6 】

時刻 T 3 で、実行に必要なオペランドデータが揃ったために実行可能となったエントリが実行しようとしても、先行命令の実行と重なるために実行することができない。このときに、スレッド選択回路は、1 サイクルモードのために、スレッド 0 を選択する。時刻 T 4 で、スレッド 0 が実行され、スレッド選択回路 30 でスレッド 1 を選択するが、時刻 T 5 で、スレッド 1 を実行することができない。

40

【 0 1 0 7 】

このときに、スレッド切り替え時間により、1 サイクルモードから 2 サイクルモードに変更する。そして、時刻 T 7 で、スレッド選択回路 30 で、スレッド 1 が選択され、時刻 T 8 で、スレッド 1 を実行することが可能となる。

【 0 1 0 8 】

図 11 では、ハング状態になっていないスレッド 0 の命令の実行に必要な時間が 2 サイ

50

クルのために、スレッド1のエントリは、2サイクルモードになったときに実行可能となった。しかし、スレッド0の命令が、実行に必要な時間が4サイクルの場合には、4サイクルモードにならないと、スレッド1のエントリは実行可能とならない。

【0109】

このように、リザーベーションステーションが、直接の原因でなく、ハング防止モードになった場合で、機能の実行が後続命令に対して、ブロッキング処理を行う実行制御については、ハング防止モードのスレッド選択方法である同一のスレッドを連続して選択する時間を、機能の実行に必要な時間の最も長い時間より長い時間を設定可能となるようにすることが望ましい。

【0110】

このため、スレッド選択回路は、時間の経過によって選択するスレッドを変更することが可能とし、同じスレッドを連続して選択する時間により、スレッドを切り替える制御を行う。

【0111】

また、時間によって、同じスレッドを連続して選択する時間も変更することが可能である。

【0112】

スレッド選択回路で選択したスレッドのエントリのみが実行可能となるために、通常走行時より性能が下がることが予想され、スレッド選択回路で、同じスレッドを連続して選択する時間が長い程、性能は低下するために、段階的に同じスレッドを選択する時間を長くしていくことで、大幅な性能低下が発生するのを遅らせることができる。

【0113】

(スレッド選択回路)

次に、前述のスレッドを選択するスレッド選択回路30を説明する。前述のスレッド選択回路30は、論理回路で構成される。図12は、図6のスレッド決定回路38の回路図、図13は、スレッドID生成回路36の回路図、図14は、スレッド切り替え時間選択回路34の回路図である。

【0114】

図12において、スレッド決定回路38は、ANDゲート380、ORゲート382、4つのANDゲート384-1~384-4とからなる。この図11において、+WARNING_TO_HUNG_MODE_VALID信号は、ハング防止モードであることを示す信号を1回ラッチした信号である。+MULTI_THREAD_MODE信号は、マルチスレッド状態で走行していることを示す信号である。ANDゲート380は、ハング防止モードであり、且つマルチスレッド状態である時に、開く。即ち、ハング防止モードでない、又はマルチスレッド状態でない(シングルスレッド状態である)場合には、動作しない。

【0115】

又、+HUNG_THREAD_ID_1T_MODE信号は、1サイクルごとに、選択するスレッドを変更することを示す信号であり、+NEXT_1T_MODE_THREAD_ID信号が、選択されるスレッドを示す。この選択スレッドを示す信号は、図12から得られる。

【0116】

この組み合わせが、1サイクル、2サイクル、4サイクル、16サイクルの4つ備えられていて、4つANDゲート384-1~384-4から1つ選択されたスレッドが、ORゲート382を介し、ANDゲート380に入力し、次サイクルのハング防止スレッドIDとなる。

【0117】

次に、図13のスレッドID生成回路は、1サイクル、2サイクル、4サイクル、16サイクルのスレッドを決める回路である。1サイクルモードのときは、毎サイクルスレッドが変更するために、ハング防止スレッドIDを示す+HUNG_MODE_THREAD_IDの極性を、反転回路360で、反転する。

【0118】

10

20

30

40

50

2 サイクルモードの回路 3 6 2 , 3 6 4 , 3 6 6 は、スレッドを変更してから 2 サイクル経過したことを示す +2T_MODE_THREAD_ID_CHANGE がオンになっていれば、ハング防止スレッド I D を示す +HUNG_MODE_THREAD_ID の極性を、A N D ゲート 3 6 6 で、反転する。又、+2T_MODE_THREAD_ID_CHANGE がオフになっていれば、ハング防止スレッド I D を示す +HUNG_MODE_THREAD_ID を、A N D ゲート 3 6 4 から出力する。

【 0 1 1 9 】

O R ゲート 3 6 2 の出力は、+2T_MODE_THREAD_ID_CHANGE がオンになっていれば、スレッドを変更して、オフであれば、スレッドは変更しない信号を出力する。

【 0 1 2 0 】

4 サイクルと 1 6 サイクルも、同様の 2 つの A N D ゲート 3 7 0 , 3 7 2 と 3 7 6 と 3 7 8 と、O R ゲート 3 6 8 , 3 7 4 と組み合わせ回路により、4 サイクル経過したことを示す +4T_MODE_THREAD_ID_CHANGE、1 6 サイクル経過したことを示す +16T_MODE_THREAD_ID_CHANGE がオンになっていれば、スレッドを変更する。

【 0 1 2 1 】

更に、図 1 4 は、スレッド切り替え時間の変更回路である。A N D ゲート 3 4 2 に入力するハング防止モードであることを示す、+SET_WARNING_TO_HUNG_MODE がオンであり、この信号を 1 回ラッチしたことを示す、+WARNING_TO_HUNG_MODE_VALID がオフのときに、A N D ゲート 3 4 2、O R ゲート 3 4 0 から、1 サイクルモードを起動する。(ハング防止モードのスタートとなる。)

1 サイクルモードが開始すると、2 サイクルモードに切り替える時間を示す、+1T_MODE_TIMER_CHANGE 信号がオフであり、1 サイクルモードであることを示す、+HUNG_THREAD_ID_1T_MODE がオンのときには、A N D ゲート 3 5 2 から、A N D ゲート 3 4 4 より、1 サイクルモードを続ける。

【 0 1 2 2 】

1 サイクルモード中に、切り替え時間がきたら、+1T_MODE_TIMER_CHANGE 信号がオンとなり、A N D ゲート 3 5 6、O R ゲート 3 5 4、A N D ゲート 3 4 6 を介し、2 サイクルモードに変更する。

【 0 1 2 3 】

同様に、2 サイクルから 4 サイクル、4 サイクルから 1 6 サイクルへのモード変更についても同様の回路である。即ち、A N D ゲート 3 5 3 , 3 5 5 と O R ゲート 3 5 1、A N D ゲート 3 4 8、A N D ゲート 3 5 9 , 3 4 9 と O R ゲート 3 5 7、A N D ゲート 3 5 0 の構成である。

【 0 1 2 4 】

このように、スレッド切り替え時間が有効なときは、ハング防止中のみとするので、ハング防止モードであることを示す信号を 1 回ラッチしたことを示す信号と A N D をとる。この信号がスレッド切り替え信号となり、1 回ラッチした信号が図 1 2 につながって、スレッドを選択することが可能となる。

【 0 1 2 5 】

(他の実施の形態)

前述の実施の形態では、2 つのスレッド (スレッド 0 と 1) が同時に動作する同時マルチスレッド方式で説明したが、3 つ以上のスレッドが同時に動作するものにも適用できる。

【 0 1 2 6 】

以上、本発明を実施の形態により説明したが、本発明の趣旨の範囲内において、本発明は、種々の変形が可能であり、本発明の範囲からこれらを排除するものではない。

【産業上の利用可能性】

【 0 1 2 7 】

リザベーションステーションから実行可能な命令に対応する命令識別子を保持するエントリを選択する同時マルチスレッドで動作しているときに、命令が、一定期間完了しない状態を検出し、選択部が強制的に交互にスレッド選択制御するため、リザベーションステ

10

20


30

40


50

ーションから実行できないエントリが存在する状態の場合には、実行され続けている1のスレッドの実行を停止することで、実行できない他のスレッドのエントリを実行可能な状態にすることができる。又、このようにしても、交互にスレッド選択するので、1のスレッドも選択でき、マルチスレッドの性能低下を防止できる。更に、エントリにスレッド識別子を付加しているので、マルチスレッドのリザベーションステーションからエントリを容易に交互に選択できる。


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【 図 1 1 】




【 図 1 2 】




【 図 1 3 】




【 図 1 4 】




【図15】



【図16】



【図17】



フロントページの続き

審査官 林 毅

(56)参考文献 国際公開第2006/114874(WO, A1)
特許第3714598(JP, B2)

(58)調査した分野(Int.Cl., DB名)
G06F 9/38