

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2016 年 6 月 16 日 (16.06.2016)



(10) 国际公布号
WO 2016/090725 A1

- (51) 国际专利分类号:
H01L 27/02 (2006.01) *G02F 1/1362* (2006.01)
- (21) 国际申请号: PCT/CN2015/070629
- (22) 国际申请日: 2015 年 1 月 13 日 (13.01.2015)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
201410764302.6 2014 年 12 月 11 日 (11.12.2014) CN
- (71) 申请人: 深圳市华星光电技术有限公司 (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) [CN/CN]; 中国广东省深圳市光明新区塘明大道 9-2 号, Guangdong 518132 (CN)。
- (72) 发明人: 王聪 (WANG, Cong); 中国广东省深圳市光明新区塘明大道 9-2 号, Guangdong 518132 (CN)。
杜鹏 (DU, Peng); 中国广东省深圳市光明新区塘明大道 9-2 号, Guangdong 518132 (CN)。
- (74) 代理人: 广州三环专利代理有限公司 (GUANGZHOU SCIHEAD PATENT AGENT CO., LTD); 中国广东省广州市越秀区先烈中路 80 号汇华商贸大厦 1508 室, Guangdong 510070 (CN)。

- (81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。
- (84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

- 包括国际检索报告(条约第 21 条(3))。

(54) Title: LTPS ARRAY SUBSTRATE

(54) 发明名称: 一种 LTPS 阵列基板




图 1/ Fig.1

(57) Abstract: An LTPS array substrate, which comprises a plurality of low temperature poly-silicon thin film transistors and a bottom transparent conductive layer (32), a protective layer (34) and a top transparent conductive layer (36). Each of the low temperature poly-silicon thin film transistors comprises a substrate (10), a patterned light-shielding layer (12), a buffer layer (14), a visualized poly-silicon layer (16), a gate insulation layer (18), a gate electrode line (20), a common electrode line (22), an insulation layer (24), a drain electrode (26), a source electrode, and a flat layer (30) which are formed by means of sequential superposition. The bottom transparent conductive layer (32), the protective layer (34) and the top transparent conductive layer (36) are sequentially superimposed and formed on the flat layer (30). The visualized poly-silicon layer (16) comprises a first part (161) and a second part (162). An extension portion (262) opposite to the second part (162) extends on the drain electrode (26).

(57) 摘要:

[见续页]

WO 2016/090725 A1



一种 LTPS 阵列基板，其包括多个低温多晶硅薄膜晶体管及底层透明导电层(32)、保护层(34)以及顶层透明导电层(36)。所述每一低温多晶硅薄膜晶体管包括依次叠加形成的基板(10)，图形化的遮光层(12)、缓冲层(14)、图像化的多晶硅层(16)、栅极绝缘层(18)、栅电极线(20)和公共电极线(22)、绝缘层(24)、漏极电极(26)和源极电极、平坦层(30)。所述底层透明导电层(32)、保护层(34)以及顶层透明导电层(36)依次叠加形成在平坦层(30)上。所述图像化的多晶硅层(16)包括第一部分(161)及第二部分(162)。所述漏极电极(26)延伸有与第二部分(162)相对的延伸部(262)。

一种 LTPS 阵列基板

5 本发明要求 2014 年 12 月 11 日递交的发明名称为“一种 LTPS 阵列基板”的申请号 201410764302.6 的在先申请优先权，上述在先申请的内容以引入的方式并入本文本中。

技术领域

本发明涉及显示屏技术领域，尤其涉及一种 LTPS 阵列基板。

10 背景技术

低温多晶硅（low temperature poly-silicon，简称为 LTPS）薄膜晶体管液晶显示器有别于传统的非晶硅薄膜晶体管液晶显示器，其电子迁移率可以达到 200cm²/V-sec 以上，可有效减小薄膜晶体管器件的面积，从而达到提高开口率，并且在增进显示器亮度的同时还可以降低整体的功耗。另外，较高的电子迁移率可以将部分驱动电路集成在玻璃基板上，减少了驱动 IC，还可以大幅提升液晶显示面板的可靠度，从而使得面板的制造成本大幅降低。因此，LTPS 薄膜晶体管液晶显示器逐步成为研究的热点。LTPS 薄膜晶体管液晶显示器主要包括阵列基板和与其相对设置的彩膜基板。

20 而现有技术中的 LTPS 的阵列基板，通过由绝缘层隔开的底部公共电极与像素电极组成的电容作为与其对应的像素的存储电容，但是这样的结构存储电容较小，无法满足阵列基板电量饱和后的电容需求。

发明内容

25 本发明提供一种 LTPS 阵列基板，在不降低开口率的情况下，增加存储电容。

本发明提供一种 LTPS 阵列基板，其包括多个低温多晶硅薄膜晶体管，所述每一低温多晶硅薄膜晶体管包括一个基板；

形成于所述基板上的图形化的遮光层；

形成于所述基板和所述图形化的遮光层上的缓冲层；

形成于所述缓冲层上的图像化的多晶硅层，其中，图像化的多晶硅层包括正投影于遮光层的第一部分和远离所述遮光层延伸的第二部分；

形成于所述图形化的多晶硅层和所述缓冲层上的栅极绝缘层；

形成于所述栅极绝缘层上的第一金属层，图形化所述第一金属层形成栅电极线和公共电极线，所述公共电极线、与所述公共电极线相对应的所述多晶硅层的第二部分以及夹持在形成所述公共电极线与所述第二部分之间的栅极绝缘层构成第一存储电容；

形成于所述栅极绝缘层和栅电极线和公共电极线的绝缘层；

形成于所述绝缘层上的第二金属层，图案化所述第二金属层形成漏极电极和源极电极，所述漏极电极延伸有延伸部，所述延伸部正投影于所述公共电极线，并且所述漏极电极的延伸部与所述公共电极线以及位于所述延伸部与公共电极线之间的绝缘层形成第二存储电容；所述第二存储电容与所述第一存储电容并联设置，以及

形成于所述绝缘层和图案化后的第二金属层上的平坦层。

其中，所述 LTPS 阵列基板还包括形成于所述平坦层上的图形化的底层透明导电层，所述底层透明导电层与漏极电极的延伸部以及位于所述延伸部及底层透明导电层的平坦层形成第三存储电容，所述第三存储电容与所述第二存储电容及所述第一存储电容并联设置。

其中，所述 LTPS 阵列基板还包括形成于图案化的底层透明导电层上的保护层；以及形成于所述保护层上的顶层透明导电层，所述顶层透明导电层与所述底层透明导电层以及位于所述所述顶层透明导电层与所述底层透明导电之间的保护层形成第四存储电容，所述第四存储电容与所述第三存储电容、第二存储电容及第一存储电容并联设置。

其中，所述第二金属层形成于所述绝缘层上且通过过孔与所述多晶硅层电连接。

其中，所述顶层透明导电层形成于所述保护层上且通过过孔与所述漏极电极电连接。

其中，位于所述漏极电极的延伸部上的平坦层的厚度小于所述平坦层其它位置的厚度。

其中，所述栅极绝缘层采用氧化硅、氮化硅与氮氧化硅中的一种制成。

其中，所述第一金属层与第二金属层的材料为钼铝合金、铬金属等导电材料。

其中，所述平坦层材料为有机膜。

5 其中，所述平坦层采用光罩工艺形成。

本发明的一种 LTPS 阵列基板通过图形化的多晶硅层上增加第二部分，并在第二部分上方形成漏极电极的延伸部，进而形成四个并联的存储电容，在不降低开口率的情况下，增加阵列基板的存储电容。

10 附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

15 图 1 为本发明一较佳实施方式的 LTPS 阵列基板剖面示意图。

图 2 为本发明另一较佳实施方式的 LTPS 阵列基板剖面示意图，该 LTPS 阵列基板与图 1 所述不同之处在于部分所述平坦层的厚度。

具体实施方式

20 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

25 请参阅图 1，图 1 为本发明一较佳实施方式的一种 LTPS 阵列基板的结构示意图，所述 LTPS 阵列基板包括多个低温多晶硅薄膜晶体管及底层透明导电层 32、保护层 34 以及顶层透明导电层 36。而本实施例以一个低温多晶硅薄膜晶体管为例进行说明。

所述每一低温多晶硅薄膜晶体管包括一个基板 10，图形化的遮光层 12、缓冲层 14、图像化的多晶硅层 16、栅极绝缘层 18、栅电极线 20 和公共电极

线 22、绝缘层 24、漏极电极 26 和源极电极及平坦层 30。其中，所述图像化的多晶硅层 16 包括第一部分 161 及第二部分 162。所述漏极电极 26 延伸有延伸部 262。所述延伸部 262 与第二部分 162 对应设置。具体如下：

所述基板 10 通常为透明玻璃板。

5 所述基板 10 上形成有所述图形化的遮光层 12，其中图案化是指通过对涂于整个基板 10 上的遮光层材料进行曝光刻蚀等工艺加工而成，最终形成所述的图案化的遮光层 12。所述遮光层 12 的材质例如为钼铝合金、铬金属、钼金属或是其它同时具有遮光功能与导电性质的材质。

所述基板 10 和所述图形化的遮光层 12 上形成所述缓冲层 14。

10 所述缓冲层 14 上形成所述图像化的多晶硅层 16。其中图案化是指通过对涂于缓冲层 14 上的多晶硅进行曝光刻蚀等工艺加工而成。本实施例中，所述图像化的多晶硅层 16 包括正投影于遮光层 12 的第一部分 161 和远离所述遮光层 12 延伸的第二部分 162。所述第二部分 162 所在平面与正投影于所述遮光层 12 部分的缓冲层 14 位于同一平面。

15 所述图形化的多晶硅层 16 上和所述缓冲层 14 上形成所述的栅极绝缘层 18。所述栅极绝缘层 18 采用氧化硅(SiO_x)、氮化硅(SiN_x) 与氮氧化硅(SiN_xO_y) 中的一种制成。

20 所述栅极绝缘层 18 上形成有第一金属层(图未标)，并通过图形化所述第一金属层形成栅电极线 20 和公共电极线 22，所述公共电极线 22、与所述公共电极线 22 相对应的所述多晶硅层 16 的第二部分 162 以及夹持在形成所述公共电极线 22 与所述多晶硅层 16 的第二部分 162 之间的栅极绝缘层 18 构成第一存储电容 C_1 。所述公共电极线 22 位于所述第二部分 162 的正上方。

25 所述绝缘层 24 形成于所述栅极绝缘层 18 和栅电极线 20 和公共电极线 22 上。通过刻蚀方式形成贯穿所述绝缘层 24 和栅极绝缘层 18 的第一过孔(图未标)，所述第一过孔暴露出部分所述图形化的多晶硅层 16。

所述绝缘层 24 上形成有第二金属层(图未标)，通过图案化所述第二金属层形成所述的漏极电极 26 和源极电极。所述漏极电极 26 延伸有延伸部 262，所述延伸部 262 正投影于所述公共电极线 22 上方。并且所述漏极电极 26 的延伸部 262 与所述公共电极线 22 以及位于所述延伸部 262 与公共电极线 22 之间

的绝缘层 24 形成第二存储电容 C_2 。所述第二存储电容 C_2 与所述第一存储电容 C_1 并联设置。本实施例中，所述第二金属层形成于所述绝缘层 24 上且通过所述第一过孔与所述图形化的多晶硅层 16 电连接，即漏极电极 26 和源极电极通过所述第一过孔与所述图形化的多晶硅层 16 电连接。所述第一金属层与第二金属层的材料为钼铝合金、铬金属等导电材料。

所述平坦层 30 形成于所述绝缘层 24 和图案化后的第二金属层上。所述平坦层 30 材料为有机膜。并且所述平坦层 30 采用光罩工艺形成。

本实施例中，所述 LTPS 阵列基板还包括形成于所述平坦层 30 上的图形化的底层透明导电层 32。所述底层透明导电层 32 与漏极电极 26 的延伸部 262 以及位于所述延伸部 262 及底层透明导电层 32 的平坦层 30 形成第三存储电容 C_3 ，所述第三存储电容 C_3 与所述第二存储电容 C_2 及所述第一存储电容 C_1 并联设置。

本实施例中，所述 LTPS 阵列基板还包括形成于图案化的底层透明导电层 32 上的保护层 34；以及形成于所述保护层 34 上的顶层透明导电层 36，所述顶层透明导电层 36 与所述底层透明导电层 32 以及位于所述所述顶层透明导电层 36 与所述底层透明导电层 32 之间的保护层 34 形成第四存储电容 C_4 。所述第四存储电容 C_4 与所述第三存储电容 C_3 、第二存储电容 C_2 及第一存储电容 C_1 并联设置。所述顶层透明导电层 36 与所述底层透明导电层 32 分别为像素电极层及阵列基板的公共电极层。所述顶层透明导电层 36 形成于所述保护层 34 上且通过贯穿所述底层透明导电层 32、保护层 34 及平坦层 30 的第二过孔与所述漏极电极 26 电连接。

本发明的 LTPS 阵列基板通过图形化的多晶硅层 16 上增加第二部分 162，并在第二部分 162 上方形成漏极电极 26 的延伸部 262，进而所述公共电极线 22、与所述公共电极线 22 相对应的所述多晶硅层 16 的第二部分 162 以及夹持在形成所述公共电极线 22 与所述多晶硅层 16 的第二部分 162 之间的栅极绝缘层 18 构成第一存储电容 C_1 ，所述漏极电极 26 的延伸部 262 与所述公共电极线 22 以及位于所述延伸部 262 与公共电极线 22 之间的绝缘层 24 形成第二存储电容 C_2 ；第一存储电容 C_1 与第二存储电容 C_2 并联设置，同时，所述 LTPS 阵列基板还设有所述第四存储电容 C_4 与所述第三存储电容 C_3 与所述第二存储

电容 C_2 及第一存储电容 C_1 并联, 在不降低开口率的情况下, 增加存储电容, 以满足阵列基板电量饱和后的电容需求。

请参阅图 2, 在本发明的其他实施方式中, 位于所述漏极电极 26 的延伸部 262 上的平坦层 30 的厚度小于所述平坦层 30 其它位置的厚度, 如此可以减小所述底层透明导电层 32 与漏极电极 26 的延伸部 262 之间的距离, 进而增大所述第三存储电容 C_3 。

以上所揭露的仅为本发明一种较佳实施例而已, 当然不能以此来限定本发明之权利范围, 本领域普通技术人员可以理解实现上述实施例的全部或部分流程, 并依本发明权利要求所作的等同变化, 仍属于发明所涵盖的范围。

权利要求

1. 一种 LTPS 阵列基板，其包括多个低温多晶硅薄膜晶体管，其中，所述每一低温多晶硅薄膜晶体管包括一个基板；
 - 5 形成于所述基板上的图形化的遮光层；
形成于所述基板和所述图形化的遮光层上的缓冲层；
形成于所述缓冲层上的图像化的多晶硅层，其中，图像化的多晶硅层包括正投影于遮光层的第一部分和远离所述遮光层延伸的第二部分；
形成于所述图形化的多晶硅层和所述缓冲层上的栅极绝缘层；
 - 10 形成于所述栅极绝缘层上的第一金属层，图形化所述第一金属层形成栅电极线和公共电极线，所述公共电极线、与所述公共电极线相对应的所述多晶硅层的第二部分以及夹持在形成所述公共电极线与所述第二部分之间的栅极绝缘层构成第一存储电容；
形成于所述栅极绝缘层和栅电极线和公共电极线的绝缘层；
 - 15 形成于所述绝缘层上的第二金属层，图案化所述第二金属层形成漏极电极和源极电极，所述漏极电极延伸有延伸部，所述延伸部正投影于所述公共电极线，并且所述漏极电极的延伸部与所述公共电极线以及位于所述延伸部与公共电极线之间的绝缘层形成第二存储电容；所述第二存储电容与所述第一存储电容并联设置，以及
 - 20 形成于所述绝缘层和图案化后的第二金属层上的平坦层。
2. 如权利要求 1 所述的一种 LTPS 阵列基板，其中，所述 LTPS 阵列基板还包括形成于所述平坦层上的图形化的底层透明导电层，所述底层透明导电层与漏极电极的延伸部以及位于所述延伸部及底层透明导电层的平坦层形成第三存储电容，所述第三存储电容与所述第二存储电容及所述第一存储电容并联设置。
 - 25 设置。
3. 如权利要求 2 所述的一种 LTPS 阵列基板，其中，所述 LTPS 阵列基板还包括形成于图案化的底层透明导电层上的保护层；以及形成于所述保护层上的顶层透明导电层，所述顶层透明导电层与所述底层透明导电层以及位于所述顶层透明导电层与所述底层透明导电层之间的保护层形成第四存储电容，所

述第四存储电容与所述第三存储电容、第二存储电容及第一存储电容并联设置。

4、如权利要求 1 所述的一种 LTPS 阵列基板，其中，所述第二金属层形成于所述绝缘层上且通过过孔与所述多晶硅层电连接。

5 5、如权利要求 1 所述的一种 LTPS 阵列基板，其中，所述顶层透明导电层形成于所述保护层上且通过过孔与所述漏极电极电连接。

6、如权利要求 1 所述的一种 LTPS 阵列基板，其中，位于所述漏极电极的延伸部上的平坦层的厚度小于所述平坦层其它位置的厚度。

10 7、如权利要求 1 所述的一种 LTPS 阵列基板，其中，所述栅极绝缘层采用氧化硅、氮化硅与氮氧化硅中的一种制成。

8、如权利要求 1 所述的一种 LTPS 阵列基板，其中，所述第一金属层与第二金属层的材料为钼铝合金、铬金属等导电材料。

9、如权利要求 1 所述的一种 LTPS 阵列基板，其中，所述平坦层材料为有机膜。

15 10、如权利要求 1 所述的一种 LTPS 阵列基板，其中，所述平坦层采用光罩工艺形成。




图 1




图 2

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2015/070629

A. CLASSIFICATION OF SUBJECT MATTER

H01L 27/02 (2006.01) i; G02F 1/1362 (2006.01) n

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L; G02F

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNKI, CNPAT, WPI, EPODOC: LPTS, low temperature poly-silicon, low temperature, thin film transistor, common electrode, polysilicon, drain, extend+, stretch+, common, capacitance, parallel

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	CN 103268047 A (XIAMEN TIANMA MICROELECTRONICS CO. LTD.), 28 August 2013 (28.08.2013), description, paragraphs [0003] and [0045]-[0051], and figure 1	1-10
Y	CN 102566172 A (LG DISPLAY CO., LTD.), 11 July 2012 (11.07.2012), description, paragraphs [0040] and [0063], and figure 4	1-10
A	CN 103605244 A (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.), 26 February 2014 (26.02.2014), the whole document	1-10
A	CN 103346160 A (BOE TECHNOLOGY GROUP CO., LTD. et al.), 09 October 2013 (09.10.2013), the whole document	1-10
A	CN 102981336 A (BOE TECHNOLOGY GROUP CO., LTD. et al.), 20 March 2013 (20.03.2013), the whole document	1-10

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 11 March 2015 (11.03.2015)	Date of mailing of the international search report 27 March 2015 (27.03.2015)
Name and mailing address of the ISA/CN: State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No.: (86-10) 62019451	Authorized officer LI, Weifen Telephone No.: (86-10) 82245896

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2015/070629

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 103268047 A	28 August 2013	None	
CN 102566172 A	11 July 2012	TW I443432 B	01 July 2014
		US 8519396 B2	27 August 2013
		KR 101298613 B1	26 August 2013
		TW 201227108 A	01 July 2012
		KR 20120073905 A	05 July 2012
		US 8846458 B2	30 September 2014
		US 2012161137 A1	28 June 2012
		US 2013309819 A1	21 November 2013
CN 103605244 A	26 February 2014	None	
CN 103346160 A	09 October 2013	WO 2015003456 A1	15 January 2015
CN 102981336 A	20 March 2013	None	

A. 主题的分类 H01L 27/02 (2006.01)i; G02F 1/1362 (2006.01)n 按照国际专利分类 (IPC) 或者同时按照国家分类和 IPC 两种分类		
B. 检索领域 检索的最低限度文献 (标明分类系统和分类号) H01L, G02F 包含在检索领域中的除最低限度文献以外的检索文献 在国际检索时查阅的电子数据库 (数据库的名称, 和使用的检索词 (如使用)) CNKI, CNPAT, WPI, EPDOC: LPTS, 低温多晶硅, 低温, 多晶硅, 薄膜晶体管, 漏电极, 漏极, 延伸, 公共电极, 公共, 电容, 并联, polysilicon, drain, extend+, stretch+, common, capacitance, parallel		
C. 相关文件		
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
Y	CN 103268047 A (厦门天马微电子有限公司) 2013年 8月 28日 (2013 - 08 - 28) 说明书第[0003]段、第[0045]段至第[0051]段, 附图1	1-10
Y	CN 102566172 A (乐金显示有限公司) 2012年 7月 11日 (2012 - 07 - 11) 说明书第[0040]段和第[0063]段, 附图4	1-10
A	CN 103605244 A (深圳市华星光电技术有限公司) 2014年 2月 26日 (2014 - 02 - 26) 全文	1-10
A	CN 103346160 A (京东方科技集团股份有限公司等) 2013年 10月 9日 (2013 - 10 - 09) 全文	1-10
A	CN 102981336 A (京东方科技集团股份有限公司等) 2013年 3月 20日 (2013 - 03 - 20) 全文	1-10
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。		
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件		
国际检索实际完成的日期 2015年 3月 11日		国际检索报告邮寄日期 2015年 3月 27日
ISA/CN的名称和邮寄地址 中华人民共和国国家知识产权局 (ISA/CN) 北京市海淀区蓟门桥西土城路6号 100088 中国 传真号 (86-10)62019451		授权官员 李惟芬 电话号码 (86-10)82245896

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2015/070629

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	103268047	A	2013年 8月 28日	无			
CN	102566172	A	2012年 7月 11日	TW	I443432	B	2014年 7月 1日
				US	8519396	B2	2013年 8月 27日
				KR	101298613	B1	2013年 8月 26日
				TW	201227108	A	2012年 7月 1日
				KR	20120073905	A	2012年 7月 5日
				US	8846458	B2	2014年 9月 30日
				US	2012161137	A1	2012年 6月 28日
				US	2013309819	A1	2013年 11月 21日
CN	103605244	A	2014年 2月 26日	无			
CN	103346160	A	2013年 10月 9日	WO	2015003456	A1	2015年 1月 15日
CN	102981336	A	2013年 3月 20日	无			