

[19] 中华人民共和国国家知识产权局



[12] 发明专利说明书

专利号 ZL 200410079792.2

[51] Int. Cl.

H01L 23/48 (2006.01)

H01L 23/52 (2006.01)

H01L 21/60 (2006.01)

[45] 授权公告日 2008 年 11 月 19 日

[11] 授权公告号 CN 100435325C

[22] 申请日 2004.9.20

[21] 申请号 200410079792.2

[30] 优先权

[32] 2004. 4. 1 [33] JP [31] 2004 - 109000

[73] 专利权人 富士通株式会社

地址 日本神奈川县

[72] 发明人 松木浩久 生云雅光

[56] 参考文献

US4860351A 1989. 8. 22

CN1357861A 2002. 7. 10

US2002/0040923A1 2002. 4. 11

JP2003 - 168767A 2003. 6. 13

JP 2003 - 142539A 2003. 5. 16

审查员 王志宇

[74] 专利代理机构 隆天国际知识产权代理有限公司

代理人 经志强 潘培坤


权利要求书 1 页 说明书 8 页 附图 7 页

[54] 发明名称

半导体器件及该半导体器件的制造方法

[57] 摘要

一种半导体器件，具有形成在衬底上的天线焊盘和测试焊盘。包含填料的绝缘树脂层覆盖测试焊盘，在天线焊盘上设置凸起。通过设置包含填料的绝缘树脂层从而抑制该半导体器件中的特定数据被读出或者改写。



1. 一种半导体器件，包括：

半导体衬底；

天线焊盘，形成在该半导体衬底上；

测试焊盘，形成在该半导体衬底上；

包含填料的绝缘树脂层，覆盖该测试焊盘；以及

导电凸起，设置在所述天线焊盘上，其中所述绝缘树脂层比所述导电凸起薄。

2. 根据权利要求 1 所述的半导体器件，其中所述包含填料的绝缘树脂层包含二氧化硅或者丙烯酸树脂填料。

3. 根据权利要求 2 所述的半导体器件，其中所述填料包括 1 至 $2\mu\text{m}$ 大小的粒子，并且所述包含填料的绝缘树脂层具有 3 至 $6\mu\text{m}$ 的厚度。

4. 根据权利要求 1 所述的半导体器件，其中所述导电凸起由 Al、Cu、Ni 或者 Au 制成。

5. 一种半导体器件的制造方法，包括步骤：

在半导体衬底上形成天线焊盘和测试焊盘；

用包含填料的绝缘树脂层覆盖该半导体衬底除了所述天线焊盘之外的部分；

通过非电解电镀在所述天线焊盘上形成导电凸起；和

用焊料层覆盖所述导电凸起的表面，其中所述绝缘树脂层比所述导电凸起薄。

6. 根据权利要求 5 所述的半导体器件的制造方法，其中该非电解电镀使用铜。

半导体器件及该半导体器件的制造方法

技术领域

本发明涉及一种半导体器件及该半导体器件的制造方法。本发明特别涉及作为非易失存储器而形成的半导体器件的一种电极结构，并且涉及用于防止故意读出内部数据的操作及其制造方法。

背景技术

近年来，安装半导体器件的 IC 卡、尤其是 IC 标签（tag）得到广泛制造和使用，该半导体器件形成为非易失存储器。在这种半导体器件中，以数据不能被写入和读出的方式写入部分内部数据作为特定的数据，并且将数据适当地写入可写入的存储器部分。

用于 IC 标签的非易失存储器 IC 包括天线焊盘和测试焊盘。图 10 示出了用于 IC 标签的常规非易失存储器 IC。该 IC 包括在衬底 1 上形成的天线焊盘 2 和测试焊盘 3，并且在天线焊盘 2 上形成 Au 接线凸起（stud bump）4。为进行测试（用于写数据）暴露测试焊盘 3。附图标记 5 表示无机绝缘膜，6 表示有机绝缘膜。

在上面的 IC 中，在形成天线焊盘 2 和测试焊盘 3 之后，通过使测试探针与天线焊盘 2 和测试焊盘 3 相接触来进行测试。在天线焊盘 2 和测试焊盘 3 上探针接触的部分形成针尖伤痕 7。

在 IC 标签中，在大多数情况下，内部特定数据必须保密，并且其可以是产品的历史记录和个人数据。如果可以读出或者改写该内部特定数据，那么就可能不正确地使用数据，这是不希望的。

例如，日本未审专利公开（特开）No.2003-142539(第 4-6 页，图 3)公开了一种半导体器件及一种半导体器件的测试方法。根据这种测试方法，即使衬底表面在某种程度上是粗糙的，探针也毫无问题地接触需要的端子。因此，如图 10 所示，即使在衬底的表面上存在突起例如接线凸起 4 并且在接线凸起 4 和测试焊盘 3 之间存在高度差，也可以通过使探针接触测试焊盘 3 而读

出数据。因此，会不正确地使用该内部特定数据。

此外，Au 接线凸起 4 的制造成本高，希望以低成本制造该凸起。因此，希望采用一种依赖于电镀或者非电镀形成凸起的方法。

而且，在制造工艺中，在写入数据并且探针与测试焊盘接触的步骤之后在天线焊盘上形成该凸起。当通过电解电镀形成该凸起时，形成了用于 UBM 镀（UBM；凸起金属下面或者阻挡金属下面）的籽晶层，然后在其上镀金属，以在天线焊盘上形成凸起。如果籽晶层形成在焊盘 2 和 3 上以突出方式保留有探针的针尖伤痕 7 的位置，那么焊盘的该突出部分没有充分地被底层覆盖。即，镀上的凸起金属和焊盘金属彼此直接接触，在使用过程中发生扩散反应，该凸起强度降低。

而且，在依赖于非电解 Ni 电镀来形成凸起的方法中，在该非电解 Ni 电镀过程中产生的氢穿透钝化膜并且进入铁电层，可能出现针穿现象（pinning phenomenon），使得难以改写该数据。

发明内容

本发明的目的是提供一种抑制器件内部的特定数据被读出和抑制该数据被再次写入的半导体器件及其制造方法。

根据本发明，一种半导体器件，包括：半导体衬底；形成在该半导体衬底上的天线焊盘；形成在该半导体衬底上的测试焊盘；覆盖测试焊盘、包含填料的绝缘树脂层；和设置在天线焊盘上的导电凸起，其中所述绝缘树脂层比所述导电凸起薄。

在该结构中，除了天线焊盘之外，用包含填料的绝缘树脂覆盖测试焊盘。因此，即使未授权的人试图使探针接触该测试焊盘，该探针也不容易穿过包含填料的绝缘树脂接触测试焊盘。此外，即使试图通过蚀刻除去该绝缘树脂，填料的存在也使得蚀刻是不可能的。

根据本发明，一种半导体器件的制造方法，包括步骤：在半导体衬底上形成天线焊盘和测试焊盘；用包含填料的绝缘树脂层覆盖除了天线焊盘之外的半导体衬底部分；在天线焊盘和包含填料的绝缘树脂层上形成用于电镀的籽晶层；和电镀该用于电镀的籽晶层，以便在该天线焊盘上形成导电凸起。

在该结构中，不允许探针容易地穿过包含填料的绝缘树脂层接触测试焊盘。此外，在用包含填料的绝缘树脂层覆盖除了天线焊盘之外的测试焊盘之前使测试焊盘表面平滑的情况下，在测试步骤中由探针弄成的伤痕变得平滑了。此外，在接着的步骤中通过电镀形成导电凸起中，测试焊盘的突起变得平滑。因此，测试焊盘很好地被 UBM 层覆盖，并且可靠地形成了导电凸起。

根据本发明，一种半导体器件的制造方法，包括步骤：在半导体衬底上形成天线焊盘和测试焊盘；用包含填料的绝缘树脂层覆盖除了天线焊盘和测试焊盘之外的半导体衬底部分；在天线焊盘、测试焊盘和绝缘树脂层上形成用于电镀的籽晶层；电镀用于电镀的籽晶层以便在天线焊盘上形成导电凸起；和除了天线焊盘之外除去用于电镀的籽晶层和测试焊盘。

此外，根据本发明，一种半导体器件的制造方法，包括步骤：在半导体衬底上形成天线焊盘和测试焊盘；用包含填料的绝缘树脂层覆盖除了天线焊盘之外的半导体衬底部分；通过非电镀在天线焊盘上形成导电凸起；和用焊料层覆盖该导电凸起的表面，其中所述绝缘树脂层比所述导电凸起薄。

在该结构中，实施预定的测试步骤。然后，在形成导电凸起之后，除了天线焊盘之外除去测试焊盘。在除去了测试焊盘的情况下，可以不再使探针接触测试焊盘，并且不能读出该半导体器件中的数据。也在这种情况下，在形成导电凸起的步骤之前预处理测试焊盘，使探针伤痕平滑，然后，通过电镀形成导电凸起。

根据本发明，一种半导体器件，包括：半导体衬底；形成在该半导体衬底上的天线焊盘；形成在该半导体衬底上的测试焊盘；和设置在该天线焊盘上的导电凸起，该导电凸起主要由通过非电镀形成的铜构成。

在使用铜的非电镀中，氢很难产生。因此，由于氢不会穿透钝化膜进入铁电层，因此针穿现象不会发生。这样使其能够低成本地形成高可靠的半导体器件。

附图说明

图 1 是说明根据本发明实施例的半导体器件的剖面图；

图 2A 和 2B 是说明探针与图 1 的半导体器件接触状态的剖面图；

图 3A 至 3F 是说明图 1 的半导体器件的制造方法的视图；

图 4 是说明根据本发明实施例的半导体器件的剖面图；
图 5 是说明探针与图 4 的半导体器件接触状态的剖面图；
图 6A 至 6F 是说明图 5 的半导体器件的制造方法的视图；
图 7 是说明根据本发明实施例的半导体器件的剖面图；
图 8A 至 8F 是说明图 7 的半导体器件的制造方法的视图；
图 9A 至 9C 是说明包含本发明半导体器件的 IC 标签的视图；和
图 10 是说明常规半导体器件的剖面图。

具体实施方式

现在将参考附图描述本发明的优选实施例。

图 1 是说明根据本发明第一实施例的半导体器件的视图，图 2A 和 2B 是说明探针与图 1 的半导体器件相接触状态的图。该半导体器件 10 形成为用于 IC 标签的非易失存储器。该半导体器件 10 包括在衬底（半导体晶片、半导体芯片等）11 上形成的天线焊盘 12 和测试焊盘 13，凸起 14 形成在天线焊盘 12 上。半导体电路通过半导体工艺形成在衬底 11 上，天线焊盘 12 和测试焊盘 13 连接到该半导体电路。

在图 1 至 2B 中，附图标记 15 表示无机绝缘膜，16 表示包含填料的绝缘树脂层。附图标记 17 表示针尖伤痕，18 表示用于电解电镀（UBM：凸起金属下面或者阻挡金属下面）的籽晶层。

无机绝缘膜 15 具有用于露出天线焊盘 12 和测试焊盘 13 的开口。包含填料的绝缘树脂层 16 具有用于露出天线焊盘 12 的开口，但是覆盖测试焊盘 13。

参考图 2A，在形成天线焊盘 12、测试焊盘 13 和无机绝缘膜 15 之后，在形成包含填料的绝缘树脂层 16 和凸起 14 之前，通过使测试探针 19 与天线焊盘 12 和测试焊盘 13 接触来实施测试或者写入数据。针尖伤痕 17 形成在天线焊盘 12 和测试焊盘 13 上探针 19 接触的部分。针尖伤痕 17 呈现部分突起的形式。在使用探针 19 测试之后，形成包含填料的绝缘树脂层 16 和凸起 14。

图 2B 是说明在形成包含填料的绝缘树脂层 16 和凸起 14 之后，探针 19

与该半导体器件接触状态的图。在这种情况下，试图使探针 19 与测试焊盘 13 接触以便访问该数据。然而，由于测试焊盘 13 被包含填料的绝缘树脂层 16 覆盖，因此探针 19 不能接触测试焊盘 13，对数据的访问是不可能的。

在 IC 标签等中，在大多数情况下，内部特定数据为那些需要高度保密的数据，例如产品的历史记录和个人数据。根据本发明，不能读出或者改写内部特定数据，并且没有错误使用该数据的可能性。

如果测试焊盘 13 被不包含填料的树脂层覆盖，也能够防止探针 19 接触测试焊盘 13。然而，当不包含填料的树脂层厚度非常小时，尽管测试焊盘 13 被不包含填料的树脂层覆盖，探针 19 也有可能穿过该不包含填料的树脂层而接触测试焊盘 13。如果测试焊盘 13 被包含填料的绝缘树脂层 16 覆盖，则能够确实防止探针 19 通过穿过该包含填料的树脂层 16 而接触测试焊盘 13。即，即使包含填料的绝缘树脂层 16 的厚度非常小，该填料也起到增加该包含填料的绝缘树脂层 16 的硬度并且防止探针 19 穿过该包含填料的树脂层的作用。此外，即使试图通过灰化等措施除去该包含填料的绝缘树脂层 16，也难以除去遗留的填料。

可以使用二氧化硅或者丙烯酸树脂作为绝缘树脂层 16 中的填料。二氧化硅或者丙烯酸树脂允许光透过，因此甚至可以用作光敏树脂。当通过印刷等方法形成该树脂膜时，填料可以是金属或者不允许光透过的材料。例如，以 30-40% 重量比将包括大小为 1 至 2 μm 的二氧化硅粒子的填料混合到树脂中。该包含填料的绝缘树脂层 16 为例如 3 至 6 μm 厚。

希望用于包含填料的绝缘树脂层 16 的树脂是可以在例如不高于 230°C 固化的树脂，以便防止非易失存储器中的数据被热扰乱。该树脂材料的例子包括硅树脂和环氧树脂。该包含填料的树脂层 16 具有足够的厚度，以便覆盖针尖伤痕 17。另一方面，衬底（半导体芯片）11 具有小的厚度。因此，如果包含填料的绝缘树脂层 16 具有大的厚度，会出现翘曲。因此，希望包含填料的绝缘树脂层 16 具有尽可能小的厚度。

图 3A 至 3F 是说明图 1 的半导体器件的制造方法的视图。图 3A 说明了对衬底 1 进行半导体工艺处理以便形成天线焊盘 12 和测试焊盘 13 以及进行测试的状态。针尖伤痕 17 会形成。无机绝缘膜 15 具有开口以便露出天线焊

盘 12 和测试焊盘 13。

图 3B 示出了在用包含填料的绝缘树脂层 16 覆盖除了天线焊盘 12 之外的测试焊盘 13 之前实施预处理以便使测试焊盘 13 表面平滑的状态。结果，针尖伤痕 17 变小。通过蚀刻实施预处理，使得针尖伤痕 17 的高度变得小于 $2.5\mu\text{m}$ 。由于该处理，使针尖伤痕 17 平滑。

图 3C 示出了用包含填料的绝缘树脂层 16 覆盖包括测试焊盘 13 并且除了天线焊盘 12 之外衬底 11 的部分的状态。例如，该包含填料的绝缘树脂层 16 选自光敏绝缘树脂，并且形成为具有不小于大约 $4\mu\text{m}$ 的厚度。使用二氧化硅或者丙烯酸树脂作为填料。

图 3D 是表示在衬底 11 的表面上通过使用溅射装置形成用于电解电镀的底层 18 的状态的图，该衬底 11 具有形成在其上的包含填料的绝缘树脂层 16。例如，通过使用 Ti 形成该籽晶层 18。图 3E 是表示在底层 18 上形成预定图形的光刻胶 20 的状态的视图。图 3F 是表示使用光刻胶 20 作为掩模、通过实施电解电镀、在底层 18 上通过光刻胶 20 中的开口露出的部分形成凸起 14 的状态的视图。该凸起 14 例如包括 Au 镀层。

在图 3F 的步骤之后，除去光刻胶 20，蚀刻底层 18，完成凸起的形成。图 1 示出了该状态。

图 4 是说明根据本发明第二实施例的半导体器件的视图。该实施例的半导体器件 10 类似于图 1 的半导体器件 10。然而，在本实施例中，除去了图 1 的测试焊盘 13，在设置测试焊盘 13 的部分形成了空腔 13A。此外，设置包含填料的绝缘树脂层 16A，取代包含填料的绝缘树脂层 16。包含填料的绝缘树脂层 16A 在设置测试焊盘 13 的位置处暴露该空腔 13A。

图 5 是探针 19 与图 4 的半导体器件接触的状态的视图。在这种情况下，试图使探针 19 接触测试焊盘 13 以便访问该数据。然而，由于没有测试焊盘 13，因此探针 19 不能接触测试焊盘 13，并且不可访问该数据。

图 6A 至 6F 是说明图 4 的半导体器件的制造方法的图。图 6A 示出了对衬底 11 进行半导体工艺处理以便形成天线焊盘 12 和测试焊盘 13 以及进行测试的状态。形成有针尖伤痕 17。无机绝缘膜 15 具有开口，以便露出天线焊盘 12 和测试焊盘 13。

图 6B 示出了实施预处理以便使测试焊盘 13 的表面平滑的状态。结果，减小了针尖伤痕 17。图 6C 是说明包含填料的绝缘树脂层 16A 的形成状态。包含填料的绝缘树脂层 16A 具有用于露出天线焊盘 12 和测试焊盘 13 的开口。可以设置绝缘树脂层 16A 不包含填料。

图 6D 是说明通过使用溅射装置在衬底 11 的表面上形成用于电解电镀的底层 18 的状态，该衬底 11 具有形成在其上的包含填料的绝缘树脂层 16A。此外，在底层 18 上形成预定图形的光刻胶 20，使用该光刻胶 20 作为掩模实施电解电镀，在底层 18 上通过光刻胶 20 中的开口露出的部分上形成凸起 14。该凸起 14 通过使用例如 Au 电镀形成。图 6E 是说明除去光刻胶 20，蚀刻底层 18，完成凸起的形成的状态的视图。

图 6F 是说明进一步实施蚀刻以便除去测试焊盘 13 的状态图。因此，包含填料的绝缘树脂层 16A 在设置测试焊盘 13 的位置露出空腔 13A。该测试焊盘 13 由 Al 制成。在这种情况下，在控制蚀刻速率的同时使用磷酸型蚀刻剂除去测试焊盘 13，使得内层布线留在衬底 11 中。

图 7 是说明根据本发明第三实施例的半导体器件的图。本实施例的半导体器件 10 类似于图 1 的半导体器件 10。然而，在本实施例中，凸起 14 主要由通过非电解电镀形成的铜构成，用焊料层 21 覆盖铜。

图 8A 至 8F 是说明图 7 的半导体器件的制造方法的视图。图 8A 示出了对衬底 11 进行半导体工艺处理以便形成天线焊盘 12 和测试焊盘 13 以及进行测试的状态。形成了针尖伤痕 17。无机绝缘膜 15 具有开口，以便露出天线焊盘 12 和测试焊盘 13。

图 8B 示出了实施预处理以便使测试焊盘 13 的表面平滑的状态。结果，针尖伤痕 17 缩小。图 8C 是说明包含填料的绝缘树脂层 16A 形成的视图。该包含填料的绝缘树脂层 16A 覆盖测试焊盘 13。

图 8D 是说明在衬底 11 的表面上形成预定图形的光刻胶 20、此外使用光刻胶 20 作为掩模通过非电解电镀铜形成凸起 14 的状态图，该衬底 11 具有形成在其上包含填料的绝缘树脂层 16。图 8E 是说明除去光刻胶 20 以便完成凸起的形成的状态。图 8F 是说明覆盖凸起 14 的焊料层 21 的形成。在这种情况下，可以根据需要形成该焊料层 21。此外，可以不仅使用铜层而且使

用包括其它材料（例如 Ni 和 Au）的多个层形成凸起 14。

通常，通过 Ni 电镀来进行通过非电解电镀的凸起的形成。然而，在非电解 Ni 电镀过程中产生的氢穿透钝化膜并且进入铁电层，引起针穿现象的出现，使得难以改写数据。因此，在本实施例中，在低成本下，用铜通过电镀形成凸起 14，这样产生很少的氢，并且消除了不能将数据改写到非易失存储器中的可能性。

图 9A 至 9C 是说明包含本发明的半导体器件的 IC 标签的示例图。图 9A 是说明 IC 标签 22 的平面，半导体器件 10 连接和固定于该 IC 标签 22。图 9B 是说明半导体器件 10 与 IC 标签 22 的天线电路 23 在一起的部分的视图。图 9C 是说明 IC 标签 22 的侧视图，半导体器件 10 连接和固定于该 IC 标签 22。将该半导体器件 10 通过凸起 14 连接和固定于 IC 标签 22。该 IC 标签 22 具有天线电路 23，并且将半导体器件 10 的凸起连接到 IC 标签 22 的天线电路 23。在图 9 中示出了测试焊盘 13。在不通过未示出的装置本体接触的情况下将 IC 标签 22 中的数据读出。

根据本发明，如上所述，抑制了半导体器件中特定数据被读出或者改写。即，可以安全地并且可靠地将该半导体器件用作非易失存储器。




图 1




图 2A










图 2B






图 4










图 5







图 7






图 9A




图 9B




图 9C




图 10