

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7600848号
(P7600848)

(45)発行日 令和6年12月17日(2024.12.17)

(24)登録日 令和6年12月9日(2024.12.9)

(51)国際特許分類

F I

H 0 1 L	29/739 (2006.01)	H 0 1 L	29/78	6 5 5 A
H 0 1 L	29/78 (2006.01)	H 0 1 L	29/78	6 5 3 A
H 0 1 L	21/76 (2006.01)	H 0 1 L	29/78	6 5 7 D
H 0 1 L	29/861 (2006.01)	H 0 1 L	29/78	6 5 2 R
H 0 1 L	29/868 (2006.01)	H 0 1 L	29/91	C

請求項の数 4 (全12頁) 最終頁に続く

(21)出願番号 特願2021-75293(P2021-75293)
 (22)出願日 令和3年4月27日(2021.4.27)
 (65)公開番号 特開2022-169322(P2022-169322
 A)
 (43)公開日 令和4年11月9日(2022.11.9)
 審査請求日 令和5年4月17日(2023.4.17)

(73)特許権者 000004260
 株式会社デンソー
 愛知県刈谷市昭和町1丁目1番地
 (74)代理人 110000110
 弁理士法人 快友国際特許事務所
 (72)発明者 村上 浩一
 愛知県刈谷市昭和町1丁目1番地 株式
 会社デンソー内
 審査官 戸川 匠

最終頁に続く

(54)【発明の名称】 半導体装置

(57)【特許請求の範囲】

【請求項1】

半導体装置であって、
 半導体基板と、
 前記半導体基板の下面に接する下部電極と、
 ゲート絶縁膜と、
 ゲート電極、
 を有し、
 前記半導体基板が、
 前記下部電極に接するp型のコレクタ領域と、
 前記コレクタ領域に隣接する位置で前記下部電極に接するn型のカソード領域、
 を有し、
 前記半導体基板が、
 前記半導体基板の厚み方向に沿って見たときに前記コレクタ領域と重複する絶縁ゲート
 バイポーラトランジスタ範囲と、
 前記半導体基板の厚み方向に沿って見たときに前記カソード領域と重複するダイオード
 範囲、
 を有し、
 前記半導体基板が、
 前記絶縁ゲートバイポーラトランジスタ範囲と前記ダイオード範囲に跨って分布してお

10

20

り、前記コレクタ領域の上面と前記カソード領域の上面に接しており、前記カソード領域よりもn型不純物濃度が低いn型のバッファ領域と、

前記絶縁ゲートバイポーラトランジスタ範囲と前記ダイオード範囲に跨って分布しており、前記バッファ領域の上面に接しており、前記バッファ領域よりもn型不純物濃度が低いn型のドリフト領域と、

前記絶縁ゲートバイポーラトランジスタ範囲内に配置されており、前記ドリフト領域に接しているp型のボディ領域と、

前記絶縁ゲートバイポーラトランジスタ範囲内に配置されており、前記ボディ領域によって前記ドリフト領域から分離されているn型のソース領域と、

前記ダイオード範囲内に配置されており、前記ドリフト領域に接しているp型のアノード領域と、

10

前記コレクタ領域と前記カソード領域の境界の上部に配置されており、前記バッファ領域の上面に接しており、前記ドリフト領域に接しており、前記バッファ領域と前記ドリフト領域によって構成されるn型領域内でフローティングしているp型の電流制限領域、

を有し、

前記ゲート電極が、前記ゲート絶縁膜を介して前記ボディ領域に対向している、

半導体装置。

【請求項2】

前記電流制限領域の側面に前記ドリフト領域が接している、請求項1に記載の半導体装置。

20

【請求項3】

前記バッファ領域と前記ドリフト領域によって構成される前記n型領域内でフローティングしているp型の領域が、前記電流制限領域以外に存在しない、請求項1または2に記載の半導体装置。

【請求項4】

前記コレクタ領域と前記カソード領域の前記境界から前記カソード領域の上部の前記電流制限領域の側面までの前記半導体基板の前記下面に沿う方向における距離が20 μ m以上である、請求項1～3のいずれか一項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

30

【0001】

本明細書に開示の技術は、半導体装置に関する。

【0002】

特許文献1に、絶縁ゲートバイポーラトランジスタ(以下、IGBT(insulated gate bipolar transistor))という場合がある。)とダイオードを有する半導体装置が開示されている。この半導体装置の半導体基板は、IGBT範囲とダイオード範囲を有している。半導体基板の下面には下部電極が設けられている。IGBT範囲内には、下部電極に接するp型のコレクタ領域が設けられている。ダイオード範囲内には、下部電極に接するn型のカソード領域が設けられている。コレクタ領域とカソード領域は隣接している。コレクタ領域とカソード領域上には、n型のバッファ層及びドリフト層が設けられている。IGBT範囲の上部に、p型のボディ領域とn型のソース領域が設けられている。ボディ領域は、ゲート絶縁膜を介してゲート電極に対向している。ダイオード範囲の上部に、p型のアノード領域が設けられている。IGBT範囲内にIGBTが形成されており、ダイオード範囲内にダイオードが形成されている。IGBTが動作する場合には、上部電極がエミッタ電極として機能し、下部電極がコレクタ電極として機能する。ダイオードが動作する場合には、上部電極がアノード電極として機能し、下部電極がカソード電極として機能する。

40

【先行技術文献】

【特許文献】

【0003】

50

【文献】特開2014-132620号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献1の半導体装置では、上部電極の電位が下部電極の電位よりも高くなると、ダイオードがオンする。すなわち、ダイオード範囲内において、アノード領域からカソード領域に向かって電流が流れる。このときに、IGBT範囲内のボディ領域からダイオード範囲内のカソード領域に向かってホールが流れる。すなわち、IGBT範囲とダイオード範囲の境界を跨ってホールが流れる。その後、半導体装置への印加電圧が反転すると、ドリフト領域内に存在するホールが逆流して上部電極へ排出される。これによって、逆回復損失が発生する。このとき、IGBT範囲とダイオード範囲の境界近傍のドリフト領域内に存在するホールも逆流して上部電極へ排出される。このように、IGBT範囲とダイオード範囲の境界でホールが逆流すると、高い逆回復損失が生じる。したがって、本明細書では、IGBT範囲とダイオード範囲の境界におけるホールの逆流を抑制する技術を提案する。

10

【課題を解決するための手段】

【0005】

本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の下面に接する下部電極と、ゲート絶縁膜と、ゲート電極、を有する。前記半導体基板が、前記下部電極に接するp型のコレクタ領域と、前記コレクタ領域に隣接する位置で前記下部電極に接するn型のカソード領域、を有する。前記半導体基板が、前記半導体基板の厚み方向に沿って見たときに前記コレクタ領域と重複する絶縁ゲートバイポーラトランジスタ範囲と、前記半導体基板の厚み方向に沿って見たときに前記カソード領域と重複するダイオード範囲、を有する。前記半導体基板が、バッファ領域と、ドリフト領域と、ボディ領域と、ソース領域と、アノード領域と、電流制限領域を有する。前記バッファ領域は、前記絶縁ゲートバイポーラトランジスタ範囲と前記ダイオード範囲に跨って分布しており、前記コレクタ領域の上面と前記カソード領域の上面に接しており、前記カソード領域よりもn型不純物濃度が低いn型領域である。前記ドリフト領域は、前記絶縁ゲートバイポーラトランジスタ範囲と前記ダイオード範囲に跨って分布しており、前記バッファ領域の上面に接しており、前記バッファ領域よりもn型不純物濃度が低いn型領域である。前記ボディ領域は、前記絶縁ゲートバイポーラトランジスタ範囲内に配置されており、前記ドリフト領域に接しているp型領域である。前記ソース領域は、前記絶縁ゲートバイポーラトランジスタ範囲内に配置されており、前記ボディ領域によって前記ドリフト領域から分離されているn型領域である。前記アノード領域は、前記ダイオード範囲内に配置されており、前記ドリフト領域に接しているp型領域である。前記電流制限領域は、前記コレクタ領域と前記カソード領域の境界の上部に配置されており、前記バッファ領域の上面に接しており、前記ドリフト領域に接しており、前記バッファ領域と前記ドリフト領域によって構成されるn型領域内でフローティングしているp型領域である。前記ゲート電極が、前記ゲート絶縁膜を介して前記ボディ領域に対向している。

20

30

【0006】

この半導体装置では、p型の電流制限領域が、バッファ領域とドリフト領域によって構成されるn型領域内でフローティングしている。このため、ダイオードがオンしているときに、ホールがドリフト領域から電流制限領域に流入できない。電流制限領域がコレクタ領域とカソード領域の境界の上部に配置されているので、コレクタ領域とカソード領域の境界近傍においてドリフト領域からカソード領域にホールが流入することが抑制される。すなわち、ダイオードがオンしている状態において、IGBT範囲とダイオード範囲の境界にホールが流れることが抑制される。したがって、その後に半導体装置への印加電圧が反転した場合に、IGBT範囲とダイオード範囲の境界においてホールが逆流することが抑制される。したがって、この半導体装置では、逆回復損失が抑制される。

40

【図面の簡単な説明】

50

【 0 0 0 7 】

【 図 1 】 半導体装置 1 0 の断面図。

【 図 2 】 比較例の半導体装置の断面図。

【 図 3 】 幅 L_1 と逆回復損失 E_{rr} と順電圧 V_{FP} の関係を示すグラフ。

【 図 4 】 変形例 1 の半導体装置の断面図。

【 図 5 】 変形例 2 の半導体装置の断面図。

【 図 6 】 参考例 1 の半導体装置の断面図。

【 図 7 】 参考例 2 の半導体装置の断面図。

【 図 8 】 参考例 3 の半導体装置の断面図。

【 発明を実施するための形態 】

10

【 0 0 0 8 】

本明細書が開示する一例の半導体装置では、前記電流制限領域の側面に前記ドリフト領域が接していてもよい。

【 0 0 0 9 】

本明細書が開示する一例の半導体装置では、前記バッファ領域と前記ドリフト領域によって構成される前記 n 型領域内でフローティングしている p 型の領域が、前記電流制限領域以外に存在しなくてもよい。

【 0 0 1 0 】

本明細書が開示する一例の半導体装置では、前記コレクタ領域と前記カソード領域の前記境界から前記カソード領域の上部の前記電流制限領域の側面までの前記半導体基板の前記下面に沿う方向における距離が $20 \mu\text{m}$ 以上であってもよい。

20

【 0 0 1 1 】

この構成によれば、逆回復損失を効果的に抑制することができる。

【 0 0 1 2 】

図 1 に示す実施形態の半導体装置 1 0 は、半導体基板 1 2 を有している。半導体基板 1 2 の下面 1 2 b は、下部電極 1 8 によって覆われている。半導体基板 1 2 の内部であって下部電極 1 8 に接する範囲内に、 p 型のコレクタ領域 3 2 と n 型のカソード領域 5 2 が設けられている。以下では、半導体基板 1 2 のうち、半導体基板 1 2 の厚み方向に沿って見たときにコレクタ領域 3 2 と重複する範囲を、絶縁ゲートバイポーラトランジスタ範囲 3 0 (すなわち、IGBT 範囲 3 0) という。また、半導体基板 1 2 のうち、半導体基板 1 2 の厚み方向に沿って見たときにカソード領域 5 2 と重複する範囲をダイオード範囲 5 0 という。

30

【 0 0 1 3 】

半導体基板 1 2 の上面 1 2 a は、層間絶縁膜 1 4 によって覆われている。層間絶縁膜 1 4 は、IGBT 範囲 3 0 とダイオード範囲 5 0 に跨る範囲で上面 1 2 a を覆っている。層間絶縁膜 1 4 の上面は、上部電極 1 6 によって覆われている。上部電極 1 6 は、IGBT 範囲 3 0 とダイオード範囲 5 0 に跨る範囲で層間絶縁膜 1 4 の上面を覆っている。層間絶縁膜 1 4 には、複数のコンタクトホール 1 4 a が設けられている。IGBT 範囲 3 0 とダイオード範囲 5 0 のそれぞれに、複数のコンタクトホール 1 4 a が設けられている。上部電極 1 6 は、コンタクトホール 1 4 a 内に配置された埋め込み金属層 1 6 a と、層間絶縁膜 1 4 上に配置された表層金属層 1 6 b を有している。各埋め込み金属層 1 6 a は、主にタングステンにより構成されている。表層金属層 1 6 b は、主にアルミニウムにより構成されている。上部電極 1 6 は、各コンタクトホール 1 4 a 内で半導体基板 1 2 の上面 1 2 a に接している。

40

【 0 0 1 4 】

半導体基板 1 2 の上面 1 2 a には、複数のトレンチ 2 0 が設けられている。各トレンチ 2 0 は、略平行に伸びている。IGBT 範囲 3 0 とダイオード範囲 5 0 のそれぞれに、複数のトレンチ 2 0 が設けられている。各トレンチ 2 0 の内面は、ゲート絶縁膜 2 2 によって覆われている。各トレンチ 2 0 内に、ゲート電極 2 4 が設けられている。各ゲート電極 2 4 は、ゲート絶縁膜 2 2 によって半導体基板 1 2 から絶縁されている。各ゲート電極 2

50

4の上面は、層間絶縁膜14によって覆われている。各ゲート電極24は、層間絶縁膜14によって上部電極16から絶縁されている。

【0015】

コレクタ領域32は、高いp型不純物濃度を有するp型領域である。上述したように、コレクタ領域32は、IGBT範囲30内で下部電極18に接している。コレクタ領域32は、下部電極18にオーミック接触している。

【0016】

カソード領域52は、高いn型不純物濃度を有するn型領域である。上述したように、カソード領域52は、ダイオード範囲50内で下部電極18に接している。より詳細には、カソード領域52は、コレクタ領域32に隣接する範囲で下部電極18に接している。カソード領域52は、下部電極18にオーミック接触している。コレクタ領域32とカソード領域52の間の境界60は、IGBT範囲30とダイオード範囲50の境界と一致している。

10

【0017】

半導体基板12は、バッファ領域34、ドリフト領域36、電流制限領域38、上部p型領域40、及び、複数のエミッタ領域42を有している。

【0018】

バッファ領域34は、カソード領域52よりもn型不純物濃度が低いn型領域である。バッファ領域34は、IGBT範囲30からダイオード範囲50まで分布している。バッファ領域34は、コレクタ領域32の上面とカソード領域52の上面に接している。

20

【0019】

ドリフト領域36は、バッファ領域34よりもn型不純物濃度が低いn型領域である。ドリフト領域36は、IGBT範囲30からダイオード範囲50まで分布している。ドリフト領域36は、IGBT範囲30内及びダイオード範囲50内において、バッファ領域34の上面に接している。

【0020】

電流制限領域38は、バッファ領域34とドリフト領域36によって構成されるn型領域35内に配置されている。電流制限領域38の周囲全体は、n型領域35によって囲まれている。したがって、電流制限領域38は、n型領域35内でフローティングしている。n型領域35内には、電流制限領域38以外に、フローティングしているp型領域が存在しない。電流制限領域38は、コレクタ領域32とカソード領域52の境界60の上部に配置されている。すなわち、電流制限領域38は、IGBT範囲30とダイオード範囲50に跨って分布している。電流制限領域38は、バッファ領域34の上面に接している。ドリフト領域36は、電流制限領域38の上面に接している。すなわち、境界60の上部において、バッファ領域34上に電流制限領域38が配置されており、電流制限領域38上にドリフト領域36が配置されている。電流制限領域38の側面には、ドリフト領域36が接している。電流制限領域38は、IGBT範囲30内よりもダイオード範囲50内に広く分布している。すなわち、半導体基板12の下面12bに平行であって境界60に直交する方向において、境界60からカソード領域52上の電流制限領域38の端部(すなわち、側面)までの距離(以下、幅L1という)は、境界60からコレクタ領域32上の電流制限領域38の端部(すなわち、側面)までの距離(以下、幅L2という)よりも長い。幅L1は、20µmよりも長い。

30

40

【0021】

各エミッタ領域42は、n型領域であり、半導体基板12の上面12aの一部を含む範囲に配置されている。各エミッタ領域42は、対応するコンタクトホール14a内の上部電極16にオーミック接触している。各エミッタ領域42は、対応するトレンチ20の側面においてゲート絶縁膜22に接している。本実施形態では、IGBT範囲30内とダイオード範囲50内のそれぞれに複数のエミッタ領域42が設けられている。但し、他の実施形態では、ダイオード範囲50内にエミッタ領域42が設けられていなくてもよい。

【0022】

50

上部 p 型領域 4 0 は、半導体基板 1 2 の上面 1 2 a の一部を含む範囲に配置されている。上部 p 型領域 4 0 は、I G B T 範囲 3 0 からダイオード範囲 5 0 まで分布している。以下では、I G B T 範囲 3 0 内の上部 p 型領域 4 0 をボディ領域 4 4 といい、ダイオード範囲 5 0 内の上部 p 型領域 4 0 をアノード領域 5 4 という。

【 0 0 2 3 】

ボディ領域 4 4 は、I G B T 範囲 3 0 内において、エミッタ領域 4 2 の側方からエミッタ領域 4 2 の下側まで分布しており、各エミッタ領域 4 2 をドリフト領域 3 6 から分離している。ボディ領域 4 4 は、複数のコンタクト領域 4 4 a と低濃度領域 4 4 b を有している。各コンタクト領域 4 4 a の p 型不純物濃度は、低濃度領域 4 4 b の p 型不純物濃度よりも高い。各コンタクト領域 4 4 a は、エミッタ領域 4 2 の側方であって、半導体基板 1 2 の上面 1 2 a の一部を含む範囲に配置されている。各コンタクト領域 4 4 a は、対応するコンタクトホール 1 4 a 内の上部電極 1 6 にオーミック接触している。低濃度領域 4 4 b は、コンタクト領域 4 4 a 及びエミッタ領域 4 2 の下側に配置されている。低濃度領域 4 4 b は、エミッタ領域 4 2 の下側でゲート絶縁膜 2 2 に接している。低濃度領域 4 4 b は、ドリフト領域 3 6 の上面に接している。

10

【 0 0 2 4 】

アノード領域 5 4 は、ダイオード範囲 5 0 内において、エミッタ領域 4 2 の側方からエミッタ領域 4 2 の下側まで分布しており、各エミッタ領域 4 2 をドリフト領域 3 6 から分離している。アノード領域 5 4 は、複数のコンタクト領域 5 4 a と低濃度領域 5 4 b を有している。各コンタクト領域 5 4 a の p 型不純物濃度は、低濃度領域 5 4 b の p 型不純物濃度よりも高い。各コンタクト領域 5 4 a は、エミッタ領域 4 2 の側方であって、半導体基板 1 2 の上面 1 2 a の一部を含む範囲に配置されている。各コンタクト領域 5 4 a は、対応するコンタクトホール 1 4 a 内の上部電極 1 6 にオーミック接触している。低濃度領域 5 4 b は、コンタクト領域 5 4 a 及びエミッタ領域 4 2 の下側に配置されている。低濃度領域 5 4 b は、エミッタ領域 4 2 の下側でゲート絶縁膜 2 2 に接している。低濃度領域 5 4 b は、ドリフト領域 3 6 の上面に接している。

20

【 0 0 2 5 】

ドリフト領域 3 6 は、低濃度領域 4 4 b 及び 5 4 b の下側でゲート絶縁膜 2 2 に接している。

【 0 0 2 6 】

I G B T 範囲 3 0 内には、エミッタ領域 4 2、ボディ領域 4 4、ドリフト領域 3 6、バッファ領域 3 4、コレクタ領域 3 2、ゲート電極 2 4、及び、ゲート絶縁膜 2 2 等によって、I G B T が形成されている。I G B T を動作させるときには、下部電極 1 8 に上部電極 1 6 よりも高い電位を印加する。ゲート電極 2 4 にゲート閾値以上の電位を印加すると、ボディ領域 4 4 の低濃度領域 4 4 b にチャンネルが形成され、チャンネルによってエミッタ領域 4 2 とドリフト領域 3 6 が接続される。これによって、I G B T がオンし、下部電極 1 8 から上部電極 1 6 へ向かって電流が流れる。

30

【 0 0 2 7 】

ダイオード範囲 5 0 内には、アノード領域 5 4、ドリフト領域 3 6、バッファ領域 3 4、及び、カソード領域 5 2 によって P I N 型のダイオードが形成されている。上部電極 1 6 に下部電極 1 8 よりも高い電位を印加すると、ダイオードがオンし、上部電極 1 6 から下部電極 1 8 へ電流が流れる。

40

【 0 0 2 8 】

ダイオード範囲 5 0 内のダイオードの動作について、詳細に説明する。上部電極 1 6 に下部電極 1 8 よりも高い電位を印加すると、図 1 の矢印 1 0 0 に示すように、アノード領域 5 4 (すなわち、コンタクト領域 5 4 a と低濃度領域 5 4 b) からドリフト領域 3 6 へホールが流入する。矢印 1 0 0 に示すように、アノード領域 5 4 からドリフト領域 3 6 へ流入したホールは、バッファ領域 3 4 を介してカソード領域 5 2 へ流れる。また、この状態では、カソード領域 5 2 からバッファ領域 3 4 とドリフト領域 3 6 を介してアノード領域 5 4 へ電子が流れる。すなわち、矢印 1 0 0 の逆向きに電子が流れる。このようにホー

50

ル及び電子が流れるので、ダイオード範囲 50 内に上部電極 16 から下部電極 18 に向かって電流が流れる。その後、上部電極 16 の電位が下部電極 18 の電位よりも低くなると、ダイオードが逆回復動作を行う。すなわち、ドリフト領域 36 内に存在するホールが、アノード領域 54 を介して上部電極 16 へ排出される。このため、ダイオードに瞬間的に逆方向に電流（いわゆる、逆回復電流）が流れる。このように逆回復電流が流れることで、ダイオードで逆回復損失 E_{rr} が発生する。

【0029】

また、図 2 は、比較例の半導体装置を示している。比較例の半導体装置は、電流制限領域 38 を有していない点で、図 1 に示す実施形態の半導体装置とは異なる。比較例の半導体装置でも、実施例 1 の半導体装置と同様に、ダイオードのオン状態において矢印 100 に示すようにダイオード範囲 50 内にホールが流れる。また、比較例の半導体装置では、図 2 の矢印 102 に示すように、ダイオードがオンしているときに、IGBT 範囲 30 とダイオード範囲 50 の境界にホールが流れる。すなわち、ダイオードがオンしているときに、IGBT 範囲 30 とダイオード範囲 50 の境界近傍のボディ領域 44 からドリフト領域 36 へホールが流入する。矢印 102 に示すように、ボディ領域 44 からドリフト領域 36 へ流入したホールは、バッファ領域 34 を介して、境界 60 近傍のカソード領域 52 へ流入する。このように、電流制限領域 38 が存在しないと、IGBT 範囲 30 内のボディ領域 44 からダイオード範囲 50 内のカソード領域 52 へホールが流れる。その後、上部電極 16 の電位が下部電極 18 の電位よりも低くなると、ダイオードが逆回復動作を行う。比較例の半導体装置の逆回復動作でも、実施例の半導体装置 10 の逆回復動作と同様に、ダイオード範囲 50 内に逆回復電流が流れる。また、比較例の半導体装置では、IGBT 範囲 30 とダイオード範囲 50 の境界近傍のドリフト領域 36 内に存在するホール（すなわち、矢印 102 に示す経路上に存在するホール）が、ボディ領域 44 を介して上部電極 16 へ流れる。すなわち、比較例の半導体装置では、ダイオード範囲 50 内だけでなく、IGBT 範囲 30 とダイオード範囲 50 の境界にも逆回復電流が流れる。このため、比較例の半導体装置では、逆回復損失 E_{rr} が生じやすい。

【0030】

これに対し、図 1 に示す実施形態の半導体装置 10 では、コレクタ領域 32 とカソード領域 52 の境界 60 の上部に、p 型の電流制限領域 38 が設けられている。したがって、ダイオードがオンしているときに、電流制限領域 38 とドリフト領域 36 の界面の pn 接合が障壁となり、ドリフト領域 36 から電流制限領域 38 にホールが流入することが防止される。すなわち、実施形態の半導体装置 10 では、矢印 102 に示すホールの流れ（すなわち、IGBT 範囲 30 とダイオード範囲 50 の境界におけるホールの流れ）が、電流制限領域 38 によって防止される。このため、ダイオードがオンしているときに、IGBT 範囲 30 とダイオード範囲 50 の境界近傍のドリフト領域 36 内に存在するホールが極めて少ない。したがって、逆回復動作において、IGBT 範囲 30 とダイオード範囲 50 の境界に流れる逆回復電流が極めて小さい。したがって、実施形態の半導体装置 10 では、逆回復損失 E_{rr} が生じ難い。

【0031】

図 3 は、電流制限領域 38 のダイオード範囲 50 内における幅 L_1 及び電流制限領域 38 の p 型不純物濃度 N_p が異なる半導体装置のサンプルを作成し、各サンプルについてダイオードの順電圧 V_{FP} と逆回復損失 E_{rr} を測定した結果を示している。図 3 に示すように、p 型不純物濃度 N_p が何れであっても、電流制限領域 38 の幅 L_1 が広いほど、逆回復損失 E_{rr} が少なくなる。これは、電流制限領域 38 の幅 L_1 が広いほど、図 1、2 の矢印 102 に示すホールの流れが抑制されるためであると考えられる。また、図 3 に示すように、p 型不純物濃度 N_p が何れであっても、電流制限領域 38 の幅 L_1 が広いほど、ダイオードの順電圧 V_{FP} が高くなる。これは、電流制限領域 38 の幅 L_1 が広いほど、ダイオード範囲 50 内で電流が流れる範囲が狭くなるためであると考えられる。図 3 から明らかなように、幅 L_1 を $10\ \mu\text{m}$ から $20\ \mu\text{m}$ に増加させたときの逆回復損失 E_{rr} の減少量は、幅 L_1 を $0\ \mu\text{m}$ から $10\ \mu\text{m}$ に増加させたときの逆回復損失 E_{rr} の減少量

、及び、幅 L 1 を 20 μm から 30 μm に増加させたときの逆回復損失 E_{rr} の減少量のいずれよりも大きい。このように、幅 L 1 を 20 μm 以上とすることで、逆回復損失 E_{rr} をより効果的に抑制できる。

【0032】

以上に説明したように、コレクタ領域 32 とカソード領域 52 の境界 60 の上部に電流制限領域 38 を有する実施形態の半導体装置 10 によれば、ダイオードの逆回復損失 E_{rr} を抑制することができる。

【0033】

なお、他の実施形態では、図 4 に示すように、上部 p 型領域 40 を上下に分割する n 型領域 41 が設けられていてもよい。n 型領域 41 によって、低濃度領域 44b が、n 型領域 41 の上側に位置する第 1 低濃度領域 44b-1 と、n 型領域 41 の下側に位置する第 2 低濃度領域 44b-2 に分割されている。また、n 型領域 41 によって、低濃度領域 54b が、n 型領域 41 の上側に位置する第 1 低濃度領域 54b-1 と、n 型領域 41 の下側に位置する第 2 低濃度領域 54b-2 に分割されている。このような構成でも、n 型領域 41 の n 型不純物濃度を調整することで、第 1 低濃度領域 44b-1 と第 2 低濃度領域 44b-2 の間、及び、第 1 低濃度領域 54b-1 と第 2 低濃度領域 54b-2 の間に電流を流すことができる。したがって、第 1 低濃度領域 44b-1 と第 2 低濃度領域 44b-2 がボディ領域 44 として機能し、第 1 低濃度領域 54b-1 と第 2 低濃度領域 54b-2 がアノード領域 54 として機能することができる。

【0034】

また、他の実施形態では、図 5 に示すように、電流制限領域 38 の側面にバッファ領域 34 が接していてもよい。この構成でも、電流制限領域 38 によって逆回復損失 E_{rr} を抑制できる。

【0035】

以下に、参考例 1 ~ 3 として、電流制限領域 38 以外によって境界部の逆回復電流を抑制する構成について説明する。すなわち、参考例 1 ~ 3 の半導体装置は、電流制限領域 38 を有さない。

【0036】

(参考例 1)

図 6 に示す参考例 1 の半導体装置では、IGBT 範囲 30 内の表層金属層 16b うちのダイオード範囲 50 に隣接する部分 16b-2 が、その他の部分 16b-1 よりも抵抗率が高い金属により構成されている。より詳細には、部分 16b-1 がアルミニウムにより構成されており、部分 16b-2 がアルミニウムよりも抵抗率が高い金属により構成されている。したがって、ダイオードがオンしているときに、図 6 の矢印 102 に示す経路 (すなわち、IGBT 範囲 30 とダイオード範囲 50 の境界) にホールが流れることが抑制される。したがって、ダイオードの逆回復動作において、IGBT 範囲 30 とダイオード範囲 50 の境界に逆回復電流が流れることが抑制される。したがって、逆回復損失 E_{rr} を抑制することができる。

【0037】

(参考例 2)

図 7 に示す参考例 2 の半導体装置では、バッファ領域 34 が、高濃度領域 34a と低濃度領域 34b を有している。低濃度領域 34b の n 型不純物濃度は、高濃度領域 34a の n 型不純物濃度よりも低い。低濃度領域 34b は、ダイオード範囲 50 内であって、コレクタ領域 32 とカソード領域 52 の境界 60 に隣接する位置に配置されている。高濃度領域 34a は、IGBT 範囲 30 内のバッファ領域 34 の全体と、ダイオード範囲 50 内のバッファ領域 34 の境界 60 近傍以外の部分を構成している。低濃度領域 34b の n 型不純物濃度が高濃度領域 34a の n 型不純物濃度よりも低いので、低濃度領域 34b の抵抗率は高濃度領域 34a の抵抗率よりも低い。したがって、ダイオードがオンしているときに、図 7 の矢印 102 に示す経路 (すなわち、IGBT 範囲 30 とダイオード範囲 50 の境界) にホールが流れることが抑制される。したがって、ダイオードの逆回復動作におい

10

20

30

40

50

て、I G B T 範囲 3 0 とダイオード範囲 5 0 の境界に逆回復電流が流れることが抑制される。したがって、逆回復損失 E_{rr} を抑制することができる。

【 0 0 3 8 】

(参考例 3)

図 8 に示す参考例 3 の半導体装置では、I G B T 範囲 3 0 内のうちの I G B T 範囲 3 0 とダイオード範囲 5 0 の境界に隣接する範囲 3 0 x において、その他の範囲よりもトレンチ 2 0 の間の間隔が狭い。このため、範囲 3 0 x 内において、トレンチ 2 0 に挟まれた部分のボディ領域 4 4 の幅が狭い。このため、ダイオードがオンしているときに、範囲 3 0 x 内のボディ領域 4 4 からドリフト領域 3 6 にホールが流入し難い。また、範囲 3 0 x 内においてコンタクトホール 1 4 a の幅が細いことによっても、範囲 3 0 x 内のボディ領域 4 4 からドリフト領域 3 6 にホールが流入することが抑制される。したがって、ダイオードがオンしているときに、図 8 の矢印 1 0 2 に示す経路 (すなわち、I G B T 範囲 3 0 とダイオード範囲 5 0 の境界) にホールが流れることが抑制される。したがって、ダイオードの逆回復動作において、I G B T 範囲 3 0 とダイオード範囲 5 0 の境界に逆回復電流が流れることが抑制される。したがって、逆回復損失 E_{rr} を抑制することができる。

10

【 0 0 3 9 】

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの 1 つの目的を達成すること自体で技術有用性を持つものである。

20

【 符号の説明 】

【 0 0 4 0 】


- 1 0 : 半導体装置
- 1 2 : 半導体基板
- 1 4 : 層間絶縁膜
- 1 6 : 上部電極
- 1 8 : 下部電極
- 2 0 : トレンチ
- 2 2 : ゲート絶縁膜
- 2 4 : ゲート電極
- 3 0 : I G B T 範囲
- 3 2 : コレクタ領域
- 3 4 : バッファ領域
- 3 6 : ドリフト領域
- 3 8 : 電流制限領域
- 4 2 : エミッタ領域
- 4 4 : ボディ領域
- 5 0 : ダイオード範囲
- 5 2 : カソード領域
- 5 4 : アノード領域
- 6 0 : 境界

30


40

50


【図面】
【図 1】




【図 2】



【図 3】



【図 4】



10


20

30


40

50


【図 5】




【図 6】



【図 7】



【図 8】



10

20

30

40

50

フロントページの続き

(51)国際特許分類

F I

<i>H 0 1 L</i>	<i>21/8234(2006.01)</i>	<i>H 0 1 L</i>	29/78	6 5 2 J
<i>H 0 1 L</i>	<i>27/06 (2006.01)</i>	<i>H 0 1 L</i>	29/78	6 5 5 B
<i>H 0 1 L</i>	<i>27/088(2006.01)</i>	<i>H 0 1 L</i>	27/06	1 0 2 A
<i>H 0 1 L</i>	<i>21/822(2006.01)</i>	<i>H 0 1 L</i>	27/088	E
<i>H 0 1 L</i>	<i>27/04 (2006.01)</i>	<i>H 0 1 L</i>	27/088	3 3 1 C
		<i>H 0 1 L</i>	27/04	A

(56)参考文献

特開 2 0 1 9 - 1 2 5 5 9 7 (J P , A)
 国際公開第 2 0 1 9 / 0 1 3 2 8 6 (W O , A 1)
 特開 2 0 0 4 - 1 4 6 6 7 9 (J P , A)
 特開 2 0 0 2 - 3 4 3 9 6 7 (J P , A)
 特開 2 0 1 5 - 1 7 7 0 5 7 (J P , A)
 国際公開第 2 0 1 7 / 1 4 6 1 4 8 (W O , A 1)
 国際公開第 2 0 1 8 / 2 2 0 8 7 9 (W O , A 1)
 国際公開第 2 0 1 8 / 0 3 4 1 2 7 (W O , A 1)

(58)調査した分野 (Int.Cl., D B 名)

H 0 1 L 2 1 / 7 6
H 0 1 L 2 1 / 8 2 2
H 0 1 L 2 1 / 8 2 3 4
H 0 1 L 2 7 / 0 4
H 0 1 L 2 7 / 0 6
H 0 1 L 2 7 / 0 8 8
H 0 1 L 2 9 / 7 3 9
H 0 1 L 2 9 / 7 8
H 0 1 L 2 9 / 8 6 1
H 0 1 L 2 9 / 8 6 8