



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2025-0076593
(43) 공개일자 2025년05월29일

(51) 국제특허분류(Int. Cl.)
G05B 23/02 (2006.01) H01L 21/66 (2006.01)
(52) CPC특허분류
G05B 23/0275 (2013.01)
G05B 23/024 (2013.01)
(21) 출원번호 10-2025-7013407
(22) 출원일자(국제) 2022년11월16일
심사청구일자 2025년04월23일
(85) 번역문제출일자 2025년04월23일
(86) 국제출원번호 PCT/JP2022/042563
(87) 국제공개번호 WO 2024/105811
국제공개일자 2024년05월23일

(71) 출원인
주식회사 히타치하이테크
일본국 도쿄도 미나토쿠 토라노몬 1초메 17방 1코
(72) 발명자
요시다 야스히로
일본 1008280 도쿄 지요다쿠 마루노우쨌 1쨌메
6-6 가부시키가이샤 히타치 세이사쿠쇼 내
이시카와 마사요시
일본 1008280 도쿄 지요다쿠 마루노우쨌 1쨌메
6-6 가부시키가이샤 히타치 세이사쿠쇼 내
(뒷면에 계속)
(74) 대리인
장수길, 박상돈, 이중희


전체 청구항 수 : 총 10 항

(54) 발명의 명칭 **에러 요인 해석 장치, 및 에러 요인 해석 방법**

(57) 요약

검사 장치에서 측정된 데이터 세트에 기초하여, 검사 공정을 구성하는 복수의 소공정으로부터 에러 원인의 소공정을 추정하는 에러 요인 해석 장치이며, 에러가 검지된 측정점을 포함하는 소공정과는 다른 소공정의 측정점으로부터, 에러가 검지된 측정점에 관련하는 에러 관련 측정점을 추정함과 함께, 상기 에러가 검지된 측정점 및 상기 에러 관련 측정점에 에러 라벨을 부여하는 에러 라벨 부여부와, 상기 에러 라벨이 부여된 측정점과 부여되지 않는 측정점의 데이터의 차이로부터, 에러 발생에 상관이 큰 특징량을 소공정마다 추정하는 에러 상관 계산부와, 상기 상관이 큰 특징량에 대해서, 에러 라벨이 부여된 측정점과 부여되지 않는 측정점의 데이터의 통계적인 괴리의 정도에 따라서, 특징량 베이스의 이상도를 소공정마다 계산하는 이상도 계산부와, 소공정마다의 이상도에 기초하여 에러 원인의 소공정을 추정하는 이상 공정 추정부를 구비하는 요인 해석 장치.

대표도



(52) CPC특허분류

G05B 23/0243 (2013.01)

H01L 22/12 (2013.01)

(72) 발명자

사사지마 후미히로

일본 1056409 도쿄 미나토꾸 도라노몬 1조메 17-1
주식회사 히타치 하이테크 내

오꼬시 시게오

일본 1056409 도쿄 미나토꾸 도라노몬 1조메 17-1
주식회사 히타치 하이테크 내

명세서

청구범위

청구항 1

검사 장치에서 측정한 데이터 세트가 에러를 포함하는 경우, 상기 데이터 세트에 기초하여, 검사 공정을 구성하는 복수의 소공정으로부터 에러 원인의 소공정을 추정하는 에러 요인 해석 장치이며,

에러가 검지된 측정점을 포함하는 소공정과 다른 소공정의 측정점으로부터, 에러가 검지된 측정점에 관련하는 에러 관련 측정점을 추정함과 함께, 상기 에러가 검지된 측정점 및 상기 에러 관련 측정점에 에러 라벨을 부여하는 에러 라벨 부여부와,

상기 에러 라벨이 부여된 측정점과 부여되지 않는 측정점의 데이터의 차이로부터, 에러 발생에 상관이 큰 특징량을 소공정마다 추정하는 에러 상관 계산부와,

상기 상관이 큰 특징량에 대해서, 에러 라벨이 부여된 측정점과 부여되지 않는 측정점의 데이터의 통계적인 괴리의 정도에 따라서, 특징량 베이스의 이상도를 소공정마다 계산하는 이상도 계산부와,

소공정마다의 이상도에 기초하여 에러 원인의 소공정을 추정하는 이상 공정 추정부

를 구비하는 것을 특징으로 하는 에러 요인 해석 장치.

청구항 2

제1항에 있어서,

또한, 측정점의 템플릿 화상과, 측정점의 촬상 화상의 매칭 스코어를 추정하고, 에러 라벨이 부여된 측정점과 부여되지 않는 측정점의 매칭 스코어의 통계적인 괴리의 정도에 따라서 매칭 스코어 베이스의 이상도를 계산하는 제2 이상도 계산부와,

상기 이상도 계산부에서 계산한 소공정마다의 이상도와, 상기 제2 이상도 계산부에서 계산한 소공정마다의 이상도에 기초하여, 소공정마다의 종합 이상도를 계산하는 종합 이상도 계산부

를 구비하고,

상기 이상 공정 추정부는, 소공정마다의 종합 이상도에 기초하여 에러 원인의 소공정을 추정하는 것을 특징으로 하는 에러 요인 해석 장치.

청구항 3

제1항 또는 제2항에 있어서,

또한, 에러의 특징과 그 에러 요인이나 파라미터 수정안의 관련을 축적한 에러 사전과,

상기 상관이 큰 특징량이나 측정 결과의 통계 정보의 에러 특징의 조합과 유사한 항목을 상기 에러 사전 중으로부터 검색하여, 에러 요인이나 파라미터 수정안의 후보를 소공정마다 추출하는 공정별 에러 요인 추정부

를 구비하는 것을 특징으로 하는 에러 요인 해석 장치.

청구항 4

제3항에 있어서,

상기 소공정마다의 에러 요인이나 파라미터 수정안의 유사도를, 상기 소공정마다의 이상도에 따라서 보정하고, 각 소공정의 에러 요인이나 파라미터 수정안 중으로부터 보정 후의 유사도가 높은 상위의 것을 추출하여 유저에게 제시하는 것을 특징으로 하는 에러 요인 해석 장치.

청구항 5

제4항에 있어서,

에러 발생이 없었던 측정점의 수에 대하여, 에러가 검지된 측정점의 확률이 역치 이하인 경우에, 상기 추출된 보정 후의 유사도 중 일부의 항목의 유사도를 낮추는 것을 특징으로 하는 에러 요인 해석 장치.

청구항 6

제1항에 있어서,

상기 이상 공정 추정부는, 소공정마다의 상기 이상도가 역치 이상이고, 또한 가장 상류의 공정을 에러 원인의 소공정으로 추정하는 것을 특징으로 하는 에러 요인 해석 장치.

청구항 7

제2항에 있어서,

상기 이상 공정 추정부는, 소공정마다의 상기 종합 이상도가 역치 이상이고, 또한 가장 상류의 공정을 에러 원인의 소공정으로 추정하는 것을 특징으로 하는 에러 요인 해석 장치.

청구항 8

제1항에 있어서,

상기 이상 공정 추정부는, 소공정마다의 상기 이상도, 상기 상관이 큰 특징량의 항목이나 그 상관도와, 에러 원인 공정의 관계를 학습한 모델을 구축하고, 상기 모델에서 추정된 공정을 에러 원인 공정으로 하는 것을 특징으로 하는 에러 요인 해석 장치.

청구항 9

제2항에 있어서,

상기 이상 공정 추정부는, 소공정마다의 상기 종합 이상도, 상기 상관이 큰 특징량의 항목이나 그 상관도와, 에러 원인 공정의 관계를 학습한 모델을 구축하고, 상기 모델에서 추정된 공정을 에러 원인 공정으로 하는 것을 특징으로 하는 에러 요인 해석 장치.

청구항 10

검사 장치에서 계측한 데이터 세트가 에러를 포함하는 경우, 상기 데이터 세트에 기초하여, 검사 공정을 구성하는 복수의 소공정으로부터 에러 원인의 소공정을 추정하는 에러 요인 해석 방법이며,

에러가 검지된 측정점을 포함하는 소공정과는 다른 소공정의 측정점으로부터, 에러가 검지된 측정점에 관련하는 에러 관련 측정점을 추정함과 함께, 상기 에러가 검지된 측정점 및 상기 에러 관련 측정점에 에러 라벨을 부여하는 에러 라벨 부여 스텝과,

상기 에러 라벨이 부여된 측정점과 부여되지 않는 측정점의 데이터의 차이로부터, 에러 발생에 상관이 큰 특징량을 소공정마다 추정하는 에러 상관 계산 스텝과,

상기 상관이 큰 특징량에 대해서, 에러 라벨이 부여된 측정점과 부여되지 않는 측정점의 데이터의 통계적인 괴리의 정도에 따라서, 특징량 베이스의 이상도를 소공정마다 계산하는 이상도 계산 스텝과,

소공정마다의 이상도에 기초하여 에러 원인의 소공정을 추정하는 이상 공정 추정 스텝을 구비하는 것을 특징으로 하는 에러 요인 해석 방법.

발명의 설명

기술 분야

[0001] 본 발명은 검사 장치 등에서 발생한 에러의 요인을 해석하는 에러 요인 해석 장치, 및 에러 요인 해석 방법에 관한 것이다.

배경 기술

[0002] 반도체 검사 장치나 반도체 계측 장치는, 레시피라고 불리는 설정 파라미터에 따라서, 반도체 웨이퍼의 표면에

있어서의 검사점마다 검사를 실시하거나, 측정점마다 계측을 실시하거나 한다. 그러나, 조정 불충분한 레시피를 사용하는 경우나, 경시 변화에 의해 장치의 특성이 바뀐 경우 등에는, 검사나 계측에 에러가 발생할 가능성이 있고, 장치의 가동률을 저하시키는 한 요인이 되어 있다. 이러한 종류의 에러의 요인을 해석하는 경우, 장치의 유저는, 각 검사값·각 측정값이나, 주사형 전자 현미경의 촬상 화상(이하, SEM 화상이라고 칭함)을 확인하는 등의 매뉴얼 작업을 실시해야 하는 경우가 많아, 에러 요인의 해석에 상당한 시간을 요하고 있었다.

[0003] 에러 요인 해석에 있어서의 과제 중 하나로서, 에러의 원인 공정을 정확하게 추정해야 하는 경우가 있다. 반도체의 검사 공정이나 계측 공정은, 또한 얼라인먼트, 어드레싱, 측장 등의 복수의 소공정으로 분해할 수 있고, 각 소공정에서는 미리 레시피에 등록된 템플릿 화상과 측정점을 촬상한 SEM 화상의 매칭 스코어를 산출하고, 매칭 스코어가 역치 이상이면 패턴 검출 성공이라고 판단하여 다음 소공정으로 이행하고 있다.

[0004] 그러나, 이 역치의 설정이 부적절하면, 본래는 패턴 검출에 실패했다고 판정해야 할 소공정임에도 불구하고, 에러 판정을 빠져나가 다음의 소공정으로 이행해 버려, 실제로는 에러가 없는 후단의 소공정에 에러 원인이 있다고 잘못된 추정을 하는 경우가 있다. 이 때문에, 에러 요인을 정확하게 해석하기 위해서는, 에러가 발생한 소공정을 정확하게 추정하는 것이 중요해진다.

[0005] 여기서, 에러나 문제가 발생한 소공정을 추정하는 종래 기술로서, 특허문헌 1의 기관 검사 시스템이 알려져 있다. 예를 들어, 동 문헌의 요약서에는 「숙련자가 아니더라도, 불량 원인을 용이하게 인식할 수 있도록 한다.」라고 기재되어 있고, 단락 0056에는 「분석용 정보 기억부(202)에는 분석용 프로그램 데이터베이스(221), 분석용 프로그램 선택 테이블(222), 원인-대책 테이블(223), 원인-근거 테이블(224), 표시용 화상 데이터베이스(225) 등이 마련된다.」라고 기재되어 있다. 또한, 동 문헌의 도 12 내지 도 14에는, 각 테이블의 구성이 예시되어 있고, 도 15에는 각 테이블을 사용한 불량 원인의 특정 처리가 개시되어 있다.

[0006] 이와 같이, 특허문헌 1에는, 각 공정의 측정값의 특징과 원인 공정의 테이블을 미리 구축해 두고, 이 테이블을 참조함으로써 원인 공정을 추정하는 기술이 개시되어 있다.

선행기술문헌

특허문헌

[0007] (특허문헌 0001) 일본 특허 공개 제2006-339445호 공보

발명의 내용

해결하려는 과제

[0008] 여기서, 반도체 검사 장치나 반도체 계측 장치에서 사용하는 검사·계측 레시피를 변경하면, 에러 발생의 메커니즘도 변화하기 때문에, 특허문헌 1의 불량 원인 특정 처리를 이용하기 위해서는, 레시피마다 각종 테이블을 구축할 필요가 있다. 다량 소품종의 반도체 제품을 제조하는 생산 공정이면, 동일한 레시피를 장기간 사용할 수 있으므로, 레시피의 전환마다 각종 테이블을 구축해도, 그 노력은 그다지 크지 않다. 그러나, 소량 다품종의 반도체 제품을 제조하는 생산 공정이면, 레시피를 빈번하게 전환할 필요가 있기 때문에, 레시피의 전환마다 각종 테이블을 구축하는 것은, 현실적이지 않다.

[0009] 또한, 다른 수법으로서 이상 검지의 수법을 응용하고, 미리 수집한 정상 데이터와의 괴리도로부터 각 공정의 이상의 유무를 판정함으로써 원인 공정을 추정하는 방법이 생각된다. 그러나, 이 경우에는 빈번하게 전환되는 수십, 수백의 레시피마다 정상 데이터를 정의하는 작업이 필요해지기 때문에, 정상 데이터를 분별하는 지식이나 공정수가 필요하여 곤란하다.

[0010] 따라서, 본 발명은 측정값과 에러 원인 공정의 관계 테이블을 구축하거나, 정상 데이터의 수집이나 정의를 하거나 하지 않고, 검지된 에러의 원인 공정을 추정하고, 이 에러 원인 공정의 데이터를 해석함으로써 에러 요인을 추정 가능한 기술을 제공하는 것을 목적으로 한다.

과제의 해결 수단

[0011] 상기 과제를 해결하기 위해, 본 발명의 에러 요인 해석 장치는, 검사 장치에서 계측한 데이터 세트가 에러를 포함하는 경우, 상기 데이터 세트에 기초하여, 검사 공정을 구성하는 복수의 소공정으로부터 에러 원인의 소공정

을 추정하는 에러 요인 해석 장치이며, 에러가 검지된 측정점을 포함하는 소공정과는 다른 소공정의 측정점으로부터, 에러가 검지된 측정점에 관련하는 에러 관련 측정점을 추정함과 함께, 상기 에러가 검지된 측정점 및 상기 에러 관련 측정점에 에러 라벨을 부여하는 에러 라벨 부여부와, 상기 에러 라벨이 부여된 측정점과 부여되지 않는 측정점의 데이터의 차이로부터, 에러 발생에 상관이 큰 특징량을 소공정마다 추정하는 에러 상관 계산부와, 상기 상관이 큰 특징량에 대해서, 에러 라벨이 부여된 측정점과 부여되지 않는 측정점의 데이터의 통계적인 괴리의 정도에 따라서, 특징량 베이스의 이상도를 소공정마다 계산하는 이상도 계산부와, 소공정마다의 이상도에 기초하여 에러 원인의 소공정을 추정하는 이상 공정 추정부를 구비하는 것으로 하였다.

발명의 효과

[0012] 본 발명의 에러 요인 해석 장치, 및 에러 요인 해석 방법에 의하면, 제품이나 계측·검사 장치의 레시피가 변경이 된 경우에 있어서도, 레시피마다 각종 테이블을 구축하거나, 정상 데이터의 수집이나 정의를 하거나 하지 않고, 검지된 에러의 원인 공정을 추정하는 것이 가능해진다.

[0013] 상기한 이외의 과제, 구성 및 효과는, 이하의 실시 형태의 설명에 의해 밝혀진다.

도면의 간단한 설명

[0014] 도 1은 실시예 1의 정보 처리 시스템의 구성예를 도시하는 개략도.

도 2는 반도체 검사 장치의 검사 공정의 일례.

도 3은 실시예 1의 에러 요인 해석 장치의 기능 블록도.

도 4는 실시예 1의 에러 요인 해석 장치의 처리 흐름도.

도 5는 에러 라벨이 부여된 공정별 데이터의 일례.

도 6은 단말기에 표시되는 해석 결과의 일례.

도 7은 실시예 2의 에러 요인 해석 장치의 기능 블록도.

도 8은 실시예 2에 의한 종합 이상도의 계산 방법을 설명하기 위한 모식도.

도 9는 실시예 3의 에러 요인 해석 장치의 기능 블록도.

도 10은 실시예 3에 의한 에러 요인 추정 결과의 계산 방법을 설명하기 위한 모식도.

발명을 실시하기 위한 구체적인 내용

[0015] 이하, 도면을 사용하여, 본 발명의 에러 요인 해석 장치, 및 에러 요인 해석 방법의 실시예를 설명한다. 또한, 이하에 있어서, 「반도체 검사 장치」란, 반도체 웨이퍼의 표면에 형성된 패턴의 치수를 계측하는 장치뿐만 아니라, 반도체 웨이퍼의 표면에 형성된 패턴의 결함의 유무를 검사하는 장치, 패턴이 형성되어 있지 않은 베어 웨이퍼의 결함의 유무를 검사하는 장치 및 이들의 장치를 조합한 복합 장치를 포함하는 것이다. 또한, 「검사」란, 계측의 의미로도 사용하는 것으로 하고, 「검사 동작」이란, 계측 동작의 의미로도 사용하는 것으로 한다. 또한, 「검사 대상」이란, 계측 대상 또는 검사 대상이 되는 웨이퍼뿐만 아니라, 당해 웨이퍼에 있어서의 계측 대상 영역 또는 검사 대상 영역도 가리키는 것으로 한다. 또한, 이하에 있어서, 「에러」란, 측정 문제나 장치 고장 외에, 경보나 경고 메시지 등의 에러의 예조도 포함하는 것으로 한다.

[0016] 실시예 1

[0017] 먼저, 도 1 내지 도 7을 사용하여, 본 발명의 실시예 1에 관한 에러 요인 해석 장치를 설명한다.

[0018] (정보 처리 시스템의 개요)

[0019] 도 1은 본 실시예의 정보 처리 시스템(100)의 구성예를 도시하는 개략도이다. 본 도면에 도시하는 바와 같이, 정보 처리 시스템(100)은 반도체 검사 장치(1)와, 데이터베이스(2)와, 에러 요인 해석 장치(3)와, 단말기(4)와, 네트워크(N)를 갖고 있다. 이하, 각각을 순차 설명한다.

[0020] 반도체 검사 장치(1)는 반도체 웨이퍼의 표면에 형성된 패턴의 치수를 검사하는 장치 등이며, 네트워크(N)를 통해, 데이터베이스(2)나 에러 요인 해석 장치(3)와 접속된다.

- [0021] 데이터베이스(2)는 반도체 검사 장치(1)로부터 보내진, 장치 데이터, 레시피, 계측 결과, 에러 결과 등의 데이터를 기록하는 기록 장치이다.
- [0022] 에러 요인 해석 장치(3)는 반도체 검사 장치(1)에서 실시한 검사 공정에 에러가 있는 경우, 그 에러 요인을 해석하기 위한 장치이며, 구체적으로는 CPU 등의 연산 장치, 반도체 메모리 등의 기억 장치, 및 통신 장치 등의 하드웨어를 구비한 컴퓨터이다. 이 에러 요인 해석 장치(3)는 반도체 검사 장치(1)의 유저가 관리하는 시설 내에서 운용되는 온프레미스여도 되고, 동 시설 외로 운용되는 클라우드여도 된다. 또한, 반도체 검사 장치(1)에 에러 요인 해석 장치(3)의 기능을 내장해도 된다.
- [0023] 단말기(4)는 에러 요인 해석 장치(3)의 해석 결과를, 유저에게 제시할 때의 GUI(Graphical User Interface)로서 기능하는 디스플레이를 구비한 장치이며, 유선 또는 무선의 통신 회선을 통해, 에러 요인 해석 장치(3)와 통신 가능하게 접속되어 있다.
- [0024] (데이터베이스(2)에 기록되는 데이터)
- [0025] 반도체 검사 장치(1)로부터 송신되어, 데이터베이스(2)에 기록되고, 또한 에러 요인 해석 장치(3)에서 해석되는 데이터에는, 예를 들어 장치 데이터, 레시피, 계측 결과, 에러 결과가 포함된다. 이하, 각 데이터를 순차 설명한다.
- [0026] 장치 데이터는 장치 고유 파라미터, 장치 기계 차이 보정 데이터 및 관찰 조건 파라미터를 포함한다. 장치 고유 파라미터는 반도체 검사 장치(1)를 규정 사양대로 동작시키기 위해 사용하는 보정 파라미터이다. 장치 기계 차이 보정 데이터는, 반도체 검사 장치간의 기계 차이를 보정하기 위해 사용하는 파라미터이다. 관찰 조건 파라미터는, 예를 들어 전자 광학계의 가속 전압 등의 주사형 전자 현미경(SEM)의 관찰 조건을 규정하는 파라미터이다.
- [0027] 레시피는 웨이퍼 맵, 각종 파라미터(얼라인먼트 파라미터, 어드레싱 파라미터, 측정 파라미터), 템플릿 화상 등을 포함한다. 웨이퍼 맵은 반도체 웨이퍼의 표면의 좌표 맵(예를 들어 패턴의 좌표)이다. 얼라인먼트 파라미터는, 예를 들어 반도체 웨이퍼의 표면의 좌표계와 반도체 검사 장치(1) 내부의 좌표계 사이의 어긋남을 보정하기 위해 사용하는 파라미터이다. 어드레싱 파라미터는, 예를 들어 반도체 웨이퍼의 표면에 형성되어 있는 패턴 중, 검사 대상 영역 내에 존재하는 특징적인 패턴을 특징하는 정보이다. 측정 파라미터는 길이를 측정하는 조건을 기술한 파라미터이고, 예를 들어 패턴 중 어느 부위의 길이를 측정하는지를 지정하는 파라미터이다. 템플릿 화상은 측정점을 패턴 매칭으로 검출하기 위한 기준 화상이다.
- [0028] 또한, 레시피에는 측정 점수, 측정점(Evaluation Point: EP)의 좌표 정보, 화상을 촬상할 때의 촬상 조건 등이 포함되어 있어도 된다. 또한, 레시피에는 측정점에 아울러 측정점을 계측하기 위한 준비 단계에서 취득되는 화상의 좌표나 촬상 조건 등이 포함되어 있어도 된다.
- [0029] 계측 결과는 측정 결과, 화상 데이터 및 동작 로그를 포함한다. 측정 결과는 반도체 웨이퍼의 표면의 패턴의 길이를 측정한 결과를 기술한 것이다. 화상 데이터는 반도체 웨이퍼의 관찰 화상이다. 동작 로그는 얼라인먼트, 어드레싱 및 측정의 각 동작 공정에서의 반도체 검사 장치(1)의 내부 상태를 기술한 데이터이다. 예를 들어, 각 부품의 동작 전압, 관찰 시야의 좌표 등을 들 수 있다.
- [0030] 에러 결과는 에러가 발생한 경우에, 얼라인먼트, 어드레싱 및 측정의 각 동작 공정 중 어느 것으로 발생한 에러 인지를 나타내는 파라미터이다.
- [0031] (검사 공정의 개요)
- [0032] 도 2는 반도체 검사 장치(1)의 검사 공정의 일례를 도시한 것이다. 여기에 예시하는 검사 공정은 공정 P1 내지 공정 P5의 5개의 동작 공정(소공정)에 분해된다. 즉, 공정 P1에서는 광학(OM) 모드의 얼라인먼트에 의해, 측정 웨이퍼와 반도체 검사 장치의 스테이지의 위치 어긋남을 보정한다. 다음에, 공정 P2에서는 전자선(SEM) 모드의 얼라인먼트에 의해, 측정 웨이퍼와 스테이지의 위치 어긋남을 보정한다. 그 후, 공정 P3, P4에서는 어드레싱에 의해 측정 좌표로 시야 이동한다. 마지막으로, 공정 P5에서는 측정 웨이퍼의 표면에 형성된 패턴의 치수를 측정한다. 이상의 검사 공정에 의해, 반도체 검사 장치(1)는 반도체 웨이퍼를 검사한다.
- [0033] 여기서, 각 동작 공정에서는 레시피에 등록된 템플릿 화상과 측정점을 촬상한 SEM 화상의 매칭 스코어를 산출하고, 매칭 스코어가 역치 이상이면, 패턴 검출 성공으로서 다음의 동작 공정으로 이행한다. 그러나, 이 역치가 부적절하면, 본래와는 다른 위치를 검출한 등의 패턴 검출에 실패하고 있음에도 불구하고 에러 판정을 빠져나가 다음의 동작 공정으로 이행하는 경우가 있다. 이 경우, 실제로 에러가 검지된 동작 공정과는 다른, 빠져나감이

있던 동작 공정에 에러 원인이 있게 된다.

- [0034] 그래서, 본 실시예에서는, 이후의 동작 공정에서 에러가 검지된 경우라도, 에러 원인이 된 이전의 동작 공정을 추정하고, 그 이전의 동작 공정에서 취득한 데이터에 기초하여 에러 요인을 정확하게 해석할 수 있도록, 다음과 같은 에러 요인 해석 장치(3)를 마련하였다.
- [0035] (에러 요인 해석 장치의 구성 및 처리 내용)
- [0036] 도 3은 본 실시예의 에러 요인 해석 장치(3)의 상세 구성을 도시한 것이다. 여기에 도시하는 바와 같이, 에러 요인 해석 장치(3)는 공정별 데이터 추출부(31), 에러 라벨 부여부(32), 에러 상관 계산부(33), 이상도 계산부(34), 이상도 기억부(35), 이상 공정 추정부(36)를 구비하고 있고, 이들을 사용하여 이상 공정 추정 결과(D1)를 출력한다. 또한, 에러 상관 계산부(33)는 특징량 생성부(33a)와, 에러 분류 모델 학습부(33b)와, 모델 해석부(33c)를 구비하고 있고, 이상도 계산부(34)는 특징량 추출부(34a)와, 특징량 베이스 계산부(34b)를 구비하고 있다. 또한, 각 기능부는, 일반적인 컴퓨터인 에러 요인 해석 장치(3)의 연산 장치가, 기억 장치에 읽어들인 소정의 프로그램을 실행함으로써 실현된 것이다.
- [0037] 도 4는 에러 요인 해석 장치(3)의 처리 흐름도이다. 이하에서는, 도 3과 도 4를 적절히 참조하면서, 에러 요인 해석 장치(3)에 의한 에러 요인 해석 처리의 상세를 설명한다.
- [0038] ((스텝 S1))
- [0039] 먼저, 스텝 S1에서는, 공정별 데이터 추출부(31)는 에러 요인을 해석하고자 하는 레시피를 사용하여 반도체 검사 장치(1)가 계측한 데이터 세트를 데이터베이스(2)로부터 취득하고, 동작 공정별로 데이터를 분할한다. 일반적으로, 데이터베이스(2)에 수집된 데이터 세트에는, 어느 동작 공정에서 계측된 것인지를 구별하기 위한 식별 번호가 부여되어 있으므로, 이 식별 번호를 사용하여 데이터 세트를 동작 공정별의 계측 데이터로 분할할 수 있다.
- [0040] 그리고, 이 분할한 계측 데이터로부터, 검출된 에러에 관계가 있을 가능성이 있는 동작 공정의 계측 데이터를 추출한다. 이 에러에 관계가 있을 가능성이 있는 동작 공정은, 예를 들어 에러가 검지된 동작 공정과 그 상류의 동작 공정이나, 어드레싱-측장의 반복 동작의 일련의 동작 공정이나, 계측 타이밍이 가까운 동작 공정 등의 데이터로 할 수 있다.
- [0041] ((스텝 S2))
- [0042] 다음에, 스텝 S2에서는 에러 라벨 부여부(32)는, 스텝 S1에서 추출한 공정 데이터에 대해서, 에러가 검지된 측정점에 에러 라벨을 부여함과 함께, 이 측정점의 검사 성능에 영향을 미치는 것으로 추정된 관련 측정점(에러 관련 측정점)에도 에러 라벨을 부여한다.
- [0043] 이와 같이 하여 에러 라벨을 부여한 공정별 데이터의 일례를, 도 5에 도시한다. 도 5는 반도체 검사 장치(1)가 계측한 데이터 세트를 구성하는, 공정 P1 데이터와, 공정 P5 데이터를 발췌하여 표시한 도면이다. 각 공정별 데이터에 있어서, 좌측으로부터 1열째의 「웨이퍼 INDEX」는 반도체 웨이퍼를 구별하기 위한 식별 번호이다. 또한, 좌측으로부터 2열째의 「측정 No」는 동일한 반도체 웨이퍼에서의 몇번째의 측정점인지를 나타내는 일련 번호이다. 본 스텝에 있어서의 에러 관련 측정점의 추정 방법은, 예를 들어 공정 P5 데이터 내의, 「웨이퍼 INDEX」가 「XXX001」의 반도체 웨이퍼의 「측정 No」가 「12」의 측정 항목에서 에러를 검지한 경우이면, 당해 반도체 웨이퍼와 동일한 「웨이퍼 INDEX」이고, 보다 빠른 「측정 No」의 측정점(예를 들어, 공정 P1 데이터 내의 「웨이퍼 INDEX」가 「XXX001」, 「측정 No」가 「0」 또는 「1」의 측정점)을 에러 관련 측정점으로 추정한다. 그 후, 에러 라벨 부여부(32)는, 이와 같이 추정한 에러 관련 측정점과, 그 기점이 된 에러 검출 측정점에, 도시하는 바와 같이, 에러 라벨 「1」을 부여한다.
- [0044] ((스텝 S3))
- [0045] 스텝 S3에서는, 에러 상관 계산부(33)는, 스텝 S1에서 추출한 공정별 데이터 중으로부터 이상도 계산이 미완료된 1개(도 5의 예에 있어서의, 공정 P1 데이터, 또는 공정 P5 데이터)를, 스텝 S4 이후의 처리의 대상으로 하여 선정한다.
- [0046] ((스텝 S4))
- [0047] 스텝 S4에서는, 에러 상관 계산부(33)는, 스텝 S3에서 선정한 데이터(예를 들어, 도 5의 공정 P1 데이터)로부터 기계 학습 모델의 입력에 적합한 특징량을 생성한다. 그 때문에, 구체적으로는 다음의 처리를 실행한다.

- [0048] 먼저, 특징량 생성부(33a)는, 스텝 S2에서 부여한 에러 라벨이 있는 측정점과 없는 측정점의 데이터의 차이로부터, 각 특징량의 에러 발생에 대한 상관도를 계산한다. 다음에, 특징량 생성부(33a)는 에러 라벨이 있는 데이터와 없는 데이터를 분별하는 기계 학습 모델의 입력에 적합한 특징량을, 처리 대상의 공정별 데이터를 사용하여 생성한다. 여기서, 특징량의 생성은, 예를 들어 측정 데이터의 스케일링이나 통계 처리, 카테고리 컬 변수의 인코딩, 교호 작용 특징량 등의 복수의 데이터를 조합한 복합적인 특징량 작성 등을 사용할 수 있다.
- [0049] 다음에, 에러 분류 모델 학습부(33b)는 특징량 생성부(33a)에서 생성한 특징량이나, 스텝 S2에서 부여한 에러 라벨을 입력으로서, 에러 라벨이 있는 측정점의 데이터와, 없는 측정점의 데이터의 경향의 차이에 기초하여, 이들을 분류하는 에러 분류 모델을 학습한다. 이 에러 분류 모델은 Random Forest나 XGBoost 등의 결정 트리를 베이스로 한 알고리즘이나, Neural Network 등, 어떠한 기계 학습 알고리즘을 사용하여 생성한다고 해도 된다.
- [0050] 또한, 모델 해석부(33c)는 에러 분류 모델 학습부(33b)에서 학습된 에러 분류 모델에 대해서, 입력된 각 특징량이 모델 출력인 에러 예측 결과에 대하여 어느 정도 영향을 미쳤는지의 상관도를 계산한다. 이 상관도는, 예를 들어 에러 검출 모델이 결정 트리를 베이스로 한 알고리즘으로 구축되는 경우, 각 특징량이 모델 내의 분기에 출현하는 개수나 목적 함수의 개선값 등에 기초하여 계산되는 변수 중요도(Feature Importance)나, 각 특징량의 값의 모델 출력에 대한 상관도를 계산하는 SHAP(Shapley Additive exPlanations)값에 의해 평가할 수 있다.
- [0051] ((스텝 S5))
- [0052] 스텝 S5에서는, 특징량 추출부(34a)는, 스텝 S4에서 계산한 상관도가 높은 특징량을 추출한다. 이 추출 방법으로서, 예를 들어 상관도가 높은 순으로부터 상위 N개의 특징량을 추출하는 방법이나, 미리 설정된 역치 이상의 상관도를 갖는 특징량을 추출하는 방법을 사용할 수 있다.
- [0053] ((스텝 S6))
- [0054] 스텝 S6에서는, 특징량 베이스 계산부(34b)는, 스텝 S5에서 추출한 에러에 상관성이 높은 특징량의 에러 라벨이 부여된 측정점과, 에러 라벨이 없는 측정점의 데이터의 괴리도를, 그 동작 공정의 이상도로서 계산한다. 이 괴리도는, 예를 들어 유클리드 거리나 마하라노비스 거리를 사용할 수 있다.
- [0055] ((스텝 S7))
- [0056] 스텝 S7에서는, 이상도 기억부(35)는, 스텝 S6에서 계산한 동작 공정마다의 이상도를 기억한다.
- [0057] ((스텝 S8))
- [0058] 스텝 S8에서는, 스텝 S3으로부터 스텝 S7까지의 처리를, 스텝 S1에서 추출한 전체 동작 공정 데이터에 대해서 실시했는지를 판정한다. 그리고, 요건을 충족시키는 경우에는, 스텝 S9로 진행하고, 요건을 충족시키지 않는 경우에는, 전체 동작 공정 데이터에 대해서 이상도를 다 계산할 때까지, 스텝 S3으로부터 스텝 S7까지의 처리를 반복한다.
- [0059] ((스텝 S9))
- [0060] 스텝 S9에서는, 이상 공정 추정부(36)는, 스텝 S7에서 기억한 동작 공정별의 이상도를 사용하여, 에러 원인이 된 동작 공정을 추정한다. 여기서의 에러 원인 공정의 추정 방법으로서, 예를 들어 이상도가 가장 높은 동작 공정이나, 이상도가 미리 설정된 역치 이상의 최상류의 동작 공정이나, 에러 상관에 상관성이 높은 특징량과 공정별의 이상도와 원인 공정의 관계를 학습한 기계 학습 모델을 사용하여 추정한 동작 공정 등으로 할 수 있다.
- [0061] 본 스텝에서의 에러 원인 공정의 추정 결과는, 이상 공정 추정 결과(D1)로서 출력된다. 이상 공정 추정 결과(D1)는 이상도 기억부(35)에 기억된 동작 공정마다의 이상도나, 이상 공정 추정부(36)에서 추정된 에러 원인 공정 등을 포함하는 에러 해석 결과이다. 이들 에러 해석 결과를, GUI인 단말기(4)를 통해 유저에게 제시한다.
- [0062] 에러 해석 결과의 유저에게의 제시 방법의 일례를 도 6에 도시한다. 이 예에서는 동작 공정마다의 이상도의 크기를 바의 길이로 도시하고 있고, 또한 도 4의 흐름도의 처리에 의해 에러 원인으로 추정된 공정 P2를 다른 공정과 다른 색(농색)으로 도시하고 있다. 이와 같이 하여, 가령 공정 P5에서 에러가 검지된 경우라도, 그 에러의 원인이 에러가 검지되지 않은 공정 P2에서 발생하고 있던 것을 유저에게 통지할 수 있다.
- [0063] (실시에 1의 효과)
- [0064] 이상에서 설명한 본 실시예에서는, 레시피마다 테이블이나 정의를 준비해야 할 종래의 이상 검지 방법과는 달리, 발생한 에러 정보를 그대로 사용하여, 선행하는 각 동작 공정의 데이터에 포함되는 에러 관련 측정점을

추정한다. 그리고, 이 에러 관련 측정점을 에러 데이터로 간주하고, 에러 데이터와 그 이외의 데이터의 괴리도를 각 공정의 이상도로서 계산한다.

- [0065] 이에 의해, 사전에 준비한, 측정값과 에러 원인 공정의 관계 테이블이나, 정상 데이터의 수집·정의를 사용하지 않고, 에러 원인 공정의 추정이 가능해진다. 따라서, 본 실시예에 의하면, 소량 다품종의 반도체 제품을 제조하기 위해, 레시피를 빈번하게 갱신하는 경우라도, 각 레시피에 대응한 에러 원인 추정을 용이하게 행할 수 있다.
- [0066] 실시예 2
- [0067] 다음에, 도 7 및 도 8을 참조하여, 실시예 2의 에러 요인 해석 장치(3)를 설명한다. 또한, 실시예 1과의 공통점은 중복 설명을 생략한다.
- [0068] 도 3과 도 7의 비교로부터 자명한 바와 같이, 실시예 2의 에러 요인 해석 장치(3)는, 실시예 1의 에러 요인 해석 장치(3)에, 매칭 스코어 베이스의 이상도 계산부(37)와, 종합 이상도 계산부(38)를 부가한 것이다. 이하, 이들의 상세를 순차 설명한다.
- [0069] (매칭 스코어 베이스의 이상도 계산부(37))
- [0070] 데이터베이스(2)에는 일반적으로, 미리 레시피에 등록된 템플릿 화상과, 측정점을 촬상한 SEM 화상의 매칭 스코어가 기록되어 있다. 매칭 스코어 베이스의 이상도 계산부(37)에서는, 공정별 데이터 추출부(31)에서 추출된 에러 원인의 가능성이 있는 공정별의 데이터에 대해서, 이 매칭 스코어의 에러 라벨이 부여된 측정점과 에러 라벨이 없는 측정점의 데이터의 괴리도를 이상도로서 계산한다. 이 괴리도는, 원래의 데이터의 평균값이나 표준편차에 기초하는 Z 스코어 등을 사용할 수 있다. 이 매칭 스코어 베이스의 공정별의 이상도를 이상도 기억부(35)에 기억한다.
- [0071] (종합 이상도 계산부(38))
- [0072] 종합 이상도 계산부(38)에서는, 이상도 기억부(35)에 기억된 각 이상도로부터 종합적인 이상도를 계산한다. 이 종합 이상도 계산의 모식도를 도 8에 도시한다. 특정량 베이스의 이상도 및 매칭 스코어 베이스의 이상도로부터, 공정별의 종합 이상도를 계산한다. 이 계산 방법으로서, 예를 들어 단순히 양자의 이상도를 공정별로 더하는 방법이나, 양자의 최댓값을 취하는 방법이나, 미리 설정된 가중치를 각각에 승산하고 나서 더하는 방법 등으로 할 수 있다.
- [0073] (이상 공정 추정부(36))
- [0074] 이상 공정 추정부(36)에서는, 종합 이상도 계산부(38)에서 계산된 공정별의 종합 이상도를 사용하여, 실시예 1과 마찬가지로 이상도의 높이나 역치에 기초하여 에러 원인이 된 공정을 추정한다.
- [0075] 본 실시예와 같이 종합 이상도를 계산하는 경우, GUI인 단말기(4)에는 최종적인 종합 이상도만을 표시하는 것으로 해도 되고, 종합 이상도를 계산하는 근거가 된, 특정량 베이스의 이상도와, 매칭 스코어 베이스의 이상도의 양쪽을, 종합 이상도와 함께 표시해도 된다. 또한, 도 8에 있어서도, 도 6과 마찬가지로, 이상 공정 추정부(36)에 의해 에러 원인으로 추정된 공정을 다른 공정과 다른 색(농색)으로 도시하고 있지만, 이상 공정 추정부(36)에서 채용되는 에러 공정의 추정 방법이, 예를 들어 이상도의 크기가 역치를 초과한 최상류의 공정을 에러 원인의 공정으로서 추정하는 경우이면, 도 8의 예와 같이, 이상도가 최대의 공정 P2가 아니라, 이상도가 역치를 초과하는 최상류의 공정 P1이 에러 원인으로 추정되는 경우도 있다.
- [0076] (실시예 2의 효과)
- [0077] 실시예 2에서는, 공정별의 이상도를 산출하는 수단을 복수개 갖고, 그들을 복합한 이상도를 계산한다. 이에 의해, 에러 원인 공정의 추정에 다각적인 정보를 사용하는 것이 가능해지고, 에러의 특징의 간과가 줄어들므로써 추정 정밀도를 향상시킬 수 있다.
- [0078] 실시예 3
- [0079] 다음으로, 도 9 및 도 10을 참조하여, 실시예 3의 에러 요인 해석 장치(3)를 설명한다. 또한, 실시예 1과의 공통점은 중복 설명을 생략한다.
- [0080] 도 3과 도 9의 비교로부터 알 수 있는 바와 같이, 실시예 3의 에러 요인 해석 장치(3)는 실시예 1과 달라 공정별 에러 요인 추정부(39), 에러 사전(3A), 에러 요인 확률 수정부(3B)를 구비한다. 이하, 이들의 상세를 순차

설명한다.

- [0081] (공정별 에러 요인 추정부(39))
- [0082] 공정별 에러 요인 추정부(39)는 에러 상관 계산부(33)에서 계산된 에러와 상관도가 높은 특징량이나 그 값, 상관도 등을 사용하여, 에러 사전(3A)으로부터 유사도가 높은 항목을 검색하고, 검색된 에러 요인이나 그 유사도를 에러 요인 확률(D2)로서 공정별로 1개 이상 취득한다. 이 유사도의 계산 방법으로는, 예를 들어 협조 필터링이나 랭크 학습에 의한 추정을 사용할 수 있다.
- [0083] (에러 정보 축적부(3A))
- [0084] 에러 사전(3A)은 특징량이나 그 값, 상관도의 조합과, 그 에러 요인이 연관되어 축적되어 있다. 이 축적 방법으로는, 에러의 특징과 그 요인을 과거의 노하우에 기초하여 테이블 형식 등으로 체계화해도 되고, 과거의 에러 데이터와 그 에러 요인을 보존해 두는 것이어도 된다.
- [0085] (에러 요인 확률 수정부(3B))
- [0086] 에러 요인 확률 수정부(3B)에서는, 공정별 에러 요인 추정부(39)에서 계산된 공정별의 에러 요인 확률(D2)을, 이상도 기억부(35)에서 기억된 공정별의 이상도를 사용하여 보정한다. 이 보정 방법의 모식도를 도 10에 도시한다.
- [0087] 도 10에 있어서, 공정별 에러 요인 추정부(39)에서 계산된 에러 요인과 그 에러 확률이 상위 3개까지 공정별로 취득되어 있다. 이 에러 확률을, 이상도 기억부(35)에서 기억된 공정별의 이상도로 보정하고, 보정 후의 에러 확률이 상위의 것을 공정 번호와 함께 에러 요인 추정 결과(D3)로서 취득한다. 이 보정 방법으로는, 예를 들어 이상도의 값을 [0.0-1.0]으로 정규화하여 에러 확률에 승산한다고 해도 되고, 이상도가 역치 이상의 공정을 높고 역치 이상의 공정이 낮아지는 계수를 산출하여 에러 확률에 승산하거나 해도 된다. 이와 같이 하여 얻어진 에러 요인 추정 결과(D3)를, 단말기(4)를 통해 유저에게 제시한다.
- [0088] (실시예 3의 효과)
- [0089] 실시예 3에서는, 공정마다 구한 에러 요인의 추정 확률을, 공정마다의 이상도로 보정함으로써, 공정마다의 이상도에 따른 에러 요인을 추정할 수 있다. 이에 의해, 복수의 공정의 상호 작용에 의해 에러가 발생한 케이스에 있어서도, 각각의 공정에서의 에러 요인을 추출하여 유저에게 제시할 수 있다.
- [0090] (변형예)
- [0091] 본 개시는, 상술한 실시 형태에 한정되는 것은 아니며, 다양한 변형예를 포함하고 있다. 예를 들어, 상술한 실시 형태는, 본 개시를 알기 쉽게 설명하기 위해 상세하게 설명한 것이며, 반드시 설명한 모든 구성을 구비할 필요는 없다. 또한, 어느 실시 형태의 일부를 다른 실시 형태의 구성으로 치환할 수 있다. 또한, 어느 실시 형태의 구성에 다른 실시 형태의 구성을 추가할 수도 있다. 또한, 각 실시 형태의 구성의 일부에 대해서, 다른 실시 형태의 구성의 일부를 추가, 삭제 또는 치환할 수도 있다.
- [0092] 예를 들어, 상기한 실시예 1 내지 3에서는, 반도체 검사 장치(1)의 에러 요인을 추정하는 예에 대해서 설명했지만, 반도체 검사 장치(1) 이외의 기기에서 발생하는 에러의 에러 요인을 추정하는 것도 가능하다.
- [0093] 또한, 상기한 실시예 2에서는, 공정별의 이상도의 계산 수단으로서 특징량 베이스의 이상도와 매칭 스코어 베이스의 이상도의 2개를 사용했지만, 이 2개 이외의 3개 이상의 이상도의 계산 수단을 사용한다고 해도 된다.
- [0094] 또한, 상기한 실시예 3에서는, 실시예 1의 형태에 공정별 에러 요인 추정부(39), 에러 사전(3A), 에러 요인 확률 수정부(3B)를 부가한 구성으로 했지만, 실시예 2의 형태에 이들을 부가한 구성으로 해도 된다.
- [0095] 또한, 상기한 실시예 3에 있어서, 에러 사전(3A)에 축적되는 정보에 레시피 수정안을 포함하고, 에러 요인 추정 결과(D3)로 유저에게 제시되는 정보로서, 에러 요인과 레시피 수정안을 함께 제시한다고 해도 된다.


부호의 설명

- [0096] 100: 정보 처리 시스템
- 1: 반도체 검사 장치
- 2: 데이터베이스


- 3: 에러 요인 해석 장치
- 31: 공정별 데이터 추출부
- 32: 에러 라벨 부여부
- 33: 에러 상관 계산부
- 33a: 특징량 생성부
- 33b: 에러 분류 모델 학습부
- 33c: 모델 해석부
- 34: 이상도 계산부
- 34a: 특징량 추출부
- 34b: 특징량 베이스 계산부
- 35: 이상도 기억부
- 36: 이상 공정 추정부
- 37: 매칭 스코어 베이스의 이상도 계산부
- 38: 종합 이상도 계산부
- 39: 공정별 에러 요인 추정부
- 3A: 에러 사전
- 3B: 에러 요인 확률 수정부
- 4: 단말기
- D1: 이상 공정 추정 결과
- D2: 에러 요인 확률
- D3: 에러 요인 추정 결과
- N: 네트워크

도면


도면1




도면2



도면3



도면4



도면5

공정 P1 데이터


웨이퍼 INDEX	측정 No	측정 항목 1	측정 항목 2	...	에러 라벨
XXX001	0	30205	51760	...	1
XXX001	1	30579	57024	...	1
...
XXX901	0	30393	56960	...	0
XXX901	1	30499	56864	...	0

⋮


공정 P5 데이터

웨이퍼 INDEX	측정 No	측정 항목 1	측정 항목 2	...	에러 라벨
XXX001	11	50205	61760	...	0
XXX001	12	50579	67024	...	1
...
XXX901	11	50393	66960	...	0
XXX901	12	50499	66864	...	0


도면6




도면7



도면8



도면9



도면10

