

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2014 年 7 月 17 日(17.07.2014)




(10) 国際公開番号
WO 2014/109137 A1

- (51) 国際特許分類:
H01L 33/10 (2010.01) *H01L 33/32* (2010.01)
H01L 21/205 (2006.01)
- (21) 国際出願番号: PCT/JP2013/081581
- (22) 国際出願日: 2013 年 11 月 25 日(25.11.2013)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2013-003569 2013 年 1 月 11 日(11.01.2013) JP
- (71) 出願人: DOWA エレクトロニクス株式会社
(DOWA ELECTRONICS MATERIALS CO., LTD.)
[JP/JP]; 〒1010021 東京都千代田区外神田四丁目
1 4 番 1 号 Tokyo (JP).
- (72) 発明者: 豊田 達憲 (TOYOTA, Tatsunori); 〒
1010021 東京都千代田区外神田四丁目 1 4 番 1
号 DOWA エレクトロニクス株式会社内
Tokyo (JP).
- (74) 代理人: 堀 城之, 外 (HORI, Shiroyuki et al.); 〒
1000013 東京都千代田区霞が関 3 - 3 - 1 尚
友会館 1 階 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA,
BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN,
CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES,
FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN,
IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS,
LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX,
MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH,
PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK,
SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保
護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW,
MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシ
ア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ
(AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR,
GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT,
NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI
(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML,
MR, NE, SN, TD, TG).
- 添付公開書類:
— 国際調査報告 (条約第 21 条(3))

(54) Title: LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING SAME

(54) 発明の名称: 発光素子及びその製造方法



(57) Abstract: A light emitting element having high luminous efficiency is obtained. Between a supporting substrate (100) and a semiconductor layer (20), a reflective layer (32) is formed so as to cover the entire surface of an n-type layer (21) including an n-side ohmic electrode (31). Although the reflective layer (32) also serves as an electrode for the n-type layer (21), the reflective layer (32) is configured, different from the n-side ohmic electrode (31), from a material that has high reflectance of the light emitted from the semiconductor layer (20). Consequently, the electrode functions (such as contact resistance and ohmic properties) of the reflective layer (32) are inferior to those of the n-side ohmic electrode (31). The above-mentioned structure is joined to the supporting substrate (100) with a supporting substrate-side junction layer (junction layer) (101) and a semiconductor layer-side junction layer (junction layer) (33) being interposed therebetween.

(57) 要約: 発光効率の高い発光素子を得る。支持基板 100 と半導体層 20 の間において、この n 側オーミック電極 31 を含む n 型層 21 の表面全面を覆って反射層 32 が形成されている。反射層 32 も n 型層 21 に対する電極となるが、n 側オーミック電極 31 とは異なり、半導体層 20 が発した光の反射率が高い材料で反射層 32 は構成される。このため、その電極としての機能 (接触抵抗やオーミック性) が n 側オーミック電極 31 よりも劣る。上記の構造は、支持基板側接合層 (接合層) 101、半導体層側接合層 (接合層) 33 を介して支持基板 100 に接合される。

明 細 書

発明の名称：発光素子及びその製造方法

技術分野

[0001] 本発明は、エピタキシャル成長によって形成されたⅢ族窒化物半導体を用いた発光素子及びその製造方法に関する。

背景技術

[0002] GaN、AlGaN、InAlGaNに代表されるⅢ族窒化物半導体は、そのバンドギャップが広いために、青色、紫外光等のLED（発光ダイオード）、LD（レーザーダイオード）等の発光素子やパワー素子の材料として広く用いられている。Ⅲ族窒化物半導体基板は高価であり容易には入手できない状況であるため、例えばサファイア基板などの異種基板上にこの化合物半導体をヘテロエピタキシャル成長するのが一般的である。

[0003] Ⅲ族窒化物半導体は、基板上にバッファ層を形成した後、通常、n型層、発光層、p型層の順にエピタキシャル成長によって形成される。p型層から順に形成することも不可能ではないが、p型層の活性化や不純物拡散など複数の問題が生じるため、一般的ではない。しかしながら、この構成において基板となるサファイアは絶縁性である。また、最上層となるp型層は電荷担体の移動度がn型層と比べて低いために、これを薄くして層抵抗を下げる必要がある。これらの要因のため、この積層構造を維持した状態でLED等を製造する場合には、レイアウト上に大きな制限が加わる。例えば、p側の電極、n側の電極を共にサファイア基板と反対側の表面に設けることが必要となる。この場合、これらの電極が設けられた箇所は発光に寄与しないため、有効な発光面積を確保することは困難であった。

[0004] このため、n型層、発光層、p型層からなる積層構造をサファイア基板上に順次成長し、p型層の側を他の基板に接合した後に、サファイア基板を剥離除去し、以降はこの接合された基板を積層構造の支持基板として用いる技術が提案されている。サファイア基板を剥離除去する技術としては、レーザ

一光の照射を用いたレーザーリフトオフ（例えば特許文献１）、サファイア基板とｎ型層の間のバッファ層（リフトオフ層）を化学的に除去するケミカルリフトオフ（例えば特許文献２）が知られている。

[0005] これらの技術を用いれば、ｎ型GaN層の裏面（サファイア基板が存在した側の面）を露出させることができ、かつ新たな支持基板としては、絶縁性、導電性のいずれのものも用いることができるため、レイアウト上の自由度が高まる。特に、ｐ型層側の全面に電極を形成することによってｐ型層側の電極抵抗を低くし、かつ抵抗率の低いｎ型層の表面の一部に電極を形成することによって、電極抵抗を低くしたLEDを得ることができる。この場合、特許文献３に記載のように、支持基板を導電性とするれば、支持基板をｐ型層側の配線として使用することができる。この場合には、LEDからの発光は、ｎ型層の表面から取り出される。

[0006] このように、レーザーリフトオフやケミカルリフトオフを用いることによって、実質的な発光面積が大きいLEDを得ることができる。

先行技術文献

特許文献

[0007] 特許文献１：特開２００２－１８５０３９号公報

特許文献２：特開２００９－５４８８８号公報

特許文献３：特開２０００－２７７８０４号公報

発明の概要

発明が解決しようとする課題

[0008] 上記の構成においては、ｐ型層側が支持基板に接合されるが、これは、実際にはｐ型層表面に形成された電極を、例えばハンダや金などの接合層を介して支持基板側に接合することによって行われる。この際、このｐ側オーミック電極の材料としてはｐ型層とオーミック接触するNiとAuとの積層（Ni/Au）やITO等が用いられ、ハンダとしては例えばAu-Sn合金等が用いられ、Auなどの同種金属間接合の場合は熱押圧でこれらは接合さ

れる。この場合、接合の際に加わる熱やその後のオーミック接触に必要な加熱を起因として、LEDの特性に悪影響を与えることがある。

[0009] こうした悪影響を発生させるメカニズムは定かではないが、例えば、接合に必要な加熱がオーミック接触に最適な熱量を超過する、または、接合層のSnなどの金属がNi/AuやITOと混食してオーミック接合を阻害する、または、水素の移動によってp型層内のアクセプタの活性化率が変化する、等が考えられる。この場合、全体としてLEDの順方向電圧 V_f が上昇し、電極抵抗が局所的に高くなった場合には、部分発光（発光ムラ）等の発光異常が発生する。

[0010] 発明者らによる鋭意研究の結果、上記のような発光異常などの悪影響は、p型層表面に形成された電極が金属等の接合層を介して支持基板等に接合され、p型層と支持基板等とに挟まれた状態でp型オーミック電極が加熱された場合に顕著に発生し、p型層表面に形成された電極が金属等の接合層を介して支持基板等に接合されていない状態でp型オーミック電極が加熱された場合にはほとんど発生しないことがわかった。このため、従来のp型層側に支持基板を接合した縦型の発光素子構造では、実質的な発光面積が大きく発光効率の高い構成のLEDを安定して供給することは実際には困難であった。

[0011] 本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。

課題を解決するための手段

[0012] 本発明は、上記課題を解決すべく、以下に掲げる構成とした。

本発明の発光素子は、n型III族窒化物半導体層と、発光層と、p型III族窒化物半導体層とが含まれる積層構造をもち、前記n型III族窒化物半導体層が接合層を介して支持基板と接合され、前記n型III族窒化物半導体層と前記接合層との間に設けられた反射層を具備し、前記p型III族窒化物半導体層の主面側から光を発することを特徴とする。

本発明の発光素子は、前記反射層が、金属または誘電体多層膜からなるこ

とを特徴とする。

本発明の発光素子は、前記 n 型 III 族窒化物半導体層と前記接合層との間に、前記 n 型 III 族窒化物半導体層と接して局所的に形成された n 側オーミック電極をさらに具備することを特徴とする。

本発明の発光素子において、前記反射層と前記 n 型 III 族窒化物半導体層との間には、前記 n 型 III 族窒化物半導体層と接し、かつ、前記 n 側オーミック電極と重複しない位置に、前記光を透過させる反射下地層をさらに具備することを特徴とする。

本発明の発光素子において、前記反射下地層は、前記積層構造の成長時に使用され、成長用基板と前記 n 型 III 族窒化物半導体層との間に形成された単結晶の AlN バッファ層を含むことを特徴とする。

本発明の発光素子は、前記反射下地層における少なくとも前記反射層側において誘電体層が設けられたことを特徴とする。

本発明の発光素子において、前記反射層は、ルテニウム (Ru)、ロジウム (Rh)、モリブデン (Mo)、又はアルミニウム (Al) を含むことを特徴とする。

本発明の発光素子において、前記反射層は、誘電体からなる多層構造を具備し、前記誘電体には少なくとも SiO_2 、 HfO_2 、 Sc_2O_3 、 TiO_2 、 Al_2O_3 、 SiN が含まれることを特徴とする。

本発明の発光素子は、前記 p 型 III 族窒化物半導体層の上に形成され、前記半導体層が発する光を一部透過させるあるいはメッシュ形状を有する p 側オーミック電極と、前記 p 側オーミック電極を局所的に覆って前記 p 側オーミック電極と接する p 側電極と、を具備することを特徴とする。

本発明の発光素子の製造方法は、 n 型 III 族窒化物半導体層と、発光層と、 p 型 III 族窒化物半導体層とが含まれる積層構造をもち、前記 n 型 III 族窒化物半導体層が支持基板に接合層を介して接合された構成を具備する発光素子の製造方法であって、第 1 の基板上にリフトオフ層を介して前記積層構造を、前記 n 型 III 族窒化物半導体層、前記発光層、前記 p 型 III

Ⅰ族窒化物半導体層の順に形成する成長工程と、前記p型ⅠⅠⅠ族窒化物半導体層の主面側を、介在層を介して第2の基板に接合する第1接合工程と、前記リフトオフ層を除去して前記第1の基板を前記積層構造から剥離する第1剥離工程と、前記積層構造における前記n型ⅠⅠⅠ族窒化物半導体層の主面側に、n側オーミック電極を局所的に形成する工程と、前記発光層が発する光を反射させる反射層を形成する反射層形成工程とを有し、前記反射層に接合層を介して前記支持基板を接合する第2接合工程と、前記介在層を除去して前記第2の基板を前記半導体層から剥離する第2剥離工程と、を具備することを特徴とする。

本発明の発光素子の製造方法は、前記第2の基板の室温での熱膨張係数が $4 \times 10^{-6} \sim 7 \times 10^{-6} / \text{K}$ の範囲であることを特徴とする。

本発明の発光素子の製造方法は、前記第1の基板と前記第2の基板とを同一の材料で構成することを特徴とする。

本発明の発光素子の製造方法は、前記第1の基板及び前記第2の基板の主体をサファイアとすることを特徴とする。

本発明の発光素子の製造方法は、前記介在層をポリイミド系の樹脂材料で構成することを特徴とする。

本発明の発光素子の製造方法は、前記介在層の厚さを $0.3 \mu\text{m}$ 以上 $5.0 \mu\text{m}$ 以下とすることを特徴とする。

本発明の発光素子の製造方法は、前記第1剥離工程と前記反射層形成工程の間に、露出した前記n型ⅠⅠⅠ族窒化物半導体層の表面に局所的にn側オーミック電極を形成するn側オーミック電極形成工程を具備し、前記反射層形成工程において、前記反射層を、少なくとも前記n側オーミック電極が形成されない前記n型ⅠⅠⅠ族窒化物半導体層の表面に形成することを特徴とする。

本発明の発光素子の製造方法は、前記反射層形成工程において、前記n型ⅠⅠⅠ族窒化物半導体層との間に反射下地層を介在させて前記反射層を形成することを特徴とする。

本発明の発光素子の製造方法は、前記成長工程と前記第 1 接合工程の間において、前記 p 型 III 族窒化物半導体層の主面側に p 側オーミック電極を形成することを特徴とする。

本発明の発光素子の製造方法は、前記第 2 剥離工程の後において、前記 p 型 III 族窒化物半導体層の主面側から前記積層構造を局所的にエッチングすることによって前記主面側において前記 n 型 III 族窒化物半導体層、前記反射層、前記接合層、のいずれかを局所的に露出させる半導体層エッチング工程と、前記主面側において局所的に露出した前記 n 型 III 族窒化物半導体層、前記反射層、前記接合層、のいずれかの表面に n 側電極を形成する n 側電極形成工程と、を具備することを特徴とする。

発明の効果

[0013] 上記の構成によって、発光効率の高い発光素子を得ることができる。

図面の簡単な説明

[0014] [図1]本発明の実施の形態に係る発光素子の構造を示す断面図である。

[図2]本発明の実施の形態に係る発光素子の第 1 の変形例の構造を示す断面図である。

[図3]本発明の実施の形態に係る発光素子の第 2 の変形例の構造を示す断面図である。

[図4]本発明の実施の形態に係る発光素子の製造方法の第 1 の例を示す工程断面図である。

[図5]本発明の実施の形態に係る発光素子の製造方法の第 1 の例を示す工程断面図（続き）である。

[図6]本発明の実施の形態に係る発光素子の製造方法の第 2 の例を示す工程断面図である。

[図7]本発明の実施の形態に係る発光素子の製造方法の第 2 の例を示す工程断面図（続き）である。

[図8]本発明の実施の形態に係る発光素子の製造方法の第 3 の例を示す工程断面図である。

[図9]本発明の実施の形態に係る発光素子の製造方法において用いられる第2の基板の他の例の構造を示す断面図である。

発明を実施するための形態

[0015] 以下、本発明の実施の形態に係る発光素子の一例について説明する。この発光素子においては、Ⅲ族窒化物半導体からなる半導体層が用いられる。この半導体層は、n型Ⅲ族窒化物半導体層（n型層）、発光層、p型Ⅲ族窒化物半導体層（p型層）を含む積層構造を具備する。半導体層の成長に用いられる成長用基板とは異なる支持基板がn型層の側に接合され、発光はp型層の側から取り出される。成長用基板が別の支持基板に置き換わった形態を有しており、この形態とするには二度の接合工程を必要とする。なお、支持基板側と半導体層の上部との間で接合層を介して電流が流されて発光をする、縦型の発光素子の場合を例に説明を行う。縦型と同種の接合層を用いるならば、支持基板側に電流を流さず同じ側にpとnの2つの電極を有する横型の発光素子でもよい。

[0016] 図1は、この発光素子10の構造を示す断面図である。ここで、この発光素子10においては、支持基板100の上に半導体層20が形成されている。

[0017] 半導体層20は、図1中の下側から順にn型AlGaIn層（n型Ⅲ族窒化物半導体層、以下、n型層）21、発光層22、p型AlGaIn層（p型Ⅲ族窒化物半導体層、以下、p型層）23となった積層構造で構成される。この順序は、成長用基板から積層構造を成長させる場合と同じである。n型層21、p型層23の厚さは、例えばそれぞれ2～6μm程度、0.1～1μm程度であり、p型層23はn型層21よりも薄い。また、発光層22は、Ⅲ族窒化物半導体のヘテロ構造からなる単量子井戸、多量子井戸構造等をもつ層である。以下、波長340nmの深紫外光を発する量子井戸型AlGaIn系の発光層22を用いた場合を例に記載する。発光波長によって発光層22を含む半導体層20の構成は適宜選択される。

[0018] ここで、図1における半導体層20の下面（一方の主面）におけるn型層

21の表面には、n側オーミック電極31が形成されている。n側オーミック電極31は、n型層21に対してオーミック接触をする材料で構成されるが、n型層21の表面を局所的に覆い、その形状は、例えばメッシュ状またはドット状とすることができる。局所的に覆う形状とするのは、全面とすると以下に記載する反射層の効果を十分に発揮することができないためである。

[0019] また、支持基板100と半導体層20の間において、このn側オーミック電極31を含むn型層21の表面（図1中の下面）全面を覆って反射層32が形成されている。反射層32もn型層21に対する電極となりうるが、n側オーミック電極31とは異なり、半導体層20が発した光の反射率が高い材料で反射層32は構成される。このため、その電極としての機能（接触抵抗やオーミック性）はn側オーミック電極31よりも劣る。なお、反射層32がn型層21の表面と接する場合は、少なくともn側オーミック電極31の形成されていない領域において接すればよい。あるいは、n側オーミック電極31が形成された以外の箇所に反射層32が局所的に形成され、n側オーミック電極31と接合層の間に反射層32がない構成としてもよい。ただし、後述する反射下地層を形成する場合は、反射下地層がn側オーミック電極31の形成されていない領域においてn型層21の表面と接する。

[0020] 上記の構造は、支持基板側接合層（接合層）101、半導体層側接合層（接合層）33を介して支持基板100に接合される。ここで、支持基板側接合層101は上記の構造と別体とされた支持基板100の主面に形成され、半導体層側接合層33は反射層32の全面を覆って形成される。支持基板側接合層101と半導体層側接合層33とは、ハンダを介して接合される。支持基板100として、導電性の材料、絶縁性の材料のいずれを用いることもできる。導電性の場合、n側オーミック電極31（n型層21）に対する電氣的接続は、支持基板100を介してとることができる。絶縁性の材料の場合は、表面に金属配線を形成する、もしくは、p型層23側の一部を除去してn型層21の一部を露出する構成とすることもできる。

[0021] 一方、図1におけるp型層23の上面（他方の主面）の全面には、p側オーミック電極41が形成される。p側オーミック電極41は、半導体層20が発する光に対して実質的に透明かつ導電性の材料で構成される。また、p側オーミック電極41の表面の一部には、p側電極42が形成される。ここで、p側電極42は、抵抗率の低い材料で厚く形成することができ、その電気抵抗は低い。一方、p側オーミック電極41には、半導体層20が発する光の透過率が高いことが要求され、この透過率が充分高くなるように薄く形成される。あるいは、実質的に透過率を向上させるために、光を透過させる開口部を分散して多く設けた構成としてもよい。このp側オーミック電極41とp側電極42とを組み合わせることによって、これらはp型層23に対する電極として有効に機能し、かつp側オーミック電極41で覆われかつp側電極42で覆われない領域から発光が取り出される。p型層23に対する電氣的接続は、p側電極42にワイヤボンディング等を施すことによってなされる。

[0022] この構成において、支持基板側接合層101と半導体層側接合層33とは、ハンダを介して接合されるため、例えばハンダに含まれるSn等が半導体層20側に拡散する場合がある。しかしながら、Snが拡散した場合であっても、n側電極とn型層との間のオーミック性や電流の広がりについては、悪影響が見られない。

[0023] また、この構成においては、光は半導体層20（発光層22）の全面において、主に図1中の上下方向に発せられる。このうち、上側に発せられた光は、前記の通り、p側オーミック電極41を透過して上方に発せられる。この光を遮る構造物は、図1においては総面積の小さいp側電極42のみである。一方、下側に発せられた光は、反射層32で上方に高い反射率で反射されるため、結局、前記と同様に上方に発せられる。この際、反射率が高くないn側オーミック電極31をメッシュ状あるいはドット状にしてその総面積を小さくし、大部分を反射率の高い反射層32で覆っているため、全体の反射率を高くすることができる。このようにn型層21側に反射層32を形成

することは、後述する製造方法において、基板接合と基板剥離を2回ずつ行うことによって実現できる。基板接合と基板剥離を1回ずつしか行わない従来の製造方法においては、n型層21側に反射層32を形成して発光効率（光の取り出し効率）を向上させることは困難であり、上記のように半導体層20の上下両方に対して光取り出し効率を向上させる構成をとることは困難である。

[0024] このため、この発光素子10においては、特に高い発光効率を得ることができる。なお、同様に支持基板と半導体層の間に反射層を設けた横型の発光素子も得ることができる。この構成については後述する。

[0025] また、図1の構成ではn側オーミック電極31、反射層32は共にn型層21と直接接している。このうち、n側オーミック電極31は電極として機能するためにn型層21と直接接する必要があるが、反射層32に電極としての機能は要求されないため、反射層32とn型層21とが直接接する必要はない。例えば、反射層32と半導体層20との間に他の層（反射下地層）を介在させてもよい。反射下地層には、光の透過率が高いことは要求されるが、低い電気抵抗は要求されないため、 SiO_2 や SiN_x 等の透明な絶縁層や、後述する製造方法において用いられるバッファ層等を反射下地層として用いることができる。この場合、こうした反射下地層中に開口部を設けてn型層21を局所的に露出させ、この開口部中においてn側オーミック電極31とn型層21とを接触させることができる。この場合、反射層32と反射下地層との組み合わせも適宜設定することができる。

[0026] この場合、図2に示されるような構造とすることができる。この構造においては、n側オーミック電極31は反射層32aを貫通して半導体層側接合層（接合層）33と接触することによって、n型層21と支持基板側接合層101との間の電氣的接合をとることができる。このため、この構造においては、その上面と下面との間で絶縁性のある層を反射層32aとして用いることができる。例えば、反射率の高い誘電体の多層構造として、 $\text{SiO}_2/\text{Al}/\text{SiO}_2$ 、 $\text{Al}_2\text{O}_3/\text{Al}/\text{Al}_2\text{O}_3$ 、 $(\text{HfO}_2/\text{SiO}_2)_n/\text{Hf}$

$\text{O}_2 / (\text{Sc}_2\text{O}_3 / \text{SiO}_2)_n / \text{Sc}_2\text{O}_3$ （ここで、 n は積層サイクル数、例えば $n=5$ ）、等、電気抵抗に関わらず反射率の高い層を用いることができる。

[0027] あるいは、反射下地層32bを用いた図3に示される構成とすることもできる。この場合、反射下地層32bは局所的に除去され、その中に n 側オーム電極31が形成される。反射下地層32bとしては、光の透過率が高い各種の材料を用いることができるが、少なくとも反射層32側においては前記と同様の誘電体層が設けられていることが、反射率を高めるという観点では好ましい。また、反射下地層として、後述するバッファ層（例えばAlN）を用いることもできる。

[0028] 上記の発光素子10は、以下に説明する製造方法で高い歩留まりで製造することができる。図4、5は、この発光素子10の製造方法を示す工程断面図である。この製造方法においては、半導体層20の基板として、第1の基板（成長基板）、第2の基板（転写用基板）、第3の基板（支持基板）の3種類が用いられる。ここで、第1の基板と第2の基板は製造工程の途中においてのみ用いられ、その後除去される。第3の基板は前記の支持基板100であり、製造後の発光素子10においてもそのまま用いられる。ここでは、単一の支持基板100を用いて前記の発光素子10が2個製造される場合について記載する。

[0029] ここでは、まず、図4（a）に示されるように、第1の基板（成長基板）50の上に、リフトオフ層51、バッファ層52を介して、 n 型層21、発光層22、 p 型層23を順次成長させる（成長工程）。

[0030] ここ、第1の基板（成長基板）50としては、リフトオフ層51、バッファ層52を介して、結晶性の高いIII族窒化物半導体（GaN等）からなる n 型層21をエピタキシャル成長させることのできるものが用いられ、例えばサファイア基板（（0001）基板）を用いることができる。その厚さは、例えば430 μm 程度である。

[0031] リフトオフ層51としては、半導体層20をこの上に結晶成長でき、かつ

化学的エッチング可能な材料であり、半導体層 20 を後でケミカルリフトオフによって成長基板 50 から剥離できる材料が用いられる。この材料としては、例えばスカンジウム (Sc) を用いることができ、スパッタリング法、真空蒸着法等によって成長基板 50 上に形成することができる。なお、その後、アンモニア雰囲気中で熱処理を行うことによってリフトオフ層 51 を窒化し、窒化スカンジウム (ScN) 層とする。窒化スカンジウムに代わり、結晶化したハフニウム、ジルコニウム、または、窒化クロム (CrN) を用いてもよい。

[0032] 次に、良好な結晶性の半導体層 20 を形成するための下地となるバッファ層 52 をリフトオフ層 51 の上にまず形成する。バッファ層 52 としては、用途に応じて GaN、AlGa_xN、AlN を用いることができるが、AlN が好ましい。その後、n 型層 21 (n 型 GaN 層)、発光層 22 (n 型 AlGa_xN 層等)、p 型層 23 (p 型 GaN 層や p 型 AlGa_xN 層) を順次形成する。これらはいずれも MOCVD 法等によって形成することができ、反応ガスや温度を適宜切り替えることによって、同一の反応炉において連続的にこれらを成長させることができる。バッファ層 52、n 型層 21、p 型層 23 の厚さはそれぞれ 20 nm、2500 nm、300 nm 程度とされる。発光層 22 は、良好な発光特性が得られる単量子井戸、多量子井戸構造等を持ち、その厚さはその構造に応じて適宜設定される。ここで、p 型層 23 は n 型層 21 よりも薄くされる。この構成についても、特許文献 2 等に記載の一般的な構成と同様である。

[0033] 次に、図 4 (b) に示されるように、発光領域 (発光素子 10 における半導体層 20) となるべき箇所に SiO₂ 層 53 を形成する。このためには、まず SiO₂ 層 53 を p 型層 23 の表面全体に CVD 法等によって形成し、その後でフォトリソグラフィを用いて、発光領域となるべき箇所にフォトレジストパターンを形成する。その後、このフォトレジストパターンをマスクとしてエッチング (ウェットエッチング、ドライエッチング) を行うことによって、発光領域となるべき箇所以外における SiO₂ 層 53 を除去した後でフォ

トレジスト層を除去すればよい。

[0034] その後、図4(c)に示されるように、このSiO₂層53をマスクとしてp型層23からリフトオフ層51までのドライエッチングを行う（素子分離工程）。この際、エッチングされる各層に応じてエッチングガスを適宜切り替えてエッチングを行うことが可能である。なお、この時点で前記のフォトレジスト層を残存させておいてもよい。例えばサファイアが成長基板50として用いられた場合においては、サファイアは難エッチング材料であるため、このエッチングは成長基板50の表面で停止し、p型層23、発光層22、n型層21、バッファ層52、リフトオフ層51の側面が露出する。

[0035] 次に、図4(d)に示されるように、SiO₂層53の上に、塗布や印刷等の方法によってポリイミド層（介在層）54を形成する。図4(d)においてはポリイミド層54はSiO₂層53の全面を覆って形成されている。その厚さは、0.3μm～5μmであることが好ましく、より好ましくは1μm～5μmであり、例えば2μm程度とすることができる。厚さが0.3μm未満では接合に必要な量が不足するおそれがあり、厚さが5μmを超えるとポリイミド層の柔軟性と高い熱膨張性（約 $25 \times 10^{-6} / \text{K}$ ）があるために、第1の基板と第2の基板とを後述のように熱膨張係数差が小さいまたは同一の材料とした場合であっても、リフトオフ時の第1の基板50と半導体層20の間の内部応力を相殺できず、リフトオフ時に半導体層にクラックが入りやすい。ポリイミド層54は、塗布や印刷によって形成された後で、例えば225℃程度の温度でキュアされる。

[0036] このように、介在層には第2の基板の熱膨張係数による内部応力相殺の効果を得るための接着力と硬さが求められる。なお、介在層の材料としては、ポリイミド系樹脂が最も好ましい。ポリイミド系よりもより柔らかい樹脂や耐熱性の低い樹脂、例えばシリコン系やレジストなどでは、同様に製造を行うことが可能ではあるものの、その厚さにかかわらず半導体層にクラックが入りやすい。

[0037] 一方、図4(e)に示されるように、上記の構造とは別に、第2の基板（

転写用基板) 60を準備する。第2の基板60は、その主体となる第2の基板主体61上にポリイミド層(介在層)62が形成されたものを用いることができる。第2の基板主体61としては、半導体層20を機械的に支持できる構成のものであり、かつ、第1の基板50およびIII族窒化物半導体の半導体層20との熱膨張係数差が小さい材料(例えば $4 \times 10^{-6} \sim 7 \times 10^{-6} / K$ の材料)であれば任意の材料のものを用いることができるが、成長基板50と同じ材料(サファイアなど)が特に好ましく用いられる。

[0038] 次に、図4(f)に示されるように、図4(d)の構造と第2の基板60とを、ポリイミド層54とポリイミド層62が接するように熱圧着して接合する(第1接合工程)。この際の温度は、前記のキュア温度よりも高いが、完全なイミド化が行なわれない範囲である250~300℃とする。これによって、ポリイミド層54とポリイミド層62が接合されて固化した状態となる。

[0039] この状態で、図4(g)に示されるように、リフトオフ層51を塩酸、硝酸等を用いてウェットエッチングすることによって除去し、成長基板50を剥離する(第1剥離工程)。この工程は、特許文献2に記載のケミカルリフトオフと同様である。なお、図4(g)以降では半導体層20の上下方向が図2(d)までとは逆転して示されている。

[0040] 次に、図4(h)に示されるように、バッファ層52をドライエッチングによって除去する。これによって図4(a)中のn型層21における成長基板50側だった表面が露出する。この際、図4(g)においてバッファ層52直下のn型層21もエッチングされるが、エッチング時間を制御することによって、n型層21のエッチング量を小さくすることが可能である。また、ドライエッチング条件を調整してエッチング面を粗面化すると高出力化することが可能である。なお、この際に、露出したポリイミド層62もエッチングされる場合もある。また、前記の反射下地層32bとしてバッファ層52を用いる場合には、バッファ層52を全面にわたり除去することは不要であり、この後に形成するn側オーミック電極31を設ける箇所のみにおいて

のみ局所的に除去すればよい。

- [0041] その後、図4（i）に示されるように、露出したn型層21の表面に、メッシュ状またはドット状のn側オーミック電極31を形成する（n側オーミック電極形成工程）。n側オーミック電極31としては、n型層21に対してオーミック接触をし、接触抵抗が小さなTi／Al／Cr（n型層21側から順にTi層、Al層、Cr層とした積層構造）が用いられる。この構成の電極は、n型層21との間の電氣的接触をとるという点においては有効であるが、半導体層20が発した光を反射させるという点においては、その反射率は高くない。なお、n側オーミック電極31のパターンはメッシュ状やドット状である必要はなく、n型層21との間の接触抵抗が低くかつn型層21がこれによって覆われる面積を小さくできる限りにおいて、その形状は任意である。n側オーミック電極31は、例えばフォトリソグラフィによってレジストパターンを形成した後に、上記の材料を真空蒸着等の方法によって成膜し、その後でレジストパターンを除去することによって形成することができる。
- [0042] 次に、図4（j）に示されるように、n側オーミック電極31を含んだn型層21の表面を覆って反射層32、半導体層側接合層33を形成する（反射層形成工程）。反射層32の材料としては、前記のn側オーミック電極31と異なり、n型層21に対する電極特性としては劣るが半導体層20が発した光に対する反射率が高い導電性材料として、ルテニウム（Ru）、ロジウム（Rh）、Mo（モリブデン）、W（タングステン）、Al（アルミニウム）等の金属材料を用いることができる。あるいは、図2における反射層32aのように導電性が要求されない場合には、SiO₂、HfO₂、Sc₂O₃、TiO₂、Al₂O₃、SiN等からなる誘電体層を含む多層膜構造のものを用いることができる。
- [0043] また、反射層32を多層構造とした場合には、その中に、ハンダの構成元素である錫（Sn）等の拡散に対してバリア性のある層を挿入することによって、ハンダが半導体層20に与える悪影響をより低減することができる。

このバリア性のある層を構成する材料としては、例えばクロム（C r）や上記の誘電体材料を用いることができる。

[0044] 半導体層側接合層 3 3 としては、ハンダを用いて容易かつ強固に接合が可能である A u が特に好ましく用いられる。

[0045] なお、図 4（j）においては、反射層 3 2、半導体層側接合層 3 3 は n 型層 2 1 の全面を覆っているが、十分な発光面積が確保できる限りにおいて、全面を覆う必要はない。また、後述する第 2 接合工程以降において半導体層側接合層 3 3 がなくとも十分な接合強度が得られる場合においては、半導体層側接合層 3 3 は不要である。

[0046] 次に、図 5（k）に示されるように、上記の構造とは別に、支持基板（第 3 の基板）1 0 0 の上に支持基板側接合層 1 0 1 を形成した構造を作成する。支持基板 1 0 0 としては、導電性の材料で構成されかつ十分な機械的強度をもったものを用いることができる。支持基板側接合層 1 0 1 としては、半導体層側接合層 3 3 と同様に A u を用いることができる。ただし、支持基板側接合層 1 0 1 と支持基板 1 0 0 との間の密着性を高めるために、これらの間に適宜他の金属材料からなる層を挿入してもよい。

[0047] その後、図 5（l）に示されるように、図 4（j）の構造と図 5（k）の構造とを、半導体層側接合層 3 3 と支持基板側接合層 1 0 1 とを接合することによって、一体化する（第 2 接合工程）。この接合には、例えばハンダを用いることができる。ハンダの材料としては、例えば金（A u）－錫（S n）合金を用いることができる。

[0048] 次に、図 5（m）に示されるように、ポリイミド層（介在層）5 4、6 2 を、アルカリ性のトリメチルアンモニウムハイドライド：TMAH）や希硫酸、硫酸過水等を用いてウェットエッチングする。これによって、第 2 の基板 6 0（第 2 の基板主体 6 1）を半導体層 2 0 等から再び剥離することができる（第 2 剥離工程）。なお、図 5（m）以降では、半導体層 2 0 の上下方向は再び図 4（a）～（d）と同じ方向として示されている。

[0049] その後、図 5（n）に示されるように、露出した S i O₂ 層 5 3 をウェット

エッチングによって除去する。これによって、p型層23の表面が露出する。

[0050] その後、図5(o)に示されるように、露出したp型層23の表面にp側オーミック電極41を形成する(p側オーミック電極形成工程)。p側オーミック電極41を構成する材料としては、光透過率が充分高くなる程度に薄い、もしくは、微細な開口部を複数有するNi/Au層(p型層23に近い側からニッケル(Ni)層、金(Au)層が順次形成された多層構造)またはITO(Indium Tin Oxide)、IMO(Indium Molybdenum Oxide)、IZO(Indium Zinc Oxide)、GZO(Gallium Zinc Oxide)、AZO(Aluminum Zinc Oxide)等の酸化導電膜を用いることができる。このため、半導体層20が発した光はp側オーミック電極41を透過することができる。一方、p側オーミック電極41の上にワイヤボンディング等を施すことは困難である。なお、図5(o)ではp側オーミック電極41はp型層23の全面を覆っているが、前記の反射層32等と同様に、充分な発光特性(電流拡散性)が確保できる限りにおいて、全面を覆う必要はない。また、p側オーミック電極41を構成する材料は、発光波長に応じて適宜設定することができ、例えば可視光の発光をするLEDの場合には、ITO等の酸化導電膜が特に有効である。

[0051] 次に、図5(p)に示されるように、外部接続用のp側電極42をp側オーミック電極41の上に局所的に形成する(p側電極形成工程)。p側電極42としては、抵抗率の小さなTi/Au層等を充分厚く形成したものを用いることができる。その形成方法は、前記のn側オーミック電極31と同様である。半導体層20が発した光はp側電極42を透過できないために、これによって遮光されるが、この面積を小さくすることによって、充分な発光面積を確保することができる。また、p側電極42を充分厚くすることにより、この上にワイヤボンディングを施すことができる。

[0052] 以上により、図1の構成の発光素子10が2個製造される。これらの分離が必要であれば、図5(p)における2つの半導体層20間において露出し

た支持基板 100 を切断すればよい。3 個以上の発光素子 10 を製造する場合においても、それぞれ単一の成長基板（第 1 の基板）50、第 2 の基板 60、支持基板（第 3 の基板）100 を用いて、同様に製造することができる。

[0053] この製造方法においては、成長基板（第 1 の基板）50 を剥離する第 1 剥離工程（図 4（g））、第 2 の基板（転写用基板）60 を剥離する第 2 剥離工程（図 5（m））の 2 回において、ウェットエッチングを用いて基板を剥離する工程が行われる。ここで、特に第 1 剥離工程は、特許文献 2 に記載されたケミカルリフトオフと同様の工程である。

[0054] 特許文献 1 に記載されるレーザーリフトオフや特許文献 2 に記載されるケミカルリフトオフにおいては、一般的には、成長基板上に半導体層を成長させ、半導体層の成長基板と反対側（他方の主面側）に他の基板をハンダ等を用いて強固に接合し、その後で成長基板を剥離して半導体層の一方の主面側を露出させる。この際、成長基板としては、良好な特性の半導体層が得られるという観点から、前記と同様にサファイアが用いられる場合が多い。一方、他の基板としては、p 型層への配線としても使用できるように、導電性のものが用いられる場合が多い。このため、一般的には、他の基板は成長基板と異なる材料で構成される場合が多い。こうした場合には、両者の熱膨張係数の差に起因した応力が発生し、レーザーリフトオフやケミカルリフトオフを行う際に、半導体層にクラックが生ずる場合があった。

[0055] これに対して、上記の製造方法の第 1 剥離工程においては、成長基板（第 1 の基板）50 と第 2 の基板 60 の主体（第 2 の基板主体 61）を同じ材料（サファイア）とすることができる。このため、同じようにレーザーリフトオフやケミカルリフトオフを用いた場合においても、これらの間における熱膨張係数の差は無い。更に、半導体層 20 と第 2 の基板主体 61 とは、接合を維持できる適度な厚さのポリイミド層（介在層）54、62 を介して接合されている。このため、クラックは発生しにくい。第 2 剥離工程においては、第 2 の基板主体 61 と支持基板（第 3 の基板）100 とは異なる材料とな

るが、ポリイミド層（介在層）54、62を介してこれらが接合されているため、半導体層20の内部応力はリフトオフ層を介する場合に比べて小さく、やはりクラックは発生しにくい。

[0056] すなわち、上記の製造方法においては、第1剥離工程、第2剥離工程のどちらにおいても、半導体層20にクラックが発生しにくい。このため、高い歩留まりで発光素子10を製造することができる。

[0057] なお、上記の例においては、第1剥離工程においてケミカルリフトオフを使用したか、その代わりに特許文献1等に記載のレーザーリフトオフを用いることもできる。いずれの場合においても、成長基板50、第2の基板主体61は剥離後に再使用できるため、特にこれらの材料として高価なサファイアが使用される場合には、上記の製造方法によって製造コストを低下させることができる。

[0058] 上記の製造方法の変形例となる製造方法の工程断面図を図6、7に示す。この製造方法においては、p側オーミック電極41を初期の段階でp型層23の上に形成する。これによって、発光を取り出す面となるp型層23の表面が製造工程の途中でp側オーミック電極41によって保護される。

[0059] まず、図6（a）に示されるように、p型層23までの形成（図4（a））に引き続き、p側オーミック電極41もこの上に形成し、オーミック接合形成のための熱処理をする（p側オーミック電極形成工程）。

[0060] その後、SiO₂層53の形成（図6（b））、素子分離工程（図6（c））、ポリイミド層54の形成（図6（d））、第2の基板60側の準備（図6（e））、第1接合工程（図6（f））、第1剥離工程（図6（g））、バッファ層52の除去（図6（h））、n側オーミック電極形成工程と反射層形成工程（図6（i））、第2接合工程（図6（j））、第2剥離工程（図6（k））、SiO₂層53の除去（図7（l））、p側電極形成工程（図7（m））、のそれぞれが、前記と同様に行われる。ただし、素子分離工程（図6（c））においては、初めにp側オーミック電極41をエッチングした後でp型層23以下のエッチングが行われる。p側オーミック電極41と

p型層23等とは材料が大きく異なるために、これらのドライエッチングを行なう際にはガスを切り替えて行う必要がある。p側オーミック電極41を薄く構成すれば、そのエッチングは特に容易である。

[0061] このように、図6、7に記載の製造方法によっても上記の発光素子10を製造することができる。

[0062] また、上記の製造方法を用いて、横型の発光素子を製造することもできる。ここで、横型の発光素子とは、前記の発光素子10とは異なり、半導体層における同じ側から外部接続用のp側電極と外部接続用のn側電極の両方を取り出す構成とされた発光素子である。ここでは、支持基板は半導体層の一方の主面側に接合され、外部接続用のp側電極と外部接続用のn側電極の両方は他方の主面側に設けられる。図8(a)～(k)は、この場合の製造方法を示す工程断面図である。ここで、第1剥離工程までの工程(図4(a)～(g)に対応)については、前記の製造方法と同様であるため、説明は省略する。図8(a)は、この第1剥離工程直後の形態を示している。

[0063] 図8(b)に示されるように、リフトオフ層51が除去された後のバッファ層52の表面に、反射層32、半導体層側接合層33を形成する。ここでは、成長基板50が存在した側のn型層21の表面からn型層21への電氣的接続をとる必要はなく、かつ半導体層20が発する光はバッファ層52を透過するため、バッファ層52は除去してもしなくても良い。また、この際の露出面を粗面化处理すると高出力化が図れる。ただし、この場合においても、成長基板50が存在した側で光を反射させることが必要となるため、反射層32を図4(j)と同様に形成する。また、反射層32が形成された側を支持基板100に接合するために、図4(j)と同様に半導体層側接合層33を形成する。ただし、図4(j)と異なり、n側オーミック電極31はここでは形成しない。

[0064] 次に、図7(c)に示されるように、支持基板(第3の基板)100の上に支持基板側接合層101を形成した構造を作成する。この工程は図5(k)と同様である。

- [0065] 次に、図8（d）に示されるように、図8（b）の構造と図8（c）の構造とを、半導体層側接合層33と支持基板側接合層101とを接合することによって一体化する（第2接合工程）。その後、図8（e）に示されるように、ポリイミド層54、62を除去することによって、第2の基板60を半導体層20等から再び剥離する（第2剥離工程）。これらの工程は、図5（l）、図5（m）と同様である。
- [0066] 次に、図8（f）に示されるように、 SiO_2 層53を、発光領域の形状となるように再度パターニングする。この工程は、図4（b）におけるパターニングと同様に行うことができる。
- [0067] 次に、図8（g）に示されるように、 SiO_2 層53が除去された領域におけるp型層23、発光層22をエッチングして図中におけるn型層21の上面を露出させる（半導体層エッチング工程）。このエッチングは、図4（c）におけるエッチングと同様に行うことができるが、今回は、n型層21は残存した状態とする。
- [0068] 次に、図8（h）に示されるように、 SiO_2 層53を除去する。この工程は、図5（n）と同様に行うことができる。
- [0069] 次に、図8（i）に示されるように、露出したp型層23の表面にp側オーミック電極41を形成した（p側オーミック電極形成工程）後で、図8（j）に示されるように、p側電極42を形成する（p側電極形成工程）。これらの工程は、図5（o）（p）と同様である。
- [0070] 次に、図8（k）に示されるように、露出したn型層21の表面（図中の上側の面）に、n側オーミック電極31を形成する。この発光素子においては、前記の例と異なり、n型層21が形成された面から発光は取り出されない。このため、n側オーミック電極31は、透光性の高いメッシュ状やドット状である必要はなく、例えばこの上にワイヤボンディングが可能である形状、大きさとすることができる。
- [0071] このように、同様に第1接合工程、第1剥離工程、第2接合工程、第2剥離工程を用いて、横型の発光素子を製造することもできる。この場合におい

ても、特に第1剥離工程（リフトオフ層の除去）の際に、半導体層にクラックが生じにくいため、高い歩留まりでこの発光素子を製造することができる。また、発光を取り出さない側である図8（k）における下側に高い反射率をもつ反射層32が形成されるため、高い発光効率を得ることができる。なお、p側オーミック電極形成工程を成長工程の後に行うことができる点についても、前記の縦型の発光素子の場合と同様である。

[0072] また、反射層32とn型層21との間がオーミック接触する場合には、半導体層エッチング工程（図8（g））において、露出したn型層21、バッファ層52を完全に除去して反射層32を主面側（図中の上側）に局所的に露出させ、ここにn側電極を形成して横型の発光素子とすることもできる。あるいは、更に反射層32も除去して半導体層側接合層33を主面側に露出させ、ここにn側電極を形成して横型の発光素子とすることもできる。すなわち、横型の発光素子の場合には、n側電極の取り出し方法としては、各種のものを用いることができる。

[0073] なお、更に発光効率を高めるために、p型層23の表面に様々な処理を施すこともできる。この処理としては、例えば細かな凹凸を形成する、p型層23の表面に他の膜を形成する、等がある。これらの処理は、上記のそれぞれの製造方法において、例えば図4（b）の直前又は図5（o）の直前、図6（a）の直前、図8（i）の直前、において行うことが可能である。

[0074] また、前記の通り、第1剥離工程においては、従来より知られるケミカルリフトオフ、レーザーリフトオフを用いることができ、例えば成長基板（第1の基板）50としてサファイアを用いた場合において、これを剥離することは容易である。一方、第2の基板主体61としては、第1の基板50と同じ材料を用いることが好ましいが、同じ材料を主体とし、これに第2剥離工程を容易とするための構造を設けたものを使用することもできる。特に、半導体層の成長基板である第1の基板や発光素子における最終的な支持基板となる第3の基板と異なり、第2の基板は、製造工程の途中において一時的に半導体層等を支持する目的のみのために用いられるため、その構造に対する

自由度が高い。このため、第2剥離工程が容易となるような構造を適宜選択して用いることができる。

[0075] 図9は、この一例である第2の基板160の構成を示す断面図である。この場合の第2の基板160の主体はサファイア基板161となる。その表面の周辺端部以外の領域には、リフトオフ層51と同様にクロム(Cr)やスカンジウム(Sc)からなる第2リフトオフ層162が形成される。更に、この周辺端部を含めた全面を覆ってポリイミド層163が形成される。

[0076] 第2剥離工程(図4(e))においては、前記の通り、ポリイミド層(介在層)54、62は、例えばアルカリ性のトリメチルアンモニウムハイドライド:TMAH)や希硫酸、硫酸過水等を用いてウェットエッチングでき、これによって第2の基板主体61を剥離することができる。しかしながら、ポリイミドのこれらの薬液によるエッチング速度は高くないため、第2の基板主体61が剥離されるまでには長時間を要する。これに対して、図7に示された第2の基板160を用いた場合には、ポリイミド層163の端部のみがエッチングされれば、中の第2リフトオフ層162の端部が露出する。その後、第1剥離工程(図4(g))と同様に、塩酸、硝酸等を用いて第2リフトオフ層162を除去することができ、第2の基板主体161は剥離される。この際、第2リフトオフ層162のエッチング速度は、ポリイミド層162のエッチング速度よりも高い。このため、この第2の基板160を用いることにより、第2剥離工程の処理速度を高めることができる。

[0077] なお、この場合においても、ポリイミド層(介在層)54、163によって、半導体層20が第2の基板主体161と接合されている点については、前記の例と同様である。このため、第1剥離工程において半導体層20にクラックが発生しにくいことは同様である。

[0078] (実施例1)

実際に、図6、7の製造方法によって縦型のLEDを製造し、その発光特性を調べた。ここで、成長基板(第1の基板)50としては、厚さ430 μ mの(0001)サファイアの上に厚さ1.0 μ mのAlNテンプレート層

が形成された基板を用いた。その上に、リフトオフ層51として厚さ20nmのSc層を形成し、アンモニア雰囲気で窒化処理を行った。この上に、高温で厚さ0.8μmのAlN単結晶からなるバッファ層52を成長させ、MOCVD法を用いて、半導体層20となるn型層（n型AlGaIn層：厚さ0.8μm）、発光層22（InAlGaIn層：厚さ340nm）、p型層（p型AlGaIn層：厚さ30nm）を順次形成した。p型AlGaIn層上のp側オーミック電極41として、合計厚が50nmであり開口率が20%とされたNi/Au層が用いられた。

[0079] 図6（e）における第2の基板主体61としては、成長基板（第1の基板）50と同一のサファイア基板が用いられた。ポリイミド層54、62としては、厚さ2μmのものが用いられ、これらを接合する第1接合工程（図6（f））は280℃で行われた。第1剥離工程（図6（g））は、リフトオフ層51であるSc層（ScN層）を、塩酸を用いてウェットエッチングすることによって行われた。その後、バッファ層52（AlN）をエッチングした後に露出したn型AlGaIn層（n型層21）表面に、n側オーミック電極31として、10μmφ、100μmピッチのTi/Al/Cr層（厚さ20nm/100nm/50nm）を形成した。この上に、反射層32、半導体層側接合層33として、Ru/Cr/Au層（厚さ50nm/50nm/300nm）を形成した（図6（i））。

[0080] 支持基板（第3の基板）100としては、Si基板が用いられ、支持基板側接合層101としては、Ti/Pt/Au/Sn/Au層（厚さ20nm/200nm/100nm/200nm/700nm）が用いられた。第2接合工程（図6（j））においては、上記Au/Sn/Auにより構成されるハンダを用いて半導体層側接合層33と支持基板側接合層101を280℃で接合した。

[0081] 第2剥離工程（図6（k））においては、TMAHを用いてポリイミド層（介在層）54、62を除去した。その後、SiO₂層53を除去してから電極のオーミック化のために400℃の熱処理を行った後、露出したp側オー

ミック電極 4 1 の端部に局所的に外部接続用の p 側電極 4 2 として T i / A u 層を厚く形成した。これによって、図 1 に示された構造の L E D が製造された。

[0082] この L E D の特性を測定したところ、光出力 $P_o = 1.5 \text{ mW}$ 、順方向電圧 $V_f = 4.35 \text{ V}$ 、順電流 $I_f = 20 \text{ mA}$ であった。また、発光も均一であり、10 個の L E D において、発光異常が観測されたものはなかった。すなわち、良好な特性の縦型 L E D が高い歩留まりで得られた。

[0083] (比較例 1)

上記の実施例 1 における第 2 の基板として、前記の支持基板 100 と同様の S i 基板を用い、これを介在層 (ポリイミド層) ではなく、ハンダを用いて p 型層側に接合した後に、成長基板を第 1 剥離工程と同様に剥離して n 型層を露出させ、n 側オーミック電極として T i / A l / C r 層、n 側オーミック電極の上の外部接続用の n 側電極として上記の p 側電極と同様の T i / A u 層を局所的に形成した。これにより、実質的な発光面積を実施例 1 と同一とし、半導体層からの発光は実施例 1 と反対側から取り出される構成とした。

[0084] その結果、 P_o 、 V_f 、 I_f については実施例 1 と同様の特性が得られた。しかしながら、発光異常は 10 チップ中 2 チップで観測された。この原因は、ハンダからの不純物拡散によると考えられる。

[0085] (比較例 2)

実施例 1 において局所的に形成された n 側オーミック電極 3 1 の代わりに、全面に厚い T i / A l / C r 層を形成し、反射層を形成しない構造を作成した。その結果、 $V_f = 4.20 \text{ V}$ 、 $I_f = 20 \text{ mA}$ であり、ダイオード特性としては良好であったものの、n 層側の反射層がないために、 P_o は 0.6 mW と低い値となった。

[0086] (実施例 2)

実施例 1 におけるポリイミド層 5 4、6 2 を $7 \mu\text{m}$ と厚くして、他は実施例 1 と同様とした。その結果、同様の特性の L E D を得ることができた。た

だし、半導体層の一部にクラックが発生しているのが確認された。

[0087] (実施例3)

実施例1と成長基板、リフトオフ層、半導体層等を同様とし、図8の製造方法を用いて横型のLEDを製造した。SiO₂層の厚さは1 μmとした。ここで、図8(b)における反射層32として厚さ50 nmのMo層、半導体層側接合層33として実施例1と同様のTi/Au層を形成した。支持基板100、支持基板側接合層101としては、実施例1と同様として、ハンダ及びその接合温度も同様とした。ただし、転写用基板(第2の基板)60と窒化アルミニウム焼結基板を用いた。その後、第2剥離工程(図8(e))後に露出したSiO₂層53を成形してから(図8(f))、エッチングを行うことによってn型層21を露出させた(図8(g))。その後、SiO₂層53を除去した(図8(h))後に、露出したp型層23の上に実施例1と同様のp側オーミック電極41、外部接続用のp側電極42を形成した。その後、露出したn型層21の上にn側オーミック電極31として、実施例1と同様であるがパターン化されていないTi/Al/Cr層を形成した。これにより、横型のLEDが製造された。

[0088] このLEDの特性を測定した結果、 $P_o = 1.0 \text{ mW}$ 、 $V_f = 4.5 \text{ V}$ 、 $I_f = 20 \text{ mA}$ となった。すなわち、横型のLEDである実施例3においても、良好な特性が得られることが確認された。なお、反射層32として、上記のMo層の代わりに、厚さ100 nmのAl層と厚さ500 nmのSiO₂層の積層構造を用いた場合であっても同様の結果が得られた。

符号の説明

- [0089] 10 発光素子
20 半導体層
21 n型Ga_{0.9}N層 (n型III族窒化物半導体層：n型層)
22 発光層
23 p型Ga_{0.9}N層 (p型III族窒化物半導体層：p型層)
31 n側オーミック電極

- 3 2、3 2 a 反射層
- 3 2 b 反射下地層
- 3 3 半導体層側接合層（接合層）
- 4 1 p側オーミック電極
- 4 2 p側電極
- 5 0 成長基板（第1の基板）
- 5 1 リフトオフ層
- 5 2 バッファ層
- 5 3 SiO₂層
- 5 4、6 2、1 6 3 ポリイミド層（介在層）
- 6 0、1 6 0 転写用基板（第2の基板）
- 6 1、1 6 1 第2の基板主体
- 1 0 0 支持基板（第3の基板）
- 1 0 1 支持基板側接合層（接合層）
- 1 6 2 第2リフトオフ層

請求の範囲

- [請求項1] n型ⅠⅠⅠ族窒化物半導体層と、発光層と、p型ⅠⅠⅠ族窒化物半導体層とが含まれる積層構造をもち、前記n型ⅠⅠⅠ族窒化物半導体層が接合層を介して支持基板と接合され、前記n型ⅠⅠⅠ族窒化物半導体層と前記接合層との間に設けられた反射層を具備し、前記p型ⅠⅠⅠ族窒化物半導体層の主面側から光を発することを特徴とする発光素子。
- [請求項2] 前記反射層が、金属または誘電体多層膜からなることを特徴とする請求項1に記載の発光素子。
- [請求項3] 前記n型ⅠⅠⅠ族窒化物半導体層と前記接合層との間に、前記n型ⅠⅠⅠ族窒化物半導体層と接して局所的に形成されたn側オーミック電極をさらに具備することを特徴とする請求項1または2に記載の発光素子。
- [請求項4] 前記反射層と前記n型ⅠⅠⅠ族窒化物半導体層の間には、前記n型ⅠⅠⅠ族窒化物半導体層と接し、かつ、前記n側オーミック電極と重複しない位置に、前記光を透過させる反射下地層をさらに具備することを特徴とする請求項3に記載の発光素子。
- [請求項5] 前記反射下地層は、前記積層構造の成長時に使用され、成長用基板と前記n型ⅠⅠⅠ族窒化物半導体層との間に形成された単結晶のAlNバッファ層を含むことを特徴とする請求項4に記載の発光素子。
- [請求項6] 前記反射下地層における少なくとも前記反射層側において誘電体層が設けられたことを特徴とする請求項4または5に記載の発光素子。
- [請求項7] 前記反射層は、ルテニウム(Ru)、ロジウム(Rh)、モリブデン(Mo)、又はアルミニウム(Al)を含むことを特徴とする請求項1から請求項6までのいずれか1項に記載の発光素子。
- [請求項8] 前記反射層は、誘電体からなる多層構造を具備し、前記誘電体には少なくともSiO₂、HfO₂、Sc₂O₃、TiO₂、Al₂O₃、SiNが含まれることを特徴とする請求項1から請求項7までのいずれか

1 項に記載の発光素子。

[請求項9] 前記 p 型 III 族窒化物半導体層の上に形成され、前記半導体層が発する光を一部透過させるあるいはメッシュ形状を有する p 側オーミック電極と、前記 p 側オーミック電極を局所的に覆って前記 p 側オーミック電極と接する p 側電極と、を具備することを特徴とする請求項 1 から請求項 8 までのいずれか 1 項に記載の発光素子。

[請求項10] n 型 III 族窒化物半導体層と、発光層と、 p 型 III 族窒化物半導体層とが含まれる積層構造をもち、前記 n 型 III 族窒化物半導体層が支持基板に接合層を介して接合された構成を具備する発光素子の製造方法であって、

第 1 の基板上にリフトオフ層を介して前記積層構造を、前記 n 型 III 族窒化物半導体層、前記発光層、前記 p 型 III 族窒化物半導体層の順に形成する成長工程と、

前記 p 型 III 族窒化物半導体層の主面側を、介在層を介して第 2 の基板に接合する第 1 接合工程と、

前記リフトオフ層を除去して前記第 1 の基板を前記積層構造から剥離する第 1 剥離工程と、

前記積層構造における前記 n 型 III 族窒化物半導体層の主面側に、n 側オーミック電極を局所的に形成する工程と、前記発光層が発する光を反射させる反射層を形成する反射層形成工程とを有し、

前記反射層に接合層を介して前記支持基板を接合する第 2 接合工程と、

前記介在層を除去して前記第 2 の基板を前記半導体層から剥離する第 2 剥離工程と、

を具備することを特徴とする発光素子の製造方法。


[請求項11] 前記第 2 の基板の室温での熱膨張係数が $4 \times 10^{-6} \sim 7 \times 10^{-6}$ /K の範囲であることを特徴とする請求項 10 に記載の発光素子の製造方法。

- [請求項12] 前記第1の基板と前記第2の基板とを同一の材料で構成することを特徴とする請求項10または11に記載の発光素子の製造方法。
- [請求項13] 前記第1の基板及び前記第2の基板の主体をサファイアとすることを特徴とする請求項12に記載の発光素子の製造方法。
- [請求項14] 前記介在層をポリイミド系の樹脂材料で構成することを特徴とする請求項10から請求項13までのいずれか1項に記載の発光素子の製造方法。
- [請求項15] 前記介在層の厚さを $0.3\mu\text{m}$ 以上 $5.0\mu\text{m}$ 以下とすることを特徴とする請求項14に記載の発光素子の製造方法。
- [請求項16] 前記第1剥離工程と前記反射層形成工程の間に、露出した前記n型III族窒化物半導体層の表面に局所的にn側オーミック電極を形成するn側オーミック電極形成工程を具備し、
前記反射層形成工程において、前記反射層を、少なくとも前記n側オーミック電極が形成されない前記n型III族窒化物半導体層の表面に形成することを特徴とする請求項10から請求項15までのいずれか1項に記載の発光素子の製造方法。
- [請求項17] 前記反射層形成工程において、前記n型III族窒化物半導体層との間に反射下地層を介在させて前記反射層を形成することを特徴とする請求項16に記載の発光素子の製造方法。
- [請求項18] 前記成長工程と前記第1接合工程の間において、前記p型III族窒化物半導体層の主面側にp側オーミック電極を形成することを特徴とする請求項10から請求項17に記載の発光素子の製造方法。
- [請求項19] 前記第2剥離工程の後において、前記p型III族窒化物半導体層の主面側から前記積層構造を局所的にエッチングすることによって前記主面側において前記n型III族窒化物半導体層、前記反射層、前記接合層、のいずれかを局所的に露出させる半導体層エッチング工程と、
前記主面側において局所的に露出した前記n型III族窒化物半導


体層、前記反射層、前記接合層、のいずれかの表面に n 側電極を形成する n 側電極形成工程と、

を具備することを特徴とする請求項 10 から請求項 18 までのいずれか 1 項に記載の発光素子の製造方法。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]



[図8]



[図9]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2013/081581

A. CLASSIFICATION OF SUBJECT MATTER

H01L33/10(2010.01)i, H01L21/205(2006.01)i, H01L33/32(2010.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L33/00-33/64, H01L21/205

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2014
Kokai Jitsuyo Shinan Koho	1971-2014	Toroku Jitsuyo Shinan Koho	1994-2014

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	WO 2012/111379 A1 (Sumitomo Electric Industries, Ltd.), 23 August 2012 (23.08.2012), paragraphs [0057], [0079], [0119] to [0123]; fig. 6 & JP 2012-169481 A & US 2012/0205661 A1 & CN 102822998 A & KR 10-2012-0114403 A & TW 201246593 A	1, 2, 7, 9 3-6, 8, 10-19
Y	JP 2009-231323 A (DOWA Electronics Materials Co., Ltd.), 08 October 2009 (08.10.2009), paragraph [0030]; fig. 1 (Family: none)	3-6, 8, 10-19

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
22 January, 2014 (22.01.14)

Date of mailing of the international search report
04 February, 2014 (04.02.14)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2013/081581

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2008-159628 A (Rohm Co., Ltd.), 10 July 2008 (10.07.2008), paragraph [0053]; fig. 4 (Family: none)	14, 15
A	JP 2007-221029 A (Sony Corp.), 30 August 2007 (30.08.2007), entire text; all drawings & US 2008/0173885 A1 & EP 1821346 A2 & KR 10-2007-0083214 A & CN 101127383 A	1-19
A	JP 2003-347587 A (Matsushita Electric Industrial Co., Ltd.), 05 December 2003 (05.12.2003), entire text; all drawings & US 2004/0110395 A1	1-19

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H01L33/10(2010.01)i, H01L21/205(2006.01)i, H01L33/32(2010.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H01L33/00-33/64, H01L21/205

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 4 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 4 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 4 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X Y	WO 2012/111379 A1（住友電気工業株式会社）2012.08.23, [0057]、[0079]、[0119]－[0123]、[図6] & JP 2012-169481 A & US 2012/0205661 A1 & CN 102822998 A & KR 10-2012-0114403 A & TW 201246593 A	1, 2, 7, 9 3-6, 8, 10-19
Y	JP 2009-231323 A（DOWAエレクトロニクス株式会社）2009.10.08, 【0030】、【図1】（ファミリーなし）	3-6, 8, 10-19
Y	JP 2008-159628 A（ローム株式会社）2008.07.10, 【0053】、【図	14, 15

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

2 2 . 0 1 . 2 0 1 4

国際調査報告の発送日

0 4 . 0 2 . 2 0 1 4

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）
郵便番号100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

下村 一石

2 K

3 8 1 0

電話番号 03-3581-1101 内線 3255

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
	4】 (ファミリーなし)	
A	JP 2007-221029 A (ソニー株式会社) 2007.08.30, 全文、全図 & US 2008/0173885 A1 & EP 1821346 A2 & KR 10-2007-0083214 A & CN 101127383 A	1-19
A	JP 2003-347587 A (松下電器産業株式会社) 2003.12.05, 全文、全図 & US 2004/0110395 A1	1-19