

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-236111

(P2004-236111A)

(43) 公開日 平成16年8月19日(2004.8.19)

(51) Int.Cl.⁷

H03B 5/18

H03B 5/12

F I

H03B 5/18

H03B 5/12

C

G

テーマコード (参考)

5 J 0 8 1

審査請求 未請求 請求項の数 6 O L (全 8 頁)

(21) 出願番号 特願2003-23836 (P2003-23836)

(22) 出願日 平成15年1月31日(2003.1.31)

(71) 出願人 000006231

株式会社村田製作所

京都府長岡京市天神二丁目26番10号

(74) 代理人 100091432

弁理士 森下 武一

(72) 発明者 荒俣 智英

京都府長岡京市天神二丁目26番10号

株式会社村田製作所内

(72) 発明者 大江 修

京都府長岡京市天神二丁目26番10号

株式会社村田製作所内

Fターム(参考) 5J081 AA03 AA11 BB01 CC42 DD03

DD21 DD25 DD26 EE02 EE03

EE09 EE18 GG05 KK01 KK02

KK07 KK09 KK11 LL01 LL07

MM01 MM06 MM07


(54) 【発明の名称】 電圧制御発振器、複合モジュールおよび通信装置

(57) 【要約】

【課題】 小型化が可能で、部品配置や内層パターンの制約が少ない電圧制御発振器、複合モジュールおよび通信装置を提供する。

【解決手段】 共振回路2は、チョークコイルL4と、可変容量ダイオードD1と、結合コンデンサC9、C10と、共振用コンデンサC11と、インダクタンス素子である共振器SL2と、バイパスコンデンサC12とで構成されている。増幅回路3は、緩衝増幅用トランジスタTr1と、発振用トランジスタTr2と、バイアス抵抗R1～R4と、コンデンサC4～C7と、バイパスコンデンサC1、C3と、結合コンデンサC2と、チョークコイルSL1と、共振用コンデンサC8と、共振用インダクタSL3とで構成されている。発振用トランジスタTr2のベースとグランドとの間に電氣的に接続されるバイアス抵抗R3が、一端がグランドに電氣的に接続された共振器SL2を介して接地している。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

増幅回路と共振回路を備えた電圧制御発振器において、前記増幅回路のトランジスタのベースとグランドとの間に電氣的に接続された抵抗が、前記共振回路に含まれかつ一端がグランドに電氣的に接続されたインダクタンス素子を介してグランドに接続されていることを特徴とする電圧制御発振器。

【請求項 2】

複数の絶縁層と複数の電極を積層して構成した回路基板上に、複数の電子部品を搭載した電圧制御発振器において、

増幅回路と共振回路を備え、前記増幅回路のトランジスタと、該トランジスタのベースとグランドとの間に電氣的に接続された抵抗とが前記回路基板上に搭載され、前記抵抗が、前記共振回路に含まれかつ一端がグランドに電氣的に接続されたインダクタンス素子を介してグランドに接続されていることを特徴とする電圧制御発振器。 10

【請求項 3】

前記インダクタンス素子がマイクロストリップラインおよびストリップラインのいずれか一つであることを特徴とする請求項 1 または請求項 2 に記載の電圧制御発振器。

【請求項 4】

前記インダクタンス素子がチップコイルであることを特徴とする請求項 1 または請求項 2 に記載の電圧制御発振器。

【請求項 5】

第 1 の回路ブロックと第 2 の回路ブロックを設けた回路基板を備え、前記第 1 の回路ブロックが請求項 1 ～請求項 4 のいずれかに記載の電圧制御発振器であることを特徴とする複合モジュール。 20

【請求項 6】

請求項 1 ～請求項 4 のいずれかに記載の電圧制御発振器、および、請求項 5 に記載の複合モジュールの少なくともいずれか一つを備えたことを特徴とする通信装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、電圧制御発振器、複合モジュールおよび通信装置に関する。 30

【0002】

【従来の技術】

従来の電圧制御発振器として、図 5 に示す回路構成を有するものが知られている。この電圧制御発振器 1 は、共振回路 2 と増幅回路 3 にて構成されている。共振回路 2 は、コントロール端子 4 に印加される制御電圧 V_c によって共振周波数が変化する。増幅回路 3 は、共振回路 2 の共振周波数で信号を発振させるとともに、この信号を増幅させる。

【0003】

このような電圧制御発振器 1 の各回路 2, 3 は、たとえば、回路パターンやグランド電極が印刷されているセラミックシートを複数枚積層して同時焼成して得られる回路基板 10 (図 6 および図 7 参照) 上およびその内部に、後述する複数の電子部品を搭載することにより形成されている。なお、図 6 および図 7 において、符号 4 はコントロール端子、符号 5 は駆動用電源端子、符号 6 は出力端子、符号 7 ～ 9 は層間接続用端子、符号 G はグランド端子である。また、符号 12a ～ 12e は配線パターン、符号 11a, 11b はそれぞれビアホールおよびスルーホールである。回路基板 10 の上面には、他にも配線パターンやビアホールやスルーホールが設けられているが、それらの配線パターンやビアホールやスルーホールは省略されている。 40

【0004】

共振回路 2 は、チョークコイル L_1 と、可変容量ダイオード D_1 と、結合コンデンサ C_9 , C_{10} と、共振用コンデンサ C_{11} と、インダクタンス素子である共振器 (ストリップラインまたはマイクロストリップライン) SL_2 と、バイパスコンデンサ C_{12} とで構成 50

されている。

【0005】

増幅回路3は、緩衝増幅用トランジスタ T_{r1} と、発振用トランジスタ T_{r2} と、バイアス抵抗 $R1$ 、 $R2$ 、 $R3$ 、 $R4$ と、コルピッツコンデンサ $C4$ 、 $C5$ 、 $C6$ 、 $C7$ と、バイパスコンデンサ $C1$ 、 $C3$ と、結合コンデンサ $C2$ と、チョークコイル（ストリップラインまたはマイクロストリップライン） $SL1$ と、共振用コンデンサ $C8$ と、インダクタンス素子である共振用インダクタ（ストリップラインまたはマイクロストリップライン） $SL3$ とで構成されている。

【0006】

なお、本発明とは回路上異なるが、特許文献1に記載の電圧制御発振器も知られている。
この電圧制御発振器は、トランジスタのエミッタをバイアス抵抗およびコンデンサを介してグラウンドに接続するとともに、バイアス抵抗とコンデンサの間接続点を共振器に接続してトランジスタのエミッタを共振器を介してグラウンドに接続している。 10

【0007】

【特許文献1】

特開平11-74727号公報

【0008】

【発明が解決しようとする課題】

ところで、図5に示した増幅回路3のトランジスタ T_{r2} のベースとグラウンドとの間に電氣的に接続されているバイアス抵抗 $R3$ のグラウンド側の一端は、直接にグラウンドに接続されている。グラウンドとバイアス抵抗 $R3$ を接続する方法として、図6に示すように、グラウンド端子Gとバイアス抵抗 $R3$ を電氣的に接続するための配線パターン12aを回路基板10上に配設する方法がある。 20

【0009】

しかし、この方法は配線パターン12aが配設されている領域S1にチップ部品を搭載することができず、小型化に不適であった。さらに、マイクロストリップラインを形成するスペースが削減されるため、共振器 $SL2$ を損失の小さいマイクロストリップラインで構成することが困難であるという問題もあった。

【0010】

また、図7に示すように、バイアス抵抗 $R3$ と回路基板10の裏面に形成されたグラウンド電極（図示せず）とを電氣的に接続するためのスルーホール11bを回路基板10内に配設する方法もある。この方法は、回路基板10上に配線パターン12aを配設する必要がないため、領域S1にバイアス抵抗 $R1$ などを搭載できる。 30

【0011】

しかし、この方法も、図8に示すように、回路基板10に内蔵された共振器（ストリップラインまたはマイクロストリップライン） $SL2$ の配設領域がスルーホール11bによって制約を受け、領域S2が無駄スペースとなり、小型化に不適であった。特に、ストリップラインで構成された共振器 $SL2$ は、回路基板10の表層と内層のストリップラインを電氣的に接続するためのビアホール11aを形成する必要があるため、さらに部品配置や内層パターンの制約が生じる。 40

【0012】

そこで、本発明の目的は、小型化が可能で、部品配置や内層パターンの制約が少ない電圧制御発振器、複合モジュールおよび通信装置を提供することにある。

【0013】

【課題を解決するための手段および作用】

前記目的を達成するため、本発明に係る電圧制御発振器は、増幅回路のトランジスタのベースとグラウンドとの間に電氣的に接続された抵抗が、共振回路に含まれかつ一端がグラウンドに電氣的に接続されたインダクタンス素子を介してグラウンドに接続されている。

【0014】

より具体的には、複数の絶縁層と複数の電極を積層して構成した回路基板上に、複数の電 50

子部品を搭載した電圧制御発振器であって、増幅回路と共振回路を備え、増幅回路のトランジスタと、該トランジスタのベースとグランドとの間に電氣的に接続された抵抗とが回路基板上に搭載され、抵抗が、共振回路に含まれかつ一端がグランドに電氣的に接続されたインダクタンス素子を介してグランドに接続されている。インダクタンス素子としては、例えばマイクロストリップラインやストリップライン、あるいは、チップコイルが用いられる。

【0015】

一端がグランドに電氣的に接続されたインダクタンス素子は、高周波域（交流域）においては共振器やインダクタとして機能し、直流域においてはグランドとして機能する。そこで、増幅回路のトランジスタのベースとグランドとの間に電氣的に接続された抵抗を、直流域においてグランドとして機能する前記インダクタンス素子に電氣的に接続することによって、このインダクタンス素子をグランド電極として利用する。これにより、グランドまでの配線が短縮する。 10

【0016】

また、本発明に係る複合モジュールや通信装置は、上述の電圧制御発振器を備えることにより、小型化や電気特性が向上する。

【0017】

【発明の実施の形態】

以下、本発明に係る電圧制御発振器、複合モジュールおよび通信装置の実施の形態について添付の図面を参照して説明する。 20

【0018】

〔第1実施形態、図1～図3〕

図1に示すように、電圧制御発振器21は、共振回路2と増幅回路3にて構成されている。共振回路2は、コントロール端子4に印加される制御電圧 V_c によって共振周波数が変化する。増幅回路3は、共振回路2の共振周波数で信号を発振させるとともに、この信号を増幅させる。

【0019】

このような電圧制御発振器21の各回路2, 3は、回路パターンやグランド電極が印刷されている絶縁性セラミックシートを複数枚積層して同時焼成して得られる回路基板10（図2参照）上およびその内部に、後述する複数の電子部品を搭載することにより形成されている。なお、図2において、符号4はコントロール端子、符号5は駆動用電源端子、符号6は出力端子、符号7～9は層間接続用端子、符号Gはグランド端子である。また、符号12b～12fは配線パターン、符号22はビアホールである。回路基板10の上面には、他にも配線パターンやビアホールやスルーホールが設けられているが、省略されている。 30

【0020】

共振回路2は、チョークコイルL4と、可変容量ダイオードD1と、結合コンデンサC9, C10と、共振用コンデンサC11と、インダクタンス素子である共振器SL2と、バイパスコンデンサC12とで構成されている。

【0021】

可変容量ダイオードD1と結合コンデンサC9, C10と共振用コンデンサC11とバイパスコンデンサC12にはチップ部品が用いられ、これらのチップ部品は回路基板10上に表面実装されている。チョークコイルL4と共振器SL2には絶縁性セラミックシートに印刷された回路パターンが用いられ、これらの回路パターンは回路基板10の内部に配設されている。特に、共振器SL2は図3に示すように、ストリップラインまたはマイクロストリップラインにて構成されている。 40

【0022】

なお、ストリップラインは、信号線路の上下いずれか一方の側に絶縁性セラミックシートを間にしてグランド電極を配置し、信号線路とグランド電極が対向した構造のものをいう。マイクロストリップラインは、信号線路の上下両側に絶縁性セラミックシートを間にし 50

てグラウンド電極を配置し、信号線路を間にして二つのグラウンド電極が対向した構造のものをいう。

【0023】

コントロール端子4に印加された制御電圧 V_c は、チョークコイル L_4 を介して可変容量ダイオード D_1 に与えられる。コントロール端子4は、高周波バイパスコンデンサ C_{12} によって高周波域においては接地されている。可変容量ダイオード D_1 と共振用コンデンサ C_{11} と共振器 SL_2 はグラウンドから見て電氣的に並列に接続されており、共振器 SL_2 の一端は接地されている。

【0024】

増幅回路3は、緩衝増幅用トランジスタ Tr_1 と、発振用トランジスタ Tr_2 と、バイアス抵抗 $R_1 \sim R_4$ と、コルピッツコンデンサ $C_4 \sim C_7$ と、バイパスコンデンサ C_1, C_3 と、結合コンデンサ C_2 と、チョークコイル SL_1 と、共振用コンデンサ C_8 と、共振用インダクタ SL_3 とで構成されている。 10

【0025】

緩衝増幅用トランジスタ Tr_1 および発振用トランジスタ Tr_2 を内蔵した集積回路部品 IC と、バイアス抵抗 $R_1 \sim R_3$ と、コルピッツコンデンサ $C_4 \sim C_7$ と、バイパスコンデンサ C_1, C_3 と、結合コンデンサ C_2 と、共振用コンデンサ C_8 にはチップ部品が用いられ、これらのチップ部品は回路基板10上に表面実装されている。チョークコイル SL_1 とバイアス抵抗 R_4 と共振用インダクタ SL_3 には絶縁性セラミックシートに印刷された回路パターンや印刷抵抗が用いられ、これらの回路パターンや印刷抵抗は回路基板10の内部に配設されている。特に、チョークコイル SL_1 と共振用インダクタ SL_3 はストリップラインまたはマイクロストリップラインにて構成されている。 20

【0026】

共振用インダクタ SL_3 と共振用コンデンサ C_8 は並列共振回路を構成している。共振用インダクタ SL_3 は発振周波数で共振用コンデンサ C_8 と並列共振するようなインダクタンス値をもつ。これにより、発振用トランジスタ Tr_2 のエミッタからバイアス抵抗 R_4 を介してグラウンド側を見たインピーダンスが、発振周波数において大きくなる。

【0027】

バイアス抵抗 R_4 は、発振用トランジスタ Tr_2 の電流出力端子としてのエミッタの直流バイアスを規定する。カスケード接続されている緩衝増幅用トランジスタ Tr_1 および発振用トランジスタ Tr_2 に対し駆動電圧 V_b を印加する駆動電源端子5は、高周波バイパスコンデンサ C_1 によって高周波域においては接地されている。 30

【0028】

そして、図2および図3に示すように発振用トランジスタ Tr_2 のベースとグラウンドとの間に電氣的に接続されるバイアス抵抗 R_3 が、回路基板10に設けた配線パターン12fおよびビアホール22を通して、一端がグラウンドに電氣的に接続された共振器 SL_2 を介して接地している。一端がグラウンドに電氣的に接続された共振器 SL_2 は高周波域（交流域）においては共振器として機能し、直流域においてはグラウンドとして機能する。従って、バイアス抵抗 R_3 のグラウンド側の一端を、この直流的にグラウンドとして機能する共振器 SL_2 の端部に接続することによって、この共振器 SL_2 をグラウンド電極として利用することができる。 40

これにより、グラウンドまでの配線を短縮することができる。

【0029】

また、図6や図7で示した従来の電圧制御発振器1のような配線パターン12aやスルーホール11bを配設する必要がないため、回路基板10の上面の領域 S_1 にバイアス抵抗 R_1 などを搭載したり、回路基板10内部の領域 S_2 にも共振器 SL_2 を配設したりできる。この結果、電圧制御発振器21の小型化が実現できる。

【0030】

さらに、回路基板10の表層部の空きスペースが増加することで、共振器 SL_2 の上下にグラウンド電極を配置することができるスペースを確保できる。この結果、共振器 SL_2 と 50

して損失の小さいマクロストリップライン構造を採用することができ、ノイズ特性の改善を実現できる。

【0031】

なお、バイアス抵抗 R_3 には高周波信号はほとんど流れないので、このような構成にしても共振器 SL_2 の本来の機能に悪影響を与えることはない。逆に、共振器 SL_2 を流れる高周波信号がバイアス抵抗 R_3 を介して発振用トランジスタ Tr_2 のベースに流れ込む心配もない。

【0032】

この電圧制御発振器 21 は、制御電圧 V_c の値に応じて共振回路 2 を構成している可変容量ダイオード D_1 の容量値を変化させることにより、共振回路 2 の共振周波数が変化し、その共振周波数で増幅回路 3 が発振、増幅動作し、出力端子 6 からその出力信号が出力する。

10

【0033】

[第2実施形態、図4]

第2実施形態は、本発明に係る通信装置として、携帯電話を例にして説明する。

【0034】

図4は携帯電話 120 の RF 部分の電気回路ブロック図である。図4において、122 はアンテナ素子、123 はデュプレクサ、131 は送信側アイソレータ、132 は送信側増幅器、133 は送信側段間用帯域通過フィルタ、134 は送信側ミキサ、135 は受信側増幅器、136 は受信側段間用帯域通過フィルタ、137 は受信側ミキサ、138 は電圧制御発振器、139 はローカル用帯域通過フィルタである。

20

【0035】

ここに、電圧制御発振器 138 とローカル用帯域通過フィルタ 139 は、一枚の回路基板上にそれぞれ回路ブロックとして一体的に設けられ、複合モジュール 140 とされている。電圧制御発振器 138 として、前記第1実施形態の電圧制御発振器 21 を使用することができる。この複合モジュール 140 を実装することにより、電気的特性の向上した、かつ、小型で信頼性の高い携帯電話 120 を実現することができる。

【0036】

[他の実施形態]

本発明は、前記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の構成に変更することができる。例えば、前記第1実施形態で示したバイアス抵抗 R_3 は、積層体の表面もしくは内部に形成した印刷抵抗であってもよい。

30

また、共振器 SL_2 や共振用インダクタ SL_3 はチップコイルであってもよい。

【0037】

また、緩衝増幅用トランジスタ Tr_1 と発振用トランジスタ Tr_2 が非カスケード接続であるものや、共振器 SL_2 と可変容量ダイオード D_1 を直列接続したものであってもよい。さらに、電圧制御発振器 21 を二つ並列に接続し、スイッチング手段により切り換える構成のものであってもよい。

【0038】

また、バイアス抵抗 R_3 のグランド側の一端を、この直流的にグランドとして機能する共振器 SL_2 の途中に接続しても、前記第1実施形態の電圧制御発振器 21 と同様の効果を奏する。

40

【0039】

【発明の効果】

以上の説明で明らかなように、本発明によれば、増幅回路のトランジスタのベースとグランドとの間に電氣的に接続される抵抗を、一端がグランドに電氣的に接続されたインダクタンス素子を介して接地したので、グランドまでの配線を短縮することができる。また、従来の電圧制御発振器のような配線パターンやスルーホールを配設する必要がなくなり、回路基板の表面や内部にできた空きスペースに電子部品を搭載したり、回路パターンを配設することができる。この結果、小型の電圧制御発振器や複合モジュールや通信装置が得

50

られる。

【図面の簡単な説明】

【図 1】 本発明に係る電圧制御発振器の一実施形態を示す電気回路図。

【図 2】 図 1 に示した電気回路を内蔵した積層型電圧制御発振器の外観斜視図。

【図 3】 図 2 に示した積層型電圧制御発振器の内部平面図。

【図 4】 本発明に係る通信装置の一実施形態を示す電気回路ブロック図。

【図 5】 従来の電圧制御発振器を示す電気回路図。

【図 6】 図 5 に示した電気回路を内蔵した積層型電圧制御発振器の外観斜視図。

【図 7】 図 6 に示した積層型電圧制御発振器の変形例を示す外観斜視図。

【図 8】 図 7 に示した積層型電圧制御発振器の内部平面図。

10

【符号の説明】

2 … 共振回路

3 … 増幅回路

10 … 回路基板

21 … 電圧制御発振器

Tr 1 … 緩衝増幅用トランジスタ

Tr 2 … 発振用トランジスタ

R 3 … バイアス抵抗

SL 2 … 共振器（インダクタンス素子）

120 … 携帯電話


138 … 電圧制御発振器

139 … ローカル用帯域通過フィルタ


140 … 複合モジュール

20


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】



【図 8】



【図 6】



【図 7】

