

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2020 年 9 月 3 日 (03.09.2020)



(10) 国际公布号
WO 2020/172920 A1

(51) 国际专利分类号:
H01L 21/336 (2006.01) **H01L 27/12** (2006.01)
H01L 21/77 (2017.01)

(21) 国际申请号: PCT/CN2019/078588

(22) 国际申请日: 2019 年 3 月 19 日 (19.03.2019)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
201910153583.4 2019年2月28日 (28.02.2019) CN

(71) 申请人: 深圳市华星光电半导体显示技术有限公司
(SHENZHEN CHINA STAR OPTOELECTRONICS
SEMICONDUCTOR DISPLAY TECHNOLOGY CO.,

LTD.) [CN/CN]; 中国广东省深圳市光明新区公明街道塘明大道9-2号, Guangdong 518132 (CN)。

(72) 发明人: 胡小波 (HU, Xiaobo); 中国广东省深圳市光明新区公明街道塘明大道9-2号, Guangdong 518132 (CN)。

(74) 代理人: 深圳市德力知识产权代理事务所 (COMIPS INTELLECTUAL PROPERTY OFFICE); 中国广东省深圳市福田区上步中路深勘大厦15E, Guangdong 518028 (CN)。

(81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK,

(54) Title: METHOD FOR MANUFACTURING TFT SUBSTRATE AND TFT SUBSTRATE

(54) 发明名称: TFT基板的制作方法及TFT基板




图1

S1 Provide a base substrate, and form a gate electrode layer on the base substrate
S2 Deposit a graphene film layer on the base substrate and the gate electrode layer
S3 Subject the overall surface of the graphene film layer to a fluoride doping treatment to form a gate barrier layer
S4 Deposit and form a gate insulating layer on the gate barrier layer, wherein the material for the gate insulating layer is silicon oxide
S5 Form an oxide semiconductor layer on the gate insulating layer

(57) Abstract: Provided are a method for manufacturing a TFT substrate and a TFT substrate. The method for manufacturing a TFT substrate of the present invention comprises first depositing on a gate electrode layer to form a graphene film layer, then subjecting the overall surface of the graphene film layer to a fluoride doping treatment to increase the width of the band gap thereof such that the graphene film layer becomes an insulator and is used as a gate barrier layer to prevent the diffusion of metal atoms in the gate electrode layer, followed by depositing a silicon oxide layer as a gate insulating layer above the gate barrier layer, wherein making a

LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告 (条约第21条(3))。

fluoride-doped graphene film layer act as the gate barrier layer on the gate electrode layer enables direct use of the silicon oxide layer alone as the gate insulating layer, thus avoiding using a silicon nitride layer with a high hydrogen content in the gate insulating layer, reducing the interference of hydrogen on an oxide semiconductor layer, and at the same time also avoiding direct contact between the oxide semiconductor layer and the fluorine-doped graphene film layer, which eradicates the interference of fluoride ions on the oxide semiconductor layer and improves the device properties of a metal oxide TFT.

(57) 摘要: 本发明提供一种TFT基板的制作方法。本发明的TFT基板的制作方法, 首先在栅电极层上沉积形成石墨烯膜层, 再对石墨烯膜层整面进行氟掺杂处理, 增大其带隙宽度, 使石墨烯膜层变成绝缘体, 使其作为栅极阻挡层, 以防止栅电极层中金属原子的扩散, 再在栅极阻挡层上方沉积氧化硅层作为栅极绝缘层; 通过在栅电极层上制作掺氟的石墨烯膜层作为栅极阻挡层, 能够直接单独使用氧化硅层作为栅极绝缘层, 避免了在栅极绝缘层中使用含氢量高的氮化硅层, 减少氢对氧化物半导体层的干扰, 同时又避免了氧化物半导体层和掺氟的石墨烯膜层直接接触, 杜绝了氟离子对氧化物半导体层的干扰, 从而提升了金属氧化物TFT的器件特性。

TFT 基板的制作方法 及 TFT 基板

技术领域

[0001] 本发明涉及显示技术领域，尤其涉及一种TFT基板的制作方法 及TFT基板。

背景技术

[0002] 薄膜晶体管（Thin Film Transistor, TFT）是目前液晶显示装置（Liquid Crystal Display, LCD）和有源矩阵驱动式有机电致发光显示装置（Active Matrix Organic Light-Emitting Diode, 简称AMOLED）中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。

[0003] 薄膜晶体管具有多种结构，制备相应结构的薄膜晶体管有源层的材料也具有多种，其中，金属氧化物薄膜晶体管（metal oxide TFT）具有场效应迁移率高（ $\geq 10 \text{cm}^2/\text{V}\cdot\text{s}$ ）、制备工艺简单、大面积沉积均匀性好、响应速度快及可见光范围内透过率高等特点，被认为是显示器朝着大尺寸及柔性化方向发展的最有潜力的背板技术。

[0004] 随着平板显示技术的发展，人们对显示器尺寸、分辨率和画面刷新速率的追求越来越高，因此业内采用铜（Cu）取代铝（Al）作为TFT器件中的导电金属材料。

[0005] 现有阵列基板的制作工艺中，通常在栅极形成后通过等离子体增强化学气相沉积法（Plasma Enhanced Chemical Vapor Deposition, PECVD）沉积栅极绝缘（GI）层，由于PECVD技术是一种高温镀膜技术，对于易扩散的金属离子，很容易在PECVD制程中扩散至临近的介电层，从而影响器件特性；且PECVD机台属于环境敏感性机台，若金属离子扩散至机台反应腔（chamber）中，亦会对沉积膜层的品质产生影响。

[0006] Cu在高温和等离子环境中容易产生氧化和扩散问题，故Cu膜在高温制程中不能直接和氧化硅（ SiO_2 ）膜层接触。现有的金属氧化物TFT制程中，通常采用氮化硅（ SiN_x ）隔离Cu膜，再在 SiN_x 上方沉积 SiO_2 ， SiN_x 膜与 SiO_2 膜共同形成GI层，但 SiN_x 里面的氢（H）含量较高，容易通过 SiO_2 层扩散至氧化物半导体层，

影响器件电性，进而大大影响显示器的显示效果。

[0007] 石墨烯作为目前已知的世界上最薄、最坚硬的纳米材料，因其具有良好的导电调控性、机械特性、导热特性，成为当前的研究热点之一。根据报道，使用卷对卷方式生产的石墨烯薄膜具有极低的方块电阻($<100\Omega/\square$)，然而经过掺杂之后，又可以形成宽带系的二维绝缘材料；其次，单层石墨烯对水/氧具有良好的阻绝作用，可以有效防止金属的氧化。

[0008] 现阶段如直接用氟化石墨烯作为栅极绝缘层及钝化层，尽管阻挡性及致密性足够，但石墨烯进行氟(F)处理时，F离子会影响氧化物半导体层，造成器件恶化；且氟化石墨烯的介电常数并不一定能作为栅极绝缘层，石墨烯膜层较薄，作为栅极绝缘层时，电容极大，容易导致短路(short)现象的产生。

发明概述

技术问题

[0009] 本发明的目的在于提供一种TFT基板的制作方法，在栅电极层上制作掺氟的石墨烯膜层作为栅极阻挡层，能够防止栅电极层中金属原子的扩散，有效提升金属氧化物TFT的器件特性。

[0010] 本发明的目的还在于提供一种TFT基板，栅电极层上设有掺氟的石墨烯膜层作为栅极阻挡层，能够防止栅电极层中金属原子的扩散，有效提升金属氧化物TFT的器件特性。

问题的解决方案

技术解决方案

[0011] 为实现上述目的，本发明提供一种TFT基板的制作方法，包括以下步骤：

[0012] 步骤S1、提供一衬底基板，在所述衬底基板上形成栅电极层；

[0013] 步骤S2、在所述衬底基板及栅电极层上沉积形成一石墨烯膜层；

[0014] 步骤S3、对所述石墨烯膜层整面进行氟掺杂处理，形成栅极阻挡层；

[0015] 步骤S4、在所述栅极阻挡层上沉积形成栅极绝缘层，所述栅极绝缘层的材料为氧化硅；

[0016] 步骤S5、在所述栅极绝缘层上形成氧化物半导体层。

[0017] 所述步骤S2中，采用低温化学气相沉积法沉积形成所述石墨烯膜层，所述石墨

烯膜层的厚度为 $10\text{\AA}$ - $100\text{\AA}$ 。

[0018] 所述步骤S1中，所述栅电极层的上表面为铜层，所述栅电极层为铜膜与钼膜的复合层，其中，所述铜膜位于所述复合层的上层；

[0019] 所述步骤S4中，采用等离子体增强化学气相沉积法沉积形成所述栅极绝缘层。

[0020] 所述步骤S5中，所述氧化物半导体层的材料为铟镓锌氧化物。

[0021] 所述步骤S5还包括在所述氧化物半导体层及栅极绝缘层上沉积并图案化形成源漏电极层，在所述源漏电极层、氧化物半导体层及栅极绝缘层上沉积形成钝化层，在所述钝化层上沉积并图案化形成像素电极层。

[0022] 本发明还提供一种TFT基板，包括：衬底基板、设于所述衬底基板上的栅电极层、设于所述栅电极层及衬底基板上的栅极阻挡层、设于所述栅极阻挡层上的栅极绝缘层及设于所述栅极绝缘层上的氧化物半导体层；

[0023] 所述栅极阻挡层的材料为掺氟的石墨烯膜；

[0024] 所述栅极绝缘层的材料为氧化硅。

[0025] 所述栅极阻挡层的厚度为 $10\text{\AA}$ - $100\text{\AA}$ 。

[0026] 所述栅电极层为铜膜与钼膜的复合层，其中，所述铜膜位于所述复合层的上层。

[0027] 所述氧化物半导体层的材料为铟镓锌氧化物。

[0028] 所述的TFT基板还包括设于所述氧化物半导体层及栅极绝缘层上的源漏电极层、设于所述源漏电极层、氧化物半导体层及栅极绝缘层上的钝化层及设于所述钝化层上的像素电极层。

发明的有益效果

有益效果

[0029] 本发明的有益效果：本发明的TFT基板的制作方法，首先在栅电极层上沉积形成石墨烯膜层，再对石墨烯膜层整面进行氟掺杂处理，增大其带隙宽度，使石墨烯膜层变成绝缘体，使其作为栅极阻挡层，以防止栅电极层中金属原子的扩散，再在栅极阻挡层上方沉积氧化硅层作为栅极绝缘层，在栅极绝缘层上形成氧化物半导体层；通过在栅电极层上制作掺氟的石墨烯膜层作为栅极阻挡层，能够直接单独使用氧化硅层作为栅极绝缘层，避免了在栅极绝缘层中使用含氢量

高的氮化硅层，减少了氢对氧化物半导体层的干扰，同时又避免了氧化物半导体层和掺氟的石墨烯膜层直接接触，杜绝了氟离子对氧化物半导体层的干扰，从而提升了金属氧化物TFT的器件特性。本发明的TFT基板，栅电极层上设有掺氟的石墨烯膜层作为栅极阻挡层，能够直接单独使用氧化硅层作为栅极绝缘层，避免了在栅极绝缘层中使用含氢量高的氮化硅层，减少了氢对氧化物半导体层的干扰，同时又避免了氧化物半导体层和掺氟的石墨烯膜层直接接触，杜绝了氟离子对氧化物半导体层的干扰，从而有效提升了金属氧化物TFT的器件特性。

[0030] 为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

对附图的简要说明

附图说明

[0031] 下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。

[0032] 附图中，

[0033] 图1为本发明TFT基板的制作方法的流程示意图；

[0034] 图2为本发明TFT基板的制作方法的步骤S1的示意图；

[0035] 图3为本发明TFT基板的制作方法的步骤S2的示意图；

[0036] 图4为本发明TFT基板的制作方法的步骤S3的示意图；

[0037] 图5为本发明TFT基板的制作方法的步骤S4的示意图；

[0038] 图6为本发明TFT基板的制作方法的步骤S5的示意图暨本发明的TFT基板的结构示意图。

发明实施例

本发明的实施方式

[0039] 为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

[0040] 请参阅图1，本发明首先提供一种TFT基板的制作方法，包括以下步骤：

[0041] 步骤S1、如图2所示，提供一衬底基板10，在所述衬底基板10上沉积并图案化

形成栅电极层20。

[0042] 具体地，所述步骤S1中，所述栅电极层20的上表面为铜层；进一步地，在本实施例中，所述栅电极层（20）为铜膜与钼（Mo）膜的复合层，其中，所述铜膜位于所述复合层的上层，厚度为3000 Å -10000Å，所述钼膜位于所述复合层的下层，厚度为100 Å -500 Å。

[0043] 步骤S2、如图3所示，在所述衬底基板10及栅电极层20上沉积形成一石墨烯膜层30，所述石墨烯膜层30具有高导电性、高透过率、高阻绝性。

[0044] 具体地，所述步骤S2中，采用低温化学气相沉积法（**Chemical Vapor Deposition , CVD**）沉积形成所述石墨烯膜层30，所述石墨烯膜层30的厚度为10Å-100Å。

[0045] 步骤S3、如图4所示，对所述石墨烯膜层30整面进行氟掺杂处理，形成栅极阻挡层31，改变其带隙宽度，使石墨烯膜层变成绝缘体。

[0046] 具体地，所述步骤S3中，所述石墨烯膜层30经过氟掺杂处理后变成绝缘体，但其仍然具有高透过率、高阻绝特性。

[0047] 步骤S4、如图5所示，在所述栅极阻挡层31上沉积形成栅极绝缘层40，所述栅极绝缘层40为氧化硅层，其材料为氧化硅。

[0048] 具体地，所述步骤S4中，采用等离子体增强化学气相沉积法沉积形成所述栅极绝缘层40。

[0049] 步骤S5、如图6所示，在所述栅极绝缘层40上沉积并图案化形成氧化物半导体层50，在所述氧化物半导体层50及栅极绝缘层40上沉积并图案化形成源漏电极层60，在所述源漏电极层60、氧化物半导体层50及栅极绝缘层40上沉积形成钝化层70，在所述钝化层70上沉积并图案化形成像素电极层80。

[0050] 具体地，所述步骤S5中，所述氧化物半导体层50的材料为铟镓锌氧化物（**Indium Gallium Zinc Oxide, IGZO**）。

[0051] 本发明的TFT基板的制作方法，在栅电极层20上沉积形成石墨烯膜层30，再对石墨烯膜层30整面进行氟掺杂处理，增大其带隙宽度，使石墨烯膜层30变成绝缘体，使其作为栅极阻挡层31，以防止栅电极层20中易扩散的金属原子发生扩散，再在栅极阻挡层31上方沉积氧化硅层作为栅极绝缘层40，在栅极绝缘层40上

形成氧化物半导体层50；通过在栅电极层20上制作掺氟的石墨烯膜层作为栅极阻挡层31，能够直接单独使用氧化硅层作为栅极绝缘层40，避免了在栅极绝缘层40中使用含氢量高的氮化硅层，减少了氢对氧化物半导体层50的干扰，同时又避免了氧化物半导体层50和掺氟的石墨烯膜层直接接触，杜绝了氟离子对氧化物半导体层50的干扰，从而提升了金属氧化物TFT的器件特性。

[0052] 请参阅图6，基于上述的TFT基板的制作方法，本发明还提供一种TFT基板包括：衬底基板10、设于所述衬底基板10上的栅电极层20、设于所述栅电极层20及衬底基板10上的栅极阻挡层31、设于所述栅极阻挡层31上的栅极绝缘层40、设于所述栅极绝缘层40上的氧化物半导体层50、设于所述氧化物半导体层50及栅极绝缘层40上的源漏电极层60、设于所述源漏电极层60、氧化物半导体层50及栅极绝缘层40上的钝化层70及设于所述钝化层70上的像素电极层80。

[0053] 具体地，所述栅极阻挡层31的材料为掺氟的石墨烯膜，所述栅极阻挡层31为掺氟的石墨烯膜层，能够防止栅电极层20中易扩散的金属原子发生扩散而影响器件特性。

[0054] 具体地，由于栅电极层20的表面上设有栅极阻挡层31，能够防止栅电极层20中易扩散的金属原子发生扩散，从而所述栅极绝缘层40可以为单独的氧化硅层，避免了含氢量高的氮化硅层的使用，减少了氢对氧化物半导体层50的干扰。

[0055] 具体地，所述栅极阻挡层31的厚度为10Å-100Å。

[0056] 具体地，所述栅电极层20的上表面为铜层；进一步地，在本实施例中，所述栅电极层20为铜膜与钼膜的复合层，其中，所述铜膜位于所述复合层的上层，厚度为3000 Å -10000Å，所述钼膜位于所述复合层的下层，厚度为100 Å -500 Å。

[0057] 具体地，所述氧化物半导体层50的材料为铟镓锌氧化物。

[0058] 本发明的TFT基板，栅电极层20上设有掺氟的石墨烯膜层作为栅极阻挡层31，能够直接单独使用氧化硅层作为栅极绝缘层40，避免了在栅极绝缘层40中使用含氢量高的氮化硅层，减少了氢对氧化物半导体层50的干扰，同时又避免了氧化物半导体层50和掺氟的石墨烯膜层直接接触，杜绝了氟离子对氧化物半导体层的干扰，从而有效提升了金属氧化物TFT的器件特性。

[0059] 综上所述，本发明的TFT基板的制作方法，首先在栅电极层上沉积形成石墨烯

膜层，再对石墨烯膜层整面进行氟掺杂处理，增大其带隙宽度，使石墨烯膜层变成绝缘体，使其作为栅极阻挡层，以防止栅电极层中金属原子的扩散，再在栅极阻挡层上方沉积氧化硅层作为栅极绝缘层，在栅极绝缘层上形成氧化物半导体层；通过在栅电极层上制作掺氟的石墨烯膜层作为栅极阻挡层，能够直接单独使用氧化硅层作为栅极绝缘层，避免了在栅极绝缘层中使用含氢量高的氮化硅层，减少氢对氧化物半导体层的干扰，同时又避免了氧化物半导体层和掺氟的石墨烯膜层直接接触，杜绝了氟离子对氧化物半导体层的干扰，从而提升了金属氧化物TFT的器件特性。本发明的TFT基板，栅电极层上设有掺氟的石墨烯膜层作为栅极阻挡层，能够直接单独使用氧化硅层作为栅极绝缘层，避免了在栅极绝缘层中使用含氢量高的氮化硅层，减少了氢对氧化物半导体层的干扰，同时又避免了氧化物半导体层和掺氟的石墨烯膜层直接接触，杜绝了氟离子对氧化物半导体层的干扰，从而有效提升了金属氧化物TFT的器件特性。

[0060] 以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

权利要求书

- [权利要求 1] 一种TFT基板的制作方法，包括以下步骤：
- 步骤S1、提供一衬底基板，在所述衬底基板上形成栅电极层；
- 步骤S2、在所述衬底基板及栅电极层上沉积形成一石墨烯膜层；
- 步骤S3、对所述石墨烯膜层整面进行氟掺杂处理，形成栅极阻挡层；
- 步骤S4、在所述栅极阻挡层上沉积形成栅极绝缘层，所述栅极绝缘层的材料为氧化硅；
- 步骤S5、在所述栅极绝缘层上形成氧化物半导体层。
- [权利要求 2] 如权利要求1所述的TFT基板的制作方法，其中，所述步骤S2中，采用低温化学气相沉积法沉积形成所述石墨烯膜层，所述石墨烯膜层的厚度为10Å-100Å。
- [权利要求 3] 如权利要求1所述的TFT基板的制作方法，其中，所述步骤S1中，所述栅电极层为铜膜与钼膜的复合层，其中，所述铜膜位于所述复合层的上层；
- 所述步骤S4中，采用等离子体增强化学气相沉积法沉积形成所述栅极绝缘层。
- [权利要求 4] 如权利要求1所述的TFT基板的制作方法，其中，所述步骤S5中，所述氧化物半导体层的材料为铟镓锌氧化物。
- [权利要求 5] 如权利要求1所述的TFT基板的制作方法，其中，所述步骤S5还包括在所述氧化物半导体层及栅极绝缘层上沉积并图案化形成源漏电极层，在所述源漏电极层、氧化物半导体层及栅极绝缘层上沉积形成钝化层，在所述钝化层上沉积并图案化形成像素电极层。
- [权利要求 6] 一种TFT基板，包括：衬底基板、设于所述衬底基板上的栅电极层、设于所述栅电极层及衬底基板上的栅极阻挡层、设于所述栅极阻挡层上的栅极绝缘层及设于所述栅极绝缘层上的氧化物半导体层；
- 所述栅极阻挡层的材料为掺氟的石墨烯膜；

所述栅极绝缘层的材料为氧化硅。

[权利要求 7] 如权利要求6所述的TFT基板，其中，所述栅极阻挡层的厚度为10 Å-100Å。

[权利要求 8] 如权利要求6所述的TFT基板，其中，所述栅电极层为铜膜与钼膜的复合层，其中，所述铜膜位于所述复合层的上层。

[权利要求 9] 如权利要求6所述的TFT基板，其中，所述氧化物半导体层的材料为铟镓锌氧化物。

[权利要求 10] 如权利要求6所述的TFT基板，还包括设于所述氧化物半导体层及栅极绝缘层上的源漏电极层、设于所述源漏电极层、氧化物半导体层及栅极绝缘层上的钝化层及设于所述钝化层上的像素电极层。




图1




图2




图3




图4




图5




图6

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2019/078588

A. CLASSIFICATION OF SUBJECT MATTER

H01L 21/336(2006.01)i; H01L 21/77(2017.01)i; H01L 27/12(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNABS, CNTXT, DWPI, SIPOABS, CNKI, IEEE: TFT, 晶体管, 基板, 衬底, 电极, 栅, 源, 漏, 石墨烯, 氟, 掺杂, 阻挡, 绝缘, 氧化物半导体; Thin film transistor, substrate, electrode, gate, source, drain, graphene, fluorine, dope, barrier, block, prevent, stop, insulate, oxide semiconductor.

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	CN 106847930 A (BOE TECHNOLOGY GROUP CO., LTD.) 13 June 2017 (2017-06-13) description, paragraphs 3 and 40-75, and figures 3-6(g)	1-10
Y	CN 103579310 A (SAMSUNG ELECTRONICS CO., LTD.) 12 February 2014 (2014-02-12) description, paragraphs 72-77, and figure 11	1-10
Y	CN 105097478 A (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) 25 November 2015 (2015-11-25) description, paragraphs 40-50, and figures 1-3	2, 3, 8
A	US 2016005881 A1 (FUJII et al.) 07 January 2016 (2016-01-07) entire document	1-10



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

13 November 2019

Date of mailing of the international search report

22 November 2019

Name and mailing address of the ISA/CN

China National Intellectual Property Administration
No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing
100088
China

Facsimile No. (86-10)62019451

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2019/078588

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
CN	106847930	A	13 June 2017	None			
CN	103579310	A	12 February 2014	KR	101919424	B1	19 November 2018
				EP	2690664	A1	29 January 2014
				KR	20140013405	A	05 February 2014
				US	2014021446	A1	23 January 2014
				EP	2690664	B1	16 September 2015
				CN	103579310	B	20 October 2017
				US	9040958	B2	26 May 2015
CN	105097478	A	25 November 2015	US	9543156	B1	10 January 2017
				WO	2017016008	A1	02 February 2017
				US	2017025279	A1	26 January 2017
US	2016005881	A1	07 January 2016	JP	6004092	B2	05 October 2016
				JP	WO2014171320	A1	23 February 2017
				WO	2014171320	A1	23 October 2014

国际检索报告

国际申请号

PCT/CN2019/078588

A. 主题的分类

H01L 21/336(2006.01)i; H01L 21/77(2017.01)i; H01L 27/12(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

H01L

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CNABS, CNTXT, DWPI, SIPOABS, CNKI, IEEE: TFT, 晶体管, 基板, 衬底, 电极, 栅, 源, 漏, 石墨烯, 氟, 掺杂, 阻挡, 绝缘, 氧化物半导体; Thin film transistor, substrate, electrode, gate, source, drain, graphene, fluorine, dope, barrier, block, prevent, stop, insulate, oxide semiconductor.

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
Y	CN 106847930 A (京东方科技集团股份有限公司) 2017年 6月 13日 (2017 - 06 - 13) 说明书第3段、第40-75段, 图3-6 (g)	1-10
Y	CN 103579310 A (三星电子株式会社) 2014年 2月 12日 (2014 - 02 - 12) 说明书第72-77段, 图11	1-10
Y	CN 105097478 A (深圳市华星光电技术有限公司) 2015年 11月 25日 (2015 - 11 - 25) 说明书第40-50段, 图1-3	2、3、8
A	US 2016005881 A1 (FUJII 等) 2016年 1月 7日 (2016 - 01 - 07) 全文	1-10

☐ 其余文件在C栏的续页中列出。☒ 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

2019年 11月 13日

国际检索报告邮寄日期

2019年 11月 22日

ISA/CN的名称和邮寄地址

中国国家知识产权局(ISA/CN)

中国北京市海淀区蓟门桥西土城路6号 100088

传真号 (86-10)62019451

受权官员

王兴妍

电话号码 62411588

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2019/078588

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	106847930	A	2017年 6月 13日	无			
CN	103579310	A	2014年 2月 12日	KR	101919424	B1	2018年 11月 19日
				EP	2690664	A1	2014年 1月 29日
				KR	20140013405	A	2014年 2月 5日
				US	2014021446	A1	2014年 1月 23日
				EP	2690664	B1	2015年 9月 16日
				CN	103579310	B	2017年 10月 20日
				US	9040958	B2	2015年 5月 26日
CN	105097478	A	2015年 11月 25日	US	9543156	B1	2017年 1月 10日
				WO	2017016008	A1	2017年 2月 2日
				US	2017025279	A1	2017年 1月 26日
US	2016005881	A1	2016年 1月 7日	JP	6004092	B2	2016年 10月 5日
				JP	W02014171320	A1	2017年 2月 23日
				WO	2014171320	A1	2014年 10月 23日