

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

H01L 21/00 (2006.01)

H01L 21/84 (2006.01)



[12] 发明专利说明书

专利号 ZL 03815943.0

[45] 授权公告日 2008 年 3 月 12 日

[11] 授权公告号 CN 100375229C

[22] 申请日 2003.5.19 [21] 申请号 03815943.0

[30] 优先权

[32] 2002. 6. 5 [33] US [31] 60/386,525

[32] 2002. 9. 26 [33] US [31] 10/255,972

[86] 国际申请 PCT/US2003/015682 2003.5.19

[87] 国际公布 WO2004/025696 英 2004.3.25

[85] 进入国家阶段日期 2005.1.5

[73] 专利权人 阿德文泰克全球有限公司

地址 英属维尔京群岛托尔托拉

[72] 发明人 托马斯·P·布罗迪

保罗·R·马姆伯格

罗伯特·E·斯特普尔顿

[56] 参考文献

EP1113087A2 2001.7.4

US3657613A 1972.4.18

US2002/0009538A1 2002.1.24

CN1140206A 1997.1.15

审查员 夏 杰

[74] 专利代理机构 中原信达知识产权代理有限责
任公司

代理人 钟 强 谷惠敏


权利要求书 4 页 说明书 19 页 附图 9 页

[54] 发明名称

用于控制受控元件的有源矩阵背板及其制造方法

[57] 摘要

一种电子器件由淀积在基片(10)上的电子元件(70、74)形成。通过使基片前移通过多个淀积真空室(4-1~4-12)，将该电子元件淀积在基片上，且每个淀积真空室具有置于其中的至少一个材料淀积源(8-1~8-12)和遮蔽掩膜(12-1~12-12)。来自置于每个淀积真空室(4)中的至少一个材料淀积源(8)的材料通过置于淀积真空室(4)中的遮蔽掩膜(12)淀积在基片(10)上，用以在基片(10)上形成包括电子元件阵列的电路。该电路通过在基片(10)上的连续地淀积材料而单独形成。



1. 一种形成有源电子器件的方法，包括步骤：

(a)使基片前移通过多个串联连接的淀积真空室，每个淀积真空室具有置于其中的至少一个材料淀积源和遮蔽掩膜；和

(b)在真空环境下在每个淀积真空室中，在基片上通过置于该淀积真空室中的遮蔽掩膜淀积来自置于该淀积真空室中的至少一个材料淀积源的材料，用以在该基片上形成包括电子元件阵列的电路，其中该电路的物理布局是通过连续地在该基片上淀积该材料而单独地形成。

2. 权利要求 1 的方法，其中基片是下列项中的至少一个：(i)导电的、(ii)挠性的和(iii)透明的。

3. 权利要求 2 的方法，其中，当基片是导电的时候，电绝缘体将电路同基片隔开。

4. 权利要求 1 的方法，其中：

基片是伸长的片，该基片沿其长度方向前移通过多个淀积真空室，由此该基片的至少一个部分顺序地前移通过每个淀积真空室；并且

该基片的该一个部分接收来自置于淀积真空室中的淀积源的材料淀积物。

5. 权利要求 4 的方法，其中基片限定了沿其长度方向的多个隔开的部分，其前移通过多个真空室，由此每个部分接收来自置于每个淀积真空室中的淀积源的材料淀积物。

6. 权利要求 1 的方法，其中：

电子元件是薄膜晶体管 TFT；并且

步骤(b)包括以下步骤：

淀积每个 TFT 的半导体材料；

淀积第一传导材料，使得用以随每个 TFT 的半导体材料形成用于该 TFT 的源极和漏极；

在每个 TFT 的半导体材料、源极和漏极中的每一个的至少一部分上淀积第一栅极绝缘体；

在每个 TFT 的栅极绝缘体的至少一部分上淀积第二传导材料，使得用以形成用于该 TFT 的栅极；和

在每个 TFT 的第二传导材料上淀积第二绝缘体，使得由此该第一传导材料的至少一部分通过该第二绝缘体暴露出来。

7. 权利要求 6 的方法，其中步骤(b)进一步包括：淀积第三传导材料，用以形成用于至少一个 TFT 的输出焊盘，其中该输出焊盘覆盖第二绝缘体和第一传导材料的暴露部分，使得第三传导材料与第一传导材料的暴露部分电气相通。

8. 权利要求 6 的方法，其中：

淀积第一传导材料，使得用以随该至少一个 TFT 的源极和漏极中的一个形成第一地址总线；

淀积第二传导材料，使得用以随该至少一个 TFT 的源极和漏极中的另一个形成第二地址总线；并且

每个地址总线是可独立寻址的。

9. 权利要求 6 的方法，其中：

TFT 的每个列或行中的 TFT 连接到电路的公共地址总线；并且每个地址总线是可独立寻址的。

10. 权利要求 6 的方法，其中半导体材料是硒化镉 CdSe。

11. 权利要求 6 的方法，其中淀积第一绝缘体、第二传导材料 and 第二绝缘体，使得保留形成所暴露的每个 TFT 的源极和漏极中的一个的第一传导材料的至少一部分。

12. 权利要求 1 的方法，其中：

电子元件是薄膜晶体管 TFT；并且

在步骤(b)中形成的电路包括多个淀积的光发射元件，且 TFT 置于基片和光发射元件之间。

13. 权利要求 12 的方法，其中步骤(b)包括以下步骤：

在基片上淀积每个光发射元件的空穴输运材料使其同与该光发射元件相关的 TFT 的供电端子电气相通；

在该空穴输运材料的至少一部分上淀积每个光发射元件的光发射材料使其同与该光发射元件的 TFT 相关的供电端子对准或相邻；

在每个光发射元件的至少一部分光发射材料上淀积每个光发射元件的电子输运材料；和

在每个光发射元件的至少部分电子输运材料上淀积该每个光发射元件的传导材料。

14. 权利要求 13 的方法，其中传导材料基本淀积在整个电路上。

15. 权利要求 13 的方法，其中多个光发射元件包括多个红光发射元件、多个绿光发射元件和多个蓝光发射元件。

16. 权利要求 1 的方法，其中：

电子元件是薄膜晶体管 TFT；并且

步骤(b)包括以下步骤：

在基片上淀积半导体材料层；

淀积相应于该半导体材料和该基片的第一半导体相容传导材料层，使得由此随其形成每个薄膜晶体管的源极和漏极；

淀积相应于该半导体材料、该源极和该漏极的第一绝缘体层，使得由此随其形成栅极绝缘体；和

淀积相应于该栅极绝缘体、该半导体材料、该源极和该漏极的第

二传导材料层，使得由此随其形成薄膜晶体管的栅极。

17. 权利要求 16 的方法，其中步骤(b)进一步包括以下步骤：

淀积相应于第二传导材料层和第一绝缘体层的第二绝缘体层，使得由此该第一传导材料层的至少一部分通过第二绝缘体层中的窗口暴露出来；和

淀积第三传导材料层使其通过第二绝缘体层中的窗口形成输出焊盘。

18. 权利要求 1 的方法，进一步包括步骤：

在真空环境中测试电子元件阵列；和

根据该测试通过或者失败的功能，相应地指定基片。

用于控制受控元件的有源矩阵背板及其制造方法

技术领域

本发明涉及一种具有形成于其上的电子元件的、基片，其可以用于控制受控元件，并且涉及一种在该基片上制造该电子元件的方法。本发明还涉及具有形成于其上的电子元件和受控元件的基片，其中电子元件可操作用于控制受控元件，并且涉及一种在该基片上制造电子元件和受控元件的方法。

背景技术

有源矩阵背板广泛地用于平板显示器，用于将信号路由至显示器的像素以产生可视图像。目前，用于平板显示器的有源矩阵背板是通过一系列的工艺形成的。用于生产多晶硅有源矩阵背板的示例性工艺步骤包括下列步骤：

多晶硅背板制造

步骤	工艺	步骤	工艺
1	清洗底玻璃	34	剥离
2	检查	35	淀积 ITO
3	Si 淀积	36	抗蚀剂涂敷
4	抗蚀剂涂敷涂敷	37	软烤
5	软烤	38	曝光像素电极
6	曝光	39	显影
7	显影	40	硬烤
8	硬烤	41	蚀刻
9	蚀刻	42	剥离
10	剥离	43	抗蚀剂涂敷
11	退火/脱氢	44	软烤
12	激光再结晶	45	曝光接触开口

13	绝缘体 (SiO2) 淀积	46	显影
14	SiNx 淀积	47	硬烤
15	栅极金属淀积	48	蚀刻
16	抗蚀剂涂敷涂敷	49	剥离
17	软烤	50	SiNx 钝化淀积
18	曝光	51	抗蚀剂涂敷
19	显影	52	软烤
20	硬烤	53	曝光接触开口
21	蚀刻	54	显影
22	剥离	55	硬烤
23	栅极金属阳极化	56	蚀刻
24	离子掺杂	57	剥离
25	掺杂剂活化	58	互连金属淀积
26	总线金属淀积	59	抗蚀剂涂敷
27	抗蚀剂涂敷	60	硬烤
28	曝光	61	曝光金属
29	软烤	62	显影
30	曝光	63	硬烤
31	显影	64	蚀刻
32	硬烤	65	剥离
33	蚀刻		

如可以看到的，多晶硅有源矩阵背板制造工艺包括多个淀积和蚀刻步骤，以便于限定正确的背板图形。

由于形成多晶硅有源矩阵背板需要多个步骤，因此用于多晶硅背板批量生产的具有足够生产能力的铸造厂是非常昂贵的。下面是所需用于制造多晶硅有源矩阵背板的示例性设备的部分列表。

设备

玻璃处理	干法/湿法剥离
玻璃清洗	湿法清洗
等离子体 CVD	激光结晶
溅射	离子注入
抗蚀剂涂敷机	抗蚀剂剥离
显影机	微粒检验
曝光系统	阵列划片/修补
干法蚀刻系统	Anti-ESD 设备
湿法蚀刻系统	清洗炉

由于多晶硅有源矩阵背板制造工艺的性质，前述设备必须在一（1）级 或者十（10）级 超净间中使用。此外，由于所需的设备数量以及每台设备的尺寸，超净间必须有相对大的面积，其是相对昂贵的。

而且，多晶硅是通过非晶硅的再结晶而再产生的。这导致了不均匀的颗粒尺寸和载流子迁移率，随即其还转化为对薄膜晶体管的阈值电压的不利控制，特别是在大尺寸的电路中。目前，这些因素将多晶硅的使用限制于用于 LCD 投影机的小面积背板。

因此，本发明的目的在于，通过提供一种电子器件来克服上述限制和其他问题，该电子器件包括具有形成于其上的电子器件的基片，其用于控制受控元件的电子元件，其中在该基片上形成该电子元件的工艺相比于使用上文所述的多晶硅有源矩阵背板制造工艺在背板上形成电子元件的工艺来说是较简单和较便宜的。通过阅读和理解下面的详细描述，对于本领域的普通技术人员，其他的目的也将变得显而易见。

发明内容

本发明是形成电子器件的方法。该方法包括提供基片和在真空环境中通过遮蔽掩膜在基片上淀积半导体材料、传导材料和绝缘材料。

该绝缘材料、半导体材料和传导材料共同用于在基片上形成电子元件。

该基片可以是挠性的、透明的、非导电的、或者是导电的，且具有置于电子元件和该基片的导电部分之间的电绝缘体。

电子元件可以是薄膜晶体管，该方法还可以包括在真空环境中通过遮蔽掩膜在基片上淀积光发射材料，使得由此光发射材料响应于施加给该薄膜晶体管、二极管、存储元件或者电容器的控制信号而发光。

本发明也是形成电子器件的方法，其包括使基片前移通过多个淀积真空室，其中每个淀积真空室具有置于其中的至少一个材料淀积源和遮蔽掩膜。来自置于每个淀积真空室中的至少一个材料淀积源的材料通过置于淀积真空室中的遮蔽掩膜淀积在基片上，以在基片上形成包括电子元件阵列的电路。该电路是通过在基片上连续淀积该材料而单独形成的。

该多个淀积真空室可以是互连的。该基片可以是伸长的片，该基片沿其长度方向前移通过多个淀积真空室，由此基片的至少一个部分顺序地前移通过每个淀积真空室，其中它接收来自置于淀积真空室中的淀积源的材料淀积物。

该基片可以包括沿其长度方向的多个隔开的部分，其可以前移通过多个真空室，由此该每个部分接收来自置于每个真空室中的淀积源的材料淀积物。

在电子元件是薄膜晶体管的情况中，对于每个薄膜晶体管，淀积步骤包括：在基片上淀积半导体材料层，例如硒化镉（Cadmium Selenide）、碲（Tellurium）、砷化镓（Indium-Arsenide）等；淀积相应于该半导体材料和该基片的第一半导体相容传导材料层，例如金-铟，

使得由此随其形成薄膜晶体管的源极和漏极；淀积相应于该半导体材料、源极和漏极的第一绝缘体层，使得由此随其形成栅极绝缘体；以及淀积作为相应于栅极绝缘体、该半导体材料、源极和漏极的第二传导相容传导材料层，例如金-钨，使得由此随其形成薄膜晶体管的栅极。可以淀积相应于第二传导材料层和第一绝缘体层的第二绝缘体层，使得由此第二传导材料层的至少一部分通过该第二绝缘体层中的窗口暴露出来。可以淀积相应于第二传导材料层的第三半导体相容传导材料层，并且其通过第二绝缘体层中的窗口形成输出焊盘。

可以淀积第一传导材料，使得用以通过至少一个薄膜晶体管的源极和漏极中的一个形成第一地址总线，并且可以淀积第二传导材料，使得用以通过该至少一个薄膜晶体管的源极和漏极中的另一个形成第二地址总线。每条地址总线是可独立寻址的。在形成电路的薄膜晶体管阵列的列或行中的每一个薄膜晶体管连接到公共的地址总线。

该电路还可以包括多个淀积的光发射元件，其中薄膜晶体管置于基片和该光发射元件之间。

为了形成每个光发射元件，在基片上淀积空穴输运材料使其同与该光发射元件相关的薄膜晶体管的供电端子电气相通。随后，每个光发射元件的光发射材料淀积在该空穴输运材料的至少一部分上使其同与该光发射元件的薄膜晶体管相关的供电端子对准或相邻。然后，每个光发射元件的电子输运材料淀积在每个光发射元件的至少部分光发射材料上。最后，每个光发射元件的传导材料淀积在其至少部分电子输运材料上。

附图说明

图 1 是根据本发明用于在基片上制造电子元件和受控元件的示例性的串联生产系统的侧视图；

图 2 是用于图 1 所示生产系统的遮蔽掩膜的隔离部分的示图；

图 3 是图 1 所示基片的一部分的截面图，该基片具有通过图 1 所示生产系统淀积于其上的电子元件和受控元件；和

图 4~9 是在图 1 所示基片的一部分上顺序淀积材料用以通过图 1 所示生产系统在该基片上形成电子元件的视图。

具体实施方式

本发明是一种电子器件及其制造方法，该电子器件包括一个或者多个淀积在基片上的电子元件，用于控制一个或者多个受控元件，该受控元件可以分立于该电子器件，或者是其整体的一部分。在下面的描述中，所述电子器件是具有有机发光二极管阵列（OLED）的有源矩阵背板，该阵列淀积在该有源矩阵背板上并且受到其选择性地控制。然而，这不应被解释为对本发明的限制，这是因为任何类型的电子元件，诸如薄膜晶体管、二极管、电容器或者存储元件，均可以形成在该基片上用于控制任何类型的受控元件，该受控元件可以形成在该基片上也可以不形成在该基片上。现将通过参考附图详细地描述本发明，在附图中相似的参考数字对应于相似的元件。

参考图 1，根据本发明用于生产电子器件（例如，具有形成于其上的 OLED 的有源矩阵背板）的示例性生产系统 2 包括串联连接的多个真空室。该多个真空室包括多个淀积真空室 4、退火真空室 20 和测试真空室 22。每个淀积真空室 4 包括填充有所需材料的淀积源 8，该材料将通过遮蔽掩膜 12 淀积在基片 10 上，该遮蔽掩膜 12 也位于淀积真空室 4 中。

每个遮蔽掩膜 12-1~12-12 包括形成于片 16 中的孔隙 14 的图形，例如，槽、孔等。图 2 示出了从淀积真空室 4-1 的淀积源 8-1 处观察的遮蔽掩膜 12-1 的示图。当基片 10 前移通过每个淀积真空室 4-1~4-12 时，形成在每个遮蔽掩膜 12-1~12-12 的片 16 中的孔隙 14 的图形分别对应于在淀积真空室 4-1~4-12 中将从淀积源 8-1~8-12 淀积在基片 10 上的材料的所需图形。

在图 1 所说明的生产系统 2 的实施例中，真空室 4-1~4-6 用于在基片 10 上淀积材料以在基片 10 上形成一个或者多个电子元件。每个电子元件可以是薄膜晶体管（TFT）、二极管、存储元件或者电容器。为了下面的说明，一个或者多个电子元件将被描述为 TFT 矩阵。然而，这不应被解释为对本发明的限制。真空室 4-7~4-11 用于在基片 10 上淀积形成一个或者多个受控元件（例如，OLED）的材料，该受控元件可由在淀积真空室 4-1~4-6 中淀积的 TFT 矩阵控制。淀积真空室 4-12 用于在基片 10 上淀积保护密封层，用以保护在基片 10 上淀积的 TFT 矩阵和受控元件避免受到湿气和不需要的外界微粒（例如，灰尘、污垢等）的影响。如果在淀积真空室 4-1~4-6 中淀积的一个或者多个电子元件将用于控制并非在淀积真空室 4-7~4-11 中的基片 10 上淀积的受控元件时，则这些真空室 4-7~4-11 可以省略，并且可以安置淀积真空室 4-12 用以在基片 10 自测试真空室 22 前移时接收基片 10。可替换地，真空室 22 和 4-7~4-12 可以省略，并且可以安置存储室 39 用以在基片 10 自退火真空室 20 前移时接收基片 10。为了说明，淀积真空室 4-7~4-11 将被描述为在基片 10 上淀积所需用于形成 OLED 的材料。然而，这不应被解释为对本发明的限制。此外，真空室 4、20 和 22 的数量、用途和配置不应被解释为对本发明的限制，这是因为在需要时，本领域的普通技术人员可以修改真空室 4、20 和 22 的数量、用途和配置，用于淀积一种或者多种所需用于特定应用的材料。

退火真空室 20 被安置成用于在基片 10 自淀积真空室 4-6 前移时接收该基片 10。退火真空室 20 包括加热元件 24，其用于将淀积在淀积真空室 4-1~4-6 中基片 10 上的材料加热到适当的退火温度。在退火后，基片 10 前移进入测试真空室 22，其包括探针组件 26，该探针组件 26 具有能够根据需要移动进入接触或非接触关系的探针（未示出），其中 TFT 矩阵被淀积在基片 10 上，用于通过测试设备 28 进行测试。

当在测试真空室 22 中对基片 10 上的 TFT 矩阵的测试完成时，基片 10 前移通过淀积真空室 4-7~4-12，其中形成 OLED 的材料淀积在该 TFT 矩阵上，并且密封涂层淀积在该 TFT 矩阵和该 OLED 上。

每个真空室 4、20 和 22 连接到用于在其中建立适当真空的真空源（未示出）。更具体地，真空源在淀积真空室 4-1~4-12 中建立适当的真空，使得位于淀积源 8-1~8-12 中所需材料的装料能够以某种本技术领域已知的方法，例如，溅射、气相淀积等，穿过遮蔽掩膜 12-1~12-12 的片 16 的孔隙 14 淀积在基片 10 上。

在下面的示例性生产系统 2 的描述中，基片 10 将被描述为连续的挠性板，其最初置于分配卷轴 34 上，该分配卷轴 34 将基片 10 分配到淀积真空室 4-1 中。分配卷轴 34 位于预载真空室 35 中，其连接到用于在其中建立适当的真空的真空源（未示出）。然而，可以配置生产系统 2 使之连续地处理多个独立的基片 10。每个淀积真空室 4 包括支撑或者导向装置 36，其避免了基片 10 在前移通过淀积真空室 4-1~4-12 时的下陷。

在生产系统 2 的运行中，当基片 10 前移通过淀积真空室 4-1~4-12 时，位于每个淀积源 8-1~8-12 中的材料在适当的真空环境中淀积在基片 10 上，由此在基片 10 上形成了多个渐进的图形。更具体地，基片 10 具有多个部分，其安置在每个真空室 4、20 和 22 中用于预定的时间间隔。在该预定时间间隔中，材料从一个或者多个淀积源 8 淀积在基片 10 的位于对应的淀积真空室 4 中的部分上，淀积在基片 10 的位于退火真空室 20 中的部分上的材料进行退火，而淀积在基片 10 的位于测试真空室 22 中的部分上的 TFT 矩阵进行测试。在该预定的时间间隔之后，使基片 10 分步前移，由此使基片 10 的多个部分串行地前移到下一个真空室 4、20 或者 22，用于另外的适当的处理。该分步前移持续进行，直至基片 10 的每个部分均通过所有的真空室 4、20 和 22。然后，通过切片机 36 使每个离开淀积真空室 4-12 的基片 10

的部分同基片 10 的剩余部分分开，随后基片 10 的该切开部分平直地存放在位于存储真空室 39 中的适当的存储装置 38 中。可替换地，在位于存储真空室 39 中的收取卷轴(未示出)上接收离开淀积真空室 4-12 的基片 10 的每个部分。存储真空室 39 连接到用于在其中建立适当的真空的真空源(未示出)。

将基片 10 描述为连续的挠性片不应被解释为对本发明的限制，这是因为基片 10 还可以是刚性的和/或具有任何所需的尺寸或者形状，例如，一个或者多个独立的片，其可被同时安置在一个或者多个真空室 4、20 和 22 中。例如，基片 10 可以是刚性的，并且具有伸长的矩形的形式，其可以置于一个或者多个真空室 4、20 和 22 中。

下面，通过参考图 3~9 并且继续参考图 1，将描述用于形成有源矩阵 OLED 显示器的一系列步骤。

如图 3 中所示，基片 10 包括导电层 50，该导电层 50 在其一个表面上具有绝缘体 52。基片 10 的一部分进入到淀积真空室 4-1 中，该电绝缘体层 52 面对淀积源 8-1。在该示例性淀积顺序中，淀积源 8-1 填充有半导体材料 54。该半导体材料 54 由淀积源 8-1 通过遮蔽掩膜 12-1 淀积在与导电层 50 相对的电绝缘体层 52 的表面上。图 4 示出了基片 10 的该部分的隔离的示图，基片 10 的该部分接收位于电绝缘体 52 表面上的半导体材料 54 的淀积物以形成晶体管对 70 和 74，如图 7 所示。

每个遮蔽掩膜 12 对位于相应淀积真空室 4 中的基片 10 的部分的对准是关键。为了这个目的，位于每个淀积真空室 4 中的基片 10 的该部分可以包括一个或者多个基准标记或者点(未示出)，位于每个淀积真空室 4 中的对准装置(未示出)可以使用该基准标记或者点，用于定位与接收在淀积真空室 4 中的基片 10 的该部分相关的相应遮蔽掩膜 12。每个对准装置可以包括光学或者机械装置，用于确定相应

遮蔽掩膜相对于接收在相应淀积真空室 4 中的基片 10 的该部分上的基准标记的位置。每个对准装置还可以包括驱动装置，其联接到相应遮蔽掩膜，用以执行遮蔽掩膜 12 相应于基片 10 的该部分上的一个或者多个基准标记的 x 和 y 定位。该驱动装置还可以包括用于使遮蔽掩膜 12 移动到与基片 10 的该部分相接触用以在其上淀积材料的装置。一旦在每个淀积真空室 4 中完成了将材料淀积在基片 10 上，则驱动装置可以使相应的遮蔽掩膜 12 从其中接收的基片 10 的该部分分离。该分离避免了遮蔽掩膜 12 在基片 10 前移到下一个真空室 4、20 或 22 时接触淀积在基片 10 上的材料。

在淀积真空室 4-1 中将半导体材料 54 淀积在电绝缘体层 52 上之后，淀积真空室 4-1 中的基片 10 的该部分前移到淀积真空室 4-2 中。淀积真空室 4-2 中的淀积源 8-2 填充有半导体相容传导材料 56，其在淀积真空室 4-2 中通过遮蔽掩膜 12-2 淀积在基片 10 的该部分上，用以形成图 5 所示的传导材料 56 的图形。

如果基片 10 具有伸长的形状，则基片 10 的该部分可被置于两个或者更多个淀积真空室 4、20 或 22 中，使基片 10 的该部分从淀积真空室 4-1 前移到淀积真空室 4-2 将会使得基片 10 的另一部分前移至淀积真空室 4-1 中。这样，不同淀积真空室 4 中的材料可以在相同的时刻或者近似相同的时刻淀积在基片 10 的不同部分上。相似地，在将一种或者多种材料淀积在基片 10 的其他部分上时，淀积在基片 10 的多个部分上的电子元件的退火和测试可以在相同的时刻或者近似相同的时刻发生。这样，图 1 所示的示例性生产系统 2 具有能够同时处理基片 10 的多个部分的优点，由此使处理基片 10 的每个部分的速率最大，用以产生完整的电子器件。

如图 3 和 5 中所示，传导材料 56 的一部分被淀积成与半导体材料部分 54-1~54-2 的相对侧或者相对端相重叠，用以分别限定晶体管 74 和 70 的源极结构 58-1 和 58-2 以及漏极结构 60-1 -60-2。

取决于应用，基片 10 的导电层 50 可以用作电源或者接地总线。为了该目的，如图 3 所示，形成每个源极 58 的传导材料 56 可以通过电绝缘体层 52 中的通孔或者过孔 63 与基片 10 的导电层 50 电气相通。在将基片 10 引入到任何的真空室 4、20 或 22 之前，用于将每个源极 58 连接到导电层 50 的过孔 63 可以形成于电绝缘体层 52 中。

在上面的描述中，每个源极 58 被描述为通过电绝缘体层 52 中的过孔 63 连接到导电层 50。然而，每个源极 58 可以通过两个或者更多个过孔 63 连接到导电层 50。可替换地，取决于应用，每个漏极 60 可以通过两个或者更多个电绝缘体层 52 中的过孔 63 连接到导电层 50，而每个源极 58 通过电绝缘体层 52 保持与导电层 50 的电气隔离。特别地，取决于形成在基片 10 上的电子元件的计划应用和/或作为电源总线或者接地总线的导电层 50 的计划应用，本领域的普通技术人员可以容易地做出决定，确定通过一个或者多个电绝缘体层 52 中的过孔 63 将每个源极 58 连接到导电层 50 还是将每个漏极 60 连接到导电层 50。

当传导材料 56 的淀积完成时，淀积真空室 4-2 中的基片 10 的该部分前移到淀积真空室 4-3。淀积源 8-3 填充有绝缘材料 62，其通过遮蔽掩膜 12-3 以图 6 中所示的图形淀积在位于淀积真空室 4-3 中的基片 10 的该部分上。

如图 3 和 6 中所示，绝缘材料 62 可以覆盖每个源极 58 和每个漏极 60 的全部或者一部分，该源极 58 和漏极 60 是通过在半导体材料 54 上淀积传导材料 56 而形成的。此外，绝缘材料 62 还可以覆盖传导材料 56 的包括用于每个源极 58-2 的电源总线 64 的部分。

随后，位于淀积真空室 4-3 中的基片 10 的该部分前移到淀积真空室 4-4。淀积源 8-4 填充有传导材料 66，其通过遮蔽掩膜 12-4 以图

7 中所示的图形淀积在位于淀积真空室 4-4 中的基片 10 的该部分上。与每个源极 58-2 向右延伸的部分重叠的传导材料部分 66-4 和与传导材料 66-4 的该部分对准的传导材料 56 完成了用于源极 58-2 和用于与源极 58-2 处于相同列中的任何类似源极（未示出）的电源总线 64。每个源极 58-2 左侧的传导材料部分 66-3 形成了用于源极 58-1 和用于与源极 58-2 处于相同列中的任何类似源极（未示出）的列总线 68。传导材料部分 66-2 连接到漏极 60-1，并且覆盖了一部分源极绝缘材料 62，该部分源极绝缘材料 62 部分地覆盖了源极 58-2 和漏极 60-2，并且其处于同半导体材料 54-2 的隔开的平行关系。传导材料部分 66-2 限定了栅极结构 69，其与源极 58-2、漏极 60-2、绝缘材料部分 62-2 和半导体材料 54-2 一起形成了晶体管 70。

淀积在每个晶体管 70 上的与水平取向的绝缘材料 62-1 重叠的传导材料部分 66-1 形成了行选择总线 72。更具体地，每个晶体管 70 上的传导材料部分 66-1 与源极 58-1、漏极 60-1、半导体材料 54-1 和它们之间的绝缘材料 62-1 形成了晶体管 74，其控制晶体管 70 的导通状态，该晶体管 70 的栅极结构 69 联接到晶体管 74 的漏极 60-1。例如，晶体管 74-1 控制晶体管 70-1 的导通状态，并且晶体管 74-2 控制晶体管 70-2 的导通状态。

在图 7 中，在每个所说明的晶体管 70 下面的行选择总线 72 用于选择图 7 所示的晶体管 70 下面的晶体管 74 的行。为了该目的，应当认识到，图 7 仅示出了基片 10 的隔离的部分，其仅具有用于形成两对晶体管 74 和 70 的材料部分。为了说明简便，从图 4~9 中略去了用于形成有源矩阵的其它晶体管对 74 和 70 的材料。

继续参考图 7，当选择了晶体管 70-1 和 70-2 上面的行选择总线 72 时，晶体管 70-1 和 70-2 分别响应施加到与每个晶体管 74-1 和 74-2 相关的列总线 68 的电压。这样，当适当的电压施加到所说明的晶体管 70 上面的行选择总线 72 时，通过它们的相应列总线 68 施加到晶体管 74-1

和 74-2 的源极 58-1 的电压分别控制流进晶体管 70-1 和 70-2 的电流。这样，通过简单地控制施加到每个列总线 68 的电压，当适当的电压施加到相应的行总线时，可以选择性地控制流进每个晶体管 70 的电流。

应当认识到，每个传导材料部分 66、源极 58、漏极 60 和绝缘材料部分 62 的实例限定了电容器。更具体地，传导材料部分 66 限定了电容器的第一极板，绝缘材料 62 使该第一极板保持与源极 58 和漏极 60 的隔开的关系，该源极 58 和漏极 60 独立地或者共同地限定了电容器的第二极板。如果其漏电流是足够低的，则每个电容器可以用作二进制存储元件。

参考图 8，并且继续参考图 1 和 3~7，在完成传导材料 66 的淀积之后，淀积真空室 4-4 中的基片 10 的该部分前移进入淀积真空室 4-5。淀积源 8-5 填充有绝缘材料 76，其以图 8 中所示的图形淀积在先前淀积在基片 10 上的基本全部材料上。然而，在该图形中，晶体管 70-1 和 70-2 各自的漏极 60-2 的部分 78-1 和 78-2 未由绝缘材料 76 覆盖。此外，每个电源总线 64 的输入端和每个列总线 68 的输入端未由绝缘材料 76 覆盖。而且，每个行总线 72 的输入端（未示出）也未由绝缘材料 76 覆盖。在图 4~9 中所示的实施例中，每个电源总线 64 的输入端和每个列总线 68 的输入端位于图的顶部，并且每个行选择总线 72 的输入端（未示出）位于图的右侧。

当完成绝缘材料 76 的淀积时，淀积真空室 4-5 中的基片 10 的该部分前移进入淀积真空室 4-6。淀积源 8-6 填充有传导材料 80，其通过遮蔽掩膜 12-6 以图 9 中所示的图形淀积在基片 10 上。如图 3 所示，在淀积真空室 4-5 中未淀积绝缘材料 76 的每个部分 78 限定了过孔，通过该过孔传导材料 80 与相应晶体管 70 的漏极 60-2 相接触。淀积在每个晶体管 70 上的传导材料 80 限定了输出焊盘 84，其电压可由相关的晶体管对 70 和 74 控制，例如，晶体管 70-1 和 74-1。

在淀积了传导材料 80 之后，基片 10 的该部分从淀积真空室 4-6 前移进入退火真空室 20，其中控制一个或者多个加热元件 24，用以向在淀积真空室 4-1~4-6 中淀积在基片 10 的该部分上的材料提供适当的退火加热。

上文所述的步骤和材料以及由此产生的电路是用于说明的目的，而不应被解释为本发明的限制，这是因为淀积顺序、淀积材料和/或由此产生的电路是设计选择的问题，其可由本领域的普通技术人员确定。例如，可以倒转每个晶体管的源极和漏极结构，可以修改形成电路的 TFT 的设置和互连以适合于特定的应用，每个 TFT 可以是独立寻址的，或者 TFT 组可以以任何所需的图形进行寻址等等。

每个列总线 68 和行选择总线 52 可以联接到适当的行和列控制逻辑（未示出），其可以在每个晶体管 70 和每个晶体管 74 在基片 10 上形成的同一时刻形成在基片 10 上。具体地，每个遮蔽掩膜 12 可以包括其片 16 中的孔隙 14 的适当图形，其使得在每个晶体管 70 和每个晶体管 74 在基片 10 上形成的同一时刻，能够在基片 10 上形成适当的行和列控制逻辑。

取决于具有多个形成于其上的薄膜晶体管 70 和 74 的基片 10 的计划应用，退火工艺可以是基片 10 的该部分所经历的最后步骤。如果是这样，则退火真空室 20 的输出联接到存储装置 38，其存储基片 10 的该部分用于后续的工艺或用途。然而，如果基片 10 的该部分将经历额外的工艺步骤，例如，在输出焊盘上形成 OLED，则基片 10 的该部分可以前移至测试真空室 22 中，用于对其进行测试。

在测试真空室 22 中，按照需要，使探针组件 26 的探针移动到与多种总线 64、68 和 72 以及输出焊盘 84 处于接触或者非接触关系，随后，在测试设备 28 的控制下，通过探针组件 26，可以测试与每个

输出焊盘 84 相关的晶体管对 70 和 74。

如果该测试失败，则由此未通过的基片 10 的该部分被确认或被指出，并且优选地，不进行进一步的处理。然而，如果该测试通过，则基片 10 的该部分可以提交给进一步的处理，如图 1 中所示。

在每个输出焊盘经历淀积以形成 OLED 的情况中，基片 10 的该部分从测试真空室 22 前移进入淀积真空室 4-7。淀积源 8-7 填充有空穴输运材料，诸如 NPB ($C_{44}H_{32}N_2$)，其通过遮蔽掩膜 12-7 淀积以在每个输出焊盘 84 上形成空穴输运层 90，如图 3 所示。

在淀积空穴输运层 90 之后，基片 10 的该部分前移进入淀积真空室 4-8。淀积源 8-8 包括两个分立可控的淀积源，用于淀积发射层 92，其包括通过一个淀积源淀积的发射材料和通过另一个淀积源淀积的掺杂剂。在淀积源 8-8 用于形成红发光二极管的情况中，发射材料可以是 98%~99.5%的 DCM ($C_{23}H_{21}N_3O$) 的重量和 2%~0.5%的 DMQA ($C_{22}H_{16}N_2O_3$) 的重量。在淀积过程中，控制淀积源 8-8 以按照前述的百分比淀积发射材料和掺杂剂，用以在每个第三输出焊盘 84 的空穴输运层 90 上形成发射层 92。

在发射层 92 淀积到足够的程度之后，控制淀积源 8-8 以终止掺杂剂材料的淀积，同时继续淀积发射材料。在不加入掺杂剂的情况下继续淀积发射材料使得在刚刚淀积的发射层 92 上形成了电子输运层 94，如图 3 中所示。

当完成了淀积真空室 4-8 中的材料淀积时，基片的该部分顺序步进通过淀积真空室 4-9 和 4-10，其中淀积源 8-9 和 8-10 以上文所讨论的方式分别淀积绿发射层和蓝发射层 92 以及电子输运层 94，用以在基片 10 的该部分上形成多个色彩三元组。每个色彩三元组包括分立可控的红、绿和蓝 OLED。

为了形成绿 OLED, 淀积源 8-9 共同淀积发射材料 (诸如 $\text{Alq}_3(\text{C}_{27}\text{H}_{16}\text{AlN}_3\text{O}_3)$) 和掺杂剂 (诸如香豆素 153($\text{C}_{16}\text{H}_{14}\text{F}_3\text{O}_2$)), 用以形成绿光发射二极管的发射层 92, 并且仅淀积发射材料以形成绿发光二极管的电子输运层 94。为了形成蓝 OLED, 淀积源 8-10 共同淀积发射材料 (诸如 $\text{PPD}(\text{C}_{52}\text{H}_{36}\text{N}_2)$) 和掺杂剂 (诸如二萘嵌苯($\text{C}_{20}\text{H}_{12}$)), 用以形成蓝光发射二极管的发射层 92, 并且仅淀积发射材料以形成蓝光发射二极管的电子输运层 94。

在输出焊盘 84 上淀积每个层 90、92 和 94 以形成上文所述的色彩三元组之后, 基片 10 的该部分前移进入淀积真空室 4-11。淀积源 8-11 填充有传导材料 96, 其通过遮蔽掩膜 12-11 淀积在每个 OLED 的电子输运材料层 94 上。更优选地, 提供的传导材料 96 不与形成每个输出焊盘 84 的任何传导材料 80 相接触, 在形成于基片 10 的该部分上的所有 OLED 上使传导材料 96 淀积为相邻的层。这样, 仅需要在几个点接触该相邻的传导材料层, 以便于形成在基片 10 的该部分上形成的所有 OLED 的阴极 98。在该设置中, 传导材料层 96 用作在基片 10 的该部分上形成的所有 OLED 的公共阴极结构, 而与每个 OLED 相关的输出焊盘 84 操作用作与之相关的 OLED 结构的阳极结构。如果传导材料 96 仅淀积在与每个输出焊盘 84 相关的 OLED 结构上, 则有必要将传导材料 96 的每个淀积物连接到适当的阴极偏置源。

在淀积了传导材料 96 之后, 基片 10 的该部分从淀积真空室 4-11 前移进入淀积真空室 4-12。淀积源 8-12 填充有密封材料 98, 其通过遮蔽掩膜 12-12 在淀积在淀积于基片 10 的该部分上的材料的基本全部暴露表面上。为了使总线 64、68、72 和一个或者多个传导材料 96 淀积物能够进行电接触, 密封材料 98 既不淀积在总线 64、68、72 的输入端上, 并且该密封材料 98 也不淀积在传导材料 96 的一个或者多个淀积物的全部或者部分上。配置密封材料 98 以避免湿气和颗粒物质接触任何淀积材料, 除了那些有意暴露出来的淀积材料的那些部

分。

可替换地，淀积真空室 4-12 可被认为是置于淀积真空室 4-11 和存储真空室 39 之间的多个串联连接的淀积真空室的代表。这些串联连接的淀积真空室中的每一个可以包括填充有适当材料的淀积源 8，该材料在基片 10 的一个或多个部分前移从其通过时通过遮蔽掩膜 12 淀积在基片 10 的该一个或者多个部分上，用以在其上形成保护密封层。适用于图 1 所示的生产系统 2 的实施例的系统是 Guardian™ 工具，其由 Vitec System, Inc. of San Jose, California 设计。该系统包括串联连接的淀积真空室，用于在淀积在基片 10 的该部分上的材料的基本全部暴露表面上淀积液态单体，用以产生显微镜可见的扁平表面。然后使液态单体硬化（聚合）为固体聚合物膜。随后淀积第一透明陶瓷层，用以产生第一阻挡层，并且使用第二聚合物层用以保护该阻挡层并且产生第二扁平表面。在需要时重复该阻挡层/聚合物组合，直至获得所需程度的不渗透性。

在上面的描述中，假设基片 10 是连续的片。在淀积密封材料 98 之后，淀积真空室 4-12 中的基片 10 的该部分从此处前移，由此切片机 36 将基片 10 的该部分同基片 10 的剩余部分切开。随后，基片 10 的切开部分存储在存储真空室 39 的存储装置 38 中用于随后的处理或应用。可替换地，切片机 36 可以由收取卷轴（未示出）取代，其在基片 10 从淀积真空室 4-12 前移时接收该基片 10。

上文所述的通过遮蔽掩膜 12 来淀积材料是用于说明本发明的目的，并且不应被解释为本发明的限制。对于本领域的技术人员显而易见的是，在单一的淀积真空室 4 中可能需要不止一个遮蔽掩膜 12，以形成所需的图形。例如，为了以图 8 所示的方式淀积绝缘材料 76，可以同时使用或者一次一个地使用两个或者更多的遮蔽掩膜 12，用以淀积所示的绝缘材料 76 的图形。为了该目的，淀积真空室 4-5 可以包括用于替换所需用于淀积所示绝缘材料 76 的图形的多个遮蔽掩膜的


装置（未示出）。可替换地，淀积真空室 4-5 可以被认为是置于淀积真空室 4-4 和 4-6 之间的多个串联连接的淀积真空室的代表。这些串联连接的淀积真空室中的每一个可以包括填充有绝缘材料 76 的淀积源 8，该材料在基片 10 的所选部分前移从其通过时通过遮蔽掩膜 12 淀积在基片 10 的该所选部分上。通过这些串联连接的淀积真空室进行的绝缘材料 76 的淀积将共同产生图 8 所示的绝缘材料 76 的图形。相似地，用以形成传导材料部分 66-1~66-4 的传导材料 66 的淀积可能需要多个遮蔽掩膜 12，其每一个在其中具有不同的孔隙 14 图形，可互换地安置在淀积真空室 4-4 中。可替换地，淀积真空室 4-4 可以被认为是置于淀积真空室 4-3 和 4-5 之间的多个串联连接的淀积真空室的代表。这些串联连接的淀积真空室中的每一个可以包括填充有传导材料 66 的淀积源 8，该材料在基片 10 的所选部分前移从其通过时通过遮蔽掩膜中的一个淀积在基片 10 的该所选部分上。通过这些串联连接的淀积真空室进行的传导材料 66 的淀积将共同产生图 7 所示的传导材料 66 的图形。对于其中孔隙 14 的数量对形成遮蔽掩膜 12 的片 16 的结构刚度有不利影响的情况中的任何其它遮蔽掩膜 12，可以适用相似的说明。

如前文中可以看到的，本发明通过在基片上连续地淀积材料，能够在基片上形成一个或者多个电子元件。重要的是，形成每个电子元件而不需要剥离工艺，即材料的去除。这表示了针对现有技术的重要的改进，即其中通过连续的淀积序列形成了这些电子元件，由此显著地提高了生产具有形成于其上的该电子元件的基片的生产效率。此外，本发明使得某些受控元件，诸如 OLED，能够淀积在电子元件上，以便于形成完整的系统，诸如显示器的色彩三元组的阵列。

以上面的方式形成在基片 10 上的电子元件可以用于除 OLED 以外的多个应用，用于形成显示器的像素。例如，淀积在基片上的电子元件可以用于：用于声成像和 X 射线成像的大面积阵列、用于光学图像处理的大面积阵列、用于等离子体显示面板的高电压阵列以及大面积的自

适应和学习网络。此外，基片 10 不限于具有覆盖导电层 50 的电绝缘层 52。为了该目的，基片 10 可以由纸、塑料或者在其上可以淀积适当材料的任何其他材料形成。

通过参考一个优选实施例已经描述了本发明。基于对前面的详细描述的阅读和理解，可以进行显而易见的修改和变化。例如，可以在需要时修改所述的顺序以适应特定的应用。为了该目的，可以首先淀积受控元件，随后淀积电子元件。因此，本发明不应以任何方式解释为受到上面的描述的限制，而是其目的在于，本发明应被解释为包括附属权利要求或其等效物的范围中的所有的修改和变化。







图2



3




图4




图5




图6




图7




图8




图9