

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

H01L 21/66 (2006.01)

H01L 23/544 (2006.01)



# [12] 发明专利申请公布说明书

[21] 申请号 200580006568.3

[43] 公开日 2007年3月7日

[11] 公开号 CN 1926677A

[22] 申请日 2005.2.26

[21] 申请号 200580006568.3

[30] 优先权

[32] 2004.3.1 [33] US [31] 10/790,296

[86] 国际申请 PCT/US2005/006178 2005.2.26

[87] 国际公布 WO2005/086223 英 2005.9.15

[85] 进入国家阶段日期 2006.8.31

[71] 申请人 先进微装置公司

地址 美国加利福尼亚州

[72] 发明人 K·A·攀 B·兰加拉贾

B·辛格

[74] 专利代理机构 北京纪凯知识产权代理有限公司

代理人 戈泊程伟


权利要求书 2 页 说明书 19 页 附图 14 页

## [54] 发明名称

用于集成电路制造之多层覆盖测量及修正技术

## [57] 摘要

本发明揭示一种促进在晶片(402)之多层间的覆盖的测量及修正的系统。该系统包括代表在三层或三层以上之晶片(402)之间的覆盖的覆盖目标(406)及决定存在于该覆盖目标(406)覆盖误差之测量组件(408)，藉以决定在该三层或三层以上之晶片(402)之间的覆盖误差。可以经由提供控制组件(410)以修正在邻接及非邻接层之间的覆盖误差，其中该修正是依据至少部分由该测量组件(408)所获得之测量。



1. 一种在多层晶片之间促进覆盖的测量及修正的系统，包括：  
覆盖目标（406），该覆盖目标（406）代表在晶片的三层或三层以上之  
间的覆盖；以及  
5 测量组件（408），该测量组件（408）决定存在于该覆盖目标（406）  
内的覆盖误差，并且因此决定在该晶片（402）的该三层或三层以上之间的  
覆盖误差。
2. 如权利要求 1 所述的系统，还包括控制组件（410），该控制组件（410）  
使用通过该测量组件（408）所决定的覆盖误差以修正在该晶片（402）的  
10 该三层或三层以上之间的覆盖误差。
3. 如权利要求 2 所述的系统，其中当相较于第二维度在第一维度上覆  
盖对准的精确度更重要时，该控制组件（410）在该第一维度上提供较多的  
修正而在该第二维度上提供较少的修正。
4. 如权利要求 2 所述的系统，其中在第一维度上的该晶片（402）的  
15 非邻接层之间的实质覆盖修正与在第二维度上的该晶片（402）的邻接层之  
间的实质覆盖修正相关联。
5. 如权利要求 2 所述的系统，其中在第一维度上的该晶片（402）的  
非邻接层之间的非实质覆盖修正与在第二维度上的该晶片（402）的邻接层  
之间的非实质覆盖修正相关联。
- 20 6. 如权利要求 2 所述的系统，其中该控制组件（410）促进旋转覆盖  
误差的修正。
7. 如权利要求 1 所述的系统，其中该覆盖目标（406）具有方块中有  
方块、框架中有框架、片段式框架及周期性结构的至少其中一个结构。
8. 一种在超过两层的晶片（402）中用于测量及修正覆盖误差的方法，  
25 该方法包括：  
产生多层的覆盖目标（406），其中该覆盖目标（406）的不同层代表该

晶片（402）的不同层；以及

经由测量该覆盖目标（406）的代表层之间的覆盖误差而近似该晶片（402）的非邻接层的覆盖误差。

9. 如权利要求8所述的方法，还包括：

5 依据至少部分测量的存在于该覆盖目标（406）的代表层中的覆盖误差而修正在该晶片（402）的非邻接层之间的覆盖误差。

10. 一种修正在三层或三层以上的晶片之间的覆盖误差的系统，包括：  
用于产生覆盖目标（406）的组件，该覆盖目标（406）代表晶片（402）的三层或三层以上；

10 用于测量该覆盖目标（406）上的覆盖误差的组件，该测量表示存在于该晶片（402）的非邻接层之间的覆盖误差；以及

用于依据至少部分关于该覆盖目标（406）的测量，修正在该晶片（402）的非邻接层之间的覆盖误差的组件。

15

## 用于集成电路制造之多层覆盖测量及修正技术

## 技术领域

- 5 本发明一般系关于侦测及修正半导体制造程序。尤其，本发明系关于用于测量及修正于集成电路上多层覆盖的系统及 / 或方法。

## 背景技术

- 在半导体工业中，具有持续朝向较高组件密度之趋势。为了达到这些高密度，必须持续努力朝向在半导体晶片上缩减组件尺寸（例如在次微米  
10 （submicron）层级）。为了要完成这种高组件封装密度，需要将愈来愈小的集成电路（Integrated Circuits, ICs）特征尺寸制作在晶片之小方形部分，通常称为晶粒（die）。该特征尺寸可以包含内连接线路之宽度及间隔、接触孔洞之间隔及直径、诸如各种特征之边角及边缘之表面几何以及其它特征之表面几何。为了缩减组件尺寸，更多制造程序之精确控制是必须的。在  
15 特征之间及特征之尺寸可以称为临界尺寸（critical dimensions, CDs）。缩减临界尺寸及产生更多精确的临界尺寸促进透过缩减组件尺寸及增加封装密度促进达到较高的组件密度。

- 制造半导体或集成电路通常包含多种制程（例如曝光、烘烤、显影），在该制程期间数以百计的集成电路复制品可以形成在单一晶片之上，并且  
20 尤其是在晶片之每个晶粒之上。在很多的这些步骤中，材料于特定位置处是覆盖在既存的层膜之上或由既存的层膜中移除以形成所需的电路结构及组件。通常，该制造程序包含建立数个摹制的层膜于基板之上或在基板之内，该基板最后形成完整的集成电路。这种层膜制程产生电性主动区域于该半导体晶片表面之内及之上。此类电性主动区域之层对层的对准及绝缘  
25 可以影响形成在晶片上之结构精确性。若层膜并未对准于可接受的裕度（tolerance）之内，覆盖误差可能折冲电性主动区域之效能并且反而影响芯片可靠度。

- 习知的覆盖测量系统及 / 或方法可轻易决定是否两层是位在可接受的裕度之内。对准失调可能由于在微影制程中变动而造成，诸如步进机平台  
30 变动、镜组变动、光阻施加、显影变动、晶片非均匀性等等。经由覆盖测

量工具所获得之测量为使用于量化误差大小及确认当制程受到调整时此类的误差之大小是减少的。

关于集成电路制造的覆盖的覆盖测量具有两个主要功能：侦测微影对准步骤之效能及辅助微影制程之建立。例如，覆盖测量可以使用样本晶片以评估批次晶片（wafer lot）的覆盖的覆盖效能。再者，覆盖测量可以使用以在运作之前最佳化地配置步进机系统，并且可以之后使用经由周期性的覆盖评估以维持最佳化的步进机效能。

覆盖误差通常是仅在邻接层膜之间作测量及分析。现在参考图式，图 1 说明测量覆盖误差之先前技术方法 100。当第一层加入至晶片时，使用作为部分覆盖目标 104 之方形层 102 产生在该晶片上之各种位置处之集成电路设计区域之外部。当第二层加入至该晶片时，对应于该第二层之集成电路而使用作为部分该覆盖目标 104 之较小的第二方形层 106 为放置在该覆盖目标 104 之第一部分 102 上面，并且产生类似对应于该晶片之第二层而使用作为部分第二覆盖目标 110 之较大层 108（虚线说明表示该晶片之相同层的覆盖的覆盖目标之层膜）。当该晶片之第三层产生在该晶片之第二层上面时，使用作为部分该第二覆盖目标 110 之较小层 112 为放置在该覆盖目标 110 之较大的第二层 108 之上。使用作为部分覆盖目标 116 之较大的第三层 114 亦产生。这种程序持续直到预先决定的层数已经产生。因此该层 102、106、108、112 及 114 能够分别地在该第一及第二层与该第二及第三层之间测量覆盖误差（例如在该覆盖目标之中心点间之距离及在此类目标间之旋转差异）。若在邻接层之间的覆盖误差为低于预定的临界裕度（threshold tolerance），产生该层之程序将认为是满足的。

然而，在具有多层之集成电路中，在多层间之重复复盖误差（即使是些微误差）可能导致完整的集成电路之效能减损。参考图 2，说明可能在两个覆盖目标间产生可接受的覆盖误差 200。覆盖目标 202 对应于第一层集成电路，并且覆盖目标 204 对应于第二层集成电路，其中该覆盖目标 202 具有所需的宽度  $d_1$  并且该覆盖目标 204 具有所需的宽度  $d_2$ 。如同由虚线 206 及 208 之说明，在制程上之变动是由于经由允许该覆盖目标 202 具有如同  $d_3$  一般小的宽度及该覆盖目标 204 具有如同  $d_4$  一般大的宽度。在习知的覆盖测量方法中，该虚线 206 及 208 之交错显示在对应于该覆盖目标 202 及 204 之两层之间之不能接受的覆盖。距离  $d_5$  显示在通过覆盖目标 202

及 204（例如在该覆盖目标 202 及 204 之中心点间之距离）所示层间的覆盖的覆盖误差数量。再者，在此类覆盖目标 202 及 204 之间之旋转  $\alpha$  亦可接受具有该旋转  $\alpha$  是低于预定的临界值。若该覆盖目标 202 及 204 在对应于该覆盖目标 202 及 204 之两层之间显示无法接受的覆盖误差及 / 或旋  
5 量，可能采取关于此两层之修正测量。

现在转至图 3，说明复数个集成电路组件及 / 或晶片 300，其中例示于图 2 中的覆盖的覆盖误差为重复遍及此类复数个集成电路组件及 / 或晶片 300。例如，该覆盖误差 200（图 2）存在于集成电路组件 302 及集成电路 304 之间，其中该集成电路组件 302 及 304 是位在邻接层之内。实质  
10 相似的覆盖误差存在于集成电路组件 304 及 306、306 及 308、308 及 310 与 310 及 312 之间。若造成此类覆盖误差 200 之制造组件及 / 或制程并未修正以减缓此类覆盖误差，较大累计的差异造成于非邻接层之非邻接的组件之间。例如，当此类组件 302 及 312 理想上为近似同中心时，该组件 312 为透过从组件 302 之复数层而明显地旋转及位移。在层及 / 或组件之间之  
15 此类实质的旋转及位移可能折损集成电路效能。因此，更健全的覆盖测量系统及 / 或方法以分析多层集成电路及修正在此层之间的覆盖误差是需要的以减轻上文提及的习知系统及 / 或方法之缺失。

### 发明内容

为了提供本发明之某些目的之基本的了解，下文呈现本发明之简化的  
20 概述。本摘要并非本发明之广泛概观。本概述既非意在确定本发明之主要或关键组件也非描述本发明之范畴。本概述之仅有的目的在于以简化的形式呈现本发明之某些概念而成为后续呈现之较详细的描述之前言。

本发明使在晶片上之集成电路之多层间的覆盖误差测量及修正变得容易，因此减少覆盖误差在复数层上重复产生。再者，本发明允许关于在晶  
25 片内多层间的覆盖的设计规格。代表多层间的覆盖的覆盖目标将会提供以使在此层间的覆盖能够测量。该覆盖目标可以是方形于方形内(box-in-box)结构、框架中有框架(frame-in frame)结构、片段的框架(segmented frame)结构、格栅状(grating)结构覆盖目标或其它适当的周期结构覆盖标记或能够表示在超过二层晶片间的覆盖之任何其它适当的结构。该覆盖目标可  
30 以经由分析以决定在晶片上邻接及非邻接层之间的覆盖误差之既存数量。

例如，光学显微镜（optical microscopy）、散射仪（scatterometry）、扫描式电子显微镜（scanning electron spectroscopy）及傅立叶转换红外线散射仪（Fourier transform infrared scatterometry）可以使用而与在多层间测量覆盖误差连接。再者，当使用周期性的结构覆盖标记时，覆盖误差可以经由决定此类覆盖标记之节距而计算，该覆盖标记在实时时间内可以由使用者定义或测量。

关于在多层间的覆盖误差之测量可用以修正此种覆盖误差。例如，可提供控制系统，其中此种控制系统可以使用该覆盖误差测量作为回馈（feedback）及/或前馈（feed-forward）数据，因此经由控制使用与制造程序相连之制造组件而促进在晶片之多层间的覆盖误差的修正。例如，在制程腔体内之温度可以操控以使得针对在多层间之设计规格的覆盖误差修正较为容易。

依据本发明之另一项目的，可以决定在特定维度（dimension）中的覆盖之重要性并且可以在此种维度中提供更多的修正。例如，在多层间的覆盖在给定的特定集成电路设计之特殊维度中可以更具关联性（pertinent），并且本发明可以因此提供修正的资源。尤其，当与第二维度比较若在多层间的覆盖在第一维度中更重要时，将在该第一维度中提供较多的修正及在该第二维度中提供较少的修正。依据本发明之另一项目的，用于修正在晶片中多层的覆盖之模型可以使用作为与本发明之连结。例如，在非邻接层之间之第一维度中较大修正与在邻接层中垂直于该第一维度之维度中较大维度有关。同样地，在非邻接层之间之第一维度内较小修正与在集成电路之邻接层之间之第二维度内较小修正有关。

对于前述及相关目的完成，本发明接着包括在下文内完整描述及在申请专利范围特定指出该些特征。下列描述及附加图式将详细提出本发明之特定目的之说明。然而，这些目的为直接描述其中本发明之原理可以使用之少量的各种方式，且本发明意在包含所有的目的及该目的之均同物。当考量结合该图式时，本发明之其它目标、优点及新颖的特征由本发明之下文的详细描述将变得显而易见。

#### 附图说明

图 1 为使用于先前技术覆盖方法系统的覆盖目标之图式。

图 2 为可以产生在邻接层之间的覆盖误差之例示性图式。

图 3 为可以使用先前技术的覆盖误差测量及修正系统及 / 或方法产生在多层间的覆盖误差之例示性图式。

图 4 为依据本发明目的的覆盖方法及修正系统之方块图。

5 图 5 为可以使用依据本发明一目的之例示性覆盖目标。

图 6 为可以使用依据本发明一目的之例示性覆盖目标。

图 7 为可以使用依据本发明一目的之例示性覆盖目标。

图 8 为可以使用依据本发明一目的之例示性覆盖目标。

图 9 为依据本发明目的说明在多层晶片间之测量及修正覆盖之流程图。

10 图 10 为经由光学显微镜技术测量及修正在多层间的覆盖之例示性系统。

图 11 为经由散射仪技术测量及修正在多层间的覆盖之例示性系统。

图 12 为依据本发明之一或多个之目的之格状映像晶片之透视图。

15 图 13 为依据本发明之一或多个之目的说明在晶片上格点映像位置处所采取测量之示意图。

图 14 为依据本发明之一或多个之目的说明，在对应晶片上之个别格点映像位置处所采取测量之登记表。

图 15 说明可以连结本发明而使用之散射仪系统。

图 16 为用于本发明之多种目的之例示性计算环境之示意图。

## 20 具体实施方式

本发明今将参考该图式而作描述，其中类似的图式标号于全文中为使用于标示类似的组件。在该下列的描述中，为了说明之目的，将提出各项特定的细节以提供本发明之完全的了解。然而，显而易见的是本发明可以在不具有这些特定细节下而实行。在其它例子中，众所周知的结构及组件以方块图形式而呈现以促进本发明易于描述。

如同在此申请案中所使用，名词“计算机组件”是指计算机相关实体，不论硬件、硬件及软件之组合、软件或在执行中之软件。例如，计算机组件可以是，但非限定于，在处理器上执行之程序、处理器、对象、执行指令、执行串行、程序及 / 或计算机。经由说明，在服务器上执行之应用及该服务器两者可以是计算机组件。一个或多个之计算机组件可以位在程序

及 / 或执行串行之内并且组件可以是位在其中一个计算机上及 / 或分布在两个或两个以上计算机间。

应该了解的是本发明之多种目的可使用关于易于使误差成本 (error cost) 之未受限最佳化 (unconstrained optimization) 及 / 或最小化 (minimization) 之技术。因此, 非线性训练系统 / 方法 (例如倒传递 (back propagation)、贝叶氏分析 (Bayesian)、模糊设定 (fuzzy set)、非线性回归 (non-linear regression) 或其它类神经网络模型包含专家智能组合、小脑模式神经网络 (cerebella model arithmetic computer, CMAC)、幅径基底函数 (radius basis functions)、直接搜寻网络及函数连结网络) 可以使用。更需  
5 要进而了解的是名词“覆盖目标”可指为单层晶片之目标以及为多层晶片之目标。

现在参考图 4, 说明用于测量及修正在多层晶片 (晶粒) 内之例示性系统 400。该系统 400 包含一个或多个之多层晶片 402, 其中该晶片包括因此亦为多层之复数个晶粒 404。一个或多个之晶粒 404 可以结合对应于多 (例如两个以上) 层晶粒 404 的覆盖目标 406。例如, 该覆盖目标 406 可以是  
15 方形于方形内结构, 其中每个方形对应于一层晶粒 404, 并且该覆盖目标 406 包含两个以上之方形。其它类似的覆盖目标结构, 诸如框架中有框架及片段于片段内结构, 亦为本发明所考量。

测量系统 408 使用于测量及 / 或分析该覆盖目标 406。例如, 测量系统  
20 408 可以测量及 / 或分析表示邻接层晶粒以及非邻接层晶粒的覆盖目标。在更为明确的例子中, 该覆盖层 406 可以包括四个方形, 每个方形结合晶粒 404 的不同层。该测量系统 408 可以测量及 / 或分析邻接层的覆盖以及在第一及第三层、第一层及第四层与第二层及第四层之间的覆盖。虽然该先前的例子使用四个作为层数, 应该了解的是该测量系统 408 可以使用表示任何超过两个的层数以测量及 / 或分析覆盖目标。该测量系统 408 可以  
25 使用任何适当的测量及 / 或分析方法以获得来自该覆盖目标 406 之信息。例如, 光学显微镜可以连结本发明而使用以促进该覆盖目标 406 之测量及 / 或分析变得容易。另外, 扫描式电子显微镜、散射仪、傅立叶转换红外线光谱仪 (Fourier transform infrared scatterometry, FTIR), 以及任何其它适当的显微测量及 / 或分析技术为本发明所考量。尤其, 该测量可以用于产生减少覆盖及 / 或让临界维度在可接受裕度内之回馈及 / 或前馈资料。傅  
30

立叶红外线光谱仪 (FTIR) 为使用用于资料收集及数字式傅立叶转换之干涉仪技术以处理该资料。在半导体制造之脉络中, 红外线辐射为通过晶片样本。某些红外线辐射是由样本材料所吸收且某些红外线辐射为穿越通过 (或传送 (transmit))。该最终光谱表示该分子吸收及传送, 而产生该晶片样品之分子指纹。如同指纹, 没有两个独特分子结构产生相同的红外线光谱。这使得红光光谱有用于多种形式的分析。

由该测量系统 408 所获得之测量接着可以通过控制系统 410 所接收, 该控制系统 410 促进在通过该覆盖目标 406 所表示的三层或三层以上之间的覆盖误差的修正。例如, 在三层或三层以上之间的覆盖可以依据设计规则需求以及用于最佳化制作组件效能而作修正。再者, 该控制系统 410 可用于经由该测量系统 408 所获得之测量以决定沿着定义该层维度之适当修正测量。例如, 该控制系统 410 可以使用关于该晶片 402 之测量及设计规则需求以决定其中修正是最重要尺寸。尤其, 若于两层之间 (邻接或非邻接) 之在 x 维度上之修正覆盖是比在 y 维度上之修正覆盖重要, 该控制系统 410 将促进在该 x 维度上比在该 y 维度上具有较大量修正之请求。再者, 该控制系统 410 可以使用通过该测量系统 412 所获得之测量以产生经由使用以修正旋转覆盖误差之控制指令。

该控制系统 410 之后可以传送实现所需修正之控制指令至特定的制程步骤 412, 诸如蚀刻步骤、微影步骤等等。再者, 当制程步骤 412 使用制造组件 414 时, 该控制系统 410 可以直接地控制与修正覆盖误差连结之特定的制造组件 414。应该了解的是依据至少部分通过该测量系统 408 所采取之读取, 任何各种制造组件及 / 或与该制造组件结合之操作参数可以选择地控制。经由例子及非限定性, 这种方法可以包含, 但并非限定于, 相关于该制程步骤 412 之温度、相关于该制程步骤 412 之压力、在该制程步骤 412 内之气体及化学品之浓度、气体之成分、在该制程步骤 412 之内之化学品及 / 或其它成分、气体之流速、在该制程 412 步骤内之化学品及 / 或其它成分、相关于该制程步骤 412 之时序参数及相关于该制程步骤 412 之激发电压。更经由例子, 于发展具有小而紧密间隔配置特征之集成电路之相关高分辨率光学微影组件之参数可以控制以修正覆盖误差。通常, 微影系用于在各种介质 (media) 间之图案转移制程并且在半导体制造中, 硅薄片, 即晶片, 是均匀地涂覆感光薄膜, 即光阻。光阻涂覆的基板经由烘

烤以挥发在该光阻成分中任何溶剂及固定涂覆于该基板上该光阻。曝光源（例如光线、x 射线或电子束）透过用于特定图案之介于其中的主要模板而照射该薄膜之表面之选择区域。该光阻涂覆通常为适合于接收该主要图案之投射影像之感光涂覆。一旦从介于其中之主要模板之影像为投射至该光阻上，该图案在该光阻内为永久地形成。

在光学微影期间投射至该光阻上之光线改变该层性质（例如溶解度）使得该光阻之不同的部分（例如视该光阻类型而定之照射或未照射部分）可以在后续加工步骤中处理。例如，负光阻之区域通过曝光源照射变成不可溶使得在后续显影行程期间，针对该光阻之溶剂使用仅移除该光阻之未照射区域。形成在该负光阻层之图案因此为通过该模板之不透光区域所定义负的图案。相反的，关于正光阻，该光阻之照射区域变成可溶并且在显影期间经由溶剂之使用而移除。因此，形成在该正光阻内之图案为在该模板上不透光区域之正影像。控制光阻为针对照射所曝光之程度（例如时间、强度）可以至少部分地修正覆盖误差。

使用于转移影像至晶片上之照射形式亦可以经由控制以修正在邻接及非邻接层之间的覆盖误差。例如，当特征尺寸朝向愈来愈小时，会由于光学照射之波长而接近极限。因此，使用于图案转移之照射波长之形式可以经由控制以修正覆盖误差。例如，具有较多传导波长之照射（例如远紫外光（例如 extreme ultraviolet, EUV）及具有波长在 5 至 200 奈米（nm）范围内之深紫外光（deep ultraviolet, DUV）可以努力地使用于微影影像以精确地达到较小的特征尺寸。然而，此类照射可由该光阻材料高度地吸收。因此，照射进入光阻之穿透深度可能受到限制。受限穿透深度使得需要使用极薄的光阻以便该照射可以穿透该光阻之整个深度以有效摹制光阻。透过光学微影制程所形成电路之效能因此亦由光阻层厚度所影响。光阻层厚度可以透过化学机械研磨（chemical mechanical polishing, CMP）而缩减。通常，化学机械研磨使用平坦化技术，其中表面是在具有研磨粉或非具有研磨粉存在的液体研磨液中通过抛光垫而作加工。所使用的研磨液与在该表面 / 次表面（subsurface）范围内之光阻产生反应。较佳反应之程度并未足以造成光阻之快速或可测量的溶解（例如化学蚀刻），但仅足够造成在光阻内之化学键结之少量的修正而适合于通过施加机械应力（例如经由化学机械研磨垫之使用）促进表面层移除。因此，覆盖误差可以通过在该化学

机械研磨制程期间控制浓度、所施加研磨液之流动速度率及磨蚀程度，以及在此类制程中施加至抛光垫及晶片之间之压力大小而作修正。

5 视所使用之光阻系统而定，曝光后烘烤亦可以使用以激发于该光阻中化学反应以影响影像转移。该晶片曝露于特定温度之部分的该温度及/或次数可以控制以调节光阻硬化之均匀性（例如通过减少驻波效应及/或以热催化扩大该影像之化学反应）。较高的温度可造成较快速的烘烤及较快速的硬化，而较低的温度可能造成较慢的烘烤及相对应较慢的硬化。光阻硬化之速率及均匀性可能影响覆盖误差，诸如例如，改变线宽之一致性。因此，时间及温度参数在曝光后烘烤期间可以受到控制以影响覆盖误差。

10 蚀刻阶段之操作参数可以类似地受到控制以达到所需的临界尺寸及减少覆盖误差于超过两层之间。在照射后，该图案影像在蚀刻阶段从该光阻涂布而转移进入该晶片，其中蚀刻剂以及其它成份，通过激发电压或其它方式而施加至该晶片之表面。该蚀刻剂在该显影制程期间移除或蚀刻去除该晶片曝光之部分。在该光阻之较少溶解区域下方之晶片部分是由受到保护而免于蚀刻剂蚀刻。该光阻之较少溶解部分为在该显影制程期间不会受到显影液所影响之部分及在该蚀刻制程期间不会受到蚀刻剂所影响之部分。这些光阻之不溶解部分在后续加工阶段中移除以完全地显现形成在其中的晶片及图案。可以控制使用于蚀刻之材料浓度因此以达到所需的临界尺寸及减少例如通过影响与该晶片之选择部分受到蚀刻移除之精确性覆盖。

15 20

相关于用以转移影像至晶片上之样板形式之参数亦可以经由控制以修正覆盖误差。其中该样板为标线（reticle），该图案为每次曝光仅转移至其中一个（或一些）晶粒，而相对于其中该样板为光罩并且所有（或者大部分）在该晶片上之晶粒为一次曝光。透过标线多重曝光时常为实施于步进及扫描（step and scan）方式。在每一次曝光之后，该晶片所安装之平台为移动或步进以透过该标线对准用于曝光之下一个晶粒并且该程序将会重复。这种程序可能需要执行如同晶粒在该晶片内数量之次数。因此，步进机移动可以经由控制以修正覆盖误差（例如，通过对步进机马达作前馈及/或回馈测量）。形成在该标线内之图案通常为欲转移至该晶片上图案之放大。这允许更多细部特征设计于该标线内。然而，当该影像曝露在该晶片上时，来自光线穿越通过该标线之能量可能加热该标线。这可能因为该标

25 30

线之热膨胀及 / 或收缩造成在该标线之机械扭曲。当该影像转移至晶片上时，此类扭曲可能改变复杂特征（例如通过窄化线路）之几何及 / 或影响层对层投准的标记等至最终电路并未如规划操作之此类程度。再者，由于该图案通常为欲转移至该晶片上图案之放大，该图案在该微影制程期间通常必须缩小（例如经由缩小镜组系统）。缩小已经扭曲的特征（例如窄的线路）在临界尺寸及覆盖上可能具有有害的效果。因此，虽然此类样板可以有效转移更多复杂的图案设计，该设计需要高度精确对准及影像以修正覆盖误差及维持临界尺寸在可接受的裕度之内。温度控制可能因此使用以减轻在该标线内之热致发的机械扭曲。

此外，关于薄膜生长或沉积要素（例如产生金属、氧化物、氮化物、复晶、氮氧化物或绝缘物）之参数可以经由控制以修正覆盖误差。此类薄膜可以透过单晶硅及多晶硅之热氧化及氮化、金属硅化物通过直接反应沉积金属及该基板之硅化物之成型、化学气相沉积（chemical vapor deposition, CVD）、物理气相沉积（physical vapor deposition, PVD）、低压化学气相沉积（low pressure chemical vapor deposition, LPCVD）、电浆辅助化学气相沉积（plasma enhanced chemical vapor deposition, PECVD）、快速热处理化学气相沉积（rapid thermal chemical vapor deposition, RTCVD）、有机金属化学气相沉积（metal organic chemical vapor deposition, MOCVD）及脉冲雷射沉积（pulsed laser deposition, PLD）而形成。在该半导体制造过程期间之流体速率、温度、压力、浓度及所供应之材料成份因此可以经由控制以支配影响覆盖之薄膜形成。

再者，应该了解的是本发明能促进在关于各种制程变量之多重目标间的覆盖易于同时修正。例如，工具引发的偏移可以经由控制该制程步骤 412 之控制组件 410 以工具对工具覆盖而同时地修正。再者，通过该测量系统 408 所获得之测量可以同时地使用作为回馈及前馈信息，因此能够同时地达到多重晶片覆盖之修正。

现在参考图 5，说明例示性方形于方形内覆盖目标 500。该覆盖目标 500 包含每一个与在集成电路内之层膜相关之方形 502 至 508。尤其，方形 502 与第一层集成电路相关、方形 504 与第二层集成电路相关、方形 506 与第三层集成电路相关及方形 508 与第四层集成电路相关。该方块 502 至 508 为与它们表示之层同时地产生（例如当第一层产生时方块 502 将产生）。该

覆盖目标 500 之建立使在邻接及非邻接层集成电路间的覆盖误差能够测量及修正。覆盖误差定义为从其中一个方块中心至另一个方块中心之平面距离，并且为经由使用每个方块之对称而决定，使得和边缘决定相关之误差将倾向从该方块之每一侧消除。因此，欲计算在方块 502 及方块 506 间的覆盖误差，该方块 502 之中心首先应决定，接着是该方块 506 之中心。在此类中心间之距离及角度为在该方块 502 及 506 间的覆盖误差，并且因此为通过此类方块 502 及 506 所表示层间的覆盖误差。

在更特定例子中，在 x 方向及 y 方向上的覆盖误差，以及在旋转的覆盖误差，可以在方块 508 及方块 506 之间测量。之后在方块 508 及 504 之间的覆盖误差可以实质上类似的方式而决定。可以了解的是覆盖误差因此可以在该覆盖目标 500 内之任何两个方块之间而决定，其中每个方块 502 至 508 表示在集成电路内之一层（例如在方块间的覆盖误差表示在层与层间的覆盖误差）。在覆盖误差已经决定之后，若随着修正相对于在 x 方向上之第一层（502）之第三层（以方块 506 表示）存在着更多的重要性，更多的修正将会使用于 x 方向上并且将较少使用于 y 方向上。再者，在对于非邻接层之 x 方向上之较大的修正通常将造成在对于邻接层之 y 方向上之较大的修正。例如，若较大的覆盖修正需要是沿着 x 方向上之层 502 及 508 间时，较大的覆盖修正将需要在 y 方向上之层 506 及 508 间。同样地，在对于非邻接层之 x 方向上之较小的修正通常将造成在对于邻接层之 y 方向上之较小的修正。

现在参考图 6 及图 7，说明例示性的覆盖目标 600 及 700。该覆盖目标 600 为框架中有框架（frame-in-frame）目标，其中每个框架代表集成电路的完全不同层。例如，框架 602 代表第一层、框架 604 代表第二层、框架 606 代表第三层及框架 608 代表第四层。然而，应该了解的是可以通过关于本发明的覆盖目标表示超过四层。该覆盖目标 700（图 7）为片段式（segment type）框架目标。对称的片段代表完全不同层的集成电路（例如片段 702 代表第一层、片段 704 代表第二层、片段 706 代表第三层及片段 708 代表第四层）。片段式框架覆盖目标结构由于缺乏边角可为有益的，该边角使得该片段式框架结构较不易于反抗流动或黏性相关的议题。该覆盖目标 600 及 700 之片段及框架为实质上相同时间建立而成为片段代表一层。例如，片段 704 为当集成电路第二层建立时在实质上类似的时间而建立。

因此该框架 602 至 608 及片段 702 至 708 精确地描绘产生在集成电路层之间的覆盖误差。框架中有框架式 (frame-in-frame) 及片段式框架覆盖目标的覆盖误差以实质上类似于决定方块中有方块 (box-in-box) 结构的覆盖误差所使用之方式而决定 (例如使用该框架及片段之对称性以决定中心点)。

5 依据本发明之一目的, 该覆盖目标 600 及 700 可以经由测量及 / 或分析以决定在邻接及非邻接层之间的覆盖误差。控制系统 (未显示) 可以经由提供以决定在 x 方向及 y 方向维度上之适当的覆盖修正, 其中制造规则及覆盖误差允许可通过该控制系统而计算 (例如若适当的覆盖在特定方向之特定层间是较为重要, 对于该特定层在该特定方向上将实施更多的修正)。  
10 类似方块中有方块 (box-in-box) 覆盖结构, 在该 x 方向上非邻接层之间之较大覆盖修正将与在该 y 方向上邻接层之间之较大的覆盖修正产生关联。同样地, 在该 y 方向上邻接层之间之较小覆盖修正将与在该 x 方向上较小覆盖修正产生关联。

现在参考图 8, 说明例示性周期结构覆盖标记 800、802 及 804 (例如  
15 周期的光栅标记), 其中该覆盖屏蔽标记 800、802 及 804 表示完全不同层的晶片。虽然邻接着呈现, 应该要了解的是该周期性的结构覆盖标记 800、802 及 804 通常为同一中心地 (concentrically) 产生 (例如类似于方块中有方块结构及框架中有框架结构), 并且覆盖误差为通过测量在此类覆盖标记 800、802 及 804 之对称中心间之位移而决定。相较于习知的方块中有方块  
20 及框架中有框架结构, 该覆盖标记 800、802 及 804 可以促进在多层间更多精密覆盖误差测量及修正。例如, 当方块中有方块结构经由计算在数字影像内之邻接方块之中心间之图素数目时, 覆盖误差通常得以测量。相对地, 该覆盖标记 800、802 及 804 之节距 (pitch) 为用于决定覆盖误差之测量单位, 该覆盖误差可以是使用者定义及 / 或在实时内测量。

25 依据本发明之其中一项目的, 该覆盖标记 800、802 及 804 可以包含粗质 (coarse) 片段、细质 (fine) 片段及 / 或粗质及细质片段之组合。本发明使在邻接及非邻接周期性结构覆盖标记 800、802 及 804 间的覆盖误差能够测量。例如, 覆盖标记 800 可以代表第一层、覆盖标记 802 可以代表第二层及覆盖标记 804 可以代表第三层。覆盖误差可以在邻接及非邻接覆盖  
30 标记两种进行测量 (例如覆盖误差可以在覆盖标记 800 及 802、800 及 804 与 802 及 804 之间而测量)。此类的测量之后可以经由使用以修正在晶片之

邻接及非邻接层两者之间的覆盖误差。

今参照图 9, 说明在集成电路超过两层时用于测量及修正覆盖之方法 900。为了说明简化之目的, 虽然该方法以一系列过程作呈现及描述, 应该要了解及明了的是本发明并非通过该过程之顺序而限定, 如同依据本发明, 5 某些过程可以以不同的顺序而产生及 / 或与不同于在此所显示及描述之其它过程而同时产生。例如, 熟习此项技术之人士将会了解及明了方法可以另外以一系列相互关联的状态或事件而表示, 诸如状态图 (state diagram)。再者, 并非所有说明的过程在实现依据本发明之方法时是必要的。

在步骤 902, 代表集成电路之多层 (例如超过两层以上) 的覆盖目标产生。例如, 该覆盖目标可以是方块中有方块结构, 其中在尺寸上缩减之基板材料方块为放置在彼此之上方。尤其, 在方块中有方块结构中较大方块对应于在该晶片之较低层, 并且较小方块对应于该晶片之较高层。再者, 其它覆盖目标结构可相关于本发明而建立。例如, 框架中有框架结构及片段式框架结构可以建立以表示集成电路的两层以上之层。 10

在步骤 904, 将测量在邻接及非邻接层之间的覆盖误差。例如, 在覆盖目标结构包含四层之距离中, 覆盖误差可以在邻接层之间 (例如第一及第二、第二及第三, ...) 以及在第一及第三层之间、第一及第四层之间及第二及第四层之间而测量。该覆盖误差可以经由光学显微镜、扫描式电子显微镜、散射仪、傅立叶转换红外线散射仪及其它适当的光学显微测量及 / 20 或分析技术而测量。

在步骤 906, 关于在多层间的覆盖测量将经由电缆、无线网络等等而传送至控制系统。在步骤 908 依据至少部分在步骤 904 所获得之测量, 覆盖误差经由修正以维持集成电路之设计规格及组件裕度。例如, 关于第一及第二层之测量可以在 x 维度及 y 维度上作分析, 并接续着关于第一及第三层在两方向的覆盖分析。在各种其它层间的覆盖亦可以经由分析, 并且该控制系统因此可修正在多层间的覆盖误差 (例如, 若覆盖在该 x 方向上更重要时, 更多的修正可以施加至此类维度上)。 25

现在参考图 10, 说明使用光学显微镜以测量及修正在多层间的覆盖误差之例示性系统 1000。该系统 1000 包含包括多个晶粒 1004 之晶片 1002。 30 该晶片 1002, 以及因此该晶粒 1004 由两层以上所组成。一个或多个的覆盖目标 (未显示) 是位在该晶片之上, 并且经由使用光源 1006 以照射包含

该覆盖目标之至少部分该晶片 1002。光学显微镜 1008 之后可以获得此类照射覆盖目标之影像，并且该影像传送至影像比较组件 1010，该影像比较组件 1010 该影像与储存在资料储存 1012 内之影像。该比较组件 1010 依据至少部分在该撷取影像及来自该资料储存 1012 之一个或多个之影像之比较结果可以决定覆盖误差。

该分析覆盖之后传送至执行控制特定制程步骤 1016 之控制系统 1014 以修正在该晶粒 1004 之多层间的覆盖误差。该控制系统 1014 包含经由程序化以控制及操作在晶片制造环境内之各种制造组件 1020 之处理器 1018。其中该处理器 1018 可以程序化以执行关于本发明功能之方法，对于具有一般熟习此项技术之人士依据在此所提供之说明将立刻变得显而易见。在操作上连结至该处理器 1018 之内存 1022 亦包含在该控制系统 1014 内并且负责储存通过该处理器 1018 所执行之程序代码而用于执行在此所描述之该制造组件 1020 之操作功能。该内存 1022 例如包含只读式内存 (read only memory, ROM) 及随机存取内存 (random access memory, RAM)。该随机存取内存为该操作系统及应用程序所加载之主存储器。该内存 1022 亦负责作为用于暂时储存关于覆盖之测量之储存媒介，以及结合在多层之间测量及修正覆盖之其它资料。电源 1024 提供操作电源给该系统 1000。任何适当的电源 (例如电池、输送电源) 可以使用以实现本发明。

该晶片 1002 通过可在 x 方向上及 y 方向上移动之晶片平台 1028 上之晶片支架 (wafer holder) 1026 而固定在所需的位置。该晶片支架 1026 真空吸附该晶片 1002 并且提供相对于该平台 1028 之轻微旋转。该晶片支架 1026 及该平台 1028 为通过该控制系统 1014 所控制以适当地相对于该光学显微镜 1008 定位该晶片 1002。应该要了解的是系统 1000 可以是单独度量衡系统，或者另外可以提供给多层之原处覆盖测量。

图 11 说明依据本发明之另一项目的的系统 1100，其中在多层间的覆盖可以经由散射仪技术而测量及控制。晶片 1102 通过晶片支架 1104 及晶片平台 1106 而固定在所需的置。光源 1108 发出入射光线 1110 至已经于该晶片 1102 上建立之特定的覆盖目标处 (未显示)，其中该覆盖目标表示一个或多个之集成电路 1112 之多层。该反射光线 1114 (或穿越通过) 产生特定的特征，并且光线接收器 1116 收集此类特征。

该特征之后通过特征比较组件 1118 所接收，该特征比较组件 1118 比

较此项特征与储存在数据储存 1120 内之已知覆盖特征。若非精确时，在该产生的特征及已知特征间之此模拟较提供在多层间之实际覆盖测量之近似测量。该分析的覆盖之后传送至执行控制特定制程步骤 1124 之控制系统 1122 以修正在该集成电路 1112 之多层间的覆盖误差。该控制系统 1122 包含经由程序化以在晶片制造环境内控制及操作各种制造组件 1128 之处理器 1126。操作上连结至该处理器 1126 之内存 1130 亦包含于该控制系统 1122 内并且负责储存通过该处理器 1126 所执行之程序代码而用于执行该制造组件 1128 之操作功能。该控制系统 1122 更可以控制该晶片支架 1104 及该晶片平台 1106 以适当地对准覆盖目标（未显示）与该入射光线 1110。再者，该系统 1100 可以是独立的度量衡系统或者与特定制程步骤整合的系统以促进在原处之多层间的覆盖误差测量。

现在参考图 12 至图 14，依据本发明之一个或多个之目的，当该晶片透过半导体制造程序而施行时，位在平台 1204 上之晶片 1202（或在该平台上之一个或多个之晶粒）可以逻辑上分割成为格状方块以促进覆盖误差测量。若任何制造调整时必须时，这种方式可以促进易于选择性地决定至何种程度。获得此类信息亦可以辅助决定相关制造程序之问题区域。图 12 说明支撑晶片 1202 之可停止的平台 1204 之透视图示。该晶片可以区分成如同在图 13 所显示之格状图案。该格状图案之每个格状区块（XY）对应于该晶片 1202（例如一晶粒或部分晶粒）之特定部分。该格状区块通过使用光学显微镜、散射仪、扫描式电子显微镜、傅立叶转换红外线散射仪或任何其它适当的方法技术测量覆盖误差而个别地监测制造进度。

这种方法亦可以适用于查核晶片对晶片及批次对批次变动。例如，第一晶片（未显示）之部分 P（未显示）可以与第二晶片之该对应的部分 P（未显示）作比较。因此，在晶片及批次之间之偏差可以决定以计算针对必须配合该晶片对晶片及 / 或批次对批次变动之该制造组件之调整。

在图 13 中，晶片 1202 之一个或多个之个别部分（X1Y1...X12Y12）使用光学显微镜、散射仪、扫描式电子显微镜、傅立叶转换红外线散射仪或任何其它适当的度量衡技术而用于覆盖误差之监测。在制造期间用于每个格状区块所产生之例示性测量以个别的图表作说明。该图表例如可以是覆盖误差特征之组合值（composite value）。另外，覆盖误差可以分别地与个别的裕度限定作比较。

可以了解的是在坐标 X7Y6 处该测量产生实质上高于其它部分 XY 之测量之图表。这图表可以表示覆盖、覆盖误差及 / 或一个或多个临界尺寸超出可接受裕度。因此, 与其相关之制造组件及 / 或一个或多个操作参数因此可以调整以减少这种异常测量之重复。应该了解的是该晶片 1202 及 / 5 或位在该晶片之上之一个或多个之晶粒可以映像至格状区块之任何适当的数目及 / 或配置内以完成所需的监测及控制。

图 14 为目前测量在该晶片 1202 映像至个别的格状区块之多种部分之关键维度 (critical dimension) 及覆盖之代表性表格。在该表格中该测量例如可以是个别关键维度及覆盖特征之混合。可以了解的是除了格状区块 X7Y6 之外, 所有该格状区块具有对应于可接受的数值 (VA) 之测量数值 (例如未显示覆盖误差及 / 或关于多层的覆盖测量是在可接受的裕度之内), 而格状区块 X7Y6 具有不理想数值 (VU) (例如在多层间的覆盖误差并未在可接受的裕度之内)。因此, 已经确定不理想制造条件存在于由格状区块 X7Y6 所映像该晶片 1202 之部分。因此, 制造程序组件及参数可以如 10 同在此所描述而调整以因此配合该制造程序以减少这种无法接受情况之重复发生或异常出现。

另外, 格状区块之足够的数目可以具有所需的覆盖测量以便该单一不理想的格状区块并未造成该整个晶片之废弃。应该了解的是制造程序可以适应以便维持、增加、减少及 / 或质化地改变如同所需之该晶片 1202 之个 20 别的部分之制造。例如, 当该制造程序已经达到预定临界层级 (例如 X% 的格状区块在多层之间具有可接受的覆盖层), 制造步骤可以终止。

图 15 说明适合于使用本发明之一个或多个之目的例示性散射系统 1500 之使用。来自雷射 1502 之光线以任何适当的方式而产生聚焦以形成光束 1504。诸如晶片 1506 之样品放置在该光束 1504 及任何适当的结构之 25 光学侦测器或光学放大器 1508 之路径内。不同的侦测器方法及配置可以使用以决定该散射及 / 或反射功率。微处理器 1510, 或任何适当的设计, 可以经由使用以处理侦测器读取, 包含但非限定于该镜面反射光线之强度性质、该镜面反射光线之极化性质及不同的绕射阶数之角度位置。因此, 来自该样本 1506 所反射之光线可以精确地测量。

30 为了要提供用于本发明之各种目的之额外的情况, 图 16 及该下列的讨论是意在提供适当的计算环境 1610 之主要、一般的描述, 其中本发明之各

种目的可以实现。虽然本发明已经在上文之可以于一个或多个计算机上执行可计算机执行指令之一般情况中作描述，熟习该项技术之士将会了解本发明亦可以结合其它程序模块及 / 或作为硬件及软件之组合而实现。一般而言，程序模块包含执行特定任务或实现特定摘录数据类型之例行任务、  
5 程序、组件、数据结构等等。再者，熟习该项技术之人士将会了解本发明之方法可以与其它计算机系统配置而实施，包含单芯片处理器或多重处理器计算机系统、小型计算机、主机计算机以及个人计算机、手提式计算组件、微处理器型或可程序商业电子仪器及类似的系统，每一个系统可以运作上连结一个或多个之相关组件。本发明之该说明的目的亦可以在分布式  
10 计算环境下实施，其中特定的任务通过透过通讯网路所连结之远程处理装置而执行。在分布式计算环境中，程序模块可以位在局部或远程内存存储组件内。

参考图 16，用于实现本发明之各项目的之例示性环境 1610 包含计算机 1612，该计算机 1612 包含处理单元 1614、系统内存 1616 及连结至包含该系统内存之各种系统组件至该处理单元 1614 的系统总线。该处理单元 1614  
15 可以是任何各种商业上可以购得的处理器。双微处理器及其它多任务处理器架构亦可以使用作为该处理单元 1614。

该系统总线 1618 可以是包含使用任何各种诸如外围组件接口 (PCI)、视讯电子标准协会 (VESA)、微小信道 (Microchannel)、工业标准架构 (ISA)  
20 及延伸工业标准架构 (EISA) 之习知的总线架构之内存总线或内存控制器、外围总线及局部总线之数种形式的总线结构。该系统内存 1616 包含只读式内存 (read only memory, ROM) 1620 及随机存取内存 (random access memory, RAM) 1622。含有用以辅助在该计算机 1612 内之组件之间之转移信息之该基本例行性任务之基本输入 / 输出系统 (basic input/output  
25 system, BIOS)，诸如在激活期间，为储存在只读式内存 1620 内。

该计算机 1612 更包含硬盘机 1624、可移除磁盘驱动器 1628 以读取或写入，例如可移除磁盘驱动器 1628 及磁盘槽 1626 用于读取，及例如从光驱 1632 读取或从其它学媒介读取或写入至其它学媒介之光盘片槽 1630。  
30 该硬盘机 1624、磁盘片槽 1626 及光盘片槽 1630 分别地通过硬式磁盘驱动器槽接口 1634、磁盘驱动器接口 1634、磁盘驱动器槽接口 1636 及光盘片槽 1638 而连接至系统总线 1618。该插槽及本身相关的计算机读取媒介提

供非挥发性储存资料、数据结构、计算机执行指令等等给该计算机 1612，包含用于以适当数字格式广播程序之储存。虽然上文可计算机读取媒介之描述意指硬式磁盘驱动器、移动式磁盘驱动器及光盘片，熟习该项技术之人士应该了解的是可以通过计算机所读取之其它形式的媒介，诸如磁式卡匣、闪存卡、数字视讯光盘片、伯奴利（Bernoulli）卡匣及类似媒介，可以使用于例示性的操作环境中，并且更应该了解的是任何此类媒介可以包含用于执行本发明之方法之可计算机执行的指令。

许多程序模块可以储存在该驱动槽及随机存取内存 1622 内，包含操作系统 1640、一个或多个之应用程序 1642、其它程序模块 1644 及程序资料 1646。虽然应该了解的是本发明可以以其它操作系统或操作系统之组合，诸如 UNIX®，LINUX®等等而实现，在该说明的计算机中之操作系统 1640 例如为该“Microsoft®Windows®NT”操作系统。

透过键盘 1648 及标示组件，诸如鼠标 1650，使用者可以输入指令及信息进入该计算机 1612。其它输入组件（未显示）可以包含麦克风、红外线远程控制、摇杆、游戏垫、卫星碟、扫描仪或类似组件。这些及其它输入组件通常透过连结至该系统总线 1618 之串行端口接口 1652 而连接至处理单元 1614，但是可以通过诸如并行端口（parallel port）、游戏埠（game port）、全域序列总线（universal serial bus，USB）、红外线接口等等之其它接口而连接。屏幕 1654 或其它类型的显示组件经由接口亦连接至系统总线 1618，诸如视讯转接卡 1656。除了该屏幕之外，计算机通常包含其它周边输出装置（未显示），诸如扬声器、打印机等等。

该计算机 1612 可以使用逻辑性连接至一个或多个之远程计算机之网络环境下操作，诸如远程计算机 1658。虽然为了简要之目的，仅说明内存储存组件 1660，该远程计算机 1658 可以是工作站、服务器计算机、路由器、个人计算机、微处理器型环境应用（例如 WEBTV®附属系统）、目视装置或其它一般网络节点，并且通常包含很多或关于该计算机 1612 所描述之所有组件。所描绘之该逻辑性连接包含局部局域网络（local area network，LAN）1662 及全域局域网络（wide area network，WAN）1664。此类网络环境在办公室、全体商业计算机网络、内部网络及网际网络中是非常普遍的。

当使用于局部局域网络环境时，该计算机 1612 透过网络接口或转接器

1666 连接至局部网络 1662。当使用于全域局域网络环境时，该计算机 1612 通常包含调制解调器 1668 或者连接至在该局部局域网络上之通讯服务器，或者具有用于在全域局域网络 1664 之上建立通讯之其它工具，诸如网际网络。可以是内部或者外部之该调制解调器 1668 经由该串行端口接口 1652 5 连接至该系统总线 1618 以产生通讯，例如经由传统旧式电话服务 (POTS)。该调制解调器 1668 在另一个实施例中亦可以连接至网络转接器 1666 以产生通讯，例如经由数字用户回路 (DSL) 或电缆 (cable)。在网络环境中，关于该计算机 1612 所描绘之程序模块，或者该程序模块之部分将储存在该远程内存储存组件 1660 内。应该了解的是所显示之网络连接为例示性的并且可以使用在该计算机之间建立通讯连结之其它工具。 10

上文所描述包含本发明之例子。当然，不可能完全描述用于本发明目的之组件或方法之每一件可能想到组合，但是一般熟习此项技术之人士可以了解本发明许多更进一步的组合及置换是可能的。因此，本发明是意在涵括落在附加申请专利范围之精神及范畴内所有此类变更、修正及变动。 15 再者，在某种程度上该名词“包含 (include)”是用于该详细的描述或该申请专利范围，此类名词是意在于以类似于该名词“包括 (comprising)”之方式，而涵括如同当在申请专利范围中使用作为连接字时“包括 (comprising)”之解释。




图1  
先前技术




图2




图3  
先前技术




图4




图5




图6




图7




图 8





图9






图11




图12

	$X_1$	$X_2$	$X_3$	$X_4$	$X_5$	$X_6$	$X_7$	$X_8$	$X_9$	$X_{10}$	$X_{11}$	$X_{12}$
$Y_1$	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>
$Y_2$	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>
$Y_3$	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>
$Y_4$	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>
$Y_5$	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>
$Y_6$	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>
$Y_7$	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>U</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>
$Y_8$	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>
$Y_9$	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>
$Y_{10}$	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>
$Y_{11}$	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>
$Y_{12}$	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>	T <sub>A</sub>




图13

图14




图15




图 16