(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2017 年 3 月 2 日(02.03.2017)

WIPO | PCT

(10) 国際公開番号
WO 2017/034028 A1

(51) 国際特許分類:
H02M 7/48 (2007.01)

(21) 国際出願番号: PCT/JP2016/075045

(22) 国際出願日: 2016 年 8 月 26 日(26.08.2016)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2015-166526 2015 年 8 月 26 日(26.08.2015) JP

(71) 出願人: 富士電機株式会社(FUJI ELECTRIC CO., LTD.) [JP/JP]; 〒2109530 神奈川県川崎市川崎区田辺新田１番１号 Kanagawa (JP).

(72) 発明者: 小高　章弘(ODAKA Akihiro); 〒2109530 神奈川県川崎市川崎区田辺新田１番１号　富士電機株式会社内 Kanagawa (JP). 海田　英俊(UMIDA Hidetoshi); 〒2109530 神奈川県川崎市川崎区田辺新田１番１号　富士電機株式会社内 Kanagawa (JP).

(74) 代理人: 森田　雄一(MORITA YUICHI); 〒1010051 東京都千代田区神田神保町３－１９－７　ダイナミック・アート九段下ビル６階 Tokyo (JP).

(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:
— 国際調査報告（条約第 21 条(3)）

WO 2017/034028 A1

(54) **Title**: CONTROL METHOD AND CONTROL DEVICE FOR INVERTER, AND INVERTER DEVICE

(54) 発明の名称 : インバータの制御方法及び制御装置、並びにインバータ装置




FIG. 2:
AA (Waveforms are approximations)
BB Phase current
CC Modulation signal
DD Triangular wave 1
EE Triangular wave 2
FF U phase voltage
GG V phase voltage
HH W phase voltage
II Direct-current current
JJ Period 1

(57) **Abstract**: Provided are a control method, a control device and an inverter device that can suppress the heat generated by a capacitor of a direct-current part of an inverter, reduce the overall size of a device and reduce costs. The control method causes an n phase (for example, three phase) alternating-current voltage of a desired size and frequency to be output from an inverter by changing a direct-current voltage time ratio of a direct-current voltage source B that appears at alternating-current output terminals U, V, W by switching semiconductor switching elements U_P-W_N on and off. The switching elements U_P-W_N are switched on/off so that a state in which an alternating-current output terminal of one phase is connected to the positive terminal or negative terminal of the direct-current voltage source B is maintained for a fixed period of time, so that an alternating-current output terminal of another phase is connected to the negative terminal or positive terminal of the direct-current voltage source B for a period of time shorter than the fixed period of time, and so that a period of time in which all of the alternating-current output terminals U, V, W are simultaneously connected to the positive terminal or negative terminal of the direct-current voltage source B is minimized in the fixed period of time.

(57) 要約:

[続葉有]

インバータの直流部のコンデンサの発熱を抑制し、装置全体の小型化、低コスト化を可能にした制御方法及び制御装置、並びにインバータ装置を提供する。　半導体スイッチング素子U_P～W_Nをオン／オフさせて交流出力端子Ｕ，Ｖ，Ｗに現れる直流電圧源Ｂの直流電圧の時間比率を変化させることにより、インバータから所望の大きさ及び周波数のｎ相（例えば三相）交流電圧を出力させる制御方法において、一相の交流出力端子が一定期間にわたって直流電圧源Ｂの正極または負極に接続される状態を維持し、かつ、他相の交流出力端子が前記一定期間より短い期間にわたって直流電圧源Ｂの負極または正極に接続されると共に、前記一定期間内で、全ての交流出力端子Ｕ，Ｖ，Ｗが直流電圧源Ｂの正極または負極に同時に接続される期間を最小化するように、スイッチング素子U_P～W_Nをオン／オフさせる。

明　細　書

発明の名称 ：

インバータの制御方法及び制御装置、並びにインバータ装置

技術分野

[0001] 本発明は、インバータの直流部に設けられるコンデンサの発熱を抑制するためのインバータの制御方法及び制御装置、並びに、これらの制御方法または制御装置が適用されるインバータ装置に関するものである。

背景技術

[0002] 図１は、三相インバータの構成図である。なお、以下の説明における用語「インバータ」は、主に直流電圧源と複数の半導体スイッチング素子とを有する主回路を示し、この「インバータ」（主回路）と制御装置とを備えた装置全体を「インバータ装置」というものとする。

図１において、直流電圧源Ｂにはコンデンサ Ｃが並列に接続され、コンデンサＣの両端には、三相ブリッジ回路を構成するＩＧＢＴ等の半導体スイッチング素子U_P，V_P，W_P，U_N，V_N，W_Nが接続されている。各相のスイッチング素子同士の接続点は、交流出力端子Ｕ，Ｖ，Ｗを介して電動機等の三相交流負荷Ｍに接続されている。

[0003] 図１において、Ｌはリアクトル（意図的に接続したリアクトル、または、意図せずに配線上に存在する浮遊リアクトル）、Ｐ，Ｎは直流電圧源Ｂの正極，負極である。また、E_dは直流電圧源Ｂの電圧、V_cはコンデンサＣの電圧、I_{bat}は直流電圧源Ｂの出力電流、I_cはコンデンサＣを流れる電流、I_{dc}はインバータの直流部を流れる電流、I_u，I_v，I_wは各相の出力電流である。

[0004] この三相インバータでは、スイッチング素子U_P，V_P，W_P，U_N，V_N，W_Nを所定の時間比率でオン／オフさせることにより、直流電圧を所望の周波数及び大きさを有する三相交流電圧に変換し、負荷Ｍに供給している。

ここで、スイッチング素子U_P，V_P，W_P，U_N，V_N，W_Nをオン／オフさ

せる方法、言い換えればインバータの制御方法としては、キャリアとしての三角波と三相各相の出力電圧指令に相当する変調信号とを比較してスイッチング素子U_P，V_P，W_P，U_N，V_N，W_Nの駆動信号（ゲート信号）を得る方法が一般に知られている。この種の制御方法は、例えば特許文献１や非特許文献１にＰＷＭ制御方法として開示されている。

[0005] なお、図７は、キャリアとしての三角波と各相の変調信号とを比較して得た駆動信号により図１のスイッチング素子U_P～W_Nをオン／オフさせた場合の動作波形の一例を示している。この動作波形は、各相の出力電流I_u，I_v，I_wが正弦波であり、力率を１とした場合のものである。

[0006] 図７の変調信号V_u，V_v，V_wは、いわゆる２アーム変調または二相変調によるものであり、この２アーム変調は、一定期間にわたり、三相のうちの一相のスイッチング素子のオン／オフ状態を固定して残り二相のスイッチング素子のオン／オフを制御する変調方式として良く知られている。２アーム変調の詳細な内容については、例えば非特許文献１に記載されているため、ここでは説明を省略する。

インバータを２アーム変調により制御すると、三相の出力線間電圧を正弦波に維持しつつ、スイッチング素子のオン／オフに伴って生じるスイッチング損失を抑制することができ、しかもインバータの電圧利用率が向上する等の利点が得られる。

[0007] また、図８は、キャリアに鋸歯状波を用いて２アーム変調を行った時の動作波形である。この場合の動作は、キャリアに三角波を用いた場合と基本的に同一である。

[0008] 図７，図８によれば、スイッチング素子U_P～W_Nのオン／オフに伴って、インバータの直流部に流れる電流I_{dc}はパルス列状の波形となり、直流成分と交流成分とが含まれていることが判る。

図１に示したように、直流電圧源Ｂとコンデンサ Ｃとの間にはリアクトルＬが存在しており、直流部に流れる電流I_{dc}は、直流電圧源Ｂから供給されてリアクトルＬを流れる直流電流成分I_{bat}と、コンデンサＣから供給される

交流電流成分I_cとの和になる。すなわち、電流$I_{dc}=I_{bat}+I_c$である。

[0009] この時、コンデンサＣは、上記の交流電流成分I_cが流れることに伴う自己発熱によって温度が上昇する。一般にコンデンサは、温度が高くなると寿命が短くなることから、温度の上昇を抑制するためには、必要以上に大型（大容量）のコンデンサを使用する、または、コンデンサを積極的に冷却するための冷却手段を備える等の対策が必要となる。

なお、非特許文献２には、インバータ内のコンデンサの冷却手段として、コンデンサの熱をその周囲に配置された水冷ジャケットに熱伝導させて冷却する技術が開示されている。

先行技術文献

特許文献

[0010] 特許文献1：特開２０１３－１８３６３６号公報（図３等）

非特許文献

[0011] 非特許文献1：一般社団法人電気学会，「半導体電力変換回路」，ｐｐ．１２４－１２５，１９９５年５月２５日発行

非特許文献2：木村隆志ほか，「ハイブリッド電気自動車向け高電力密度インバータ」，日立評論，ＶＯＬ．９５，Ｎｏ．１１，ｐｐ．７５４－７５５，２０１３年１１月号

発明の概要

発明が解決しようとする課題

[0012] 上記のように、従来においては、インバータの直流部に設けられたコンデンサの発熱を抑制し、または冷却するための対策が必要であり、これが装置の小型化や低コスト化の妨げとなっていた。

そこで、本発明の解決課題は、インバータの直流部のコンデンサに流れる電流を減少させてコンデンサの発熱を抑制し、主回路や冷却手段を含む装置全体の小型化、低コスト化を可能にしたインバータの制御方法及び制御装置、並びにインバータ装置を提供することにある。

課題を解決するための手段

[0013] 上記課題を解決するため、請求項１に係る制御方法は、二つの半導体スイッチング素子の直列回路をｎ（ｎは複数）個備え、前記ｎ個の直列回路を直流電圧源に対して全て並列に接続すると共に、前記直列回路を構成する二つの半導体スイッチング素子同士の接続点を一相の交流出力端子としてｎ相交流負荷の各相にそれぞれ接続してなるインバータの制御方法であって、前記半導体スイッチング素子をオン／オフさせて前記交流出力端子に現れる前記直流電圧源の直流電圧の時間比率を変化させることにより、前記インバータから所望の大きさ及び周波数のｎ相交流電圧を出力させる制御方法において、

ｎ相のうち少なくとも特定の一相の交流出力端子が一定期間にわたって前記直流電圧源の正極または負極に接続される状態を維持し、かつ、ｎ相のうち前記特定の相以外の他相の交流出力端子が前記一定期間より短い期間にわたって前記直流電圧源の負極または正極にそれぞれ接続されると共に、前記一定期間内で、ｎ相全ての交流出力端子が前記直流電圧源の正極または負極に同時に接続される期間が短くなるように、各相の前記半導体スイッチング素子をオン／オフさせるものである。

[0014] 請求項２に係る制御方法は、二つの半導体スイッチング素子の直列回路をｎ（ｎは複数）個備え、前記ｎ個の直列回路を直流電圧源に対して全て並列に接続すると共に、前記直列回路を構成する二つの半導体スイッチング素子同士の接続点を一相の交流出力端子としてｎ相交流負荷の各相にそれぞれ接続してなるインバータの制御方法であって、前記半導体スイッチング素子をオン／オフさせて前記交流出力端子に現れる前記直流電圧源の直流電圧の時間比率を変化させることにより、前記インバータから所望の大きさ及び周波数のｎ相交流電圧を出力させる制御方法において、

ｎ相のうち少なくとも特定の一相の交流出力端子が動作期間内の一定期間にわたって前記直流電圧源の正極または負極に接続される状態を維持し、かつ、ｎ相のうち前記特定の相以外の他相の交流出力端子が前記一定期間より

短い期間にわたって前記直流電圧源の負極または正極にそれぞれ接続されると共に、

前記動作期間内における前記半導体スイッチング素子のオン／オフ周期の少なくとも１周期が、ｎ相全ての交流出力端子が前記直流電圧源の正極または負極に同時に接続される状態が存在しない周期となるように、各相の前記半導体スイッチング素子をオン／オフさせるものである。

[0015] 請求項３に係る制御方法は、請求項１または２に記載したインバータの制御方法において、

どの相の交流出力端子を一定期間にわたって前記直流電圧源の正極または負極に接続した状態に維持するか、及び、当該交流出力端子を前記直流電圧源の正極または負極の何れに接続するかを、出力電圧の位相または大きさに応じて切り替えるものである。

[0016] 請求項４に係る制御方法は、請求項１～３の何れか１項に記載したインバータの制御方法において、

位相が異なる複数のキャリアとして複数の三角波を備え、前記ｎ相の出力電圧指令に相当するｎ個の変調信号のそれぞれを、前記特定の相以外の他相に相当する変調信号が一つのキャリアに重複しないように前記複数のキャリアの何れかに対応させ、前記ｎ個の変調信号のそれぞれを前記対応させたキャリアと比較してそれぞれが相当する相の半導体スイッチング素子をオン／オフさせる駆動信号を生成するものである。

[0017] 請求項５に係る制御方法は、請求項１～３の何れか１項に記載したインバータの制御方法において、

波形が異なる複数のキャリアとして複数の鋸歯状波を備え、前記ｎ相の出力電圧指令に相当するｎ個の変調信号のそれぞれを、前記特定の相以外の他相に相当する変調信号が一つのキャリアに重複しないように前記複数のキャリアの何れかに対応させ、前記ｎ個の変調信号のそれぞれを前記対応させたキャリアと比較して各変調信号に相当する相の半導体スイッチング素子をオン／オフさせる駆動信号を生成するものである。

[0018] 請求項６に係る制御方法は、請求項４または５に記載したインバータの制御方法において、

ｎ個の変調信号のうち、出力電圧の位相または大きさに応じて選択された少なくとも１個の変調信号の大きさを前記キャリアの最大値または最小値と同一にし、かつ、当該変調信号の大きさを前記キャリアの最大値または最小値の何れと同一にするかも、出力電圧の位相または大きさに応じて決定するものである。

[0019] 請求項７に係る制御方法は、請求項１～６の何れか１項に記載した制御方法を第１の制御方法とし、

前記ｎ相の出力電圧指令に相当するｎ個の変調信号を単一のキャリアとそれぞれ比較してｎ相の半導体スイッチング素子をオン／オフさせる駆動信号を生成する制御方法を第２の制御方法とし、

出力電圧の位相または大きさ、及び、出力電流の極性または位相に応じて、前記第１の制御方法と前記第２の制御方法とを切り替えるものである。

[0020] 請求項８に係る制御装置は、二つの半導体スイッチング素子の直列回路をｎ（ｎは複数）個備え、前記ｎ個の直列回路を直流電圧源に対して全て並列に接続すると共に、前記直列回路を構成する二つの半導体スイッチング素子同士の接続点を一相の交流出力端子としてｎ相交流負荷の各相にそれぞれ接続してなるインバータの、前記半導体スイッチング素子をオン／オフさせて前記交流出力端子に現れる前記直流電圧源の直流電圧の時間比率を変化させることにより、所望の大きさ及び周波数のｎ相交流電圧を前記インバータから出力させるための制御装置において、

ｎ相のうち少なくとも特定の一相の交流出力端子が一定期間にわたって前記直流電圧源の正極または負極に接続される状態を維持し、かつ、ｎ相のうち前記特定の相以外の他相の交流出力端子が前記一定期間より短い期間にわたって前記直流電圧源の負極または正極にそれぞれ接続されると共に、前記一定期間内で、ｎ相全ての交流出力端子が前記直流電圧源の正極または負極に同時に接続される期間が短くなるように、各相の前記半導体スイッチング

素子をオン／オフさせるものである。

[0021] 請求項９に係る制御装置は、二つの半導体スイッチング素子の直列回路をｎ（ｎは複数）個備え、前記ｎ個の直列回路を直流電圧源に対して全て並列に接続すると共に、前記直列回路を構成する二つの半導体スイッチング素子同士の接続点を一相の交流出力端子としてｎ相交流負荷の各相にそれぞれ接続してなるインバータの、前記半導体スイッチング素子をオン／オフさせて前記交流出力端子に現れる前記直流電圧源の直流電圧の時間比率を変化させることにより、所望の大きさ及び周波数のｎ相交流電圧を前記インバータから出力させるための制御装置において、

ｎ相のうち少なくとも特定の一相の交流出力端子が動作期間内の一定期間にわたって前記直流電圧源の正極または負極に接続される状態を維持し、かつ、ｎ相のうち前記特定の相以外の他相の交流出力端子が前記一定期間より短い期間にわたって前記直流電圧源の負極または正極にそれぞれ接続されると共に、

前記動作期間内における前記半導体スイッチング素子のオン／オフ周期の少なくとも１周期が、ｎ相全ての交流出力端子が前記直流電圧源の正極または負極に同時に接続される状態が存在しない周期となるように、各相の前記半導体スイッチング素子をオン／オフさせるものである。

[0022] 請求項１０に係る制御装置は、請求項８または９に記載したインバータの制御装置において、

位相が異なる複数の三角波または波形が異なる複数の鋸歯状波を複数のキャリアとして発生するキャリア発生手段と、

出力電圧の位相または大きさに応じて、前記ｎ相の出力電圧指令に相当するｎ個の変調信号のそれぞれを、前記特定の相以外の他相に相当する変調信号が一つのキャリアに重複しないように前記複数のキャリアの何れかに対応させる変調信号選択手段と、

前記変調信号選択手段により選択された前記ｎ個の変調信号のそれぞれを前記対応させたキャリアと比較する比較手段と、を備え、

前記比較手段の出力信号を用いて、前記ｎ相の半導体スイッチング素子をオン／オフさせるものである。

[0023] 請求項１１に係る制御装置は、請求項１０に記載したインバータの制御装置において、

前記キャリア発生手段により発生させた複数のキャリアのうち、出力電圧の位相または大きさ、及び、出力電流の極性または位相に応じて選択したキャリアを前記比較手段に与えるキャリア選択手段を更に備え、

前記比較手段が、前記キャリア選択手段により選択されたキャリアと前記ｎ個の変調信号とを比較して得た出力信号を用いて、前記ｎ相の半導体スイッチング素子をオン／オフさせるものである。

[0024] 請求項１２に係るインバータ装置は、請求項１～７の何れか１項に記載した制御方法により、各相の前記半導体スイッチング素子がオン／オフされるものである。

また、請求項１３に係るインバータ装置は、請求項８～１１の何れか１項に記載した制御装置により、各相の前記半導体スイッチング素子がオン／オフされるものである。

発明の効果

[0025] 本発明によれば、インバータの直流部のコンデンサに流れる電流を減少させてコンデンサの発熱を抑制し、これによって主回路や冷却手段を含む装置全体の小型化、低コスト化を図ることができる。

図面の簡単な説明

[0026] [図1]三相インバータ（主回路）の構成図である。

[図2]本発明の第１実施形態において、第１，第２のキャリアに三角波を用いた場合の２アーム変調時の動作波形図である。

[図3]従来技術及び第１実施形態のコンピュータシミュレーション結果を示す波形図である。

[図4]第１実施形態の変形例として、第１，第２のキャリアに鋸歯状波を用いた場合の２アーム変調時の動作波形図である。

[図5]従来技術、第１実施形態及び第２実施形態のコンピュータシミュレーション結果を示す波形図である。

[図6]本発明の実施形態に係る制御装置の主要部を示す機能ブロック図である。

[図7]従来技術において、キャリアに三角波を用いた場合の２アーム変調時の動作波形図である。

[図8]従来技術において、キャリアに鋸歯状波を用いた場合の２アーム変調時の動作波形図である。

発明を実施するための形態

[0027] 以下、図に沿って本発明の実施形態を説明する。

なお、以下の各実施形態が適用されるインバータは、例えば図１に示したような三相インバータであるが、後述するように、本発明が適用されるインバータの相数は特に限定されるものではない。

[0028] 始めに、図２に基づいて本発明に係る制御方法の第１実施形態を説明する。

図２は、第１，第２のキャリアとしての三角波１，三角波２を備え、これらの三角波１，三角波２と各相の出力電圧指令に相当する変調信号とを比較して図１のインバータを制御する場合の動作波形の一例である。図７と同様に、負荷Ｍに流れる各相の出力電流I_u，I_v，I_wは正弦波であり、力率は１であるものとする。

[0029] 第１実施形態が図７の従来技術と異なる点は、本実施形態では、振幅が同一であって１８０°位相の異なる三角波１，三角波２を備え、例えば、図２の期間１（三角波１，２の一周期間）では、三角波１と二つの変調信号V_u，V_vとを比較し、三角波２と変調信号V_wとを比較することで、図１に示したスイッチング素子U_P，V_P，W_P，U_N，V_N，W_Nのオン／オフを決定している点である。

[0030] 例えば、図２の期間１において、

変調信号V_u≧三角波１の場合は、スイッチング素子U_Pをオン、変調信号

V_u＜三角波１の場合は、スイッチング素子U_Nをオン、

変調信号V_v≧三角波１の場合は、スイッチング素子V_Pをオン、変調信号V_v＜三角波１の場合は、スイッチング素子V_Nをオン、

変調信号V_w≧三角波２の場合は、スイッチング素子W_Pをオン、変調信号V_w＜三角波２の場合は、スイッチング素子W_Nをオン、とする。

[0031] また、大きさが三角波１，２の最大値または最小値に維持される変調信号は、出力電圧位相（または大きさ、以下同じ）に応じて変化させると共に、三角波２と比較する変調信号も出力電圧位相に応じて変化させる。

具体的には、図２に示すごとく、三角波１，２の最大値に維持される変調信号V_u→三角波１，２の最小値に維持される変調信号V_w→三角波１，２の最大値に維持される変調信号V_v→ ……のごとく変化させ、三角波２と比較する変調信号もV_w→V_v→V_u→ ……のごとく変化させる。

[0032] 図２の期間１では、変調信号V_uの大きさが三角波１，２の最大値に維持されているので、スイッチング素子U_Pのオンにより、Ｕ相の出力端子Ｕは、直流電圧源Ｂの正極Ｐに接続され続ける。

一方、Ｖ相，Ｗ相の出力端子Ｖ，Ｗは、それぞれ、三角波１，２と変調信号V_v，V_wとの大小関係に基づき、スイッチング素子V_PまたはV_Nのオン、スイッチング素子W_PまたはW_Nのオンにより、直流電圧源Ｂの正極Ｐと負極Ｎとに交互に接続される。

[0033] この時、Ｖ相，Ｗ相の出力端子Ｖ，Ｗが、それぞれ、期間１内で直流電圧源Ｂの正極Ｐ，負極Ｎに接続される時間比率は、図７の従来技術と図２の本実施形態とで同じである。すなわち、Ｕ相，Ｖ相，Ｗ相の時間平均的な出力電圧は、従来技術と本実施形態とで同一である。

[0034] 一方、出力端子Ｖ，Ｗが、それぞれ直流電圧源Ｂの正極Ｐまたは負極Ｎに接続されるタイミングは、図７の従来技術と図２の本実施形態とで異なっている。

更に特徴的なのは、図７の従来技術では、期間１において、出力端子Ｕ，Ｖ，Ｗの全てが正極Ｐに接続される期間が存在するのに対し、図２の本実施

形態では、出力端子Ｕ，Ｖ，Ｗの全てが正極Ｐに接続される期間が存在していない。このことに関連して、直流電流Ｉ$_{dc}$に着目すると、図７の従来技術では、出力端子Ｕ，Ｖ，Ｗの全てが正極Ｐに接続される期間は直流電流Ｉ$_{dc}$が流れずに０となる。これに対し、図２の本実施形態では、出力端子Ｕ，Ｖ，Ｗの全てが正極Ｐに接続される期間が存在しないため、直流電流Ｉ$_{dc}$が０となる期間が存在しない。

つまり、本実施形態によれば、直流電流Ｉ$_{dc}$の変化量が図７の従来技術と比べて少なくなる結果、直流電流Ｉ$_{dc}$に含まれる交流成分、換言すれば、コンデンサＣに流れるＩ$_{c}$が小さくなるため、コンデンサＣの発熱が抑制されることになる。

[0035] なお、図２に示したのは、一例として、ある出力電圧の大きさを想定した場合の動作波形である。この例では、全ての相の出力端子Ｕ，Ｖ，Ｗが正極Ｐまたは負極Ｎに同時に接続される期間が存在しないが、例えば、出力電圧が低くなってくると、出力端子Ｕ，Ｖ，Ｗが正極Ｐまたは負極Ｎに同時に接続される期間が発生する。しかし、その期間は、図７の従来技術と比べて短くなるので、図２の場合と同様の効果を得ることができる。

すなわち、動作期間内における半導体スイッチング素子のオン／オフ周期の少なくとも１周期が、ｎ相全ての交流出力端子Ｕ，Ｖ，Ｗが直流電圧源Ｂの正極Ｐまたは負極Ｎに同時に接続される状態が存在しない周期となるように、各相のスイッチング素子をオン／オフさせれば、上記の少なくとも１周期では直流電流Ｉ$_{dc}$が０にならないため、Ｉ$_{dc}$の変化量が小さくなってコンデンサＣの電流Ｉ$_{c}$が減少し、発熱を抑制することができる。

[0036] 表１は、本実施形態の制御動作の一例をまとめたものであり、出力電圧位相に応じて、三角波１，２との比較対象になる変調信号と、大きさが三角波１，２の最大値または最小値に維持される変調信号と、変調信号の大きさが三角波１，２の最大値または最小値のどちらに維持されるかを示している。表中に記載した電気角は、Ｕ相の変調信号Ｖ$_{u}$を基準としており、電気角が０°の時にＵ相の変調信号Ｖ$_{u}$が最大になる前提である。

[0037] [表1]

出力電圧位相（電気角）	三角波１比較対象	三角波２比較対象	三角波最大値／最小値維持変調信号	変調信号維持値
0°～30°	Vu,Vv	Vw	Vu	三角波最大値
30°～90°	Vu,Vw	Vv	Vw	三角波最小値
90°～150°	Vv,Vw	Vu	Vv	三角波最大値
150°～210°	Vu,Vv	Vw	Vu	三角波最小値
210°～270°	Vu,Vw	Vv	Vw	三角波最大値
270°～330°	Vv,Vw	Vu	Vv	三角波最小値
330°～360°	Vw,Vu	Vw	Vu	三角波最大値

[0038] 図３は、従来技術と本実施形態のコンピュータシミュレーション結果を示す波形図であり、（ａ）が従来技術、（ｂ）が本実施形態である。このシミュレーション結果において、電流の遅れ角＝０°（負荷力率：１．０）であり、図中の波形に付した記号は、これまでに説明した電流、電圧の記号と同一である。また、図３には、直流電流I_{dc}の交流成分I_cの実効値$I_{dcacrms}$を、三角波の周期を基本周期として計算した結果も併せて記載してある。

[0039] 図３（ａ），（ｂ）の比較から明らかなように、本実施形態によれば、直流電流I_{dc}の交流成分I_cの実効値$I_{dcacrms}$が減少している、すなわち、コンデンサＣに流れる電流I_cの実効値が減少していることが判る。

なお、表１では、例えば電気角０°～３０°の期間において、変調信号V_wを三角波２と比較しているが、三角波２の比較対象となる変調信号は、三角波１，２の最大値または最小値に維持する変調信号以外であれば良い。よって、電気角０°～３０°の期間では、変調信号V_vを三角波２と比較し、変調信号V_wは三角波１と比較しても良い。このことは、他の電気角の範囲においても同様である。

[0040] 次に、図４は、第１実施形態の変形例を示す動作波形図である。

この変形例では、第１，第２のキャリアとして、三角波１，２の代わりに、振幅が同一であって互いに波形の異なる鋸歯状波１，２を用いている。ここで、鋸歯状波１は時間に対して増加する鋸歯状波であり、鋸歯状波２は時間に対して減少する鋸歯状波である。

この変形例においても、図４における直流電流Ｉ$_{dc}$の変化量が図８の従来技術と比べて少なくなり、直流電流Ｉ$_{dc}$に含まれる交流成分、すなわちコンデンサＣに流れるＩ$_{c}$が減少するため、コンデンサＣの発熱を抑制することができる。

[0041] 次いで、図５は、本発明に係る制御方法の第２実施形態のコンピュータシミュレーション結果を、従来技術及び第１実施形態と対比して示した動作波形図であり、（ａ）は従来技術、（ｂ）は第１実施形態、（ｃ）は第２実施形態である。ここでは、電流の遅れ角＝４５°（負荷力率：０．７１）に設定してあり、図中の波形に付した記号は、これまでに説明した電流、電圧の記号と同一である。また、図５には、直流電流Ｉ$_{dc}$の交流成分Ｉ$_{c}$の実効値Ｉ$_{dcacrms}$を、三角波の周期を基本周期として計算した結果も併せて記載してある。

[0042] 図５（ａ）の従来技術と図５（ｂ）の第１実施形態とを比較すると、図５（ｂ）では、直流電流Ｉ$_{dc}$の交流成分Ｉ$_{c}$の実効値Ｉ$_{dcacrms}$が増加していることが判る。これは、前述した第１実施形態における負荷力率の条件（（負荷力率：１．０）に対して、図５のシミュレーション条件では負荷力率が低い（負荷力率：０．７１）ためであり、換言すれば、第１実施形態の制御方法は、負荷力率が悪い場合には適用する意味がないことになる。

[0043] この問題を解決するために、第２実施形態では、インバータの出力電圧位相や出力電流極性（または位相、以下同じ）に応じて、第１，第２のキャリア（例えば三角波１，２）と比較される各相の変調信号をどの相のものとするかを変更すると共に、第１，第２のキャリアの最大値または最小値に値を維持する各相の変調信号をどの相のものとするかも変更することとした。

更に、第２実施形態では、出力電圧位相及び電流極性次第では、二つのキャリアと各相の変調信号とを比較するのではなく、図７等の従来技術と同様に、単一のキャリアと全ての相の変調信号Ｖ$_{u}$，Ｖ$_{v}$，Ｖ$_{w}$とをそれぞれ比較するようにした。

[0044] 以下の表２は、出力電圧位相及び出力電流極性に応じた、三角波１，２と

の比較対象になる変調信号と、大きさが三角波の最大値または最小値に維持される変調信号と、変調信号の大きさが三角波の最大値または最小値のどちらに維持されるかを示している。表中に記載した電気角は、U相の変調信号V_uを基準としており、電気角が0°の時に、U相の変調信号V_uが最大となる前提である。なお、表2に記載した出力電流極性は、インバータから負荷Mに向かって電流が流れる場合を「＋」としている。

また、表2の備考欄に「従来」と記載したモードは、単一の三角波と全相の変調信号V_u，V_v，V_wとをそれぞれ比較するモードである。

[0045] [表2]

出力電圧位相（電気角）	出力電流極性			出力電流極性			三角波1比較対象	三角波2比較対象	三角波最大値／最小値維持変調信号	変調信号維持値	備考
	U	V	W	U	V	W					
0°~60°	+	-	-	-	+	+	Vu,Vw	Vv	Vu	最大値	
	+	+	-	-	-	+	Vu,Vw	Vv	Vw	最小値	
	上記以外			上記以外			Vu,Vv,Vw		0°~30°：Vu	最大値	従来
									30°~60°：Vw	最小値	従来
60°~120°	+	+	-	-	-	+	Vv,Vw	Vu	Vw	最小値	
	-	+	-	+	-	+	Vv,Vw	Vu	Vv	最大値	
	上記以外			上記以外			Vu,Vv,Vw		60°~90°：Vw	最小値	従来
									90°~120°：Vv	最大値	従来
120°~180°	-	+	-	+	-	+	Vu,Vv	Vw	Vv	最大値	
	-	+	+	+	-	-	Vu,Vv	Vw	Vu	最小値	
	上記以外			上記以外			Vu,Vv,Vw		120°~150°：Vv	最大値	従来
									150°~180°：Vu	最小値	従来
180°~240°	-	+	+	+	-	-	Vu,Vw	Vv	Vu	最小値	
	-	-	+	+	+	-	Vu,Vw	Vv	Vw	最大値	
	上記以外			上記以外			Vu,Vv,Vw		180°~210°：Vu	最小値	従来
									210°~240°：Vw	最大値	従来
240°~300°	-	-	+	+	+	-	Vv,Vw	Vu	Vw	最大値	
	+	-	+	-	+	-	Vv,Vw	Vu	Vv	最小値	
	上記以外			上記以外			Vu,Vv,Vw		240°~270°：Vw	最大値	従来
									270°~300°：Vv	最小値	従来
300°~360°	+	-	+	-	+	-	Vu,Vv	Vw	Vv	最小値	
	+	-	-	-	+	+	Vu,Vv	Vw	Vu	最大値	
	上記以外			上記以外			Vu,Vv,Vw		300°~330°：Vv	最小値	従来
									330°~360°：Vu	最大値	従来

[0046] 例えば、表２において、出力電圧位相が０°～６０°の範囲にあり、出力電流極性として、Ｕ相が「＋」、Ｖ相が「－」、Ｗ相が「－」であった場合には、変調信号V_u，V_wを三角波１と比較し、変調信号V_vを三角波２と比較する。

この時、変調信号V_uは、三角波１の最大値に維持し、他の変調信号V_v，V_wは、V_uが三角波１の最大値に維持されることを考慮して、所望の出力線間電圧が得られるように補正される。

一方、出力電圧位相が０～６０°の範囲にあっても、出力電流極性が表２に記載した条件を満たさなければ、従来と同様に、単一の三角波と各相の変調信号V_u，V_v，V_wとをそれぞれ比較する。

[0047] 図５（ｃ）は、表２に従って変調信号V_u，V_v，V_w及び三角波１，２を選択することによりスイッチング素子のオン／オフを決定した場合のシミュレーション結果である。

この図５（ｃ）を図５（ａ）の従来技術と比較すると、直流電流I_{dc}の交流成分I_cの実効値$I_{dcacrms}$が減少していることが判る。なお、図５（ａ）と図５（ｃ）とでは変調信号V_u，V_v，V_wの波形が異なっているが、これは、前述したように所定の相の変調信号を補正したことによるものであり、ＵＶ相間，ＶＷ相間，ＷＵ相間の出力線間電圧については、同一の値が得られている。

[0048] つまり、第２実施形態によれば、負荷力率が低い場合でも、同一の出力線間電圧を得ながらコンデンサに流れる電流を減少させてその発熱を抑制することができる。

なお、この第２実施形態は、三角波１，２の代わりに鋸歯状波１，２を用いた場合にも適用可能である。

[0049] ここで、図６は、上述した制御方法の第１，第２実施形態を実現するための制御装置の主要部を示す機能ブロック図である。なお、この制御装置は、三相インバータを対象とし、キャリアに二つの三角波を用いる場合のものである。

図６において、変調信号選択手段１０には、各相の変調信号V_u，V_v，V_wと、ある相（例えばＵ相）を基準とした出力電圧位相（または大きさ）と、各相の出力電流極性（または位相）と、が入力されている。また、キャリア発生手段２０から、例えば、振幅が同一であって１８０°位相の異なる三角波１，三角波２が出力され、これらの三角波１，三角波２は、前記出力電圧位相及び出力電流極性と共にキャリア選択手段３０に入力されている。

[0050] キャリア選択手段３０からは、三角波１、及び、三角波２（または三角波１）がそれぞれ比較手段４１，比較手段４２に出力され、比較手段４１では、変調信号選択手段１０により選択された二つの相の変調信号が三角波１と比較されると共に、比較手段４２では、変調信号選択手段１０により選択された残り一つの相の変調信号が三角波２（または三角波１）と比較される。

そして、比較手段４１，比較手段４２の出力に基づく駆動信号が、図１のインバータのスイッチング素子U_P，V_P，W_P，U_N，V_N，W_Nにそれぞれ分配されるようになっている。

[0051] ここで、前述した第１実施形態では、キャリア選択手段３０が三角波１を比較手段４１に、三角波２を比較手段４２にそれぞれ出力する。また、変調信号選択手段１０は、表１に基づき、出力電圧位相に応じて所定の二相の変調信号と所定の一相の変調信号を比較手段４１，４２にそれぞれ出力する。

比較手段４１，４２は、入力された各相の変調信号を三角波１または三角波２と比較することにより、スイッチング素子U_P～W_Nの駆動信号を生成する。この場合、表１における三角波最大値／最小値維持変調信号は、比較手段４１に入力された二つの変調信号のうちの何れかとなる。

[0052] また、前述した第２実施形態では、キャリア選択手段３０が、表２に基づき、出力電圧位相及び出力電流極性に応じて、三角波１を比較手段４１に、三角波２（または三角波１）を比較手段４２にそれぞれ出力する。

ここで、三角波１を比較手段４２に出力するモードは、表２において出力電流極性が「上記以外」であって備考欄に「従来」と記載されている場合である。このモードでは、単一の三角波すなわち三角波１を比較手段４１，４

２に与えることにより、全ての相の変調信号V_u，V_v，V_wを単一の三角波１と比較することになる。

[0053] 第２実施形態では、変調信号選択手段１０が、出力電圧位相及び出力電流極性に応じて所定の二相の変調信号と所定の一相の変調信号を比較手段４１，４２にそれぞれ出力する。比較手段４１，４２は、入力された所定相の変調信号を三角波１，三角波２と比較するか、従来と同様の制御方法を実施する場合には単一の三角波１のみと比較することにより、スイッチング素子U_P～W_Nの駆動信号を生成する。

ここで、図６に示した制御装置の各機能は、マイクロコンピュータ等の演算処理装置と、これに実装されるプログラムとによって実現可能である。

[0054] なお、上記の各実施形態が適用されるインバータの半導体素子（スイッチング素子やダイオード）には、シリコンを材料とする従来の半導体素子だけでなく、高温環境下でも使用可能なＳｉＣ（炭化珪素）等を用いたワイドバンドギャップ半導体素子を用いても良い。

この場合、ワイドバンドギャップ半導体素子の周辺部品について高温環境への対応が課題として残ることになるが、本発明によれば、インバータの直流部のコンデンサの発熱が抑制されるので、既存のコンデンサを使用できることがある。

産業上の利用可能性

[0055] 本発明は、単相インバータや、三相以外の多相インバータを対象とする制御方法及び制御装置、並びにこれらの制御方法または制御装置を用いて制御されるインバータ装置に利用することができる。

符号の説明

[0056] Ｂ：直流電圧源

Ｃ：コンデンサ

Ｌ：リアクトル

U_P，V_P，W_P，U_N，V_N，W_N：半導体スイッチング素子

Ｍ：三相交流負荷

Ｐ：正極

Ｎ：負極

Ｕ，Ｖ，Ｗ：交流出力端子

１０：変調信号選択手段

２０：キャリア発生手段

３０：キャリア選択手段

４１，４２：比較手段

請求の範囲

[請求項1] 二つの半導体スイッチング素子の直列回路をｎ（ｎは複数）個備え、前記ｎ個の直列回路を直流電圧源に対して全て並列に接続すると共に、前記直列回路を構成する二つの半導体スイッチング素子同士の接続点を一相の交流出力端子としてｎ相交流負荷の各相にそれぞれ接続してなるインバータの制御方法であって、前記半導体スイッチング素子をオン／オフさせて前記交流出力端子に現れる前記直流電圧源の直流電圧の時間比率を変化させることにより、前記インバータから所望の大きさ及び周波数のｎ相交流電圧を出力させる制御方法において、

ｎ相のうち少なくとも特定の一相の交流出力端子が一定期間にわたって前記直流電圧源の正極または負極に接続される状態を維持し、かつ、ｎ相のうち前記特定の相以外の他相の交流出力端子が前記一定期間より短い期間にわたって前記直流電圧源の負極または正極にそれぞれ接続されると共に、前記一定期間内で、ｎ相全ての交流出力端子が前記直流電圧源の正極または負極に同時に接続される期間が短くなるように、各相の前記半導体スイッチング素子をオン／オフさせることを特徴とするインバータの制御方法。

[請求項2] 二つの半導体スイッチング素子の直列回路をｎ（ｎは複数）個備え、前記ｎ個の直列回路を直流電圧源に対して全て並列に接続すると共に、前記直列回路を構成する二つの半導体スイッチング素子同士の接続点を一相の交流出力端子としてｎ相交流負荷の各相にそれぞれ接続してなるインバータの制御方法であって、前記半導体スイッチング素子をオン／オフさせて前記交流出力端子に現れる前記直流電圧源の直流電圧の時間比率を変化させることにより、前記インバータから所望の大きさ及び周波数のｎ相交流電圧を出力させる制御方法において、

ｎ相のうち少なくとも特定の一相の交流出力端子が動作期間内の一定期間にわたって前記直流電圧源の正極または負極に接続される状態を維持し、かつ、ｎ相のうち前記特定の相以外の他相の交流出力端子

が前記一定期間より短い期間にわたって前記直流電圧源の負極または正極にそれぞれ接続されると共に、

前記動作期間内における前記半導体スイッチング素子のオン／オフ周期の少なくとも１周期が、ｎ相全ての交流出力端子が前記直流電圧源の正極または負極に同時に接続される状態が存在しない周期となるように、各相の前記半導体スイッチング素子をオン／オフさせることを特徴とするインバータの制御方法。

[請求項3] 請求項１または２に記載したインバータの制御方法において、

どの相の交流出力端子を一定期間にわたって前記直流電圧源の正極または負極に接続した状態に維持するか、及び、当該交流出力端子を前記直流電圧源の正極または負極の何れに接続するかを、出力電圧の位相または大きさに応じて切り替えることを特徴とするインバータの制御方法。

[請求項4] 請求項１～３の何れか１項に記載したインバータの制御方法において、

位相が異なる複数のキャリアとして複数の三角波を備え、前記ｎ相の出力電圧指令に相当するｎ個の変調信号のそれぞれを、前記特定の相以外の他相に相当する変調信号が一つのキャリアに重複しないように前記複数のキャリアの何れかに対応させ、前記ｎ個の変調信号のそれぞれを前記対応させたキャリアと比較してそれぞれが相当する相の半導体スイッチング素子をオン／オフさせる駆動信号を生成することを特徴とするインバータの制御方法。

[請求項5] 請求項１～３の何れか１項に記載したインバータの制御方法において、

波形が異なる複数のキャリアとして複数の鋸歯状波を備え、前記ｎ相の出力電圧指令に相当するｎ個の変調信号のそれぞれを、前記特定の相以外の他相に相当する変調信号が一つのキャリアに重複しないように前記複数のキャリアの何れかに対応させ、前記ｎ個の変調信号の

それぞれを前記対応させたキャリアと比較して各変調信号に相当する相の半導体スイッチング素子をオン／オフさせる駆動信号を生成することを特徴とするインバータの制御方法。

[請求項6] 請求項４または５に記載したインバータの制御方法において、

ｎ個の変調信号のうち、出力電圧の位相または大きさに応じて選択された少なくとも１個の変調信号の大きさを前記キャリアの最大値または最小値と同一にし、かつ、当該変調信号の大きさを前記キャリアの最大値または最小値の何れと同一にするかも、出力電圧の位相または大きさに応じて決定することを特徴とするインバータの制御方法。

[請求項7] 請求項１～６の何れか１項に記載した制御方法を第１の制御方法とし、

前記ｎ相の出力電圧指令に相当するｎ個の変調信号を単一のキャリアとそれぞれ比較してｎ相の半導体スイッチング素子をオン／オフさせる駆動信号を生成する制御方法を第２の制御方法とし、

出力電圧の位相または大きさ、及び、出力電流の極性または位相に応じて、前記第１の制御方法と前記第２の制御方法とを切り替えることを特徴とするインバータの制御方法。

[請求項8] 二つの半導体スイッチング素子の直列回路をｎ（ｎは複数）個備え、前記ｎ個の直列回路を直流電圧源に対して全て並列に接続すると共に、前記直列回路を構成する二つの半導体スイッチング素子同士の接続点を一相の交流出力端子としてｎ相交流負荷の各相にそれぞれ接続してなるインバータの、前記半導体スイッチング素子をオン／オフさせて前記交流出力端子に現れる前記直流電圧源の直流電圧の時間比率を変化させることにより、所望の大きさ及び周波数のｎ相交流電圧を前記インバータから出力させるための制御装置において、

ｎ相のうち少なくとも特定の一相の交流出力端子が一定期間にわたって前記直流電圧源の正極または負極に接続される状態を維持し、かつ、ｎ相のうち前記特定の相以外の他相の交流出力端子が前記一定期

間より短い期間にわたって前記直流電圧源の負極または正極にそれぞれ接続されると共に、前記一定期間内で、ｎ相全ての交流出力端子が前記直流電圧源の正極または負極に同時に接続される期間が短くなるように、各相の前記半導体スイッチング素子をオン／オフさせることを特徴とするインバータの制御装置。

[請求項9] 二つの半導体スイッチング素子の直列回路をｎ（ｎは複数）個備え、前記ｎ個の直列回路を直流電圧源に対して全て並列に接続すると共に、前記直列回路を構成する二つの半導体スイッチング素子同士の接続点を一相の交流出力端子としてｎ相交流負荷の各相にそれぞれ接続してなるインバータの、前記半導体スイッチング素子をオン／オフさせて前記交流出力端子に現れる前記直流電圧源の直流電圧の時間比率を変化させることにより、所望の大きさ及び周波数のｎ相交流電圧を前記インバータから出力させるための制御装置において、

ｎ相のうち少なくとも特定の一相の交流出力端子が動作期間内の一定期間にわたって前記直流電圧源の正極または負極に接続される状態を維持し、かつ、ｎ相のうち前記特定の相以外の他相の交流出力端子が前記一定期間より短い期間にわたって前記直流電圧源の負極または正極にそれぞれ接続されると共に、

前記動作期間内における前記半導体スイッチング素子のオン／オフ周期の少なくとも１周期が、ｎ相全ての交流出力端子が前記直流電圧源の正極または負極に同時に接続される状態が存在しない周期となるように、各相の前記半導体スイッチング素子をオン／オフさせることを特徴とするインバータの制御装置。

[請求項10] 請求項８または９に記載したインバータの制御装置において、

位相が異なる複数の三角波または波形が異なる複数の鋸歯状波を複数のキャリアとして発生するキャリア発生手段と、

出力電圧の位相または大きさに応じて、前記ｎ相の出力電圧指令に相当するｎ個の変調信号のそれぞれを、前記特定の相以外の他相に相

当する変調信号が一つのキャリアに重複しないように前記複数のキャリアの何れかに対応させる変調信号選択手段と、

前記変調信号選択手段により選択された前記ｎ個の変調信号のそれぞれを前記対応させたキャリアと比較する比較手段と、

を備え、

前記比較手段の出力信号を用いて、前記ｎ相の半導体スイッチング素子をオン／オフさせることを特徴とするインバータの制御装置。

[請求項11] 請求項１０に記載したインバータの制御装置において、


前記キャリア発生手段により発生させた複数のキャリアのうち、出力電圧の位相または大きさ、及び、出力電流の極性または位相に応じて選択したキャリアを前記比較手段に与えるキャリア選択手段を更に備え、

前記比較手段が、前記キャリア選択手段により選択されたキャリアと前記ｎ個の変調信号とを比較して得た出力信号を用いて、前記ｎ相の半導体スイッチング素子をオン／オフさせることを特徴とするインバータの制御装置。


[請求項12] 請求項１～７の何れか１項に記載した制御方法により、各相の前記半導体スイッチング素子がオン／オフされることを特徴とするインバータ装置。

[請求項13] 請求項８～１１の何れか１項に記載した制御装置により、各相の前記半導体スイッチング素子がオン／オフされることを特徴とするインバータ装置。


[図1]


リアクトルL
I_{bat}
P
I_{dc}
I_c
U_P
V_P
W_P
三相交流負荷
M
I_u
U
I_v
V
I_w
W
E_d
V_c
直流
電圧源
B
コンデンサ
C
U_N
V_N
W_N
N

[図2]



(波形は概形)
相電流
I_u
I_v
I_w
0
変調信号
Vu
Vv
Vw
三角波1
三角波2
0
U相電圧
P
N
V相電圧
W相電圧
100%
直流電流
I_{dc}
期間1

[図3]



Vu
Vv
Vw
1
0
-1
Iu
Iv
Iw
Idc
Idc_ac_rms
0.5
0.4
0.3
0.2
Vuv
Vvw
Vwu
2
-2
30
90
150
210
270
330
360

(a) (b)


[図4]


（波形は概形）
相電流
0
I_u
I_v
I_w
変調信号
Vu
Vv
Vw
鋸歯状波1
鋸歯状波2
P
U相電圧
N
P
V相電圧
N
P
W相電圧
N
100%
直流電流
I_{dc}
0
期間1


[図5]




[図6]


10
41
V_u
V_v
V_w
変調信号
選択手段
比較
手段
比較
手段
42
U_P ～ W_N へ
三角波１
三角波２
（または三角波１）
出力電圧位相
（大きさ）
出力電流極性
（位相）
キャリア
選択手段
30
三角波１
三角波２
キャリア
発生手段
20

[図7]


（波形は概形）
相電流
0
I_u
I_v
I_w
変調信号
三角波
Vu
Vv
Vw
0
U相電圧
P
N
V相電圧
P
N
W相電圧
P
N
直流電流
I_{dc}
100%
0
期間1

[図8]


（波形は概形）
相電流
I_u
I_v
I_w
0
変調信号
Vu
Vv
Vw
0
鋸歯状波
P
U相電圧
N
P
V相電圧
N
P
W相電圧
N
100%
直流電流
I_{dc}
0
期間1

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2016/075045

A. CLASSIFICATION OF SUBJECT MATTER
H02M7/48(2007.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
H02M7/42-7/98

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2016
Kokai Jitsuyo Shinan Koho	1971-2016	Toroku Jitsuyo Shinan Koho	1994-2016

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 2006-197707 A (Toyota Industries Corp.), 27 July 2006 (27.07.2006), paragraphs [0001] to [0060]; fig. 1 to 5 (Family: none)	1-4,6,8-13 5,7
X Y	JP 2005-051838 A (Toyota Industries Corp.), 24 February 2005 (24.02.2005), paragraphs [0001] to [0044]; fig. 1 to 6 (Family: none)	1-4,6,8-13 5,7
X Y	WO 2014/097804 A1 (Toyota Industries Corp.), 26 June 2014 (26.06.2014), paragraphs [0001] to [0046]; fig. 1 to 6 & JP 2014-124024 A & US 2015/0311819 A1 & EP 2937984 A1 paragraphs [0001] to [0044]; fig. 1 to 6 & CN 104885358 A	1-3,7-9, 12-13 4-6,10-11

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
08 November 2016 (08.11.16)	15 November 2016 (15.11.16)

Name and mailing address of the ISA/	Authorized officer
Japan Patent Office 3-4-3,Kasumigaseki,Chiyoda-ku, Tokyo 100-8915,Japan	Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2016/075045

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 2004-312822 A (Denso Corp.), 04 November 2004 (04.11.2004), paragraphs [0001] to [0047]; fig. 1 to 20 (Family: none)	1-3,7-9, 12-13 4-6,10-11
Y	JP 2007-295786 A (Fujitsu General Ltd.), 08 November 2007 (08.11.2007), paragraphs [0001] to [0083]; fig. 1 to 17 & JP 2012-010596 A	5-7,10-13

国際調査報告

国際出願番号　ＰＣＴ／ＪＰ２０１６／０７５０４５

Ａ．　発明の属する分野の分類（国際特許分類（ＩＰＣ））

Int.Cl.　H02M7/48(2007.01)i

Ｂ．　調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

Int.Cl.　H02M7/42-7/98

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０１６年
日本国実用新案登録公報	１９９６－２０１６年
日本国登録実用新案公報	１９９４－２０１６年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

Ｃ．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
Ｘ	ＪＰ　２００６－１９７７０７　Ａ（株式会社豊田自動織機）２００６．０７．２７	１－４，６，８－１３
Ｙ	段落［０００１］－［００６０］，図１－５（ファミリーなし）	５，７
Ｘ	ＪＰ　２００５－０５１８３８　Ａ（株式会社豊田自動織機）２００５．０２．２４	１－４，６，８－１３
Ｙ	段落［０００１］－［００４４］，図１－６（ファミリーなし）	５，７

☑　Ｃ欄の続きにも文献が列挙されている。　　☐　パテントファミリーに関する別紙を参照。

＊　引用文献のカテゴリー
「Ａ」特に関連のある文献ではなく、一般的技術水準を示すもの
「Ｅ」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「Ｌ」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「Ｏ」口頭による開示、使用、展示等に言及する文献
「Ｐ」国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
「Ｔ」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「Ｘ」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Ｙ」特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「＆」同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
０８．１１．２０１６	１５．１１．２０１６

国際調査機関の名称及びあて先
日本国特許庁（ＩＳＡ／ＪＰ）
郵便番号１００－８９１５
東京都千代田区霞が関三丁目４番３号

特許庁審査官（権限のある職員）　５Ｇ　８８４３
白井　孝治
電話番号　０３－３５８１－１１０１　内線　３５２６

Ｃ（続き）．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
Ｘ	ＷＯ　２０１４／０９７８０４　Ａ１（株式会社豊田自動織機） ２０１４．０６．２６ 段落［０００１］－［００４６］，図１－６	１－３， ７－９， １２－１３
Ｙ	＆　ＪＰ　２０１４－１２４０２４　Ａ ＆　ＵＳ　２０１５／０３１１８１９　Ａ１ ＆　ＥＰ　２９３７９８４　Ａ１ 段落［０００１］－［００４４］，図１－６ ＆　ＣＮ　１０４８８５３５８　Ａ	４－６， １０－１１
Ｘ	ＪＰ　２００４－３１２８２２　Ａ（株式会社デンソー） ２００４．１１．０４ 段落［０００１］－［００４７］，図１－２０	１－３， ７－９， １２－１３
Ｙ	（ファミリーなし）	４－６， １０－１１
Ｙ	ＪＰ　２００７－２９５７８６　Ａ（株式会社富士通ゼネラル） ２００７．１１．０８ 段落［０００１］－［００８３］，図１－１７ ＆　ＪＰ　２０１２－０１０５９６　Ａ	５－７， １０－１３