

[19] 中华人民共和国国家知识产权局



# [12] 发明专利说明书

专利号 ZL 200610107557.0

[51] Int. Cl.

H01L 27/00 (2006.01)

H01L 27/12 (2006.01)

H01L 27/15 (2006.01)

H01L 27/32 (2006.01)

H01L 23/522 (2006.01)

G02F 1/1362 (2006.01)

[45] 授权公告日 2009年8月5日

[11] 授权公告号 CN 100524752C

[51] Int. Cl. (续)

G09G 3/20 (2006.01)

[22] 申请日 2002.8.9

[21] 申请号 200610107557.0

分案原申请号 02128555.1

[30] 优先权

[32] 2001.8.10 [33] JP [31] 243984/2001

[73] 专利权人 株式会社半导体能源研究所

地址 日本神奈川县厚木市

[72] 发明人 木村肇

[56] 参考文献

EP1003150A1 2000.5.24

US5889291A 1999.3.30

US5870071A 1999.2.9

审查员 车晓璐

[74] 专利代理机构 中国专利代理(香港)有限公司  
代理人 程天正 梁永


权利要求书 5 页 说明书 22 页 附图 13 页

[54] 发明名称

半导体器件及其相关产品

[57] 摘要

本发明公开了一种半导体器件。要解决的问题是当制造具有单极 TFT 的电路时，由于 TFT 的阈值输出幅值衰减的问题。在电容器(105)中，存储了等于 TFT(104) 阈值的电荷。当输入信号时，存储在电容器(105)中的阈值加入到输入信号的电位。如此得到的电位施加到 TFT(101) 的栅电极。因此，可以从输出端 (Out) 得到具有正常幅值的输出，同时不会在 TFT(101) 中引起幅值衰减。



1. 一种个人计算机, 包括:

键盘;

像素部分, 包括衬底上的第五晶体管;

所述衬底上的驱动器电路, 包括第一、第二、第三和第四晶体管以及电容器装置;

其中第一、第二、第三、第四和第五晶体管为相同导电类型;

其中所述电容器装置的第一电极电连接到第一信号输入端, 所述电容器装置的第二电极电连接到第一晶体管的栅电极;

其中第二晶体管的栅电极电连接到第二信号输入端;

其中第一晶体管的输入电极电连接到第一电源, 第一晶体管的输出电极电连接到信号输出端;

其中第二晶体管的输入电极电连接到第二电源, 第二晶体管的输出电极电连接到所述信号输出端;

其中第三晶体管的栅电极和输出电极电连接到所述信号输出端, 第三晶体管的输入电极电连接到所述电容器装置的第二电极; 以及

其中第四晶体管的栅电极和输出电极电连接到所述电容器装置的第二电极, 第四晶体管的输入电极电连接到所述电容器装置的第一电极。

2. 根据权利要求 1 的个人计算机, 其中所述驱动器电路包括选自移位寄存器电路、锁存电路、缓冲器电路、电平转移电路和放大器组成的组中的至少一种电路。

3. 根据权利要求 1 的个人计算机, 其中所述个人计算机是笔记本式个人计算机。

4. 一种个人计算机, 包括:

键盘;

像素部分, 包括衬底上的第五晶体管;

所述衬底上的驱动器电路, 包括第一、第二、第三和第四晶体管以及电容器装置;

其中第一、第二、第三、第四和第五晶体管为相同导电类型;

其中所述电容器装置的第一电极电连接到第一信号输入端, 所述电容器装置的第二电极电连接到第一晶体管的栅电极;

其中第二晶体管的栅电极电连接到第二信号输入端；

其中第一晶体管的输入电极电连接到第一电源，第一晶体管的输出电极电连接到信号输出端；

其中第二晶体管的输入电极电连接到第二电源，第二晶体管的输出电极电连接到所述信号输出端；

其中第三晶体管的栅电极和输出电极电连接到所述信号输出端，第三晶体管的输入电极电连接到所述电容器装置的第二电极；以及

其中第四晶体管的栅电极电连接到所述电容器装置的第二电极，第四晶体管的输入电极电连接到所述电容器装置的第一电极，第四晶体管的输出电极电连接到所述信号输出端。

5. 根据权利要求 4 的个人计算机，其中所述驱动器电路包括选自移位寄存器电路、锁存电路、缓冲器电路、电平转移电路和放大器组成的组中的至少一种电路。

6. 根据权利要求 4 的个人计算机，其中所述个人计算机是笔记本式个人计算机。

7. 一种照相机，包括：

操作开关；

电池；

像素部分，包括衬底上的第五晶体管；

所述衬底上的驱动器电路，包括第一、第二、第三和第四晶体管以及电容器装置；

其中第一、第二、第三、第四和第五晶体管为相同导电类型；

其中所述电容器装置的第一电极电连接到第一信号输入端，所述电容器装置的第二电极电连接到第一晶体管的栅电极；

其中第二晶体管的栅电极电连接到第二信号输入端；

其中第一晶体管的输入电极电连接到第一电源，第一晶体管的输出电极电连接到信号输出端；

其中第二晶体管的输入电极电连接到第二电源，第二晶体管的输出电极电连接到所述信号输出端；

其中第三晶体管的栅电极和输出电极电连接到所述信号输出端，第三晶体管的输入电极电连接到所述电容器装置的第二电极；以及

其中第四晶体管的栅电极和输出电极电连接到所述电容器装置的

第二电极,第四晶体管的输入电极电连接到所述电容器装置的第一电极。

8. 根据权利要求 7 的照相机,其中所述驱动器电路包括选自移位寄存器电路、锁存电路、缓冲器电路、电平转移电路和放大器组成的组中的至少一种电路。

9. 根据权利要求 7 的照相机,其中所述照相机是视频照相机或数字照相机。

10. 一种照相机,包括:

操作开关;

电池;

像素部分,包括衬底上的第五晶体管;

所述衬底上的驱动器电路,包括第一、第二、第三和第四晶体管以及电容器装置;

其中第一、第二、第三、第四和第五晶体管为相同导电类型;

其中所述电容器装置的第一电极电连接到第一信号输入端,所述电容器装置的第二电极电连接到第一晶体管的栅电极;

其中第二晶体管的栅电极电连接到第二信号输入端;

其中第一晶体管的输入电极电连接到第一电源,第一晶体管的输出电极电连接到信号输出端;

其中第二晶体管的输入电极电连接到第二电源,第二晶体管的输出电极电连接到所述信号输出端;

其中第三晶体管的栅电极和输出电极电连接到所述信号输出端,第三晶体管的输入电极电连接到所述电容器装置的第二电极;以及

其中第四晶体管的栅电极电连接到所述电容器装置的第二电极,第四晶体管的输入电极电连接到所述电容器装置的第一电极,第四晶体管的输出电极电连接到所述信号输出端。

11. 根据权利要求 10 的照相机,其中所述驱动器电路包括选自移位寄存器电路、锁存电路、缓冲器电路、电平转移电路和放大器组成的组中的至少一种电路。

12. 根据权利要求 10 的照相机,其中所述照相机是视频照相机或数字照相机。

13. 一种便携式信息终端,包括

操作开关;

像素部分,包括衬底上的第五晶体管;

所述衬底上的驱动器电路,包括第一、第二、第三和第四晶体管以及电容器装置;

其中第一、第二、第三、第四和第五晶体管为相同导电类型;

其中所述电容器装置的第一电极电连接到第一信号输入端,所述电容器装置的第二电极电连接到第一晶体管的栅电极;

其中第二晶体管的栅电极电连接到第二信号输入端;

其中第一晶体管的输入电极电连接到第一电源,第一晶体管的输出电极电连接到信号输出端;

其中第二晶体管的输入电极电连接到第二电源,第二晶体管的输出电极电连接到所述信号输出端;

其中第三晶体管的栅电极和输出电极电连接到所述信号输出端,第三晶体管的输入电极电连接到所述电容器装置的第二电极;以及

其中第四晶体管的栅电极和输出电极电连接到所述电容器装置的第二电极,第四晶体管的输入电极电连接到所述电容器装置的第一电极。

14. 根据权利要求 13 的便携式信息终端,其中所述驱动器电路包括选自移位寄存器电路、锁存电路、缓冲器电路、电平转移电路和放大器组成的组中的至少一种电路。

15. 根据权利要求 13 的便携式信息终端,其中所述便携式信息终端是选自电子图书、移动计算机和蜂窝电话组成的组中的电子设备。

16. 一种便携式信息终端,包括:

操作开关;

像素部分;包括衬底上的第五晶体管;

所述衬底上的驱动器电路,包括第一、第二、第三和第四晶体管和电容器装置;

其中第一、第二、第三、第四和第五晶体管为相同导电类型;

其中所述电容器装置的第一电极电连接到第一信号输入端,所述电容器装置的第二电极电连接到第一晶体管的栅电极;

其中第二晶体管的栅电极电连接到第二信号输入端;

其中第一晶体管的输入电极电连接到第一电源,第一晶体管的输出电极电连接到信号输出端;

其中第二晶体管的输入电极电连接到第二电源,第二晶体管的输出电极电连接到所述信号输出端;

其中第三晶体管的栅电极和输出电极电连接到所述信号输出端,第三晶体管的输入电极电连接到所述电容器装置的第二电极;以及

其中第四晶体管的栅电极电连接到所述电容器装置的第二电极,第四晶体管的输入电极电连接到所述电容器装置的第一电极,第四晶体管的输出电极电连接到所述信号输出端。

17. 根据权利要求 16 的便携式信息终端,其中所述驱动器电路包括选自移位寄存器电路、锁存电路、缓冲器电路、电平转移电路和放大器组成的组中的至少一种电路。

18. 根据权利要求 16 的便携式信息终端,其中所述便携式信息终端是选自电子图书、移动计算机和蜂窝电话组成的组中的电子设备。

## 半导体器件及其相关产品

本申请为分案申请，其母案申请的申请号为：02128555.1；申请日：2002年8月9日；发明名称为“半导体器件”。

### 技术领域

本发明涉及具有形成在玻璃、塑料等绝缘表面上的薄膜晶体管（下文称做 TFT）的半导体器件。具体地，这些半导体器件中包括如移位寄存器电路、锁存电路、缓冲器电路和电平移动电路等的脉冲输出电路，和如放大器等的放大电路，每个用做显示器件的驱动电路。

### 背景技术

近些年来，将具有形成在例如玻璃衬底等绝缘体上的半导体薄膜的显示器件，特别是用 TFT 制造的电子电路用在各种领域中。电子电路经常用在显示器件中。有源矩阵显示器件例如 LCD（液晶显示）用在许多产品中并且广泛分布。在用 TFT 形成的有源矩阵显示器件中，几十万到几百万的像素排列成矩阵形，通过设置在每个像素的 TFT 来控制每个像素的电荷，由此显示图像。

随着技术的进一步更新，开发了多晶硅 TFT 技术，其中使用 TFT 并包括构成像素的像素 TFT 的像素部分在衬底上的像素部分的周边区域中形成驱动器电路。这非常有助于减少器件的尺寸和降低器件的功耗，因此对于近些年来应用领域显著拓宽的移动信息终端中提供的显示单元，这种器件是必不可少的。

顺便提及，近些年来，显示器件被采用在各种电子设备的显示单元中，它的应用领域正稳步扩大。近来，积极采用较便宜的电子设备，进一步地减少了成本。

通常，在半导体器件中，采用 n 沟道 TFT 和 p 沟道 TFT 结合使用的 CMOS 电路。具有多层结构的显示器件的制造如下：重复地进行膜形成；用光掩模曝光；以及腐蚀。这些步骤极复杂，由此增加了制造成本。此外，在衬底上如上所述整体地形成驱动电路和像素部分时，由于缺陷部分导致产品整体缺陷，这些步骤严重地影响了成品率。

减少制造成本的方法包括尽可能多地减少步骤的数量并以简单的方式和短时间周期制造器件。这里，不是用 CMOS 结构制造显示器件，

而是使用 n 沟道 TFT 或 p 沟道 TFT 的单极 TFT 的结构作为驱动电路结构制造显示器件。由此，将一种导电类型引入半导体层的掺杂杂质的步骤的数量在数学上减少到一半，而且，光掩模的数量也可以减少，在很大程度上有效。此外，制造步骤变得更简单，也有助于提高成品率。

图 2 示出了由两个 n 沟道 TFT 形成的反相器的一个例子。该反相器为双输入型，其中信号输入到 TFT201 和 202 的栅电极，一个 TFT 的输入信号的反相信号为另一个 TFT 的输入。

现在简单介绍图 2 所示反相器的工作。应该注意在本说明书中，介绍电路的结构和操作时，TFT 的三个电极适当地采用了不同的名称，即“栅电极，输入电极和输出电极”或“栅电极，源区和漏区”。当介绍 TFT 的操作时，在许多情况中考虑栅-源电压。然而，由于它的结构，很难严格区分 TFT 的源区和漏区。如果指定统一的名称，相反会造成混淆。这就是这里使用不同名称的原因。当介绍信号的输入/输出时，电极是指输入电极和输出电极。当介绍 TFT 等的栅-源电压时，输入电极和输出电极中的一个称做源区，另一个称做漏区。

此外，“TFT 为 ON”是指 TFT 的栅-源电压绝对值超过了阈值电压，在源和漏之间有电流流动的状态。另一方面，“TFT 为 OFF”是指 TFT 的栅-源电压绝对值没有达到阈值电压，在源和漏之间没有电流流动的状态。对于阈值，为简化说明，假设各 TFT 中没有起伏。n 沟道 TFT 的阈值统一设置为  $V_{thN}$ ，p 沟道 TFT 的阈值统一设置为  $V_{thP}$ 。

首先，当 H 电平输入到输入端 (In) 和 L 电平输入到反相输入端 (Inb)，TFT201 变为 OFF，TFT202 变为 ON。则，L 电平出现在输出端 (Out)，它的电压变为 VSS。另一方面，当 L 电平输入到输入端 (In)，H 电平输入到反相输入端 (Inb)，TFT201 变为 ON，TFT202 变为 OFF。则，H 电平出现在输出端 (Out)。

此时，考虑当输出端 (Out) 变为 H 电平时的电位。

在图 2 中，当 H 电平输入到 TFT201 的栅电极时，L 电平输入到 TFT202 的栅电极。则 TFT201 变为 ON，TFT202 变为 OFF，因此输出端 (Out) 的电位开始增加。当输出端 (Out) 的电位达到 ( $V_{DD}-V_{thN}$ ) 时，TFT201 的栅-源电压等于阈值  $V_{thN}$ 。即，此时，TFT201 变为 OFF，由此输出端 (Out) 的电位不再增加。



当考虑反相器多级连接的情况时,如图 12A 所示。在图 12A 的反相器中,仅有初始反相器 (InvA) 为单输入和单输出型,如图 12B 所示。每个随后的反相器 (InvB) 为图 12C 所示的双输入和单输出型,以便尽可能地抑制电路工作时的击穿电流。应该指出只要 TFT1201 的栅-源电压低于阈值, TFT1201 的栅电极就连接到高电位侧电源 VDD, 并保持 ON 状态。因此,即使 TFT1202 变为 ON, 通过设置 TFT1202 的电流能力大于 TFT1201 的电流能力,可以得到 L 电平输出, 尽管该输出不会完全等于 VSS。

此时,即使当输入信号的幅值在 VDD 到 VSS 的范围中时,由于 TFT1201 和 1211 的阈值电压的影响,穿过一个接一个的反向器级之后,幅值衰减,如图 12D 所示。

### 发明内容

鉴于以上问题开发了本发明,因此本发明的一个目的是提供一种由单极 TFT 形成的电路,能够操作同时输出信号不会如上所述那样地幅值衰减。

为解决以上问题,本发明使用了以下措施。

在图 2 所示的反相器中,产生输出幅值衰减的原因如下。即,当 L 电平输入到输入端 (In) 并且 H 电平输入到反相输入端 (Inb) 时,施加到 TFT 的栅电极的电位等于 TFT201 输入电极一侧上的电位,即,高电位侧电源 VDD。因此,输出端 (Out) 的电位仅允许增加到  $(VDD - V_{thN})$ 。

换句话说,当 H 电平出现在输出端 (Out) 时,为了得到它的电位等于 VDD 的状态,施加到 TFT201 栅电极的电位需要高于 VDD, 或更精确地,高于  $(VDD + V_{thN})$ 。

因此,在本发明中,为了解决以上问题,使用电容器装置预先存储等于 TFT201 的阈值电压的电荷。当信号输入到该处时,将如此存储的电荷添加到输入信号,由此使施加到 TFT201 栅电极的电位升高到  $(VDD + V_{thN})$ 。

根据本发明的第一方面,提供了一种个人计算机,包括:

键盘;

像素部分,包括衬底上的第五晶体管;

所述衬底上的驱动器电路,包括第一、第二、第三和第四晶体管以

及电容器装置;

其中第一、第二、第三、第四和第五晶体管为相同导电类型;

其中所述电容器装置的第一电极电连接到第一信号输入端,所述电容器装置的第二电极电连接到第一晶体管的栅电极;

其中第二晶体管的栅电极电连接到第二信号输入端;

其中第一晶体管的输入电极电连接到第一电源,第一晶体管的输出电极电连接到信号输出端;

其中第二晶体管的输入电极电连接到第二电源,第二晶体管的输出电极电连接到所述信号输出端;

其中第三晶体管的栅电极和输出电极电连接到所述信号输出端,第三晶体管的输入电极电连接到所述电容器装置的第二电极;以及

其中第四晶体管的栅电极和输出电极电连接到所述电容器装置的第二电极,第四晶体管的输入电极电连接到所述电容器装置的第一电极。

根据本发明的第二方面,提供了一种个人计算机,包括:

键盘;

像素部分,包括衬底上的第五晶体管;

所述衬底上的驱动器电路,包括第一、第二、第三和第四晶体管以及电容器装置;

其中第一、第二、第三、第四和第五晶体管为相同导电类型;

其中所述电容器装置的第一电极电连接到第一信号输入端,所述电容器装置的第二电极电连接到第一晶体管的栅电极;

其中第二晶体管的栅电极电连接到第二信号输入端;

其中第一晶体管的输入电极电连接到第一电源,第一晶体管的输出电极电连接到信号输出端;

其中第二晶体管的输入电极电连接到第二电源,第二晶体管的输出电极电连接到所述信号输出端;

其中第三晶体管的栅电极和输出电极电连接到所述信号输出端,第三晶体管的输入电极电连接到所述电容器装置的第二电极;以及

其中第四晶体管的栅电极电连接到所述电容器装置的第二电极,第四晶体管的输入电极电连接到所述电容器装置的第一电极,第四晶体管的输出电极电连接到所述信号输出端。

根据本发明的第三方面，提供了一种照相机，包括：

操作开关；

电池；

像素部分，包括衬底上的第五晶体管；

所述衬底上的驱动器电路，包括第一、第二、第三和第四晶体管以及电容器装置；

其中第一、第二、第三、第四和第五晶体管为相同导电类型；

其中所述电容器装置的第一电极电连接到第一信号输入端，所述电容器装置的第二电极电连接到第一晶体管的栅电极；

其中第二晶体管的栅电极电连接到第二信号输入端；

其中第一晶体管的输入电极电连接到第一电源，第一晶体管的输出电极电连接到信号输出端；

其中第二晶体管的输入电极电连接到第二电源，第二晶体管的输出电极电连接到所述信号输出端；

其中第三晶体管的栅电极和输出电极电连接到所述信号输出端，第三晶体管的输入电极电连接到所述电容器装置的第二电极；以及

其中第四晶体管的栅电极和输出电极电连接到所述电容器装置的第二电极，第四晶体管的输入电极电连接到所述电容器装置的第一电极。

根据本发明的第四方面，提供了一种照相机，包括：

操作开关；

电池；

像素部分，包括衬底上的第五晶体管；

所述衬底上的驱动器电路，包括第一、第二、第三和第四晶体管以及电容器装置；

其中第一、第二、第三、第四和第五晶体管为相同导电类型；

其中所述电容器装置的第一电极电连接到第一信号输入端，所述电容器装置的第二电极电连接到第一晶体管的栅电极；

其中第二晶体管的栅电极电连接到第二信号输入端；

其中第一晶体管的输入电极电连接到第一电源，第一晶体管的输出电极电连接到信号输出端；

其中第二晶体管的输入电极电连接到第二电源，第二晶体管的输出

电极电连接到所述信号输出端；

其中第三晶体管的栅电极和输出电极电连接到所述信号输出端，第三晶体管的输入电极电连接到所述电容器装置的第二电极；以及

其中第四晶体管的栅电极电连接到所述电容器装置的第二电极，第四晶体管的输入电极电连接到所述电容器装置的第一电极，第四晶体管的输出电极电连接到所述信号输出端。

根据本发明的第五方面，提供了一种便携式信息终端，包括操作开关；

像素部分，包括衬底上的第五晶体管；

所述衬底上的驱动器电路，包括第一、第二、第三和第四晶体管以及电容器装置；

其中第一、第二、第三、第四和第五晶体管为相同导电类型；

其中所述电容器装置的第一电极电连接到第一信号输入端，所述电容器装置的第二电极电连接到第一晶体管的栅电极；

其中第二晶体管的栅电极电连接到第二信号输入端；

其中第一晶体管的输入电极电连接到第一电源，第一晶体管的输出电极电连接到信号输出端；

其中第二晶体管的输入电极电连接到第二电源，第二晶体管的输出电极电连接到所述信号输出端；

其中第三晶体管的栅电极和输出电极电连接到所述信号输出端，第三晶体管的输入电极电连接到所述电容器装置的第二电极；以及

其中第四晶体管的栅电极和输出电极电连接到所述电容器装置的第二电极，第四晶体管的输入电极电连接到所述电容器装置的第一电极。

根据本发明的第六方面，提供了一种便携式信息终端，包括：

操作开关；

像素部分；包括衬底上的第五晶体管；

所述衬底上的驱动器电路，包括第一、第二、第三和第四晶体管和电容器装置；

其中第一、第二、第三、第四和第五晶体管为相同导电类型；

其中所述电容器装置的第一电极电连接到第一信号输入端，所述电容器装置的第二电极电连接到第一晶体管的栅电极；

其中第二晶体管的栅电极电连接到第二信号输入端;

其中第一晶体管的输入电极电连接到第一电源,第一晶体管的输出电极电连接到信号输出端;

其中第二晶体管的输入电极电连接到第二电源,第二晶体管的输出电极电连接到所述信号输出端;

其中第三晶体管的栅电极和输出电极电连接到所述信号输出端,第三晶体管的输入电极电连接到所述电容器装置的第二电极;以及

其中第四晶体管的栅电极电连接到所述电容器装置的第二电极,第四晶体管的输入电极电连接到所述电容器装置的第一电极,第四晶体管的输出电极电连接到所述信号输出端。

根据本发明,提供一种半导体器件,包括第一到第四晶体管和电容器装置,特征在于:

第一到第四晶体管每个具有相同的导电类型;

电容器装置的第一电极电连接到第一信号输入端,电容器装置的第二电极电连接到第一晶体管的栅电极;

第二晶体管的栅电极电连接到第二信号输入端;

第一晶体管的输入电极电连接到第一电源,第一晶体管的输出电极电连接到信号输出端;

第二晶体管的输入电极电连接到第二电源,第二晶体管的输出电极电连接到信号输出端;

第三晶体管的栅电极和输出电极每个电连接到信号输出端,第三晶体管的输入电极电连接到电容器装置的第二电极; 以及

第四晶体管的栅电极和输出电极每个电连接到电容器装置的第二电极,第四晶体管的输入电极电连接到电容器装置的第一电极。

此外,根据本发明,一种半导体器件,包括第一到第四晶体管和电容器装置,特征在于:

第一到第四晶体管每个具有相同的导电类型;

电容器装置的第一电极电连接到第一信号输入端,电容器装置的第二电极电连接到第一晶体管的栅电极;

第二晶体管的栅电极电连接到第二信号输入端;

第一晶体管的输入电极电连接到第一电源,第一晶体管的输出电极电连接到信号输出端;

第二晶体管的输入电极电连接到第二电源,第二晶体管的输出电极电连接到信号输出端;

第三晶体管的栅电极和输出电极每个电连接到信号输出端,第三晶体管的输入电极电连接到电容器装置的第二电极; 以及

第四晶体管的栅电极电连接到电容器装置的第二电极,第四晶体管的输入电极电连接到电容器装置的第一电极,第四晶体管的输出电极电连接到信号输出端。

根据本发明,电容器装置为存储第四晶体管的阈值电压的电容器装置,特征在于存储的电压添加到由第一信号输入端输入的信号的电位上,将如此得到的电位施加到第一晶体管的栅电极。采用此结构,第一晶体管的栅-源电压至少总是阈值,由此可以得到不会产生幅值衰减的输出。

此外,根据本发明,其特征在于该半导体器件由单极晶体管组成,即仅由 n 沟道晶体管或仅由 p 沟道晶体管组成。采用此结构,可以简化显示器件的制造步骤。

在本发明的显示器件中,电容器装置可以由第四晶体管的栅电极和输入电极之间的电容形成,或由选自有源材料、形成栅电极的材料、布线材料组成的组中的两种材料以及该两种材料之间的绝缘层形成。

在本发明的显示器件中,特征在于通过将输入到第一信号输入端的信号极性反相可以得到输入到第二信号输入端的信号。采用此结构,当出现在输出端的信号为 H 电平或 L 电平时,在电路中电源 VDD 和电源 VSS 之间没有产生击穿电流,可以减少消耗的电流。

#### 附图说明

在附图中:

图 1A 和 1B 为介绍本发明的一种实施方式的电路结构和工作的图;

图 2 为由单极 TFT 形成的反相器及它的工作的图;

图 3A 和 3B 为介绍本发明的实施方式中电路工作时每个节点的电位的图;

图 4 示出了与该实施方式结构不同的本发明的一个实施例的图;

图 5A 和 5B 为介绍下栅极型 TFT 和双栅极型 TFT 的剖面结构图;

图 6A 到 6G 示出了本发明适用的电子器件的各例;

图 7A 到 7C 示出了液晶显示器件的制造步骤的一个例子;

图 8A 到 8C 示出了液晶显示器件的制造步骤的一个例子;

图 9A 到 9C 示出了包括由 p 沟道 TFT 形成的电路的有源矩阵衬底的制造步骤的一个例子;

图 10A 和 10B 示出了发光器件的制造步骤的一个例子;

图 11A 和 11B 示出了发光器件的制造步骤的一个例子;

图 12A 到 12D 示出了单极 TFT 组成的反相器多极连接的结构及它的工作的图;

图 13A 和 13B 示出了由 p 沟道 TFT 组成的本发明驱动电路的一个例子。

### 具体实施方式

本发明的基本电路结构显示在图 1A 中。电路以图 2 所示的反相器相同的方式工作。通过将输入到输入端 (In) 的信号极性反相得到的信号出现在输出端 (Out)。

电路为 TFT101 到 104 和电容器装置 105 组成的结构。

下面介绍电路的工作。在图 3A 和 3B 中, 示出了电路工作时每个节点处的电位。首先, 当 L 电平输入到第一输入端 (In1) 并且 H 电平输入到第二输入端 (In2) 时, TFT102 导通, 输出端 (Out) 的电位开始朝 VSS 降低。这里, 输出端 (Out) 的电位不会降低到 L 电平, 由此 TFT103 保持在 ON 状态。然后, 电流从输出端 (Out) 流到电容器装置 105, 施加到 TFT104 的栅电极的电位升高。因此, TFT104 也导通。随着输出端 (Out) 的电位进一步降低, TFT103 的栅-源电压等于  $V_{thN}$ , TFT103 变为截止。此时, 即使 TFT104 仍处于 ON 状态, 那么聚集在电容器装置 105 中的电荷通过 TFT104 放电。然后, TFT104 的栅-源电压进一步降低, 由此不久 TFT104 变为截止。

采用此结构, TFT104 的阈值电压  $V_{thN}$  存储在电容器装置 105 中。在第一输入端 (In1), 出现 L 电平, 它的电位为 VSS。因此施加到 TFT101 的栅电极的电位比 VSS 高一个在电容器装置 105 中存储的电压。即, 此时施加到 TFT101 的栅电极的电位为  $(VSS+V_{thN})$ 。由于 L 电平出现在输出端 (Out) 并且它的电位为 VSS, 因此 TFT101 的栅-源电压为  $V_{thN}$ , TFT101 变为截止 (图 3A)。

此外, 介绍当 H 电平输入到第一输入端 (In1) 并且 L 电平输入到

第二输入端 (In2) 时的电路操作。首先, 在第二输入端 (In2), H 电平转变成 L 电平, TFT102 变为截止。另一方面, 在第一输入端 (In1), L 电平转变成 H 电平。此时, TFT103 保持在 OFF 状态, 由此在电容器装置 105 中没有发生电荷的传递。对于 TFT104, 它的源区电位增加, 而栅-源电压为  $V_{thN}$ , 保持不变, TFT104 保持在 OFF 状态。因此, 即使在第一输入端 (In1) L 电平转变成 H 电平, 电容器装置 105 的两个电极之间的电压不变。因此, 由于第一输入端 (In1) 的电位由 VSS 增加到 VDD, 那么施加到 TFT101 栅电极的电位由  $(VSS+V_{thN})$  增加到  $(VDD+V_{thN})$ 。因此, H 电平出现在输出端 (Out), 它的电位等于 VDD (图 3B)。

根据以上介绍的操作, 可以正常地得到具有 VDD 到 VSS 范围幅值的信号输入, 具有相同范围幅值的信号输出, 同时没有幅值衰减。由此, 可以使用以上介绍的方法制造单极 TFT 形成的半导体器件。这有助于减少制造步骤的数量以及制造成本。

#### 实施例

本发明的各实施例描述如下。

#### 实施例 1

图 4 示出了图 1A 所示电路连接部分改变的电路结构。在图 1A 中, TFT104 的输出电极连接到 TFT101 的栅电极, 而在图 4 中连接到输出端 (Out)。

电路的工作与实施方式中介绍的相同, 因此在这里省略了介绍。现在在电路结构中考虑 TFT101 的栅电极。在图 1A 所示的电路中, 即使 TFT103 变为 OFF, 电荷在某种程度上通过 TFT104 转移。然而, 在图 4 所示的电路中, 当 TFT103 变为截止时, 聚集在 TFT101 的栅电极中的电荷没有转移通路。如果假设在形成电路的 TFT103 的阈值电压中产生波动, 那么有可能 TFT101 的栅-源电压不会充分降到等于 TFT101 阈值的电平。鉴于以上, 通过将 TFT102 的电流能力设置大于 TFT101 的电流能力, 即使 TFT101 没有完全变为截止, 可以得到正常的 L 电平输出。

#### 实施例 2

下面介绍在相同的衬底上同时制造提供在像素部分和它的周边中的驱动电路部分的 TFT 的方法。虽然液晶显示器件的制造步骤显示在本实施例中, 但本发明不限于以上提到的液晶显示器件。



首先,如图7A所示,由如氧化硅膜、氮化硅膜、或氮氧化硅膜等的绝缘膜制成的底膜5002形成在由如钡硼硅酸盐玻璃或铝硼硅酸盐玻璃等的玻璃制成的衬底5001上,Corning Inc的#7059玻璃或#1737玻璃为代表。例如,在图中没有特别示出,形成10到200nm(优选50到100nm)厚度通过等离子体CVD由 $\text{SiH}_4$ 、 $\text{NH}_3$ 和 $\text{N}_2\text{O}$ 制造的氮氧化硅膜,与厚度50到200nm(优选100到150nm)由 $\text{SiH}_4$ 和 $\text{N}_2\text{O}$ 类似制造的氢化的氮氧化硅膜形成叠层。

岛形半导体层5003到5005由晶体半导体膜形成,所述晶体半导体膜通过在具有非晶结构的半导体膜上使用激光晶化法或使用公知的热晶化法制造而成。岛形半导体层5003到5005的厚度设置为25到80nm(优选在30和60之间)。对晶体半导体膜材料没有任何限制,但优选由硅或硅锗(SiGe)合金形成膜。

使用例如脉冲震荡型或连续的发射型受激准分子激光、YAG激光或YVO<sub>4</sub>激光等的激光制造激光晶化法中的晶体半导体膜。当使用这些类型的激光时,使用通过光学系统将激光震荡器发出的激光聚光为线形然后用光照射半导体膜的方法。晶化条件由操作者适当地选择,当使用受激准分子激光时,脉冲震荡频率设置为30Hz,激光能量密度设置为100到400mJ/cm<sup>2</sup>(通常在200和300mJ/cm<sup>2</sup>之间)。此外,当使用YAG激光时,利用第二谐波,脉冲振荡频率设置为1到10kHz,激光能量密度设置为300到600mJ/cm<sup>2</sup>(通常在350和500mJ/cm<sup>2</sup>之间)。已聚光为100到1000 $\mu\text{m}$ ,例如400 $\mu\text{m}$ 宽度的线形激光照射到衬底的整个表面上。可以用80-98%的覆盖率进行。

接下来,形成栅绝缘膜5006覆盖岛形半导体层5003到5005。通过等离子体CVD法或溅射法用厚度40到150nm的含硅绝缘膜形成栅绝缘膜5006。在本实施例中形成120nm厚的氮氧化硅膜。栅绝缘膜不限于所述氮氧化硅膜,当然,也可以使用其它单层或叠层结构的含硅绝缘膜。例如,当使用氧化硅膜时,可以通过等离子体CVD法,用TEOS(四乙基原硅酸盐)和 $\text{O}_2$ ,反应压力为40Pa,衬底温度为300到400 $^{\circ}\text{C}$ ,用0.5到0.8W/cm<sup>2</sup>的电功率密度(13.56MHz)高频放电形成氧化硅膜。通过随后进行400到500 $^{\circ}\text{C}$ 的热退火如此制造作为栅绝缘膜的氧化硅膜,得到良好特性。

然后在栅绝缘膜5006上形成第一导电膜5007和第二导电膜5008

形成栅电极。在本实施例中，由钽（Ta）形成第一导电膜 5007，厚度为 50 到 100nm，由钨（W）形成第二导电膜 5008，厚度为 100 到 300nm（图 7A）。

使用 Ar 溅射 Ta 靶，通过溅射形成 Ta 膜。如果溅射期间适量的 Xe 或 Kr 添加到 Ar，那么可以释放 Ta 膜的热应力，并且可以防止膜剥离。 $\alpha$ 相 Ta 膜的电阻率在  $20\mu\Omega\text{cm}$  数量级， $\alpha$ 相 Ta 膜可以用做栅电极，但 $\beta$ 相 Ta 膜的电阻率在  $180\mu\Omega\text{cm}$  数量级， $\beta$ 相 Ta 膜不适合作为栅电极。如果形成厚度 10 到 50nm 的具有接近 $\alpha$ 相 Ta 晶体结构的氮化钽（TaN）膜作为 Ta 的基底以便形成 $\alpha$ 相 Ta 膜，那么可以容易得到 $\alpha$ 相 Ta 膜。

用 W 作靶通过溅射形成 W 膜。也可以使用六氟化钨（ $\text{WF}_6$ ）通过热 CVD 形成 W 膜。无论使用那种，都需要使膜为低阻以使用它作为栅电极，优选 W 膜的电阻率设置在  $2\mu\Omega\text{cm}$  以下。通过增大 W 膜的晶粒可以降低电阻率，但当 W 膜内有许多例如氧的杂质元素时，抑制了晶化，膜变为高阻。因此，在溅射中使用纯度为 99.9999% 的 W 靶。此外，通过形成 W 膜同时非常小心形成膜时不引入气体相中的杂质，那么可以获得 9 到  $20\mu\Omega\text{cm}$  的电阻率。

注意虽然第一导电膜 5007 和第二导电膜 5008 分别由 Ta 和 W 形成，但导电膜不限于此。第一导电膜 5007 和第二导电膜 5008 可以由选自 Ta、W、Mo、Al 和 Cu 组成的族中的元素，或具有这些元素中的一个作为它的主要成分的合金材料或化合物材料形成。此外，也可以使用通常掺有例如磷的杂质元素的多晶硅膜作为半导体膜。除本实施例中之外的其它优选组合的例子包括：由 TaN 形成的第一导电膜和由 W 形成的第二导电膜；由 TaN 形成的第一导电膜和由 Al 形成的第二导电膜；以及由 TaN 形成的第一导电膜和由 Cu 形成的第二导电膜。

接下来，由抗蚀剂形成掩模 5009，进行第一腐蚀工艺以便形成电极和布线。在本实施例中使用 ICP（感应耦合等离子体）腐蚀法。 $\text{CF}_4$  和  $\text{Cl}_2$  的气体混合物用做腐蚀气体，通过在 1Pa 将 500W RF 的电功率（13.56MHz）施加到线圈形电极产生等离子体。100 W RF 的电功率也施加到衬底侧（测试样品台），实际上将负自偏压施加其上。当  $\text{CF}_4$  和  $\text{Cl}_2$  混合作为腐蚀气体时，W 膜和 Ta 膜的腐蚀在相同的级别。

通过在以上腐蚀条件下使用适当的抗蚀剂掩模形状和施加到衬底侧的偏置电压的影响，将第一导电层和第二导电层的边缘部分制成锥

形。锥形部分的角度为 15 到 45°。腐蚀时间增加约 10 到 20%，以便进行腐蚀同时不在栅绝缘膜上留下任何残留物。氮氧化硅膜相对于 W 膜的选择率为 2 比 4（通常为 3），因此通过所述过腐蚀工艺腐蚀约 20 到 50nm 的氮氧化硅膜的露出表面。通过第一腐蚀工艺，由第一导电层 5010a 到 5013a 和第二导电层 5010b 到 5013b 形成第一形状的导电层 5010 到 5013。此时，通过腐蚀，没有被第一形状的导电层 5010 到 5013 覆盖的栅绝缘膜 5006 的区域制得很薄，约 20 到 50nm（图 7B）。

然后，进行第一掺杂工艺添加杂质元素引入 n 型导电型 50nm（图 7B）。通过离子掺杂法或离子注入法进行掺杂。离子掺杂法的条件为剂量  $1 \times 10^{13}$  到  $5 \times 10^{14}$  atom/cm<sup>2</sup>，加速电压为 60 到 100keV。对于引入 n 型导电型的杂质元素，使用属于 15 族的元素，通常为磷（P）或砷（As），但这里使用磷。此时，导电层 5010 到 5013 掺杂杂质元素引入 n 型导电型，以自对准方式形成第一杂质区 5014 到 5016。将浓度为  $1 \times 10^{20}$  到  $1 \times 10^{21}$  atom/cm<sup>2</sup> 引入 n 型导电型的杂质元素添加到第一杂质区 5014 到 5016。

接下来，如图 7C 所示，进行第二腐蚀工艺。类似地使用 ICP 腐蚀法，由此将 CF<sub>4</sub>、Cl<sub>2</sub> 和 O<sub>2</sub> 与腐蚀气体混合，在 1Pa 的压力下将 500W 的 RF 电功率提供到线圈型电极以产生等离子体。50W 的电功率提供到衬底侧（测试样品台），对其施加与第一腐蚀工艺中的自偏置电压相比较低的自偏置电压。在所述条件下进行各向异性腐蚀作为第二导电层的 W 膜，在低于各向异性腐蚀 W 膜的腐蚀速度下进行各向异性腐蚀作为第一导电层的 Ta 膜，由此形成第二形状的导电层 5017 到 5020（第一导电层 5017a 到 5020a 和第二导电层 5017b 到 5020b）。进一步腐蚀约 20 到 50[nm] 的没有被第二形状的导电层 5017 到 5020 覆盖的栅绝缘膜 5006 的区域，由此形成较薄的区域。

通过 CF<sub>4</sub> 和 Cl<sub>2</sub> 的混合气体的 W 膜或 Ta 膜的腐蚀反应可以猜测是由于产生的基或离子种类（species）和反应产物的蒸汽压。当 W 和 Ta 的氟化物和氯化物的蒸汽压相比时，为 W 的氟化物的 WF<sub>6</sub> 的蒸汽压极高，其它的 WCl<sub>5</sub>、TaF<sub>5</sub> 和 TaCl<sub>5</sub> 几乎具有相同的蒸汽压。由此，在 CF<sub>4</sub> 和 Cl<sub>2</sub> 的混合气体中，W 膜和 Ta 膜都被腐蚀。然而，当适量的 O<sub>2</sub> 添加到该混合气体中时，CF<sub>4</sub> 和 O<sub>2</sub> 相互反应形成 CO 和 F，产生大量的 F 基或 F 离子。由此，具有高蒸汽压氟化物的 W 膜的腐蚀速率增加。另一方面，与 Ta

相比,即使F增加,腐蚀速率的增加也较小。此外,由于与W相比Ta容易氧化,因此通过添加 $O_2$ 可以氧化Ta的表面。由于Ta的氧化物不与氟化物或氯化物反应,因此Ta膜的腐蚀速率进一步降低。因此,可以使W膜和Ta膜的腐蚀速率不同,并且可以使W膜的腐蚀速率高于Ta膜的腐蚀速率。

然后,如图7C所示,进行第二掺杂工艺。此时,剂量低于第一掺杂工艺的剂量并且在高加速电压条件下,掺杂引入n型导电类型的杂质元素。例如,在加速电压设置为70到120keV,剂量为 $1 \times 10^{13} \text{ atoms/cm}^2$ ,进行工艺,由此新的杂质区形成在第一杂质区内,第一杂质区位于图7B中的岛形半导体层内。进行掺杂,第二导电层5017b到5020b用做杂质元素的掩模,杂质元素也添加到第一导电层5017a到5020a下面的区域。以此方式,形成与第一导电层重叠的第二杂质区5021和5023。

如图8A所示,进行第三腐蚀工艺。这里使用 $Cl_2$ 作为腐蚀气体,通过ICP腐蚀装置进行第三腐蚀工艺。在本实施例中,在 $Cl_2$ 的气体流速设置为60sccm以及在1Pa的压力下350W的RF电功率提供到线圈型电极以产生等离子体的条件下进行70秒的腐蚀。RF电功率也提供到衬底侧(测试样品台),实质上提供的是负自偏压。根据第三腐蚀工艺,第一导电层减少,由此形成第三形状的导电层5024到5027(第一导电层5024a到5027a和第二导电层5024b到5027b)。此时,部分第二杂质区5021到5023为第三杂质区5028到5030,没有与第一导电层重叠。

通过以上提到的步骤,杂质区形成各岛形半导体层。与岛形半导体膜重叠的第三形状的导电层5024到5027作为TFT的栅电极。

进行添加到各岛形半导体层中以控制导电类型的杂质元素的激活步骤。通过热退火法使用退火炉进行该步骤。此外,可以使用激光退火法或快速热退火法(RTA法)。在具有1ppm以下优选0.1ppm以下的氧气浓度和400到700℃,通常500到600℃的氮气氛中进行热退火法。在本实施例中,在500℃下进行4小时的热处理。然而,当布线材料用做第三导电层5024到5027不耐热时,优选形成层间绝缘膜(含硅作为它的主要成分)以保护布线等之后进行激活。

此外,在含有3到100%的氢气的气氛中进行300到450℃1到12小时的热处理,进行氢化岛形半导体层的步骤。该步骤为通过热激活

氢终止半导体层中悬挂键的步骤。对于热氢化的另一方式，进行等离子体氢化（使用等离子体激活的氢）。

然后，如图 8B 所示，形成厚度为 100 到 200nm 由氮氧化硅膜制成的第一层间绝缘膜 5031。然后在其上形成由有机绝缘材料制成的第二层间绝缘膜 5032。穿过第一层间绝缘膜 5031、第二层间绝缘膜 5032 以及栅绝缘膜 5006 形成接触孔，由布线材料形成膜。通过构图形成各布线 5033 到 5036，然后通过构图形成像素电极 5037。

接下来，由有机树脂制成的膜用做第二层间绝缘膜 5032。对于有机树脂，可以使用聚酰亚胺、聚酰胺、丙烯（acryl）、BCB（苯并环丁烯）等。特别是，由于第二层间绝缘膜 5032 的平坦性非常重要，因此需要平坦性极好的丙烯。在本实施例中，将丙烯膜形成到由 TFT 形成的台阶部分能充分平坦的厚度。厚度优选为 1 到 5 $\mu\text{m}$ （更优选 2 到 4 $\mu\text{m}$ ）。

形成接触孔时，使用干腐蚀或湿腐蚀，分别形成到达 n 型杂质区 5014 到 5016 的接触孔，到达源信号线（未示出）的接触孔，到达栅信号线（未示出）的接触孔，到达电源线的接触孔，以及到达栅电极 5024 到 5026 的接触孔。

此外，通过溅射连续地形成由三层叠层组成的膜，包括 100nm 厚的 Ti 膜，含 Ti 的 300nm 厚的 Al 膜以及 150nm 厚的 Ti 膜，通过构图成需要的形状形成布线 5033 到 5036。当然也可以使用其它的导电材料。当显示器件为反射型时，像素电极 5037 由具有反射率的材料形成。此时，与布线同时形成。另一方面，对于传输型显示器件，像素电极 5037 由透明导电材料例如氧化铟锡（ITO）形成。在本说明书中，通过各步骤得到图 8B 所示状态的衬底称做有源矩阵衬底。

然后，制备相对衬底 5038。光屏蔽膜 5039 形成在相对衬底 5038 上。光屏蔽膜 5039 由铬（Cr）等制成，厚度为 100 到 200nm。

另一方面，相对电极 5040 形成在像素部分中。相对电极由透明导电材料例如 ITO 制成。此外，相对电极的膜厚度希望为 100 到 120nm，以尽可能传输可见光。

在有源矩阵衬底和相对衬底上，形成取向膜 5041 和 5042。优选取向膜 5041 和 5042 具有 30 到 80nm 的厚度。对于取向膜，例如可以使

用 Nissan Chemical Industries Ltd. 制造的 SE7792。通过使用高预倾斜角的取向膜，可以抑制用有源矩阵法驱动液晶显示器件时产生旋转位移。

然后，摩擦取向膜 5041 和 5042。优选，完成液晶显示器件时，摩擦的方向为顺时针 TW（扭转向列）取向。

虽然在实施例 2 中没有特别示出，但可以通过分散或构图形成间隔层，由此改善单元间隙的均匀性。在实施例 2 中，形成光敏树脂膜，然后进行构图形成高度  $4.0\mu\text{m}$  的间隔层。

此外，用密封剂 5043 将有源矩阵衬底和相对衬底相互粘合。对于密封剂，可以使用由 Mitsui Chemicals 制造的热固型的 XN-21S。在密封剂中，混合填料。填料的高度为  $4.0\mu\text{m}$ 。固化密封剂之后，有源矩阵衬底和相对衬底同时切成需要的尺寸。

随后，注入液晶 5044。对于液晶材料，考虑到高速响应性等，优选具有低粘性的液晶材料。在实施例 2 中，使用容易进行取向控制的向列型液晶。不必说，可以使用高速响应的铁电液晶或反铁电液晶。

注入液晶之后，用 UV 固化树脂等密封注入入口。然后，使用公知的方法附加上起偏振板。最后，安装连接器（柔性印制电路板：FPC），将形成在衬底上的元件或电路引出的端子与外部信号端相连，由此完成了产品（图 8C）。在本说明书中，以上介绍的容易运输状态的产品称做液晶显示器件。

根据实施例 2 中所示的步骤，仅需要四个掩模形成有源矩阵衬底（即，岛形半导体层图形、第一布线图形（栅电极、岛形源线和电容器布线）、接触孔图形、以及第二布线图形（包括像素电极和连接电极））。由此，步骤的数量减少，有助于减少制造成本并提高成品率。

在实施例 2 中，顶栅型 TFT 作为一个例子介绍。此外，通过使用包括形成在有源层下的栅电极的低栅型 TFT，如图 5A 所示，或含垂直设置的栅电极以将有源层夹在其间的双栅型 TFT，如图所示 5B 所示可以实现实施例。

### 实施例 3

以像素和周边驱动电路由 n 沟道 TFT 为例介绍了实施例 2 中的步骤。然而，可以使用 p 沟道 TFT 实现本发明。

对于 n 沟道 TFT，称做重叠区的杂质区提供在与栅电极重叠的区域

中，以抑制热载流子退化等。另一方面，对于 p 沟道 TFT，由于热载流子退化的影响很小，因此不需要特别提供重叠区。此时，通过简单的步骤就可以制造像素和周边驱动电路。

如图 9A 所示，根据实施例 2，底膜 6002 形成在由玻璃等制成的绝缘衬底 6001 上。然后，岛形半导体层 6003 到 6005，栅绝缘膜 6006，以及导电层 6007 和 6008 形成其上。虽然这里为导电层 6007 和 6008 的叠层，但也可以为单层。

然后，如图 9B 所示，形成抗蚀剂掩模 6009 进行第一腐蚀处理。在实施例 2 中，利用叠置导电层材料之间的选择率进行各向异性腐蚀。然而，由于在本例中不需要提供起重叠区作用的区域，可以交替地进行通常的腐蚀。此时，在栅绝缘膜 6006 中，形成与其它区相比由于腐蚀薄约 20 到 50nm 的区域。

随后，进行第一掺杂处理将引入 p 导电类型的杂质元素掺杂到岛形半导体层。导电层 6010 到 6013 用做掩蔽杂质元素的掩模，以自对准方式形成杂质区。硼 (B) 等为引入 p 导电类型的杂质元素的代表。在本例中，通过用乙硼烷 ( $B_2H_6$ ) 的离子掺杂形成杂质区，由此半导体层具有  $2 \times 10^{20}$  到  $2 \times 10^{21}$  atoms/cm<sup>3</sup> 的杂质浓度。

除去抗蚀剂掩模得到图 9C 所示的状态。从该阶段开始，根据实施例 2 的图 8B 中的步骤和随后的步骤制造像素和周边驱动电路。由此，通过使用 p 沟道 TFT 进行本发明。

电路结构类似于图 1A 中所示的 n 沟道 TFT 的结构。然而，电源与图 1A 中的电源有不同的电源连接，其中高电位侧电源 VDD 和低电位侧电源 VSS 转换。

#### 实施例 4

在实施例 4 中，介绍了在像素部分中使用例如场致发光 (EL) 元件等发光元件的发光器件的制造步骤。

根据实施例 2 所示的制造步骤，得到至此形成第一和第二层间绝缘膜的状态，如图 8A 和 8B 所示。

然后，开出接触孔，如图 10A 所示。通过干腐蚀或湿腐蚀形成接触孔，由此分别到达杂质区、源信号线、栅信号线、电源线和栅电极。

通过淀积由 ITO 代表的透明导电膜并将它构图为需要的形状可以形成 EL 元件的阳极 7001。形成由 Ti 层、含 Ti 的 Al 膜以及 Ti 膜组成

的叠层膜，优选构图成需要的形状，形成布线电极 7002 到 7005 和像素电极 7006。各层的厚度与实施例 2 的相同。形成像素电极 7006 以部分覆盖在早些阶段形成的阳极 7001，由此在其间形成接触。

接下来，通过制备由例如丙烯的有机树脂材料制成的绝缘膜并在对应 EL 元件阳极 7001 的位置形成开口部分形成第三层间绝缘膜 7007。优选形成开口部分具有轻微的锥形侧壁。如果开口部分的侧壁的锥形不是很轻微，那么由于这些步骤的存在 EL 的退化和切割步骤变成严重的问题，由此应该予以注意。

形成 EL 层 7008 之后，EL 元件的阴极 7009 由厚度为 2nm 以下的铯 (Cs) 或厚度为 10nm 以下的银 (Ag) 形成。通过使 EL 元件的阴极 7009 的膜变得极薄，在 EL 层产生的光穿过阴极 7009 发出。

随后，形成保护膜 7010 以保护 EL 元件。此后，进行 FPC 的附加和其它操作由此完成发光器件。

图 10B 示出了根据实施例 4 的图 10A 中发光器件中 EL 元件的详细结构。EL 元件的阳极 7101 由 ITO 膜代表的透明导电膜制成。EL 元件的阴极由 Cs 膜 7103 和 Ag 膜制成，每个都形成的极薄。参考数字 7105 表示的是保护膜。

通过将阴极侧上的 EL 元件的区域制得极薄，在 EL 层 7102 产生的光穿过形成阴极的 Cs 膜 7103 和 Ag 膜向上发出。即，形成 TFT 的区域不会覆盖发光表面的区域，由此孔径比可以设置为几乎 100%。

在本例中，光的发射方向面向形成阴极的一侧。如果不需要将光发射到 ITO 制成的阳极一侧，那么优选第二层间绝缘膜 7000 由黑色或类似颜色的不透明膜形成。

在以上步骤中，介绍了阴极就形成在 EL 层上并且阳极就形成在 EL 层下的结构。如果 EL 层下的像素电极由 TiN 等制成，EL 层上的电极由 ITO 等制成，那么可以将阳极就设置在 EL 层上，阴极就设置在 EL 层下。

也可以采用以下结构，尽管孔径比稍低。阳极就设置在 EL 层下，阴极设置在 EL 层上，EL 层下的电极由 ITO 等制成，与实施例 4 不同，EL 层上的电极由 MaAg 等制成，由此在 EL 层处产生的光朝形成 TFT 的衬底侧发出，或朝下发出。

#### 实施例 5

在实施例 5 中，发光器件的制造步骤与实施例 4 中的方式不同。



根据实施例 2 所示的制造步骤,得到至此形成第一和第二绝缘膜的状态,如图 8A 和 8B 所示。

然后,开出接触孔,如图 11A 所示。通过干腐蚀或湿腐蚀形成分别到达 n 型杂质区、源信号线、栅信号线、电源线以及栅电极的接触孔。

接下来,形成布线 7204,用做 EL 元件阳极的像素电极 7205 形成叠置膜,由 Ti 层、含 Ti 的 Al 膜、Ti 膜以及透明导电膜组成。

然后,通过制备由例如丙烯的有机树脂材料制成的绝缘膜并在对应 EL 元件阳极 7205 的位置形成开口部分形成第三层间绝缘膜 7206。优选形成开口部分具有轻微的锥形侧壁。如果开口部分的侧壁的锥形不是很轻微,那么由于这些步骤的存在 EL 的退化和切割步骤变成严重的问题,由此应该予以注意。

形成 EL 层 7207 之后,EL 元件的阴极 7208 由厚度为 2nm 以下的铯 (Cs) 或厚度为 10nm 以下的银 (Ag) 形成。通过使 EL 元件的阴极 7208

的膜变得极薄,在 EL 层产生的光穿过阴极 7208 发出。

随后,形成保护膜 7209 以保护 EL 元件。此后,进行 FPC 的附加和其它操作由此完成发光器件。

图 11B 示出了根据实施例 5 的图 11A 中发光器件中 EL 元件的详细结构。EL 元件的阳极由 Ti、Al 和 Ti 膜的叠层制成的金属膜 7301 以及由 ITO 膜代表的透明导电膜 7302 制成。参考数字 7303 表示含发光层的 EL 层。EL 层的阴极由 Cs 膜 7304 和 Ag 膜 7305 制成,每个都形成的极薄。参考数字 7306 表示的是保护膜。

根据实施例 5 制造的发光器件中,和下面介绍的实施例 4 的显示器件中一样,孔径比可以有利地设置为约 100%。此外,当形成布线电极和像素电极时,可以用公用的光掩模在包括 Ti 膜、Al 膜和 Ti 膜的叠层制成的金属膜上以及透明导电膜上构图。由此,可以减少光掩模的数量并简化制造步骤。

在以上步骤中,介绍了阴极就形成在 EL 层上并且阳极就形成在 EL 层下的结构。如果 EL 层下的像素电极由 TiN 等制成,EL 层上的电极由 ITO 等制成,那么可以将阳极就设置在 EL 层上,阴极就设置在 EL 层下。

也可以采用以下结构,尽管孔径比稍低。阳极就设置在 EL 层下,阴极设置在 EL 层上,EL 层下的电极由 ITO 等制成,与实施例 5 不同,

EL 层上的电极由 MaAg 等制成，由此在 EL 层处产生的光朝形成 TFT 的衬底侧发出，或朝下发出。

#### 实施例 6

使用 p 沟道 TFT 实现本发明。在实施例 6 中，介绍结构和操作。

图 13A 示出了电路的结构。电路为由 TFT1301 到 1304 和电容器装置 1305 构成的双输入和单输出型反相器结构。通过将输入到输出端 (In) 的信号极性反相得到的信号出现在输出端 (Out)。

下面说明电路的操作。首先，当 H 电平输入到第一输入端 (In1) 并且 L 电平输入到第二输入端 (In2) 时，TFT1302 变为导通，输出端 (Out) 的电位开始朝 VDD 增加。此时，输出端 (Out) 的电位不会高达 H 电平，由此 TFT1303 保持 ON 状态。电路由电容器装置 1305 流向输出端 (Out)，施加到 TFT1304 的栅电极的电位减少，TFT1304 也导通。随着输出端 (Out) 电位的进一步增加，TFT1303 的栅-源电压等于  $V_{thP}$ ，TFT1303 变为截止。此时，即使 TFT1304 仍处于 ON 状态，聚集在电容器装置 1305 中的电荷会通过 TFT1304 放电。然后，TFT1304 的栅-源电压连续下降，由此不久 TFT1304 变成截止。

采用此结构，TFT1304 的阈值电压  $V_{thP}$  存储在电容器装置 1305 中。在第一输入端 (In1)，出现 H 电平，它的电位为 VDD。因此施加到 TFT1301 的栅电极的电位比 VDD 低一个在电容器装置 1305 中存储的电压。即，此时施加到 TFT1301 的栅电极的电位为  $(VDD - V_{thP})$ 。由于 H 电平出现在输出端 (Out) 并且它的电位为 VDD，因此 TFT1301 的栅-源电压为  $V_{thP}$ ，TFT1301 变为截止。

此外，介绍当 L 电平输入到第一输入端 (In1) 并且 H 电平输入到第二输入端 (In2) 时的电路操作。首先，在第二输入端 (In2)，L 电平转变成 H 电平，TFT1302 变为截止。另一方面，在第一输入端 (In1)，H 电平转变成 L 电平。此时，TFT1303 保持在 OFF 状态，由此在电容器装置 1305 中没有发生电荷的传递。对于 TFT1304，它的源区电位降低，而栅-源电压为  $V_{thP}$ ，保持不变，TFT1304 保持在 OFF 状态。因此，即使在第一输入端 (In1) H 电平转变成 L 电平，电容器装置 1305 的两个电极之间的电压不变。因此，由于第一输入端 (In1) 的电位由 VDD 降低到 VSS，那么施加到 TFT1301 栅电极的电位由  $(VDD - V_{thP})$  降低到  $(VSS - V_{thP})$ 。因此，L 电平出现在输出端 (Out)，它的电位等于 VSS。

根据以上介绍的操作,即使电路由 p 沟道 TFT 构成,也可以正常地得到具有 VDD 到 VSS 范围幅值的信号输入,具有相同范围幅值的信号输出,同时没有幅值衰减。

#### 实施例 7

本发明适用于制造各种电子设备的显示器件。对于所述电子设备,可指出的是便携信息终端(电子书、移动式计算机、便携式电话等)、摄像机、数字照相机、个人计算机、电视、便携式电话等。它们的例子显示在图 6A 到 6G。

图 6A 示出了液晶显示器或 OLED 显示器,包括外壳 3001、支撑座 3002、显示部分 3003 等。本发明适用于显示部分 3003。

图 6B 示出了摄像机,包括主体 3011,显示部分 3012,音频输入部分 3013,操作开关 3014,电池 3015,图象接收部分 3016 等。本发明适用于显示部分 3012。

图 6C 示出了笔记本个人计算机,包括主体 3021,外壳 3022,显示部分 3023,键盘 3024 等。本发明适用于显示部分 3023。

图 6D 示出了便携信息终端,包括主体 3031,输入笔 3032,显示部分 3033,操作开关 3034,外部接口 3035 等。本发明适用于显示部分 3033。

图 6E 示出了音频再现装置,具体为安装在机动车中的音频装置,包括主体 3041,显示部分 3042,操作开关 3043 和 3044 等。本发明适用于显示部分 3042。本发明适用于除以上介绍的安装在机动车中的音频装置以外的任何便携或家庭音频装置。

图 6F 示出了数字照相机,包括主体 3051,显示部分(A) 3052,目镜 3053,操作开关 3054,显示部分(B) 3055,电池 3056 等。本发明适用于显示部分(A) 3052 和显示部分(B) 3055 中的任何一种。

图 6G 示出了便携式电话,包括主体 3061,音频输入部分 3062,音频输入部分 3063,显示部分 3064,操作开关 3065,天线 3066 等。本发明适用于显示部分 3064。

注意本实施例的以上介绍的操作仅为例子,本发明不仅仅适用于这些。

采用本发明的电路,可以正常地得到具有 VDD 到 VSS 范围幅值的信

---

号输入，具有相同范围幅值的信号输出，同时没有幅值衰减。因此，可以根据以上介绍的方法制造具有单极 TFT 的显示器件的驱动电路。这有助于减少制造步骤和降低制造成本。




图 1




图 2




图 3A




图 3B




图 4



图 5A





图 5B






图 6A




图 6B




图 6C




图 6D




图 6E




图 6F




图 6G




图 7A




图 7B




图 7C




图 8A




图 8B




图 8C




图 9A




图 9B




图 9C




图 10A




图 10B




图 11A




图 11B




图 12A




图 12B

图 12C




图 12D






图 13A




图 13B