



(12)发明专利申请

(10)申请公布号 CN 109727563 A

(43)申请公布日 2019. 05. 07

(21)申请号 201910089259.0

(22)申请日 2019.01.30

(71)申请人 武汉华星光电半导体显示技术有限公司

地址 430079 湖北省武汉市东湖新技术开发区高新大道666号光谷生物创新园C5栋305室

(72)发明人 余文静 严志成

(74)专利代理机构 深圳翼盛智成知识产权事务所(普通合伙) 44300

代理人 黄威

(51)Int.Cl.

G09G 3/00(2006.01)


权利要求书1页 说明书4页 附图1页

(54)发明名称

下窄边框显示面板

(57)摘要

本揭示提供了一种下窄边框显示面板,所述下窄边框显示面板包括:像素单元;阵列测试单元,所述阵列测试单元包括多个阵列测试开关和多个阵列测试焊盘;以及单元测试单元,所述单元测试单元包括多个单元测试开关;其中,所述阵列测试单元设置于所述像素单元与所述单元测试单元之间,所述多个阵列测试开关的一端连接至所述像素单元的多条数据线,所述多个单元测试开关连接至所述多个阵列测试开关的另一端。本揭示将阵列测试电路与单元测试电路合并,在保证测量效果的同时,减小了阵列测试电路和单元测试电路原本所占据的空间,从而缩窄显示面板的下边框宽度。



1. 一种下窄边框显示面板,其特征在于,所述下窄边框显示面板包括:
像素单元;
阵列测试单元,所述阵列测试单元包括多个阵列测试开关和多个阵列测试焊盘;以及
单元测试单元,所述单元测试单元包括多个单元测试开关;
其中,所述阵列测试单元设置于所述像素单元与所述单元测试单元之间,所述多个阵列测试开关的一端连接至所述像素单元的多条数据线,所述多个单元测试开关连接至所述多个阵列测试开关的另一端。
2. 如权利要求1所述的下窄边框显示面板,其特征在于,所述多个阵列测试开关设置于所述像素单元和所述多个阵列测试焊盘之间。
3. 如权利要求1所述的下窄边框显示面板,其特征在于,所述多个阵列测试开关包括多个第一阵列测试开关、多个第二阵列测试开关、多个第三阵列测试开关以及多个第四阵列测试开关,所述阵列测试单元包括第一阵列测试控制信号线、第二阵列测试控制信号线、第三阵列测试控制信号线以及第四阵列测试控制信号线,所述多个第一阵列测试开关的栅极与所述第一阵列测试控制信号线相连接,所述多个第二阵列测试开关的栅极与所述第二阵列测试控制信号线相连接,所述多个第三阵列测试开关的栅极与所述第三阵列测试控制信号线相连接,所述多个第四阵列测试开关的栅极与所述第四阵列测试控制信号线相连接。
4. 如权利要求3所述的下窄边框显示面板,其特征在于,所述多个单元测试开关包括多个第一单元测试开关、多个第二单元测试开关、多个第三单元测试开关以及多个第四单元测试开关,所述单元测试单元包括第一单元测试信号线、第二单元测试信号线以及第三单元测试信号线,所述多个第一单元测试开关的漏极与所述第一单元测试信号线相连接,所述多个第二单元测试开关的漏极与所述第二单元测试信号线相连接,所述多个第三单元测试开关的漏极与所述第三单元测试信号线相连接,所述多个第四单元测试开关的漏极与所述第二单元测试信号线相连接。
5. 如权利要求1所述的下窄边框显示面板,其特征在于,所述单元测试单元包括单元测试控制信号线,用于提供所述多个单元测试开关打开和关闭的信号。
6. 如权利要求5所述的下窄边框显示面板,其特征在于,所述多个单元测试开关的栅极均连接至所述单元测试控制信号线。
7. 如权利要求1所述的下窄边框显示面板,其特征在于,所述单元测试单元在执行阵列测试时保持截止状态。
8. 如权利要求7所述的下窄边框显示面板,其特征在于,所述阵列测试单元在执行单元测试时保持导通状态。
9. 如权利要求1所述的下窄边框显示面板,其特征在于,所述像素单元包括多个第一像素、多个第二像素和多个第三像素。
10. 如权利要求9所述的下窄边框显示面板,其特征在于,所述第一像素和所述第二像素交替设置在同一列中,所述第三像素设置在具有所述第一像素和所述第二像素的所述列的相邻列中。

下窄边框显示面板

技术领域

[0001] 本揭示涉及显示装置领域,尤其涉及一种下窄边框显示面板。

背景技术

[0002] 随着全球信息社会的兴起增加了对各种显示装置的需求。因此,对各种平面显示装置的研究和开发投入了很大的努力,如液晶显示装置(Liquid Crystal Display,LCD)、等离子显示装置(Plasma Display Panel,PDP)、场致发光显示装置(Electro Luminescences Display,ELD)以及真空荧光显示装置(Vacuum Fluorescent Display,VFD)等。

[0003] 在显示装置普及的同时,用户不仅对显示装置所具备的功能种类和性能要求越来越高,而且用户对显示装置的外观上的要求也越来越高,显示装置的轻薄化以及窄边框等条件也越来越多成为用于选择的显示装置的因素。

[0004] 在影响手机边框众多的因素中,驱动集成电路占据着重要的作用。目前驱动集成电路常用的结构是将驱动集成电路设置在聚酰亚胺基板上,而检测整个显示面板电性的阵列测试(array test)电路和单元测试(cell test)电路则直接放在驱动集成电路的输入和输出电路中间。随着手机边框逐渐缩窄,驱动集成电路的大小也会逐渐缩减,剩余的空间不足以放置阵列测试电路和单元测试电路。

[0005] 综上所述,现有显示面板存在没有富余空间放置阵列测试电路和单元测试电路的问题。故,有必要提供一种下窄边框显示面板来改善这一缺陷。

发明内容

[0006] 本揭示提供一种下窄边框显示面板,用于解决现有显示面板没有富余空间放置阵列测试(array test)电路和单元测试(cell test)电路的问题。

[0007] 本揭示提供一种下窄边框显示面板,所述下窄边框显示面板包括:

[0008] 像素单元;

[0009] 阵列测试单元,所述阵列测试单元包括多个阵列测试开关和多个阵列测试焊盘;以及

[0010] 单元测试单元,所述单元测试单元包括多个单元测试开关;

[0011] 其中,所述阵列测试单元设置于所述像素单元与所述单元测试单元之间,所述多个阵列测试开关的一端连接至所述像素单元的多条数据线,所述多个单元测试开关连接至所述多个阵列测试开关的另一端。

[0012] 根据本揭示一实施例,所述多个阵列测试开关设置于所述像素单元和所述多个阵列测试焊盘之间。

[0013] 根据本揭示一实施例,所述多个阵列测试开关包括多个第一阵列测试开关、多个第二阵列测试开关、多个第三阵列测试开关以及多个第四阵列测试开关,所述阵列测试单元包括第一阵列测试控制信号线、第二阵列测试控制信号线、第三阵列测试控制信号线以

及第四阵列测试控制信号线,所述多个第一阵列测试开关的栅极与所述第一阵列测试控制信号线相连接,所述多个第二阵列测试开关的栅极与所述第二阵列测试控制信号线相连接,所述多个第三阵列测试开关的栅极与所述第三阵列测试控制信号线相连接,所述多个第四阵列测试开关的栅极与所述第四阵列测试控制信号线相连接。

[0014] 根据本揭示一实施例,所述多个单元测试开关包括多个第一单元测试开关、多个第二单元测试开关以及多个第三单元测试开关,所述单元测试单元包括第一单元测试信号线、第二单元测试信号线、第三单元测试信号线以及第四单元测试信号线,所述多个第一单元测试开关的漏极与所述第一单元测试信号线相连接,所述多个第二单元测试开关的漏极与所述第二单元测试信号线相连接,所述多个第三单元测试开关的漏极与所述第三单元测试信号线相连接,所述多个第四单元测试开关的漏极与所述第二单元测试信号线相连接。

[0015] 根据本揭示一实施例,所述单元测试单元包括单元测试控制信号线,用于提供所述多个单元测试开关打开和关闭的信号。

[0016] 根据本揭示一实施例,所述多个单元测试开关的栅极均连接至所述单元测试控制信号线。

[0017] 根据本揭示一实施例,所述单元测试单元在执行阵列测试时保持截止状态。

[0018] 根据本揭示一实施例,所述阵列测试单元在执行单元测试时保持导通状态。

[0019] 根据本揭示一实施例,所述像素单元包括多个第一像素、多个第二像素和多个第三像素。

[0020] 根据本揭示一实施例,所述第一像素和所述第二像素交替设置在同一列中,所述第三像素设置在具有所述第一像素和所述第二像素的所述列的相邻列中。本揭示的有益效果:本揭示实施例将阵列测试单元的多个阵列测试开关的一端连接至像素单元的多条数据线,单元测试单元的多个单元测试开关连接至多个阵列测试开关的另一端,使得阵列测试电路与单元测试电路合并,在保证测量效果的同时,减小了阵列测试电路和单元测试电路原本所占据的空间,从而缩窄显示面板的下边框宽度。

附图说明

[0021] 为了更清楚地说明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅仅是本揭示的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。

[0022] 图1为本揭示实施例提供的电路结构示意图;

[0023] 图2为本揭示实施例提供的GOA的交流信号示意图。

具体实施方式

[0024] 以下各实施例的说明是参考附加的图示,用以例示本揭示可用以实施的特定实施例。本揭示所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本揭示,而非用以限制本揭示。在图中,结构相似的单元是用以相同标号表示。

[0025] 下面结合附图和具体实施例对本揭示做进一步的说明:

[0026] 本揭示实施例提供了一种下窄边框显示面板,下面结合图1至图2进行详细说明。

[0027] 本揭示实施例提供一种下窄边框显示面板,所述下窄边框显示面板包括,如图1所示,像素单元101,阵列测试(array test)单元102以及单元测试(cell test)单元103,所述阵列测试单元设置于所述像素单元101和所述单元测试单元103之间。

[0028] 所述阵列测试单元102用于检测像素单元101中的各像素中形成的薄膜晶体管(Thin Film Transistor,TFT)和电容器是否有缺陷。在执行阵列测试时,阵列测试单元102接收阵列测试信号和阵列测试控制信号,并且对应于阵列测试控制信号,向像素单元101选择性供应阵列测试信号。所述单元测试单元103用于检测显示面板的发光特性,在执行单元测试时,单元测试单元103接受单元测试信号和单元测试控制信号,并且对应于单元测试控制信号,向像素单元101选择性供应单元测试信号。

[0029] 所述阵列测试单元102包括多个阵列测试开关104和多个阵列测试焊盘106(array test pad)以及多条阵列测试控制信号线107,所述单元测试单元包括多个单元测试开关105、多条单元测试信号线108以及单元测试控制信号线109。所述多个阵列测试开关104的一端连接至所述像素单元101的多条数据线,所述多个阵列测试开关104的另一端连接至所述多个阵列测试焊盘106,所述多个单元测试开关105连接至所述多个阵列测试开关104的另一端。

[0030] 优选的所述多个阵列测试开关104设置于所述像素单元101和所述阵列测试焊盘106之间。

[0031] 所述多个阵列测试开关104包括:多个第一阵列测试开关AT_SW1、多个第二阵列测试开关AT_SW2、多个第三阵列测试开关AT_SW3以及多个第四阵列测试开关AT_SW4,所述阵列测试单元还包括第一阵列测试控制信号线107a、第二阵列测试控制信号线107b、第三阵列测试控制信号线107c以及第四阵列测试控制信号线107d,所述多个第一阵列测试开关AT_SW1的栅极与第一阵列测试控制信号线107a相连接,所述第一阵列测试控制信号线107a提供控制信号EN_R/B,所述多个第二阵列测试开关AT_SW2的栅极与第二阵列测试控制信号线107b相连接,第二阵列测试控制信号线107b提供控制信号EN_G,所述多个第三阵列测试开关AT_SW3的栅极与第三阵列测试控制信号线107c相连接,所述第三阵列测试控制信号线107c提供控制信号EN_B/R,所述多个第四阵列测试开关AT_SW4的栅极与第四阵列测试控制信号线107d相连接,所述第四阵列测试控制信号线107d提供控制信号EN_G。

[0032] 如图1所示,所述多个单元测试开关105包括:多个第一单元测试开关CT_SW1、多个第二单元测试开关CT_SW2、多个第三单元测试开关CT_SW3、多个第四单元测试开关CT_SW4,所述单元测试单元还包括第一单元测试信号线108a以及第二单元测试信号线108b、第三单元测试信号线108c,所述多个第一单元测试开关CT_SW1的漏极与第一单元测试信号线108a相连接,所述第一单元测试信号线108a提供单元测试信号CT_Data_R/B,所述多个第二单元测试开关CT_SW2的漏极与第二单元测试信号线108b相连接,所述第二单元测试信号线108b提供单元测试信号CT_Data_G,所述多个第三单元测试开关CT_SW3的漏极与第三单元测试信号线108c相连接,所述第三单元测试信号线108c提供单元测试信号CT_Data_B/R,所述多个第四单元测试开关CT_SW4的漏极与第二单元测试信号线108b相连接。

[0033] 如图1所示,所述单元测试单元103包括单元测试控制信号线109,所述单元测试控制信号线109用于提供所述多个单元测试开关105打开或关闭的单元测试控制信号EN_CT,

所述多个单元测试开关105的栅极均连接至所述单元测试控制信号线109。

[0034] 优选的,所述单元测试单元103在执行阵列测试时保持截止状态。如图1所示,在执行阵列测试时,为了避免阵列测试焊盘106与多条数据线相互连接出现短路的情况,提供单元测试信号的多条单元测试信号线108关闭,与所述单元测试控制信号线109相连的多个第一单元测试开关CT_SW1、多个第二单元测试开关CT_SW2、多个第三单元测试开关CT_SW3以及多个第四单元测试开关CT_SW4同样关闭,此时阵列测试单元102的电路保持正常工作。

[0035] 优选的,所述阵列测试单元102在执行单元测试时保持导通状态。如图1所示,在执行单元测试时,为了使单元测试信号从阵列测试单元通过,多个第一阵列测试开关AT_SW1、多个第二阵列测试开关AT_SW2、多个第三阵列测试开关AT_SW3以及多个第四阵列测试开关AT_SW4均打卡,阵列测试焊盘106不提供信号,单元测试单元103的电路保持正常工作。

[0036] 在本实施例中,如图1所示,所述像素单元101包括发射各自不同颜色的多个第一像素、多个第二像素以及多个第三像素,第一像素和第二像素交替布置在同一列中,第三像素对齐地设置在与其中布置有第一像素和第二像素的相邻列中。

[0037] 优选的,如图1所示,第一像素是发射红光的红色像素R,第二像素是发射蓝光的蓝色像素B,第三像素是发射绿光的绿色像素G。红色像素R和蓝色像素B交替布置在同一列中,绿色像素G对齐设置在与其中布置有红色像素R和蓝色像素B的相邻列D2列和D4列中。

[0038] 若像素排列顺序为优选实施例中的排列顺序,最小像素重复单元为横向两行、垂直于横向方向的四列像素。其中,第一行的发光像素单元为RGBG,第二行发光单元为BGRG。如图2所示,若需要保证第一行的R像素和第二行的B像素均能点亮,需要供给如图2所示的交流信号。位于第一行的R像素点亮,此时阵列基板行驱动(Gate Driver On Array,GOA)电路信号为低电平;位于第二行的B像素点亮,此时GOA电路信号也为低电平信号。

[0039] 本揭示实施例将阵列测试单元的多个阵列测试开关的一端连接至像素单元的多条数据线,单元测试单元的多个单元测试开关连接至多个阵列测试开关的另一端,使得阵列测试电路与单元测试电路合并,在保证测量效果的同时,减小了阵列测试电路和单元测试电路原本所占据的空间,从而缩窄显示面板的下边框宽度。

[0040] 综上所述,虽然本揭示以优选实施例揭露如上,但上述优选实施例并非用以限制本揭示,本领域的普通技术人员,在不脱离本揭示的精神和范围内,均可作各种更动与润饰,因此本揭示的保护范围以权利要求界定的范围为基准。




图1




图2