

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3915019号
(P3915019)

(45) 発行日 平成19年5月16日(2007.5.16)

(24) 登録日 平成19年2月16日(2007.2.16)

(51) Int. Cl.

G06F 9/38 (2006.01)

F I

G06F 9/38 310F

G06F 9/38 310H

G06F 9/38 370X

請求項の数 2 (全 25 頁)

(21) 出願番号	特願平10-167875	(73) 特許権者	000005821
(22) 出願日	平成10年6月16日(1998.6.16)		松下電器産業株式会社
(65) 公開番号	特開2000-3279(P2000-3279A)		大阪府門真市大字門真1006番地
(43) 公開日	平成12年1月7日(2000.1.7)	(74) 代理人	100097445
審査請求日	平成17年6月16日(2005.6.16)		弁理士 岩橋 文雄
前置審査		(74) 代理人	100109667
			弁理士 内藤 浩樹
		(74) 代理人	100109151
			弁理士 永野 大介
		(72) 発明者	宮地 信哉
			大阪府門真市大字門真1006番地 松下
			電器産業株式会社内
		(72) 発明者	檜垣 信生
			大阪府門真市大字門真1006番地 松下
			電器産業株式会社内
			最終頁に続く

(54) 【発明の名称】 V L I Wプロセッサ、プログラム生成装置、および記録媒体

(57) 【特許請求の範囲】

【請求項1】

固定長又は可変長の複数の命令を並列に実行できるV L I Wプロセッサにおいて、並列に実行できる命令の総ビット数よりも小さい単位で命令フェッチを行い命令レジスタに格納する命令供給発行部と、

いずれの命令解読器に命令が供給されているかを判断する命令発行器と、

前記命令発行器に基づいて、命令が格納されていない命令レジスタに対応する解読結果としてN O Pを出力し、命令が格納されている命令レジスタに対応する解読結果はそのまま出力するN O P生成部とを有し、

並列に実行できる前記複数の命令が、命令フェッチされた命令と命令フェッチされていない命令とを含むとき、前記命令フェッチされた命令のみを実行することを特徴とするV L I Wプロセッサの実行するプログラムを生成するプログラム生成装置であって、一語が複数の単位命令からなるV L I Wプロセッサのソースコードを格納するソースコード格納手段と、

前記ソースコード格納手段に格納された前記ソースコード中で一語内の単位命令を同時実行した場合と一語内の単位命令を逐次実行した場合で実行結果が異なる問題コードを検出する回避対象コード検出手段と、

前記回避対象コード検出手段により検出された問題コードを一語内の単位命令を同時実行した場合と一語内の単位命令を逐次実行した場合で実行結果が異なるコードに置き換える逐次実行保証コード生成手段と、

10

20

前記逐次実行保証コード生成手段が生成した生成コードを格納する生成コード格納手段とを備えることを特徴とするプログラム生成装置。

【請求項 2】

前記ソースコード格納手段に格納されたソースコード中の命令フェッチ境界を検出し命令フェッチ境界情報を出力する命令フェッチ境界検出手段とを備え、
前記回避対象コード検出手段は前記ソースコード格納手段に格納された前記ソースコードの中で一語内の単位命令を同時実行した場合と一語内の単位命令を命令フェッチ境界を単位に逐次実行した場合で実行結果が異なる問題コードを検出し、
逐次実行保証コード生成手段は一語内の単位命令を同時実行した場合と一語内の単位命令を命令フェッチ境界を単位に逐次実行した場合で実行結果が異なるコードに置き換えることを特徴とする請求項 1 記載のプログラム生成装置。 10

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、命令供給が十分に行えない環境で使用されても供給されたものから事項する事により、性能劣化を抑制する V L I W プロセッサ、プログラム生成装置および記録媒体に関するものである。

【0002】

【従来の技術】

近年のマイクロプロセッサ応用製品の高機能化および高速化に伴い、高い処理能力を持つ 20
マイクロプロセッサ（以下、単に「プロセッサ」という。）が望まれている。このため、最近では、1 サイクルに複数の命令を同時に実行することが行われている。

【0003】

命令レベルの並列処理を実現する方法として、ダイナミックスケジューリングによるものとスタティックスケジューリングによるものがある。

【0004】

ダイナミックスケジューリングによるものの代表例としてスーパースカラ方式がある。この方式では、実行時に命令コードを解読後、ハードウェアにて動的に命令間の依存関係を解析して並列実行可能か否かを判定し、適切な組み合わせの命令を並列実行する。スタティックスケジューリングによるものの代表例として V L I W (V e r y L o n g I n s t r u c t i o n W o r d) 方式がある。この方式は、実行コード生成時にコンパイラ等により静的に命令間の依存関係を解析し、命令コードの移動を行って実行効率の良い命令ストリームを生成する。一般の V L I W 方式では、同時実行可能な複数の命令（ここでは「単位命令」と呼ぶ。）を一つの固定長命令供給単位（ここでは「一語」と呼ぶ。）に記述する。この方式を採ると、ハードウェアで命令間の依存解析を行う必要が無いため、ハードウェアを単純化できるというメリットがある。 30

【0005】

以下、従来技術における V L I W プロセッサの動作を図 1 3 を用いて説明する。

【0006】

図 1 3 は、従来技術における V L I W プロセッサの構成図であり、1 0 はデータ、命令等 40
が格納されているメモリ、2 0 はメモリ 1 0 から命令等を取り出す命令供給発行部、3 0 は命令供給発行部 2 0 で取り出された命令を解読し解読結果を命令実行部へ与える命令解読部である。命令供給発行部 2 0 は、メモリ 1 0 からの命令等の取り出しを制御する命令フェッチ制御部 2 1 とメモリ 1 0 から取り出した命令等を格納する命令レジスタ 2 2 からなる。また、命令解読部 3 0 は、命令の発行を制御する命令発行制御部 3 1 とデコーダ 3 2 と解読結果を格納するレジスタ 3 3 からなる。このプロセッサは、3 2 ビットの単位命令 4 つから構成される一語を同時に実行することが可能な V L I W プロセッサで、1 2 8 ビット単位で命令フェッチされる。

【0007】

まず、命令供給発行部 2 0 内の命令フェッチ制御部 2 1 は、P C 2 （プログラムカウンタ 50

）、クロック 1 に基づいて実行する命令のアドレスをアドレスバス 1 1 からメモリ 1 0 に与える。これにより、メモリ 1 0 は指定されたアドレスに対応する命令を 1 2 8 ビットのデータバスによって、命令レジスタ 2 2 内の 4 つの命令レジスタに 3 2 ビットずつ命令を供給する。命令レジスタ 2 2 は、クロック 1 に基づいてメモリ 1 0 から供給されたデータを格納する。これとともに、命令フェッチが完了したことを意味する命令フェッチフラグ 2 3 を " 1 " とする。このとき、4 つの命令レジスタ 2 2 には、常に命令が格納される。なお、命令フェッチを開始したとき（ジャンプ命令や割り込みが生じた場合等）、誤った命令の解釈を防止するため命令フェッチフラグ 2 3 は " 0 " とされ、キャンセル信号 3 4 によりデコーダから NOP (No Operation) が出力される。

【0008】

10

次に、命令解釈部 3 0 におけるデコーダ 3 2 は、命令フェッチフラグ 2 3 により命令レジスタ 2 2 に命令が格納されたという情報を得て、命令を解釈した結果を出力する。そして、レジスタ 3 3 はクロック 1 によって解釈した結果を格納する。

【0009】

最後に、レジスタ 3 3 に格納された解釈結果は、命令実行部に供給され（図示せず）、命令が実行されることとなる。

【0010】

【発明が解決しようとする課題】

しかしながら、上記従来の V L I W プロセッサでは、命令フェッチを一語長よりも小さい単位で行った場合や命令を可変長とした場合、命令レジスタに命令が供給されるタイミングに差異が生じるため性能が劣化してしまうことがあった。

20

【0011】

すなわち、従来の V L I W プロセッサは一語長と命令フェッチ単位とが一致しているが、V L I W を組み込みマイコンに適応するとコストの理由から命令フェッチ幅が一語の幅よりも小さくせざるを得ない場合がある。

【0012】

また、たとえ最大語長と命令フェッチ単位とが一致していても可変長命令の場合、2 回の命令フェッチによって初めて 1 つの命令を取り込むことができる場合もある。

【0013】

以下、具体的に図面を用いて説明する。

30

(1) 命令フェッチを一語長よりも小さい単位で行った場合

図 1 4 はプログラム例であり、図 1 5 は同プログラムを実行した場合のパイプラインの流れを説明したものである。

【0014】

図 1 4 では、 $(10000000)_{16}$ 番地に、メモリから読み込んだ結果を r 0 レジスタに格納させる命令 "mov (mem), r 0" が、 $(10000004)_{16}$ 番地には r 1 レジスタの値を 1 つ増加させる命令 "add #1, r 1, r 1" が、以下同様に $(1000001F)_{16}$ 番地まで命令が配置されている。

【0015】

この場合、図 1 5 に示すように、タイミング t 1 で $(10000000)_{16}$ 番地の 3 2 ビット長の 2 つの命令が、タイミング t 2 で $(10000008)_{16}$ 番地の 3 2 ビット長の 2 つの命令が命令フェッチされ、タイミング t 3 で 4 つの命令が同時にデコード、t 4 で実行される。しかし、 $(10000000)_{16}$ 番地の命令 "mov (mem), r 0" は、MEM ステージでメモリを読み込んだ結果をレジスタ r 0 に書き込むものであるのに対して、後続する命令である $(1000000C)_{16}$ 番地の命令 "add #1, r 0, r 0" はレジスタ r 0 の内容を使用するものであるため WB ステージでレジスタの書込を行うまで内容を参照出来ない。このため、レジスタ干渉が発生し、 $(1000000C)_{16}$ 番地の命令 "add #1, r 0, r 0" はタイミング t 6 で実行できず、タイミング t 7 で実行されることになる。

40

【0016】

50

結果として、命令供給不足とレジスタ干渉の為に、すべての命令を実行するまでに9サイクル必要となる。

(2) 命令を可変長とした場合

図16はプログラム例であり、図17は同プログラムを実行した場合のパイプラインの流れを説明したものである。

【0017】

図16では、(10000000)₁₆番地に、メモリから読み込んだ結果をr0レジスタに格納させる命令"mov (mem), r0"が、(10000004)₁₆番地にはレジスタr1の値を1つ増加させる命令"add #1, r1, r1"が、以下、同様に(1000001F)₁₆番地まで命令が配置されている。なお、本命令中で、"add #12345678, r3, r3"命令は64ビット単位命令であり、他は32ビット単位命令である。

10

【0018】

この場合、図17に示すように、(1000000C)₁₆番地の命令は64ビット長の命令であるため、タイミングt1、t2の2回の命令フェッチによって初めて4つの命令が揃い、タイミングt3で4つの命令が同時にデコードされ、t4で実行される。しかし、(10000000)₁₆番地の命令"mov (mem), r0"は、MEMステージでメモリを読み込んだ結果を書き込んだものであるのに対して、後続する(10000010)₁₆番地の命令"add #1, r0, r0"はレジスタr0の内容を使用するものであるため、WBステージでレジスタの書込を行うまで、内容を参照出来ない。このため、レジスタ干渉が発生し、(10000010)₁₆番地の命令"add #1, r0, r0"はタイミングt6で実行できず、タイミングt7で実行されることになる。

20

【0019】

結果として、命令供給不足とレジスタ干渉の為に、すべての命令を実行するまでに9サイクル必要となる。

【0020】

このように、上記従来のVLIWプロセッサは、なるべくハードウェアを簡略化することにより高速化を図るものであるため、並列処理できる全ての命令が揃った段階でこれらの命令を同時に実行するものであり、この前提が成り立たない場合には十分な性能を発揮できないという問題点があった。

30

【0021】

本願発明は、上記従来の課題を解決するもので、命令フェッチを一語長よりも小さい単位で行った場合や命令を可変長とした場合であっても十分な性能を発揮することができるプロセッサを提供するものである。

【0022】

【課題を解決するための手段】

本願発明は、並列実行できる全ての命令が命令フェッチされなくても、命令フェッチされた命令から先に実行することの特徴とするVLIWプロセッサである。

【0023】

【発明の実施の形態】

40

以下、本発明について、図面を用いて詳細に説明する。

【0024】

(第1の実施の形態)

本実施の形態は、一語長よりも小さい単位で命令フェッチをした場合でも、効率よく命令を実行可能とするプロセッサ等に関するものである。すなわち、4つの命令を同時に実行できるVLIWプロセッサであっても、2つの命令が揃った段階で、デコード、実行を開始することにより、極力レジスタ干渉によるパイプラインインタロックを軽減するものである。また、先行的に実行した命令がI/Oに関する命令である場合、より早くデータを得ることができる。

(1) プロセッサ

50

図1は本発明の第1の実施の形態におけるプロセッサのブロック図である。図13に示した従来のVLIWプロセッサと比較すると、(a) データバス112が一語長よりも小さい64ビットである点、(b) 4つの命令レジスタのうち左側の2つの命令レジスタに命令が格納されたか、右側の2つの命令レジスタに命令が格納されたかを示す位置情報124を持つ点、(c) NOPを出力させるためのキャンセル信号134、135がある点で異なる。

【0025】

このプロセッサは、位置情報124により命令レジスタ122のどこに命令が格納されたかを認識し、この情報を元にキャンセル信号134、135を生成しNOPを出力することにより、命令レジスタ122に命令が格納されたものから順に解説・実行することを実

10

【0026】

まず、命令供給発行部120内の命令フェッチ制御部121は、PC102、クロック101に基づいて実行する命令のアドレスをアドレスバス111からメモリ110に与える。これにより、メモリ110は64ビットのデータバス112を介して、命令レジスタ122内の左側の2つの命令レジスタに32ビットずつ命令を供給する。命令レジスタ122は、クロック101に基づいてメモリ110から供給されたデータを格納する。これとともに、命令フェッチが完了したことを表すため命令フェッチフラグ123を"1"、さらに命令レジスタ122内の左側の2つに命令が格納されたことを表すため位置情報124を"0"とする。このとき、4つの命令レジスタ122のうち、左側の2つめの命令レ

20

【0027】

次に、命令解説部130におけるデコーダ132は、命令フェッチフラグ123により命令レジスタ122に命令が格納されたという情報を得て、命令を解説した結果を出力する。このとき、位置情報124が"0"であり命令レジスタ122のうち左側の2つの命令レジスタにしか命令が格納されていないことを表しているので、キャンセル信号生成器131はキャンセル信号134を"1"に、キャンセル信号135を"0"にする。これにより、デコーダ132におけるNOP生成器137のうち左側の2つからは命令レジスタ122に格納された命令の解説結果が出力され、右側の2つからはNOPが出力される。そして、レジスタ133はクロック101によって解説した結果を格納する。なお、NOP生成器137は、命令解説器136の出力とキャンセル信号との論理積を演算するAND回路である。すなわち、キャンセル信号134、135が"0"となっているときは、解説器136の出力に関わらず、NOPを意味する"0"を出力する。

30

【0028】

最後に、レジスタ133に格納された解説結果は、命令実行部に供給され(図示せず)、命令が実行されることとなる。

【0029】

なお、次の命令フェッチの際には、フェッチされた命令等は命令レジスタ122の右側の2つに格納され、位置情報124もこれに対応して更新され、そしてキャンセル信号134は"0"、キャンセル信号135は"1"となる。

40

【0030】

次に、図14に示すプログラムを実行した場合のパイプラインの流れについて、図2を用いて説明する。

【0031】

本プロセッサのパイプラインは、命令供給発行部120によって命令フェッチを行うステージ(IFステージ)、命令解説部130によって命令フェッチした命令を解説するステージ(DECステージ)、解説した命令を演算器を使って実行する実行ステージ(以下E

50

Xステージ)、解説した命令がメモリアクセス命令であった場合にメモリアクセスを行うメモリステージ(MEMステージ)、演算やメモリアクセス結果をレジスタに反映させる書込ステージ(以下WBステージ)の5段パイプラインとなっている。さらに、レジスタ間演算の様なEXステージで演算した実行結果を書き込んだレジスタの値は、WBステージでレジスタで実際の書込を行わなくともEXステージ、或いはMEMステージから後続する命令のEXステージへバイパスする事によって、直後に配置した命令でも参照可能である。

【0032】

図14では、(10000000)₁₆番地に、メモリから読み込んだ結果をr0レジスタに格納させる命令"mov(mem), r0"が、(10000004)₁₆番地にはr1レジスタの値を1つ増加させる命令"add #1, r1, r1"が、以下、同様に(1000001F)₁₆番地まで命令が配置されている。

10

【0033】

この場合、図2に示すように、タイミングt1で(10000000)₁₆番地の32ビット長の2つの命令が命令フェッチされ、タイミングt2で2つの命令が同時にデコード、t3で実行される。そして、タイミングt6ではWBステージを終え、レジスタr0の内容は使用できる状態になっている。

【0034】

一方、タイミングt4で(10000018)₁₆番地の命令"add #1, r0, r0"の命令フェッチが行われ、タイミングt6でEXステージに入る。このとき、レジスタr0は使用できる状態になっているため、レジスタ干渉によるパイプラインインタロックは生じない。結果として、すべての命令を実行するまでに8サイクル必要となる。

20

【0035】

図16に示すパイプラインの流れと図2に示すパイプラインの流れとを比較すると、(10000018)₁₆番地の命令"add #1, r0, r0"がEXステージに入るのはタイミングt6で同一である。しかし、(10000000)₁₆番地の命令"mov(mem), r0"がWBステージを完了するのが、図16ではタイミングt6であるのに対し、図2ではタイミングt5である点で異なる。これは、図15では64ビットの命令フェッチが2回行われ、128ビットの命令フェッチが完了した段階でデコード、実行されているのに対し、図2では64ビットの命令フェッチが行われると次の64ビットの命令フェッチを待たずにデコード、実行を行っているからである。このため、図16ではすべての命令を実行するまでに9サイクル必要であるのに対し、図2では8サイクルで実行が完了している。

30

【0036】

なお、本実施の形態では、命令の一語長が128ビットであるのに対して、データバスが64ビットである場合を例としているがこれに限られるものではない。例えば、命令の一語長は64ビットでも256ビットでも良く、データバスは32ビット、16ビット等2のべき乗であれば足りる。すなわち、命令の一語長よりもデータバスの幅が小さく、一回の命令フェッチで命令の一語長をフェッチできないケースであれば足りる。この場合、命令の一語長を何回の命令フェッチでフェッチできるかによって、位置情報124、キャンセル信号134、135の数が変わる。本実施の形態では、2回の命令フェッチによって命令の一語長をフェッチしているので、位置情報124は1ビット(1ビットで2つの情報を表すことができる)で、キャンセル信号は2種類設けている。また、4つの命令を同時に実行するVLIWを前提としているがこれに限られない。

40

【0037】

また、本実施の形態では、メモリ110のみが接続されている場合について説明したが、さらに128ビットで命令フェッチされるメモリが接続されている場合であっても良い。例えば、内蔵メモリは速度重視で128ビットで命令フェッチされるものとし、外部メモリはコストの関係で64ビットで命令フェッチされるものとし、データバス112を介して同列にメモリを接続しメモリ領域によっていずれのメモリを使用するかを切り換えても

50

よい。この場合、128ビットで命令フェッチされるメモリから読み出された場合はもちろんのこと、64ビット単位で命令フェッチされるメモリから読み出された場合も性能の劣化をなるべく起こさないようにできる。

(2) プログラム生成装置

以上、第1の実施の形態のプロセッサについて述べたが、従来のVLIWプロセッサ用のプログラム生成装置を本第1の実施の形態のプロセッサに適応しようとする、例えば、一語中に、命令"add #1, r0, r0"が4つ連続した命令を実行する場合、命令供給が十分で一語中の命令を同時に実行した場合にはr0レジスタの値が"1"増加するのに対して、命令供給が不十分で一語中の命令を1単位命令毎に逐次実行した場合にはr0レジスタの値が"4"増加し、命令供給の状態によって実行結果が異なってしまうという問題点が発生する。

10

【0038】

(第1のプログラム生成装置の構成)

図6は本発明の第1の実施の形態における第1のプログラム生成装置のブロック図である。

【0039】

300は命令列を格納しているメモリ、320は一語内の単位命令を同時実行した場合と一語内の単位命令を逐次実行した場合で実行結果が異なる命令列を抽出する回避対象コード検出手段、330は問題となる命令列を回避する命令列を生成する逐次実行保証コード生成手段、340は逐次実行保証コード生成手段が生成したプログラムを格納する命令列格納手段である。

20

【0040】

以上の様に構成された本発明の第1の実施の形態の第1のプログラム生成装置について、以下、その動作を説明する。

【0041】

回避対象コード検出手段320はソースコード格納手段300に格納された命令列を入力すると、その命令列中で、一語内の単位命令を同時実行した場合と、一語内の単位命令を逐次実行した場合で実行結果が異なる命令列を回避対象命令列として抽出する。実行結果が異なる命令列とは、具体的には、一語中の任意の単位命令が出力する結果を後続する単位命令が参照する場合の出力命令と参照命令の組み合わせであり、例えば、一語中に含まれる命令"add r0, r1, r1"と後続する命令"add r1, r2, r3"の組み合わせである。

30

【0042】

図7は回避対象コード検出手段が回避対象命令列を生成するアルゴリズムを示したものである。

【0043】

ステップ401はソースプログラムから1語を読み出すステップ、ステップ402は読み込んだ1語を先頭側から1命令単位ずつ読み出すステップ、ステップ403はステップ402で読み込んだ1命令単位中の出力レジスタ情報を登録するステップ、ステップ404は後続する命令単位を先頭側から1命令単位ずつ読み出すステップ、ステップ405はステップ404で読み込んだ1命令単位中の参照レジスタを登録するステップ、ステップ406はステップ402で登録した出力レジスタとステップ405で登録した参照レジスタが一致しているかどうかを判断するステップ、ステップ407はステップ405で一致していた場合に後続する命令単位を登録するステップ、ステップ408は後続する命令単位があるかを判断し存在する場合にはステップ404以降を実行する判断ステップ、ステップ409は登録された出力命令と参照命令の組み合わせが存在する場合には回避対象コードとして出力するステップ、ステップ410は後続する命令単位があるかを判断し存在する場合にはステップ402以降を実行する判断ステップ、ステップ411は後続する1語があるかを判断し存在する場合にはステップ401以降を実行する判断ステップである。

40

【0044】

50

逐次実行保証コード生成手段 330 は、回避対象コード検出手段 320 の出力する回避対象命令列の情報をを用いて、ソースコード格納手段 300 に格納された命令列を、同時実行した場合と逐次実行した場合で動作が同一になる命令列への変換を行う。具体的には、命令列中で使用されていないレジスタを検索し、問題となる命令列中の問題となるレジスタを出力する命令の出力レジスタを使用されていないレジスタで置き換えると共に、後続する語で問題となるレジスタを参照する命令の参照レジスタを置き換えたレジスタに置き換える。例えば、一語中に命令 "add r0, r1, r1" と後続する命令 "add r1, r2, r3" が存在し、後続する語に命令 "add #1, r1, r1" が存在する場合（以降、"add r0, r1, r1 & add r1, r2, r3 ; add #1, r1, r1" と記述する。ここで "&" は同一語に含まれ、逐次実行の場合には左から右へ実行する事を、";" は、後続する語との境界であることを示す）は、命令列中で使用していないレジスタを r4 とすると、問題となる命令列中の問題となるレジスタ r1 を出力する命令 "add r0, r1, r1" の出力レジスタを使用されていないレジスタで置き換え "add r0, r1, r4" にすると共に、後続する語で問題となるレジスタを参照する命令 "add #1, r1, r1" の参照レジスタを置き換えたレジスタに置き換え "add #1, r4, r1" にする。変換された命令列は命令列格納手段 340 に出力される。

10

【0045】

使用されていないレジスタの検索は、検索を全く行わずに問題となる命令語の前後にスタックへの退避復帰処理を装入することによってレジスタを確保することも可能であるし、最適化コンパイラのレジスタ割付けの要素技術を流用することによって基本ブロック内部や基本ブロックを越えた検索を行い、使用されていないレジスタが存在しない場合には問題となる命令語の前後にスタックへの退避復帰処理を装入することによってレジスタを確保するという方法も可能である。

20

【0046】

（命令列生成装置の動作）

次に具体的な命令を解説実行した場合の本命令列生成装置の動作について説明する。

【0047】

図 8 (a) は、ソースコード格納手段 300 に格納された従来の VLIW プロセッサ用のプログラム生成装置が生成した命令列である。

30

【0048】

まず、(10000000)₁₆ 番地から始まる一語の処理を行う。

回避対象コード検出手段 320 はソースコード格納手段 300 に格納された (10000000)₁₆ 番地から始まる命令列一語分 "add #1, r0, r0 & add #1, r1, r1 & add #1, r2, r2 & add #1, r3, r3" を入力し、その命令列中で、一語を同時実行した場合と一語内の単位命令を逐次実行した場合で実行結果が異なる命令列がないかを検査する。この命令列中には問題となる命令列は存在しないので、回避対象コード検出手段 320 は問題となる命令列を出力しない。

【0049】

逐次実行保証コード生成手段 330 は、回避対象コード検出手段 320 が回避対象命令列を出力しないので、ソースコード格納手段 300 に格納された (10000000)₁₆ 番地から始まる命令列一語分をそのまま命令列格納手段 340 へ出力する。

40

【0050】

次に、後続する (10000010)₁₆ 番地から始まる一語の処理を行う。

回避対象コード検出手段 320 はソースコード格納手段 300 に格納された (10000010)₁₆ 番地から始まる命令列一語分 "add r0, r1, r0 & sub r0, r1, r1 & add #1, r2, r2 & add #1, r3, r3" を入力し、その命令列中で、一語を同時実行した場合と一語内の単位命令を逐次実行した場合で実行結果が異なる命令列がないかを検査する。この命令列中には、"add r0, r1, r0 & sub r0, r1, r1" が該当する命令となる。

50

【0051】

逐次実行保証コード生成手段330は、回避対象コード検出手段320の出力する回避対象命令列"add r0、r1、r0 & sub r0、r1、r1"の情報をを用いて、ソースコード格納手段300に格納された命令列を、同時実行した場合と逐次実行した場合で動作が同一になる命令列への変換を行う。後続する命令列を参照し、使用していないレジスタとしてr4レジスタを使い、回避対象命令列中の命令"add r0、r1、r0"を命令"add r0、r1、r4"に変換すると共に、後続するr0を参照する命令を検索し、命令"add #1、r0、r0"を命令"add #1、r4、r0"に変換した後、命令列格納手段340に出力する。

【0052】

10

同様にして、(10000020)₁₆番地から始まる命令列一語を処理する事によって、
"add r1、r2、r1 & sub r1、r2、r2 ; add #1、r1、r1"を
"add r1、r2、r5 & sub r1、r2、r2 ; add #1、r5、r1"に変換する。

【0053】

また、(10000030)₁₆番地から始まる命令列一語を処理し、回避対象コードが存在するが使用していないレジスタが存在しない場合には、たとえばr6レジスタをスタックへの退避命令"push r6"により確保し、スタックからの復帰命令"pop r6"により復元する事により、
"add r2、r3、r2 & sub r2、r3、r3"を
"push r6 ; add r2、r3、r6 & sub r2、r3、r3 ; mov r6、r2 & pop r6"に変換する。

20

【0054】

以上の処理によって、回避対象コード検出手段320は、図8(b)の様に、斜線部分の命令列を検出し、逐次実行保証コード生成手段330は、図8(c)の様に、回避対象コード検出手段320の出力する斜線部分の命令列の出力レジスタを変更すると共に、後続する語に含まれる、濃い斜線部分の出力レジスタを参照する参照レジスタを変更した命令列や追加したスタックへのアクセス命令やNOP命令の命令列を命令列格納手段340へ出力する。

【0055】

(第2のプログラム生成装置の構成)

30

図9は本発明の第1の実施の形態における第2のプログラム生成装置のブロック図である。

【0056】

300は命令列を格納しているメモリシステム、
310はプロセッサの命令フェッチ境界を検出する命令フェッチ境界検出手段、320は一語内の単位命令を同時実行した場合と一語内の単位命令を命令フェッチ境界を単位に逐次実行した場合で実行結果が異なる命令列を抽出する回避対象コード検出手段、330は問題となる命令列を回避する命令列を生成する逐次実行保証コード生成手段、340は逐次実行保証コード生成手段が生成したプログラムを格納する命令列格納手段である。

【0057】

40

以上の様に構成された本発明の第1の実施の形態における第2のプログラム生成装置について、以下、その動作を説明する。

【0058】

命令フェッチ境界検出手段310はソースコード格納手段300に格納された命令列を入力すると、その命令列中で、プロセッサの命令フェッチの境界がどこに存在するかを検出する。本実施の形態ではプロセッサの命令フェッチ幅は64ビットであるので、プロセッサの命令フェッチ境界は、(10000000)₁₆、(10000008)₁₆、(10000010)₁₆番地という様なアドレスの下位が0または8の番地となる。

【0059】

回避対象コード検出手段320はソースコード格納手段300に格納された命令列、およ

50

び、命令フェッチ境界検出手段310から出力される命令フェッチ境界情報を入力すると、その命令列中で、一語内の単位命令を同時実行した場合と一語内の単位命令を命令フェッチ境界を単位に逐次実行した場合で実行結果が異なる命令列を抽出する。実行結果が異なる命令列とは、具体的には、一語中の任意の単位命令が出力する結果を後続する単位命令が参照する場合の出力命令と参照命令の組み合わせのうち、命令フェッチ境界を跨いでいるものであり、例えば、一語中に含まれる命令"add r0, r1, r1"と後続する命令"add r1, r2, r3"の組み合わせで、命令フェッチ境界を跨いでいるものである。

【0060】

逐次実行保証コード生成手段330は、回避対象コード検出手段320の出力する回避対象命令列の情報を用いて、ソースコード格納手段300に格納された命令列を、同時実行した場合と逐次実行した場合で動作が同一になる命令列への変換を行う。具体的には、命令列中で使用されていないレジスタを検索し、問題となる命令列中の問題となるレジスタを出力する命令の出力レジスタを使用されていないレジスタで置き換えると共に、後続する語で問題となるレジスタを参照する命令の参照レジスタを置き換えたレジスタに置き換える。例えば、一語中に命令"add r0, r1, r1"と後続する命令"add r1, r2, r3"が存在し、後続する語に命令"add #1, r1, r1"が存在する場合（以降、"add r0, r1, r1 & add r1, r2, r3 ; add #1, r1, r1"と記述する。ここで"&"は同一語に含まれ、逐次実行の場合には左から右へ実行する事を、";"は、次の語との境界であることを示す）は、命令列中で使用していないレジスタをr4とすると、問題となる命令列中の問題となるレジスタr1を出力する命令"add r0, r1, r1"の出力レジスタを使用されていないレジスタで置き換え"add r0, r1, r4"にすると共に、後続する語で問題となるレジスタを参照する命令"add #1, r1, r1"の参照レジスタを置き換えたレジスタに置き換え"add #1, r4, r1"にする。変換された命令列は命令列格納手段340に出力される。

【0061】

（命令列生成装置の動作）

次に具体的な命令を解説実行した場合の本命令列生成装置の動作について説明する。

【0062】

図10(a)は、ソースコード格納手段300に格納された従来のVLWプロセッサ用のプログラム生成装置が生成した命令列である。

【0063】

まず、(10000000)₁₆番地から始まる一語の処理を行う。

命令境界検出手段310はソースコード格納手段300に格納された(10000000)₁₆番地から始まる命令列一語分中の命令境界である、(10000008)₁₆番地を検出する。

【0064】

回避対象コード検出手段320はソースコード格納手段300に格納された(10000000)₁₆番地から始まる命令列一語分"add #1, r0, r0 & add #1, r1, r1 & add #1, r2, r2 & add #1, r3, r3"を入力し、その命令列中で、一語を同時実行した場合と、一語内の命令境界検出手段310の出力する命令フェッチ境界を単位として単位命令を逐次実行した場合で実行結果が異なる命令列がないかを検査する。つまり、命令列一語分"add #1, r0, r0 & add #1, r1, r1 & add #1, r2, r2 & add #1, r3, r3"を同時実行した場合と、"add #1, r0, r0 & add #1, r1, r1"の2つの単位命令と"add #1, r2, r2 & add #1, r3, r3"の2つの単位命令を逐次実行した場合に実行結果が異なる事はないかを検査する。この命令列中には問題となる命令列は存在しないので、回避対象コード検出手段320は問題となる命令列を出力しない。

10

20

30

40

50

【0065】

逐次実行保証コード生成手段330は、回避対象コード検出手段320が回避対象命令列を出力しないので、ソースコード格納手段300に格納された(10000000)₁₆番地から始まる命令列一語分をそのまま命令列格納手段340へ出力する。

【0066】

次に、後続する(10000010)₁₆番地から始まる一語の処理を行う。

命令境界検出手段310はソースコード格納手段300に格納された(10000010)₁₆番地から始まる命令列一語分中の命令境界である、(10000018)₁₆番地を検出する。

【0067】

回避対象コード検出手段320はソースコード格納手段300に格納された(10000010)₁₆番地から始まる命令列一語分”add r0、r1、r0 & sub r0、r1、r1 & add #1、r2、r2 & add #1、r3、r3”を入力し、その命令列中で、一語を同時実行した場合と、一語内の命令境界検出手段310の出力する命令フェッチ境界を単位として単位命令を逐次実行した場合で実行結果が異なる命令列がないかを検査する。つまり、命令列一語分”add r0、r1、r0 & sub r0、r1、r1 & add #1、r2、r2 & add #1、r3、r3”を同時実行した場合と、”add r0、r1、r0 & sub r0、r1、r1”の2つの単位命令と”add #1、r2、r2 & add #1、r3、r3”の2つの単位命令を逐次実行した場合に実行結果が異なる事はないかを検査する。この命令列中にも問題となる命令列は存在しないので、回避対象コード検出手段320は問題となる命令列を出力しない。

【0068】

逐次実行保証コード生成手段330は、回避対象コード検出手段320が回避対象命令列を出力しないので、ソースコード格納手段300に格納された(10000010)₁₆番地から始まる命令列一語分をそのまま命令列格納手段340へ出力する。

【0069】

次に、後続する(10000020)₁₆番地から始まる一語の処理を行う。

命令境界検出手段310はソースコード格納手段300に格納された(10000020)₁₆番地から始まる命令列一語分中の命令境界である、(10000028)₁₆番地を検出する。

【0070】

回避対象コード検出手段320はソースコード格納手段300に格納された(10000020)₁₆番地から始まる命令列一語分”add #1、r0、r0 & add r1、r2、r1 & sub r1、r2、r2 & add #1、r3、r3”を入力し、その命令列中で、一語を同時実行した場合と、一語内の命令境界検出手段210の出力する命令フェッチ境界を単位として単位命令を逐次実行した場合で実行結果が異なる命令列がないかを検査する。つまり、命令列一語分”add #1、r0、r0 & add r1、r2、r1 & sub r1、r2、r2 & add #1、r3、r3”を同時実行した場合と、”add #1、r0、r0 & add r1、r2、r1”の2つの単位命令と”sub r1、r2、r2 & add #1、r3、r3”の2つの単位命令を逐次実行した場合に実行結果が異なる事はないかを検査する。この場合、”add r1、r2、r1 & sub r1、r2、r2”命令が該当する命令となる。

【0071】

逐次実行保証コード生成手段330は、回避対象コード検出手段320の出力する回避対象命令列”add r1、r2、r1 & sub r1、r2、r2”の情報をを用いて、ソースコード格納手段300に格納された命令列を、同時実行した場合と逐次実行した場合で動作が同一になる命令列への変換を行う。後続する命令列を参照し、使用していないレジスタとしてr4レジスタを使い、回避対象命令列中の命令”add r1、r2、

10

20

30

40

50

r 1 ”を命令” add r 1、r 2、r 5 ”に変換すると共に、後続する r 1 を参照する命令を検索し、命令” add # 1、r 1、r 1 ”を命令” add # 1、r 5、r 1 ”に変換した後、命令列格納手段 3 4 0 に出力する。

【0072】

以降、(10000030)₁₆番地から始まる命令列一語は問題が無いのでそのまま命令列格納手段 3 4 0 に出力する。

【0073】

以上の処理によって、命令フェッチ境界検出手段 3 1 0 は図 1 0 (a) の太線で示す命令フェッチ境界情報を出力し、回避対象コード検出手段 3 2 0 は、図 1 0 (a) の様に、斜線部分の命令列を検出し、逐次実行保証コード生成手段 3 3 0 は、図 1 0 (b) の様に、回避対象コード検出手段 3 2 0 の出力する斜線部分の命令列の出力レジスタを変更すると共に、後続する語に含まれる、出力レジスタを参照する濃い斜線部分の命令列の参照レジスタを変更し、命令列を命令列格納手段 3 4 0 へ出力する。

10

【0074】

なお、本実施の形態では、命令フェッチ幅 6 4 ビット、1 2 8 ビット固定長、最大同時実行 4 命令の V L I W プロセッサを想定しているが、これらの値は特に限定しない。例えば、命令の一語長は 6 4 ビットでも 2 5 6 ビットでも良く、データバスの幅は 1 6 ビットでも 3 2 ビットでも良く、すなわち、命令の一語長よりもデータバスの幅が小さいケースが存在すれば足りる。

【0075】

また、逐次実行保証コード生成手段は、命令列中で使用されていないレジスタを検索し、問題となる命令列中の問題となるレジスタを出力する命令の出力レジスタを使用されていないレジスタで置き換えると共に、後続する語で問題となるレジスタを参照する命令の参照レジスタを置き換えたレジスタに置き換えるアルゴリズムで説明を行ったが、あらかじめ問題となるレジスタを使用されていないレジスタに転送し、問題となるレジスタを参照する命令の参照レジスタを置き換えたレジスタに置き換えるアルゴリズムを行っても構わない。具体的には、実施例では、” add r 0、r 1、r 0 & sub r 0、r 1、r 1 ; add # 1、r 0、r 0 ”の命令列を” mov r 0、r 4 ; add r 0、r 1、r 0 & add r 4、r 1、r 1 ; add # 1、r 0、r 0 ”としてもよい。

20

30

【0076】

また、回避対象コード検出手段が出力する命令列は、出力命令と参照命令の組み合わせであるので、2 命令とは限らない。参照命令が複数ある場合には 3 命令以上の組み合わせになる場合も存在する。

【0077】

また、命令列格納手段は、フロッピーディスクやテープやハードディスクやメモリなどの記録媒体でも構わないし、コンパイラやアセンブラオブティマイザ等の最適化プログラムへの入力ファイルであっても構わない。最適化プログラムで処理を繰り返すことにより出力ファイルの更なる最適化を図ることが可能となる。

【0078】

また、命令フェッチ境界検出手段の認識する命令フェッチ幅は、固定である必要はなく、例えば、それぞれのメモリ領域毎に異なる値を設定しても構わない。その場合には、命令フェッチ境界検出手段は、アドレス情報で命令フェッチ幅を判断する。

40

【0079】

また、命令フェッチ幅情報は、プログラム生成装置に組み込んでも構わないし、外部から情報を与えても構わない。具体的には、コンパイラやアセンブラやリンクに、定数として組み込んだ形で指定しても構わないし、引き数や環境ファイルの形で指定しても構わない。また、指定する命令フェッチ幅は一定でも構わないし、空間毎に個別に与えても構わない。

【0080】

50

(第2の実施の形態)

本実施の形態は、可変長命令についても効率よく命令を実行できるプロセッサ等に関するものである。

(1) プロセッサ

図3は本発明第2の実施の形態におけるVLIWプロセッサのブロック図である。このプロセッサは、32ビットと64ビットの2通りの単位命令を持ち、最大4つの単位命令から構成される可変長の1語を同時に実行可能なVLIWプロセッサである。

【0081】

基本的な構造は図1のVLIWプロセッサと同じであるが、可変長命令を扱うために、(a) 命令供給発行部220において、メモリ110から128バイト単位で命令フェッチした命令を命令バッファ225を用いて命令バッファ中に32ビットを1単位とし最大8個のレジスタに格納している点、(b) 32ビット命令または64ビット命令を切り換えるためにセレクタ229を有している点で異なる。

【0082】

このVLIWプロセッサは同時に実行できる4つの命令が2回の命令フェッチによって初めて供給されるものであっても、4つの命令の命令フェッチを待たずにデコード、実行するものである。なお、同時に実行できる最大の命令数は4つであるが、命令中に埋め込まれた同時実行できる命令の境界情報により、4以下の同時実行できる命令の数を指定できるが、この機構については図面を省略している。

【0083】

以上の様に構成された本発明の第2の実施の形態のプロセッサについて、以下、その動作を説明する。

(命令供給部220)

まず、命令供給発行部220内の命令フェッチ制御部221は、PC202、クロック201に基づいて実行する命令のアドレスをアドレスバス211からメモリ210に与える。これにより、メモリ210は命令を128ビットのデータバス212を介して、命令レジスタ222内の4つの命令レジスタに32ビットづつ命令を供給する。命令レジスタ222は、クロック201に基づいてメモリ210から供給されたデータを格納する。これとともに、4つの命令レジスタに命令を格納したことを表すため、格納フラグ223を(00001111)₂とする。なお、命令バッファ225は128バイトで命令フェッチされた命令を一旦格納しておくことにより、命令レジスタ222に最大256ビットの命令を格納するためのものである。

(命令解読部230)

次に、命令解読部230におけるデコーダ232のうち第1命令解読器は一番左端のセレクタ229の出力をデコードする。デコードの際には、命令が32ビット命令であるか64ビット命令かを認識し命令長情報241とデコード結果242とを出力する。具体的には、図4に示すように32ビットを1単位する先頭に32ビット命令か64ビット命令かを示すフォーマット情報が割り当てられているので、この情報をそのまま命令長情報241として出力する。なお、セレクタ229はそれぞれ、命令が32ビット命令であるか64ビット命令であるかに関係なく常に64ビットのデータを出力する。

【0084】

デコーダ232のうち第1命令発行器は、格納フラグ223の値(00001111)₂を用いて命令が供給されているか否かを判断する。具体的には、命令が32ビット命令であった場合には、使用フラグ更新部240が(00000000)₂を命令長情報241に基づいて左から"1"を入れつつ右に1ビットシフトし(10000000)₂を得る。そして、これと格納フラグ223の値(00001111)₂とについてそれぞれのビット単位で論理積を演算し、(00000000)₂となった場合(すべてのビットが"0")には命令が供給されていると判断し"1"をキャンセル信号234として出力する。なお、64ビット命令の場合、使用フラグ更新部240は左から"1"を入れつつ右に2ビットシフトし((11000000)₂を得て、格納フラグ223の値(00001

10

20

30

40

50

1 1 1)₂についてそれぞれのビットの論理積を演算し、(0 0 0 0 0 0 0 0)₂を得て命令が供給されていると判断し”1”をキャンセル信号2 3 4として出力する。なお、使用フラグ更新部2 4 0は、キャンセル信号2 3 4が”0”すなわち命令供給不足であった場合、シフトはしない。

【0085】

一番左端の格納フラグシフタ2 3 9は、命令長情報2 4 1に基づいて、右から”1”を入れつつ格納フラグ2 2 3を左シフトする。具体的には、第1命令解読部で3 2ビット命令を解読した場合は格納フラグ2 2 3 (0 0 0 0 1 1 1 1)₂を1ビット左にシフトして(0 0 0 1 1 1 1 1)₂を得てこれを第2命令発行器に渡す。6 4ビット命令であった場合は、2ビット左にシフトして(0 0 1 1 1 1 1 1)₂を得てこれを第2命令発行器に渡す。例えば、格納フラグ2 2 3が(0 0 0 0 1 1 1 1)₂であるにも関わらず、第1、2命令解読部でそれぞれ6 4ビット命令が解読された場合、第3命令発行器は格納フラグシフタ2 3 9から(1 1 1 1 1 1 1 1)₂を受け取り、命令供給不足と判断する。これとともに、第2命令解読器に対応したセレクト2 3 9で選択すべき命令レジスタ2 2 2を切り換える。なお、第1～第4命令解読器で使用したビット数は使用フラグ更新部2 4 0で計算され、使用フラグ2 2 4として格納される。

10

【0086】

そして、NOP生成器2 3 7はデコード結果を出力する。NOP生成器2 3 7は図1のNOP生成器1 3 7と同じで、解読器2 3 6の出力とキャンセル信号2 3 4との論理積を演算するAND回路である。すなわち、キャンセル信号2 3 4が”0”となっているときは、解読器2 3 6の出力に関わらず、NOPを意味する”0”を出力する。

20

【0087】

次に、図16のプログラムを実行した場合のパイプラインの流れについて、図5を用いて説明する。

【0088】

図16では、(1 0 0 0 0 0 0 0)₁₆番地に、メモリから読み込んだ結果をr 0レジスタに格納させる命令”mov (mem)、r 0”が、(1 0 0 0 0 0 0 4)₁₆番地にはレジスタr 1の値を1つ増加させる命令”add #1, r 1, r 1”が、以下、同様に(1 0 0 0 0 0 1 F)₁₆番地まで命令が配置されている。なお、本命令中で、”add #1 2 3 4 5 6 7 8, r 3, r 3”命令は6 4ビット単位命令であり、他は3 2ビット単位命令である。

30

【0089】

この場合、図5に示すように、(1 0 0 0 0 0 1 0)₁₆番地の命令は6 4ビット長の命令であるため、タイミングt 1、t 2の2回の命令フェッチによって初めて4つの命令が揃うが、このプロセッサでは図5に示すように2回目の命令フェッチをまたずに(1 0 0 0 0 0 0 0)₁₆番地の命令”mov (mem)、r 0”を含む3つの命令をデコード、実行する。そして、タイミングt 6でレジスタr 0が使用できる状態になる。

【0090】

一方、タイミングt 3で(1 0 0 0 0 0 2 9)₁₆番地の命令”add #1, r 0, r 0”の命令フェッチが行われ、タイミングt 5でEXステージに入るが、レジスタr 0が使用できる状態にまだなっていないためレジスタ干渉によるパイプラインインタロックが発生する。そして、タイミングt 6でレジスタr 0は使用できる状態になっているため、”add #1, r 0, r 0”が実行される。結果として、すべての命令を実行するまでに8サイクル必要となる。

40

【0091】

図17に示すパイプラインの流れと図5に示すパイプラインの流れとを比較すると、(1 0 0 0 0 0 2 0)₁₆番地の命令”add #1, r 0, r 0”がEXステージに入るのはタイミングt 5で同一である。しかし、(1 0 0 0 0 0 0 0)₁₆番地の命令”mov (mem)、r 0”がWBステージを完了するのが、図17ではタイミングt 7であるのに対し、図5ではタイミングt 6である点で異なる。これは、図17では並列実行する4つ

50

の命令全てがそろった段階でデコード、実行されているのに対し、図5では2回目の命令フェッチを待たず（4つ目の命令が命令フェッチされるのを待たずに）にデコード、実行を行っているからである。このため、図17ではすべての命令を実行するまでに9サイクル必要（タイミングt5、t6でパイプラインインタロックが発生）であるのに対し、図5では8サイクルで実行が完了（タイミングt5でのみパイプラインインタロックが発生）している。

【0092】

なお、タイミングt2で、 $(10000010)_{16}$ 番地の命令”add #12345678、r3、r3”命令がフェッチされると同時に、 $(10000020)_{16}$ 番地までの命令もフェッチされるが、”add #12345678、r3、r3”命令が同時に実行できる命令の境界であるため、この命令のみをタイミングt3で実行する。

10

【0093】

また、本実施の形態では、4つの命令を同時に実行できるハードウェアを持つVLIWプロセッサに対し、常に4つの命令を供給することを前提としているが、同じハードウェアに対して、同時実行できる命令の境界を示す技術を用いて4つ未満の命令を供給するものとしても良い。この場合であっても、同時実行できる命令の数に満たない場合であっても、1回の命令フェッチごとにデコード、実行を行う。

（プログラム生成装置）

（第1のプログラム生成装置の構成）

図6は本発明の第2の実施の形態における第1のプログラム生成装置のブロック図である。

20

【0094】

基本的な構造は第1の実施の形態の第1のプログラム生成装置と同じであるが、単位命令や一語のビット幅が可変であることに起因して、回避対象コード検出手段320、および、逐次実行保証コード生成手段330が、単位命令中の並列実行境界情報301、および、フォーマット情報302を認識する点が異なる。

【0095】

（命令列生成装置の動作）

以上の様に構成された本発明の第2の実施の形態の第1のプログラム生成装置について、以下、具体的な命令を解説実行した場合の動作を説明する。

30

【0096】

図11(a)は、ソースコード格納手段300に格納された従来のVLIWプロセッサ用のプログラム生成装置が生成した命令列である。

【0097】

まず、 $(10000000)_{16}$ 番地から始まる一語の処理を行う。

回避対象コード検出手段320はソースコード格納手段300に格納された $(10000000)_{16}$ 番地から始まる命令列一語分”add #1、r0、r0 & add #1、r1、r1 & add #1、r2、r2 & add #12345678、r3、r3”を入力し、その命令列中で、一語を同時実行した場合と一語内の単位命令を逐次実行した場合で実行結果が異なる命令列がないかを検査する。この命令列中には問題となる命令列は存在しないので、回避対象コード検出手段320は問題となる命令列を出力しない。

40

【0098】

逐次実行保証コード生成手段330は、回避対象コード検出手段320が回避対象命令列を出力しないので、ソースコード格納手段300に格納された $(10000000)_{16}$ 番地から始まる命令列一語分をそのまま命令列格納手段340へ出力する。

【0099】

次に、後続する $(10000014)_{16}$ 番地から始まる一語の処理を行う。

回避対象コード検出手段320はソースコード格納手段300に格納された $(10000014)_{16}$ 番地から始まる命令列一語分”add r0、r1、r0 & sub #12

50

3 4 5 6 7 8、r 0、r 1 & add # 1、r 2、r 2 & add # 1、r 3、r 3 ”を入力し、その命令列中で一語を同時実行した場合と一語内の単位命令を逐次実行した場合で実行結果が異なる命令列がないかを検査する。この命令列中には、” add r 0、r 1、r 0 & sub # 1 2 3 4 5 6 7 8、r 0、r 1 ”が該当する命令となる。

【0100】

逐次実行保証コード生成手段330は、回避対象コード検出手段320の出力する回避対象命令列” add r 0、r 1、r 0 & sub # 1 2 3 4 5 6 7 8、r 0、r 1 ”の情報をを用いて、ソースコード格納手段300に格納された命令列を、同時実行した場合と逐次実行した場合で動作が同一になる命令列への変換を行う。後続する命令列を参照し、使用していないレジスタとしてr 4レジスタを使い、回避対象命令列中の命令” add r 0、r 1、r 0 ”を命令” add r 0、r 1、r 4 ”に変換すると共に、後続するr 0を参照する命令を検索し、命令” add # 1、r 0、r 0 ”を命令” add # 1、r 4、r 0 ”に変換した後、命令列格納手段340に出力する。

10

【0101】

以降、(10000028)₁₆番地から始まる命令列一語を処理する事によって、” add r 1、r 2、r 1 & sub # 1 2 3 4 5 6 7 8、r 1、r 2 ; add # 1、r 1、r 1 を add r 1、r 2、r 5 & sub # 1 2 3 4 5 6 7 8、r 1、r 2 ; add # 1、r 5、r 1 ”に、(1000003c)₁₆番地から始まる命令列一語を処理することによって、” add r 2、r 3、r 2 & sub # 1 2 3 4 5 6 7 8、r 2、r 3 ”を” add r 2、r 3、r 6 & sub # 1 2 3 4 5 6 7 8、r 2、r 3 ”に変換する。

20

【0102】

以上の処理によって、回避対象コード検出手段320は、図11(b)の様に、網かけ部分の命令列を検出し、逐次実行保証コード生成手段330は、図11(c)の様に、回避対象コード検出手段320の出力する網かけ部分の命令列の出力レジスタを変更すると共に、後続する語に含まれる、出力レジスタを参照する濃い網かけ部分の命令列の参照レジスタを変更し、命令列を命令列格納手段340へ出力する。

【0103】

(第2のプログラム生成装置の構成)

30

図9は本発明の第2の実施の形態における第2のプログラム生成装置のブロック図である。

【0104】

基本的な構造は第1の実施の形態の第2のプログラム生成装置と同じであるが、単位命令や一語のビット幅が可変であることに起因して、回避対象コード検出手段320、および、逐次実行保証コード生成手段330が、フォーマット情報302を認識する点、及び、回避対象コード検出手段320において、命令フェッチ境界が単位命令中にあった場合には、命令フェッチ境界が該当する単位命令の先頭に存在すると見なして評価する点、及び、命令フェッチ境界検出手段の検出する命令フェッチ幅が目的とするプロセッサの命令フェッチ幅である128ビットとなっている点が異なる。

40

【0105】

(命令列生成装置の動作)

次に具体的な命令を解説実行した場合の本命令列生成装置の動作について説明する。

【0106】

図12(a)は、ソースコード格納手段300に格納された従来のVLIWプロセッサ用のプログラム生成装置が生成した命令列である。

【0107】

まず、(10000000)₁₆番地から始まる一語の処理を行う。

命令境界検出手段310はソースコード格納手段300に格納された(10000000)₁₆番地から始まる命令列一語分中の命令境界である、(10000010)₁₆番地を検

50

出する。

【0108】

回避対象コード検出手段320はソースコード格納手段300に格納された(10000000)₁₆番地から始まる命令列一語分”add #1, r0, r0 & add #1, r1, r1 & add #1, r2, r2 & add #12345678, r3, r3”を入力し、その命令列中で、一語を同時実行した場合と一語内の命令境界検出手段310の出力する命令フェッチ境界を単位として単位命令を逐次実行した場合で実行結果が異なる命令列がないかを検査する。この命令列中には問題となる命令列は存在しないので、回避対象コード検出手段320は問題となる命令列を出力しない。

【0109】

逐次実行保証コード生成手段330は、回避対象コード検出手段320が回避対象命令列を出力しないので、ソースコード格納手段300に格納された(10000000)₁₆番地から始まる命令列一語分をそのまま命令列格納手段340へ出力する。

【0110】

次に、後続する(10000014)₁₆番地から始まる一語の処理を行う。

命令境界検出手段310はソースコード格納手段300に格納された(10000014)₁₆番地から始まる命令列一語分中の命令境界である、(10000020)₁₆番地を検出する。

【0111】

回避対象コード検出手段320はソースコード格納手段300に格納された(10000014)₁₆番地から始まる命令列一語分”add r0, r1, r0 & sub #12345678, r0, r1 & add #1, r2, r2 & add #1, r3, r3”を入力し、その命令列中で、一語を同時実行した場合と、一語内の命令境界検出手段310の出力する命令フェッチ境界を単位として単位命令を逐次実行した場合で実行結果が異なる命令列がないかを検査する。つまり、命令列一語分”add r0, r1, r0 & sub #12345678, r0, r1 & add #1, r2, r2 & add #1, r3, r3”を同時実行した場合と、”add r0, r1, r0 & sub #12345678, r0, r1”の2つの単位命令と”add #1, r2, r2 & add #1, r3, r3”の2つの単位命令を逐次実行した場合に実行結果が異なる事はないかを検査する。この命令列中にも問題となる命令列は存在しないので、回避対象コード検出手段320は問題となる命令列を出力しない。

【0112】

逐次実行保証コード生成手段330は、回避対象コード検出手段320が回避対象命令列を出力しないので、ソースコード格納手段300に格納された(10000014)₁₆番地から始まる命令列一語分をそのまま命令列格納手段340へ出力する。

【0113】

次に、後続する(10000028)₁₆番地から始まる一語の処理を行う。

命令境界検出手段310はソースコード格納手段300に格納された(10000028)₁₆番地から始まる命令列一語分中の命令境界である、(10000030)₁₆番地を検出する。

【0114】

回避対象コード検出手段320はソースコード格納手段300に格納された(10000028)₁₆番地から始まる命令列一語分”add #1, r0, r0 & add r1, r2, r1 & sub #12345678, r1, r2 & add #1, r3, r3”を入力し、その命令列中で、一語を同時実行した場合と、一語内の命令境界検出手段310の出力する命令フェッチ境界を単位として単位命令を逐次実行した場合で実行結果が異なる命令列がないかを検査する。つまり、命令列一語分”add #1, r0, r0 & add r1, r2, r1 & sub #12345678, r1, r2 & add #1, r3, r3”を同時実行した場合と、”add #1, r0, r0 & add r1, r2, r1”の2つの単位命令と”sub #12345678, r1

10

20

30

40

50

、`r2 & add #1, r3, r3`”の2つの単位命令を逐次実行した場合に実行結果が異なる事はないかを検査する。この場合、`add r1, r2, r1 & sub #12345678, r1, r2`”命令が該当する命令となる。

【0115】

逐次実行保証コード生成手段330は、回避対象コード検出手段320の出力する回避対象命令列`add r1, r2, r1 & sub #12345678, r1, r2`”の情報をを用いて、ソースコード格納手段300に格納された命令列を、同時実行した場合と逐次実行した場合で動作が同一になる命令列への変換を行う。後続する命令列を参照し、使用していないレジスタとして`r4`レジスタを使い、回避対象命令列中の命令`add r1, r2, r1`”を命令`add r1, r2, r5`”に変換すると共に、後続する`r1`を参照する命令を検索し、命令`add #1, r1, r1`”を命令`add #1, r5, r1`”に変換した後、命令列格納手段340に出力する。

10

【0116】

以降、 $(10000030)_{16}$ 番地から始まる命令列一語は問題が無いのでそのまま命令列格納手段340に出力する。

【0117】

以上の処理によって、命令フェッチ境界検出手段310は図12(a)の太線で示す命令フェッチ境界情報を出力し、回避対象コード検出手段320は、図12(a)の様に、網かけ部分の命令列を検出し、逐次実行保証コード生成手段330は、図12(b)の様に、回避対象コード検出手段320の出力する網かけ部分の命令列の出力レジスタを変更すると共に、後続する語に含まれる、出力レジスタを参照する濃い網かけ部分の命令列の参照レジスタを変更し、命令列を命令列格納手段340へ出力する。

20

【0118】

なお、本実施の形態では、命令フェッチ幅128ビット、32ビットと64ビットの可変長、最大同時実行4命令のVLIWプロセッサを想定しているが、これらの値は特に限定しない。

【0119】

また、逐次実行保証コード生成手段は、命令列中で使用されていないレジスタを検索し、問題となる命令列中の問題となるレジスタを出力する命令の出力レジスタを使用されていないレジスタで置き換えると共に、後続する語で問題となるレジスタを参照する命令の参照レジスタを置き換えたレジスタに置き換えるアルゴリズムで説明を行ったが、第1の実施例における第2のプログラム生成装置と同じく、あらかじめ問題となるレジスタを使用されていないレジスタに転送し、問題となるレジスタを参照する命令の参照レジスタを置き換えたレジスタに置き換えるアルゴリズムを行っても構わない。

30

【0120】

また、回避対象コード検出手段が出力する命令列は、出力命令と参照命令の組み合わせであるので、2命令とは限らない。参照命令が複数ある場合には3命令以上の組み合わせになる場合も存在する。

【0121】

また、命令列格納手段は、フロッピーディスクやテープやハードディスクやメモリなどの記録媒体でも構わないし、コンパイラやアセンブラオブティマイザ等の最適化プログラムへの入力ファイルであっても構わない。最適化プログラムで処理を繰り返すことにより出力ファイルの更なる最適化を図ることが可能となる。

40

【0122】

また、命令フェッチ境界検出手段の認識する命令フェッチ幅は、固定である必要はなく、例えば、それぞれのメモリ領域毎に異なる値を設定しても構わない。その場合には、命令フェッチ境界検出手段は、アドレス情報で命令フェッチ幅を判断する。

【0123】

また、命令フェッチ幅情報は、プログラム生成装置に組み込んでも構わないし、外部から情報を与えても構わない。具体的には、コンパイラやアセンブラやリンカに、定数として

50

組み込んだ形で指定しても構わないし、引き数や環境ファイルの形で指定しても構わない。また、指定する命令フェッチ幅は一定でも構わないし、空間毎に個別に与えても構わない。

【0124】

【発明の効果】

以上のように、本願発明によれば、命令供給が十分に行えない環境で使用されても供給されたものから実行する事により、性能劣化を抑制することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態におけるプロセッサのブロック構成図

【図2】本発明の第1の実施の形態における第1のプログラム例及びパイプライン図

10

【図3】本発明の第1、第2の実施の形態における第2のプログラム例及びパイプライン図

【図4】本発明の第1、第2の実施の形態における第1のプログラム生成装置のブロック図

【図5】本発明の第1、第2の実施の形態における第1のプログラム生成装置におけるプログラム図

【図6】本発明の第1、第2の実施の形態における第1のプログラム生成装置のブロック図

【図7】本発明の第1の実施の形態における第1のプログラム生成装置における回避対象コード検出手段の検出アルゴリズムを示す図

20

【図8】本発明の第1の実施の形態における第1のプログラム生成装置のプログラム図

【図9】本発明の第1、第2の実施の形態における第2のプログラム生成装置のブロック図

【図10】本発明の第1の実施の形態における第2のプログラム生成装置のプログラム図

【図11】本発明の第2の実施の形態における第1のプログラム生成装置のプログラム図

【図12】本発明の第2の実施の形態における第2のプログラム生成装置のプログラム図

【図13】第1の従来例におけるプロセッサのブロック構成図

【図14】第1のプログラム例を示す図

【図15】従来例における第1のプログラム例のパイプライン図

【図16】第2のプログラム例を示す図

30

【図17】従来例における第2のプログラム例のパイプライン図

【符号の説明】

101、201 クロック

102、202 PC

110、210 メモリ

111、211 アドレスバス

112、212 データバス

120、220 命令供給発行部

121、221 命令フェッチ制御部

122、222 命令レジスタ

40

123 命令フェッチフラグ

124 位置情報

130、230 命令解読部

131 キャンセル信号生成部

132、232 デコーダ

133、233 レジスタ

134、135、234 キャンセル信号


136、236 解読器

137、237 NOP信号生成器


223 格納フラグ

50


【图 3】




【図 4】




【図 5】




【图 6】




【図 7】



【図 8】




【図 9】




【図 10】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【図 15】



【図 16】



【図 17】



フロントページの続き

(72)発明者 田中 哲也
大阪府門真市大字門真1006番地 松下電器産業株式会社内

審査官 石川 正二

(56)参考文献 特開平09-167093 (JP, A)
特開平09-026878 (JP, A)
特開昭59-180635 (JP, A)
特開平08-161169 (JP, A)

(58)調査した分野(Int.Cl., DB名)
G06F 9/38