

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 2 区分

【発行日】平成 18 年 12 月 21 日 (2006.12.21)

【公開番号】特開 2001-196500 (P2001-196500A)

【公開日】平成 13 年 7 月 19 日 (2001.7.19)

【出願番号】特願 2000-2594 (P2000-2594)

【国際特許分類】

H 0 1 L 23/12 (2006.01)

【F I】

H 0 1 L 23/12 3 0 1

【手続補正書】

【提出日】平成 18 年 8 月 30 日 (2006.8.30)

【手続補正 1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】 表裏導通スルーホールを有する誘電体基板を積層して形成したキャビティ内に半導体素子及び誘電体回路基板を搭載した半導体パッケージにおいて、上記キャビティを形成する複数の上記表裏導通スルーホールから上記キャビティに向かう方向に信号周波数の概略 1 / 4 伝送波長の間隔をもって、抵抗膜を形成した複数のスルーホールを配置したことを特徴とする半導体パッケージ。

【請求項 2】 表裏導通スルーホールを有する誘電体基板を積層して形成したキャビティ内に半導体素子及び誘電体回路基板を搭載した半導体パッケージにおいて、上記キャビティを形成する複数の上記表裏導通スルーホールから上記キャビティの周囲方向に信号周波数の概略 1 / 4 伝送波長の間隔をもって、抵抗膜を形成した複数のスルーホールを配置したことを特徴とする半導体パッケージ。

【請求項 3】 表裏導通スルーホールを有する誘電体基板を積層して形成したキャビティ内に半導体素子及び誘電体回路基板を搭載した半導体パッケージにおいて、上記キャビティを形成する複数の上記表裏導通スルーホールから上記キャビティに向かう方向及び上記キャビティの周囲方向に信号周波数の概略 1 / 4 伝送波長の間隔をもって、抵抗膜を形成した複数のスルーホールを配置したことを特徴とする半導体パッケージ。

【請求項 4】 表裏導通スルーホールを有する誘電体基板を積層して形成したキャビティ内に半導体素子及び誘電体回路基板を搭載した半導体パッケージにおいて、抵抗膜を形成した、長さの異なる複数のスルーホールを配置したことを特徴とする請求項 1 ~ 3 のいずれかに記載の半導体パッケージ。

【請求項 5】 表裏導通スルーホールを有する誘電体基板を積層して形成したキャビティ内に半導体素子及び誘電体回路基板を搭載した半導体パッケージにおいて、上記キャビティを形成する複数の上記表裏導通スルーホールから上記キャビティに向かう方向に信号周波数の概略 1 / 4 伝送波長の間隔をもって、キャビティ共振を抑制する抵抗体を配置したことを特徴とする半導体パッケージ。

【請求項 6】 表裏導通スルーホールを有する誘電体基板を積層して形成したキャビティ内に半導体素子及び誘電体回路基板を搭載した半導体パッケージにおいて、上記キャビティを形成する複数の上記表裏導通スルーホールから上記キャビティの周囲方向に信号周波数の概略 1 / 4 伝送波長の間隔をもって、キャビティ共振を抑制する抵抗体を配置したことを特徴とする半導体パッケージ。