



República Federativa do Brasil
Ministério da Economia
Instituto Nacional da Propriedade Industrial

(11) PI 1009636-1 B1



(22) Data do Depósito: 04/05/2010

(45) Data de Concessão: 26/05/2020

(54) Título: EMBALAGENS COM CHIPS EMPILHADOS EM APARELHOS DE PACOTE SOBRE PACOTE, MÉTODOS DE SUA MONTAGEM E SISTEMAS QUE AS CONTÊM

(51) Int.Cl.: H01L 23/12; H01L 23/48.

(30) Prioridade Unionista: 26/06/2009 US 12/459,226.

(73) Titular(es): INTEL CORPORATION.

(72) Inventor(es): SRIRAM MUTHUKUMAR; CHATLES A. GEALER.

(86) Pedido PCT: PCT US2010033536 de 04/05/2010

(87) Publicação PCT: WO 2010/151375 de 29/12/2010

(85) Data do Início da Fase Nacional: 13/12/2011

(57) Resumo: EMBALAGENS COM CHIPS EMPILHADOS EM APARELHOS DE PACOTE SOBRE PACOTE, MÉTODOS DE SUA MONTAGEM E SISTEMAS QUE AS CONTÊM Um aparelho com chips empilhados inclui um substrato de pacote e um dispositivo de interposição com uma pilha de chips disposta em uma bancada que coincide com o dispositivo de interposição. Um aparelho de chips empilhados de pacote sobre pacote inclui um pacote superior disposto sobre o dispositivo de interposição.

**"EMBALAGENS COM CHIPS EMPILHADOS EM APARELHOS DE PACOTE SOBRE
PACOTE, MÉTODOS DE SUA MONTAGEM E SISTEMAS QUE AS CONTÊM"**

HISTÓRICO

As realizações descritas referem-se a dispositivos microeletrônicos semicondutores e processos de sua embalagem.

BREVE DESCRIÇÃO DOS DESENHOS

A fim de compreender a forma em que são obtidas as realizações, será fornecida uma descrição mais específica de diversas realizações descritas resumidamente acima por meio de referência às figuras anexas. Essas figuras ilustram realizações que não são necessariamente desenhadas em escala e não devem ser consideradas limitadoras do escopo. Serão descritas e explicadas algumas realizações com detalhes e especificidade adicionais utilizando os desenhos anexos, nos quais:

a **Figura 1a** é uma elevação em seção cruzada de um substrato de montagem e aparelho de interposição para um pacote de moldes empilhados de acordo com um exemplo de realização;

a **Figura 1b** é uma elevação em seção cruzada do aparelho ilustrado na **Figura 1a** após processamento adicional de acordo com uma realização;

a **Figura 1c** é uma elevação em seção cruzada do aparelho ilustrado na **Figura 1b** após processamento adicional de acordo com uma realização;

a **Figura 1d** é uma elevação em seção cruzada do aparelho ilustrado na **Figura 1c** após processamento adicional de acordo com uma realização;

a **Figura 1e** é uma elevação em seção cruzada de um aparelho de chips empilhados pacote sobre pacote que foi montado com o aparelho ilustrado na **Figura 1d** após processamento adicional de acordo com um exemplo de realização;

a **Figura 2a** é uma elevação em seção cruzada de um substrato de montagem e aparelho de interposição para um pacote de molde empilhado de acordo com um exemplo de realização;

a **Figura 2b** é uma elevação em seção cruzada de um aparelho de chips empilhados pacote sobre pacote que foi montado a

um chip processador e um chip de memória na mesma sentença, não se deverá deduzir que eles são estruturas equivalentes.

Referência ao longo do presente relatório descritivo a "uma realização" indica que uma função, estrutura ou característica específica descrita com relação à qual a realização é incluída em pelo menos uma realização da presente invenção. A inclusão da expressão "em uma realização" em diversos locais ao longo de todo o presente relatório descritivo não se refere necessariamente, em todos os pontos, à mesma realização. Além disso, as funções, estruturas ou características podem ser combinadas de qualquer forma apropriada em uma ou mais realizações.

Termos tais como "superior" e "inferior" podem ser compreendidos por meio de referência às coordenadas X-Z ou Y-Z e termos tais como "adjacente" podem ser compreendidos por meio de referência às coordenadas X-Y ilustradas.

A **Figura 1a** é uma elevação em seção cruzada de um substrato de montagem e aparelho de interposição **100** para um pacote de chips empilhados de acordo com um exemplo de realização. O aparelho **100** é ilustrado verticalmente (direção Z) em vista de todos os componentes que inclui um substrato de pacote **110** e um dispositivo de interposição **130**. O substrato de pacote **110** inclui um lado de molde **112** para aceitar um processador e um lado terrestre **114** para acoplamento à comunicação externa tal como um quadro. O "quadro" pode ser uma estrutura externa ou quase externa para um dispositivo manual tal como um comunicador sem fio. O substrato de pacote **110** inclui uma pegada de chip inferior **116** sobre o lado de molde **112**. A pegada de chip inferior **116** pode ser determinada em desenhos subsequentes descritos no presente, por meio da projeção de processadores ilustrados sobre lados de molde correspondentes de substratos de montagem ilustrados.

O substrato de pacote **110** inclui um conjunto de grade de bolas do lado terrestre, do qual uma almofada de bola é indicada com o algarismo de referência **118**. Em uma realização, a almofada de bola **118** inclui um acabamento de superfície **120**. O acabamento de superfície **120** é configurado para ser um metal menos eletronegativo que a almofada de bola **118**. O acabamento de

superfície **120** é formado por meio de eletrorevestimento de acordo com uma realização. Alternativamente, o acabamento de superfície **120** é formado por meio de revestimento sem eletricidade.

Em um exemplo de realização, a almofada de bola **118** é cobre e o acabamento de superfície **120** é uma liga de níquel, paládio e ouro revestida sobre o cobre. Em uma realização, o acabamento de superfície **120** é uma liga de níquel e ouro revestida sobre o cobre. Em uma realização, o acabamento de superfície **120** é cobre e ouro revestido sobre o cobre.

Em um exemplo de realização, a almofada de bola **118** é cobre e o acabamento de superfície **120** é uma composição conservante da capacidade de soldagem orgânica (OSP) tal como arilfenilimidazol. Em um exemplo de realização, o acabamento de superfície **120** possui espessura de 1000 Å a 2000 Å e é arilfenilimidazol.

De forma similar, o substrato de pacote **110** inclui um conjunto de grade de bola do lado do molde, do qual uma almofada de bola é indicada com o algarismo de referência **122** e a almofada de bola **122** inclui um acabamento de superfície **124**. A almofada de bola **122** e o acabamento de superfície **124** podem ser uma realização similar às encontradas no lado da placa **114**. Em uma realização, o conjunto de grade de bola do lado de molde **122** é definido por uma resistência de solda **126**. De forma similar, a resistência de solda **126** pode definir almofadas de amortecimento de molde encontradas na pegada de chip inferior **116**, uma das quais é indicada com o algarismo de referência **128**. O substrato de pacote **110** é ilustrado entre o lado do molde **112** e o lado terrestre **114** com estruturas dielétricas de interconexão e intercamadas que são ilustrativas, mas não limitadoras.

O aparelho **100** é montado com o dispositivo de interposição **130** que coincide com o conjunto de grade de bolas do lado do molde **122**. O dispositivo de interposição **130** inclui um lado de molde **132** e um lado superior **134** e possui uma altura compensada **136** configurada para coincidir com uma altura compensada **138** acima do substrato de pacote **110** para uma pilha de múltiplos moldes (MDS) que ocuparão a pegada de chip inferior **116**. O dispositivo de interposição **130** pode incluir um núcleo **140** e

interconexões **142**. Em uma realização, amortecedores elétricos do lado do molde **144** e amortecedores elétricos do lado superior **146** são acoplados às interconexões **142**.

5 A **Figura 1b** é uma elevação em seção cruzada do aparelho ilustrado na **Figura 1a** após processamento adicional de acordo com uma realização. O aparelho **101** ilustra que a altura compensada do dispositivo de interposição **136** coincide com a altura compensada do substrato de pacote **138** (**Figura 1a**). A pegada de chip inferior **116** é rodeada pelo dispositivo de interposição
10 **130** e rodeará a pilha de múltiplos moldes que deve ser montada como parte do aparelho **101**.

A **Figura 1c** é uma elevação em seção cruzada do aparelho ilustrado na **Figura 1b** após processamento adicional de acordo com uma realização. O aparelho **102** foi fortificado com um
15 material de enchimento de interposição **148** que estabiliza a união entre o substrato de pacote **110** e o dispositivo de interposição **130**.

Um chip inferior **150** é colocado na pegada de chip inferior **116** (**Figura 1b**). Em uma realização, o chip inferior **150** é
20 um flip chip **150** que foi unido por meio de um conjunto de bolas de chips, do qual um amortecedor elétrico é indicado com o algarismo **152**. Em uma realização, um enchimento inferior **154** sofreu fluxo para fortalecer a união entre o chip inferior **150** e o substrato de pacote **110**. Em uma realização de processamento, é conduzido
25 refluxo dos amortecedores elétricos **152** durante a cura simultânea do enchimento inferior **154**. Em uma realização de processamento, é conduzido refluxo dos amortecedores elétricos **152** durante a cura simultânea do material de enchimento **148**.

Em uma realização, o chip inferior **150** é
30 processado para refluxo dos amortecedores elétricos **152**, seguido pela colocação do enchimento superior **154** após refluxo do amortecedor.

A **Figura 1d** é uma elevação em seção cruzada do aparelho ilustrado na **Figura 1c** após processamento adicional de
35 acordo com uma realização. O aparelho **102** ilustrado na **Figura 1c** foi adicionalmente processado para atingir um aparelho de molde misturado **103** que se tornará uma parte de um aparelho de chips

empilhados de pacote sobre pacote (PoP). O aparelho de moldes misturados **103** inclui um adesivo entre moldes **156** que foi formado sobre o chip inferior **150** e um chip superior **158** foi montado sobre o adesivo **156**. O chip superior **158** é sustentado pelo chip inferior **150**. A seguir, uma pilha de chip que se origina com um chip inferior (tal como o chip **150**) disposto sobre o substrato de pacote **110** e que termina com um chip subsequente (tal como o chip **158**) pode também ser denominada pilha de chips tridimensional (3D).

Em uma realização, o chip superior **158** é acoplado ao substrato de pacote **110** por uniões de fios, um dos quais é indicado pelo algarismo de referência **160**. Consequentemente, o aparelho de pilha misturada **103** inclui um flip chip **150** montado sobre o substrato de pacote **110** e um chip unido por fio **158** disposto acima do flip chip **150**. A altura compensada **136** do dispositivo de interposição **130** acomoda, portanto, a altura da pilha misturada que inclui as ligações de fios **160** bem como o chip superior **158**, o adesivo **156**, o chip inferior **150** e a compensação criada pelos amortecedores elétricos **152** (observados na **Figura 1c**).

Em uma realização de processo, uma encapsulação de pilha **162** foi preenchida para isolar a pilha de moldes misturados e evitar adicionalmente a movimentação dos fios unidos **160**. A encapsulação da pilha **162** pode também ser utilizada para proteger a pilha de moldes misturados contra riscos de manipulação e ambientais. A encapsulação da pilha **162** pode também ser utilizada para facilitar a transferência de calor da pilha de moldes misturados. Em uma realização, nenhuma encapsulação de pilha é utilizada.

Em uma realização, o chip inferior **150** é um processador e o chip superior **158** é um dispositivo de rádio frequência (RF). A pilha de moldes misturados pode ser utilizada em um comunicador sem fio (tal como um telefone celular), como um telefone inteligente.

A **Figura 1e** é uma elevação em seção cruzada de um aparelho de chips empilhados de pacote sobre pacote (PoP) **104** que foi montado com o aparelho ilustrado na **Figura 1d** após

processamento adicional de acordo com um exemplo de realização. O chip inferior 150 e o chip superior 158 são definidos na compensação do dispositivo de interposição 136 e um pacote superior 164 coincidiu com o lado superior 134 do dispositivo de interposição 130. O pacote superior 164 pode possuir um substrato de montagem 170 para comunicação para o chip inferior 150 e/ou para o chip superior 158. O pacote superior 164 é ilustrado como solução capacitadora de união de fios tal como para um fabricante de equipamento original. Dois dados unidos por fios são ilustrados no pacote superior 164. Um molde localizado na pacote superior 164 pode ser indicado como um dispositivo microeletrônico. Em uma realização, o aparelho de embalagens misturadas 103 ilustrado na **Figura 1d** é fornecido para acomodar um pacote superior 164 tal como para um telefone inteligente, em que os dispositivos microeletrônicos específicos de telefone inteligente encontram-se no pacote superior 164 e os dispositivos microeletrônicos de sustentação encontram-se na pilha de chip.

Em uma realização, um material de enchimento de pacote superior 172 estabiliza a união entre o dispositivo de interposição 130 e a pacote superior 164.

Pode-se observar que a pilha misturada do chip inferior 150 e do chip superior 158 foram acomodadas pela compensação do dispositivo de interposição 136, de tal forma que o pacote superior 164 não interfira com a pilha misturada. Consequentemente, o aparelho de chip empilhado PoP é montado com compensação do dispositivo de interposição suficiente 136 para acomodar altura de compensação da pilha de chips que pode variar, dependendo de uma aplicação específica.

A **Figura 2A** é uma elevação em seção cruzada de um substrato de montagem e aparelho de interposição 200 para um pacote de molde empilhado de acordo com um exemplo de realização. O aparelho 200 é similar ao aparelho 103 ilustrado na **Figura 1d** e foi processado de forma similar por meio do assento de um dispositivo de interposição 230 sobre um substrato de pacote 210.

É ilustrado um aparelho de chips empilhados 200. O aparelho de chips empilhados 200 inclui um chip inferior 250 e um chip superior 258. Em uma realização, o chip inferior 250 é um

processador e o chip superior **258** é um molde de memória que é acoplado por meio de tecnologia de conexão através de silício (TSV). Um único TSV **274** é detalhado no círculo tracejado. Em uma realização, o chip superior **258** é um cache de memória de nível 2 (L2) (em que L0 e L1 encontram-se dentro do processador **250**), tal como memória de acesso aleatório estática (SRAM) para o processador **250**. O chip inferior **250** e o chip superior **258** são 3D.

Consequentemente, o aparelho de chips empilhados **200** inclui o flip chip **250** montado sobre o substrato de pacote **210** e o chip acoplado a TSV **258** disposto acima do flip chip **250**. A altura de compensação **236** do dispositivo de interposição **230** acomoda, portanto, a altura da configuração de chips empilhados. O processamento do chip inferior **250** pode ser realizado por meio de qualquer realização descrita com relação ao chip inferior **150** ilustrado na **Figura 1c** e em outros pontos.

Em uma realização, o chip superior **258** é um molde de memória tal como um molde de memória de acesso aleatório (RAM) **258**. Em uma realização, o chip superior **258** é um molde de memória tal como um molde de memória de acesso aleatório dinâmica (DRAM) **258**. Em uma realização, o chip superior **258** é um molde de memória tal como um molde de memória de acesso aleatório estática (SRAM) **258**. Em uma realização, o chip superior **258** é um molde de memória tal como um molde de memória programável apagável (EPROM) **258**. Podem ser utilizadas outras configurações de molde de memória de acordo com uma aplicação específica.

Em uma realização, o chip superior **258** inclui uma marca de dispositivo de rádio frequência (RF). Em uma realização, o chip superior **258** inclui um dispositivo de rádio frequência para comunicação sem fio.

Em uma realização de processo, foi preenchida uma encapsulação de pilha **262** para isolar a pilha de chips. A encapsulação de pilha **262** pode também ser utilizada para proteger a pilha de chips contra riscos ambientais e de manipulação. A encapsulação de pilha **262** pode também ser utilizada para facilitar a transferência de calor para longe da pilha de chips. Em uma realização, não é utilizada encapsulação de pilha.

A **Figura 2b** é uma elevação em seção cruzada de um aparelho de chips empilhados PoP **201** que foi montado a partir do aparelho ilustrado na **Figura 2a** após processamento adicional de acordo com um exemplo de realização. O chip inferior **250** e o chip superior **258** são definidos dentro da compensação do dispositivo de interposição **236** e um pacote superior **264** coincidiu com o lado superior **234** do dispositivo de interposição **230**. O pacote superior **264** pode possuir um substrato de montagem **270** para comunicação para o chip inferior **250** e/ou para o chip superior **258**. O pacote superior é ilustrada como solução capacitadora de TSV, tal como para um fabricante de equipamento original. Em uma realização, o aparelho de pilha de chips **200** ilustrado na **Figura 2A** é fornecido para acomodar um pacote superior **264**, tal como para um telefone inteligente.

Pode-se observar que a pilha de chips do chip inferior **250** e do chip superior **258** foi acomodada pela compensação de dispositivo de interposição **236**, de tal forma que o pacote superior **264** não interfira com a pilha de chips.

Detalhes ilustrados e descritos com relação à **Figura 1e** podem também ser inferidos por meio da observação de estruturas e espaços similares ilustrados na **Figura 2b** quando apropriado.

Pode-se agora compreender que o processamento para atingir o aparelho de chips empilhados PoP **201** pode ser similar ao processamento para atingir o aparelho de chips empilhados PoP **104** ilustrado na **Figura 1e**.

Em um exemplo de realização, a densidade I/O entre o chip inferior **150** e o chip superior **158** encontra-se na faixa de 128 bits por molde (tal como quando o chip superior **258** for um molde DRAM) e 252 bits por molde. Em um exemplo de realização, a velocidade I/O entre o processador **250** e o chip subsequente **258** é de 10 Gb/s a 1 Tb/s (terabits por segundo). Ao longo de uma seção de extremidade de 10 mm do chip subsequente **250** na forma de dispositivo DRAM, a amplitude de banda total é de 160 Gb/s a 320 Gb/s. Como pacote, o aparelho PoP **201** possui amplitude de banda de pacote total de 640 Gb/s a 6400 Gb/s de acordo com uma realização, em que o processador **250** e o chip subsequente **258**

podem operar a 256 bits ou mais. A velocidade de I/O pode correr mais lentamente, abaixo de 10 Gb/s (tal como abaixo de 7 Gb/s), em que uma dada aplicação pode ser útil nessa faixa.

A **Figura 3a** é uma elevação em seção cruzada de um
5 aparelho de molde misturado **300** durante o processamento de acordo com um exemplo de realização. Um chip inferior **350** é colocado sobre um substrato de pacote **310** que pode ser similar ao substrato de pacote **110** ilustrado na **Figura 1c**. Em uma realização, o chip inferior **350** é um flip chip **350** que foi unido por meio de um
10 conjunto de bolas de chip, do qual um amortecedor elétrico é indicado com o algarismo **352**. Em uma realização, um enchimento inferior **354** sofreu fluxo para fortalecer a união entre o chip inferior **350** e o substrato de pacote **310**. Em uma realização de processamento, o refluxo dos amortecedores elétricos **352** é
15 conduzido durante a cura simultânea do enchimento inferior **354**.

O processamento do chip inferior **350** pode ser realizado por meio de qualquer realização descrita com relação aos chips inferiores **150**, **250** e em outros pontos ilustrados no presente relatório descritivo.

20 A **Figura 3b** é uma elevação em seção cruzada do aparelho ilustrado na **Figura 3a** após processamento adicional de acordo com uma realização. O aparelho **301** ilustrado na **Figura 3b** foi adicionalmente processado para atingir um aparelho de pilha misturada **301** que será parte de um aparelho de chips empilhados
25 PoP. O aparelho de pilha misturada **301** inclui um adesivo entre moldes **356** que foi formado sobre o chip inferior **350** e um chip superior **358** foi montado sobre o adesivo **356**. O chip superior **358** é sustentado pelo chip inferior **350**.

Em uma realização, o chip superior **358** é acoplado
30 ao substrato de pacote **310** por uniões de fios, uma das quais é indicada pelo algarismo de referência **360**. Consequentemente, o aparelho de pilha misturada **301** inclui um flip chip **350** montado sobre o substrato de pacote **310** e um chip unido por fios **358** disposto acima do flip chip **350**. A altura da compensação **336**
35 coincidirá com a altura compensada de um dispositivo de interposição em processamento adicional. Ficará agora claro que a

montagem da pilha misturada antecede a montagem de um dispositivo de interposição junto ao substrato de pacote **310**.

De forma similar à realização de aparelho de pilha de moldes misturados ilustrada na **Figura 1d**, o dispositivo de interposição a ser montado acomodará a altura da pilha de moldes misturados que inclui as uniões de fios **360**, bem como o chip superior **358**, o adesivo **356**, o chip inferior **350** e a compensação criada pelos amortecedores elétricos **352**. Em uma realização, não é utilizada nenhuma encapsulação de pilha.

Em uma realização, o chip inferior **350** é um processador e o chip superior **358** é um dispositivo de RF. A pilha de moldes misturados pode ser utilizada em um comunicador sem fio, tal como um telefone inteligente. Detalhes ilustrados e descritos com relação a realizações descritas anteriormente podem também ser deduzidos por meio da observação de espaços e estruturas similares ilustradas na **Figura 3b**, quando apropriado. Além disso, capacidades de amplitude de banda e I/O descritas anteriormente podem ser deduzidas com relação às realizações de chips empilhados PoP ilustradas e descritas na **Figura 3b**.

A **Figura 4** é uma elevação em seção cruzada de um aparelho de interposição **400** para um pacote de moldes empilhados de acordo com um exemplo de realização. O aparelho **400** é similar ao aparelho **200** ilustrado na **Figura 2a**, exceto pela condução da montagem de um dispositivo de interposição após a montagem dos dados empilhados **450** e **458**.

É ilustrado um aparelho de chip empilhado **400**. O aparelho de chip empilhado **400** inclui um chip inferior **450** e um chip superior **458**. Em uma realização, o chip inferior **450** é um processador e o chip superior **458** é um molde de memória que é acoplado por meio de tecnologia de conexão através de silício (TSV). Um TSV isolado **474** é detalhado no círculo tracejado. Em uma realização, o chip superior **558** é um cache de memória de nível 2 (L2) (em que L0 e L1 encontram-se dentro do processador **450**), tal como uma memória de acesso aleatório estática (SRAM) para o processador **450**. O processamento do chip inferior **450** pode ser realizado por meio de qualquer realização descrita com relação aos

chips inferiores **150**, **250** e **350** e ilustrados de outra forma no presente relatório descritivo.

Consequentemente, o aparelho de chips empilhados **400** inclui o flip chip **450** montado sobre o substrato de pacote **410** e o chip acoplado a TSV **458** disposto acima do flip chip **450**. A altura de compensação **436** dos chips empilhados **450** e **458** coincidirá com um dispositivo de interposição que será montado. O dispositivo de interposição acomodará, portanto, a altura da configuração de chips empilhados.

Em uma realização, o chip superior **458** é um molde de memória tal como um molde de memória de acesso aleatório (RAM) **458**. Em uma realização, o chip superior **458** é um molde de memória tal como um molde de memória de acesso aleatório dinâmica (DRAM) **458**. Em uma realização, o chip superior **458** é um molde de memória tal como um molde de memória de acesso aleatório estática (SRAM) **458**. Em uma realização, o chip superior **458** é um molde de memória tal como um molde de memória programável apagável (EPROM) **458**. Outras configurações de molde de memória podem ser utilizadas de acordo com uma aplicação específica.

Em uma realização, o chip superior **458** inclui uma marca de dispositivo de rádio frequência (RF). Em uma realização, o chip superior **458** inclui um dispositivo de rádio frequência para comunicação sem fio. Em uma realização de processo, uma encapsulação de pilha será preenchida no recesso a ser formado pelo dispositivo de interposição em volta da pilha de chips.

Detalhes ilustrados e descritos com relação a realizações descritas anteriormente podem também ser inferidos por meio da observação de espaços e estruturas similares ilustradas em **4**, quando apropriado. Além disso, capacidades de amplitude de banda e I/O descritas anteriormente podem ser deduzidas com relação às realizações de chips empilhados PoP ilustradas e descritas na **Figura 4**.

A **Figura 5** é uma elevação em seção cruzada de um aparelho de moldes misturados **500** que sustentará um aparelho de pacote sobre pacote de acordo com uma realização. O aparelho com moldes misturados **500** inclui um chip inferior **550**, um chip superior **558** e um chip intermediário **551**. O chip superior **558** e o

chip intermediário **551** são sustentados pelo chip inferior **550**. O chip inferior **550** é um flip chip que pode ser denominado primeiro chip, o chip intermediário **551** é um chip acoplado a TSV que pode ser denominado segundo chip **551** e o chip superior **558** é um chip
5 unido por fios que pode ser denominado chip subsequente **558**. Em uma realização, o número de chips acoplados a TSV dispostos imediatamente acima do chip inferior **550** encontra-se na faixa de 2 a 8, seguido pelo chip superior **556**. O processamento do chip inferior **550** pode ser realizado por meio de qualquer realização
10 descrita com relação aos chips inferiores ilustrados no presente relatório descritivo.

Em uma realização, o chip superior **558** é acoplado ao substrato de pacote **510** por uniões de fios, um dos quais é indicado pelo algarismo de referência **560**. A altura de compensação
15 **536** do dispositivo de interposição **530** acomoda, portanto, a altura da pilha de moldes misturados que inclui as uniões de fios **560** bem como o chip superior **558**, o chip intermediário **551**, o chip inferior **550** e a compensação criada pelos amortecedores elétricos e espaçadores e adesivos entre chips conforme ilustrado.

Em uma realização de processo, uma encapsulação de pilha **562** foi preenchida para isolar a pilha de moldes misturados e evitar adicionalmente a movimentação dos fios de união **560**. A encapsulação de pilha **562** pode também ser utilizada para proteger a pilha de moldes misturados contra riscos
25 ambientais e de manipulação. A encapsulação de pilha **562** pode também ser utilizada para facilitar a transferência de calor para longe da pilha com moldes misturados. Em uma realização, não se utiliza encapsulação de pilha.

Em uma realização, o primeiro chip **550** é um processador, o chip intermediário **551** é um chip RAM TSV e o chip superior **558** é um dispositivo de RF. A pilha de moldes misturados pode ser utilizada em um comunicador sem fio tal como um telefone inteligente.
30

Detalhes ilustrados e descritos com relação a realizações descritas anteriormente podem também ser deduzidos por meio de observação de estruturas e espaços similares ilustrados na **Figura 5**, quando apropriado. Além disso, capacidades de amplitude
35

de banda e I/O descritas anteriormente podem ser deduzidas com relação às realizações de chips empilhados PoP ilustradas e descritas na **Figura 5**.

A **Figura 6** é uma elevação em seção cruzada de um
5 aparelho de molde misturado **600** que sustentará um aparelho de
moldes misturados PoP de acordo com uma realização. O aparelho de
moldes misturados **600** inclui um chip inferior **650**, um chip
superior **659** e diversos chips intermediários **651**, **653** e **658**. O
chip superior **659** e os chips intermediários **651**, **653** e **658** são
10 sustentados pelo chip inferior **650**. O processamento do chip
inferior **650** pode ser realizado por meio de qualquer realização
descrita com relação aos chips inferiores ilustrados no presente
relatório descritivo.

O aparelho de molde misturado **600** é uma
15 realização com diversos chips TSV e diversos chips unidos por
fios. O chip inferior **650** é um flip chip que pode ser denominado
primeiro chip. O chip intermediário **651** é um chip acoplado a TSV
que pode ser denominado segundo chip **651**. O chip intermediário **653**
é um chip acoplado a TSV que pode ser denominado terceiro chip
20 **653**. O chip intermediário **658** é um chip unido por fio que pode ser
denominado quarto chip **658**. O chip superior **659** é um chip unido
por fio que pode ser denominado chip subsequente **659**. Em uma
realização, o número de chips acoplados a TSV dispostos
imediatamente acima do chip inferior **650** e abaixo do chip unido
25 por fios **658** encontra-se em uma faixa de 2 a 8.

Em uma realização, o chip unido por fio **658** e o
chip unido por fio **659** são acoplados ao substrato de pacote **610**
pelas uniões de fios **660** e **661**, respectivamente. A altura de
compensação **636** do dispositivo de interposição **630** acomoda,
30 portanto, a altura da pilha com moldes misturados que inclui as
uniões de fios **660** e **661**, bem como toda a pilha de chips e os
amortecedores elétricos, espaçadores e adesivos entre chips,
conforme ilustrado.

Em uma realização de processo, uma encapsulação
35 de pilha **662** foi preenchida para isolar a pilha de moldes
misturados e evitar ainda a movimentação dos fios de união **660** e
661. A encapsulação de pilha **662** pode também ser utilizada para

proteger a pilha de moldes misturados contra riscos ambientais e de manipulação. A encapsulação de pilha **662** pode também ser empregada para facilitar a transferência de calor para longe da pilha de moldes misturados. Em uma realização, não se utiliza
5 encapsulação de pilha.

Detalhes ilustrados e descritos com relação a realizações descritas anteriormente podem também ser indicados por meio da observação de estruturas e espaços similares ilustrados na **Figura 6** quando apropriado. Além disso, capacidades de amplitude
10 de banda e I/O descritas anteriormente podem ser deduzidas com relação às realizações de chips empilhados PoP ilustradas e descritas na **Figura 6**.

A **Figura 7** é uma elevação em seção cruzada de um aparelho de moldes misturados **700** que sustentará um aparelho de
15 pacote sobre pacote de acordo com uma realização. O aparelho de moldes misturados **700** inclui um chip inferior **750**, um chip superior **759** e diversos chips intermediários **751**, **753** e **758**. O chip superior **759** e os chips intermediários **751**, **753** e **758** são sustentados pelo chip inferior **750**. O aparelho de molde misturado
20 **700** é uma realização com diversos chips TSV e diversos chips unidos por fios em que um chip unido por fio encontra-se abaixo de um chip TSV.

O chip inferior **750** é um flip chip que pode ser denominado primeiro chip. O chip intermediário **751** é um chip
25 acoplado a TSV que pode ser denominado segundo chip **751**. O chip intermediário **758** é um chip unido por fio que pode ser denominado terceiro chip **758**. O chip intermediário **753** é um chip acoplado a TSV que pode ser denominado quarto chip **753**. O chip superior **759** é um chip unido por fio que pode ser denominado chip subsequente
30 **759**. Em uma realização, o segundo chip **751** é um chip de cache de memória que sustenta o chip inferior **750**. O processamento do chip inferior **750** pode ser realizado por meio de qualquer realização descrita com relação aos chips inferiores ilustrados no presente relatório descritivo.

35 Em uma realização, o quarto chip **753** é um chip de cache de memória TSV que sustenta o chip subsequente **759**. Em um exemplo de realização, o aparelho de molde misturado **700** é parte

de um aparelho de chips empilhados PoP tal como um telefone superinteligente. O chip inferior **750** na presente realização é um processador e o segundo chip **751** é um cache de memória. O chip intermediário **758** é um dispositivo unido por fios para processar
5 comunicações online. O chip superior **759** é um chip do sistema de posicionamento global (GPS) que é sustentado pelo quarto chip **753**, que age como cache para o chip do GPS **759**. Além disso, em um exemplo de realização, um pacote superior.

Em uma realização, o quarto chip **753** é utilizado
10 como suporte e interface entre o chip intermediário **758** e o chip superior **759**. O quarto chip **753**, por exemplo, possui um TSV que permite comunicação direta entre o chip superior **759** e o chip intermediário **758**.

Em uma realização, o chip unido por fio **758** e o
15 chip unido por fio **759** são acoplados ao substrato de pacote **710** por uniões de fios **760** e **761**, respectivamente. A altura de compensação **736** do dispositivo de interposição **730** acomoda, portanto, a altura da pilha de moldes misturados que inclui as uniões de fios **760** e **761**, bem como toda a pilha de chips,
20 amortecedores elétricos, espaçadores e adesivos entre chips conforme ilustrado.

Em uma realização de processo, uma encapsulação de pilha **762** foi preenchida para isolar a pilha de moldes misturados e evitar adicionalmente a movimentação dos fios de
25 união **760** e **761**. A encapsulação de pilha **662** pode também ser utilizada para proteger a pilha de moldes misturados contra riscos ambientais e de manipulação. A encapsulação de pilha **762** pode também ser utilizada para facilitar a transferência de calor para longe da pilha de moldes misturados. Em uma realização, não se
30 utiliza encapsulação de pilha.

Detalhes ilustrados e descritos com relação a realizações descritas anteriormente podem também ser deduzidos por meio da observação de estruturas e espaços similares ilustrados na **Figura 6**, quando apropriado. Além disso, as capacidades de
35 amplitude de banda e I/O descritas anteriormente podem ser deduzidas com relação às realizações de chips empilhados PoP ilustradas e descritas na **Figura 6**.

A **Figura 8** é um fluxograma de método e processo **800** de acordo com um exemplo de realização.

Em **810**, um processo inclui a formação de um dispositivo de interposição sobre um substrato de pacote. O
5 dispositivo de interposição é configurado para ter compensação que coincidirá com uma pilha de chips a ser colocada sobre o substrato de pacote.

Em **820**, o processo inclui a formação de uma pilha de chips sobre o substrato de pacote. Quando o processo **820**
10 preceder o processo **810**, o dispositivo de interposição é colocado sobre o substrato de pacote após a formação da pilha de chips. Quando o processo **820** seguir-se ao processo **810**, a pilha de chips é formada no interior de um recesso mantido pelo dispositivo de interposição. Em uma realização, o processo inicia-se em **810** e
15 termina em **820**.

Em **830**, o processo inclui o enchimento de uma encapsulação de pilha para isolar a pilha de chips. Em uma realização, o processo inicia-se em **810** e termina em **830**.

Em **840**, o processo inclui a formação de um pacote superior sobre o dispositivo de interposição. Em uma realização, o
20 processo inicia-se e termina em **840**.

A **Figura 9** é um esquema de um sistema de computador **900** de acordo com uma realização. O sistema de computador **900** (também denominado sistema eletrônico **900**) conforme
25 ilustrado pode incorporar um aparelho de chip empilhado PoP de acordo com qualquer das diversas realizações descritas e seus equivalentes, conforme detalhado no presente relatório descritivo. Em uma realização, o sistema eletrônico **900** é um sistema de computador que inclui um terminal de sistema **920** para acoplar
30 eletricamente os diversos componentes do sistema eletrônico **900**. O terminal do sistema **920** é um terminal isolado ou qualquer combinação de terminais de acordo com diversas realizações. O sistema eletrônico **900** inclui uma fonte de voltagem **930** que fornece energia para o circuito integrado **910**. Em algumas
35 realizações, a fonte de voltagem **930** fornece corrente para o circuito integrado **910** por meio do terminal de sistema **920**.

O circuito integrado **910** é acoplado eletricamente ao terminal do sistema **920** e inclui qualquer circuito ou combinação de circuitos de acordo com uma realização. Em uma realização, o circuito integrado **910** inclui um processador **912** que
5 pode ser de qualquer tipo. Da forma utilizada no presente, o processador **912** pode indicar qualquer tipo de circuito, tal como, mas sem limitações, um microprocessador, microcontrolador, processador gráfico, processador de sinais digitais ou outro processador. Em uma realização, realizações de SRAM são
10 encontradas em caches de memória do processador. Outros tipos de circuitos que podem ser incluídos no circuito integrado **910** são um circuito específico ou um circuito integrado específico de aplicação (ASIC), tal como um circuito de comunicações **914** para uso em dispositivos sem fio tais como telefones celulares, pagers,
15 computadores pessoais, rádios transceptores e sistemas eletrônicos similares. Em uma realização, o processador **910** inclui memória em molde **916** tal como memória de acesso aleatório estática (SRAM) e a SRAM pode incluir uma célula STRAM 6T com seções S/D independentes das regiões de acesso e retirada. Em uma realização, o processador
20 **910** inclui memória em molde embutida **916**, tal como memória de acesso aleatório dinâmica embutida (eDRAM).

Em uma realização, o sistema eletrônico **900** também inclui uma memória externa **940** que, por sua vez, pode incluir um ou mais elementos de memória apropriados para a
25 aplicação específica, tal como uma memória principal **942** na forma de RAM, um ou mais discos rígidos **944** e/ou um ou mais drives que manuseiam meios removíveis **946**, tais como disquetes, discos compacto (CDs), discos variáveis digitais (DVDs), drives de memória flash e outros meios removíveis conhecidos na técnica. A
30 memória externa **940** pode também ser memória embutida **948** tal como o molde microeletrônico embutido em um substrato de montagem de processador de acordo com uma realização.

Em uma realização, o sistema eletrônico **900** também inclui um dispositivo de visor **950** e uma saída de áudio
35 **960**. Em uma realização, o sistema eletrônico **900** inclui um dispositivo de entrada tal como um controlador **970** que pode ser um teclado, mouse, bola de rastreamento, controlador de jogo,

microfone, dispositivo de reconhecimento de voz ou qualquer outro dispositivo de entrada que introduza informações no sistema eletrônico 900.

Conforme exibido no presente, o circuito
5 integrado 910 pode ser implementado em uma série de realizações diferentes, que incluem um aparelho de chips empilhados PoP de acordo com qualquer uma das diversas realizações descritas e seus equivalentes, um sistema eletrônico, sistema de computador, um ou mais métodos de fabricação de circuitos integrados e um ou mais
10 métodos de fabricação de conjunto eletrônico que inclui um aparelho de chips empilhados PoP de acordo com qualquer uma das várias realizações descritas no presente nas diversas realizações e seus equivalentes reconhecidos na técnica. Os elementos, materiais, geometrias, dimensões e sequência de operações podem
15 todos variar para adequar-se a necessidades de acoplamento de I/O específicas, incluindo contagem de contato de conjuntos, configuração de contato de conjuntos para um molde microeletrônico embutido em um substrato de montagem de processador de acordo com qualquer uma das diversas realizações de aparelhos de chips
20 empilhados PoP descritas e seus equivalentes.

O resumo é fornecido para atender a 37 C. F. R. §1.72 (b), que exige um resumo que permita ao leitor determinar rapidamente a natureza e o alcance do relatório descritivo técnico. Ele é apresentado com a compreensão de que não será
25 utilizado para interpretar nem limitar o escopo ou o significado das reivindicações.

Na Descrição Detalhada acima, diversas características são agrupadas em uma única realização para fins de facilitar a descrição. Este método de descrição não deve ser
30 interpretado como refletindo uma intenção de que as realizações reivindicadas da presente invenção necessitam de mais características que as expressamente indicadas em cada reivindicação. Ao contrário, como refletem as reivindicações a seguir, o objeto da presente invenção permanece em menos que todas
35 as características de uma realização descrita isolada. Desta forma, as reivindicações a seguir são incorporadas pelo presente à

Descrição Detalhada, em que cada reivindicação subsiste por si própria como uma realização preferida separada.

Os técnicos no assunto compreenderão facilmente que podem ser realizadas diversas outras alterações de detalhes, 5 materiais e disposições das partes e etapas de método que foram descritas e ilustradas a fim de explicar a natureza da presente invenção, sem abandonar os princípios e o escopo da presente invenção, conforme expresso nas reivindicações anexas.

REIVINDICAÇÕES

1. Aparelho de pacote sobre pacote, compreendendo:

um substrato de pacote que inclui um lado de molde e um lado terrestre;

caracterizado por uma pilha de chips ser disposta sobre o lado do molde, em que a pilha de chips inclui um chip inferior disposto sobre o lado do molde e um chip superior disposto acima do chip inferior, em que o chip superior é sustentado pelo chip inferior e a pilha de chips possui uma altura de compensação; e

um dispositivo de interposição disposto sobre o lado do molde e em volta da pilha de chips, em que o dispositivo de interposição coincide com a altura de compensação.

2. Aparelho, de acordo com a reivindicação 1, **caracterizado** pelo fato de que o dispositivo de interposição possui um conjunto de grade de bolas e o aparelho inclui adicionalmente um pacote superior, em que o pacote superior inclui pelo menos um dispositivo microeletrônico e em que o pacote superior coincide com o conjunto de grade de bolas do dispositivo de interposição.

3. Aparelho, de acordo com a reivindicação 1, **caracterizado** pelo fato de que a pilha de chips inclui:

o chip inferior, que é um flip chip montado sobre o lado de molde do substrato; e

o chip superior, que é um chip unido por fio disposto sobre o flip chip.

4. Aparelho, de acordo com a reivindicação 1, **caracterizado** pelo fato de que a pilha de chips inclui:

o chip inferior, que é um flip chip montado sobre o lado de molde do substrato;

um segundo chip unido por fio, disposto acima do flip chip; e

o chip superior, que é um chip subsequente unido por fio disposto acima do segundo chip unido por fio.

5. Aparelho, de acordo com a reivindicação 1, **caracterizado** pelo fato de que a pilha de chips inclui:

o chip inferior, que é um flip chip montado sobre o lado de molde do substrato;

um segundo chip de tecnologia de conexão através de silício (TSV) disposto sobre o flip chip; e

5 o chip superior, que é um chip subsequente unido por fio disposto sobre o segundo chip TSV.

6. Aparelho, de acordo com a reivindicação 1, **caracterizado** pelo fato de que a pilha de chips inclui:

10 o chip inferior, que é um flip chip montado sobre o lado de molde do substrato;

um segundo chip de tecnologia de conexão através de silício (TSV), disposto sobre o flip chip;

um terceiro chip TSV, disposto sobre o segundo chip TSV; e

15 o chip superior, que é um quarto chip unido por fio disposto sobre o terceiro chip TSV.

7. Aparelho, de acordo com a reivindicação 1, **caracterizado** pelo fato de que a pilha de chips inclui:

20 o chip inferior, que é um flip chip montado sobre o lado de molde do substrato;

um segundo chip de tecnologia de conexão através de silício (TSV) disposto sobre o flip chip;

25 um terceiro chip TSV disposto sobre o segundo chip TSV, em que o terceiro chip TSV é uma série de chips TSV em uma faixa de 2 a 8 chips TSV; e

o chip superior é um chip subsequente unido por fio disposto acima do terceiro chip TSV.

8. Aparelho, de acordo com a reivindicação 1, **caracterizado** pelo fato de que a pilha de chips inclui:

30 o chip inferior, que é um flip chip montado sobre o lado de molde do substrato;

um segundo chip de tecnologia de conexão através de silício (TSV) disposto sobre o flip chip;

35 um terceiro chip TSV disposto acima do segundo chip TSV;

um quarto chip unido por fio disposto acima do segundo chip TSV; e

o chip superior é um chip subsequente unido por fio disposto acima do quarto chip unido por fio.

9. Aparelho, de acordo com a reivindicação 1, **caracterizado** pelo fato de que a pilha de chips inclui:

5 o chip inferior é um flip chip montado sobre o lado de molde do substrato;

um segundo chip unido por fio disposto acima do primeiro chip TSV;

10 um terceiro chip de tecnologia de conexão através de silício (TSV) disposto acima do segundo chip unido por fio; e

o chip superior é um chip subsequente unido por fio disposto acima do terceiro chip TSV.

11. Aparelho, de acordo com a reivindicação 1, **caracterizado** pelo fato de que a pilha de chips inclui:

15 o chip inferior, que é um flip chip montado sobre o lado de molde do substrato; e

o chip superior é um chip de tecnologia de conexão através de silício (TSV) disposto sobre o flip chip.

12. Aparelho, de acordo com a reivindicação 1, **caracterizado** pelo fato de que a pilha de chips inclui:

o chip inferior, que é um flip chip montado sobre o lado de molde do substrato;

25 o chip superior é um chip de tecnologia de conexão através de silício (TSV) subsequente disposto acima do flip chip; e

pelo menos um chip TSV disposto entre o chip inferior e o chip superior em uma faixa de 2 a 7.

13. Aparelho de chips empilhados de pacote sobre pacote, compreendendo:

30 um substrato de pacote que inclui um lado de molde e um lado terrestre;

uma pilha de chips disposta sobre o lado de molde, em que a pilha de chips inclui um chip inferior disposto sobre o lado de molde e um chip superior disposto acima do chip inferior, em que o chip inferior é sustentado pelo chip inferior e a pilha de chips possui uma altura de compensação;

caracterizado por compreender adicionalmente:

um dispositivo de interposição disposto sobre o lado de molde e em volta da pilha de chips, em que o dispositivo de interposição coincide com a altura de compensação; e

um pacote superior disposta sobre o dispositivo de interposição, em que o pacote superior inclui pelo menos um dispositivo microeletrônico.

14. Aparelho, de acordo com a reivindicação 13, **caracterizado** pelo fato de que a pilha de chips inclui:

o chip inferior é um flip chip montado sobre o lado de molde do substrato; e

o chip superior é um chip de tecnologia de conexão através de silício (TSV) disposto sobre o flip chip.

15. Aparelho, de acordo com a reivindicação 13, **caracterizado** pelo fato de que a pilha de chips inclui:

o chip inferior é um flip chip montado sobre o lado de molde do substrato;

o chip superior é um chip subsequente de tecnologia de conexão através de silício (TSV) disposto acima do flip chip; e

pelo menos um chip TSV disposto entre o chip inferior e o chip superior em uma faixa de 2 a 7.

16. Aparelho, de acordo com a reivindicação 13, **caracterizado** pelo fato de que a pilha de chips inclui:

o chip inferior, que é um flip chip montado sobre o lado de molde do substrato; e

o chip superior, que é um chip unido por fio disposto sobre o flip chip.

17. Aparelho, de acordo com a reivindicação 13, **caracterizado** pelo fato de que a pilha de chips inclui:

o chip inferior, que é um flip chip montado sobre o lado de molde do substrato;

um segundo chip unido por fio disposto sobre o flip chip; e

o chip superior é um chip subsequente unido por fio disposto acima do segundo chip unido por fio.

18. Método de montagem de um aparelho de chips empilhados de pacote sobre pacote, compreendendo:

montagem de um pacote superior com um conjunto de grade de bolas junto a um conjunto de grade de bolas coincidente de um aparelho de chips empilhados tridimensional (3D), **caracterizado** por o aparelho de chips empilhados 3D inclui:

5 um substrato de pacote que inclui um lado terrestre e um lado de molde;

uma pilha de chips disposta sobre o lado de molde, em que a pilha de chips possui uma altura de pilha; e

10 um dispositivo de interposição que inclui um lado de molde e um lado superior, em que o dispositivo de interposição produz uma altura de compensação que coincide com a altura da pilha e a montagem inclui o emparelhamento do pacote superior com o dispositivo de interposição.

19. Método, de acordo com a reivindicação 18, **caracterizado** pelo fato de que a pilha de chips é montada sobre o substrato de pacote antes da montagem do dispositivo de interposição ao substrato de pacote.

20. Método, de acordo com a reivindicação 18, **caracterizado** pelo fato de que o dispositivo de interposição é montado sobre o substrato de pacote antes da montagem do conjunto de chips ao substrato de pacote.

21. Método, de acordo com a reivindicação 18, **caracterizado** pelo fato de que inclui a formação de uma encapsulação de pilha sobre a pilha de chips.

25 22. Método, de acordo com a reivindicação 18, **caracterizado** pelo fato de que é formada a pilha de chips que inclui:

flip chip que monta um chip inferior sobre o lado de molde do substrato; e

30 união por fio que monta um chip superior acima do flip chip.

23. Método, de acordo com a reivindicação 18, **caracterizado** pelo fato de que é formada a pilha de chips que inclui:

35 flip chip que monta um chip inferior sobre o lado de molde do substrato;

união por fio que monta um segundo chip acima do chip inferior; e

união por fio que monta um chip superior acima do segundo chip.

5 24. Método, de acordo com a reivindicação 18, **caracterizado** pelo fato de que é formada a pilha de chips que inclui:

flip chip que monta um chip inferior sobre o lado de molde do substrato;

10 conexão através de silício (TSV) que monta um segundo chip acima do flip chip; e

união por fio que monta um chip subsequente na forma de chip superior acima do segundo chip.

15 25. Sistema de computação, **caracterizado** por compreender:

um substrato de pacote que inclui um lado de molde e um lado terrestre;

20 uma pilha de chips disposta sobre o lado de molde, em que a pilha de chips inclui um chip inferior disposto sobre o lado de molde e um chip superior disposto acima do chip inferior, em que o chip superior é sustentado pelo chip inferior e em que a pilha de chips possui uma altura de compensação;

25 um dispositivo de interposição disposto sobre o lado de molde e em volta da pilha de chips, em que o dispositivo de interposição coincide com a altura de compensação;

um pacote superior disposto sobre o dispositivo de interposição, em que o pacote superior inclui pelo menos um dispositivo microeletrônico; e

30 um abrigo de dispositivo que contém o pacote superior.

26. Sistema de computação, de acordo com a reivindicação 25, **caracterizado** pelo fato de que o sistema de computação é parte de um dentre um telefone celular, pager, computador portátil, computador de mesa e rádio transceptor.




Fig. 1a





Fig. 1b



104







Fig. 1e








Fig. 4




Fig. 5




Fig. 6






Fig. 7

*Fig. 8*

*Fig. 9*