



[12] 发明专利申请公开说明书

[21]申请号 95117369.3

[51]Int.Cl⁶

G06F 1/04

[43]公开日 1996 年 7 月 10 日

[22]申请日 95.9.29

[30]优先权

[32]94.9.30 [33]US[31]315783

[71]申请人 美国电报电话公司

地址 美国纽约

[72]发明人 格里高里·托马斯·布劳恩

拉马苏布拉马尼亚姆·拉马昌德兰

[74]专利代理机构 中国国际贸易促进委员会专利商
标事务所


代理人 郭晓梅

权利要求书 3 页 说明书 18 页 附图页数 9 页

[54]发明名称 精定时恢复电路

[57]摘要

本发明提出的对通过用频率为第一预定频率的数字时钟脉冲采样而从接收数据脉冲得出的已恢复数据信号进行重新定时的精定时恢复电路(200)包括一个与频率为比第一预定频率高的第二预定频率的过采样时钟连接的沿检测器(250),用来检测数字时钟脉冲的在时间上最接近所选接收数据脉冲沿的下一个时钟脉冲沿。按照所检测到的这时钟脉冲沿对已恢复数据信号进行重新定时就能减小已恢复数据信号的相位量化误差。



权 利 要 求 书

1. 一种集成电路,其特征是所述集成电路包括:

一个用来对从接收数据脉冲得出的已恢复数据信号进行重新定时的精定时恢复电路(如 200),所述精定时恢复电路包括:

一个数据脉冲沿检测器(如 250),所述沿检测器(如 250)与一个具有预定频率的一个互定时的时钟脉冲序列的过采样时钟连接,

所述沿检测器还用来检测在时间上最接近一个所选接收数据脉冲沿的下一个时钟脉冲沿。

2. 权利要求 1 所提出的精定时恢复电路(如 200),其中所述数据脉冲沿检测器(如 250)包括一个数据脉冲下降沿检测器(如 250)。

3. 权利要求 2 所提出的精定时恢复电路(如 200),其特征是其中所述数据脉冲下降沿检测器(如 250)包括两个触发器(如 10、30);

所述两个触发器(如 10、30)的每一个的数据口被连接,以便接收所述接收数据脉冲;

所述两个触发器(如 10、30)的每一个的时钟口被连接,以便接收所述过采样时钟提供的数字时钟脉冲;

所述两个触发器(如 10、30)连接起来,以使用所述两个触发器(如 10、30)中的至少一个触发器将一个接收数据脉冲的下降沿锁定在过采样时钟的一个时钟脉冲的上升沿和下降沿中的一个沿

上。

4. 权利要求 3 所提出的精定时恢复电路(如 200),其特征是所述精定时恢复电路还包括另外两个与前述两个触发器(如 10、30)连接的触发器(如 20、40);

这另外两个触发器(如 20、40)具有分别与前述两个触发器(如 10、30)的输出口相应连接的数据口和所连接以接收过采样时钟提供的时钟脉冲的时钟口,所述这两个触发器(如 20、40)与前述那两个触发器(如 10、30)连接起来,以便在采样时钟的时钟脉冲的上升沿提供前述那两个触发器(如 10、30)产生的输出信号。

5. 一种通过用第一预定频率的数字时钟脉冲进行采样减小从接收数据脉冲得出的已恢复数据信号的相位量化误差的方法,其特征是所述方法包括以下各个步骤:

用第二预定频率的数字时钟脉冲对接收数据脉冲进行采样,以便检测出数字时钟脉冲的在时间上最接近接收数据脉冲的一个所选沿的下一个时钟脉冲沿,所述第二预定频率高于所述第一预定频率;以及

按照所检测出的下一个时钟脉冲沿对已恢复数据信号进行重新定时。

6. 权利要求 5 所提出的方法,其特征是其中所述采样这个步骤包括对接收数据脉冲采样,以便检测出时间上最接近接收数据脉冲的一个所选沿的下一个时钟脉冲上升沿。

7. 权利要求 5 所提出的方法,其特征是其中所述采样这个步骤包括对接收数据脉冲采样,以便检测出时间上最接近接收数据脉冲的一个所选沿的下一个时钟脉冲下降沿。

8. 权利要求 5 所提出的方法,其特征是其中所述重新定时这个步骤包括将已恢复数据信号的一个沿与第二预定频率的时钟脉冲的沿对准,该沿对应于那个所检测到的时间上最接近接收数据脉冲的所选沿的下一个时钟脉冲沿。

9. 权利要求 5 所提出的方法,其特征是其中所述对接收数据脉冲采样这个步骤包括在第二预定频率数字时钟脉冲的上升沿和下降沿对接收数据脉冲进行采样。

10. 权利要求 5 所提出的方法,其特征是其中所述第二预定频率近似为所述第一预定频率的 M 倍, M 为一个正整数。

说明书

精定时恢复电路

本发明涉及时钟和数据的定时恢复,具体地说,涉及改善诸如可用于无线电通信的时钟和数据的定时恢复。

数据和时钟信号的恢复操作通常用于异步收发系统。一般来说,在这种系统中从输入或接收数据脉冲得出接收机定时基准,然后对接收数据脉冲重新定时,使之与所得出的接收机定时基准对准或同步。时钟恢复例如可通过模拟锁相环(*PLL*)或采用过采样时钟(本文中标为 *XCLK*)的数字数据、时钟恢复电路来实现。可谓过采样时钟是指时钟速率或采样速率比要接收的信号的标准载频高的基准时钟。由于种种原因,这种数字数据、时钟恢复电路往往要优于模拟 *RLL*。例如,可以不要求调整电压或电流控制的振荡器(*VCO/ICO*),定时恢复基本不会出现误锁现象,也不会受硅处理、温度和电源等变化的影响,这些只是列举的几个原因而已。此外,与模拟 *PLL* 相比,这种数字数据、时钟恢复电路的方案实现起来更为容易一些。

然而,这种数字数据、时钟恢复电路的相位量化误差或所产生的跳动在异步收发机中可能相当明显。通常,相位量化误差越小,则可达到的定时恢复越好。众所周知,过采样所引起的相位量化误差一般与过采样相比成反比。在本文中,过采样比定义为 *XCLK* 时钟脉冲频率(即过采样时钟频率)与输入或接收信号载频之比。因

此,增加过采样频率就可减小相位量化误差。然而,高频率的基准时钟源设计困难,而且要消耗较大的功率,这可能对电源,特别是在低电压环境下的电源,负担太重。因此就需要有一种减小数字数据、时钟恢复系统的相位量化误差的方法或技术,而不是简单地只增加过采样频率。

简要地说,按照本发明一个实施例所提出的集成电路的特征在于该集成电路包括一个用来对从接收数据脉冲得出的已恢复数据信号进行重新定时的精定时恢复电路。精定时恢复电路包括一个数据脉冲沿检测器,它与一个提供频率为预定频率的互计时时钟脉冲序列的过采样时钟连接,用来检测在所选的接收数据脉冲沿后时间上最接近所选接收数据脉冲沿的下一个时钟脉冲沿。

按照本发明另一个实施例的减小通过用在第一预定频率的数字时钟脉冲进行采样而从接收数据脉冲得出的已恢复数据信号的相位量化误差的方法包括下列步骤:用在第二预定频率(高于第一预定频率)的数字时钟脉冲对接收数据脉冲进行采样,检测出时间上最接近所选接收数据脉冲沿的下一个数字时钟脉冲沿;以及按照所检测到的该下一个时钟脉冲沿对已恢复数据信号进行重新定时。

在本说明书的最终部分具体指出了本发明的精神实质和所要求的专利保护范围。然而参照以下结合附图所作的详细说明可以对本发明的构成和工作原理以及本发明的特点、目的和优越之处有更深刻的了解。在这些附图中:

图 1 为含有本发明精定时恢复电路实施例的本发明定时恢复系统实施例的方框图;

图 2 和 11 为说明本发明精定时恢复电路的两个可替代的实施

例的工作情况的定时图；

图 3 为示出图 1 中本发明精定时恢复电路实施例详细情况的方框图；

图 4 为说明图 7 所示电路实施例工作情况的定时图；

图 5 和 6 分别为说明可用于本发明精定时恢复电路的数据脉冲沿检测器实施例部分工作情况的流程图和状态图；

图 7 为示出可用于本发明精定时恢复电路的数据脉冲沿检测器实施例部分电路图；

是图 8 和 9 分别为说明可用于本发明精定时恢复电路的更新控制电路实施例的工作情况的流程图和状态图；

图 10 为示出可用于本发明定时恢复系统的重新定时装置实施例部分电路图；以及

图 12 为示出本发明定时恢复系统的接收数据脉冲和已恢复数据信号。

图 1 所示的用于异步收发信机系统的本发明定时恢复系统包括一个第一(粗)定时恢复电路 100、一个第二(精)定时恢复电路 200 和一个重新定时装置 300。在本文中,所谓“精定时恢复电路”是指改善另一个定时恢复电路(如图 1 中的定时恢复电路 100)所执行的定时恢复的电路。如图 1 所示,定时恢复电路 100 由在预定过采样比(本文中标为 *OSAMP*)的过采样时钟 *XCLK* 驱动。此外,可以不用诸如 *XCLK* 那样的高频基准时钟来进行时钟和数据恢复。然而,如图 1 中的各信号所示,诸如图 1 中的电路 100 那样的定时恢复电路可以用 *XCLK* 时钟脉冲对所接收的正或负数据脉冲(在图 1 中分别标为 *SDP* 和 *SDN*)进行采样。这些数据脉冲可以是

一种具有一个上升沿和一个下降沿、且预定幅度的标准单极性信号脉冲。该电路还恢复定时基准(在图 1 中标为 *COUT*)，对所接收的正或负数据脉冲进行重新定时，使之与 *COUT* 基本同步。因此，这经重新定时的脉冲是从接收数据脉冲得出的，可以标为 *PDATA*、*NDATA*，如图 1 中所示。当然，可以理解，定时恢复电路 100 的接收数据的输入口指示了 *SDP* 和 *SDN* 的极性。*SDP* 和 *SDN* 信号可从 *AMI* 信号得出，如在“*MOS 传输集成电路数据手册*”(“*MOS Transmission IC's Databook 1991*”，*AT&T Microelectronics, Inc.*) 中所描述的那样，该手册在此列为参考文件。在本文中，*COUT*、*PDATA* 和 *NDATA* 统称为已恢复数据信号，而 *SDP* 和 *SDN* 称为接收数据脉冲。此外，*COUT* 称为已恢复时钟信号，而 *PDATA* 和 *NOATA* 分别称为从正和负接收数据脉冲得出的已恢复数据信号的经重新定时的部分。诸如 *SDP* 和 *SDN* 的接收数据脉冲的实施例如图 12 所示，但本发明的范围并不局限于此，所示信号仅为示例性的。此外，图 12 还示出了包括已恢复时钟信号 *COUT* 以及分别与接收数据脉冲 *SDP*、*SDN* 相应的数据脉冲 *PDATA*、*NDATA* 的已恢复信号。

如前面所指出的那样，减小已恢复数据信号相对于接收数据脉冲的相位量化误差的一种方法是增加 *XCLK* 提供的时钟脉冲的频率。这种方法的缺点是定时恢复电路 100 和配套的其余电路都要在加大的频率上高速工作。这通常会导致功耗增加，而且还可能产生其他一些技术设计问题。然而，如果采用按照本发明所提出的具有诸如图 1 中所示的精定时恢复电路 200 的定时恢复系统，就能不用增加 *XCLK* 的频率而达到减小已恢复数据信号相位量化误差的目的。

如图 1 所示,在这个实施例中,精定时恢复电路 200 由速度为 $XCLK$ 的 M 倍的外驱动时钟 $YCLK$ 驱动。在本文中 M 是一个正整数,但本发明并不局限于此。此外,虽然 $YCLK$ 的频率通常高于 $XCLK$ 的频率,但即使是 M 等于 1,本发明的精定时恢复电路仍可以减小相位量化误差。正如下面将要详细说明的那样, $YCLK$ 时钟脉冲与 $XCLK$ 时钟脉冲之间的相对频率关系可以用来改善精度以便及时判定接收数据脉冲沿甚至接收数据脉冲中心。

图 2 示出了一种实现方法。具体地说,如图所示,用 $YCLK$ 时钟脉冲的上升沿和下降沿对标为 $DATA$ 的数据脉冲信号或数据脉冲进行采样,以确定数据脉冲下降沿是接近 $YCLK$ 时钟脉冲的上升沿还是下降沿。当然,可以理解,虽然图 2 中仅示出了数据脉冲信号的一个下降沿,但这种方法也可以用于数据脉冲的上升沿,如图 11 所示。正如以下将要详细说明的那样,数据脉冲沿邻近信息一旦获得,形成信号,就可用来对从定时恢复电路 100 得到的已恢复数据信号重新定时。如图 2 所示, $YCLK$ 时钟脉冲的频率为 $XCLK$ 时钟脉冲的四倍,当然本发明并不局限于此。图 2 中的 $DATA A$ 为由 $XCLK$ 时钟脉冲采样的接收数据脉冲。由 $YCLK$ 时钟脉冲上升沿采样的接收数据脉冲标为 $DATA B$,而由 $YCLK$ 时钟脉冲下降沿采样的接收数据脉冲标为 $DATA C$ 。由图 2 显然可见,在这三个所示出的采样中,由 $YCLK$ 时钟脉冲上升沿对数据脉冲的采样所产生的对接收数据脉冲 $DATA$ 的相位量化误差最小。因此,通过对接收数据信号重新定时,使之与一个 $YCLK$ 时钟脉冲的上升沿同步,就可以减小该具体实施例中定时恢复电路 100 所产生的相位量化误差。此外,如果需要的话,还可以通过提高 $YCLK$ 时钟频率进一步减小

相位量化误差。图 11 示出了用这种方法处理一个接收数据脉冲的上升沿的情况。

图 2 示出了接收数据脉冲和过采样时钟 *YCLK* 可以用于获得一个脉冲沿邻近信号以减小与由定时恢复电路 100 产生的恢复数据信号有关的相位量化误差。如以下将详细说明的那样,提出了一种产生这个邻近信号的电路,但本发明并不局限于这种具体的实施方式。

图 3 更为详细地示出了图 1 中所示的本发明精定时恢复电路 200 的实施例。如图 3 所示,定时恢复电路 200 包括一个数据脉冲沿检测器 250。在本文中,“数据脉冲沿检测器”是指一种用来检测在所选的接收数据脉冲沿后时间上最接近所选接收数据脉冲沿的过采样时钟所提供的数字时钟脉冲的下一个时钟脉冲沿的电路。同样,它可以包括一个专门检测下一个上升的时钟脉冲沿或下一个下降的时钟脉冲沿的电路。如图所示,数据脉冲沿检测器 250 与提供预定过采样频率的时钟脉冲的过采样时钟 *YCLK* 连接。因此,数据脉冲沿检测器 250 适合接到定时恢复系统的一个信号通路上,以便取得接收数据脉冲。此外由图 3 还可看到,精定时恢复电路 200 还包括更新控制电路 350。正如下面将要详细说明的那样,在本发明精定时恢复电路的这个具体实施例中,更新控制电路 350 用来发出要求更新已恢复数据信号重新定时的信号。如果更新控制电路 350 发出信号要求更新,则已恢复数据信号按照数据脉冲沿检测器 250 提供的数据脉冲沿邻近信号重新定时。

提供这种更新控制电路的一个原因是在得到接收数据脉冲和得到已恢复数据信号之间存在定时延迟。具体地说,定时恢复电路

100 执行的处理引起一定的时间延迟,而当接收数据脉冲提供给定
时恢复电路 100 时,精定时恢复电路 200 同时也利用该接收数据脉
冲在这种情况下,精定时恢复电路 200 因此还具有更新控制电路,
用来发出信号,指示是否要对定时恢复电路 100 通过处理接收数
据脉冲而得到的已恢复数据信号重新定时,因为在这个具体实施例
中接收数据脉冲可能已经被提取邻近信号信息的数据脉冲沿检测
器 250 处理过了。因此,如图 1 和 3 中所示,定时恢复电路 100 向
精定时恢复电路 200 提供一个数据有效信号。如图 3 所示和下面详
细说明的那样,这个数据有效信号被更新控制电路 350 用来发出
信号,指示对已恢复数据信号的重新定时进行更新。图 1 还示出了
可以将 *COUT* 加到精定时恢复电路 200,但在图 3 中略去了这个细
节。如图 1 所示,更新控制电路 250 可以利用已恢复时钟信号
COUT 来解决由于加到重新定时装置 300 上各信号受到不同延迟
影响而可能引起的传播延迟问题。这个问题可以通过根据 *COUT* 信
号对更新进行定时来避免,虽然这种方法对于本发明的精定时恢复
电路或定时恢复系统来说不是必需的。采用这种方法,一直到用来
对已恢复数据信号重新定时的这些信号根据已恢复时钟信号
COUT 提供的定时都加到重新定时装置 300 并且比较稳定后才进
行一次更新。

更新控制电路 350 对已恢复数据信号重新定时产生的作用示
于图 3。如图 3 中所示和以下详细说明的那样,数据脉冲沿检测器
250 产生一个提供有关一个数据脉冲下降沿时间上接近 *YCLK* 时
钟信号的一个时钟脉冲的上升沿还是下降沿的信号信息的邻近信
号 *OR*。注意,不要将本文中的邻近信号 *OR* 与那种由常规数字逻辑

门所执行的逻辑与功能混为一谈。邻近信号 *OR* 指出了在数据脉冲下降沿后出现的下一个时钟脉冲沿是一个上升沿还是一个下降沿。这下一个时钟脉冲沿是由一个过采样时钟产生的。此外,更新控制电路 350 提供一个更新控制信号 *RFEN*。在本实施例中,邻近信号 *OR* 与更新控制信号 *RFEN* 组合成一个沿重新定时信号,在图 3 中标为 *RF*。在这个具体实施例中,当 *RFEN* 为低电平时,保持提供给重新定时装置 300 的最近 *RF* 值。因此,不对已恢复数据信号的重新定时进行更新。然而,当 *RFEN* 为高电平时,沿重新定时信号 *RF* 就被更新为数据脉冲沿检测器 250 提供的邻近信号 *OR* 的值。如图 1 中所示,重新定时装置 300 利用 *RF* 信号选择 *YCLK* 时钟脉冲沿,如图 10 所示那样提供给重新定时装置 300,用来对从定时恢复电路 100 得到的已恢复数据信号进行重新定时。在本文中,“重新定时装置”或“时钟、数据重新定时装置”指的是一种用来对已恢复数据信号进行重新定时的电路。在这个具体实施例中,重新定时装置 300 对已恢复数据信号进行重新定时,使之与由沿重新定时信号 *RF* 指示选择的 *YCLK* 时钟脉冲沿同步。

图 5 为示出用于本发明精定时恢复电路的数据脉冲沿检测器实施例部分工作情况的流程图。同样,图 6 为示出用于本发明精定时恢复电路的数据脉冲沿检测器实施例部分工作情况的状况图,而图 7 为示出用于本发明精定时恢复电路的数据脉冲沿检测器实施例部分电路图。虽然这流程图和状况图是涉及数据脉冲下降沿检测器的,但在另一种方法中也可以采用数据脉冲上升沿检测器。此外,图 7 所示的这个电路实施例可以用作一个数据脉冲上升沿检测器或一个数据脉冲下降沿检测器的一部分,这在下面将要详细说

明。

如图 5 所示,一个诸如图 7 所示的电路实施例进行复位后等待接收一个数据脉冲。如果接收到的数据脉冲是一个低电平信号(在流程图中用零表示),则按照对最近已恢复数据信号进行的重新定时对现行已恢复数据信号重新定时。这在流程图上表示为保持邻近信号 *OR* 的先前值,如以下将要详细说明的那样。否则,如果接收到的数据脉冲不是低电平,则电路将要检测数据脉冲下降沿,至少对于这个具体实施例来说是这样。因此,电路就等待数据脉冲下降沿。一旦检测到数据脉冲的下降沿,电路便确定这个数据脉冲下降沿是被 *YCLK* 时钟脉冲的上升沿还是下降沿首先检测到的。如果是被一个 *YCLK* 时钟脉冲的上升沿首先检测到,则将邻近信号置成高电平。否则,如果是被一个 *YCLK* 时钟脉冲的下降沿首先检测到,则将邻近信号置成低电平。现在参看图 7 所示的电路实施例,接收数据脉冲 *DATA* 以及由一个诸如外部驱动过采样时钟那样的过采样时钟提供的 *YCLK* 时钟脉冲都加到数据脉冲沿检测器 250 的“前端”部。

图 4 为示出四种类型输入数据脉冲或数据脉冲信号形式 *A*、*B*、*C*、*D* 和图 7 所示电路实施例产生的相应有关信号 *RS*、*FS*、*R*、*F* 时间关系的定时图。对于这个具体实施例,信号形式 *A* 和 *B* 称为下降沿在上升沿前(*FBR*)形式,这在本文中是指这两种信号形式的下降沿会被在一个 *YCLK* 时钟脉冲的上升沿前的一个 *YCLK* 时钟脉冲的下降沿“截获”或锁定的这种情况。因此,一个 *YCLK* 时钟脉冲的下降沿是在时间上最接近这数据脉冲下降沿的下一个时钟脉冲沿。类似,信号形式 *C* 和 *D* 称为上升沿在下降沿前(*RBF*)形式,这是指

这两种信号形式的下降沿会被在一个 *YCLK* 时钟脉冲的下降沿前的一个 *YCLK* 时钟脉冲的上升沿“截获”锁定的这种情况。

图 4 较为详细地示出了这四种信号形式以及相应一系列由包括在本发明精定时恢复电路的图 7 所示数据脉冲沿检测器电路实施例部分提供的信号。图 7 所示实施例包括用来提供指示时间上最接近数据脉冲下降沿的下一个时钟脉冲沿的信号。如图 3 中所示, 根据这个电路提供的信号而得出的邻近信号与从更新控制电路得到的 *RFEN* 信号组合后形成沿重新定时信号(*RF*), 输给重新定时装置 300。

如以下详细说明的那样, 图 7 所示实施例, 电路提供的信号序列指出了在时间上最接近数据脉冲信号下降沿的下一个时钟脉冲沿。这是由所示的触发器电路完成的。接收数据脉冲加到触发器 10 和 30 的数据(*D*)端口。*YCLK* 时钟信号加到触发器 30 的时钟(*CK*)端口, 而反相 *YCLK* 时钟信号加到触发器 10 的时钟(*CK*)端口。采用这种技术, 触发器 10 和 30 虽然单独是以 *YCLK* 时钟脉冲频率工作, 但合在一起却是以实际两倍 *YCLK* 时钟脉冲频率工作, 也就是说数据脉冲可在 *YCLK* 时钟脉冲的上升沿和下降沿分别由其中一个触发器锁存。因此, 在触发器 10 和 30 的输出(*Q*)口提供的信号产生了提供有关时间上最接近接收数据脉冲下降沿的下一个时钟脉冲沿的信号信息的信号。然而可以预料, 这些信号都是以两倍 *YCLK* 频率提供的。因此, 可以将图 7 中标为 *RS* 和 *FS* 的信号加到定时恢复系统的其余电路, 当然这些电路也要以两倍 *YCLK* 频率工作。一种改进的方法是象图中所示那样再加接触发器 20 和 40。触发器 20 和 40 有效地将触发器 10 和 30 提供的邻近信号的频率降

低一倍,从而在一个 *YCLK* 时钟脉冲的上升沿提供邻近信号,如图 4 所示。当然,本发明并不局限于这个具体实施例。

图 4 中示出了分别与信号形式 *A*、*B*、*C*、*D* 相应的各信号转移序列 *RS*、*FS*、*R*、*F*。图 6 这个状态图示出了如何利用图 7 所示电路实施例提供的这些信号来检测时间上最接近所选数据脉冲沿(在这个情况下是数据脉冲下降沿)的下一个时钟脉冲沿。现在可以理解,图 7 所示电路实施例也能用来实现数据脉冲上升沿检测器。虽然可以用相同的信号转移序列 *RS*、*FS*、*R* 和 *F*,但是在用这个电路实施例作为数据脉冲上升沿检测器时,应该采用与图 6 所示状态图不同的状态图。例如,在这样一个实施例中,信号形式 *A*、*C* 可以构成 *FBR* 形式,而信号形式 *B*、*D* 可以构成 *RBF* 形式。

如图 6 所示,状态图 255 包括四个状态,分别标为 251、252、253 和 254。根据本发明精定时恢复电路包括数字脉冲沿检测器的实施例,具体地说,以图 6 所示状态图为基础的数据脉冲下降沿检测器,可以象前面结合图 4 所作的说明那样检测出是 *RBF* 条件还是 *FBR* 条件。如果检测到 *RBF* 条件,则沿检测器就诸如图 3 所示那样向逻辑电路 450 提供一个高电平的 *OR* 邻近信号。相反,如果检测到 *FBR* 条件,则提供一个低电平的 *OR* 邻近信号。当然,如前面所作的说明那样,本发明并不局限于诸如在这个具体实施例中所采用的规定那样的具体信号规定。此外,如前面所述,在这个实施例中,这些信号提供了有关在时间上最接近接收数据脉冲下降沿的下一个 *YCLK* 时钟脉冲沿的信号信息。

对于用于本发明的精定时恢复电路的数据脉冲沿检测器这个具体实施例来说,按照图 6 这个状态图,输入信号是图 7 所示电路

实施例提供的 *R*、*F* 信号。此外，还可加有一个高位信号 *RESET*。输出信号如前面所述是邻近信号 *OR*。对于图 6 所示状态图，沿各状态转移弧线用规定“*R*、*F*/*OR*”定义在相应状态转移的输入/输出信号的值。

下面将较为详细地对图 6 中各状态的情况加以说明。

状态 254: 这是这个实施例的初始状态。在状态 254，邻近信号 *OR* 为高电平，指示是 *RBF* 的启动条件。当检测到一个数据脉冲的上升沿时，沿检测器转移到状态 253。此外，只要 *RESET* 有效或数据脉冲还是低电平，沿检测器就保持在这个状态。

状态 253: 这个状态表示已经接收到一个数据脉冲。只要这数据脉冲还是高电平，沿检测器就保持在这个状态。当检测到数据脉冲下降沿时，沿检测器根据检测到的是一个 *RBF* 条件还是 *FBR* 条件相应转移到状态 254 或 252。

状态 252: 这个状态除了是与 *RBF* 条件相应外与状态 254 相同。只要数据脉冲还是低电平，沿检测器就保持在这个状态。当检测到一个数据脉冲的上升沿时，沿检测器转移到状态 251。

状态 251: 这个状态表示已经检测到一个数据脉冲的上升沿。只要这数据脉冲还是高电平，沿检测器就保持在这个状态。当检测到数据脉冲下降沿时，沿检测器根据检测到的是一个 *RBF* 条件还是 *FBR* 条件相应转移到状态 254 或 252。

图 8 为示出诸如可用于本发明的精定时恢复电路的更新控制电路实施例的工作情况的流程图，图 9 为相应的状态图。可以理解，本发明并不局限于这些图的更新控制电路，甚至按照实施方式，本发明可以不用更新控制电路。对于这个实施例，如图 8 所示，只要

数据脉冲是低电平,更新控制电路就“复位”,即更新控制信号 *RFEN* 保持低电平。其作用是保持沿重新定时信号 *RF* 的当前值。这是在这种情况下所希望的,因为定时恢复系统在数据脉冲还是低电平的情况下没有得到辅助定时信号信息。然而,当接收数据脉冲为高电平时,电路等待诸如定时恢复电路 100 提供有效数据信号,如前面所述。如果接收到数据有效信号,更新控制电路就发出更新控制信号 *RFEN*,在这个实施例中是设置为高电平。然后,如图 3 所示,逻辑电路 450 根据更新控制信号 *RFEN* 将沿定时信号 *RF* 更新为邻近信号 *OR* 的值。经更新的沿重新定时信号 *RF* 加到重新定时装置 300,如图 1 所示。如前面所提出的那样,本发明并不局限于在这个实施例中所采用的具体信号规约。

如前面所指出的那样,图 9 是可用于本发明精定时恢复电路的更新控制电路实施例的状态图。如图 3 所示,更新控制电路的输入信号包括接收数据脉冲 *DATA*、从定时恢复电路 100 得到的数据有效信号 *DAV*、以及复位信号 *RESET*,而所提供的输出信号为更新控制信号 *RFEN*。对于图 9 所示的状态图,沿各状态转移弧利用“*DATA, DAV/RFEN*”规定定义在相应状态转移的输入/输出信号。

下面将较为详细地对各状态的情况加以说明。

状态 351:对于这个实施例,这为初始状态或缺省状态。在这个状态,更新控制电路等待接收数据脉冲或等待对刚接收到的数据脉冲的数据有效信号。此外,如果 *RESET* 有效或数据脉冲为低电平,则电路保持在这个状态。*RFEN* 的初始缺省值为低电平。当检测到一个数据脉冲的上升沿时,更新控制电路就转移到状态 352。在状

态 351,如果数据有效信号为高电平,而且又是与数据脉冲的下降沿或下个数据脉冲的上升沿同时接收到的,则更新控制电路向逻辑电路 450 提供作为高电平的更新控制信号 *RFEN*,以便更新沿重新定时信号 *RF*,然后转移到状态 355。

状态 352:这个状态表示数据脉冲已经开始,亦即已经检测到数据脉冲的一个上升沿。更新控制电路在这个状态等待一个有效数据脉冲。只要已经检测到一个数据脉冲上升沿而数据有效信号还是低电平,更新控制电路就保持在这个状态。如果在出现数据有效信号前检测到数据脉冲下降沿,则说明可能发生了一次“误操作(*glitch*)”因此,更新控制电路将转移到状态 354,准备进一步处理。在数据脉冲是高电平情况下,如果接收到数据有效信号,更新控制电路就转移到状态 353,表示已经接收到一个有效数据脉冲,在状态 353 等待数据脉冲结束。如果数据脉冲下降沿与数据有效信号一致,则更新控制电路转移到状态 355,将更新控制信号 *RFEN* 设置为高电平,指示要将沿重新定时信号 *RF* 更新为邻近信号 *OR* 的值。

状态 353:这个状态指示已经接收到数据有效信号。只要数据脉冲还是高电平;更新控制电路就保持在这个状态。当检测到数据脉冲的下降沿时,更新控制电路便转移到状态 355,将更新控制信号 *RFEN* 设置为高电平,指示要将沿重新定时信号 *RF* 更新为邻近信号 *OR* 的值。

状态 354:这个状态为更新控制电路提供了误操作拒绝或容忍的性能。如以上对状态 252 所作的说明那样,信号发生错误会使更新控制电路从状态 352 转移到这个状态。在这个状态,如果数据脉

冲是低电平,而且在一个 *YCLK* 周期内接收到的数据有效信号还是低电平,更新控制电路就转移到状态 351,确认是发生了一个信号错误。在本文中,这称为“误操作拒绝”。相反,如果数据脉冲是高电平而数据有效信号是低电平,则说明发来的数据脉冲只是短暂的闪烁一下后已恢复正常。在这种情况下,更新控制电路返回到状态 352。在本文中,这称为“误操作容忍”。当处在状态 354 时,如果数据有效信号与当前数据脉冲的下降沿或下一个数据脉冲的上升沿一致,更新控制电路便将更新控制信号 *RFEN* 设置为高电平,指示要更新沿重新定时信号 *RF*,然后转移到状态 355。

状态 355:这个状态标示一个有效数据脉冲结束。当处在这个状态时,一个低电平数据脉冲将使更新控制电路转移到状态 351,而一个高电平数据脉冲将使更新控制电路转移到状态 352。

图 3 所示的逻辑电路 450 例如可以是一个普通的触发器,邻近信号 *OR* 和更新控制信号 *RFEN* 分别加到这个触发器的数据(*D*)口和“使能”(*ENABLE*)口,而所产生的沿重新定时信号 *RF* 则由触发器的输出(*Q*)口输出。如前面所指出的那样,如果 *RFEN* 为低电平,沿重新定时信号 *RF* 就不更新到邻近信号 *OR* 的值。当然,本发明并不局限于此。

图 10 为重新定时装置 300 实施例部分的电路图。如图 1 和更详细一些的图 10 所示,沿重新定时信号 *RF* 和 *YCLK* 时钟脉冲都加到重新定时装置 300 上。此外,前面所述的已恢复数据信号也加到重新定时装置 300 上。根据这些信号,重新定时装置 300 可以对已恢复数据信号重新定时,使之与一个 *YCLK* 时钟脉冲的沿对准。图 10 所示的重新定时装置 300 部分示出了对已恢复时钟信号

COUT 重新定时的部分。虽然图 10 中没有示出,但对于信号 *PDATA* 和 *NDATA* 情况是相同的。如图所示,触发器 322 和 324 将信号 *COUT* 重新定时,使之分别与 *YCLK* 时钟脉冲的上升沿和 *YCLK* 时钟脉冲的下降沿同步。此外,这些这样或那样经重新定时的 *COUT* 信号实际上还根据沿重新定时信号 *RF* 由方框 326 组合成信号 *CKRT*。

诸如图 3 所示的本发明精定时恢复电路可以用来检测时间上最接近所选接收数据脉冲沿(如数据脉冲的上升沿或数据脉冲的下降沿)的下一个时钟脉冲沿。然而,本发明并不局限于这样利用一个时钟脉冲的上升沿和下降沿。例如,本发明的精定时恢复电路可以只检测时间上最接近所选接收数据脉冲沿的下一个时钟脉冲上升沿或是下一个时钟脉冲下降沿。这种本发明的实施例与提高 *XCLK* 时钟频率相比仍然有一系列优点,但与例如图 3 所示利用一个时钟脉冲的上升沿和下降沿的方法相比分辨力是降低了。

可以按以下方法来减小已恢复数据信号的相位量化误差。通过用在预定的第一频率的数字时钟脉冲(在本文中标为 *XCLK* 时钟脉冲)进行采样从接收数据脉冲得出已恢复数据信号。接收数据脉冲可以再用频率为第二预定频率的数字时钟脉冲(在本文中标为 *YCLK* 时钟脉冲)进行采样,便检测出第二预定频率数字时钟脉冲的在时间上最接近接收数据脉冲的一个所选沿的下一个时钟脉冲沿。这个所选沿可以包括数据脉冲的上升沿,也可以包括数据脉冲的下降沿。第二预定频率可以近似为第一预定频率的 M 倍, M 是一个正整数,但本发明并不局限于此。如前面所述,这可以用一个可用于本发明精定时恢复电路的数据脉冲检测器来实现。例如,在图

3 所示实施例中,邻近信号 *OR* 指示了在时间上最接近接收数据脉冲的所选沿的下一个时钟脉冲沿。

同样,可以对已恢复数据信号重新定时,使之与第二预定频率的数字时钟脉冲的一个时钟脉冲沿对准或同步。这个用来使接收数据信号对准或重新定时的时钟脉冲沿对应于那个所检测到的在时间上最接近接收数据脉冲的所选沿的下一个时钟脉冲沿。因此,按照作为在时间上最接近的下一个时钟脉冲沿检测的时钟脉冲沿对已恢复数据信号进行重新定时。这可以用诸如前面所述的实施例所采用的技术那样的多种方式来实现。在那个实施例中,重新定时装置 300 得到一个指示是根据一个 *YCLK* 时钟脉冲的上升沿还是根据一个 *YCLK* 时钟脉冲的下降沿对已恢复数据信号重新定时的沿重新定时信号 *RF*。一旦接收到诸如信号 *RF* 和 *YCLK* 时钟频率的时钟脉冲这些信号,重新定时装置 300 就将已恢复数据信号与一个 *YCLK* 时钟脉冲的由沿重新定时信号 *RF* 指明的这个时钟脉冲沿对准或同步。因此,将图 12 中所示的信号 *COUT*、*PDATA*、*NDATA* 都与一个 *YCLK* 时钟脉冲沿对准或同步,提供了经重新定时和数据信号。此外,如前面所指出的那样,在这个实施例中精定时恢复电路 200 还包括更新控制电路 350。在这个具体实施例中,更新控制电路 350 的作用是将重新定时处理步骤一直延迟到等数据脉冲有效(在这个具体实施例中由定时恢复电路 100 实施)后再执行。或者,例如在另一个实施例中,可以无论已恢复数据信是否有效就加以重新定时。

以上只是例示和说明了本发明的一些特点,对于熟悉本技术领域的人们来说可以进行种种修改、替代、变化或等效。因此,可以

理解所附各权利要求所提出的专利保护范围应包括所有根据本发明精神实质而进行的各种修改和变化。

图 1




图 2




图 3




图 7




图 10




图 4




图 5




图 6




图 9




图 8




图 11




图 12

