

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5381021号
(P5381021)

(45) 発行日 平成26年1月8日(2014.1.8)

(24) 登録日 平成25年10月11日(2013.10.11)

| | | |
|-------------------------|---------------|---------|
| (51) Int.Cl. | F I | |
| HO 1 L 21/336 (2006.01) | HO 1 L 29/78 | 6 1 6 K |
| HO 1 L 29/786 (2006.01) | HO 1 L 29/78 | 6 2 7 C |
| HO 1 L 21/288 (2006.01) | HO 1 L 21/288 | E |
| HO 1 L 29/417 (2006.01) | HO 1 L 29/50 | M |

請求項の数 7 (全 16 頁)

| | | | |
|-----------|-------------------------------|-----------|---|
| (21) 出願番号 | 特願2008-284062 (P2008-284062) | (73) 特許権者 | 000001270 |
| (22) 出願日 | 平成20年11月5日(2008.11.5) | | コニカミノルタ株式会社 |
| (65) 公開番号 | 特開2010-114182 (P2010-114182A) | | 東京都千代田区丸の内二丁目7番2号 |
| (43) 公開日 | 平成22年5月20日(2010.5.20) | (74) 代理人 | 100085501 |
| 審査請求日 | 平成23年5月9日(2011.5.9) | | 弁理士 佐野 静夫 |
| | | (74) 代理人 | 100128842 |
| | | | 弁理士 井上 温 |
| | | (72) 発明者 | 森本 隆史 |
| | | | 東京都日野市さくら町1番地コニカミノル タテクノロジーセンター株式会社内 |
| | | 審査官 | 鈴木 聡一郎 |

最終頁に続く

(54) 【発明の名称】 薄膜トランジスタの製造方法、及び薄膜トランジスタ

(57) 【特許請求の範囲】

【請求項1】

ゲート電極、ソース電極及びドレイン電極を備えた薄膜トランジスタの製造方法であって

前記ゲート電極を構成するためにパターン化された第1金属電極層を透明基板の上に形成する工程と、

前記ゲート電極をソース電極、ドレイン電極に対してそれぞれ絶縁するために、前記パターン化された第1金属電極層を含む前記透明基板の上に透明絶縁膜を成膜する工程と、
前記ソース電極及びドレイン電極を構成するためにパターン化された第2金属電極層を前記透明絶縁膜の上に形成する工程と、を備え、

前記パターン化された第2金属電極層を形成する工程は、
前記透明絶縁膜の上に感光性樹脂層を成膜した後、前記透明基板の背面より照射光を部分的に遮る少なくとも前記パターン化された第1金属電極層を介して前記感光性樹脂層に光を照射し、現像することで、前記感光性樹脂層を少なくとも前記パターン化された第1金属電極層のパターン形状を含む形状にパターン化する工程と、
パターン化された前記感光性樹脂層を含む前記透明絶縁膜の上に触媒担持層を形成した後、パターン化された前記感光性樹脂層を除去することで、前記触媒担持層をパターン化する工程と、

パターン化された前記触媒担持層の上に触媒型無電解めっきする工程と、を有することを特徴とする薄膜トランジスタの製造方法。

【請求項 2】

ゲート電極、ソース電極及びドレイン電極を備えた薄膜トランジスタの製造方法であって

前記ゲート電極を構成するためにパターン化された第1金属電極層を透明基板の上に形成する工程と、

前記ゲート電極をソース電極、ドレイン電極に対してそれぞれ絶縁するために、前記パターン化された第1金属電極層を含む前記透明基板の上に透明絶縁膜を成膜する工程と、

前記ソース電極及びドレイン電極を構成するためにパターン化された第2金属電極層を前記透明絶縁膜の上に形成する工程と、を備え、

前記パターン化された第2金属電極層を形成する工程は、

前記透明絶縁膜の上に感光性樹脂層を成膜した後、前記透明基板の背面より照射光を部分的に遮る少なくとも前記パターン化された第1金属電極層を介して前記感光性樹脂層に光を照射し、現像することで、前記感光性樹脂層を少なくとも前記パターン化された第1金属電極層のパターン形状を含む形状にパターン化する工程と、

前記透明絶縁膜の表面をエッチング処理することで、前記透明絶縁膜の上に触媒担持層を形成した後、パターン化された前記感光性樹脂層を除去することで、前記触媒担持層をパターン化する工程と、

パターン化された前記触媒担持層の上に触媒型無電解めっきする工程と、を有することを特徴とする薄膜トランジスタの製造方法。

【請求項 3】

前記触媒担持層は、前記透明絶縁膜とは異なる材料からなる薄膜であることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。

【請求項 4】

前記透明基板の背面より前記パターン化された第1金属電極層を介して前記感光性樹脂層に光を照射する際、所定のパターン形状を有する第1フォトマスクを介して前記透明基板の背面より光を照射することを特徴とする請求項1から3の何れか1項に記載の薄膜トランジスタの製造方法。

【請求項 5】

前記透明基板の背面より前記パターン化された第1金属電極層を介して前記感光性樹脂層に光を照射する際、所定のパターン形状を有する第2フォトマスクを介して前記感光性樹脂層の表面にも光を照射することを特徴とする請求項1から4の何れか1項に記載の薄膜トランジスタの製造方法。

【請求項 6】

前記透明絶縁膜の上に前記感光性樹脂層を成膜する際、部分的にパターン化して形成することを特徴とする請求項1から4の何れか1項に記載の薄膜トランジスタの製造方法。

【請求項 7】

請求項1から6の何れか1項に記載の薄膜トランジスタの製造方法を用いて製造されることを特徴とする薄膜トランジスタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、薄膜トランジスタの製造方法、及び薄膜トランジスタに関する。

【背景技術】

【0002】

近年、基板上に薄膜トランジスタ（以下、TFT：Thin Film Transistorとも記す）を形成する技術が大幅に進歩し、特にアクティブマトリクス型の大画面表示パネルの駆動素子への応用開発が進められている。表示パネルの要部は、多数の画素、及び配線群等から構成されている。画素は、印加される電圧または電流によって、光の透過率または反射率あるいは発光強度を変調する光変調素子、及び該光変調素子に印加される電圧または電流を制御する為の駆動素子等から構成されている。そして、近年では

10

20

30

40

50

このような駆動素子の代表的な素子としてTFTが用いられている。

【0003】

図11は、TFTの概略構成を示す断面模式図である。TFTは、基板Pの上に形成されたゲート電極Gに対して、絶縁膜IFを挟んで、互いに離間した状態でソース電極S、ドレイン電極Dが形成され、ソース電極Sとドレイン電極Dの間に半導体膜SFが形成された構成となっている。

【0004】

図12に、画素、及び画素を駆動する信号線の等価回路を示す。ゲートバスGB、ソースバスSB等の信号線は、通常金属薄膜で形成される為、Ag、Al、Cu等の導電率の高い材料を用いたとしても、非常に高い抵抗成分(信号線抵抗LR:数k ~ 数10k)を持つ。

10

【0005】

TFTは、通常少なくともフォトリソグラフィ法を用いて製造されるが、露光パターンの位置合せ誤差を考慮して、図11のt1部で示すようなソース電極Sとゲート電極G間の重なりや、ドレイン電極Dとゲート電極G間の重なりを設けるのが一般的である。しかしながら、この重なり部分t1が存在すると、寄生静電容量が発生する為、該寄生静電容量と前述の信号線抵抗LRとの間で生じる時定数により、TFTのスイッチング速度が低下する、という問題がある。

【0006】

一方、近年、無機材料に比べて材料選択幅が広く、また無機材料の場合の真空プロセスに比べて生産性の高い印刷、塗布といったプロセスを利用できる有機半導体材料を用いた有機薄膜トランジスタ(以下、OTFT:Organic Thin Film Transistorとも記す)の研究開発が鋭意行われている。OTFTは、その生産方法の利点を生かし、フィルム基板等の可撓性を持つ基板にも製造可能であるので、曲面ディスプレイへの応用等、駆動素子の新たな用途展開が期待されている。しかしながら、このようなOTFTは、製造プロセスにおいて基板が収縮やたわみ等の変形をすることがある為、既に基板上に形成された構造物の上に、フォトリソグラフィ法を用いて新たに構造物を形成しようとする際、容易に位置合せを行うことができないという問題がある。そこで、プロセスマージンをとる為、ソース電極Sとゲート電極G間の重なりや、ドレイン電極Dとゲート電極G間の重なりを大きくとる必要があるが、この場合も、前述と同様にTFT素子のスイッチング速度が低下する、という問題がある。

20

30

【0007】

そこで、このような問題に対応する為、種々の方法が検討されている。例えば、予め形成されたゲート電極をフォトリソグラフィ法の露光マスクとして用いて、ソース電極、ドレイン電極を形成する方法が知られている(特許文献1参照)。具体的には、ゲート電極、絶縁膜まで形成した基板に感光性レジストを塗布し、基板背面から光を照射し、レジストを感光させる。この為、基板、絶縁膜は透光性である必要がある。レジストとしてポジレジストを用いれば、現像プロセスで、光照射された部分は溶解される為、ゲート電極上のレジストのみが残存する。ここで、金属層をスパッタ法等の成膜技術を用いて成膜し、レジストを剥離(リフトオフ)すれば、レジストで覆われていなかった部分の金属層が残存する。こうすることで、ソース電極とゲート電極間の重なりや、ドレイン電極とゲート電極間の重なりを極力少なくするものである。

40

【特許文献1】特開2006-114581号公報

【発明の開示】

【発明が解決しようとする課題】

【0008】

しかしながら、特許文献1に記載の方法では、リフトオフで除去する金属層SDFにある程度の厚みがある(例えば、数10nm~数100nm)為、現像後のレジストパターンRは、金属層SDFの数倍の厚みが必要であり、かつ、断面形状が基板に近いほど狭くなる、図13で示すようないわゆる逆テーパ形状になっている必要がある。これは、リ

50

フトオフ工程で、金属層 S D F に邪魔されることなくレジストパターン R に直接リフトオフ作用が働く必要がある為である。そもそも逆テーパ形状の形成は、その出来栄がプロセス条件に大きく左右される為、プロセスにばらつきが生じると、特に大面積基板においては、逆テーパ形状の出来、不出来の分布が生じ、リフトオフによる電極（ソース電極 S ・ドレイン電極 D ）形成の歩留まりが悪化する。また、基板 P の背面からの露光では、レジストパターン R の底面（基板 P 側）は、ゲート電極 G の大きさがそのまま転写されるので、逆テーパ形状を形成するとレジストパターン R の上面は底面より大きくなる。この為、リフトオフにより電極（ソース電極 S ・ドレイン電極 D ）を形成した際、図 13 の t 2 部で示すように、ゲート電極 G よりも広い範囲で電極が基板に形成されないことになる。この場合、ソース電極 S とゲート電極 G 間やドレイン電極 D とゲート電極 G 間の重なりはなくなるが、ソース電極 S、ドレイン電極 D が、T F T のチャンネル領域から離間してしまう為、T F T の性能が大きく損なわれる。すなわち、従来の方法では、ソース電極 S とゲート電極 G 間の重なりや、ドレイン電極 D とゲート電極 G 間の重なりを極力少なくした電極を安定して形成することは困難であった。

【 0 0 0 9 】

本発明は、上記課題を鑑みてなされたもので、電極相互の相対位置関係を確保しながら、その形状を高精度、且つ安定して形成することができる薄膜トランジスタの製造方法、及び薄膜トランジスタを提供することを目的とする。

【課題を解決するための手段】

【 0 0 1 0 】

上記目的は、下記の 1 から 7 の何れか 1 項に記載の発明によって達成される。

【 0 0 1 1 】

1 . ゲート電極、ソース電極及びドレイン電極を備えた薄膜トランジスタの製造方法であって、

前記ゲート電極を構成するためにパターン化された第 1 金属電極層を透明基板の上に形成する工程と、

前記ゲート電極をソース電極、ドレイン電極に対してそれぞれ絶縁するために、前記パターン化された第 1 金属電極層を含む前記透明基板の上に透明絶縁膜を成膜する工程と、

前記ソース電極及びドレイン電極を構成するためにパターン化された第 2 金属電極層を前記透明絶縁膜の上に形成する工程と、を備え、

前記パターン化された第 2 金属電極層を形成する工程は、

前記透明絶縁膜の上に感光性樹脂層を成膜した後、前記透明基板の背面より照射光を部分的に遮る少なくとも前記パターン化された第 1 金属電極層を介して前記感光性樹脂層に光を照射し、現像することで、前記感光性樹脂層を少なくとも前記パターン化された第 1 金属電極層のパターン形状を含む形状にパターン化する工程と、

パターン化された前記感光性樹脂層を含む前記透明絶縁膜の上に触媒担持層を形成した後、パターン化された前記感光性樹脂層を除去することで、前記触媒担持層をパターン化する工程と、

パターン化された前記触媒担持層の上に触媒型無電解めっきする工程と、を有することを特徴とする薄膜トランジスタの製造方法。

【 0 0 1 2 】

2 . ゲート電極、ソース電極及びドレイン電極を備えた薄膜トランジスタの製造方法であって、

前記ゲート電極を構成するためにパターン化された第 1 金属電極層を透明基板の上に形成する工程と、

前記ゲート電極をソース電極、ドレイン電極に対してそれぞれ絶縁するために、前記パターン化された第 1 金属電極層を含む前記透明基板の上に透明絶縁膜を成膜する工程と、

前記ソース電極及びドレイン電極を構成するためにパターン化された第 2 金属電極層を前記透明絶縁膜の上に形成する工程と、を備え、

前記パターン化された第 2 金属電極層を形成する工程は、

10

20

30

40

50

前記透明絶縁膜の上に感光性樹脂層を成膜した後、前記透明基板の背面より照射光を部分的に遮る少なくとも前記パターン化された第1金属電極層を介して前記感光性樹脂層に光を照射し、現像することで、前記感光性樹脂層を少なくとも前記パターン化された第1金属電極層のパターン形状を含む形状にパターン化する工程と、

前記透明絶縁膜の表面をエッチング処理することで、前記透明絶縁膜の上に触媒担持層を形成した後、パターン化された前記感光性樹脂層を除去することで、前記触媒担持層をパターン化する工程と、

パターン化された前記触媒担持層の上に触媒型無電解めっきする工程と、を有することを特徴とする薄膜トランジスタの製造方法。

【0013】

3. 前記触媒担持層は、前記透明絶縁膜とは異なる材料からなる薄膜であることを特徴とする前記1に記載の薄膜トランジスタの製造方法。

【0014】

4. 前記透明基板の背面より前記パターン化された第1金属電極層を介して前記感光性樹脂層に光を照射する際、所定のパターン形状を有する第1フォトマスクを介して前記透明基板の背面より光を照射することを特徴とする前記1から3の何れか1項に記載の薄膜トランジスタの製造方法。

【0015】

5. 前記透明基板の背面より前記パターン化された第1金属電極層を介して前記感光性樹脂層に光を照射する際、所定のパターン形状を有する第2フォトマスクを介して前記感光性樹脂層の表面にも光を照射することを特徴とする前記1から4の何れか1項に記載の薄膜トランジスタの製造方法。

【0016】

6. 前記透明絶縁膜の上に前記感光性樹脂層を成膜する際、部分的にパターン化して形成することを特徴とする前記1から4の何れか1項に記載の薄膜トランジスタの製造方法。

【0017】

7. 前記1から6の何れか1項に記載の薄膜トランジスタの製造方法を用いて製造されることを特徴とする薄膜トランジスタ。

【発明の効果】

【0018】

本発明によれば、背面露光、現像により、少なくとも第1金属電極層のパターン形状が転写されてパターン化された感光性樹脂層を含む透明絶縁膜の上に形成された触媒担持層を、パターン化された感光性樹脂層をリフトオフすることでパターン化するようにした。これにより、パターン化された触媒担持層と、少なくともパターン化された第1金属電極層とは重なることはない。その後パターン化された触媒担持層の上に触媒型無電解めっきすることで第2金属電極層を形成するようにしたので、パターン化された第2金属電極層と、少なくともパターン化された第1金属電極層のパターンとは重なることはない。

【0019】

また、触媒担持層は、例えば、単分子膜やスライトエッチングで形成することができるので、その厚みを第2金属電極層の厚みよりも極めて薄くできる。これにより、従来のように、リフトオフする感光性樹脂層を逆テーパ形状にする必要がなく、また、感光性樹脂層自体の厚みも薄くできるので、第2金属電極層を高精度でパターン化することができる。

【0020】

これらにより、電極相互の相対位置関係を確保しながら、その形状を高精度、且つ安定して形成することができる。その結果、優れた特性の薄膜トランジスタを得ることができる。

【発明を実施するための最良の形態】

【0021】

10

20

30

40

50

以下図面に基づいて、本発明に係るTFTの製造方法、TFTの実施の形態を説明する。尚、本発明を図示の実施の形態に基づいて説明するが、本発明は該実施の形態に限られない。

【0022】

最初に、本発明の実施形態に係わるTFTの製造方法における基本工程を図1を用いて説明する。図1(a)~図1(i)は、TFT1の製造工程の概要を示す断面模式図である。

【0023】

最初に、透明基板Pの上に第1金属電極層GFを成膜する(図1(a))。透明基板Pの材料としては、例えばポリイミドやポリアミド、ポリエチレンテフタノール(PET)、
10 ポリエチレンナフタレート(PEN)、ポリエステルスルホン(PES)、ガラス等を用いることができる。第1金属電極層GFの成膜方法としては、スパッタ法、蒸着等を用いることができる。第1金属電極層GFの材料としては、Al、Au、Ag、Pt、Pd、Cu、Cr等を用いることができる。

【0024】

次に、第1金属電極層GFを、例えばフォトリソグラフィ法を用いてパターン化しゲート電極Gを形成する(図1(b))。

【0025】

次に、透明絶縁膜IFを成膜する(図1(c))。透明絶縁膜IFの成膜方法としては、
20 スパッタ法、蒸着、CVD法等を用いることができる。透明絶縁膜IFの材料としては、良好な絶縁性を有し、成膜時に、TFT1の半導体材料を劣化させない材料を用いることができる。半導体材料がa-Si、poly-Siの場合は、酸化ケイ素等の無機酸化物や、窒化ケイ素等の無機窒化物、あるいは、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、アクリロニトリル成分を含有する共重合体、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、シアノエチルプルラン、パリレン等の有機化合物を用いることができる。半導体材料が有機材料の場合は、ポリビニルアルコール、パリレン等の有機材料を用いることができる。さらには、ガスバリア性や電気絶縁性、成膜工程における半導体材料への影響を考慮して、有機材料と無機材料の複数層の重ね合わせとしてもよい。

【0026】

次に、ポジ型の感光性樹脂層RF(以下、レジストとも記す)を、例えば、スピンコート法、スリットコーター法、インクジェット法、スクリーン印刷法等を用いて成膜する(図1(d))。続いて透明基板Pの背面より光を照射し、感光性樹脂層RF感光させた後、
30 現像することで、フォトマスクとして作用するゲート電極Gのパターン形状が転写されてパターン化された感光性樹脂パターンRを形成する(図1(e))。

【0027】

次に、触媒担持層CFを成膜する(図1(f))。触媒担持層CFは、透明絶縁膜IFの表面に後述のパターン化された第2の金属電極層(ソース電極S・ドレイン電極D)を触媒型無電解めっきで形成する為の触媒を担持させる層である。触媒担持層CFの形成方法としては、単分子膜のような極薄膜をコーティングする方法、または透明絶縁膜IFの
40 表面をスライトエッチングする方法等を用いることができる。

【0028】

薄膜をコーティングする場合、その材料としては、例えば、アミノメチルトリメトキシシラン、アミノメチルトリエトキシシラン、アミノメチルトリブトキシシラン、アミノエチルトリメトキシシラン、アミノエチルトリエトキシシラン、アミノエチルトリプロボキシシラン、アミノエチルトリブトキシシラン、アミノプロピルトリメトキシシラン、アミノプロピルトリエトキシシラン等のアミノシランや、
50 -グリシドキシプロピルトリメトキシシラン、
-グリシドキシプロピルメチルジエトキシシラン、
-(3,4エポキシシクロヘキシル)エチルトリメトキシシラン等のエポキシシランや、
-メルカプトプロピルトリエトキシシラン、
-メルカプトトリエトキシシラン等のメルカプトシラン化合

物を用いることができる。

【0029】

次に、パターン化された感光性樹脂パターンRを剥離（リフトオフ）することで、触媒担持層CFをパターン化し触媒担持層パターンCを形成する（図1（g））。

【0030】

次に、パターン化された触媒担持層パターンCに触媒を担持させ、周知の無電解めっきすることで、ソース電極S・ドレイン電極Dを形成する（図1（h））。

【0031】

次に、半導体膜SFを成膜し（図1（i））、TF T1を完成させる。半導体膜SFの成膜方法としては、真空蒸着、スピコート法等を用いることができるが、スクリーン印刷、IJ法、マイクロコンタクトプリント、ディスペンサ、凸版、転写などの印刷法を用いると、塗布と同時にパターンニングもできる為、製造コストを低減することができ特に好適である。

10

【0032】

半導体膜SFの材料としては、多環芳香族化合物や共役系高分子等を用いることができるが、特に限定されない。高分子材料、オリゴマー、低分子材料でもよく、塗布後に分子が分子間相互作用により規則正しく配列し結晶となるものが特に好ましい。ペンタセン、ポルフィリン、フタロシアニン、オリゴチオフェン、オリゴフェニレン、ポリチオフェン、ポリフェニレン、及びこれら誘導体などを用いることができる。具体的には、ペンタセン、6,13-ビス（トリイソプロピルシリルエチニル）ペンタセン、テトラベンゾポルフィリン、ポリ（3-ヘキシルチオフェン）等を用いることができる。尚、半導体膜SFの材料は、有機材料に限定されることなく、無機材料を用いることもできる。また、最後に、半導体膜SFを外部雰囲気から遮断、保護する為に必要に応じて図示しないパッシベーション膜を成膜してもよい。

20

【0033】

このように本発明の実施形態に係わるTF T1の製造方法においては、背面露光、現象により、少なくともパターン化された第1金属電極層（ゲート電極G）のパターン形状が転写されてパターン化された感光性樹脂層Rを含む透明絶縁膜IFの上に形成された触媒担持層CFを、パターン化された感光性樹脂層Rをリフトオフすることでパターン化するようにした。これにより、パターン化された触媒担持層Cと、少なくともパターン化された第1金属電極層（ゲート電極G）とは重なることはない。その後パターン化された触媒担持層Cの上に触媒型無電解めっきすることで第2金属電極層を形成するようにしたので、パターン化された第2金属電極層（ソース電極S・ドレイン電極D）と、少なくともパターン化された第1金属電極層（ゲート電極G）のパターンとは重なることはない。

30

【0034】

また、触媒担持層CFは、単分子のような極薄膜や透明絶縁膜IFの表面をスライエッチングすることで形成できるので、その厚みを第2金属電極層の厚みよりも極めて薄くできる。これにより、従来のように、リフトオフする感光性樹脂層Rを逆テーパ形状にする必要がなく、また、感光性樹脂層RF自体の厚みも薄くできるので、第2金属電極層を高精度でパターン化することができる。

40

【0035】

これらにより、電極相互の相対位置関係を確保しながら、その形状を高精度、且つ安定して形成することができる。その結果、優れた特性のTF T1を得ることができる。

【0036】

ここで、露光方法の詳細について、図2～図5を用いて説明する。図2は、本発明の実施形態に係るTF T1の画素レイアウトの一例を示す平面模式図、図3は、背面露光による感光性樹脂層RFのパターン化を説明する平面模式図、図4は、背面露光、及び表面露光による感光性樹脂層RFのパターン化を説明する平面模式図、図5は、背面露光、及び一部パターン化された感光性樹脂層Raによる感光性樹脂層RFのパターン化を説明する平面模式図である。

50

【 0 0 3 7 】

透明基板 P の背面からの露光として、全面露光（透明基板 P の背面全面に均一に光を照射）をした場合、露光までに形成されていたゲート電極 G のパターン形状がそのまま感光性樹脂層 R F に転写されることになるが、この状態で後工程を続行すると、パターン化された感光性樹脂層 R が残存しない領域、すなわちゲート電極 G が形成されていなかった領域の真上にはソース電極 S ・ドレイン電極 D が形成され、感光性樹脂層 R が残存する領域、すなわちゲート電極 G が形成されていた領域の真上には、ソース電極 S ・ドレイン電極 D が形成されないことになる。この場合、ゲート電極 G と重なる領域でありながらソース電極 S ・ドレイン電極 D を形成したい領域や、ゲート電極 G が形成されていなかった領域でありながら、ソース電極 S ・ドレイン電極 D を形成したくない領域がある場合に対処できない。

10

【 0 0 3 8 】

具体的には、図 2 を用いて説明する。図 2 (a) は、電極配置の一例を示す平面模式図である。ゲート電極 G の上にソース電極 S が重なっている領域 A 1 や、ゲート電極 G が形成されていない、透明基板 P の上でありながらソース電極 S ・ドレイン電極 D が形成されていない領域 A 2 が存在する。図 2 (b) は、ゲート電極 G 、及び透明絶縁膜 I F が形成された後の透明基板 P を示しており、背面露光にゲート電極 G のパターン形状のみをフォトマスクとして用いて後の工程を進めると、ソース電極 S ・ドレイン電極 D は、図 2 (c) に示すようなパターン形状に形成されてしまう為、図 2 (a) に示すような所望の形状に形成することができない。

20

【 0 0 3 9 】

そこで、ゲート電極 G が形成されていない、透明基板 P の上でありながら、感光性樹脂層 R を残存させる方法として、透明基板 P の背面からの露光の際に全面均一ではなく、図 3 (a) に示すようなパターン形状のフォトマスク M 2 (第 1 フォトマスク) を用いてパターン露光する。この方法を用いれば、図 3 (c) に示すように、ゲート電極 G が形成されていない、透明基板 P の上であっても感光性樹脂層 R b を残存させることができるので、前述の領域 A 2 に最終的にソース電極 S ・ドレイン電極 D が形成されることはない。

【 0 0 4 0 】

一方、ゲート電極 G の真上でありながら、感光性樹脂層 R を残存させない方法として、以下の 2 つの方法がある。

30

【 0 0 4 1 】

1 . 透明基板 P の背面からの露光の際、透明基板 P の表面からもパターン露光する。

【 0 0 4 2 】

2 . 感光性樹脂層 R a をスピンコート法ではなく、インクジェット法や μ コンタクトブリント法、スクリーン印刷法等を用いて、パターン塗布することで、ゲート電極 G の直上でありながら、感光性樹脂層 R を残存させたくない領域に予め感光性樹脂層 R a がつかないようにする。

【 0 0 4 3 】

1 項について、図 4 を用いて説明する。背面露光でパターン化された図 4 (a) に示す感光性樹脂層 R b に、図 4 (b) に示すようなパターン形状のフォトマスク M 5 (第 2 フォトマスク) を用いて透明基板 P の表面からさらに追加露光し、現像することで、図 4 (c) に示すような形状の感光性樹脂パターン R が得られ、前述の領域 A 1 の感光性樹脂パターン R b を除去することができる。

40

【 0 0 4 4 】

2 項について、図 5 を用いて説明する。図 5 (a) に示すゲート電極 G の上に、図 5 (b) に示すようなパターン形状の感光性樹脂層 R a を塗布する。そして図 5 (d) に示すようなパターン形状のフォトマスク M 2 を用いて透明基板 P の背面から露光し、現像することで、図 5 (e) に示すようなパターン形状の感光性樹脂層パターン R が得られる。尚、これは、前述の図 4 (c) の場合と同じ形状のパターンである。

【 0 0 4 5 】

50

ここで、前述の図2(a)で示した電極配置のTFT1の製造工程の一例を図6～図8を用いて説明する。各図(図6(a)～図6(f)、図7(a)、図7(b)、図8(a)～図8(d))において、上図は平面模式図、下図は上図におけるA-B-A断面模式図である。尚、以下の説明において、各種部材の成膜方法、材料等は、前述の基本工程の場合と略同様なのでその詳細は省略する。

【0046】

最初に、透明基板Pの上に第1金属電極層GFをスパッタ法、蒸着等を用いて成膜する(図6(a))。

【0047】

次に、第1金属電極層GFを、フォトリソグラフィ法を用いてパターン化しゲート電極Gを形成する(図6(b))。

10

【0048】

次に、透明絶縁膜IFをスパッタ法、蒸着、CVD法等を用いて成膜する(図6(c))。

【0049】

次に、ポジ型の感光性樹脂層RFを、スピコート法、スリットコーター法、インクジェット法、スクリーン印刷法等を用いて成膜する(図6(d))。スピコート法、スリットコーター法を用いた場合は、透明基板Pの全面に感光性樹脂層RFが成膜されるが、インクジェット法、スクリーン印刷法を用いた場合は、所定の領域にのみ感光性樹脂層Raを成膜することができる。

20

【0050】

透明基板Pの全面に感光性樹脂層RFを形成した場合(図6(d))は、続く工程で、透明基板Pの背面より光を照射し、感光性樹脂層RFを感光させる。その際、前述のフォトマスクM2を用いてパターン露光する(図6(e))。さらに透明基板Pの表側より光を照射し、感光性樹脂層RFを感光させる。その際、前述のフォトマスクM5を用いてパターン露光する(図6(f))。尚、透明基板Pの背面からの露光と、表面からの露光はその順序が入れ替わってもよい。

【0051】

一方、所定の領域にのみ感光性樹脂層Raを形成した場合(図7(a))は、続く工程で、透明基板Pの背面より光を照射し、感光性樹脂層Raを感光させる。その際、前述のフォトマスクM2を用いてパターン露光する(図7(b))。尚、この場合は、図6(f)に相当する工程は省略できる。

30

【0052】

次に、露光された感光性樹脂層RFまたは感光性樹脂層Raを現像することで、パターン化された感光性樹脂パターンRを形成する(図8(a))。

【0053】

次に、触媒担持層CFを、薄膜コーティング法または透明絶縁膜IFの表面のスライトエッチングにより少なくとも透明絶縁膜IFの上に形成する(図8(b))。薄膜コーティング法の場合は、アミノメチルトリメトキシシラン等、前述の化学材料の溶液に透明基板Pを浸漬し、洗浄して乾燥する。透明絶縁膜IFの表面をスライトエッチングすることで形成する場合は、エッチング液に浸漬し、洗浄して乾燥する。

40

【0054】

次に、パターン化された感光性樹脂パターンRを剥離(リフトオフ)することで、触媒担持層CFをパターン化し触媒担持層パターンCを形成する(図8(c))。

【0055】

次に、パターン化された触媒担持層パターンCに触媒を担持させ、無電解めっきすることで、ソース電極S・ドレイン電極Dを形成する(図8(d))。このようにして、図2(a)で示した電極配置を形成することができる。

【0056】

このように、このように本発明の実施形態に係わるソース電極S・ドレイン電極Dの形

50

成方法においては、ゲート電極Gをフォトマスクとした背面露光のみならず、フォトマスクM2を用いた背面露光、フォトマスクM5を用いた表面露光等を併用することで、所望の形状のソース電極S・ドレイン電極Dを形成することができる。

【0057】

(実施例1)

実施例1によるソース電極S・ドレイン電極Dの形成方法を図9を用いて説明する。図9(a)~図9(f)は、ソース電極S・ドレイン電極Dの形成工程の概要を示す平面模式図である。本実施例は、露光方法として表面露光の併用、触媒担持層CFの形成方法として薄膜コーティング法を用いるものである。

【0058】

最初に、ガラス基板(透明基板P)の表面に、スパッタ法を用いてCrを50nmの膜厚で成膜した後、フォトマスクM1(図9(x))を用いたフォトリソグラフィ法を用いてパターン化しゲート電極Gを形成した(図9(a))。

【0059】

次に、TEOS-CVD法を用いてSiO₂を300nmの膜厚で成膜した(透明絶縁膜IF)。

【0060】

次に、スピンコート法を用いてポジ型の感光性樹脂を塗布(感光性樹脂層RF)した後、透明基板Pの背面から、フォトマスクM2(図9(y))を用いてパターン露光した。続いて透明基板Pの表面から、フォトマスクM3(図9(z))を用いてパターン露光した。

【0061】

次に、露光された感光性樹脂層RFを現像することで、パターン化された感光性樹脂パターンRを形成した(図9(b))。図9(c)に感光性樹脂パターンRの下に形成されているゲート電極Gも含めた態様を示す。

【0062】

次に、透明基板Pをアミノプロピルトリエトキシシランのエタノール溶液に浸漬して、透明絶縁膜IFの表面に単分子膜を形成(触媒担持層CF)した後、パターン化された感光性樹脂パターンRを剥離することで、触媒担持層CFをパターン化し触媒担持層パターンCを形成した。

【0063】

次に、乾燥後、塩化パラジウム塩酸溶液に浸漬し触媒化した。続いて、次亜リン酸ソーダ水溶液に浸漬して、触媒活性化を行った後、めっき浴に浸してめっき膜を形成することで、Au金属膜(ソース電極S・ドレイン電極D)を50nmの膜厚で形成した(図9(d))。図9(e)にソース電極S・ドレイン電極Dの下に形成されているゲート電極Gも含めた態様を示す。また、図9(f)に図9(e)におけるゲート電極G周縁のA-A断面を示す。図9(f)に示すように、ゲート電極Gとソース電極S・ドレイン電極Dとの重なりがないので、この領域の寄生静電容量を大きく抑制することができた。

【0064】

(実施例2)

実施例2によるソース電極S・ドレイン電極Dの形成方法を前述の図9を用いて説明する。本実施例は、露光方法として表面露光の併用、触媒担持層CFの形成方法としてスライトエッチングを用いるものである。

【0065】

最初に、ガラス基板(透明基板P)の表面に、スパッタ法を用いてCrを50nmの膜厚で成膜した後、フォトマスクM1(図9(x))を用いたフォトリソグラフィ法を用いてパターン化しゲート電極Gを形成した(図9(a))。

【0066】

次に、スピンコート法を用いてポリイミド溶液を塗布し、焼成することでポリイミド膜を500nmの膜厚で成膜した(透明絶縁膜IF)。

10

20

30

40

50

【 0 0 6 7 】

次に、スピンコート法を用いてポジ型の感光性樹脂を塗布（感光性樹脂層 R F）した後、透明基板 P の背面から、フォトマスク M 2（図 9（ y ））を用いてパターン露光した。続いて透明基板 P の表面から、フォトマスク M 3（図 9（ z ））を用いてパターン露光した。

【 0 0 6 8 】

次に、露光された感光性樹脂層 R F を現像することで、パターン化された感光性樹脂パターン R を形成した（図 9（ b ））。図 9（ c ）に感光性樹脂パターン R の下に形成されているゲート電極 G も含めた態様を示す。

【 0 0 6 9 】

次に、透明基板 P をクロム酸 - リン酸 - 硫酸水溶液に浸漬して、透明絶縁膜 I F の表面をエッチングすることで触媒担持層 C F を形成した後、パターン化された感光性樹脂パターン R を剥離することで、触媒担持層 C F をパターン化し触媒担持層パターン C を形成した。

【 0 0 7 0 】

その後、実施例 1 の場合と同様にして、 A u 金属膜（ソース電極 S ・ドレイン電極 D）を 5 0 n m の膜厚で形成した（図 9（ d ））。このような方法においても、実施例 1 の場合と同様に寄生静電容量を大きく抑制することができた。

【 0 0 7 1 】

（実施例 3）

実施例 3 によるソース電極 S ・ドレイン電極 D の形成方法を図 1 0 を用いて説明する。図 1 0（ a ）～図 1 0（ f ）は、ソース電極 S ・ドレイン電極 D の形成工程の概要を示す平面模式図である。本実施例は、感光性樹脂層 R a のパターン塗布、触媒担持層 C F の形成方法に薄膜コーティング法を用いるものである。

【 0 0 7 2 】

最初に、実施例 1 の場合と同様の工程を経て、ゲート電極 G が形成された透明基板 P の上に S i O ₂ を 3 0 0 n m の膜厚で成膜した（透明絶縁膜 I F）。

【 0 0 7 3 】

次に、インクジェット法を用いてポジ型の感光性樹脂を図 1 0（ y ）に示すようなパターンに塗布（感光性樹脂層 R a）した後、透明基板 P の背面から、フォトマスク M 2（図 1 0（ z ））を用いてパターン露光した。続いて透明基板 P の表面から、フォトマスク M 3（図 9（ z ））を用いてパターン露光した。

【 0 0 7 4 】

次に、露光された感光性樹脂層 R a を現像することで、パターン化された感光性樹脂パターン R を形成した（図 1 0（ b ））。

【 0 0 7 5 】

その後、実施例 1 の場合と同様にして、 A u 金属膜（ソース電極 S ・ドレイン電極 D）を 5 0 n m の膜厚で形成した（図 1 0（ d ））。このような方法においても、実施例 1 の場合と同様に寄生静電容量を大きく抑制することができた。

【 図面の簡単な説明 】

【 0 0 7 6 】

【図 1】本発明の実施形態に係る T F T の製造工程の概要を示す断面模式図である。

【図 2】本発明の実施形態に係る T F T の画素レイアウトを示す平面模式図である。

【図 3】本発明の実施形態に係る背面露光による感光性樹脂層のパターン化を説明する平面模式図である。

【図 4】本発明の実施形態に係る背面露光、及び表面露光による感光性樹脂層のパターン化を説明する平面模式図である。

【図 5】本発明の実施形態に係る背面露光、及び一部パターン化された感光性樹脂層による感光性樹脂層のパターン化を説明する平面模式図である。

【図 6】本発明の実施形態に係る T F T の製造工程 1 を示す模式図である。

10

20

30

40

50

【図 7】本発明の実施形態に係る T F T の製造工程 1 を示す模式図である。

【図 8】本発明の実施形態に係る T F T の製造工程 2 を示す模式図である。

【図 9】本発明の実施例 1、及び実施例 2 による T F T の製造工程を示す模式図である。

【図 10】本発明の実施例 3 による T F T の製造工程を示す模式図である。

【図 11】従来の T F T の概略構成を示す断面模式図である。

【図 12】画素、及び画素を駆動する信号線の等価回路を示す模式図である。

【図 13】従来の方法によって形成されるソース・ドレイン電極とゲート電極との位置関係を示す断面模式図である。

【符号の説明】

【 0 0 7 7 】

1 T F T

C 触媒担持パターン

C F 触媒担持層

D ドレイン電極

G ゲート電極

G B ゲートバス

G F 第 1 金属電極層

I F 透明絶縁膜

L R 信号線抵抗

O D 光変調素子

P 透明基板

R 感光性樹脂パターン（レジストパターン）

R F 感光性樹脂層（レジスト）

S ソース電極

S B ソースバス

S D F 金属層（第 2 金属電極層）


S F 半導体膜

M 1、M 2、M 3、M 5 フォトマスク


10

20


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【 図 9 】




【 図 10 】




【 図 11 】



【 図 13 】



【 図 12 】



フロントページの続き

- (56)参考文献 特開2007-059893(JP,A)
特開2008-106345(JP,A)
特開2003-213436(JP,A)
特開2005-336600(JP,A)
特開平06-214259(JP,A)
国際公開第2007/110671(WO,A1)
特開平07-273346(JP,A)
特開2001-313422(JP,A)

(58)調査した分野(Int.Cl., DB名)

- H01L 21/28 - 21/288
H01L 21/3205 - 21/3213
H01L 21/329
H01L 21/336
H01L 21/44 - 21/445
H01L 21/768
H01L 23/522
H01L 23/532
H01L 27/28
H01L 29/40 - 29/49
H01L 29/786
H01L 29/872
H01L 51/00
H01L 51/05 - 51/40