

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6695805号
(P6695805)

(45) 発行日 令和2年5月20日 (2020.5.20)

(24) 登録日 令和2年4月24日 (2020.4.24)

| | |
|-------------------------|---------------------|
| (51) Int. Cl. | F I |
| GO 6 F 21/73 (2013.01) | GO 6 F 21/73 |
| HO 1 L 21/822 (2006.01) | HO 1 L 27/04 U |
| HO 1 L 27/04 (2006.01) | HO 4 L 9/00 6 2 1 Z |
| HO 4 L 9/10 (2006.01) | HO 4 L 9/00 6 7 3 C |
| HO 4 L 9/32 (2006.01) | |

請求項の数 19 (全 19 頁)

| | | | |
|--------------------|-------------------------------|-----------|---------------------|
| (21) 出願番号 | 特願2016-552915 (P2016-552915) | (73) 特許権者 | 515280492 |
| (86) (22) 出願日 | 平成27年2月19日 (2015.2.19) | | ルネサス・エレクトロニクス・ヨーロッパ |
| (65) 公表番号 | 特表2017-512337 (P2017-512337A) | | ・ゲゼルシャフト・ミット・ベシュレンク |
| (43) 公表日 | 平成29年5月18日 (2017.5.18) | | テル・ハフツング |
| (86) 国際出願番号 | PCT/EP2015/053505 | | RENESAS ELECTRONICS |
| (87) 国際公開番号 | W02015/124673 | | EUROPE GMBH |
| (87) 国際公開日 | 平成27年8月27日 (2015.8.27) | | ドイツ、40472 デュッセルドルフ、 |
| 審査請求日 | 平成30年2月13日 (2018.2.13) | | アルカディアシュトラッセ、10 |
| (31) 優先権主張番号 | 14290043.0 | (74) 代理人 | 110001195 |
| (32) 優先日 | 平成26年2月19日 (2014.2.19) | | 特許業務法人深見特許事務所 |
| (33) 優先権主張国・地域又は機関 | 欧州特許庁 (EP) | | |

最終頁に続く

(54) 【発明の名称】 部品が本質的な特徴に基づいて起動される集積回路

(57) 【特許請求の範囲】

【請求項 1】

集積回路であって、

前記集積回路に本質的に固有の値を有する固有コード (4) を生成するように構成された固有コード発生器 (3) と、

前記固有コード (4) に基づいて、前記固有コードの少なくとも一部を暗号化された形態で含む登録パターン (6) を生成するように構成された登録パターン発生器 (5) とを備え、

前記集積回路は、前記登録パターン (6) を登録装置 (2) に送信し、前記登録装置からイネーブルデータ (7) を受信するように構成され、前記集積回路はさらに、

前記イネーブルデータ (7) および前記固有コード (4) を用いて構成データ (10) を生成するように構成された構成ファイル発生器 (9) と、

前記集積回路の特徴 (13) を起動しまたはディスエーブルにし、かつ前記構成データ (10) に依存して前記集積回路をカスタマイズするように構成された特徴起動モジュール (11) とを備え、

前記構成ファイル発生器 (9) は、

前記構成データが有効であるか否かを判定するためのエラーチェックを実行し、

前記構成データが有効であるならば、前記特徴起動モジュール (11) へ前記構成データを出力し、

前記構成データが有効でないならば、誤差信号を出力し、

10

20

前記固有コード発生器(3)、前記登録パターン発生器(5)、前記構成ファイル発生器(9)および前記特徴起動モジュール(11)は、前記誤差信号に基づいてリセットされる、集積回路。

【請求項2】

前記固有コード発生器(3)は、物理的複製防止機能を備える、請求項1に記載の集積回路。

【請求項3】

前記登録パターン発生器(5)は、前記コード(4)からノイズを除去するように構成される、請求項2に記載の集積回路。

【請求項4】

前記登録パターン発生器(5)は、登録パターンを暗号化するように構成され、前記集積回路は、前記登録パターン(6)を暗号化された形態で前記登録装置(2)に送信するように構成される、請求項1～3のうちいずれか1項に記載の集積回路。

【請求項5】

前記構成データ(10)は起動パターンを備える、請求項1～4のうちいずれか1項に記載の集積回路。

【請求項6】

前記特徴起動モジュール(11)は、不正確な構成データに応答して最小の特徴の組を起動するように構成される、請求項1～5のうちいずれか1項に記載の集積回路。

【請求項7】

前記固有コード発生器(3)、前記登録パターン発生器(5)、前記構成ファイル発生器(9)、および前記特徴起動モジュール(11)は最小の特徴の組に含まれる、請求項1～6のうちいずれか1項に記載の集積回路。

【請求項8】

前記固有コード発生器(3)、前記登録パターン発生器(5)、前記構成ファイル発生器(9)、および前記特徴起動モジュール(11)はそれぞれの固定論理モジュールを備え、前記それぞれの固定論理モジュールは、プログラム可能な論理回路によって構成されていない、請求項1～7のうちいずれか1項に記載の集積回路。

【請求項9】

前記特徴起動モジュール(11)は、前記構成データに依存して少なくとも周辺モジュールを起動するように構成される、請求項1～8のうちいずれか1項に記載の集積回路。

【請求項10】

前記特徴起動モジュール(11)は、前記構成データに依存してクロック速度を設定するように構成される、請求項1～9のうちいずれか1項に記載の集積回路。

【請求項11】

前記特徴起動モジュール(11)は、前記構成データに依存して利用可能なメモリの量を設定するように構成される、請求項1～10のうちいずれか1項に記載の集積回路。

【請求項12】

前記イネーブルデータ(7)を格納するための不揮発性メモリ(8)をさらに備える、請求項1～11のうちいずれか1項に記載の集積回路。

【請求項13】

メモリを含む、請求項1～12のうちいずれか1項に記載の集積回路。

【請求項14】

登録装置であって、
請求項1～13のうちいずれか1項に記載の集積回路(1)を構成するための集積回路構成データ(15)と、

前記集積回路構成データ(15)と前記集積回路によって生成された登録パターン(6)とを用いて、前記集積回路についてのイネーブルデータ(7)を生成するように構成されたイネーブルデータ発生器(16)とを備える、登録装置。

【請求項15】

10

20

30

40

50

システムであって、
請求項 1 ~ 13 のうちいずれか 1 項に記載の集積回路 (1) と、
請求項 14 に記載の登録装置 (2) とを備え、
前記集積回路と前記登録装置とは、通信し、任意に安全に通信する、システム。

【請求項 16】

集積回路を登録する方法であって、前記集積回路は、
前記集積回路に本質的に固有の値を有する固有コード (4) を生成するように構成され
た固有コード発生器 (3) と、

前記固有コード (4) に基づいて、前記固有コードの少なくとも一部を暗号化された形
態で含む登録パターン (6) を生成するように構成された登録パターン発生器 (5) とを
備え、

前記集積回路は、前記登録パターン (6) を登録装置 (2) に送信し、前記登録装置か
らイネーブルデータ (7) を受信するように構成され、前記集積回路はさらに、

前記イネーブルデータ (7) および前記固有コード (4) を用いて構成データ (10)
を生成するように構成された構成ファイル発生器 (9) と、

前記集積回路の特徴 (13) を起動しまたはディスエーブルにし、かつ前記構成データ
(10) に依存して前記集積回路をカスタマイズするように構成された特徴起動モジュール
(11) とを備え、

前記構成ファイル発生器 (9) は、

前記構成データが有効であるか否かを判定するためのエラーチェックを実行し、

前記構成データが有効であるならば、前記特徴起動モジュール (11) へ前記構成デ
ータを出力し、

前記構成データが有効でないならば、誤差信号を出力し、

前記固有コード発生器 (3)、前記登録パターン発生器 (5)、前記構成ファイル発生
器 (9) および前記特徴起動モジュール (11) は、前記誤差信号に基づいてリセットさ
れ、

前記方法は、

前記固有コード発生器 (3) により、前記固有コード (4) を生成することと、

前記登録パターン発生器 (5) により、前記固有コード (4) に基づいて、前記登録パ
ターン (6) を生成することと、

前記登録パターン発生器 (5) により、前記登録パターン (6) を前記登録装置に送る
ことと、

前記集積回路により、前記登録装置から、前記集積回路を構成するための集積回路構成
データ (15) と前記登録パターンとを用いて生成された前記イネーブルデータ (7) を
受信することと、

前記集積回路により、遠隔に生成された前記イネーブルデータを前記集積回路の内部ま
たは外部のメモリに格納することとを備える、方法。

【請求項 17】

集積回路 (1) を構成する方法であって、前記方法は、

前記集積回路に含まれる固有コード発生器 (3) により、前記集積回路に固有の値を有
する固有コード (4) を生成することと、

前記集積回路に含まれる登録パターン発生器 (5) により、前記固有コード (4) に基
づいて、前記固有コードの少なくとも一部を暗号化された形態で含む登録パターン (6)
を生成することと、

前記集積回路に含まれる構成ファイル発生器 (9) により、遠隔に生成されたイネーブ
ルデータ (7) と、前記固有コード (4) とを用いて構成データ (10) を生成すること
と、

前記集積回路に含まれる特徴起動モジュール (11) により、前記構成データに依存し
て、前記集積回路の特徴 (13) を起動しまたは停止させ、かつ前記集積回路をカスタ
マイズすることとを備え、

前記構成ファイル発生器（９）は、
前記構成データが有効であるか否かを判定するためのエラーチェックを実行し、
前記構成データが有効であるならば、前記特徴起動モジュール（１１）へ前記構成データを出力し、
前記構成データが有効でないならば、誤差信号を出力し、
前記固有コード発生器（３）、前記登録パターン発生器（５）、前記構成ファイル発生器（９）および前記特徴起動モジュール（１１）は、前記誤差信号に基づいてリセットされる、方法。

【請求項１８】

前記集積回路（１）が始動するたびに行われる、請求項１７に記載の方法。

10

【請求項１９】

前記誤差信号に応答して、リセット信号を生成するリセット機能（２６）を有し、
前記固有コード発生器（３）、前記登録パターン発生器（５）、前記構成ファイル発生器（９）および前記特徴起動モジュール（１１）は、前記リセット信号に応答してリセットされる、請求項１に記載の集積回路。

【発明の詳細な説明】

【技術分野】

【０００１】

説明

本発明は、マイクロコントローラまたはシステムオンチップなどの固定論理集積回路に関する。

20

【背景技術】

【０００２】

いくつかの集積回路のある特徴は、「特徴化（featurization）」として知られる処理によってイネーブルにするかまたはディスエーブルにすることができる。たとえば、特徴化を用いて、通信ポート、タイマーなどといった多くの周辺モジュールの動作電圧、最大クロック動作周波数、記憶容量、およびアベイラビリティといった広範な異なる機能およびデバイス特性を構成することができる。

【０００３】

特徴化は、フルセットの機能を有するもの（本願明細書では「豊富な機能を持つ集積回路」と称する）から機能が少ないもの（本願明細書では「別形」と称する）まで、チップ上に存在する固定された機能の組を有する異なって特徴化された広範な集積回路を提供するための安価で容易な方法を提示する。

30

【０００４】

特徴化は、特徴起動機能によって使用され、機能をイネーブルにするかまたはディスエーブルにすることになる装置構成ファイルを不揮発性メモリにプログラムすることを含む。不揮発性メモリへのアクセスは、集積回路製造中に規定される構成アクセス鍵を用いて制御され得る。プログラミングツールが正確な鍵を有さない場合、装置構成ファイルをプログラムすることはできない。

【０００５】

40

しかし鍵が損なわれると、特徴化処理が阻害される可能性がある。たとえば、無許可のユーザが鍵にアクセスした場合、彼らは、装置構成ファイルを使用して、豊富な機能を持つ集積回路を作成することができる。

【０００６】

フィールドプログラマブルゲートアレイ（ＦＰＧＡ）といったプログラム可能な論理回路において知的財産（ＩＰ）コアを保護するための配置が知られている。

【０００７】

たとえば、米国特許第８４２７１９３Ｂ１号明細書は、ＦＰＧＡなどのプログラム可能な集積回路に実装される回路設計に組込まれたＩＰコアを保護することに関する。米国特許出願公開第２０１１／１１３３９２Ａ１号明細書は、ＩＰコアを保護する方法につい

50

て記載している。国際公開第2008/125999A2号は、FPGAまたはソフトウェアモジュールなどの製品または構成要素における少なくとも1つの機能の制御された起動について記載している。国際公開第2009/024913A2号は、FPGAなどの設定可能なメモリを有する装置のIDを一意的に表す物理的複製防止機能への反応を生成することについて記載している。英国特許出願公開第2268605A号明細書は、電話交換システムなどのコンピュータ型システムの購入者に機能的なオプションを提供する方法に係る。

【0008】

Jorge Guajardo他による"FPGA Intrinsic PUFs and Their Use for IP Protection", Cryptographic Hardware and Embedded Systems - CHES 2007, pages 63 to 80 (2007)、およびJorge Guajardo他による"Physically Unclonable Functions and Public-Key Crypto for FPGA IP Protection", Field Programmable Logic and Applications, 2007 - FPL 207, pages 189 to 195 (2007)も参照する。

【発明の概要】

【課題を解決するための手段】

【0009】

概要

本発明の第1の局面によれば、固定論理集積回路が提供される。集積回路は、集積回路に本質的に固有の値を有するコードを生成するように構成された固有コード発生器と、固有コードに基づいて登録パターンを生成するように構成された登録パターン発生器とを備える。コードは好ましくはオンデマンドで生成され、一時的である。集積回路は、遠隔に生成されたイネーブルデータ（登録パターンおよび遠隔に格納された構成データを用いて生成される）を格納するためのメモリを備え得る。集積回路は、遠隔に生成されたイネーブルデータおよび固有コードを用いて構成データを生成するように構成された構成ファイル発生器を備える。集積回路は、集積回路の特徴を起動しかつ／またはディスエーブルにし、かつ／または構成データに依存して集積回路をカスタマイズするように構成された特徴起動モジュールを備える。

【0010】

これは、マイクロコントローラなどの固定論理集積回路の特徴化に対してより厳しい制御を提供するのに役立つことができる。1組の構成データは、集積回路で生成され、集積回路についての固有コード、および具体的にはその集積回路に提供される対応するイネーブルデータの組の両方を有することに依存するからである。したがって、1組のイネーブルデータが傍受されコピーされても、別の異なる固定論理集積回路の特徴を起動するために使用することはできない。

【0011】

また、各製造された集積回路とそのそれぞれのイネーブルにされた特徴の組とを識別する情報を収集することができるため、半導体ファウンドリで行われる製造をファブレスまたはファブライツ集積回路製造業者が監視する方法を提供することができる。これは、過剰生産を低減するかまたは防止するのに役立つことができる。

【0012】

本願明細書において、「特徴化」という用語は、特徴化だけでなく、トリミングおよびIDの初期設定などのカスタマイゼーションも含むことが意図される。したがって、いくつかの状況では、特徴化は特定の特徴をイネーブルにするかまたはディスエーブルにすることを必ずしも含む必要はない。しかし、ある状況では、特徴化は、トリミングまたはIDの初期設定なしに、特定の特徴をイネーブルにするかまたはディスエーブルにすることを排他的に含み得る。他の状況において、特徴化は特定の機能ならびにトリミングおよび／またはIDの初期設定をイネーブルにするかまたはディスエーブルにすることを含み得る。

【0013】

登録パターンは、好ましくは、固有コードの少なくとも一部を暗号化された形態で含む

。

【 0 0 1 4 】

固有コード発生器は、好ましくは物理的複製防止機能（ P U F ）である。物理的複製防止機能は、 S R A M 物理的複製防止機能であり得る。

【 0 0 1 5 】

登録パターン発生器は、好ましくは、コードからノイズを除去するように構成される。登録パターン発生器は、登録パターンを暗号化するように構成され得る。集積回路は、登録パターンを暗号化された形態で外部登録装置に送信するように構成され得る。

【 0 0 1 6 】

構成モジュールは、構成データに依存して 1 組の特徴を起動するように構成され得る。構成モジュールは、構成データに依存して、 1 組の周辺モジュール（ユニバーサルな非同期レシーバ／トランスミッタ（ U A R T ）またはアナログ - デジタル変換器（ A D C ）など）を起動するように構成される。構成モジュールは、構成データに依存してクロック速度を設定するように構成され得る。

【 0 0 1 7 】

特徴起動モジュールは、不正確な構成データに応答して最小の特徴の組を起動するように構成され得る。最小の特徴の組は、特徴化を可能にするモジュールを含み得る。好ましくは、最小の特徴の組は、特徴化のみにおいてまたは主として特徴化に使用されるモジュールを主に、または該モジュールのみを含む。たとえば、固有コード発生器、登録パターン発生器、構成ファイル発生器、および特徴起動モジュールは、最小の特徴の組に含まれ得る。固有コード発生器、登録パターン発生器、構成ファイル発生器、特徴起動モジュール、およびそれぞれの固定論理モジュールは、好ましくは固定論理モジュールを備える。

【 0 0 1 8 】

集積回路はデジタル集積回路であり得る。集積回路はメモリを含み得る。メモリは D R A M または S R A M などの揮発性メモリであり得る。メモリは、 E P R O M 、 E E P R O M （登録商標）、 N O R フラッシュまたは N A N D フラッシュなどの不揮発性メモリであり得る。集積回路は、マイクロプロセッサ、マイクロコントローラ、または信号処理チップなどのマイクロ集積回路であり得る。集積回路は、フラッシュメモリが埋込まれたマイクロコントローラであり得る。集積回路は、フラッシュメモリが埋込まれていないプロセッサであり得る。集積回路は、システムオンチップ（ S o C ）であり得る。集積回路は、特定用途向け集積回路チップ、標準ロジック、またはディスプレイドライバなどの論理集積回路であり得る。

【 0 0 1 9 】

本発明の第 2 の局面によれば、登録装置が提供される。（コンピュータシステム上でソフトウェアで実装され得る）登録装置は、論理集積回路を構成するための構成データと、構成データおよび集積回路によって生成された登録パターンを用いて集積回路についてのイネーブルデータを生成するように構成されたイネーブルデータ発生器とを備える。

【 0 0 2 0 】

本発明の第 3 の局面によれば、集積回路および登録装置を備えるシステムが提供される。集積回路および登録装置は、安全に（つまり暗号化されて）通信し得る。登録パターンを送る当事者（たとえば半導体ファウンドリ）は、証明書または他の認証手段を用いて登録装置によって認証され得る。

【 0 0 2 1 】

本発明の第 4 の局面によれば、集積回路に登録する方法が提供される。当該方法は、集積回路に固有の値を有するコードを生成することを備える。当該方法は、固有コードに基づいて登録パターンを生成することと、登録パターンを外部登録装置に送ることとを備える。当該方法は、登録装置からイネーブルデータを受信することを備える。当該方法は、遠隔に生成されたイネーブルデータをオンチップで（すなわち集積回路上に）格納することを備え得る。

【 0 0 2 2 】

当該方法は、遠隔に生成されたイネーブルデータをオフチップで（つまり外部メモリに）格納することを備え得る。

【0023】

集積回路を登録する方法は、ハードウェアで実装される方法であり得る。

本発明の第5の局面によれば、集積回路を構成する方法が提供される。当該方法は、遠隔に生成されたイネーブルデータと、集積回路に固有の値を有するコードとを用いて構成データを生成することを備える。当該方法は、構成データに依存して集積回路の特徴を起動しかつ／または停止させることを備える。

【0024】

当該方法は、外部メモリからイネーブルデータを検索することを含み得る。

10

集積回路を構成することは、集積回路が開始するたびに行われ得る。

【0025】

集積回路を構成する方法は、ハードウェアで実装される方法であり得る。

図面の簡単な説明

本発明のある実施形態について、添付の図面を参照して例として記載する。

【図面の簡単な説明】

【0026】

【図1】集積回路および外部登録装置の概略ブロック図である。

【図2】集積回路、外部メモリおよび外部登録装置の概略ブロック図である。

【図3】マイクロコントローラまたはシステムオンチップの概略ブロック図である。

20

【図4】集積回路のあらかじめ起動された特徴を例示する図である。

【図5】特徴化の制御を例示する図である。

【図6】登録に含まれるモジュールの概略ブロック図である。

【図7】登録の方法のプロセスフロー図である。

【図8】起動パターンのオンチップ生成を例示する図である。

【図9】特徴起動の方法のプロセスフロー図である。

【図10】周辺モジュールのマルチビット起動を例示する図である。

【図11】クロック周波数を設定することを例示する図である。

【図12】起動パターンのいくつかの例の表である。

【図13】メモリの上位境界を設定することを例示する図である。

30

【図14】ファブライツ製造環境における装置登録を例示する図である。

【図15】ファブレス製造環境における装置登録を例示する図である。

【発明を実施するための形態】

【0027】

ある実施形態の詳細な説明

図1を参照して、集積回路1および外部登録装置2が示される。集積回路1は、（プログラム可能論理回路に対して）固定論理装置である。したがって、集積回路1は論理回路および他のモジュールを含み、それらの機能は、製造時には固定されているが、製造後に個々に選択可能にイネーブルまたはディスエーブルにされることができ、かつ／またはカスタマイズされることができる。

40

【0028】

集積回路1は、集積回路1に本質的に固有コード4を再生可能に生成するための固有コード発生器3を含む。固有コード発生器3は、物理的複製防止機能（PUF）に基づく。固有コード4は、集積回路1における要素に本質的である物理的特性に依存する。たとえば、固有コード発生器3は、メモリ要素の始動時の値を用いて固有コード4を生成し得る。コード4は、同じ設計を有し、同じマスクの組（図示せず）を用いて同時に製造される他の集積回路（図示せず）に対しても集積回路1に固有である。コード4は、オンデマンドで生成され、一時的である。換言すれば、コード4は生成され、その後永久に格納されるのではない。初期設定されたシリアル番号または他の初期設定されたルートオブトラスト（route-of trust）は、固有コード4として使用されない。

50

【 0 0 2 9 】

集積回路 1 は、固有コード 4 を用いて登録パターン 6 を生成するための装置登録モジュール 5 を含む。登録段階において、集積回路 1 は登録装置 2 に登録パターン 6 を送信し、引き換えに構成イネーブラー 7 (本願明細書において「コードコンストラクタデータ」または「ヘルパデータ」とも称する)を受信する。集積回路 1 は、当初の(つまりノイズがある)固有コード 4 を登録装置 2 に平文で送信しない。したがって、当初の固有コード 4 は集積回路 2 から離れない。代わりに、暗号化され得る登録パターン 6 などの処理されたコードのみが送信される。集積回路 1 は、構成イネーブラー 7 を格納するための不揮発性メモリ 8 と、固有コード 4 および構成イネーブラー 7 を用いて特徴起動パターン 10 を生成するための構成ファイル発生器 9 とを含み得る。集積回路 1 は、集積回路特徴 13 (本願明細書において単に「特徴」と称する)をイネーブルにし、かつ/またはディスエーブルにするためのイネーブルおよび/またはディスエーブル信号 12 を生成する特徴起動モジュール 11 を含む。特徴は、ユニバーサルな非同期レシーバ/トランスミッタ(UART)またはアナログ-デジタル変換器(ADC)などの周辺モジュールであり得る。特徴は、クロック速度などのパラメータであり得る。

10

【 0 0 3 0 】

登録装置 2 は、集積回路 1 についての装置構成ファイル 15 を格納する記憶装置 14 と、構成イネーブラー 7 を生成するための構成イネーブラー発生器 15 とを含む。

【 0 0 3 1 】

構成イネーブラー 7 は、具体的には集積回路 1 について生成され、起動パターン 10 は、構成イネーブラー 7 と、構成イネーブラー 7 を作成するために使用されたコード 4 とを用いてのみ生成することができる。さらに、起動パターン 10 は必要に応じてオンチップで生成される。したがって、これは、特徴化のより厳しい制御を提供するのに役立つことができる。

20

【 0 0 3 2 】

図 2 を参照して、集積回路 1 には構成イネーブラー 7 を格納するための外部不揮発性メモリ 8 が設けられ得る。したがって、集積回路 1 は、オンチップの不揮発性メモリ 8 を含む必要はない。

【 0 0 3 3 】

図 3 を参照して、第 1 および第 2 の集積回路 1_1 , 1_2 が示される。第 1 の集積回路 1_1 は、豊富な機能を持つ集積回路であることが意図され、第 2 の集積回路 1_2 は、部分的な機能を持つ集積回路、つまり豊富な機能を持つ集積回路よりも少ない機能がイネーブルにされるものであることが意図される。

30

【 0 0 3 4 】

第 1 および第 2 の集積回路 1_1 , 1_2 の特徴化は、それぞれの第 1 および第 2 の装置構成ファイル 15_1 , 15_2 によって設定される。第 1 および第 2 の装置構成ファイル 15_1 , 15_2 は、具体的には第 1 および第 2 の集積回路 1_1 , 1_2 について生成される。

【 0 0 3 5 】

したがって、第 1 の構成イネーブラー 1_1 がコピーされたとしても、フルセットの特徴をイネーブルにすることはいうまでもなく、第 2 の集積回路 1_2 の特徴化に使用することはできない。

40

【 0 0 3 6 】

再び図 1 を参照して、集積回路 1 の少なくともいくつかの固定論理特徴は、製造後および特徴化前に起動され動作可能である。したがって、登録に先立ち、集積回路 1 は少なくとも部分的に特徴化(または「部分的に起動」)される。特に、コード発生器 3、装置登録モジュール 5、構成ファイル発生器 9、および特徴起動モジュール 11 は、起動され動作可能である固定論理モジュールである。

【 0 0 3 7 】

図 4 を参照して、マイクロコントローラまたはシステムオンチップ 1 において、少なくとも 1 つの中央処理装置 17、有限のクロック速度で、つまり最速の利用可能な(つまり

50

最速の特徴化可能な)クロック速度未満で動作し得るクロック18、その入手可能なサイズは利用可能な最大値未満にあり得るメモリ19、および通信周辺モジュール20が特徴化を可能にするためにアクティブであり動作可能である。

【0038】

図5も参照して、コード発生器3、装置登録モジュール5、構成ファイル発生器9、および特徴起動モジュール11(本願明細書では「あらかじめ起動されたオンチップモジュール」と称する)への電圧供給21、クロック信号22およびリセット信号23は、集積回路1上において、中央処理装置17または直接メモリアクセスモジュールなどの他の処理装置によって制御可能ではない。したがって、あらかじめ起動されたオンチップモジュール3,5,9,11への供給電圧およびクロック信号線21,22は保護される。換言すれば、処理要素は、スイッチオンまたはオフすることも、あらかじめ起動されたオンチップモジュール3,5,9,11への供給電圧およびクロックを変動させることもできない。たとえば、内部(つまりオンチップ)供給電圧21は、ピン25を介して集積回路1に提供される外部供給電圧24から、取得され得る、たとえば直接供給され得、クロック信号23はオンチップで生成され得る。さらに、あらかじめ起動されたオンチップモジュール3,5,9,11へのリセット信号23は、始動の終わりなどの制限された状況の組に応答して、または構成ファイル発生器9によって生成されている誤差信号27に応答して、リセット機能26によって生成され得る。リセット機能26および誤差信号27は保護される。したがって、処理要素(中央処理装置17など)は、たとえあったとしても、ある状況以外では誤差信号27を自由に生成し操作することができない。リセット機能26はハードワイヤードで実施され得る。

【0039】

あらかじめ起動されたオンチップモジュール3,5,9,11は、好ましくは特定のオンチップ回路の形態を取る。

【0040】

コード発生器3は、中央処理装置17または他の処理装置によってアクセス可能ないずれのインターフェイスも有さない。コード発生器3は、好ましくは、1つの入力インターフェイスと1つの出力インターフェイスとを有し、出力インターフェイスは、装置登録モジュール5および構成ファイル発生器9に直接結合される。インターフェイスの数を限定することで、中央処理装置17または他の処理要素もしくはユニットによってコード4の操作または変更を防止するかまたは妨げるのに役立つことができる。入力/出力インターフェイスは、コード発生器3を実装するために使用されるPUFに依存して異なる形態を取ることができる。たとえば、SRAMPUFの場合には、インターフェイスは、ノイズがあるデータのソースとして使用されることになるSRAMメモリ(図示せず)へのアドレスおよびデータ線であり得る。

【0041】

好ましくは、コード発生器3は、コード4の生成に影響を及ぼすかまたは生成を操作し得る外部電圧24による操作からそれを保護するための回路(図示せず)を埋込む。さらに、ノイズがあるデータのソースを、経時的に変動しないように自動的に再較正するための回路(図示せず)が設けられ得る。そのような回路は、たとえば、装置登録モジュール5および構成ファイル発生器9によって使用されないときは常に、コード発生器3内の供給電圧を動的にオフにすることができる。

【0042】

装置登録モジュール5は、中央処理装置17または他の処理要素が登録パターン6の生成をトリガすることを可能にする信号29のために1つの入力インターフェイス28を有する。装置登録モジュール5は、中央処理装置17または他の処理装置(DMAなど)が登録パターン6を1つ以上の動作で読出すことを可能にする1つの出力インターフェイス29を1つ以上のレジスタの形態で有する。装置登録モジュール5は、登録パターン6の生成がいつ完了したかを示すために、中央処理装置17または他の処理装置に状況情報(図示せず)を提供し得る。

【 0 0 4 3 】

装置登録モジュール 5 は、さらに処理する前にコード 4 からノイズを除去することによって、たとえば暗号化を適用することによってコード 4 を処理し得る。

【 0 0 4 4 】

また図 1 を参照して、特定のマイクロコントローラまたはシステムオンチップなどの集積回路 1 について生成された登録パターン 6 は、構成イネーブラー発生器 1 6 が集積回路 1 にバインドされた構成イネーブラー 7 を生成するのに十分な情報を含む。登録パターン 6 を盗聴しても、潜在的な攻撃者がコード 4 を検索するのに十分な情報はもたらされない。登録パターン 6 は、いずれかのそのような操作が構成イネーブラー発生器 1 6 によって検出されることができるようやり方で、潜在的な操作からさらに保護され得る。登録パターン 6 は、構成イネーブラー発生器 1 6 と共有される鍵でさらに暗号化され得る。

10

【 0 0 4 5 】

構成イネーブラー発生器 1 6 は、登録装置として機能する安全性の高い開封防止用のハードウェアセキュリティモジュール (H S M) に実装される。この発生器 1 6 のインストールおよびメンテナンスは I C 製造業者によって制御され対処される。装置構成ファイル 1 5 は、H S M に安全に格納され、そのインストールおよびメンテナンスは I C 製造業者によって制御され対処される。

【 0 0 4 6 】

図 1 をなお参照して、構成イネーブラー 7 は、構成ファイル発生器 9 がコード 4 を起動パターン 1 0 に転換するために十分な情報を含む。構成イネーブラー 7 および関連付けられた登録パターン 6 を知っている攻撃者は、構成イネーブラー発生器 1 6 で処理された生成アルゴリズムを再構築するために十分な情報を有していない。構成ファイル発生器 9 は、構成イネーブラー 7 が操作されたかどうかを検出するためにも配置され得る。構成イネーブラー発生器 1 6 は、構成ファイル発生器 9 と共有される鍵で構成イネーブラー 7 を暗号化し得る。

20

【 0 0 4 7 】

構成ファイル発生器 9 は、中央処理装置 1 7 または他の処理要素 (D M A など) が 1 つ以上の動作で登録パターン 6 構成イネーブラー 7 を書き込むことを可能にする入力インターフェイス 3 0 を 1 つ以上のレジスタの形態で有する。構成ファイル発生器 9 は、起動パターン 1 0 の生成が成功したことおよび / またはエラーがいつ生じたかを示すために、状況情報 (図示せず) を中央処理装置 1 7 または他の処理要素に提供し得る。

30

【 0 0 4 8 】

構成ファイル発生器 9 は、起動パターン 1 0 を特徴起動モジュール 1 1 に直接出力する。特徴起動モジュール 1 1 は、中央処理装置 1 7 または他の処理要素が使用することができる入力インターフェイスは有していない。これは、起動パターン 1 0 の操作を妨げるかまたは防止するのに役立つことができる。

【 0 0 4 9 】

たとえばリセットに続いて集積回路 1 が動作を開始した後で、構成イネーブラー 9 はデフォルト値を有する起動パターン 1 0 (本願明細書では「デフォルト起動パターン」と称する) を生成することができ、その結果、起動されている特徴 1 3 がないか、または、通信モジュールなどの少数の予め規定された特徴 1 3 が起動される。

40

【 0 0 5 0 】

特徴起動モジュール 1 1 は、1 組の独立した信号 1 2 を出力して、1 つ以上の特徴 1 3 、たとえば周辺モジュールをイネーブルにする (または「起動する」) かまたはディスエーブルにする。各イネーブル (またはディスエーブル) 信号 1 2 は、通信インターフェイスモジュール、タイマー、グラフィカル処理装置などといった少なくとも 1 つの周辺モジュールのイネーブル入力 (図示せず) に接続される。

【 0 0 5 1 】

各イネーブル (またはディスエーブル) 信号 1 2 は、A N D ゲート (図示せず) を用いて、ユーザコンフィギュラブルなイネーブル信号 (図示せず) と結合されることができ

50

。イネーブル（またはディスエーブル）信号 12 は、中央処理装置 17 または他の処理装置によって直接操作されることができないように配置される。

【0052】

特徴 12 がディスエーブルにされると、特徴 12 は動作しない。したがって、中央処理装置 17 または他の処理装置による試みは、通信しないこと、タイマーの音がしないこと、グラフィック処理がないことなどといった予期しない挙動をもたらす。

【0053】

デフォルト起動パターン 10 がリセット後に提供された場合、特徴起動モジュール 11 は、すべての特徴 13、または一部を除くすべての特徴 13 をディスエーブルにすることができる。したがって、集積回路 1 における 1 組の特徴 13 があらかじめイネーブルにされていたとしても、それらの特徴 13 はその後、リセットに続き再開に先立ってディスエーブルにされ得る。

10

【0054】

特徴起動モジュール 11 の出力は、整数値を提供する 1 つ以上のマルチビットレジスタの組（図示せず）も含み得る。これらのレジスタは、メモリアドレス境界、クロックマルチプライヤなどといった集積回路リソースに部分的または完全な構成情報を提供し得る。レジスタ（図示せず）は、中央処理装置 17 または他の形態の処理装置によって操作されることができないように配置される。デフォルト起動パターン 10 がリセット後に提供された場合、特徴起動モジュール 11 は、最小装置構成、たとえば有限のメモリ空間を開けること、最小値クロックマルチプライヤを提供すること、などをもたらすことができる。

20

【0055】

装置に本質的なパラメータを用いる特徴化は、2 つの段階、すなわち登録および特徴起動段階に概して分割される。

【0056】

登録

図 6 および図 7 を参照して、装置登録の処理が示される。

【0057】

集積回路 1 において、装置登録モジュール 5 は、コード発生器 3 から固有コード 4 を取得し、コード 4 からノイズを除去し、登録パターン 6 を生成する（ステップ S1）。暗号化モジュール 18 は、登録装置 2 の公開鍵（図示せず）で登録パターン 6 を暗号化し得る（ステップ S2）。装置登録モジュール 5 は、登録パターン 6 を登録装置 2 に送信する（ステップ S3）。登録パターン 6 を送る当事者（たとえば半導体ファウンドリ）は、証明書（図示せず）または他の手段を用いて、登録装置 2 によって認証され得る。登録パターン 6 は、q ビットの整数の形態を取る。

30

【0058】

登録装置 2 は異なる形態を取ることができる。この場合、登録装置 2 は、プログラマブルハードウェアセキュリティモジュール（HSM）の形態を取る。

【0059】

登録装置 2 は登録パターン 6 を受信し（ステップ S4）、コードが暗号化されていれば、解読モジュール（図示せず）が登録パターン 6 を解読する（ステップ S5）。構成イネーブラー発生器 16 が記憶装置 14 から装置構成ファイル 15 を検索する（ステップ S6）。構成イネーブラー発生器 16 は、登録パターン 6 および装置構成ファイル 15 に基づいて集積回路 1 に特有の構成イネーブラー 7 を生成し（ステップ S7）、構成イネーブラー 7 を集積回路 1 に送信する（ステップ S8）。構成イネーブラー 7 は、p ビットの整数の形態を取る。好ましくは、p は少なくとも 32 である。p および q の値が大きいほど、より安全な登録を行なうことができる。

40

【0060】

集積回路 1 は構成イネーブラー 7 を受信し（ステップ S9）、不揮発性メモリに構成イネーブラーを格納する（ステップ S10）。

【0061】

50

登録は、集積回路 1 に対して一度実行される。ただし登録装置 2 は多くの異なる集積回路 1 を登録してもよい。

【 0 0 6 2 】

特徴起動

図 8 および図 9 を参照して、特徴起動の処理が示される。

【 0 0 6 3 】

集積回路 1 が登録された後、特徴起動が行われることができる。

集積回路 1 が開始すると、特徴起動が行われる。

【 0 0 6 4 】

構成ファイル発生器 9 は、固有コード 4 を用いて、起動パターン 10 の形態で構成ファイルを生成することを排他的に可能にする多くの機能を含む。構成ファイル発生器 9 は、ノイズ低減ユニット（図示せず）、無作為抽出器ユニット（図示せず）、デジタルパターン抽出ユニット（図示せず）、および後工程ユニット（図示せず）を含み得る。

10

【 0 0 6 5 】

構成ファイル発生器 9 は、メモリ 8 から構成イネーブラー 7 を検索する（ステップ S 1 1）。固有コード発生器 3 は、コード 4 の別のインスタンスを生成する（ステップ S 1 2）。構成ファイル発生器 9 は、コード 4 および構成イネーブラー 7 を用いて起動パターン 10 を抽出する（ステップ S 1 3）。起動パターン 10 は、 n ビットの整数の形態を呈し、ここでは $n < p$ である。

【 0 0 6 6 】

20

1 つの構成イネーブラー 7 のみが集積回路 1 の正確な起動パターン 10 を生成することになる。したがって、構成ファイル発生器 9 は、起動パターン 10 が有効であるかどうかを判定するためのエラーチェックを行なうことができる（ステップ S 1 4）。

【 0 0 6 7 】

起動パターン 10 が有効な場合、構成ファイル発生器 9 は、構成レジスタ 25 に格納されるように起動パターン 10 を特徴起動モジュール 11 に出力する（ステップ S 1 5）。

【 0 0 6 8 】

しかし、起動パターン 10 が無効の場合、構成ファイル発生器 9 は誤差信号 34 を任意に出力し得る（ステップ S 1 6）。誤差信号 24 は、装置 1 をディスエーブルにすることができる装置リセット機能 27 に供給され得る。しかし、いくつかの場合には、装置 1 は最小の組の機能で動作することができる。たとえば、すべてのコンフィギュラブル周辺モジュールがディスエーブルにされ、最低量のメモリが設定される。

30

【 0 0 6 9 】

構成イネーブラー 7 は、オフチップで格納されることができる。たとえば、集積回路 1 は、たとえば図 2 に示されるように別個のフラッシュまたは E E P R O M（登録商標）チップに接続され得る。これは、フラッシュメモリを有さない集積回路の特徴化を可能にすることができる。

【 0 0 7 0 】

特徴起動の例

特徴起動は、メモリの上位境界のアドレス、クロック周波数などといったデバイスパラメータを固定する周辺モジュールおよび整数値の各々および/またはグループをイネーブルにするかまたはディスエーブルにする信号を生成するために用いることができる。

40

【 0 0 7 1 】

単純な符号化体系を用いて機能をイネーブルにするかまたはディスエーブルにすることができる。たとえば、2 ビットの記号と、1 つの反転入力および 1 つの非反転入力を有する A N D ゲートとを用いることができる。したがって、たとえば「0 1」という値を有する記号は、値「1」を有する起動信号をもたらし得、その結果、ある機能がイネーブルにされる。「1 0」などのいずれかの他の値を有する記号は、値「0」を有する起動信号をもたらし得、その結果、ある機能がイネーブルにされない。

【 0 0 7 2 】

50

図10を参照して、 r ビットの起動信号が使用されてもよい。ここで $r > 2$ である。たとえば、 r は値4を取ることができる。

【0073】

たとえば、主構成レジスタ33のビット番号0～3を用いて、第1の周辺モジュール13_Aの起動を制御することができる。第1、第2、および第3のANDゲートQ1、Q2、Q3が用いられ、第1および第2のANDゲートQ1およびQ2は、1つの反転入力および1つの非反転入力を有する。主構成レジスタ23のビット番号0は、第1のゲートQ1の反転入力に供給される。主構成レジスタ33のビット番号1は、第1のゲートQ1の非反転入力に供給される。主構成レジスタ23のビット番号2は、第2のゲートQ2の反転入力に供給される。主構成レジスタ33のビット番号3は、第2のゲートQ2の非反転入力に供給される。第1および第2のゲートQ1、Q2の出力は、第3のゲートQ3への入力として供給される。したがって、ビット番号3～0において値「1010」（16進法の0xA）を有する記号は、第1の周辺モジュール13_Aをイネーブルにすることになる。他の値は周辺モジュール13_Aをイネーブルにすることはない。

【0074】

同様に、第4、第5、および第6のANDゲートQ4、Q5、Q6の同様の構成を用いて第2の周辺モジュール13_Bの起動を制御するために、主構成レジスタ23のビット番号7～4を用いることができる。この場合、第5のANDゲートQ5のみがビット番号6に対応する反転入力を有する。したがって、ビット番号7～4における値「0111」（16進法の0x7）を有する記号は、第2の周辺モジュール13_Bをイネーブルにすることになる。

【0075】

外部試験機器36が周辺モジュール13_A、13_Bを制御することを可能にするために、特徴起動モジュール11と、生産試験モジュール38によって制御される各周辺モジュール13_A、13_Bとの間にマルチプレクサ37_A、37_Bを直列に設けることができる。生産試験モジュール38は、登録パターンの必要性なしに集積回路1が試験されることを可能にすることができる。試験モジュール38は、特徴起動に対する制御の迂回を妨げるかまたは防止するために保護される。たとえば、これは、使用後にモジュール38を自動的に吹き飛ばすことによって、かつ/またはウェハスクライブ線（図示せず）にモジュール38を配置することによって、モジュール38に対するアクセスを制御するための鍵（図示せず）を用いることで実現され得る。これは、その後のウェハダイシング工程中にモジュール38が破壊されることを意味することになる。

【0076】

図11を参照して、 r ビットの起動信号を用いてクロック速度を制御し得る。

ビット番号8および9は、2ビットの指数 n をクロックマルチプライヤモジュール39に提供する。ここで $n = 0, 1, 2$ 、または3である。ビット番号10は、パリティコントロールである。ビット番号11は、ビット10に対して補足的な値を取る。XORおよびANDゲートの配置を用いると、記号「0110」（16進法の0x6）を用いてクロックマルチプライヤを4に設定することができる。

【0077】

図12は、主構成レジスタ33のビット0～11について3つの可能な起動コードをリストする表30を示す。

【0078】

図13を参照して、主構成レジスタ33の一部を別のレジスタ31にコピーしてパラメータを提供することができる。この例では、ビット番号16～18が上位アドレス境界レジスタ31のビット20～22にコピーされる。ビット0～19は「1」に設定され、ビット23～31は「0」に設定される。したがって、1MBの精度を有する8MBのフラッシュメモリの場合には、上位アドレス境界レジスタ41は、0x0FFFFFFF～0xFFFFFFFFの値を取ることができる。

【0079】

10

20

30

40

50

図14および図15を参照して、装置登録は、各製造された集積回路およびそのそれぞれのイネーブルにされた特徴の組を識別する情報が収集されるため、半導体ファウンドリ43で行われる製造をファブレスまたはファブライトIP所有者42が監視するためのやり方を提供する。これは、過剰生産を低減するかまたは防止するのに役立つことができる。

【0080】

上記の実施形態に対して多くの変更がなされ得ることが認識されるであろう。


たとえば、構成イネーブラー7はハッシュ関数によって保護されてもよい。

【0081】

装置登録は、ファブレスまたはファブライト半導体ベンダーを過剰生産から保護することを可能にする。しかし、装置登録は、相手先商標製造会社および/またはオリジナル装置製造業者（または「顧客」）を保護して、彼らの製品が改竄または偽造されないように保護することもできる。可能な1つのスキームでは、固定論理集積回路は特徴化される前に顧客に送達される。そのため、集積回路は、特徴化処理が行われることを可能にするために部分的にのみ起動されるが、顧客ソフトウェアを実行することはできない。顧客はまず、彼らの生産設備にあるいずれかの登録装置を用いて、またはインターネットを通じて登録装置に遠隔にアクセスして登録処理を行う。

10

【図1】



【図2】




Fig. 1

Fig. 2

【図 3】




Fig. 3

【図 4】




Fig. 4

【図 5】




Fig. 5

【図 6】




Fig. 6

【図 7】




Fig. 7

【図 8】




Fig. 8

【図 9】




Fig. 9

【図 10】




Fig. 10

【 図 1 1 】




Fig. 11

【圖 12】

| 起動 パターン | 周辺A状態 | 周辺B状態 | クロック周波数 マルチプライヤ |
|------------|--------|--------|--------------------|
| 0x60A | アクティブ | 非アクティブ | 4 |
| 0x870 | 非アクティブ | アクティブ | 1 |
| 0xB7A | アクティブ | アクティブ | 8 |

Fig. 12

40

【 圖 1 3 】




Fig. 13

【 図 1 4 】




Fig. 14

【図 15】




Fig. 15

フロントページの続き

(72)発明者 ブラール, ファブリス

フランス、エフ - 7 8 1 4 0 ペリジー、アブニュ・モラーヌ・ソルニエ、6、ルネサス・エレクトロニクス・ヨーロッパ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング、シュキュルサル・フランセーズ内

審査官 岸野 徹

(56)参考文献 特開 2 0 0 4 - 1 4 0 3 7 6 (J P , A)

特開 2 0 1 3 - 0 0 3 4 3 1 (J P , A)

国際公開第 2 0 0 8 / 1 2 5 9 9 9 (W O , A 1)

特表 2 0 0 3 - 5 2 9 8 4 8 (J P , A)

米国特許第 0 8 4 2 7 1 9 3 (U S , B 1)

(58)調査した分野(Int.Cl. , D B 名)

G 0 6 F 2 1 / 7 3

H 0 1 L 2 1 / 8 2 2

H 0 1 L 2 7 / 0 4

H 0 4 L 9 / 1 0

H 0 4 L 9 / 3 2