【公報種別】特許法第１７条の２の規定による補正の掲載
【部門区分】第７部門第３区分
【発行日】平成17年7月21日(2005.7.21)

【公開番号】特開2002-43914(P2002-43914A)
【公開日】平成14年2月8日(2002.2.8)
【出願番号】特願2000-229158(P2000-229158)
【国際特許分類第７版】
　Ｈ０３Ｋ　17/08
　Ｈ０２Ｍ　 7/537
　Ｈ０２Ｍ　 7/538
　Ｈ０３Ｋ　17/56
【ＦＩ】
　Ｈ０３Ｋ　17/08　　Ｚ
　Ｈ０２Ｍ　 7/537　　Ｃ
　Ｈ０２Ｍ　 7/538　　Ｚ
　Ｈ０３Ｋ　17/56　　Ｚ

【手続補正書】
【提出日】平成16年11月30日(2004.11.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
　プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子を制御するゲートドライバであって、
　ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路と、ローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路とを備え、
　前記ハイサイドゲートドライバ回路は、
　ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第１のエッジ検出回路と、
　ローサイドスイッチング素子を駆動するためのローサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第２のエッジ検出回路と、
　前記第１のエッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、
　前記第１，第２のエッジ検出回路の検出出力に基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、
　前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、
　前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、
　前記ローサイド入力信号により前記ローサイドスイッチング素子の駆動が指示されたときに、前記ＯＦＦパルス発生回路からＯＦＦパルスを発生させて前記ハイサイドスイッチング素子を強制的にＯＦＦさせることを特徴とするゲートドライバ。
【請求項２】

請求項１のゲートドライバにおいて、前記第２のエッジ検出回路の検出出力が供給されるフィルター回路を更に具備し、
前記フィルター回路によりＰＷＭ（Pulse Width Modulation）制御開始時と制御期間を判別し、ＰＷＭ制御開始時のみ前記第２のエッジ検出回路の検出出力を前記ＯＦＦパルス発生回路に供給することを特徴とするゲートドライバ。
【請求項３】
請求項１のゲートドライバにおいて、前記ハイサイドゲートドライバ回路と前記ローサイドゲートドライバ回路は、単一のチップ中に集積化されることを特徴とするゲートドライバ。
【請求項４】
プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子、ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路、及びローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路を単一のチップ中に集積化してなる集積回路であって、
前記ハイサイドゲートドライバ回路は、
前記ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第１のエッジ検出回路と、
前記ローサイドスイッチング素子を駆動するためのローサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第２のエッジ検出回路と、
前記第１のエッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、
前記第１，第２のエッジ検出回路の検出出力に基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、
前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、
前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、
前記ローサイド入力信号により前記ローサイドスイッチング素子の駆動が指示されたときに、前記ＯＦＦパルス発生回路からＯＦＦパルスを発生させて前記ハイサイドスイッチング素子を強制的にＯＦＦさせることを特徴とする集積回路。
【請求項５】
プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子を制御するゲートドライバであって、
ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路と、ローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路とを備え、
前記ハイサイドゲートドライバ回路は、
ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、
前記ハイサイドスイッチング素子を強制的にＯＦＦするためのハイサイド強制ＯＦＦ信号が外部から入力される入力端子と、
前記エッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、
前記エッジ検出回路の検出出力と前記入力端子から入力されたハイサイド強制ＯＦＦ信号とに基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、
前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、

前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、
前記入力端子に、前記ハイサイド強制ＯＦＦ信号が入力されたときに、前記ハイサイドスイッチング素子を強制的にＯＦＦさせることを特徴とするゲートドライバ。
【請求項６】
請求項５のゲートドライバにおいて、前記ハイサイドゲートドライバ回路と前記ローサイドゲートドライバ回路は、単一のチップ中に集積化されることを特徴とするゲートドライバ。
【請求項７】
プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子、ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路、及びローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路を単一のチップ中に集積化してなる集積回路であって、
前記ハイサイドゲートドライバ回路は、
前記ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、
前記ハイサイドスイッチング素子を強制的にＯＦＦするためのハイサイド強制ＯＦＦ信号が外部から入力される入力端子と、
前記エッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、
前記エッジ検出回路の検出出力と前記入力端子から入力されたハイサイド強制ＯＦＦ信号とに基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、
前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、
前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、
前記入力端子に、前記ハイサイド強制ＯＦＦ信号が入力されたときに、前記ハイサイドスイッチング素子を強制的にＯＦＦさせることを特徴とする集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
【課題を解決するための手段】
本発明の一態様に係るゲートドライバは、プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子を制御するゲートドライバであって、ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路と、ローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路とを備え、前記ハイサイドゲートドライバ回路は、ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第１のエッジ検出回路と、ローサイドスイッチング素子を駆動するためのローサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第２のエッジ検出回路と、前記第１のエッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、前記第１，第２のエッジ検出回路の検出出力に基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を

保持するラッチ回路と、前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、前記ローサイド入力信号により前記ローサイドスイッチング素子の駆動が指示されたときに、前記ＯＦＦパルス発生回路からＯＦＦパルスを発生させて前記ハイサイドスイッチング素子を強制的にＯＦＦさせる。

【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
また、上記ゲートドライバにおいて、前記第２のエッジ検出回路の検出出力が供給されるフィルター回路を更に具備し、前記フィルター回路によりＰＷＭ（Pulse Width Modulation）制御開始時と制御期間を判別し、ＰＷＭ制御開始時のみ前記第２のエッジ検出回路の検出出力を前記ＯＦＦパルス発生回路に供給する。

更に、上記ゲートドライバにおいて、前記ハイサイドゲートドライバ回路と前記ローサイドゲートドライバ回路は、単一のチップ中に集積化される。

【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本発明の一態様に係る集積回路は、プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子、ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路、及びローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路を単一のチップ中に集積化してなる集積回路であって、前記ハイサイドゲートドライバ回路は、前記ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第１のエッジ検出回路と、前記ローサイドスイッチング素子を駆動するためのローサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第２のエッジ検出回路と、前記第１のエッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、前記第１，第２のエッジ検出回路の検出出力に基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、前記ローサイド入力信号により前記ローサイドスイッチング素子の駆動が指示されたときに、前記ＯＦＦパルス発生回路からＯＦＦパルスを発生させて前記ハイサイドスイッチング素子を強制的にＯＦＦさせる。

また、本発明の一態様に係るゲートドライバは、プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子を制御するゲートドライバであって、ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路と、ローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路とを備え、前記ハイサイドゲートドライバ回路は、ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、前記ハイサイドスイッチング素子を強制的にＯＦＦするためのハイサイド強制ＯＦＦ信号が外部から入力される入力端子と、前記エッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、前記エッ

ジ検出回路の検出出力と前記入力端子から入力されたハイサイド強制ＯＦＦ信号とに基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、前記入力端子に、前記ハイサイド強制ＯＦＦ信号が入力されたときに、前記ハイサイドスイッチング素子を強制的にＯＦＦさせる。

【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
上記ゲートドライバにおいて、前記ハイサイドゲートドライバ回路と前記ローサイドゲートドライバ回路は、単一のチップ中に集積化される。

【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
更に、本発明の一態様に係る集積回路は、プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子、ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路、及びローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路を単一のチップ中に集積化してなる集積回路であって、前記ハイサイドゲートドライバ回路は、前記ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、前記ハイサイドスイッチング素子を強制的にＯＦＦするためのハイサイド強制ＯＦＦ信号が外部から入力される入力端子と、前記エッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、前記エッジ検出回路の検出出力と前記入力端子から入力されたハイサイド強制ＯＦＦ信号とに基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、前記入力端子に、前記ハイサイド強制ＯＦＦ信号が入力されたときに、前記ハイサイドスイッチング素子を強制的にＯＦＦさせる。

【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
上記のような構成によれば、ハイサイド入力信号でハイサイドスイッチング素子のＯＦＦが指示されている状態で、ノイズや出力電位の変動の影響により不意にハイサイドスイッチング素子が誤ＯＮ状態になっても、ローサイド入力信号によってローサイドスイッチング素子がＯＮされるときに、ＯＦＦパルス発生回路からＯＦＦパルスが発生し、ハイサイドスイッチング素子が強制的にＯＦＦされるため、ハイサイドとローサイドスイッチン

グ素子の同時ＯＮ状態を防止することができる。よって、電源と接地点間に流れる貫通電流による、過電流保護回路の作動による強制停止や、スイッチング素子の破壊を防止できる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
　また、上記のような構成によれば、ローサイドスイッチング素子がＰＷＭ制御により短い周期でＯＮ／ＯＦＦを繰り返す場合でも、消費電流を最小限に抑えつつ、ハイサイドとローサイドスイッチング素子の同時ＯＮ状態を防止することができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
　更に、上記のような構成によれば、外部から入力されるハイサイド強制ＯＦＦ信号、例えば外部のコントロール回路（マイコン等）により生成されたタイミング信号により、ハイサイドスイッチング素子が強制的にＯＦＦされるため、誤ＯＮが発生しやすい任意のタイミングでハイサイドスイッチング素子の強制ＯＦＦを行い、消費電流を最小限に抑えつつ、ハイサイドとローサイドスイッチング素子の同時ＯＮ状態を防止することができる。この結果、電源と接地点間に流れる貫通電流による、過電流保護回路の作動による強制停止や、スイッチング素子の破壊を防止できる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
　また、上記のような構成によれば、ハイサイドゲートドライバ回路とローサイドゲートドライバ回路が単一のチップ中に設けられているので、スペースの節約とコストの低減が図れる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
　更に、上記のような構成によれば、ゲートドライバとスイッチング素子が単一のチップ中に設けられているので、スペースの節約とコストの低減が図れる。