



(45) 授权公告日 2025. 07. 01

权利要求书3页 说明书10页 附图2页

1. 一种过流检测电路,其特征在于,其包括:

电流偏置电路,其用于产生偏置电流,其包括运算放大器OP、第一双极型晶体管Q1和第二双极型晶体管Q2;

比较电路,其包括比较器Comp2,所述比较电路基于所述电流偏置电路提供的偏置电流产生参考电压,基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压,并由比较器Comp2比较所述参考电压与第二检测电压;

其中,所述第一双极型晶体管和所述第二双极型晶体管为PNP双极型晶体管,

所述电流偏置电路还包括PMOS晶体管MP1、MP2、MP3,以及电阻R1、R2、R3、R6和R7,所述PMOS晶体管MP1、MP2和MP3用于形成电流镜;

所述比较电路还包括电阻R8、PMOS晶体管MP4和MP5,所述PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流产生参考电压,PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压;或者,

所述PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压,PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流产生参考电压,

所述PMOS晶体管MP1、MP2和MP3的栅极互连,源极与输入电压端VIN相连;PMOS晶体管MP1的栅极与运算放大器OP的输出端相连,其漏极经依次串联的电阻R1和R3与第一双极型晶体管Q1的射极相连;第一双极型晶体管Q1的基极和集电极均接地;电阻R2的一端与PMOS晶体管MP1的漏极相连,其另一端与第二型双极型晶体管Q2的射极相连;第二型双极型晶体管Q2的基极和集电极均接地;运算放大器OP的第一输入端与电阻R1和R3之间的连接节点A相连,其第二输入端与第二双极型晶体管Q2的射极相连;电阻R6连接于所述运算放大器OP的第一输入端和接地端之间,电阻R7连接于所述运算放大器OP的第二输入端和接地端之间;PMOS晶体管MP2的漏极与PMOS晶体管MP4的源极相连;比较器Comp2的第二输入端与PMOS晶体管MP2的漏极相连,其第一输入端与PMOS晶体管MP3的漏极相连,PMOS晶体管MP4的栅极接收受检输入电压VM或接地,其漏极接地;PMOS晶体管MP3的漏极经电阻R8与PMOS晶体管MP5的源极相连;PMOS晶体管MP5的漏极接地,PMOS晶体管MP5的栅极接地或接收受检输入电压VM,其中,输入电压端VIN的电压为电芯电压,受检输入电压VM为电池保护电路中功率开关的导通电压。

2. 根据权利要求1所述的过流检测电路,其特征在于,

所述电阻R1和R2的阻值相等;所述电阻R6和R7的阻值相等;所述电阻R1和R3采用相同温度类型的电阻;所述第一双极型晶体管Q1的发射极面积大于所述第二双极型晶体管Q2的发射极面积;所述PMOS晶体管MP1、MP2、MP3的比例为1:1:1。

3. 一种保护检测电路,其特征在于,其包括:

第一双极型晶体管Q1、第二双极型晶体管Q2、开关组、运算放大器OP、第一比较器Comp1、第二比较器Comp2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、PMOS晶体管MP1、MP2、MP3、MP4和MP5,所述开关组包括若干开关,

其中,所述第一双极型晶体管和所述第二双极型晶体管为PNP双极型晶体管,

通过切换所述开关组的若干开关,基于第一双极型晶体管Q1、第二双极型晶体管Q2、运算放大器OP和第一比较器Comp1形成过压检测电路;

在所述过压检测电路中,基于运算放大器OP、第一双极型晶体管Q1、第二双极型晶体管Q2、电阻R1、电阻R2、电阻R3和PMOS晶体管MP1形成带隙基准电压产生电路,所述带隙基准电压产生电路为第一比较器Comp1提供带隙基准电压BG;

在开关组的控制下,所述过压检测电路能够变为充电过压检测电路,也能够变成放电过压检测电路,在为充电过压检测电路时,基于电阻R4、电阻R5和电阻R9形成分压电路,在为放电过压检测电路时,基于电阻R4和电阻R5形成分压电路,所述分压电路为第一比较器Comp1提供第一检测电压,

通过切换所述开关组的若干开关,基于第一双极型晶体管Q1、第二双极型晶体管Q2、运算放大器OP和第二比较器Comp2形成过流检测电路,

在所述过流检测电路中,基于运算放大器OP、第一双极型晶体管Q1第二双极型晶体管Q2、电阻R1、电阻R2、电阻R3、电阻R6、电阻R7、PMOS晶体管MP1、MP2和MP3形成电流偏置电路,所述PMOS晶体管MP1、MP2和MP3形成电流镜;基于第二比较器Comp2、电阻R8、PMOS晶体管MP4和MP5形成比较电路,所述比较电路基于所述电流偏置电路提供的偏置电流产生参考电压,基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压,并由比较器Comp2比较所述参考电压与第二检测电压;

在开关组的控制下,所述过流检测电路能够变为充电过流检测电路,也能够变成放电过流检测电路,在所述过流检测电路为放电过流检测电路时,所述PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流产生参考电压,PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压;在所述过流检测电路为充电过流检测电路时,所述PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压,PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流产生参考电压,

所述PMOS晶体管MP1、MP2和MP3的栅极互连,源极与输入电压端VIN相连;PMOS晶体管MP1的栅极与运算放大器OP的输出端相连,其漏极经依次串联的电阻R1和R3与第一双极型晶体管Q1的射极相连;第一双极型晶体管Q1的基极和集电极均接地;电阻R2的一端与PMOS晶体管MP1的漏极相连,其另一端与第二双极型晶体管Q2的射极相连;第二双极型晶体管Q2的基极和集电极均接地;运算放大器OP的第一输入端与电阻R1和R3之间的连接节点A相连,其第二输入端与第二双极型晶体管Q2的射极相连;电阻R6的一端与所述运算放大器OP的第一输入端相连,其另一端经第一开关S1接地;电阻R7的一端与所述运算放大器OP的第二输入端相连,其另一端与电阻R6的另一端相连;电阻R4、R9和R5依次串联于所述输入电压端VIN和接地端之间,第二开关S2与电阻R9并联;PMOS晶体管MP2的漏极与PMOS晶体管MP4的源极相连;PMOS晶体管MP4的栅极经开关S4接地,其漏极接地;PMOS晶体管MP3的漏极经电阻R8与PMOS晶体管MP5的源极相连;PMOS晶体管MP5的栅极经开关S6接地,其漏极接地;受检输入电压VM经开关S3与PMOS晶体管MP4的栅极相连,且受检输入电压VM经开关S5与PMOS晶体管MP5的栅极相连;比较器Comp1的第一输入端与电阻R9和R5之间的连接节点相连,其第二输入端与PMOS晶体管MP1的漏极相连;比较器Comp2的第二输入端与PMOS晶体管MP2的漏极相连,其第一输入端与PMOS晶体管MP3的漏极相连,

其中,输入电压端VIN的电压为电芯电压,受检输入电压VM为电池保护电路中功率开关的导通电压。

4. 根据权利要求3所述的保护检测电路,其特征在于,

当开关S1断路且开关S2断路时,基于运算放大器OP,比较器Comp1,第一双极型晶体管Q1和Q2,PMOS晶体管MP1,电阻R1、R2、R3、R4、R5和R9构成充电过压检测电路,其中,基于运算放大器OP、第一双极型晶体管Q1和Q2、PMOS晶体管MP1、电阻R1、R2和R3构成带隙基准电压产生电路,所述带隙基准电压产生电路为比较器Comp1提供零温度系数的带隙基准电压VBG,所述带隙基准电压VBG为所述PMOS晶体管MP1的漏极上的电压;电阻R4、R5和R9构成分压电路,所述分压电路对输入电压端VIN的电压进行采样得到第一检测电压,所述第一检测电压为电阻R9和R5之间的连接节点上的电压;比较器comp1输出的信号表示充电过压检测信号,

当开关S1断路且开关S2导通时,基于运算放大器OP,比较器Comp1,第一双极型晶体管Q1和Q2,PMOS晶体管MP1,电阻R1、R2、R3、R4和R5构成放电过压检测电路,其中,基于运算放大器OP、第一双极型晶体管Q1和Q2、PMOS晶体管MP1、电阻R1、R2和R3构成带隙基准电压产生电路,所述带隙基准电压产生电路为比较器Comp1提供零温度系数的带隙基准电压VBG,所述带隙基准电压VBG为所述PMOS晶体管MP1的漏极上的电压;电阻R4和R5构成分压电路,所述分压电路对输入电压端VIN的电压进行采样得到第一检测电压,所述第一检测电压为电阻R4和R5之间的连接节点上的电压;比较器comp1输出的信号表示放电过压检测信号,

当开关S1导通, S3和S6导通且S4和S5断路时,基于运算放大器OP,比较器Comp2,第一双极型晶体管Q1和Q2,PMOS晶体管MP1、MP2、MP3、MP4和MP5,电阻R1、R2、R3、R6、R7和R8构成放电过流检测电路,其中,基于运算放大器OP,第一双极型晶体管Q1和Q2,PMOS晶体管MP1、MP2和MP3,电阻R1、R2、R3、R6和R7构成电流偏置电路,所述电流偏置电路为比较电路提供零温度系数的偏置电流,PMOS晶体管MP1、MP2和MP3形成电流镜;基于电阻R8,PMOS晶体管MP4和MP5,比较器Comp2形成比较电路,所述PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流产生参考电压,PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压,比较器comp2输出的信号表示放电过流检测信号,

当开关S1导通,S3和S6断路且S4和S5导通时,基于运算放大器OP,比较器Comp2,第一双极型晶体管Q1和Q2,PMOS晶体管MP1、MP2、MP3、MP4和MP5,电阻R1、R2、R3、R6、R7和R8构成充电过流检测电路,其中,基于运算放大器OP,第一双极型晶体管Q1和Q2,PMOS晶体管MP1、MP2和MP3,电阻R1、R2、R3、R6和R7构成电流偏置电路,所述电流偏置电路为比较电路提供零温度系数的偏置电流,PMOS晶体管MP1、MP2和MP3形成电流镜;基于电阻R8,PMOS晶体管MP4和MP5,比较器Comp2形成比较电路,所述PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压,PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流产生参考电压,比较器comp2输出的信号表示充电过流检测信号。

过压检测电路、过流检测电路以及保护检测电路

【技术领域】

[0001] 本发明涉及集成电路领域,特别涉及电池保护芯片中的过压检测电路、过流检测电路以及保护检测电路。

【背景技术】

[0002] 现有技术中的一种电池保护电路如中国专利申请号201110229489.6,其中实现了共用双极型晶体管实现电压检测和电流检测的功能。但是此实现方法需要NPN型双极型晶体管,这种晶体管需要特殊的BiCMOS工艺,从而需要额外的光刻步骤(相比于普通的CMOS工艺),导致成本增加(因为芯片的生产成本一般随着光刻步骤增加而增加)。

[0003] 因此,有必要提出一种新的技术方案来克服上述问题。

【发明内容】

[0004] 本发明的目的之一在于提供一种过压检测电路,其不仅可以实现过压检测功能,而且可以降低芯片的生产成本。

[0005] 本发明的目的之二在于提供一种过流检测电路,其不仅可以实现过流检测功能,而且可以降低芯片的生产成本。

[0006] 本发明的目的之三在于提供一种保护检测电路,其不仅可以实现过压检测功能,还可以实现过流检测功能,而且可以降低芯片的生产成本。

[0007] 根据本发明的一个方面,本发明提供一种过压检测电路,其包括:带隙基准电压产生电路,其用于产生带隙基准电压BG,其包括运算放大器OP、第一双极型晶体管Q1和第二双极型晶体管Q2;分压电路,其用于基于受检输入电压产生第一检测电压;比较器Comp1,其第一输入端接收所述带隙基准电压BG,其第二输入端接收所述第一检测电压;其中,所述第一双极型晶体管和所述第二双极型晶体管均为PNP双极型晶体管。

[0008] 进一步的,所述带隙基准电压产生电路还包括PMOS晶体管MP1,以及电阻R1、R2和R3,所述分压电路包括电阻R5和R4。

[0009] 进一步的,所述PMOS晶体管MP1的源极与输入电压端VIN相连,其栅极与运算放大器OP的输出端相连,其漏极经依次串联的电阻R1和R3与第一双极型晶体管Q1的射极相连;第一双极型晶体管Q1的基极和集电极均接地;电阻R2的一端与PMOS晶体管MP1的漏极相连,其另一端与第二双极型晶体管Q2的射极相连;第二双极型晶体管Q2的基极和集电极均接地;运算放大器OP的第一输入端与电阻R1和R3之间的连接节点A相连,其第二输入端与第二双极型晶体管Q2的射极相连;比较器Comp1的第二输入端与PMOS晶体管MP1的漏极相连,其第一输入端与电阻R4和R5之间的连接节点C相连;所述PMOS晶体管MP1的漏极上的电压为所述带隙基准电压BG,所述电阻R4和R5依次串联于所述输入电压端VIN和接地端之间,所述电阻R3和R4之间的连接节点的电压为所述第一检测电压,其中,所述输入电压端VIN的电压为电芯电压,即受检输入电压。

[0010] 进一步的,所述电阻R1和R2的阻值相等;所述电阻R1和R3采用相同温度类型的电

阻;所述第一双极型晶体管Q1的发射极面积大于所述第二双极型晶体管Q2的发射极面积。

[0011] 根据本发明的另一个方面,本发明提供一种过流检测电路,其包括:电流偏置电路,其用于产生偏置电流,其包括运算放大器OP、第一双极型晶体管Q1和第二双极型晶体管Q2;比较电路,其包括比较器Comp2,所述比较电路基于所述电流偏置电路提供的偏置电流产生参考电压,基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压,并由比较器Comp2比较所述参考电压与第二检测电压;其中,所述第一双极型晶体管和所述第二双极型晶体管为PNP双极型晶体管。

[0012] 进一步的,所述电流偏置电路还包括PMOS晶体管MP1、MP2、MP3,以及电阻R1、R2、R3、R6和R7,所述PMOS晶体管MP1、MP2和MP3用于形成电流镜;所述比较电路还包括电阻R8、PMOS晶体管MP4和MP5,所述PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流产生参考电压,PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压;或者,所述PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压,PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流产生参考电压。

[0013] 进一步的,所述PMOS晶体管MP1、MP2和MP3的栅极互连,源极与输入电压端VIN相连;PMOS晶体管MP1的栅极与运算放大器OP的输出端相连,其漏极经依次串联的电阻R1和R3与第一双极型晶体管Q1的射极相连;第一双极型晶体管Q1的基极和集电极均接地;电阻R2的一端与PMOS晶体管MP1的漏极相连,其另一端与第二型双极型晶体管Q2的射极相连;第二型双极型晶体管Q2的基极和集电极均接地;运算放大器OP的第一输入端与电阻R1和R3之间的连接节点A相连,其第二输入端与第二双极型晶体管Q2的射极相连;电阻R6连接于所述运算放大器OP的第一输入端和接地端之间,电阻R7连接于所述运算放大器OP的第二输入端和接地端之间;PMOS晶体管MP2的漏极与PMOS晶体管MP4的源极相连;比较器Comp2的第二输入端与PMOS晶体管MP2的漏极相连,其第一输入端与PMOS晶体管MP3的漏极相连,PMOS晶体管MP4的栅极接收受检输入电压VM或接地,其漏极接地;PMOS晶体管MP3的漏极经电阻R8与PMOS晶体管MP5的源极相连;PMOS晶体管MP5的漏极接地,PMOS晶体管MP5的栅极接地或接收受检输入电压VM,其中,输入电压端VIN的电压为电芯电压,受检输入电压VM为电池保护电路中功率开关的导通电压。

[0014] 进一步的,所述电阻R1和R2的阻值相等;所述电阻R6和R7的阻值相等;所述电阻R1和R3采用相同温度类型的电阻;所述第一双极型晶体管Q1的发射极面积大于所述第二双极型晶体管Q2的发射极面积;所述PMOS晶体管MP1、MP2、MP3的比例为1:1:1。

[0015] 根据本发明的再一个方面,本发明提供一种保护检测电路,其特征在于,其包括:第一双极型晶体管Q1、第二双极型晶体管Q2和开关组,所述开关组包括若干开关,通过切换所述开关组的若干开关,基于第一双极型晶体管Q1和第二双极型晶体管Q2形成过压检测电路;通过切换所述开关组的若干开关,基于第一双极型晶体管Q1和第二双极型晶体管Q2形成过流检测电路,其中,所述第一双极型晶体管和所述第二双极型晶体管为PNP双极型晶体管。

[0016] 进一步的,所述保护检测电路还包括运算放大器OP、第一比较器Comp1和第二比较器Comp2,通过切换所述开关组的若干开关,基于第一双极型晶体管Q1、第二双极型晶体管Q2、运算放大器OP和第一比较器Comp1形成过压检测电路,在所述过压检测电路中,基于运算放大器OP、第一双极型晶体管Q1和第二双极型晶体管Q2形成带隙基准电压产生电路,所

述带隙基准电压产生电路用于产生带隙基准电压BG;通过切换所述开关组的若干开关,基于第一双极型晶体管Q1、第二双极型晶体管Q2、运算放大器OP和第二比较器Comp2形成过流检测电路,在所述过流检测电路中,基于运算放大器OP、第一双极型晶体管Q1和第二双极型晶体管Q2形成电流偏置电路,所述电流偏置电路用于产生偏置电流。

[0017] 进一步的,所述保护检测电路还包括:电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9,在所述过压检测电路中,基于运算放大器OP、第一双极型晶体管Q1、第二双极型晶体管Q2、电阻R1、电阻R2、电阻R3形成带隙基准电压产生电路,所述带隙基准电压产生电路为第一比较器Comp1提供带隙基准电压BG;基于电阻R4、电阻R5和/或电阻R9形成分压电路,所述分压电路为第一比较器Comp1提供第一检测电压;在所述过流检测电路中,基于运算放大器OP、第一双极型晶体管Q1第二双极型晶体管Q2、电阻R1、电阻R2、电阻R3、电阻R6和R7形成电流偏置电路;基于第二比较器Comp2和电阻R8形成比较电路,所述电流偏置电路为所述比较电路提供偏置电流。

[0018] 进一步的,所述保护检测电路还包括PMOS晶体管MP1、MP2、MP3、MP4和MP5,在所述过压检测电路中,基于运算放大器OP、第一双极型晶体管Q1、第二双极型晶体管Q2、电阻R1、电阻R2、电阻R3和PMOS晶体管MP1形成带隙基准电压产生电路;在开关组的控制下,所述过压检测电路能够变为充电过压检测电路,也能够变成放电过压检测电路,在为充电过压检测电路时,基于电阻R4、电阻R5和电阻R9形成分压电路,在为放电过压检测电路时,基于电阻R4和电阻R5形成分压电路,在所述过流检测电路中,基于运算放大器OP、第一双极型晶体管Q1第二双极型晶体管Q2、电阻R1、电阻R2、电阻R3、电阻R6、电阻R7、PMOS晶体管MP1、MP2和MP3形成电流偏置电路,所述PMOS晶体管MP1、MP2和MP3形成电流镜;基于第二比较器Comp2、电阻R8、PMOS晶体管MP4和MP5形成比较电路,所述比较电路基于所述电流偏置电路提供的偏置电流产生参考电压,基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压,并由比较器Comp2比较所述参考电压与第二检测电压;在开关组的控制下,所述过流检测电路能够变为充电过流检测电路,也能够变成放电过流检测电路,在所述过流检测电路为放电过流检测电路时,所述PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流产生参考电压,PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压;在所述过流检测电路为充电过流检测电路时,所述PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压,PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流产生参考电压。

[0019] 进一步的,所述PMOS晶体管MP1、MP2和MP3的栅极互连,源极与输入电压端VIN相连;PMOS晶体管MP1的栅极与运算放大器OP的输出端相连,其漏极经依次串联的电阻R1和R3与第一双极型晶体管Q1的射极相连;第一双极型晶体管Q1的基极和集电极均接地;电阻R2的一端与PMOS晶体管MP1的漏极相连,其另一端与第二双极型晶体管Q2的射极相连;第二双极型晶体管Q2的基极和集电极均接地;运算放大器OP的第一输入端与电阻R1和R3之间的连接节点A相连,其第二输入端与第二双极型晶体管Q2的射极相连;电阻R6的一端与所述运算放大器OP的第一输入端相连,其另一端经第一开关S1接地;电阻R7的一端与所述运算放大器OP的第二输入端相连,其另一端与电阻R6的另一端相连;电阻R4、R9和R5依次串联于所述输入电压端VIN和接地端之间,第二开关S2与电阻R9并联;PMOS晶体管MP2的漏极与PMOS晶体管MP4的源极相连;PMOS晶体管MP4的栅极经开关S4接地,其漏极接地;PMOS晶体管MP3的

漏极经电阻R8与PMOS晶体管MP5的源极相连;PMOS晶体管MP5的栅极经开关S6接地,其漏极接地;受检输入电压VM经开关S3与PMOS晶体管MP4的栅极相连,且受检输入电压VM经开关S5与PMOS晶体管MP5的栅极相连;比较器Comp1的第一输入端与电阻R9和R5之间的连接节点相连,其第二输入端与PMOS晶体管MP1的漏极相连;比较器Comp2的第二输入端与PMOS晶体管MP2的漏极相连,其第一输入端与PMOS晶体管MP3的漏极相连,其中,输入电压端VIN的电压为电芯电压,受检输入电压VM为电池保护电路中功率开关的导通电压。

[0020] 进一步的,当开关S1断路且开关S2断路时,基于运算放大器OP,比较器Comp1,第一双极型晶体管Q1和Q2,PMOS晶体管MP1,电阻R1、R2、R3、R4、R5和R9构成充电过压检测电路,其中,基于运算放大器OP、第一双极型晶体管Q1和Q2、PMOS晶体管MP1、电阻R1、R2和R3构成带隙基准电压产生电路,所述带隙基准电压产生电路为比较器Comp1提供零温度系数的带隙基准电压VBG,所述带隙基准电压VBG为所述PMOS晶体管MP1的漏极上的电压;电阻R4、R5和R9构成分压电路,所述分压电路对输入电压端VIN的电压进行采样得到第一检测电压,所述第一检测电压为电阻R9和R5之间的连接节点上的电压;比较器comp1输出的信号表示充电过压检测信号。

[0021] 进一步的,当开关S1断路且开关S2导通时,基于运算放大器OP,比较器Comp1,第一双极型晶体管Q1和Q2,PMOS晶体管MP1,电阻R1、R2、R3、R4和R5构成放电过压检测电路,其中,基于运算放大器OP、第一双极型晶体管Q1和Q2、PMOS晶体管MP1、电阻R1、R2和R3构成带隙基准电压产生电路,所述带隙基准电压产生电路为比较器Comp1提供零温度系数的带隙基准电压VBG,所述带隙基准电压VBG为所述PMOS晶体管MP1的漏极上的电压;电阻R4和R5构成分压电路,所述分压电路对输入电压端VIN的电压进行采样得到第一检测电压,所述第一检测电压为电阻R4和R5之间的连接节点上的电压;比较器comp1输出的信号表示放电过压检测信号。

[0022] 进一步的,当开关S1导通,S3和S6导通且S4和S5断路时,基于运算放大器OP,比较器Comp2,第一双极型晶体管Q1和Q2,PMOS晶体管MP1、MP2、MP3、MP4和MP5,电阻R1、R2、R3、R6、R7和R8构成放电过流检测电路,其中,基于运算放大器OP,第一双极型晶体管Q1和Q2,PMOS晶体管MP1、MP2和MP3,电阻R1、R2、R3、R6和R7构成电流偏置电路,所述电流偏置电路为比较电路提供零温度系数的偏置电流,PMOS晶体管MP1、MP2和MP3形成电流镜;基于电阻R8,PMOS晶体管MP4和MP5,比较器Comp2形成比较电路,所述PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流产生参考电压,PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压,比较器comp2输出的信号表示放电过流检测信号。

[0023] 进一步的,当开关S1导通,S3和S6断路且S4和S5导通时,基于运算放大器OP,比较器Comp2,第一双极型晶体管Q1和Q2,PMOS晶体管MP1、MP2、MP3、MP4和MP5,电阻R1、R2、R3、R6、R7和R8构成充电过流检测电路,其中,基于运算放大器OP,第一双极型晶体管Q1和Q2,PMOS晶体管MP1、MP2和MP3,电阻R1、R2、R3、R6和R7构成电流偏置电路,所述电流偏置电路为比较电路提供零温度系数的偏置电流,PMOS晶体管MP1、MP2和MP3形成电流镜;基于电阻R8,PMOS晶体管MP4和MP5,比较器Comp2形成比较电路,所述PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压,PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流产生参考电压,比较器comp2输出的信号表示充电过

流检测信号。

[0024] 与现有技术相比,本发明中,用于实现电压检测和/或电流检测的双极型晶体管可以采用普通的CMOS工艺中寄生的PNP型双极型晶体管,从而减少光刻步骤,进而降低芯片的生产成本。

【附图说明】

[0025] 为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。其中:

[0026] 图1为本发明在一个实施例中的充电过压检测电路的电路示意图;

[0027] 图2为本发明在一个实施例中的放电过流检测电路的电路示意图;

[0028] 图3为本发明在一个实施例中的充电过流检测电路的电路示意图;

[0029] 图4为本发明在一个实施例中的电池保护芯片中的保护检测电路的电路示意图。

【具体实施方式】

[0030] 为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。

[0031] 此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例,也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明,本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

[0032] 由前文的背景技术可知,在中国专利申请号201110229489.6中,电压检测电路采用的NPN型双极型晶体管,需要特殊的BiCMOS工艺,这种NPN型双极型晶体管具有较大的电流放大倍数,从而需要额外的光刻步骤(相比于普通的CMOS工艺)。普通的CMOS工艺中只有寄生的PNP型双极型晶体管,且这种PNP型双极型晶体管的电流放大倍数很低,不能实现201110229489.6的结构。本发明的目的是不用NPN型双极型晶体管,仅用普通的CMOS工艺中寄生的PNP型双极型晶体管,这样的实现方式可以减少光刻步骤,从而减小芯片的生产成本。

[0033] 请参考图1所示,其为本发明在一个实施例中的充电过压检测电路的电路示意图。图1所示的充电过压检测电路包括:运算放大器OP,比较器Comp1,双极型晶体管Q1和Q2,PMOS晶体管MP1,电阻R1、R2、R3、R4和R5。在图1所示的实施例中,双极型晶体管Q1和Q2可以采用普通的CMOS工艺中寄生的PNP型双极型晶体管。一般设计第一双极型晶体管Q1的发射极面积大于第二双极型晶体管Q2的发射极面积。

[0034] 如图1所示,各器件的具体连接关系为:PMOS晶体管MP1的源极与输入电压端VIN相连,其栅极与运算放大器OP的输出端相连,其漏极经依次串联的电阻R1和R3与双极型晶体管Q1的射极相连;第一双极型晶体管Q1的基极和集电极均接地;电阻R2的一端与PMOS晶体管MP1的漏极相连,其另一端与第二双极型晶体管Q2的射极相连;第二双极型晶体管Q2的基极和集电极均接地;运算放大器OP的正相输入端(其可称为第一输入端)与电阻R1和R3之间

的连接节点A相连,其负相输入端(其可称为第二输入端)与第二双极型晶体管Q2的射极相连;电阻R4和R5依次串联于所述输入电压端VIN和接地端之间;比较器Comp1的负相输入端(其可称为第二输入端)与PMOS晶体管MP1的漏极相连,其正相输入端(其可称为第一输入端)与电阻R4和R5之间的连接节点C相连,其输出端与所述充电过压检测电路的输出端OC相连,其中,输入电压端VIN的电压为电芯电压,此实施例中也可以被称为受检输入电压。

[0035] 其中,基于运算放大器OP、第一双极型晶体管Q1和Q2、PMOS晶体管MP1、电阻R1、R2和R3构成带隙基准电压产生电路,所述带隙基准电压产生电路为比较器Comp1提供零温度系数的带隙基准电压(或参考电压)VBG,所述带隙基准电压VBG为所述PMOS晶体管MP1的漏极(或节点BG)上的电压;电阻R4和R5构成分压电路,所述分压电路对输入电压端VIN的电压进行采样得到第一检测电压,所述第一检测电压为电阻R4和R5之间的连接节点C上的电压。所述分压电路为比较器comp1提供第一检测电压。

[0036] 图1所示的充电过压检测电路的工作原理为:运算放大器OP形成负反馈,调整满足其正负输入端的电压相等,这样使得A点(或连接节点A)的电压等于第二双极型晶体管Q2的基极-发射极电压(V_{be2}),而B点(或连接节点B)的电压等于第一双极型晶体管Q1的基极-发射极电压(V_{be1}),电阻R3的电流等于 $(V_{be2}-V_{be1})/R3 = \Delta V_{be}/R3$,其中 V_{be2} 是第二双极型晶体管Q2的基极-发射极电压, V_{be1} 是第一双极型晶体管Q1的基极-发射极电压,R3是电阻R3的电阻值, ΔV_{be} 为第二双极型晶体管Q2和Q1的基极-发射极电压之差。 ΔV_{be} 为正温度系数电压。如果电阻R1和R2电阻值相等,可以实现双极型晶体管Q1和Q2的电流相等,因为电阻R1的电压等于电阻R2的电压。A点电压为 V_{be2} ,其为负温度系数。电阻R1上的电压 $VR1$ 为 $(\Delta V_{be}/R3) \cdot R1$,其中R1为电阻R1的电阻值,电阻R1和R3采用相同类型的电阻,则其温度系数可以抵消,因此,电阻R1上的电压为正温度系数。节点BG(或PMOS晶体管MP1的漏极)的带隙基准电压 $VBG = VR1 + V_{be2} = V_{be2} + (\Delta V_{be}/R3) \cdot R1$,通过合适的R3/R1的比值,可以实现正温度系数电压 $VR1$ 和负温度系数的电压 V_{be2} 的温度系数相等而抵消,从而实现零温度系数的带隙基准电压VBG的电压值。输入电压端VIN的电压即电芯电压,经过电阻R4和R5分压后与带隙基准电压值VBG比较,当C点(或连接节点C)电压超过带隙基准电压值VBG时比较器Comp1翻转,利用这个状态变化可以实现充电过压的判断。因为带隙基准电压VBG很准确,电阻R4与R5的分压比例很准确,因此实现输入电压端VIN的充电过压电压阈值很准确。

[0037] 请参考图2所示,其为本发明在一个实施例中的放电过流检测电路的电路示意图。图2所示的放电过流检测电路包括:运算放大器OP,比较器Comp2,双极型晶体管Q1和Q2,PMOS晶体管MP1、MP2、MP3、MP4和MP5,电阻R1、R2、R3、R6、R7和R8。在图2所示的实施例中,双极型晶体管Q1和Q2可以采用普通的CMOS工艺中寄生的PNP型双极型晶体管。一般设计第一双极型晶体管Q1的发射极面积大于第二双极型晶体管Q2的发射极面积。

[0038] 如图2所示,各器件的具体连接关系为:PMOS晶体管MP1、MP2和MP3的栅极互连,源极与输入电压端VIN相连;PMOS晶体管MP1的栅极与运算放大器OP的输出端相连,其漏极经依次串联的电阻R1和R3与第一双极型晶体管Q1的射极相连;第一双极型晶体管Q1的基极和集电极均接地;电阻R2的一端与PMOS晶体管MP1的漏极相连,其另一端与第二双极型晶体管Q2的射极相连;第二双极型晶体管Q2的基极和集电极均接地;运算放大器OP的正相输入端(其可称为第一输入端)与电阻R1和R3之间的连接节点A相连,其负相输入端(其可称为第二输入端)与第二双极型晶体管Q2的射极相连;电阻R6连接于所述运算放大器OP的正相输入

端(其可称为第一输入端)和接地端之间,电阻R7连接于所述运算放大器OP的负相输入端(其可称为第二输入端)和接地端之间;PMOS晶体管MP2的漏极与PMOS晶体管MP4的源极相连;PMOS晶体管MP4的栅极接收受检输入电压VM,其漏极接地;PMOS晶体管MP3的漏极经电阻R8与PMOS晶体管MP5的源极相连;PMOS晶体管MP5的栅极和漏极均接地;比较器Comp2的负相输入端(其可称为第二输入端)与PMOS晶体管MP2的漏极相连,其正相输入端(其可称为第一输入端)与PMOS晶体管MP3的漏极相连,其输出端与所述放电过流检测电路的输出端EDI相连,其中,输入电压端VIN的电压为电芯电压。

[0039] 其中,基于运算放大器OP,双极型晶体管Q1和Q2,PMOS晶体管MP1、MP2和MP3,电阻R1、R2、R3、R6和R7构成电流偏置电路,所述电流偏置电路可以为比较电路提供零温度系数的偏置电流,PMOS晶体管MP1、MP2和MP3形成电流镜;基于电阻R8,PMOS晶体管MP4和MP5,比较器Comp2形成比较电路,PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流和受检输入电压VM产生第二检测电压,PMOS晶体管MP5和电阻8基于所述电流偏置电路提供的偏置电流产生参考电压,所述比较器Comp2比较所述参考电压和第二检测电压。

[0040] 图2所示的放电过流检测电路的工作原理为:运算放大器OP形成负反馈,调整实现运算放大器OP的正负输入端电压相等,即A点(或连接节点A)电压等于第二双极型晶体管Q2的基极-发射极电压 V_{be2} ,而B点(或连接节点B)电压等于第一双极型晶体管Q1的基极-发射极电压 V_{be1} ,因此,电阻R3的电流等于 $(V_{be2}-V_{be1})/R3 = \Delta V_{be}/R3$,其中 V_{be2} 是第二双极型晶体管Q2的基极-发射极电压, V_{be1} 是第一双极型晶体管Q1的基极-发射极电压,R3是电阻R3的电阻值, ΔV_{be} 为双极型晶体管Q2和Q1的基极-发射极电压之差。 ΔV_{be} 为正温度系数电压。电阻R6的电流等于 $V_{be2}/R6$,电阻R1和R2电阻值设计相等,且电阻R6和R7电阻值设计相等,则实现第一双极型晶体管Q1的电流等于第二双极型晶体管Q2的电流。PMOS晶体管MP1的电流等于电阻R1的电流和电阻R2的电流之和,即等于电阻R1电流的两倍, ΔV_{be} 为正温度系数的电压, V_{be2} 为负温度系数电压,因此,可以通过设计合适的电阻R3和R6的电阻值比例,实现两者的温度系数抵消,这样,PMOS晶体管MP1中的电流可以为零温度系数的偏置电流。PMOS晶体管MP3、MP2和MP1构成电流镜,复制PMOS晶体管MP1的电流,如果设计其比例为1:1:1,则电阻R8的电流等于PMOS晶体管MP3的电流,等于PMOS晶体管MP1的电流,也等于 $2 \cdot (V_{be2}/R6 + \Delta V_{be}/R3)$,则电阻R8的电压等于 $V_{R8} = 2 \cdot (V_{be2}/R6 + \Delta V_{be}/R3) \cdot R8$,其中 V_{be2} 是第二双极型晶体管Q2的基极-发射极电压,R6是电阻R6的电阻值,R3是电阻R3的电阻值,R8是电阻R8的电阻值,这样,可以产生零温度系数的 V_{R8} 。MP4和MP5是尺寸和类型完全相同的PMOS晶体管,它们的作用是分别将受检输入电压VM和地电压抬高一个PMOS阈值电压 $|V_{thp}|$,这个电路可以实现比较 $VM+|V_{thp}|$ 电压(第二检测电压)和 $0+|V_{thp}|+V_{R8}$ 的电压(参考电压),等效比较VM与 V_{R8} 的电压。其中, V_{R8} 的电压被设计为零温度系数的比较准确值,受检输入电压VM为电池保护电路中功率开关的导通电压,因此其反映其导通电流,这样实现检测放电过流的效果。当比较器Comp2输出从高电平变为低电平时表明是出现放电过流。放电过流比较阈值则为 V_{R8} 。

[0041] 请参考图3所示,其为本发明在一个实施例中的充电过流检测电路的电路示意图。图3所示的充电过流检测电路与图2所示的放电过流检测电路包括的器件相同。图3所示的充电过流检测电路包括:运算放大器OP,比较器Comp2,第一双极型晶体管Q1和Q2,PMOS晶体管MP1、MP2、MP3、MP4和MP5,电阻R1、R2、R3、R6、R7和R8。在图3所示的实施例中,双极型晶体

管Q1和Q2可以采用普通的CMOS工艺中寄生的PNP型双极型晶体管。一般设计第一双极型晶体管Q1的发射极面积大于第二双极型晶体管Q2的发射极面积。

[0042] 图3中各器件的连接关系与图2中各器件的连接关系基本相同,主要区别在于PMOS晶体管MP4和MP5的栅极的连接关系。如图3所示,各器件的具体连接关系为:PMOS晶体管MP1、MP2和MP3的栅极互连,源极与输入电压端VIN相连;PMOS晶体管MP1的栅极与运算放大器OP的输出端相连,其漏极经依次串联的电阻R1和R3与第一双极型晶体管Q1的射极相连;第一双极型晶体管Q1的基极和集电极均接地;电阻R2的一端与PMOS晶体管MP1的漏极相连,其另一端与第二双极型晶体管Q2的射极相连;第二双极型晶体管Q2的基极和集电极均接地;运算放大器OP的正相输入端(其可称为第一输入端)与电阻R1和R3之间的连接节点A相连,其负相输入端(其可称为第二输入端)与第二双极型晶体管Q2的射极相连;电阻R6连接于所述运算放大器OP的正相输入端(其可称为第一输入端)和接地端之间,电阻R7连接于所述运算放大器OP的负相输入端(其可称为第二输入端)和接地端之间;PMOS晶体管MP2的漏极与PMOS晶体管MP4的源极相连;PMOS晶体管MP4的栅极和漏极均接地;PMOS晶体管MP3的漏极经电阻R8与PMOS晶体管MP5的源极相连;PMOS晶体管MP5的栅极接收受检输入电压VM,其漏极接地;比较器Comp2的负相输入端(其可称为第二输入端)与PMOS晶体管MP2的漏极相连,其正相输入端(其可称为第一输入端)与PMOS晶体管MP3的漏极相连,其输出端与所述放电过流检测电路的输出端ECI相连,其中,输入电压端VIN的电压为电芯电压。

[0043] 其中,基于运算放大器OP,双极型晶体管Q1和Q2,PMOS晶体管MP1、MP2和MP3,电阻R1、R2、R3、R6和R7构成电流偏置电路,所述电流偏置电路可以为比较电路提供零温度系数的偏置电流,PMOS晶体管MP1、MP2和MP3形成电流镜;基于电阻R8,PMOS晶体管MP4和MP5,比较器Comp2形成比较电路,PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流和受检输入电压VM产生第二检测电压,PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流产生参考电压,所述比较器Comp2比较所述参考电压和第二检测电压。

[0044] 图3所示的放电过流检测电路与图2所示的放电过流检测电路的工作原理基本相同。图3所示的放电过流检测电路的工作原理为:运算放大器OP形成负反馈,调整实现运算放大器OP的正负输入端电压相等,即A点(或连接节点A)电压等于第二双极型晶体管Q2的基极-发射极电压Vbe2,而B点(或连接节点B)电压等于第一双极型晶体管Q1的基极-发射极电压Vbe1,因此,电阻R3的电流等于 $(V_{be2} - V_{be1}) / R_3 = \Delta V_{be} / R_3$,其中Vbe2是第二双极型晶体管Q2的基极-发射极电压,Vbe1是第一双极型晶体管Q1的基极-发射极电压,R3是电阻R3的电阻值, ΔV_{be} 为双极型晶体管Q2和Q1的基极-发射极电压之差。 ΔV_{be} 为正温度系数电压。电阻R6的电流等于 V_{be2} / R_6 ,电阻R1和R2电阻值设计相等,且电阻R6和R7电阻值设计相等,则实现第一双极型晶体管Q1的电流等于第二双极型晶体管Q2的电流。PMOS晶体管MP1的电流等于电阻R1的电流和电阻R2的电流之和,即等于电阻R1电流的两倍, ΔV_{be} 为正温度系数的电压,Vbe2为负温度系数电压,因此,可以通过设计合适的电阻R3和R6的电阻值比例,实现两者的温度系数抵消,这样,PMOS晶体管MP1中的电流可以为零温度系数的偏置电流。PMOS晶体管MP3、MP2和MP1构成电流镜,复制PMOS晶体管MP1的电流,如果设计其比例为1:1:1,则电阻R8的电流等于PMOS晶体管MP3的电流,等于PMOS晶体管MP1的电流,也等于 $2 \cdot (V_{be2} / R_6 + \Delta V_{be} / R_3)$,则电阻R8的电压等于 $V_{R8} = 2 \cdot (V_{be2} / R_6 + \Delta V_{be} / R_3) \cdot R_8$,其中Vbe2是第二双极型晶体管Q2的基极-发射极电压,R6是电阻R6的电阻值,R3是电阻R3的电阻值,R8

是电阻R8的电阻值,这样,可以产生零温度系数的VR8。受检输入电压VM被MP5抬高 $|V_{thp}|$,然后叠加VR8电压后(第二检测电压)输入到比较器Comp2的正输入端,地电平被PMOS晶体管MP4抬高 $|V_{thp}|$ (参考电压),然后输入到比较器Comp2的负输入端,PMOS晶体管MP5和MP4设计为类型和尺寸都完全一样的器件,因此两者抬高的 $|V_{thp}|$ 都一样,可以相互抵消,因此比较器Comp2等效比较VM+VR8的电压与地电平(可以看成0V),也等效为比较VM与-VR8电压,当VM电压从高于-VR8电压变化到低于-VR8电压时,比较器Comp2输出从高电平翻转为低电平,表示出现充电过流情况,充电过流比较阈值则为-VR8。

[0045] 请参考图4所示,其为本发明在一个实施例中的电池保护芯片中的保护检测电路的电路示意图。图4所示的保护检测电路包括双极型晶体管Q1和Q2,电阻R1、R2、R3、R4、R5、R6、R7、R8和R9,PMOS晶体管MP1、MP2、MP3、MP4和MP5,开关S1、S2、S3、S4、S5和S6,运算放大器OP,比较器Comp1和比较器Comp2。在图4所示的实施例中,双极型晶体管Q1和Q2可以采用普通的CMOS工艺中寄生的PNP型双极型晶体管。一般设计第一双极型晶体管Q1的发射极面积大于第二双极型晶体管Q2的发射极面积。

[0046] 如图4所示,各器件的具体连接关系为:PMOS晶体管MP1、MP2和MP3的栅极互连,源极与输入电压端VIN相连;PMOS晶体管MP1的栅极与运算放大器OP的输出端相连,其漏极经依次串联的电阻R1和R3与第一双极型晶体管Q1的射极相连;第一双极型晶体管Q1的基极和集电极均接地;电阻R2的一端与PMOS晶体管MP1的漏极相连,其另一端与第二双极型晶体管Q2的射极相连;第二双极型晶体管Q2的基极和集电极均接地;运算放大器OP的正相输入端(其可称为第一输入端)与电阻R1和R3之间的连接节点A相连,其负相输入端(其可称为第二输入端)与第二双极型晶体管Q2的射极相连;电阻R6的一端与所述运算放大器OP的正相输入端(其可称为第一输入端)相连,其另一端经第一开关S1接地;电阻R7的一端与所述运算放大器OP的负相输入端(其可称为第二输入端)相连,其另一端与电阻R6的另一端相连;电阻R4、R9和R5依次串联于所述输入电压端VIN和接地端之间,第二开关S2与电阻R9并联;PMOS晶体管MP2的漏极与PMOS晶体管MP4的源极相连;PMOS晶体管MP4的栅极经开关S4接地,其漏极接地;PMOS晶体管MP3的漏极经电阻R8与PMOS晶体管MP5的源极相连;PMOS晶体管MP5的栅极经开关S6接地,其漏极接地;受检输入电压VM经开关S3与PMOS晶体管MP4的栅极相连,且受检输入电压VM经开关S5与PMOS晶体管MP5的栅极相连;比较器Comp1的正相输入端(其可称为第一输入端)与电阻R9和R5之间的连接节点相连,其负相输入端(其可称为第二输入端)与PMOS晶体管MP1的漏极相连,其输出端与过压输出端OC-OD相连;比较器Comp2的负相输入端(其可称为第二输入端)与PMOS晶体管MP2的漏极相连,其正相输入端(其可称为第一输入端)与PMOS晶体管MP3的漏极相连,其输出端与所述过流检测电路的输出端ECI-EDI相连,其中,输入电压端VIN的电压为电芯电压。

[0047] 图4所示的保护检测电路,通过切换开关S1-S6可以分时复用第一双极型晶体管Q1和Q2,以进行过压检测和/或过流检测,从而减少PNP晶体管的数量,有效的节省器件的面积,降低成本。

[0048] 当开关S1断路(或截止)且开关S2断路(或截止)时,基于运算放大器OP,比较器Comp1,双极型晶体管Q1和Q2,PMOS晶体管MP1,电阻R1、R2、R3、R4、R5和R9构成充电过压检测电路,该充电过压检测电路的电路结构和工作原理与图1所示的充电过压检测电路基本相同。其中,基于运算放大器OP、双极型晶体管Q1和Q2、PMOS晶体管MP1、电阻R1、R2和R3构成带

隙基准电压产生电路,所述带隙基准电压产生电路为比较器Comp1提供零温度系数的带隙基准电压(或参考电压)VBG,所述带隙基准电压VBG为所述PMOS晶体管MP1的漏极(或节点BG)上的电压;电阻R4、R5和R9构成分压电路,所述分压电路对输入电压端VIN的电压进行采样得到第一检测电压,所述第一检测电压为电阻R9和R5之间的连接节点上的电压。所述分压电路为比较器comp1提供第一检测电压。比较器comp1输出的信号可以表示充电过压检测信号。

[0049] 当开关S1断路且开关S2导通时,基于运算放大器OP,比较器Comp1,双极型晶体管Q1和Q2,PMOS晶体管MP1,电阻R1、R2、R3、R4和R5构成放电过压检测电路,该放电过压检测电路的电路结构和工作原理与图1所示的充电过压检测电路基本相同。其中,基于运算放大器OP、双极型晶体管Q1和Q2、PMOS晶体管MP1、电阻R1、R2和R3构成带隙基准电压产生电路,所述带隙基准电压产生电路为比较器Comp1提供零温度系数的带隙基准电压(或参考电压)VBG,所述带隙基准电压VBG为所述PMOS晶体管MP1的漏极(或节点BG)上的电压;电阻R4和R5构成分压电路,所述分压电路对输入电压端VIN的电压进行采样得到第一检测电压,所述第一检测电压为电阻R4和R5之间的连接节点上的电压。所述分压电路为比较器comp1提供第一检测电压。比较器comp1输出的信号可以表示放电过压检测信号。

[0050] 当开关S1导通,S3和S6导通且S4和S5断路时,基于运算放大器OP,比较器Comp2,双极型晶体管Q1和Q2,PMOS晶体管MP1、MP2、MP3、MP4和MP5,电阻R1、R2、R3、R6、R7和R8构成放电过流检测电路。该放电过流检测电路的电路结构和工作原理与图2所示的放电过流检测电路相同。其中,基于运算放大器OP,双极型晶体管Q1和Q2,PMOS晶体管MP1、MP2和MP3,电阻R1、R2、R3、R6和R7构成电流偏置电路,所述电流偏置电路可以为比较电路提供零温度系数的偏置电流,PMOS晶体管MP1、MP2和MP3形成电流镜;基于电阻R8,PMOS晶体管MP4和MP5,比较器Comp2形成比较电路,所述PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压,PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流产生参考电压。比较器comp2输出的信号可以表示放电过流检测信号。

[0051] 当开关S1导通,S3和S6断路且S4和S5导通时,基于运算放大器OP,比较器Comp2,双极型晶体管Q1和Q2,PMOS晶体管MP1、MP2、MP3、MP4和MP5,电阻R1、R2、R3、R6、R7和R8构成充电过流检测电路。该充电过流检测电路的电路结构和工作原理与图3所示的充电过流检测电路相同。其中,基于运算放大器OP,双极型晶体管Q1和Q2,PMOS晶体管MP1、MP2和MP3,电阻R1、R2、R3、R6和R7构成电流偏置电路,所述电流偏置电路可以为比较电路提供零温度系数的偏置电流,PMOS晶体管MP1、MP2和MP3形成电流镜;基于电阻R8,PMOS晶体管MP4和MP5,比较器Comp2形成比较电路,所述PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流产生参考电压,PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压。比较器comp2输出的信号可以表示充电过流检测信号。

[0052] 在本发明中,“连接”、“相连”、“连”、“接”等表示电性连接的词语,如无特别说明,则表示直接或间接的电性连接。

[0053] 需要指出的是,熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地,本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。




图1




图2




图3




图4