



(19) 中華民國智慧財產局

(12) 發明說明書公開本

(11) 公開編號：TW 202449902 A

(43) 公開日：中華民國 113 (2024) 年 12 月 16 日

(21) 申請案號：113115931

(22) 申請日：中華民國 113 (2024) 年 04 月 29 日

(51) Int. Cl. : H01L21/3065(2006.01)

H01L21/3213(2006.01)

H01L21/32 (2006.01)

H01J37/32 (2006.01)

C23C16/42 (2006.01)

(30) 優先權：2023/05/04 美國

18/312,427

(71) 申請人：日商東京威力科創股份有限公司 (日本) TOKYO ELECTRON LIMITED (JP)

日本

(72) 發明人：盧彥典 LU, YEN-TIEN (TW)；張仕昇 CHANG, SHIHSHENG (US)；喬伊 尼可

拉斯 JOY, NICHOLAS (US)

(74) 代理人：周良謀；周良吉

申請實體審查：無 申請專利範圍項數：20 項 圖式數：4 共 35 頁

(54) 名稱

在電漿蝕刻導電材料期間的保護層形成

(57) 摘要

一種基板的處理方法，其包含：在欲蝕刻的導電層上方形成圖案化硬遮罩層，導電層係置於基板上方；以及藉由執行循環電漿蝕刻製程，使用圖案化硬遮罩層作為蝕刻遮罩來圖案化導電層，以在導電層中逐漸形成凹陷，循環電漿蝕刻製程中的每一循環包含將基板暴露至包含鹵素的第二電漿以蝕刻導電層，以及將基板暴露至包含含矽前驅物的第一電漿，以在圖案化硬遮罩層之頂表面上方沉積含矽保護層。

A method of processing a substrate that includes: forming a patterned hardmask layer over a conductive layer to be etched, the conductive layer disposed over a substrate; and patterning the conductive layer using the patterned hardmask layer as an etch mask, by performing a cyclic plasma etch process to gradually form a recess in the conductive layer, each cycle of the cyclic plasma etch process including exposing the substrate to a first plasma including a halogen to etch the conductive layer, and exposing the substrate to a second plasma including a silicon-containing precursor to deposit a silicon-containing protective layer over a top surface of the patterned hardmask layer.

指定代表圖：

符號簡單說明：

30:處理流程

310:方塊

320:方塊

330:方塊

340:方塊




圖 3A

【發明摘要】

【中文發明名稱】 在電漿蝕刻導電材料期間的保護層形成

【英文發明名稱】 PROTECTION LAYER FORMATION DURING PLASMA

ETCHING CONDUCTIVE MATERIALS

【中文】

一種基板的處理方法，其包含：在欲蝕刻的導電層上方形成圖案化硬遮罩層，導電層係置於基板上方；以及藉由執行循環電漿蝕刻製程，使用圖案化硬遮罩層作為蝕刻遮罩來圖案化導電層，以在導電層中逐漸形成凹陷，循環電漿蝕刻製程中的每一循環包含將基板暴露至包含鹵素的第一電漿以蝕刻導電層，以及將基板暴露至包含含矽前驅物的第二電漿，以在圖案化硬遮罩層之頂表面上方沉積含矽保護層。

【英文】

A method of processing a substrate that includes: forming a patterned hardmask layer over a conductive layer to be etched, the conductive layer disposed over a substrate; and patterning the conductive layer using the patterned hardmask layer as an etch mask, by performing a cyclic plasma etch process to gradually form a recess in the conductive layer, each cycle of the cyclic plasma etch process including exposing the substrate to a first plasma including a halogen to etch the conductive layer, and exposing the substrate to a second plasma including a silicon-containing precursor to deposit a silicon-containing protective layer over a top surface of the patterned hardmask layer.

【指定代表圖】 圖 3A

【代表圖之符號簡單說明】

30:處理流程

310:方塊

320:方塊

330:方塊

340:方塊

【發明說明書】

【中文發明名稱】 在電漿蝕刻導電材料期間的保護層形成

【英文發明名稱】 PROTECTION LAYER FORMATION DURING PLASMA

ETCHING CONDUCTIVE MATERIALS

【技術領域】

【0001】 [相關申請案] 本申請案係主張於2023年5月4日申請之美國非臨時專利申請案第18/312,427號的優先權，其完整內容係合併於此以作為參考。

【0002】 本發明係大致關於基板的處理方法，且在特定實施例中係關於在電漿蝕刻導電材料期間形成保護層的方法。

【先前技術】

【0003】 一般來說，用於電子產品（例如行動電話、數位相機及電腦）的半導體裝置係透過在半導體基板上順序沉積及圖案化介電層、導電層及半導體材料層來製造的，使用光刻及蝕刻來形成作為電路元件（例如電晶體、電阻器及電容器）及作為內連元件（例如導電線、接點及通孔）功能的結構。在低成本電子產品需求的推動下，半導體產業不斷透過微影技術的創新（例如浸沒式微影以及多重圖案化）將半導體裝置的最小特徵尺寸降低至幾奈米，以提高元件的封裝密度，從而降低積體電路（IC）的成本。使用三維（3D）結構（例如鰭式場效電晶體（FinFET））及在某些情況下堆疊電子元件，例如記憶體儲存元件（例如鐵電電容器、磁穿隧結（MTJ）等）及在連續互連層間之層中的精密被動元件（例

如薄膜電阻器（TFR）及金屬-絕緣體-金屬（MIM）電容器），可以進一步提高密度並降低成本。

【0004】 電漿處理技術，例如反應性離子蝕刻（RIE）、電漿增強化學氣相沉積（PECVD）、電漿增強原子層蝕刻以及沉積（PEALE 以及 PEALD）、濺鍍蝕刻、物理氣相沉積（PVD）及循環蝕刻-沉積（例如博世蝕刻製程）已成為製造 IC 中不可或缺的部分。IC 製造中使用的材料非常多樣，例如半導體、絕緣體（包含 SiO_2 、 Si_3N_4 、高 k 閘極介電質及低 k 介電質）、磁性及鐵電薄膜及用於互連及電極的金屬，這使得電漿製程及一般製造製程的發展成為一項挑戰。微型化到幾奈米更是加劇了這個挑戰。此外，引入特徵尺寸低於 20 nm 的非傳統材料（例如 Co 及 Ru）可能會在開發與傳統 Si IC 製造相容的所需蝕刻及沉積製程方面引發新的問題。

【發明內容】

【0005】 根據本發明之一實施例，說明一種基板的處理方法，其步驟包含：在欲蝕刻的導電層上方形成圖案化硬遮罩層，導電層係置於基板上方；以及藉由執行循環電漿蝕刻製程，使用圖案化硬遮罩層作為蝕刻遮罩來圖案化導電層，以在導電層中逐漸形成凹陷，循環電漿蝕刻製程中的每一循環包含：將基板暴露至包含鹵素的第一電漿以蝕刻導電層，以及將基板暴露至包含含矽前驅物的第二電漿，以在圖案化硬遮罩層之頂表面上方沉積含矽保護層。

【0006】 根據本發明之一實施例，說明一種基板的處理方法，其步驟包含：在欲蝕刻的導電層上方形成圖案化硬遮罩層，導電層係置於基板上方；流入含鹵素蝕刻氣體至電漿處理室，基板係裝載於電漿處理室中；在流入含鹵素蝕刻氣體

的同時，將自含鹵素蝕刻氣體產生之電漿保持在電漿處理室中；使用圖案化硬遮罩層作為蝕刻遮罩並藉由將基板暴露至電漿來蝕刻導電層；在流入含鹵素蝕刻氣體的同時，流入含矽前驅物至電漿處理室以修正電漿之組成成分；藉由將基板暴露至經修正之電漿而在圖案化硬遮罩層之頂表面上方沉積含矽層；以及重複蝕刻及沉積。

【0007】 根據本發明之一實施例，說明一種基板的處理方法，其步驟包含：在欲蝕刻的導電層上方形成圖案化硬遮罩層，導電層係置於基板上，導電層包含鈦，圖案化硬遮罩層包含矽，基板包含位於導電層下方的蝕刻停止層（ESL）；以及藉由在電漿處理室中執行循環電漿蝕刻製程，使用圖案化硬遮罩層作為蝕刻遮罩來圖案化導電層，以在導電層中逐漸形成凹陷，循環電漿蝕刻製程中的每一循環包含：保持包含蝕刻劑的電漿，將基板暴露至電漿，蝕刻劑乃蝕刻導電層，在暴露的同時，流入含矽前驅物至電漿處理室中，以在圖案化硬遮罩層之頂表面上方形成保護層，以及停止流入含矽前驅物以停止保護層之形成。

【圖式簡單說明】

【0008】 為了更全面地理解本發明及其優點，現在結合附圖參考以下描述，其中：

【0009】 圖 1A-1F 顯示根據諸多實施例中之半導體製造之示例性製程期間的基板的橫剖面圖，半導體製造製程包含循環電漿蝕刻製程以在基板上的導電層中形成凹陷，其中圖 1A 顯示引入之包含欲進行蝕刻之導電層的基板，圖 1B 顯示在初始蝕刻步驟之後的基板，圖 1C 顯示在第一沉積步驟之後的基板，圖 1D

顯示在第二蝕刻步驟之後的基板，圖 1E 顯示在第二沉積步驟之後的基板，圖 1F 顯示完成循環電漿蝕刻製程後的基板。

【0010】圖 2 顯示根據另一實施例中在循環電漿蝕刻製程的第一沉積步驟之後之另一基板的橫剖面圖。

【0011】圖 3A-3C 顯示根據諸多實施例中之用於在導電層中形成凹陷的循環電漿蝕刻製程的方法的處理流程圖，其中圖 3A 顯示一實施例，圖 3B 顯示替代實施例，且圖 3C 顯示又一實施例；以及

【0012】圖 4 顯示根據諸多實施例中之用於執行半導體製造製程的電漿處理系統。

【實施方式】

【0013】本申請案係關於基板的處理方法，更具體地係關於用於在導電層中形成凹陷的循環電漿蝕刻製程。蝕刻例如耐火金屬（例如鈦、鎢以及鉬）及其化合物的導電材料可用於諸多半導體裝置製造製程，包含後段生產線（BEOL）製程中的金屬互連形成。例如鈦（Ru）由於其較低的擴散率，是替代傳統金屬互連的銅的主要候選材料。然而，使用化學機械拋光（CMP）移除 Ru 是困難且昂貴的。因此，需要一種有效的直接電漿蝕刻技術來移除 Ru 以及其他導電材料。儘管使用基於氧的蝕刻化學物質、基於鹵素的蝕刻化學物質或它們的組合的電漿製程可能能夠蝕刻 Ru，但金屬固有的耐蝕刻性往往需要更積極的電漿蝕刻條件，這通常會導致蝕刻遮罩選擇性差。這種較差的蝕刻遮罩選擇性會對蝕刻輪廓產生不利影響。例如當蝕刻遮罩層的厚度增加時，電漿蝕刻的方向性可能受到損害，導致錐形或彎曲蝕刻輪廓。

【0014】本揭露內容中所述之用於導電材料的電漿蝕刻方法的諸多實施例係基於循環電漿蝕刻，其包含形成保護層的沉積步驟，以提高整體蝕刻遮罩選擇性。在沉積步驟期間，除了蝕刻導電材料（例如 Ru）的蝕刻製程氣體（例如含鹵素氣體）之外，還可以流動前驅物氣體（例如四氯化矽），並且可以選擇性地沉積保護層在蝕刻遮罩層的上方。保護層可以用作額外的蝕刻遮罩，從而有利地減少蝕刻遮罩層的消耗。可以循環地重複蝕刻及沉積步驟，以將導電材料中的凹陷逐漸延伸至目標深度，同時透過循環來補充保護層。循環電漿蝕刻製程可以有利地最小化遮罩角腐蝕並且在製程之後保留足夠部分的蝕刻遮罩層。此外，還可以抑制彎曲及錐形的蝕刻輪廓。

【0015】下面，首先參考圖 1A-1F 描述根據諸多實施例中之循環電漿蝕刻製程的步驟。圖 2 顯示具有先沉積方法的另一實施例。圖 3A-3C 顯示示例性處理流程圖。圖 4 顯示根據一實施例中之示例性電漿系統。本揭露內容中之所有附圖乃僅出於說明目的而繪製，並且不按比例繪製，包含特徵的深寬比。

【0016】圖 1A-1F 顯示根據諸多實施例中之半導體製造之示例性製程期間的基板的橫剖面圖，該半導體製造製程包含循環電漿蝕刻製程以在基板上的導電層中形成凹陷。在諸多實施例中，循環電漿製程可以重複蝕刻步驟（圖 1B 及圖 1D）及沉積步驟（圖 1C 及圖 1E）以逐漸延伸凹陷。在諸多實施例中，可以循環地重複蝕刻及沉積步驟以實現期望的凹陷特徵，如下文進一步描述的。

【0017】圖 1A 顯示引入的基板 100 的橫剖面圖。在諸多實施例中，基板 100 可以是半導體裝置的一部分或是包含半導體裝置，且可能在例如習知製程之後經受多個製程步驟。因此，基板 100 可以包含可用於諸多微電子設備的半導體層。例如，半導體結構可以包含其中形成有諸多裝置區域的基板 100。

【0018】 在一或多個實施例中，基板 100 可以是矽晶圓或絕緣體上矽 (SOI) 晶圓。在某些實施例中，基板 100 可以包含矽鍺晶圓、碳化矽晶圓、砷化鎵晶圓、氮化鎵晶圓及其他化合物半導體。在其他實施例中，基板 100 包含異質層，例如矽上的矽鍺、矽上的氮化鎵、矽上的碳化矽、以及矽或 SOI 基板上的矽層。在諸多實施例中，基板 100 被圖案化或嵌入到半導體裝置的其他部件中。

【0019】 如圖 1A 所示，導電層 110 可以形成在基板 100 上方，且蝕刻停止層 (ESL) 105 可以位於導電層 110 下方。在諸多實施例中，導電層 110 可以包含耐火金屬，例如鈥 (Ru)、鎢 (W)、鉬 (Mo)、鈮 (Nb)。在某些實施例中，導電層 110 可以包含其他金屬，例如鎳 (Ni)、鋁 (Al)、或例如 NiAl 的合金。在一實施例中，導電層 110 可包含金屬 Ru。在某些實施例中，導電層 110 可以包含例如矽化鎢 (WSi) 及鎢矽氮化物 (WSiN) 之金屬硬遮罩的化合物。導電層 110 可以包含一種以上的導電材料。導電層 110 可以是欲被蝕刻及製造的目標層以形成半導體裝置的多種導電部件 (例如金屬互連及接點)。在諸多實施例中，導電層 110 的蝕刻可以是後段生產線 (BEOL) 製程的一部分。

【0020】 因此，透過循環電漿蝕刻製程在導電層 110 中形成的凹陷特徵可以包含線凹陷、接觸孔、狹縫或包含凹陷的其他合適結構。在某些實施例中，欲在導電層 110 中形成的凹陷特徵可以是具有在 3:1 至 6:1 之間的深寬比的高深寬比 (HAR) 特徵。

【0021】 導電層 110 可以使用適當的技術來沉積，例如電鍍或氣相沉積 (包含物理氣相沉積 (PVD) 及原子層沉積 (ALD)、化學氣相沉積 (CVD) 及電漿增強化學氣相沉積 (PECVD))。在一實施例中，導電層 110 的厚度介於 30 nm 至 100 nm 之間。

【0022】仍參考圖 1A，圖案化硬遮罩層 120 可以位於導電層 110 上方，作為在循環電漿蝕刻製程期間使用的蝕刻遮罩。在諸多實施例中，圖案化硬遮罩層 120 可以包含矽氧化物、矽氮化物、非晶矽或其他矽基遮罩材料。在諸多實施例中，可以透過使用例如適當的旋塗技術或氣相沉積技術（例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）及例如電漿增強 CVD（PECVD）的其他電漿製程）及其他製程先在導電層 110 上方沉積硬遮罩層來形成圖案化硬遮罩層 120。接著可以使用光刻製程及各向異性蝕刻製程對沉積的硬遮罩層進行圖案化。在諸多實施例中，圖案化硬遮罩層 120 可以界定將被轉移到導電層 110 的圖案。在一實施例中，圖案可以包含具有 10 nm 至 50 nm 之間距大小的線凹陷圖案。在一實施例中，圖案化硬遮罩層 120 具有 10 nm 至 40 nm 之間的厚度。吾人可以考慮蝕刻遮罩選擇性及蝕刻性能之間的平衡來選擇圖案化硬遮罩層 120 的厚度。例如，可能需要足夠的厚度以避免在完成循環電漿蝕刻製程之前消耗所有硬遮罩材料，但是當硬遮罩層太厚時，可能導致錐形蝕刻輪廓及彎曲問題。在一實施例中，圖案化硬遮罩層 120 的厚度可以是導電層 110 的厚度的一半或更薄。

【0023】圖案化硬遮罩層 120 及/或導電層 110 可以一起被視為基板 100 的一部分。且基板 100 也可以包含其他層。例如，為了圖案化硬遮罩層的目的，可以存在包含光阻層、SiON 層及光學平坦化層（OPL）的三層結構。

【0024】在諸多實施例中，ESL 105 可以包含金屬氮化物，例如氮化鈦（TiN）及氮化鉭（TaN）。ESL 105 可以使用沉積技術來沉積，例如包含化學氣相沉積（CVD）、物理氣相沉積（PVD）及原子層沉積（ALD）的氣相沉積，以及例如電漿增強 CVD（PECVD）、濺鍍及其他製程的其他電漿製程。在某些實施例

中，ESL 105 的厚度可以在 1 nm 至 2 nm 之間。在某些實施例中，ESL 105 可以是可選的且不存在於基板 100 中。

【0025】 圖 1B 顯示在初始蝕刻步驟之後的基板 100 的橫剖面圖。

【0026】 在圖 1B 中，初始蝕刻步驟可以在導電層 110 中形成凹陷 115。在諸多實施例中，循環電漿蝕刻製程可以使用鹵基蝕刻化學品、氧基蝕刻化學品、或其組合。例如，二氯 (Cl_2) 或分子氧 (O_2) 可以用作初始蝕刻製程氣體。在某些實施例中，惰性氣體也可作為載氣流動。惰性氣體可包含氦 (He)、氖 (Ne)、氬 (Ar)、氪 (Kr)、氙 (Xe) 或氡 (Rn)。在一或多個實施例中，例如氮氣 (N_2) 的其他氣體也可作為添加氣體流動。可以考慮欲蝕刻的目標導電材料來選擇蝕刻製程氣體成分及其流速，並針對蝕刻速率及選擇性進行最佳化。例如在一實施例中，具有可選的 N_2 添加物的 Cl_2/O_2 混合物可以用於蝕刻 Ru。在另一實施例中，具有可選的 O_2 或四氟甲烷 (CF_4) 添加物的 Cl_2/N_2 混合物可用於蝕刻 WSi 或 WSiN。在更另一實施例中，具有可選的溴化氫 (HBr) 的 $\text{Cl}_2/\text{CF}_4/\text{O}_2$ 混合物可以用於蝕刻 Mo。

【0027】 在諸多實施例中，初始蝕刻步驟可以僅執行一段短的製程時間，例如 5 秒至 2 分鐘之間，以限制該階段之導電層 110 的蝕刻量。短的初始蝕刻步驟可能是所需的，因為用於導電層 110 的單一、連續電漿蝕刻條件對於蝕刻遮罩（例如圖 1A 中的圖案化硬遮罩層 120）可能沒有足夠的選擇性，並導致若干蝕刻輪廓問題。一般來說，與一些其他介電材料（例如矽氧化物）相比，蝕刻導電材料（例如耐火金屬）可能需要更積極的電漿蝕刻條件。結果，延長的蝕刻製程時間可能導致例如臨界尺寸 (CD) 的縮減，甚至是硬遮罩材料的濺射。蝕刻後剩餘的硬遮罩高度也可能不足以用於下游操作。當增加遮罩高度以解決其中一

些問題時，該製程可能會遭受錐形蝕刻輪廓及彎曲，因為蝕刻的方向性（各向異性）可能受到厚硬遮罩層的不利影響。

【0028】 本申請案的發明人發現，結合形成保護層之沉積步驟的循環電漿蝕刻製程可以有利地改進製程的整體蝕刻遮罩選擇性，並因此克服導電材料之電漿蝕刻中的一些問題。沉積步驟可以透過修改流入電漿處理室的製程氣體成分來實現，如下所述（圖 1C）。

【0029】 圖 1C 顯示第一沉積步驟之後的基板 100 的橫剖面圖。

【0030】 在諸多實施例中，對於第一或任何後續沉積步驟，除了用於初始蝕刻步驟的蝕刻製程氣體之外，可以透過引入包含沉積前驅物的沉積氣體而自初始蝕刻步驟修改電漿條件。蝕刻製程氣體的氣體流速可以保持恆定或自初始蝕刻步驟改變。在其他實施例中，製程蝕刻氣體可以完全切換為沉積氣體。

【0031】 在某些實施例中，沉積前驅物可以包含含矽前驅物，例如四氯化矽（ SiCl_4 ）或四氟化矽（ SiF_4 ），從而保護層 130 可以包含矽基材料。在替代實施例中，可以使用其他含矽前驅物，例如四溴化矽（ SiBr_4 ）。在一實施例中，保護層 130 可以包含矽氧化物。沉積前驅物可以聚合並選擇性地在圖案化硬遮罩層 120 的頂表面上形成保護層 130。

【0032】 保護層 130 的材料可以選擇與硬遮罩材料（即圖案化硬遮罩層 120）相同或相似。因此，在某些實施例中，這兩個層之間的邊界可能無法區分，儘管圖 1C 出於說明目的顯示出兩個不同的層。在一實施例中，硬遮罩材料（即圖案化硬遮罩層 120）及保護層 130 都可以包含矽氧化物。

【0033】 在圖 1C 中，顯示保護層 130 的頂部選擇性沉積。這可以透過應用具有各向異性及化學選擇性的沉積條件來最小化在導電層 110 之側壁上及表

面上方的沉積來實現。在某些實施例中，雖然在圖 1C 中沒有特別顯示出來，除了圖案化硬遮罩層 120 之頂表面以外的區域仍可能發生一些沉積。

【0034】 在諸多實施例中，根據實施目標，第一或任何後續沉積步驟可以是各向異性或各向同性製程。此外，它可以是電漿製程或非電漿製程。在某些實施例中，雖然沒有具體顯示，但是仍可以發生保護層 130 在這兩個表面上的沉積。在一實施例中，保護層 130 在圖案化硬遮罩層 120 的頂表面上方可以具有第一厚度，且在導電層 110 的側壁或表面上方具有第二厚度，其中第一厚度大於第二厚度。在一或多個後續蝕刻步驟期間，保護層 130 可以充當額外蝕刻遮罩。

【0035】 在某些實施例中，第一或任何後續沉積步驟為單一步驟連續電漿製程；然而，可以使用任何合適的製程來沉積保護層 130，包含例如多步驟原子層沉積製程。

【0036】 在一或多個實施例中，在後續蝕刻步驟之前，可以執行可選的氧處理以修改保護層 130 的化學成分。可選的處理可以增加保護層 130 的氧含量，例如將矽基層轉化成更富含矽氧化物層。可選的氧處理可以藉由使用例如分子氧 (O_2) 及臭氧 (O_3) 的氧化劑之電漿或非電漿製程來執行。在某些實施例中，在蝕刻製程氣體已經包含足夠氧物質（例如 O_2 流）的情況下，這樣的可選處理可能便不需要了。

【0037】 在另一實施例中，還可以調整可選的處理以將除氧之外的元素或代替氧的元素引入至保護層 130。例如，可以在可選處理期間使用含氮劑，以將氮引入至保護層 130，使得其可以包含矽氮化物或矽氧氮化物。

【0038】 圖 1D 顯示第二蝕刻步驟之後之基板 100 的橫剖面圖。

【0039】在第一沉積步驟之後，可以執行第二蝕刻步驟以使用圖案化硬遮罩層 120 及保護層 130 的剩餘部分作為組合蝕刻遮罩來延伸凹陷 115。在諸多實施例中，可以藉由停止沉積氣體的氣流以恢復初始蝕刻步驟的初始蝕刻條件而將製程從第一沉積步驟切換到第二蝕刻步驟。在某些實施例中，初始蝕刻步驟及第二或任何後續蝕刻步驟可以使用相同的蝕刻製程氣體來執行。或者，一或多個蝕刻步驟可以使用不同的製程氣體以及條件。

【0040】沉積在圖案化硬遮罩層 120 之頂表面上方的保護層 130 可以以多種方式改善蝕刻性能。例如，其可減少或消除圖案化硬遮罩層 120 的邊角侵蝕，從而有助於在蝕刻繼續時最小化 CD 加寬。此外，蝕刻遮罩的較佳保存可以減少離子散射，減少或消除沿著凹陷 115 之垂直輪廓的彎曲。此外，保護層 130 可以部分補償或全部補償圖案化硬遮罩層 120 的可能損耗。在一例中，當保護層 130 覆蓋側壁的一部分時，此側壁部分還可以有利地提供側壁保護並減少或消除沿著凹陷 115 之垂直輪廓的彎曲。

【0041】在諸多實施例中，在第二或任何後續蝕刻步驟期間，保護層 130 仍可能被電漿蝕刻，導致保護層 130 變薄，如圖 1D 所示。在某些實施例中，在一或多個蝕刻步驟期間，可以以第一蝕刻速率蝕刻導電層 110，並且可以以低於第一蝕刻速率的第二蝕刻速率來蝕刻保護層 130。在一或多個實施例中，第一蝕刻速率可以是第二蝕刻速率的至少兩倍（即蝕刻選擇性為 2 或更大）。

【0042】因此，在諸多實施例中，可以選擇第二蝕刻步驟的處理時間以避免完全損耗保護層 130。在一實施例中，第二蝕刻步驟可以比初始蝕刻步驟時間更長，但在其他實施例中，其可以與初始蝕刻步驟相同或更短。有利地，循環地重複沉積步驟，可以補充保護層 130 以維持整體蝕刻遮罩選擇性及蝕刻性能。

【0043】 圖 1E 顯示第二沉積步驟之後之基板 100 的橫剖面圖。

【0044】 在圖 1E 中，可以透過執行第二沉積步驟來補充保護層 130。第二沉積步驟或任何後續沉積步驟可以藉由將包含沉積前驅物的沉積氣體引入電漿處理室以與第一沉積步驟相同的方式來執行。在諸多實施例中，在第二沉積步驟或任何後續沉積步驟之後，保護層 130 的厚度可以恢復到與第一沉積步驟之後的厚度相似或相同的水平。在諸多實施例中，這些蝕刻及沉積步驟的循環可以重複任何次數，以延伸凹陷 115，同時重複地補充保護層 130（圖 1F）。在一或多個實施例中，可以頻繁地補充保護層 130，使得在初始蝕刻步驟之後不會消耗硬遮罩材料。在某些實施例中，蝕刻及沉積步驟的循環可以重複至少兩次且上至 10 個循環，但在其他實施例中，可以執行更多循環。

【0045】 圖 1F 顯示在完成循環電漿蝕刻製程之後基板 100 的橫剖面圖。

【0046】 在完成循環電漿蝕刻製程之後，凹陷 115 可以達到 ESL 105 的水平，如此保護基板 100 不會被劣化。在諸多實施例中，基板 100 仍可包含保留在導電層 110 之頂表面上的圖案化硬遮罩層 120 及保護層 130 的一部分。即使在循環電漿製程之後有著這種組合的遮罩材料來蝕刻導電材料，對於下游操作的後續製造可能是有利的。例如，此剩餘的組合遮罩材料可用於並改善欲形成用以至下一金屬層之互連的通孔的自對準。在另一例中，剩餘的遮罩材料可以先被圖案化並重新用於隨後的線切割步驟。在某些實施例中，在循環電漿蝕刻製程之後，這種組合遮罩材料（即硬遮罩及保護層的剩餘部分）可具有介於 5 nm 至 20 nm 之間的厚度 d 或是導電層 110 之 5% 至 20% 的厚度。

【0047】 雖然圖 1F 具體顯示在循環電漿蝕刻製程之後遺留在導電層 110 之頂表面上的圖案化硬遮罩層 120 及保護層 130，但在其他實施例中，在特徵上

可能沒有留下遮罩材料。吾人可以考慮後續製造流程及剩餘的任何遮罩材料是否用來調整硬遮罩層的初始厚度及循環電漿蝕刻製程的製程配方。

【0048】 在其他實施例中，在循環電漿蝕刻製程之後，可能移除大部分的保護層 130，且組合的遮罩材料可能大部分或全部是硬遮罩材料（例如圖案化硬遮罩層 120）。剩餘遮罩材料的厚度可以小於硬遮罩材料的初始厚度。即使在這些實施例中，保護層也可以有利地最小化循環電漿蝕刻製程期間硬遮罩材料的消耗。

【0049】 在諸多實施例中，循環電漿蝕刻製程的每個循環可以介於 10 秒至 60 秒之間。在一實施例中，蝕刻及沉積步驟中的每一者可以介於 5 秒至 2 分鐘之間。在某些實施例中，沉積氣體可以被脈衝輸送到電漿處理室中，從而以一定頻率（例如 0.01 Hz-10 kHz）在蝕刻及沉積步驟之間快速切換。

【0050】 此外，除了蝕刻以及沉積步驟之外，循環電漿製程的一或多個循環可以包含額外步驟（例如氧處理）。在某些實施例中，在循環電漿製程的一或多個循環中，可以根據製程配方或蝕刻進度來添加、跳過、縮短或延長某些步驟。因此，在一或多個實施例中，循環電漿蝕刻製程之一循環中的製程參數（例如製程氣體成分、氣體流速、腔室壓力、電漿源功率、電漿偏壓功率、電漿脈衝分佈及溫度）可以不同於循環電漿蝕刻製程的另一循環。

【0051】 在諸多實施例中，如圖 1F 所示，可以藉由循環電漿蝕刻製程在導電層 110 中有利地實現具有筆直側壁輪廓的凹陷 115 及整個基板 100 的均勻 CD。相較之下，由於蝕刻遮罩選擇性較差，導電材料之電漿蝕刻的典型製程條件通常需要厚的硬遮罩層，從而導致錐化、彎曲及 CD 變化。本方法的一個優點是沉積步驟可以簡單地藉由引入沉積前驅物以誘導原位化學氣相沉積來實現，並且可

以適應當前的電漿蝕刻工具而無需對系統進行實質性修改。吾人可以考慮硬遮罩預算及製程要求而可以調整蝕刻及沉積之間的平衡。由於具有補充保護層的能力，本方法可以有利地擴展過蝕刻邊界而不消耗所有的蝕刻遮罩。

【0052】 圖 2 顯示根據另一實施例中在循環電漿蝕刻製程的第一沉積步驟之後的另一基板 100 的橫剖面圖。

【0053】 在參考圖 1B-1F 所描述的先前實施例中，循環電漿蝕刻製程可以在執行第一沉積步驟之前以初始蝕刻步驟開始。在替代實施例中，可以先執行形成保護層 130 的沉積步驟。在形成任何凹陷特徵之前，第一沉積步驟可以應用於圖 1A 所示之先前實施例中描述之相同傳入基板 100。結果，保護層 130 可以選擇性地沉積在圖案化硬遮罩層 120 的頂表面上方，如圖 2 所示。此結構係類似於圖 1C 所述者但沒有凹陷 115。在第一沉積步驟之後，循環電漿蝕刻製程可以進行第一蝕刻步驟以形成一或多個凹陷，然後進行隨後的沉積及蝕刻步驟的循環，如先前所描述的（例如圖 1D-1F）。

【0054】 循環電漿蝕刻製程的這種先沉積方法在改善第一蝕刻步驟期間的蝕刻遮罩選擇性方面可能特別有利。此外，在一或多個實施例中，初始硬遮罩層的特徵在於其在圖案化硬遮罩層之後的厚度，並且根據圖案化硬遮罩層 120 的初始厚度，可以確定用於循環電漿蝕刻製程之步驟的順序。

【0055】 圖 3A-3C 顯示根據諸多實施例中之循環電漿蝕刻製程的方法的處理流程圖。此處理流程可以遵循上面討論的附圖（圖 1A-1F），因此將不再描述。

【0056】 在圖 3A 中，處理流程 30 開始於在欲蝕刻的導電層上方形成圖案化硬遮罩層（方塊 310，圖 1A）。接後可以使用圖案化硬遮罩層作為蝕刻遮罩，

透過執行循環電漿蝕刻製程來圖案化導電層，以在導電層中逐漸形成凹陷（方塊 320，圖 1B-1F）。循環電漿蝕刻製程的每一循環可包含將基板暴露於包含鹵素的第一電漿以蝕刻導電層（方塊 330，圖 1B 及圖 1D），以及將基板暴露於包含含矽前驅物的第二電漿以在圖案化硬遮罩層之頂表面上方沉積含矽保護層（方塊 340，圖 1C 及圖 1E）。

【0057】 在圖 3B 中，處理流程 32 開始於在欲蝕刻的導電層上方形成圖案化硬遮罩層（方塊 310，圖 1A）。接下來，含鹵素蝕刻氣體可流入容納基板的電漿處理室（方塊 321），該基板包含欲蝕刻之導電層。在含鹵素蝕刻氣體流動的同時，由含鹵素蝕刻氣體產生的電漿可維持在電漿處理室中（方塊 322），接著使用圖案化硬遮罩層作為蝕刻遮罩並將基板暴露至電漿來蝕刻導電層（方塊 332，圖 1B）。接下來，在流動含鹵素氣體的同時，可以將含矽前驅物流入電漿處理室以改變電漿的成分（方塊 341），接著將基板暴露於經修改的電漿而在圖案化硬遮罩層之頂表面上沉積含矽層（方塊 342，圖 1C）。在諸多實施例中，可以重複這些蝕刻以及沉積步驟（方塊 332 及 342，圖 1D-1E）。

【0058】 在圖 3C 中，處理流程 34 開始於在欲蝕刻的導電層上方形成包含矽（Si）的圖案化硬遮罩層，其中包含鈦（Ru）的導電層設置在基板上方，且基板包含在導電層下面的蝕刻停止層（ESL）（方塊 314，圖 1A）。之後，可以使用圖案化硬遮罩層作為蝕刻遮罩，透過在電漿處理室中執行循環電漿蝕刻製程來圖案化導電層，以在導電層中逐漸形成凹陷（方塊 324，圖 1B-1F）。循環電漿蝕刻製程的每一循環可包含維持包含蝕刻劑的電漿（方塊 325）、將基板暴露於電漿以蝕刻導電層（方塊 334，圖 1B）、在暴露的同時，使含矽前驅物流至

電漿處理室以在圖案化硬遮罩層之頂表面上方形成保護層（方塊 344，圖 1C），並停止流動含矽前驅物以停止形成保護層（方塊 345）。

【0059】圖 4 顯示根據諸多實施例中之用於執行半導體製造製程的電漿系統 400。

【0060】圖 4 顯示用於執行循環電漿蝕刻製程的電漿系統 400，例如圖 3A-3C 中的流程圖所示。電漿系統 400 具有電漿處理室 450，其係配置用以將電漿直接維持在裝載到基板支架 410 上的基板 402 上方。製程氣體係透過氣體入口 422 而導入電漿處理室 450 並且可以透過氣體出口 424 從電漿處理室 450 泵出。氣體入口 422 及氣體出口 424 可分別包含一組多個氣體入口及氣體出口。氣體流速及腔室壓力可以由連接至氣體入口 422 及氣體出口 424 的氣體流量控制系統 420 控制。氣體流量控制系統 420 可以包含多種部件，例如高壓氣體罐、閥（例如節流閥）、壓力感測器、氣體流量感測器、真空幫浦、管道及電子可程式化控制器。RF 偏壓電源 434 及 RF 源功率源 430 可以耦合到電漿處理室 450 的相應電極。基板支架 410 亦可以是耦合到 RF 偏壓電源 434 的電極。RF 源功率源 430 係顯示為耦合至盤繞介電側壁 416 的螺旋電極 432。在圖 4 中，氣體入口 422 為頂板 412 中的一開口而氣體出口 424 為底板 414 中的一開口。頂板 412 及底板 414 可以具導電性且電連接至系統接地（參考電勢）。

【0061】電漿系統 400 僅作為範例。在諸多替代實施例中，電漿系統 400 可以配置用以利用耦合到頂部介電蓋上方之平面線圈的 RF 源功率將電感耦合電漿（ICP）維持在電漿處理室 450 中，或者使用盤形頂部電極將電容耦合電漿（CCP）維持在電漿處理室 450 中。交替地，可以使用其他合適的配置，例如電子迴旋共振（ECR）電漿源及/或螺旋諧振器。RF 偏壓電源 434 可用於供應連續

波 (CW) 或脈衝 RF 功率以維持電漿。氣體入口及出口可以耦合到電漿處理室的側壁，並且在一些實施例中也可以使用脈衝 RF 功率源以及脈衝 DC 功率源。在諸多實施例中，可以根據相應的製程配方來選擇 RF 功率、腔室壓力、基板溫度、氣體流速及其他電漿製程參數。

【0062】 儘管本文未描述，但本發明之實施例也可應用於遠端電漿系統以及批量系統。例如基板支架能夠支撐複數晶圓，當它們穿過不同的電漿區域時，這些晶圓會圍繞中心軸線旋轉。

【0063】 這裡總結了本發明的示例性實施例。也可以從整個說明書及本文提交之申請專利範圍來理解其他實施例。

【0064】 範例 1。一種基板的處理方法，其步驟包含：在欲蝕刻的導電層上方形成圖案化硬遮罩層，導電層係置於基板上方；以及藉由執行循環電漿蝕刻製程，使用圖案化硬遮罩層作為蝕刻遮罩來圖案化導電層，以在導電層中逐漸形成凹陷，循環電漿蝕刻製程中的每一循環包含將基板暴露至包含鹵素的第一電漿以蝕刻導電層，以及將基板暴露至包含含矽前驅物的第二電漿，以在圖案化硬遮罩層之頂表面上方沉積含矽保護層。

【0065】 範例 2。根據範例 1 的方法，其中導電層包含耐火金屬。

【0066】 範例 3。根據範例 1 或 2 其中之一的的方法，其中該導電層包含鈦、鎢或鉬。

【0067】 範例 4。根據範例 1 至 3 其中之一的的方法，其中圖案化硬遮罩層包含矽氧化物、矽氮化物或非晶矽。

【0068】 範例 5。根據範例 1 至 4 其中之一的的方法，其中含矽前驅物包含四氯化矽或四氟化矽。

【0069】 範例 6。根據範例 1 至 5 其中之一的的方法，其中第一電漿包含氧及氯。

【0070】 範例 7。根據範例 1 至 6 其中之一的的方法，其中包含氮化物的下伏襯墊層係在導電層之下，且其中，在循環電漿蝕刻製程之後，下伏襯墊層的頂表面係暴露在凹陷之底部處。

【0071】 範例 8。根據範例 1 至 7 其中之一的的方法，其中在循環電漿蝕刻製程之後，凹陷具有介於 3:1 至 6:1 之間的深寬比。

【0072】 範例 9。一種基板的處理方法，其步驟包含：在欲蝕刻的導電層上方形成圖案化硬遮罩層，導電層係置於基板上方；流入含鹵素蝕刻氣體至電漿處理室，基板係裝載於電漿處理室中；在流入含鹵素蝕刻氣體的同時，將自含鹵素蝕刻氣體產生之電漿保持在電漿處理室中；使用圖案化硬遮罩層作為蝕刻遮罩並藉由將基板暴露至電漿來蝕刻導電層；在流入含鹵素蝕刻氣體的同時，流入含矽前驅物至電漿處理室以修正電漿之組成成分；藉由將基板暴露至經修正之電漿而在圖案化硬遮罩層之頂表面上方沉積含矽層；以及重複蝕刻及沉積。

【0073】 範例 10。根據範例 9 的方法，進一步包含在沉積含矽層之後，氧化含矽層。

【0074】 範例 11。根據範例 9 或 10 其中之一的的方法，其中圖案化硬遮罩層界定了具有介於 10 nm 到 50 nm 間之間距尺寸的線圖案，線圖案係藉由蝕刻而轉移至導電層。

【0075】 範例 12。根據範例 9 至 11 其中之一的的方法，其中在蝕刻之前，圖案化硬遮罩層具有第一厚度且導電層具有第二厚度，第二厚度至少是第一厚度的兩倍。

【0076】 範例 13。根據範例 9 至 12 其中之一的的方法，其中導電層包含鈦，其中含鹵素蝕刻氣體包含二氯及分子氧。

【0077】 範例 14。根據範例 9 至 13 其中之一的的方法，其中導電層包含鎢矽化物或鎢矽氮化物，且其中含鹵素蝕刻氣體包含二氯及二氮。

【0078】 範例 15。根據範例 9 至 14 其中之一的的方法，其中導電層包含鉬，且其中含鹵素蝕刻氣體包含二氯、四氟甲烷及分子氧。

【0079】 範例 16。一種基板的處理方法，其步驟包含：在欲蝕刻的導電層上方形成圖案化硬遮罩層，導電層係置於基板上，導電層包含鈦，圖案化硬遮罩層包含矽，基板包含位於導電層下方的蝕刻停止層（ESL）；以及藉由在電漿處理室中執行循環電漿蝕刻製程，使用圖案化硬遮罩層作為蝕刻遮罩來圖案化導電層，以在導電層中逐漸形成凹陷，循環電漿蝕刻製程中的每一循環包含：保持包含蝕刻劑的電漿，將基板暴露至電漿，蝕刻劑蝕刻導電層，在暴露的同時，流入含矽前驅物至電漿處理室中，以在圖案化硬遮罩層之頂表面上方形成保護層，以及停止流入含矽前驅物以停止形成保護層。

【0080】 範例 17。根據範例 16 的方法，其中蝕刻劑包含鹵素，且其中含矽前驅物包含四氯化矽或四氟化矽。

【0081】 範例 18。根據範例 16 或 17 其中之一的的方法，其中在執行循環電漿蝕刻製程之後，ESL 之頂表面係暴露在凹陷的底部處，且至少圖案化硬遮罩層之一部分及保護層之一部分保留在導電層上方。

【0082】 範例 19。根據範例 16 至 18 其中之一的的方法，其中循環電漿蝕刻製程的每個循環在 10 秒至 60 秒之間。

【0083】 範例 20。根據範例 16 至 19 其中之一的的方法，其中蝕刻劑係以第一蝕刻速率來蝕刻導電層並以第二蝕刻速率來蝕刻保護層，且其中第一蝕刻速率是第二蝕刻速率的至少兩倍。

【0084】 雖然已經參考說明性實施例描述了本發明，但此描述並不旨在解釋為限制意義。在參考此描述，熟習本技藝者將清楚本說明性實施例及本發明的其他實施例的諸多修改及組合。因此，所附申請專利範圍旨在涵蓋任何這樣的修改或實施例。

【符號說明】

【0085】

100:基板

105:蝕刻停止層 (ESL)

110:導電層

115:凹陷

120:圖案化硬遮罩層

130:保護層

30:處理流程

310:方塊

314:方塊

320:方塊

321:方塊

322:方塊

324:方塊

325:方塊

32:處理流程

330:方塊

332:方塊

334:方塊

340:方塊

341:方塊

342:方塊

344:方塊

345:方塊

34:處理流程

400:電漿系統

402:基板

410:基板支架

412:頂板

414:底板

416:介電側壁

420:氣體流量控制系統

422:氣體入口

424:氣體出口

430:RF源功率源

432:螺旋電極

434:RF偏壓電源

450:電漿處理室

【發明申請專利範圍】

【請求項1】 一種基板的處理方法，其步驟包含：

在欲蝕刻的一導電層上方形成一圖案化硬遮罩層，該導電層係置於一基板上方；以及

藉由執行一循環電漿蝕刻製程，使用該圖案化硬遮罩層作為一蝕刻遮罩來圖案化該導電層，以在該導電層中逐漸形成一凹陷，該循環電漿蝕刻製程中的每一循環包含：

將該基板暴露至包含鹵素的第一電漿以蝕刻該導電層，以及

將該基板暴露至包含一含矽前驅物的第二電漿，以在該圖案化硬遮罩層之一頂表面上方沉積一含矽保護層。

【請求項2】 如請求項1之基板的處理方法，其中該導電層包含一耐火金屬。

【請求項3】 如請求項1之基板的處理方法，其中該導電層包含鈦、鎢或鉬。

【請求項4】 如請求項1之基板的處理方法，其中該圖案化硬遮罩層包含矽氧化物、矽氮化物或非晶矽。

【請求項5】 如請求項1之基板的處理方法，其中該含矽前驅物包含四氯化矽或四氟化矽。

【請求項6】 如請求項1之基板的處理方法，其中該第一電漿包含氧及氟。

【請求項7】 如請求項1之基板的處理方法，其中包含氮化物的一下伏襯墊層係在該導電層之下，且其中，在該循環電漿蝕刻製程之後，該下伏襯墊層的一頂表面係暴露在該凹陷之該底部處。

【請求項8】如請求項1之基板的處理方法，其中在該循環電漿蝕刻製程之後，該凹陷具有介於3:1至6:1之間的一深寬比。

【請求項9】一種基板的處理方法，其步驟包含：

在欲蝕刻的一導電層上方形成一圖案化硬遮罩層，該導電層係置於一基板上方；

流入一含鹵素蝕刻氣體至一電漿處理室，該基板係裝載於該電漿處理室中；

在流入該含鹵素蝕刻氣體的同時，將自該含鹵素蝕刻氣體產生之一電漿保持在該電漿處理室中；

使用該圖案化硬遮罩層作為一蝕刻遮罩並藉由將該基板暴露至該電漿來蝕刻該導電層；

在流入該含鹵素蝕刻氣體的同時，流入一含矽前驅物至該電漿處理室以修正該電漿之一組成成分；

藉由將該基板暴露至該經修正之電漿而在該圖案化硬遮罩層之一頂表面上方沉積一含矽層；以及

重複該蝕刻及該沉積。

【請求項10】如請求項9之基板的處理方法，其進一步包含在沉積該含矽層之後，氧化該含矽層。

【請求項11】如請求項9之基板的處理方法，其中該圖案化硬遮罩層界定了具有介於10 nm到50 nm間之一間距尺寸的一線圖案，該線圖案係藉由該蝕刻而轉移至該導電層。

【請求項12】如請求項9之基板的處理方法，其中，在該蝕刻之前，該圖案化硬遮罩層具有第一厚度且該導電層具有第二厚度，該第二厚度至少是該第一厚度的兩倍。

【請求項13】如請求項9之基板的處理方法，其中該導電層包含鈦，且其中該含鹵素蝕刻氣體包含二氯及分子氧。

【請求項14】如請求項9之基板的處理方法，其中該導電層包含鎢矽化物或鎢矽氮化物，且其中該含鹵素蝕刻氣體包含二氯及二氮。

【請求項15】如請求項9之基板的處理方法，其中該導電層包含鉬，且其中該含鹵素蝕刻氣體包含二氯、四氟甲烷及分子氧。

【請求項16】一種基板的處理方法，其步驟包含：

在欲蝕刻的一導電層上方形成一圖案化硬遮罩層，該導電層係置於一基板上，該導電層包含鈦，該圖案化硬遮罩層包含矽，該基板包含位於該導電層下方的一蝕刻停止層（ESL）；以及

藉由在一電漿處理室中執行一循環電漿蝕刻製程，使用該圖案化硬遮罩層作為一蝕刻遮罩來圖案化該導電層，以在該導電層中逐漸形成一凹陷，該循環電漿蝕刻製程中的每一循環包含：

保持包含一蝕刻劑的一電漿，

將該基板暴露至該電漿，該蝕刻劑乃蝕刻該導電層，

在該暴露的同時，流入一含矽前驅物至該電漿處理室中，以在該圖案化硬遮罩層之一頂表面上方形成一保護層，以及

停止流入該含矽前驅物以停止該保護層之該形成。

【請求項17】 如請求項16之基板的處理方法，其中該蝕刻劑包含鹵素，且其中該含矽前驅物包含四氯化矽或四氟化矽。

【請求項18】 如請求項16之基板的處理方法，其中在執行該循環電漿蝕刻製程之後，

該ESL之一頂表面係暴露在該凹陷的該底部處，且

至少該圖案化硬遮罩層之一部分以及該保護層之一部分保留在該導電層上方。

【請求項19】 如請求項16之基板的處理方法，其中該循環電漿蝕刻製程之該每一循環係介於10秒至60秒之間。

【請求項20】 如請求項16之基板的處理方法，其中該蝕刻劑係以第一蝕刻速率來蝕刻該導電層並以第二蝕刻速率來蝕刻該保護層，且其中該第一蝕刻速率是該第二蝕刻速率的至少兩倍。

(發明圖式)




圖 1A

圖 1B





圖 1C

圖 1D






圖 2




圖 3A

34




圖 3C




圖 4