

(19) 대한민국특허청(KR)  
(12) 등록특허공보(B1)

(51) Int. Cl. <sup>6</sup> G11C 5/14 G11C 11/34		(45) 공고일자 (11) 등록번호 (24) 등록일자	2000년02월01일 10-0241209 1999년11월02일
(21) 출원번호	10-1995-0003804	(65) 공개번호	특 1995-0025773
(22) 출원일자	1995년02월25일	(43) 공개일자	1995년09월18일
(30) 우선권주장	94-28313 1994년02월25일 일본(JP)		
(73) 특허권자	가부시키가이샤 도시바    니시무로 타이쵸 일본국 가나가와현 가와사키시 사이와이구 호리가와쵸 72반지		
(72) 발명자	가네코 데츠야 일본국 가나가와현 가와사키시 사이와이구 고무가이도시바정 1번지 가부시키 가이샤 도시바 연구개발센터내 오사와 다카시 일본국 가나가와현 가와사키시 사이와이구 고무가이도시바정 1번지 가부시키 가이샤 도시바 연구개발센터내		
(74) 대리인	김윤배, 이세진		

**심사관 : 김용주**


**(54) 반도체집적회로장치**

**요약**

본 발명의 외부로부터 인가되는 전원전위가 병동해도 내부전원전위의 변동을 억제할 수 있는 반도체집적회로장치를 제공하기 위한 것이다.

이를 위해 본 발명은, 집적회로부와, 전위레벨의 변동이 있는 외부인가전위(VCC)를 소정의 전위레벨로 제한하여 강압전위( $\emptyset D$ )로 강압하는 강압회로와, 강압전위( $\emptyset D$ )를 전원으로 이용하여 구동되며 강압전위( $\emptyset D$ )를 상기 집적회로부의 회로의 동작전원으로 이용되는 승압전위( $\emptyset P$ )로 승압하는 승압회로를 구비하고 있다. 이 구성에 의하면, 승압회로가 소정의 전위레벨로 제한된 강압전위( $\emptyset D$ )에 의해 구동되므로, 전위(VCC)의 레벨이 병동해도 승압회로의 동작이 변화하기 어렵게 된다. 더욱이, 강압전위( $\emptyset D$ )로부터 승압전위( $\emptyset P$ )의 정전위영역의 범위가 넓어져서 장치의 동작마진이 확대된다.

## 대표도



## 명세서

[발명의 명칭]

반도체집적회로장치

[도면의 간단한 설명]

제1도는 본 발명의 제1 실시예에 따른 다이내믹형 RAM의 블록도.

제2도는 제1도에 나타난 승압회로의 블록도.

제3도는 제2도에 나타난 전압억제회로의 회로도.

제4도는 제2도에 나타난 발진회로 회로도.

제5도는 제2도에 나타난 버퍼회로의 회로도.

제6도는 제2도에 나타난 차지 펌프회로의 회로도.

제7도는 제1도에 나타난 소스 플로워형 강압회로의 회로도.

제8도는 제1도에 나타난 기동회로의 회로도.

제9도는 제1도에 나타난 워드선 구동계 회로 및 주변회로의 일부 회로도.

제10도는 제9도에 나타난 레벨 시프터의 회로도.

제11도는 제1도에 나타난 다이내믹형 RAM의 주요부분만을 나타낸 개략적인 블록도.

제12도는 본 발명의 제2 실시예에 따른 다이내믹형 RAM의 주요부분만을 나타낸 개략적인 블록도.

제13도는 본 발명의 제3 실시예에 따른 다이내믹형 RAM의 주요부분만을 나타낸 개략적인 블록도.

제14도는 본 발명의 제4 실시예에 따른 다이내믹형 RAM의 주요부분만을 나타낸 개략적인 블록도.

제15도는 워드선 구동계 회로의 다른 예를 나타낸 회로도.

제16도는 워드선 구동계 회로의 다른 예를 나타낸 회로도.

제17도는 워드선 구동계 회로의 다른 예를 나타낸 회로도.

제18도는 내부승압전압의 특성을 나타낸 도면으로, 제18(a)도는 종래의 장치에 의한 내부승압전압의 특성도, 제18(b)도는 본 발명에 따른 장치에 의한 내부승압전압의 특성도.

제19도는 내부강압전압의 특성을 나타낸 도면으로, 제19(a)도는 종래의 장치에 의한 내부강압전압의 특성

도, 제19(b)도는 본 발명에 따른 장치에 의한 내부강압전압의 특성도.

제20도는 내부전원전압의 특성을 나타낸 도면으로, 제20(a)도는 종래의 장치에 의한 내부전원전압의 특성도, 제20(b)도는 본 발명에 따른 장치에 의한 내부전원전압의 특성도.

제21도는 종래의 다이내믹형 RAM의 방식을 나타낸 도면으로, 제21(a)도는 부트스트랩 방식을 나타낸도면, 제21(b)도는 부트스트랩 방식으로 주변회로를 강압전위에 의해 구동하는 방식을 나타낸 도면, 제21(c)도는 워드선을 승압전위에 의해 구동하는 방식을 나타낸 도면, 제21(d)도는 워드선을 승압전위에 의해 구동하는 방식으로 주변회로를 강압전위에 의해 구동하는 방식을 나타낸 도면.

제22도는 종래의 다이내믹형 RAM의 내부전원 시스템을 나타낸 도면이다.

#### \* 도면의 주요부분에 대한 부호의 설명

- |                               |                  |
|-------------------------------|------------------|
| 1 : IC 칩                      | 2 : 기준전압 발생회로    |
| 3 : 파워 온 리세트회로                | 4 : 기동회로         |
| 5 : 강압회로용 승압회로                | 6 : 소스 폴로워형 강압회로 |
| 7 : 워드선 구동계 회로용 승압회로          | 8 : 집적회로부        |
| 9 : 메모리셀 어레이                  | 10 : 워드선 구동계 회로  |
| 11 : 주변회로                     | 12 : 전압제어회로      |
| 13 : 발진회로                     | 14 : 버퍼회로        |
| 15 : 차지 펌프회로                  | 16 : 제한로         |
| 17 : 전압 발생부                   | 18 : 제어신호 발생부    |
| 22, 23, 24, 25, 26 : CMOS 인버터 | 45 : N채널형 MOSFET |
| 56 : 워드선 드라이버 선택회로            | 67 : 로우 디코더      |

#### [발명의 상세한 설명]

##### [산업상의 이용분야]

본 발명은 반도체집적회로장치에 관한 것으로, 특히 집적회로내의 전원계통이 개량된 반도체집적회로에 관한 것이다.

##### [종래의 기술 및 그 문제점]

현재의 다이내믹 랜덤 액세스 메모리(DRAM)에 있어서는, 외부인가전원을 그대로 이용하기보다는 차라리 집적회로 자체에서 전압을 발생시키는 것이 바람직하다. 이것은, 집적회로 내부에서 필요로 되는 전압레벨이 복수이어도 집적회로에 접속되는 외부인가전원을 단일로 하는 것을 가능하게 한다.

현재의 DRAM에서는 외부인가 전원전압을 단일로 하고, 그 밖에 필요한 전압은 집적회로 내부에서 발생시키는 방법이 취해지고 있다. 내부전압 발생회로로서는, 기판전위 내지 웰전위를 공급하는 기판전위 발생회로, 내부전원으로서 이용하는 내부전원전압 발생회로, 내부기준전위로서 이용하는 기준전위 발생회로 등이 있다.

내부전원으로서 이용하는 전압발생회로로서는 승압회로와 강압회로가 있다. 이들 내부전원 발생회로는 외부전원전압에 대한 집적회로의 동작마진의 향상이나 신뢰성의 확보를 겨냥하여 이용된다. 특히, 근래에는 외부인가 전원전압이 저잔압화되는 경향이 있고, 승압회로를 등재한 DRAM이 제안되어 오고 있다.

종래기술의 구성례를 제21(a)~(b)도에 나타냈다. 동 도면 (a)도에 나타낸 예는 내부전원 발생회로를 이용하지 않은 예로, 워드선 구동에도 부트스트랩 방식을 이용하고, 주변회로는 외부인가 전원전압을 그대로 이용하고 있는 것이다. 예컨대 1M비트 DRAM이나 4M비트 DRAM에서는 이 방식이 취해지고 있었다.

동 도면 (b)도에 나타낸 예는 주변회로의 전원으로서 내부강압전위 발생회로의 출력을 이용하는 방법으로, 예컨대 16M 비트 DRAM에서는 이 방식이 취해지고 있었다.

동 도면(c)도와 (d)도에 나타낸 예는, 외부인가 전원전압의 저잔압화에 대응하기 위해, 부트스트랩 방식이 아니라 승압전위 발생회로의 출력을 워드선 구동계 회로의 전원으로서 이용하는 것이다. 이들중 (c)도에 나타낸 예는 주변회로의 전원으로서 외부인가 전원전압을 그대로 이용하는 것이고, (d)도에 나타낸 예는 주변회로의 전원으로서 내부강압전원 발생회로를 이용하는 것이다. 이들 방식은 예컨대 64M비트 DRAM에서의 사용이 고려되고 있다.

전술한 것처럼, DRAM의 주변회로의 전원으로서 외부인가 전원전압보다도 낮은 전압을 발생시키는 강압전위 발생회로를 이용하는 것이나, 워드선 구동계회로의 전원으로서 외부인가 전원전압보다도 높은 전압을 발생시키는 승압전위발생회로를 이용하는 것은, 종래로부터의 기술이다.

그렇지만, 종래의 내부전원전압 시스템은, 제22도에 나타낸 것처럼, 승압회로는 외부인가전위(VCC)에 의해 구동되어 전위(VCC)를 내부승압전위( $\phi P$ )로 승압한다. 강압회로도 마찬가지로 하여, 입력된 전위(VCC)를 내부강압전위( $\phi D$ )로 강압한다. 이 구성이라면, 전위(VCC)의 전위레벨이 변동하면, 내부승압전위( $\phi P$ ) 및 내부강압전위( $\phi D$ )의 전위레벨까지도 한꺼번에 변동한다.

집적도가 낮고, 또 동작속도가 비교적 느린 세대의 DRAM에서는, 상기의 변동은 허용오차의 범위이지만, 금후의 64M, 256M, 1G, ....라는 초대규모집적 및 초고속동작의 세대로 되는 DRAM을고려하면, 내부전원전압의 미약한 변동은 충분히 오동작의 원인으로 될 수 있다.

#### [발명의 목적]

본 발명은 상기한 바와 같은 점을 감안하여 이루어진 것으로, 그 목적은 외부로부터 인가되는 전원전위가 변동해도 내부전원전위의 변동을 억제할 수 있는 반도체집적회로장치를 제공하는 것에 있다.

#### [발명의 구성]

상기 목적을 달성하기 위해 본 발명에 따른 반도체집적회로장치는, 집적회로부와, 외부로부터 인가되고 전위레벨의 변동이 있는 제1전위를 소정의 전위레벨로 제한함으로써 전위변동이 적은 정전위영역을 얻은 제2전위로 변환하는 변환수단 및, 이 제2전위를 전원으로 이용하여 구동되고 적어도 상기 집적회로의 동작전원으로 이용되는 제3전위를 발생시키는 발생수단을 구비한 것을 특징으로 하고 있다.

또, 상기 변환수단은 제1전위를 소정의 전위레벨로 제한하는 강압회로이고, 상기 발생수단은 상기 제2전위를 전원으로 이용하여 구동되고 상기 제3전위를 상기 제2전위의 정전위영역을 반영한 채 승압하는 승압회로인 것을 특징으로 하고 있다.

또, 본 발명에 따른 반도체집적회로장치의 다른 태양에서는, 집적회로부와, 외부로부터 인가되고 전위레벨의 변동이 있는 제1전위를 소정의 전위레벨로 제한함으로써 전위변동이 적은 정전위영역을 얻은 제2전위로 변환하는 변환수단, 상기 제2전위를 전원으로 이용하여 구동되고 적어도 상기 집적회로부내의 회로의 동작전원으로 이용되는 제3전위를 발생시키는 제1발생수단 및, 상기 제3전위를 이용하여 적어도 상기 집적회로내의 다른 회로의 동작전원으로 이용되는 제4전위를 발생시키는 제2발생수단을 구비한 것을 특징으로 하고 있다.

또, 본 발명에 따른 반도체집적회로장치의 더욱 다른 태양에서는, 집적회로부와, 외부로부터 인가되고 전위레벨의 변동이 있는 제1전위를 소정의 전위레벨로 제한함으로써 전위변동이 적은 정전위영역을 얻은 제2전위로 변환하는 변환수단, 상기 제2전위를 전원으로 이용하여 구동되어 제3전위를 발생시키는 제1발생수단, 상기 제3전위를 이용하여 적어도 상기 집적회로부내의 회로의 동작전원으로 이용되는 제4전위를 발생시키는 제2발생수단 및, 상기 제2전위를 전원으로 이용하여 구동되고 상기 집적회로부내의 다른 회로의 동작전원으로 이용되는 제5전위를 발생시키는 제3발생수단을 구비한 것을 특징으로 하고 있다.

#### [작용]

상기 구성을 갖춘 반도체집적회로장치라면, 적어도 집적회로를 동작시키기 위한 제3전위를 발생시키는 발생수단이, 외부로부터 인가되는 제1전위를 소정의 전위레벨로 제한함으로써 전위변동이 적은 정전위영역을 얻은 제2전위를 전원으로 이용하여 구동된다. 즉, 발생수단은 외부로부터 인가되는 제1전위가 변동해도, 그 동작전원으로는 제2전위가 이용되고 있기 때문에, 그 동작상대는 변화하기 어렵다. 따라서, 발생수단으로부터는 변동이 적은 제3전위를 정상적으로 발생시킬 수 있다.

더욱이, 변환수단이 강압회로이고, 상기 발생수단이 상기 제3전위를 상기 제2전위의 정전위영역을 반영한 채 승압하는 승압회로라면, 상기 목적을 달성할 수 있는 데다가, 제1전위가 소정의 전위레벨로 제한된 제2전위를 그 정전위영역을 반영한 채 승압시킴으로써 제3전위를 얻고 있다. 이 때문에, 단순히 제1전위를 소정의 전위레벨로 제한하는 것만으로 정전위영역을 얻은 전위를 발생시킬 뿐인 장치보다도, 제3전위에서의 정전위영역의 범위가 넓다. 따라서, 장치의 동작마진이 확대되어 보다 오동작을 발생시키기 어렵게 할 수 있다. 이러한 승압이 가능한 승압회로로서는 차지 펌프회로가 있다.

또, 다른 태양에 있어서도 마찬가지로의 효과를 얻을 수 있다. 이 다른 태양에 있어서, 상기 제2발생수단을, 드레인에 상기 제1전위가 인가되고, 소스로부터 상기 제4전위를 출력하는 절연게이트형 FET를 포함하는 소스 폴로워형 강압회로로 하고, 그 절연게이트형 FET의 게이트에 상기 제3전위를 인가하도록 한다. 이 구성이라면, 우선 비교적 단순하게 강압회로를 구성할 수 있다.

게다가, 절연게이트형 FET를 제3전위, 즉 승압된 전위로 구동한다. 이 때문에, 강압전위( $\phi_D$ )가 갖는 정전위영역(102)의 범위를 넓게 할 수 있어 동작마진이 확대된다.

더욱이 상기 제3전위를 상기 강압전위에 비해 소스 폴로워형이 절연게이트형 FET의 문턱치만큼 높게 하면, 상기강압전위를, 내부전원전위로서 이상적인 전위가 낮은 때에는 외부로부터 인가되는 제1전위가 낮은 때의 변화율과 동일한 변화율을 나타내고, 전위가 높은 때에는 외부로부터 인가되는 제1전위가 높은 때의 변화율보다 작은 변화율을 나타내도록 설정할 수 있다.

또, 더욱 다른 태양에 있어서도 마찬가지로의 효과를 얻을 수 있는 데다가, 집적회로의 급전계통이 2계통, 즉 제3전위의 계통과 제5전위의 2계통이 설치되므로, 제4전위를 발생시킴에 있어서 집적회로의 영향을 받지 않는다. 또, 제1, 제2발생수단이 설치되어 있으므로, 제4전위를 발생시키기 위한 제3전위와 집적회로용 제5전위를 각각 독립해서 설정할 수 있다.

#### [실시예]

이하, 본 발명을 실시예에 의거 설명한다. 이 설명에 즈음하여, 모든 도면에 있어서 동일한 부분에는 동일한 참조부호를 붙이고, 중복되는 설명은 피하기로 한다.

제1도는 본 발명의 제1 실시예에 따른 다이내믹형 RAM의 블록도이다.

제1도에 나타난 것처럼, IC칩(1)내에는 외부인가전위(VCC)로부터 기준전압( $\phi_R$ )을 발생시키는 기준전압 발생회로(2)와, 외부인가전위(VCC; 외부전원) 투입후 소정시간후에 리세트신호(SR)를 출력하는 파워 온 리세트회로(3), 기준전압( $\phi_R$ )으로부터 내부강압전위( $\phi_D$ )를 리세트신호(SR)가 하강하기까지 출력하는 기동회로(4), 강압전위( $\phi_D$ )와 접지전위(GND)의 전위차에 의해 구동되고 강압전위( $\phi_D$ )를 강압회로용 승압전위( $\phi_{P1}$ )로 승압하는 강압회로용 승압회로(5), 승압전위( $\phi_{P1}$ )에 의해 제어되고 인가전위(VCC)를 내부

강압전위( $\emptyset D$ )로 강압하는 소스 플로워형 강압회로(6), 강압전위( $\emptyset D$ )와 접지전위(GND)의 전위차에 의해 구동되고 강압전위( $\emptyset D$ )를 워드선 구동계 회로용 승압전위( $\emptyset P2$ )로 승압하는 워드선 구동계 회로용 승압회로(7), 강압전위( $\emptyset D$ )와 접지전위(GND)의 전위차 및 승압전위( $\emptyset P2$ ) 접지전위(GND)의 전위차에 의해 구동되는 회로를 각각 포함하는 집적회로부(8)가 설치되어 있다. 제1 실시예에 따른 장치는 다이내믹 RAM으로, 집적회로부(8)에는 주요한 회로로서 메모리 셀 어레이(9), 워드선 구동계 회로(10), 주변회로(11)가 설치되어 있다.

다음으로, 그 동작에 대해 설명한다.

외부전원을 투입한 후, 기준전압 발생회로(2)는 기준전압( $\emptyset R$ )을 발생시키고, 거의 동시에 파워 온 리세트회로(3)가 "H" 레벨의 리세트신호(SR)를 출력한다. "H" 레벨의 리세트신호(SR)는 기동회로(4)에 입력되고, 또 기준전압( $\emptyset R$ )은 기동회로(4)와 승압회로(5,7)에 각각 입력된다. 기동회로(4)는 기준전압( $\emptyset R$ )의 입력 및 "H" 레벨의 리세트신호(SR)의 입력을 받아서 도통하고, 리세트신호(SR)가 "H" 레벨인 동안 강압전위( $\emptyset D$ )를 계속 출력한다. 강압전위( $\emptyset D$ )는 승압회로(5,7) 및 집적회로부(8; 워드선 구동계 회로(10), 주변회로(11))에 고전위 전원으로 공급된다. 승압회로(5,7)는 강압전위( $\emptyset D$ )의 공급에 의해 동작전원이 인가됨으로써 도통하여 승압전위( $\emptyset P1$ ,  $\emptyset P2$ )를 각각 출력한다. 승압전위( $\emptyset P1$ )는 소스 플로워형 강압회로(6)에 입력되고, 승압전위( $\emptyset P2$ )는 집적회로부(8; 워드선 구동계 회로(10))에 고전위 전원으로 공급된다. 강압회로(6)는 승압전위( $\emptyset P1$ )가 "H" 레벨인 동안 계속 도통하여 인가전위(VCC)를 강압전위( $\emptyset D$ )로 강압하고, 이 강압전위( $\emptyset D$ )를 계속 출력한다. 여기에서, 파워 온 리세트회로(3)는 전원투입후로부터 강압회로(6)가 강압전위( $\emptyset D$ )를 출력하기까지의 시간에 맞추어 리세트신호(SR)를 "H" 레벨로부터 "L" 레벨로 하강시킨다. 기동회로(4)는 "L" 레벨의 리세트신호(SR)의 입력을 받아 차단되고, 이후 강압전위( $\emptyset D$ )는 기동회로(4)로부터 강압회로(6)로 교체되어 출력된다.

다음으로, 승압회로(5,7)의 구성에 대해 설명한다.

제2도는 제1도에 나타난 강압회로용 승압회로(5) 및 워드선 구동계 회로용 승압회로(7)의 블록도이다.

제1도에 나타난 승압회로(5,7)의 구성은 모두 동일하므로, 하나의 도면을 참조하여 동시에 설명한다.

제2도에 나타난 바와 같이, 승압회로(5,7)에는 기준전위( $\emptyset R$ )가 입력되고, 승압회로(5,7)의 출력인 승압전위( $\emptyset P$ )를 설정전위로 제어하기 위한 전압제어회로(12)와, 강압전위( $\emptyset D$ )와 접지전위의 전위차를 동작전원으로 하고, 전압제어회로(12)로부터의 제어신호(S0, BS0; 선두의 B는 반전신호를 나타냄)에 의해 제어되며, 차지 펌프회로의 캐패시터를 구동하기 위한 클록신호(CLK)를 출력하는 발진회로(13), 강압전위( $\emptyset D$ )와 접지전위의 전위차를 동작전원으로 하고, 클록신호(CLK)를 차지 펌프회로의 캐패시터의 구동에 적합한 클록신호(CLK0)로 변환하기 위한 버퍼회로(14), 강압전위( $\emptyset D$ )와 접지전위의 전위차를 동작전원으로 하고, 클록신호(CLK0)에 의해 제어되어 강압전위( $\emptyset D$ )를 승압전위( $\emptyset P$ )로 승압하여 출력하는 차지 펌프회로(15) 및, 승압전위( $\emptyset P$ )를 전압제어회로(12)에 피드백시키기 위한 계환로(16)에 의해 구성되어 있다.

다음으로, 승압회로의 각 블록의 회로구성을 참조하면서 그 동작에 대해 설명한다.

제3도는 제2도에 나타난 전압제어회로(12)의 회로도이다.

제3도에 나타난 바와 같이, 전압제어회로(12)는 주로 전압발생부(17)와 제어신호 발생부(18)로 구성되어 있다.

외부전원을 투입한 후, 기준전위( $\emptyset R$ )가 전압발생부(17)의 N채널형 MOSFET (이하, NMOS라 칭함)(19)의 게이트에 입력된다. 이로써, NMOS(19)가 도통하여 NMOS(19)의 드레인이 저전위로 된다. NMOS(19)의 드레인으로부터는 "L" 레벨의 내부전압신호(SC)가 취출되고, "L" 레벨인 신호(SC)는 제어신호 발생부(18)의 인버터(20)의 입력에 공급된다. 인버터(20)는 강압전위( $\emptyset D$ )와 접지전위의 전위차에 의해 구동된다. 인버터(20)의 전원단자에 강압전위( $\emptyset D$ )가 공급되면, 인버터(20)는 "H" 레벨의 제어신호(S0)를 출력한다. 또, 신호(S0)는 인버터(21)의 입력에 공급된다. 인버터(21)도 인버터(20)와 마찬가지로 강압전위( $\emptyset D$ )와 접지전위의 전위차에 의해 구동된다. 인버터(21)는 "L" 레벨의 제어신호(BS0)를 출력한다.

한편, 기준전압 발생회로(2)에 대한 구체적인 회로는 생략하지만, 기준전압 발생회로(2)는 일반적으로 외부인가 전원전압에 대한 의존성이 낮은 회로이다.

제4도는 제2도에 나타난 발진회로(13)의 회로도이다.

제4도에 나타난 바와 같이, 발진회로(13)는 주로 서로 직렬접속된 5단의 CMOS 인버터(22~26)와, 최종단의 인버터(26)의 출력을 초단의 인버터(22)의 입력으로 계환시키는 계환로(27)에 의해 구성된 링 발진기이다. 이들 5단의 CMOS 인버터(22~26)는 각각 강압전위( $\emptyset D$ )와 접지전위의 전위차에 의해 구동된다.

제어신호(S0)는, 소스를 강압전위( $\emptyset D$ )가 공급되는 전원단자에 접속하고 드레인을 제2단의 인버터(23)의 입력에 접속한 PMOS(28)의 게이트에 입력된다. 이와 동시에, 제어신호(S0)는 소스를 접지단자에 접속하고 드레인을 초단의 인버터(22)의 NMOS(29)의 소스에 접속한 NMOS(30)의 게이트에 입력된다.

또, 제어신호(BS0)는 소스를 강압전위( $\emptyset D$ )가 공급되는 전원단자에 접속하고 드레인은 제2단의 인버터(23)의 PMOS(31)의 소스에 접속한 PMOS(32)의 게이트에 입력된다. 이와 동시에, 제어신호(BS0)는 소스를 접지단자에 접속하고 드레인을 제3단의 인버터(24)의 입력에 접속한 NMOS(33)의 게이트에 입력된다.

여기에서, 제어신호 S0가 "H" 레벨, BS0가 "L" 레벨인 경우, PMOS(28)와 NMOS(33)가 차단되고, NMOS(30)와 PMOS(32)가 도통하므로, 5단의 CMOS인버터(22~26)에 각각 동작전원이 공급된다. 따라서, 발진회로(13)가 활성화되어 소정의 클록신호(CLK)를 발진한다.

제5도는 제2도에 나타난 버퍼회로(14)의 회로도이다.

제5도에 나타난 바와 같이, 버퍼회로(14)는 서로 직렬접속된 2단의 인버터(34, 35)로 구성되어 있다. 이들 2단의 인버터(34, 35)를 각각 강압전위( $\emptyset D$ )와 접지전위의 전위차에 의해 구동된다.

클럭신호(CLK)는 인버터(34)의 입력에 공급되고, 차지 펌프회로(15)의 구동에 적절한 클럭신호(CLK0)로 변환되어 인버터(35)로부터 출력된다.

제6도는 제2도에 나타난 차지 펌프회로(15)의 회로도이다.

제6도는 나타난 바와 같이, 차지 펌프회로(15)는 강압전위( $\phi D$ )가 공급되는 전원단자와 승압전위( $\phi P$ )가 생성되어 출력되는 출력단자의 사이에 서로 순방향 접속으로 되도록 직렬접속된 2개의 인버터(36, 37)와, 다이오드(36)의 캐소드와 다이오드(37)의 애노드의 사이에 한쪽의 전극을 접속하고 다른쪽의 전극을 클럭신호(CLK0)가 공급되는 입력단자에 접속한 캐패시터(38), 다이오드(37)의 캐소드에 한쪽의 전극을 접속하고 다른쪽의 전극을 접지한 캐패시터(39)에 의해 구성되어 있다.

클럭신호(CLK0)가 캐패시터(38)의 다른쪽 전극에 입력되면, 다이오드(37)의 출력노드의 전위가 강압전위( $\phi D$ )보다도 높아져 승압전위( $\phi P$ )가 생성된다. 이 승압전위( $\phi P$ )는 제3도에 나타난 전압제어회로(12)의 전압발생부(17)로 계환된다.

제3도에 나타난 바와 같이, 전압발생부(17)에는 승압전위( $\phi P$ )가 공급되는 전원단자와 접지단자의 사이에 직렬접속된 저항(40, 41)이 설치되어 있다. 저항(40)과 저항(41)의 상호접속점은 소스를 접지한 NMOS(42)의 게이트에 접속된다.

승압전위( $\phi P$ )는 저항(40)과 저항(41)에 의한 저항분할을 이용하여 변환전위( $\phi S$ )로 전압변환된다. 여기에서, 변환전위( $\phi S$ )는 기준전위( $\phi R$ )와 비교된다. NMOS(42)는 승압전위( $\phi P$ )가 설정된 전위보다도 낮은 경우에 차단되고, 한편 높은 경우에 도통한다.

NMOS(42)가 차단되어 있을 때는, 전압발생부(17)는 "L" 레벨의 내부전압신호(SC)를 출력하므로, 상기해 온 바와 같은 동작이 행하여져 클럭신호(CLK, CLK0)를 발생시키므로, 차지 펌프회로(15)는 강압전위( $\phi D$ )를 계속 승압한다.

반대로, NMOS(42)가 도통한 때, NMOS(42)는 소스를 인가전위(VCC)가 공급되는 전원단자에 접속하고 드레인을 NMOS(19)의 드레인에 접속한 PMOS(43) 및, 소스를 인가전위(VCC)가 공급되는 전원단자에 접속하고 드레인을 PMOS(42)의 드레인에 접속한 PMOS(44)를 각각 도통시킨다. 이 때문에, 내부전압신호(SC)는 "H" 레벨로 되고, 제어신호 S0는 "L" 레벨로 되며, BOS는 "H" 레벨로 된다. 제어신호 S0는 "L" 레벨, BS0는 "H" 레벨로 되면, 제4도에 나타난 발진회로(13)의 NMOS(30), PMOS(32)는 차단되고, PMOS(28), NMOS(33)는 도통한다. 따라서, 초단 및 제2단의 인버터(22, 23)에는 동작전원이 공급되지 않게 되어 비활성화 된다. 또 제3단의 인버터(24)의 입력에는 제어신호(BS0)가 "H" 레벨인 동안 "L" 레벨의 신호가 입력되게 되어 인버터(24)는 "H" 레벨의 신호를 계속 출력한다. 따라서, 클럭신호(CLK)는 발생하지 않고, "H" 레벨로 고정된다. 따라서, 차지 펌프회로(15)는 강압전위( $\phi D$ )를 승압하지 않는다.

이상과 같이 제1도에 나타난 승압회로(5, 7)의 구성은 모두 동일하지만, 강압회로 구동용의 승압전위( $\phi P1$ )와 워드선 구동용 회로용의 승압전위( $\phi P2$ )를 각각 다른 값으로 설정할 수 있다. 이 경우에는, 예컨대 버퍼회로(14)의 트랜지스터의 사이즈나 임피던스 및 차지 펌프회로(15)의 캐패시터의 커플링비 등을 각각 최적의 승압전위를 얻을 수 있도록 조절하면 좋다.

다음으로, 소스 플로워형 강압회로(6)의 구성에 대해 설명한다.

제7도는 제1도에 나타난 소스 플로워형 강압회로(6)의 블록도이다.

제7도에 나타난 바와 같이, 강압회로(6)는 드레인을 인가전위(VCC)가 공급되는 전원단자에 접속하고, 소스로부터 강압전위( $\phi D$ )를 출력하는, 소스 플로워형 강압회로의 드라이버로 되는 NMOS(45)에 의해 구성되어 있다. NMOS(45)의 게이트에는 승압회로(5)로부터의 승압전위( $\phi P1$ )가 공급된다. 이 소스 플로워형 강압회로(6)는 NMOS(45)의 문턱치 강하를 이용하여 내부 강압전위( $\phi D$ )를 발생시키는 기능을 갖는 것이다. 또, 강압회로(6)의 출력은 강압전위( $\phi D$ )로 되지만, 전원투입시에는 동작하지 않기 때문에, 기동회로(4)가 부가되어 있다. 기동회로(4)는, 전원투입시에 강압전위( $\phi D$ )를, 전원투입시로부터 강압회로(6)가 동작을 시작하기까지의 사이에만 발생시키기 위한 것이다.

다음으로, 기동회로(4)의 구성에 대해 설명한다.

제8도는 제1도에 나타난 기동회로(4)의 회로도이다.

기동회로(4)는 외부전원의 투입시에 소스 플로워형 강압회로(6)가 동작하기 이전에 강압전위( $\phi D$ )를 발생시키는 것으로, 기본적인 구성은 피드백형 강압회로에 준하고 있다.

외부전원 투입후, 파워 온 리세트회로(3)는 "H" 레벨의 리세트신호(SR)를 출력한다. "H" 레벨의 리세트신호(SR)는 소스를 인가전위(VCC)가 공급되는 전원단자에 접속한 PMOS(46)의 게이트, 소스를 접지단자에 접속한 NMOS(47, 48)의 게이트에 각각 공급된다. 따라서, 외부전원을 투입한 직후에는 PMOS(46)가 차단되고, NMOS(47, 48)가 각각 도통한다.

또, 기준전압 발생회로(2)로부터 기준전위( $\phi R$ )가 NMOS(49)의 게이트로 입력된다. NMOS(49)의 소스는 NMOS(47)의 드레인에 접속되어 있다. 이에 따라, NMOS(49)가 도통함으로써, NMOS(49)의 드레인이 저전위로 된다. NMOS(49)의 드레인으로부터는 "L" 레벨의 내부전압신호(SC0)가 취출된다. "L" 레벨의 신호(SC0)는 소스를 인가전압(VCC)이 공급되는 전원단자에 접속하고 드레인을 저항(50)의 일단에 접속한 PMOS(51)의 게이트에 공급된다. 저항(50)의 타단과 NMOS(48)의 드레인의 사이에는 저항(52)이 삽입되어 있다. PMOS(51)는 "L" 레벨의 내부전압신호(SC0)가 게이트에 입력됨으로써 도통한다. 따라서, PMOS(51)의 드레인과 저항(50)의 상호접속점으로부터 강압전위( $\phi D$ )가 출력된다. 더욱이, 저항(50)과 저항(52)의 상호접속점에는, 소스를 NMOS(47)의 드레인에 접속한 NMOS(53)의 게이트가 접속되어 있다. 강압전위( $\phi D$ )는 저항(50)과 저항(52)에 의한 저항분할을 이용하여 변환전위( $\phi S0$ )로 전압변환된다. 여기에서, 변환전위( $\phi S0$ )는 기준전위( $\phi R$ )와 비교된다. NMOS(53)는 강압전위( $\phi D$ )가 설정된 전위보다도 낮은 경우에 차단한다. 이로써, "L" 레벨의 내부전압신호(SC0)가 NMOS(49)의 드레인으로부터 계속 출력되어 PMOS(51)의 임피던스를 내리고 강압전위( $\phi D$ )를 설정된 전위까지 올리도록 기능한다.

반대로, 강압전위( $\emptyset D$ )가 설정된 전위보다도 높아진 경우에는, NMOS(53)는 도통한다. NMOS(42)는 소스를 인가전위(VCC)가 공급되는 전원단자에 접속하고 드레인을 NMOS(49)의 드레인에 접속한 PMOS(54) 및, 소스를 인가전위(VCC)가 공급되는 전원단자에 접속하고 드레인을 NMOS(53)의 드레인에 접속한 PMOS(55)를 각각 도통시킨다. 이 때문에, 내부전압신호(SC0)는 "H" 레벨로 되어 PMOS(51)의 임피던스를 올리고 강압전위( $\emptyset D$ )를 설정된 전위까지 내리도록 기능한다.

파워 온 리세트회로(3)는 외부인가전원 투입시에는 "H" 레벨, 그 후 즉 제1도에 나타난 강압회로(6)가 강압전위( $\emptyset D$ )를 출력하도록 된 시점에서 "L" 레벨로 되는 리세트신호(SR)를 발생시킨다. 리세트신호(SR)가 "L" 레벨로 되면, PMOS(46)가 도통하고, PMOS(51)의 게이트를 고전위로 하여 PMOS(51)를 차단시킨다. 더욱이 NMOS(47, 48)를 차단시킨다. 따라서, 기동회로(4)에는 동작전원의 공급이 없게 되어 그 동작이 정지한다.

다음으로 제1도에 나타난 집적회로부(8)의 구성에 대해 설명한다.

제9도는 제1도에 나타난 워드선 구동계 회로(10) 및 주변회로(11)의 일부의 회로도이다.

제9도에 나타난 바와 같이, 다이내믹형 RAM의 주변회로(11)의 예로서, 워드선 드라이버 선택회로(56)와로우 디코더회로(57)가 도시되어 있다. 또, 워드선 구동계 회로(10)의 예로서, 1개의 워드선을 승압전위( $\emptyset P2$ )에 의해 구동하는 워드선드라이버회로가 도시되어 있다.

워드선 드라이버 선택회로(56)는, 복수의 어드레스신호가 입력되고, 이들 어드레스신호의 조합으로부터 1개의 디코드신호(SDWL)를 출력하는 NAND게이트(58)에 의해 구성되어 있다. 마찬가지로, 로우 디코더회로(57)는 복수의 어드레스신호가 입력되어, 이들 어드레스신호의 조합으로부터 1개의 디코드신호(SWL)를 출력하는 NAND게이트(59)에 의해 구성되어 있다. 이들 NAND게이트(58, 59)는 강압전위( $\emptyset D$ )와 접지전위의 전위차에 의해 구동된다.

디코드신호(SDWL)는 레벨 시프터(60)의 입력 및 인버터(61)의 입력에 공급된다. 디코드신호(SDWL)는 레벨 시프터(60)에 의해 최대전위가 실질적으로 승압전위( $\emptyset P2$ )로 된 증폭신호(SD1WL)로 레벨 시프트된다.

워드선 드라이버 선택회로(56)가 "H" 레벨의 디코드신호(SDWL)를 출력했을 때에는, 레벨 시프터(60)의 출력으로부터 PMOS(62)와 NMOS(63)로 이루어진 CMOS인버터(64)에 동작전원이 인가되어 인버터(64)가 활성화된다. 인버터(64)가 활성화된 후, 로우 디코더회로(57)로부터의 디코드신호(SWL)의 "H" 나 "L" 에 따라 도시하지 않은 워드선으로 최대전위가 거의 승압전위( $\emptyset P2$ )인 승압전위( $\emptyset P2WL$ )가 출력되고, 이에 따라 워드선이 승압전위에 의해 구동된다.

워드선을 구동하는 드라이버 MOSFET가 P채널형이면, 외부인가 전원전압이 낮은 경우에도 워드선을 충분히 승압할 수 있기 때문에, 최근 주목되고 있는 방식이다. 그리고, 이 경우에는 당연하지만, 워드선 구동계 회로에 전원으로서 공급되는 승압전위( $\emptyset P2$ )로는 전위변동이 없이 안정한 것이바람직하다.

또한, 디코드신호(SWL)도 레벨 시프터(65)에 의해 최대전위가 실질적으로 승압전위( $\emptyset P2$ )로 된 증폭신호(S1WL)로 레벨시프트된다.

반대로, 워드선 드라이버 선택회로(56)가 "L" 레벨의 디코드신호(SDWL)를 출력했을 때에는, 레벨 시프터(60)의 출력으로부터 PMOS(62)의 소스에는 "L" 레벨의 증폭신호(SD1WL)가 공급된다. 이로써, CMOS인버터(64)에는 동작전원이 없게 되어 인버터(64)가 비활성으로 된다. 이 때, 인버터(61) "H" 레벨의 신호를 출력한다. 이 "H" 레벨의 신호는 드레인을 인버터(64)에 접속하고 소스를 접지한 NMOS(66)의 게이트에 입력된다. 따라서, NMOS(66)가 도통하여, "L" 레벨의 디코드신호(SDWL)가 출력되고 있는 동안 인버터(64)의 출력을 "L" 레벨로 고정한다. 이 인버터(66)는 강압전위( $\emptyset D$ )와 접지전위의 전위차에 의해 구동된다.

제10도는 제9도에 나타난 레벨 시프터(60, 65)의 회로도이다.

제9도에 나타난 레벨 시프터(60, 65)의 구성은 모두 동일하므로, 1개의 도면을 참조하여 동시에 설명한다.

제10도에 나타난 바와 같이, 디코드신호(SDWL; 혹은 SWL)는 소스를 접지한 NMOS(67)의 게이트 및 인버터(68)의 입력에 공급된다.

"H" 레벨의 디코드신호(SDWL; 혹은 SWL)가 NMOS(67)의 게이트에 공급되면, NMOS(67)가 도통하여 소스를 승압전위( $\emptyset P2$ )에 접속한 PMOS(68)의 게이트를 자전위로 한다. 따라서, PMOS(68)가 도통하여 최대전위가 거의 승압전위( $\emptyset P2$ )인 증폭신호(SD1WL; 혹은 S1WL)가 출력된다.

또, "L" 레벨의 디코드신호(SDWL; 혹은 SWL)가 NMOS(67)의 게이트에 공급된 때에는, NMOS(67)가 도통하지 않는다. 이 때에는 인버터(68)가 "H" 레벨의 신호를 출력한다. 이 "H" 레벨의 신호는 소스를 접지하고 드레인을 PMOS(68)의 드레인에 접속한 NMOS(69)의 게이트에 공급된다. 따라서, NMOS(69)가 도통하여, "L" 레벨의 디코드신호(SDWL; 혹은 SWL)가 출력되고 있는 동안 레벨 시프터(60; 또는 65)의 출력을 "L" 레벨로 고정한다. 이 인버터(68)에 강압전위( $\emptyset D$ )와 접지전위의 전위차에 의해 구동된다.

상기 제1실시예에 의해 설명한 다이내믹형 RAM에는, 아래에 설명하는 중요한 구성이 포함되어 있다.

제11도는 제1도에 나타난 다이내믹형 RAM의 주요부분만을 나타난 개략적인 블록도이다.

먼저, 내부승압회로(5,7)가 내부강압회로(6)의 강압전위( $\emptyset D$ )를 동작전원으로 이용하여 구동된다. 승압회로(5,7)의 동작전원을 강압전원( $\emptyset D$ )로 하는 방식에 의하면, 외부인가전위(VCC)가 변동해도 승압회로(5,7)의 동작이 그다지 변화하지 않게 된다. 즉, 강압전위( $\emptyset D$ )가 소정의 전위레벨로 제한됨으로써 전위변동이 적은 정전위영역을 얻고 있기 때문이다. 이 정전위영역의 범위내에서의 인가전위(VCC)의 변동이라면, 승압회로(5, 7)의 동작전원전압은 변화하지 않는다. 따라서, 승압회로(5, 7) 자체의 동작마진을 확보할 수 있다.

또, 승압전위( $\emptyset P$ )가 강압전위( $\emptyset D$ )를 승압함으로써 얻어지고 있다. 이것은 외부전원전압의 변동에 의한 내부 승압전위( $\emptyset P$ )의 변동을 방지할 뿐만 아니라, 반도체집적회로장치를 광범위한 외부전원전압으로 동작시키는 것이 가능하게 된다.

제18도는 내부승압전압의 특성을 나타낸 도면으로, 제18(a)도는 종래의 장치에 의한 내부승압전압의 특성도, 제18(b)도는 본 발명에 따른 장치에 의한 내부승압전압의 특성도이다.

제18(a)도에 나타난 바와 같이, 외부전원전위(VCC)를 승압함으로써 얻은 내부승압전위( $\emptyset P$ )에서는 도면중 참조부호 A로 나타난 것처럼 외부전원위가  $VCCa \sim VCCb$ 의 범위에서 변동했다고 하면, 내부승압전위( $\emptyset P$ )는  $\emptyset Pa$ 로부터  $\emptyset Pb$ 의 범위에서 변동해 버린다.

이것을, 제18(b)도에 나타난 바와 같이 외부전원전압(VCC)을 소정의 전위레벨도 제한함으로써, IC 내부에서의 전원전압의 변화율이 작은 영역, 즉 정전위영역(100)을 얻은 강압전위( $\emptyset D$ )를 얻는다. 그리고, 이 강압전위( $\emptyset D$ )를 그 정전위영역을 반영한 채로 승압하여 승압전위( $\emptyset P$ )를 얻는다. 이렇게 하여 얻어진 승압전위( $\emptyset P$ )에서는 IC 내부에서의 전원전압의 변화율이 작은 영역(정전위영역; 101)을 갖고 있다. 이 때문에, 외부전원전위가  $VCCa$ 로부터  $VCCb$ 까지 변동했다고 해도, 정전위영역(101)의 범위내의 변동이라면, 승압전위( $\emptyset P$ )는 변화하지 않는다. 따라서, 외부전원전압의 변동에 의한 내부승압전위( $\emptyset P$ )의 변동을 방지할 수 있다. 더욱이, 이런 구성이라면, 반도체집적회로장치를, 예컨대 5V를 공급해도 3.3V를 공급해도, 오동작하는 일도 없이 항상 동일하게 동작시키게 된다고 하는 광범위한 외부전원전압에서의 동작도 실현 가능하게 된다.

또, 승압회로(5, 7)의 전원을 강압회로(6)의 출력전위로 하면, 승압전위( $\emptyset P$ )를 외부전원전압(VCC) 이하로 설정하는 것도 가능하게 되어, 외부전원전압(VCC)이 높은 경우에도 그 동작을 보증할 수 있게 된다.

한편, 종래의 장치에 있어서도 승압전위( $\emptyset P$ )를 발생시키는 승압회로를 전압제어회로로 제어하여 IC 내부에서의 승압전위( $\emptyset P$ )의 변화율이 작은 영역을 만드는 것도 가능하지만, 승압전위( $\emptyset P$ )는 승압회로도 발생시키는 전위이므로 승압회로의 전원인 전위(VCC)보다 낮게 설정할 수는 없고, 극히 제한된 영역에서 밖에 승압전위( $\emptyset P$ )의 변화율이 작은 영역을 만들 수 없다. 나아가서는, 승압회로의 전원이 전위(VCC)의 변동에 의해 승압회로의 발진주파수나 전류공급 능력이 변화한다고 하는 문제를 발생시킨다.

또, 제1실시예에 따른 장치에서는, 주변회로 구동용 강압전위( $\emptyset P$ )를 발생시키기 위한 승압전위( $\emptyset P1$ )와 워드선 구동용 승압전위( $\emptyset P2$ )를 독립적으로 제어할 수 있다.

강압전위( $\emptyset D$ )를 발생시키기 위한 승압전위( $\emptyset P1$ )는 동작속도나 소비전류나 타이밍 마진 등을 고려하여 전위설정되는 것이 바람직하고, 또 워드선 구동용 승압전위( $\emptyset P2$ )는 메모리 셀의 포즈 특성이나 트랜스퍼 트랜지스터 특성이나 총방전 전류나 신뢰성 등을 고려하여 전위설정되는 것이 바람직하다. 따라서, 승압전위( $\emptyset P1$ )와 승압전위( $\emptyset P2$ )를 독립적으로 변경하여 최적화함으로써, DRAM 전채로서의 특성을 향상시킬 수 있다.

더욱이, 단순히 DC적인 전위설정의 자유도라는 점 뿐만 아니라 AC적인 동작을 고려한 경우에도, 승압회로를 독립시키는 것은 유효하다. 왜냐하면, 워드선 구동계 회로(10)에 공급되는 승압전위( $\emptyset P2$ )는 워드선계 회로의 동작에 따르는 총방전으로 인해 시간적으로 변동해 버린다. 이 승압전위( $\emptyset P2$ )를 소스폴로워형 강압회로의 드라이버로 되는 MOSFET의 게이트에 접속한 경우에는, 주변회로(11)에 공급되는 강압전위도 워드선 구동계 회로의 동작에 따라 변동해버려 동작마진의 저하를 일으키기 때문이다.

이 점, 제11도에 나타난 바와 같이, 워드선 구동계 회로의 구동요인으로 설치된 승압회로(7)와는 별도로 소스 폴로워형 강압회로(6)의 드라이버 MOSFET의 게이트에 전위를 공급하기 위한 승압회로(5)를 설치하고 있다. 즉, 제1실시예에 따른 장치에서는 승압전위를 급전하는 급전계통이 2개 설치되어 있다. 2개의 급전계통이 설치되면, 회로구성이 복잡해지지만, 소스 폴로워형 강압회로(6)에 승압전위( $\emptyset P1$ )를 공급하는 승압회로(7)는 전류능력이 극히 작은 것이라도 상관없이 때문에, 칩 사이즈의 증대로 연결되는 것은 아니다. 따라서, 회로구성이 복잡해진다고 하는 단점보다도, 강압전위( $\emptyset D$ )를 발생시키기 위한 승압전위( $\emptyset P1$ )와 워드선 구동용의 승압전위( $\emptyset P2$ )를 독립적으로 설치함으로써, 워드선 구동계 회로(10)의 동작이 강압전위( $\emptyset D$ )를 발생시키기 위한 승압전위( $\emptyset P1$ )의 변동을 초래하지 않는다고 하는 장점 쪽이 크다.

또, 소스 폴로워형 강압회로(6)를 이용하는 것은 비교적 단순하게 강압회로를 구성할 수 있고, 더욱이 IC 내부의 복수 장소에 강압회로를 분산 배치하기 쉽다는 점에서, IC내로의 집적에 알맞다.

또, 제7도에 나타난 바와 같이, 소스 폴로워형 강압회로(6)에 소스 폴로워형 NMOS(45)를 사용한 경우에는, 승압전위( $\emptyset P1$ )를 NMOS(45)의 게이트에 공급하는 것이 바람직하다.

제19도는 내부강압전압의 특성 나타낸 도면으로, 제19(a)도는 종래의 장치에 의한 내부강압전압의 특성도, 제19(b)도는 본 발명의 따른 장치에 의한 내부강압전압의 특성도이다.

제19(a)도에 나타난 바와 같이, 외부인가전압(VCC)을 소정의 전위로 제한함으로써 얻은 제한전위(Vc)를 NMOS(45)의 게이트에 공급하여 강압전위( $\emptyset D$ )를 얻은 경우에는, 강압전위( $\emptyset D$ )가 갖는 정전위영역(102)의 범위가 좁아진다. 정전위영역(102)의 범위를 넘어 외부전원전압이  $VCCa$ 까지 변동했다고 하면, 강압전위( $\emptyset D$ )는 강압전위( $\emptyset Da$ )로 변동한다.

이 점, 제19(b)도에 나타난 바와 같이 승압전위( $\emptyset P$ )를 NMOS(45)의 게이트에 공급하여 강압전위( $\emptyset D$ )를 얻은 경우에는, 강압전위( $\emptyset D$ )가 갖는 정전위영역(102)의 범위를 넓게 할 수 있어 동작마진이 확대된다.

또, 이상적인 내부전원전압으로서는, 외부전원전압(VCC)이 낮을 때에 이전압(VCC)과 같은 변화율을 나타내고, 반대로 외부전원전압(VCC)이 높을 때에는 이 전압(VCC)의 변화율보다 작은 변화율을 나타내는 것이다. 즉, 제17(b)도에 나타난 강압전위( $\emptyset D$ )와 같은 특성이자. 이러한 특성을 실현하기 위해, NMOS(45)의 게이트에 승압전위( $\emptyset P1$ )를 공급한다. 그리고, 승압전위( $\emptyset P1$ )를, NMOS(45)의 문턱치만큼 강하시킴으로써 얻어진 강압전위( $\emptyset D$ )가 제17(b)도에 나타난 특성으로 되도록, NMOS(45)의 문턱치분 이상으로 올린 값으로 설정한다.



다음으로 본 발명의 제2 실시예에 따른 다이내믹형 RAM에 대해 설명한다.

제12도는 본 발명의 제2 실시예에 따른 다이내믹형 RAM의 주요부분만을 나타낸 개략적인 블록도이다.

제12도에 나타난 바와 같이, 워드선을 구동하기 위한 워드선 구동계 회로(10)의 전원으로서 승압회로(5)로부터 발생된 승압전위( $\phi P2$ )를 이용하고, 주변회로(11)의 전원으로서 강압회로(70)로부터 발생된 강압전위( $\phi D$ )를 이용한 장치에 있어서, 승압회로(5)의 전원으로서 강압회로(70)로부터 발생된 강압전위( $\phi D$ )를 이용한 것이다.

이러한 구성이라도, 승압회로(5)가 강압전위( $\phi D$ )를 전원으로 이용하고 있으므로, 제1실시예에 따른 장치와 마찬가지로, 특히 제16(b)도를 참조하여 설명한 바와 같이, 동작마진을 확대할 수 있다고 효과를 얻을 수 있다. 이 설명에서, 이미 서술한 바와 같이 승압회로(5)로부터 발생되는 승압전위( $\phi P2$ )의 출력은 외부전원전압보다도 내부강압전위의 특성과 마찬가지로 정전위영역을 갖게 하는 것이 바람직하므로, 승압회로(5)의 구동전원은 외부전원전압(VCC)을 그대로 이용하기 보다는 내부강압전위의 출력전위( $\phi D$ )를 이용하는 편이 알맞다.

또, 제12도에 나타난 장치에서는, 제1 실시예와 마찬가지로, 승압전위를 강압전위 발생용의 승압전위( $\phi P1$ )와 집적회로 구동용의 승압전위( $\phi P2$ )로 분할하고 있지만, 강압회로용의 승압회로(7)에 있어서는 반드시 강압전위( $\phi D$ )에 의해 구동될 필요는 없다. 강압회로(70)를 구동할 뿐이기 때문이다. 또, 강압회로(70)에 대해서도, 소스 플로워형에 한정되지 않고, 외부전원전압(VCC)을 소정의 전위레벨로 제한하는 것이라면 좋다.

다음으로, 본 발명의 제3 실시예에 따른 다이내믹형 RAM에 대해 설명한다.

제13도는 본 발명의 제3 실시예에 따른 다이내믹형 RAM의 주요부분만을 나타낸 개략적인 블록도이다.

제13도에 나타난 바와 같이, 승압전위( $\phi P$ )의 급전계통은 반드시 2계통 설치할 필요는 없다.

이 구성이라도, 승압회로(5)를 강압전위( $\phi D$ )를 전원으로 이용하여 구동하기 때문에, 제1실시예에 따른 장치와 마찬가지로, 특히 제16(b)도를 참조하여 설명한 것과 같이 동작마진을 확대할 수 있다는 효과를 얻을 수 있다.

다음으로, 본 발명의 제4 실시예에 따른 다이내믹형 RAM에 대해 설명한다.

제14도는 본 발명의 제4 실시예에 따른 다이내믹형 RAM의 주요부분만을 나타낸 개략적인 블록도이다.

제14도에 나타난 바와 같이, 승압전위( $\phi P$ )의 급전계통을 2계통 설치하지 않고 또한 강압회로를 소스 플로워형의 것으로 하지 않아도 좋다.

이 구성이라도, 승압회로(5)를 강압전위( $\phi D$ )를 전원으로 이용하여 구동하기 때문에, 제1실시예에 따른 장치와 마찬가지로 동작마진을 확대할 수 있다.

본 발명은 상기 제1~제4실시예에 한정되는 것이 아니고, 여러 가지로 변형이 가능하다.

제15도는 워드선 구동계 회로의 다른 예를 나타낸 회로도이다.

제15도에 나타난 워드선 구동계 회로와 제9도에 나타난 워드선 구동계 회로의 차이는, 제9도에 나타난 회로에서의 워드선 드라이버 선택회로(56)로부터 출력된 디코드신호(SDWL)를 레벨 시프터(60)에 의해 전압신호(SD1WL)로 레벨시프트 한다. 그리고, 출력은 워드선에 접속한 인버터(63)를 레벨 시프트된 전압신호(SD1WL)에 의해 구동하도록 하여 출력( $\phi P2WL$ )을 출력하도록 하고 있다.

이에 대해, 제15도에 나타난 회로에서는 워드선 드라이버 선택회로(56)로부터의 레벨 시프트된 디코드신호(BSD1WL; 디코드신호(SD1WL)의 반전신호)를 한쪽의 입력으로 한 NOR게이트(70)를 설치하고 있다. NOR게이트(70)의 다른쪽의 입력은 로우 디코더회로(57)로부터의 레벨 시프트된 디코드신호(S1WL)이다. NOR게이트(70)는 디코드신호(BSD1WL, S1WL)가 동시에 "L" 레벨일 때만 "H" 레벨의 신호를 출력한다. 이 "H" 레벨의 신호는 인버터(71)에 의해 "L" 레벨로 된다. 이 "L" 레벨의 신호는 인버터(64)에 입력되어 그 출력신호( $\phi P2WL$ )를 "H" 레벨로 한다. 이렇게 변형되어도 좋다.

또, 상기 실시예에서는 명시되어 있지 않지만, 주변회로(11)에는 워드선 구동용 승압회로의 출력( $\phi P2$ )으로 구동되는 것도 포함되어 있다. 예로서는 제16도나 제17도에 나타난 주변회로(11)이다. 또, 디코드용의 NAND, 예컨대 제9도나 제15도에 나타난 NAND(58, 59)에 대응하는 NAND를 구성하는 PMOS의 게이트에, 제10도에 나타난 바와 같은 레벨 시프트 회로에 의해 전압( $\phi P2$ )의 진폭을 갖는 신호를 입력하는 한편, NMOS의 게이트에 전압( $\phi D$ )의 진폭을 갖는 신호를 입력하는 것도 있다. 더욱이, 특별히 도시하지 않았지만, 주변회로(11)에는 외부전원전압(VCC)으로 구성되는 회로도 포함되어 있다.

또, 승압회로의 일부를 외부전원전압(VCC)으로 구동하는 경우도 있다. 예컨대 제12도에 나타난 구성으로 했을 때, 강압회로용의 승압회로(7)등은 외부 전원전압(VCC)으로 구동되어도 좋다.

또, 제1도에 나타난 강압회로(6)에 제8도에 나타난 기동회로(4)와 같은 피드백형 강압회로를 적용해도 좋다. 피드백형 강압회로를 이용한 경우에는 강압회로용의 승압회로는 불필요하다.

또, 기동회로(4)에 대해서는, 제1 실시예에 따른 장치와 같이 기동회로(4)를 필요로 하는 구성일 때만 부가되면 좋다. 또한, 기동회로(4)는 기본적으로 강압회로이다.

또, 제1 실시예에 따른 장치는 비교적 단순한 구성을 갖는 다이내믹형 RAM을 예로 하고 있지만, 다른 구성을 갖는 다이내믹형 RAM에도 본 발명을 적용할 수 있다. 예컨대, 다이내믹형 RAM에 있어서 스태바이시(대기시)용과 액티브시(동작시)용으로 각각 다른 승압회로를 설치한 것이 있는데, 이 구성에도 본 발명은 적용할 수 있다.

더욱이, 본 발명은 다이내믹형 RAM뿐만 아니라 DRAM 이외의 다른 반도체 기억장치, 예컨대 EEPROM 등에

내부강압전위 발생회로와 내부승압전위 발생회로의 쌍방을 갖추었을 때, 본 발명은 적용할 수 있다. 더욱이, 메모리를 내장한 마이크로프로세서에도 적용할 수 있다.

나아가서는, 기억장치뿐만 아니라 로직 LSI에도 적용할 수 있다. 왜냐 하면, 상기 실시예에서는 아래에 설명하는 효과를 얻을 수 있기 때문이다.

제20도는 내부전원전압의 특성을 나타낸 도면으로, 제20(a)도는 종래의 장치에 의한 내부전원전압의 특성도, 제20(b)도는 본 발명에 따른 장치에 의한 내부전원전압의 특성도이다.

내부전원전압( $\emptyset$ )을 설정하기 위해 외부전원전위(VCC)의 전위를 제한하면, 제20(a)도에 나타난 바와 같이 정전위영역(103)을 얻을 수 있다.

이에 대해, 제20(b)도에 나타난 바와 같이 외부전원전위(VCC)를 제한하고 또한 그 제한된 전위( $\emptyset_L$ )를 승압하여 내부전원전압( $\emptyset$ )을 설정하면, 정전위영역(103)의 범위를 보다 확장할 수 있다. 따라서, 반도체 집적회로장치의 동작마진을 확보하는데에 유효하다.

더욱이, 제20(a)도에 나타난 방식이라면, 내부전원전압( $\emptyset$ )을 외부전원전위(VCC) 이하의 전압으로 밖에 설정할 수 없다.

그러나, 제20(b)도에 나타난 방식이라면, 내부전원전압( $\emptyset$ )이 외부전원전압(VCC) 이하 뿐만 아니라 외부전원전압(VCC) 이상으로도 할 수 있어 여러 가지의 내부전원전압을 설정하는 것도 가능하게 된다. 따라서, 반도체 집적회로 장치내에 설치된 복수의 회로블록 각각의 목적에 따라 전원전압을 각각 설정하는 것도 가능하게 된다. 이러한 구성이라도, 외부전원전압(VCC)이 변동해도 상기 내부전원전압( $\emptyset$ )은 변동하기 어려운 것은 물론이다.

이상 본 발명은 외부 단일전원으로 승압회로와 강압회로의 쌍방을 칩 내부에 갖춘 반도체 집적회로에서의 유효한 전원전압 시스템을 제공할 수 있고, 광범위한 외부전원전압(VCC)에서의 동작을 보증하는데에 유효하다.

한편, 본 발명의 특허청구의 범위의 각 구성요건에 병기한 도면참조부호는 본 발명의 이해를 용이하게 하기 위한 것으로, 본 발명의 기술적인 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.

#### [발명의 효과]

이상 설명한 바와 같이 본 발명에 의하면, 외부로부터 인가되는 전원전위가 변동해도 내부전원전위의 변동을 억제할 수 있는 반도체 집적회로장치를 제공할 수 있다.

### (57) 청구의 범위

#### 청구항 1

집적회로부(8)와, 외부로부터 인가되고, 전위레벨의 변동이 있는 제1전위를 소정의 전위레벨로 제어함으로써 전위변동이 적은 정전위영역을 얻은 제2전위로 강압하는 강압회로(6) 및, 상기 제2전위를 전원으로 이용하여 구동되고, 상기 제2전위를 상기 집적회로부내의 회로의 동작전원으로 이용되는 제3전위로 승압하는 승압회로(7)를 구비한 것을 특징으로 하는 반도체 집적회로장치.

#### 청구항 2

제1항에 있어서, 상기 승압회로(7)는 차지 펌프회로(15)인 것을 특징으로 하는 반도체 집적회로장치.

#### 청구항 3

제3항에 있어서, 상기 제2전위는 상기 승압회로(7)의 전원으로 이용됨과 더불어 상기 집적회로부(8)의 다른 회로의 동작전원으로 이용되는 것을 특징으로 하는 반도체 집적회로장치.

#### 청구항 4

제1항에 있어서, 상기 집적회로부(8)는 다이내믹형 RAM이고, 상기 제2전위를 전원으로 하는 집적회로는 상기 다이내믹형 RAM의 주변회로(11)이며, 상기 제3전위를 전원으로 하는 집적회로는 상기 다이내믹형 RAM의 워드선 구동계 회로(10)인 것을 특징으로 하는 반도체 집적회로장치.

#### 청구항 5

집적회로부(8)와, 외부로부터 인가되고, 전위레벨의 변동이 있는 제1전위를 소정의 전위레벨로 제어함으로써 전위변동이 적은 정전위영역을 얻은 제2전위로 변환하는 기동회로(4), 상기 제2전위를 전원으로 이용하여 구동되고, 상기 제2전위를 상기 집적회로부내의 회로의 동작전원으로 이용되는 제3전위로 승압하는 승압회로(7) 및, 상기 제3전위를 이용하여 상기 제2전위를 상기 집적회로부내의 다른 회로의 동작전원으로 이용되는 제4전위로 강압하는 강압회로(6)를 구비한 것을 특징으로 하는 반도체 집적회로장치.

#### 청구항 6


제5항에 있어서, 상기 기동회로(4)는 상기 제1전위를 소정의 전위레벨로 제한하는 강압회로를 포함하고, 상기 승압회로(7)는 상기 제2전위를 전원으로 이용하여 구동되며 상기 제3전위를 상기 제2전위의 정전위영역을 반영한 채로 승압하는 승압회로이며, 상기 강압회로(6)는 드레인에 상기 제1전위가 인가되고 소스로부터 상기 제4전위를 출력하는 절연게이트형 FET를 포함하는 소스 플로워형 강압회로이고, 그 절연게이트형 FET의 게이트에는 상기 제3전위가 인가되는 것을 특징으로 하는 반도체 집적회로장치.

#### 청구항 7


제6항에 있어서, 상기 제3전위는 상기 제4전위에 비해 상기 절연게이트형 FET의 문턱치분 이상으로 높게



도면2




도면3







도면6




도면7




도면8




도면9



도면10




도면11







도면 12




도면 13




도면 14




도면 15




도면 16




도면17




도면 18a




도면 18b




도면 19a




도면 19b




도면 20a




도면20b




도면21a




도면21b



도면21c



도면21d



도면22

