

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6669968号
(P6669968)

(45) 発行日 令和2年3月18日 (2020.3.18)

(24) 登録日 令和2年3月3日 (2020.3.3)

(51) Int.Cl.

F I

H02M 3/155 (2006.01)
G06F 1/30 (2006.01)H02M 3/155 W
H02M 3/155 B
H02M 3/155 K
G06F 1/30

請求項の数 4 (全 17 頁)

(21) 出願番号 特願2016-126942 (P2016-126942)
(22) 出願日 平成28年6月27日 (2016.6.27)
(65) 公開番号 特開2018-7316 (P2018-7316A)
(43) 公開日 平成30年1月11日 (2018.1.11)
審査請求日 平成31年3月11日 (2019.3.11)(73) 特許権者 000005223
富士通株式会社
神奈川県川崎市中原区上小田中4丁目1番
1号
(74) 代理人 100092152
弁理士 服部 毅巖
(72) 発明者 檜山 青吾
神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内
(72) 発明者 湯浅 健太郎
神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内

審査官 遠藤 尊志

最終頁に続く

(54) 【発明の名称】 電圧制御装置および情報処理装置

(57) 【特許請求の範囲】

【請求項 1】

動作時には入力電圧を第1の電圧以上の電圧にし、非動作時には前記入力電圧をそのまま出力する昇圧回路と、

前記昇圧回路と並列に接続され、前記入力電圧を前記第1の電圧より低い第2の電圧にする昇降圧回路と、

前記昇降圧回路を動作させ続けるとともに、前記入力電圧が前記第1の電圧以上の場合に、前記昇圧回路を非動作状態に設定して前記入力電圧を監視し、前記入力電圧が前記第1の電圧より低くなった場合に、前記昇圧回路を動作状態に切り替える制御回路と、

を有する電圧制御装置。

【請求項 2】

前記制御回路は、

前記電圧制御装置が起動した直後の初期モードでの動作時には、前記入力電圧が前記第1の電圧以上の場合、前記昇圧回路を非動作状態に設定し、前記入力電圧が前記第1の電圧より低い場合、前記昇圧回路を動作状態に設定して、通常モードに移行し、

前記昇圧回路を非動作状態に設定して前記通常モードに移行した場合には、前記入力電圧を監視し、前記入力電圧が前記第1の電圧より低くなった場合には、前記昇圧回路を動作状態に切り替える、

請求項1記載の電圧制御装置。

【請求項 3】

10

20

前記昇圧回路および前記昇降圧回路の出力電圧を、前記第 2 の電圧より低い第 3 の電圧に変換する変換回路をさらに有し、

前記第 2 の電圧は、前記変換回路が出力電圧を前記第 3 の電圧に維持できる範囲内に設定される、

請求項 1 または 2 記載の電圧制御装置。

【請求項 4】

動作時には入力電圧を第 1 の電圧以上の電圧にし、非動作時には前記入力電圧をそのまま出力する昇圧回路と、

前記昇圧回路と並列に接続され、前記入力電圧を前記第 1 の電圧より低い第 2 の電圧にする昇降圧回路と、

10

前記昇圧回路および前記昇降圧回路の出力電圧を、前記第 2 の電圧より低い第 3 の電圧に変換する変換回路と、

前記昇降圧回路を動作させ続けるとともに、前記入力電圧が前記第 1 の電圧以上の場合に、前記昇圧回路を非動作状態に設定して前記入力電圧を監視し、前記入力電圧が前記第 1 の電圧より低くなった場合に、前記昇圧回路を動作状態に切り替える制御回路と、

を備える電源装置と、

前記変換回路の出力電圧を電源として用いて動作する処理装置と、

を有する情報処理装置。

【発明の詳細な説明】

【技術分野】

20

【0001】

本発明は、電圧制御装置および情報処理装置に関する。

【背景技術】

【0002】

給電システムから供給される入力電圧を所定電圧に変換する電源回路においては、停電に伴う入力電圧源の切り替えなどによって、入力電圧が急激に低下する場合がある。このような事態に備えて、入力電圧を昇圧する昇圧回路を備えた電源回路がある。また、昇圧回路を常時動作させると、電力の伝送効率が低下する、あるいはノイズが発生するといった問題があることから、入力電圧が所定電圧以上の場合には昇圧回路の昇圧動作を停止させるようにした電源回路が提案されている。

30

【0003】

また、電源回路に関連する技術の例として、昇圧回路に並列に配置されたバッテリーを備える放電灯点灯装置が提供されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献 1】特開 2015 - 53777 号公報

【特許文献 2】特開 2005 - 108601 号公報

【発明の概要】

【発明が解決しようとする課題】

40

【0005】

ところで、昇圧回路は、動作停止状態から動作の開始が指示された場合に、出力電圧を所定電圧まで昇圧できるようになるまでにある程度の時間がかかる。このため、入力電圧の低下に応じて昇圧回路の動作を開始させた場合には、昇圧回路の出力電圧が所定電圧まで昇圧される前に、出力電圧が一時的に著しく低下してしまう可能性がある。その一方、入力電圧の低下に備えて昇圧回路を常時動作させると、電力損失の発生が避けられず、効率が悪いという問題がある。

【0006】

1 つの側面では、本発明は、入力電圧の低下に伴う出力電圧の低下を効率的に抑制した電圧制御装置および情報処理装置を提供することを目的とする。

50

【課題を解決するための手段】**【0007】**

1つの案では、昇圧回路と、昇降圧回路と、制御回路とを有する電圧制御装置が提供される。この電圧制御装置において、昇圧回路は、動作時には入力電圧を第1の電圧以上の電圧にし、非動作時には入力電圧をそのまま出力する。昇降圧回路は、昇圧回路と並列に接続され、入力電圧を第1の電圧より低い第2の電圧にする。制御回路は、昇降圧回路を動作させ続けるとともに、入力電圧が第1の電圧以上の場合に、昇圧回路を非動作状態に設定して入力電圧を監視し、入力電圧が第1の電圧より低くなった場合に、昇圧回路を動作状態に切り替える。

【0008】

10

また、1つの案では、電源装置と処理装置とを有する情報処理装置が提供される。電源装置は、昇圧回路と、昇降圧回路と、変換回路と、制御回路とを備える。昇圧回路は、動作時には入力電圧を第1の電圧以上の電圧にし、非動作時には入力電圧をそのまま出力する。昇降圧回路は、昇圧回路と並列に接続され、入力電圧を第1の電圧より低い第2の電圧にする。変換回路は、昇圧回路および昇降圧回路の出力電圧を、第2の電圧より低い第3の電圧に変換する。制御回路は、昇降圧回路を動作させ続けるとともに、入力電圧が第1の電圧以上の場合に、昇圧回路を非動作状態に設定して入力電圧を監視し、入力電圧が第1の電圧より低くなった場合に、昇圧回路を動作状態に切り替える。処理装置は、変換回路の出力電圧を電源として用いて動作する。

【発明の効果】

20

【0009】

1つの側面では、入力電圧の低下に伴う出力電圧の低下を効率的に抑制できる。

【図面の簡単な説明】**【0010】**

【図1】第1の実施の形態に係る電圧制御装置の構成例および動作例を示す図である。

【図2】給電システムの比較例を示す第1の図である。

【図3】給電システムの比較例を示す第2の図である。

【図4】第2の実施の形態に係る情報処理装置の一例であるストレージ装置の構成例を示す図である。

【図5】ストレージ装置に電源を供給する給電システムの構成例を示す図である。

30

【図6】PSUの内部構成例を示す図である。

【図7】入力電圧が350V～380Vで一定である場合の制御について示す図である。

【図8】入力電圧が240Vで一定である場合の制御について示す図である。

【図9】330V出力の昇降圧回路が接続されていない場合における電圧変化の例を示す図である。

【図10】入力電圧が低下した場合の制御について示す図である。

【図11】第2の実施の形態において入力電圧が低下した場合の電圧変化の例を示す図である。

【図12】PSUの起動時における制御手順の例を示すフローチャートである。

【図13】350V～380Vの入力電圧による運用が開始された後の制御手順の例を示すフローチャート（その1）である。

40

【図14】350V～380Vの入力電圧による運用が開始された後の制御手順の例を示すフローチャート（その2）である。

【発明を実施するための形態】**【0011】**

以下、本発明の実施の形態について図面を参照して説明する。

〔第1の実施の形態〕

図1は、第1の実施の形態に係る電圧制御装置の構成例および動作例を示す図である。図1に示す電圧制御装置10は、昇圧回路11、昇降圧回路12および制御回路13を有する。

50

【0012】

昇圧回路11は、制御回路13からの指示に応じて、動作状態および非動作状態を切り替え可能になっている。以下、昇圧回路11が動作状態であるとき、昇圧回路11がオンであると記載し、昇圧回路11が非動作状態であるとき、昇圧回路11がオフであると記載する。昇圧回路11は、オンの状態では、入力電圧 V_{in} を所定の電圧 V_1 以上の電圧にする（ただし、 $V_1 > 0$ ）。一方、昇圧回路11は、オフの状態では、昇圧動作を行わずに、入力電圧 V_{in} をそのまま出力する。

【0013】

昇降圧回路12は、昇圧回路11と並列に接続されている。昇降圧回路12は、入力電圧 V_{in} を、電圧 V_1 より低い電圧 V_2 にする（ただし、 $V_2 > 0$ ）。また、昇降圧回路12のこのような動作は、制御回路13の制御の下で、昇圧回路11のオンの場合でも、オフの場合でも実行される。

【0014】

制御回路13は、昇降圧回路12を動作させ続ける。これとともに、制御回路13は、入力電圧 V_{in} が電圧 V_1 以上の場合には、昇圧回路11をオフに設定して、入力電圧 V_{in} を監視する。そして、制御回路13は、入力電圧 V_{in} が電圧 V_1 より低くなった場合に、昇圧回路11をオンに切り替える。

【0015】

以下、入力電圧 V_{in} の状態に応じた電圧制御装置10の動作例について説明する。

入力電圧 V_{in} が電圧 V_1 以上の場合、図1の上段に示すように、制御回路13は、昇圧回路11をオフに設定する。この状態では、昇圧回路11からは入力された電圧がそのまま出力されるので、電圧制御装置10の出力電圧 V_{out} は電圧 V_1 以上となる。このように、昇圧が不要な状態では昇圧回路11がオフに設定されることで、余計な電力が消費されなくなり、装置全体での電力損失を低減できる。一方、昇降圧回路12は制御回路13によってオンに設定されているものの、昇圧回路11への入力電圧 V_{in} が昇降圧回路12から出力される電圧 V_2 より低いため、昇降圧回路12には電流が流れない。したがって、昇降圧回路12での電力損失は小さい。

【0016】

次に、上記の状態から入力電圧 V_{in} が電圧 V_1 より低くなると、図1の中段に示すように、制御回路13は、昇圧回路11をオンに切り替える。しかし、昇圧回路11は、制御回路13からの切り替え指示を受けてすぐに入力電圧を電圧 V_1 以上まで昇圧することはできない。このため、入力電圧 V_{in} の低下に伴って、昇圧回路11の出力電圧も一時的に低下する。一方、昇圧回路11に並列に接続された昇降圧回路12は、オンのままである。このため、入力電圧 V_{in} が低下すると、昇降圧回路12に電流が流れる。そして、昇降圧回路12の昇圧動作によって、電圧制御装置10の出力電圧 V_{out} は電圧 V_2 以上に維持される。

【0017】

その後、昇圧回路11の起動が完了し、昇圧回路11の昇圧動作によって電圧制御装置10の出力電圧 V_{out} は電圧 V_1 以上に昇圧される。この状態では、図1の下段に示すように、昇降圧回路12の出力電圧が昇圧回路11から出力される電圧より低いため、昇降圧回路12には電流が流れない。したがって、昇降圧回路12での電力損失は小さい。

【0018】

以上のように、電圧制御装置10は、昇圧回路11の起動が完了するまでの過渡状態において、電圧制御装置10の出力電圧 V_{out} を電圧 V_2 以上に維持することができ、出力電圧 V_{out} が過度に低下することを防止できる。また、入力電圧 V_{in} が電圧 V_1 以上の状態では、昇圧回路11の昇圧動作を停止させることで、昇圧回路11での電力損失を低減できる。さらに、入力電圧 V_{in} が電圧 V_1 以上の状態や、昇圧回路11の動作によって出力電圧 V_{out} が電圧 V_1 以上となっている状態では、昇降圧回路12に電流が流れなくなり、昇降圧回路12での電力損失を低減できる。

【0019】

このように、電圧制御装置 10 では、昇圧回路 11 がオンに切り替えられてから昇圧動作が開始されるまでの過渡状態において、出力電圧が定常電圧より低い一定の電圧まで低下することが許容される。これにより、定常電圧まで昇圧する昇圧回路 11 を常時オンにしておく場合より、電力損失を低減できる。したがって、電圧制御装置 10 によれば、入力電圧 V_{in} の低下に伴う出力電圧 V_{out} の低下を、効率よく抑制できる。

【0020】

〔第2の実施の形態〕

次に、第2の実施の形態として、図1の電圧制御装置10を含む電源回路を備える情報処理装置について説明する。以下の説明では、まず、図2、図3を用いて、情報処理装置に電源を供給する給電システムの比較例について説明し、その後、本実施の形態に係る情報処理装置について説明する。

10

【0021】

図2は、給電システムの比較例を示す第1の図である。図2(A)は、AC (Alternate Current) 給電システムの一例を示し、図2(B)は、HVDC (High Voltage Direct Current) 給電システムの一例を示す。

【0022】

図2に示す給電システムは、例えば、データセンタに設置される。近年、様々なデータが電子化されてコンピュータ上で扱われるようになるのにしたが、企業が扱うデータ量が増加し続けている。このような企業が利用するデータセンタには、サーバやストレージ装置などのICT (Information and Communication Technology) 機器が大量に設置される傾向にある。そして、大量のICT機器を動作させるための電力や、それらの冷却のための電力が増大しており、省電力化が課題となっている。

20

【0023】

図2に示す情報処理装置40、40aは、データセンタに設置されるICT機器の一例である。図2(A)に示すAC給電システムは、従来から一般的に利用されている給電システムであり、交流電源20から供給された電力を、交流電源システム30を介して交流のまま情報処理装置40に供給するものである。また、交流電源システム30は、停電時などに給電を継続するためにバッテリー31を備えている。そのため、交流電源システム30は、交流電源20からの交流電力を一旦直流電力に変換するAC/DCコンバータ32と、変換された直流電力を交流電力に変換するDC/ACコンバータ33を備える。DC/ACコンバータ33は、AC/DCコンバータ32またはバッテリー31のいずれかから供給された直流電力を、交流電力に変換して出力する。

30

【0024】

情報処理装置40は、供給された交流電力を直流電力に変換するAC/DCコンバータ41と、変換された直流電力を所定の電圧(例えば、12V)に変換するDC/DCコンバータ42とを備える。

【0025】

一方、HVDC給電システムでは、電力が直流のまま情報処理装置に供給される。これにより、直流電力を交流電力に変換する必要がなくなり、電力損失を低減できる。また、伝送される直流電力を高電圧にすることで、伝送時の電流を少なくすることができ、熱の発生などによる電力損失を低減できる。HVDC給電システムを用いることで、例えば、データセンタ全体での電力損失を数%から20%程度低減できると言われている。

40

【0026】

図2(B)の例では、直流電源システム30aは、バッテリー31およびAC/DCコンバータ32を備えるが、DC/ACコンバータ33を備えず、電力を直流のままで出力する。このとき、出力電圧は、例えば380Vといった高電圧とされる。直流電源システム30aから給電される情報処理装置40aは、入力電圧を所定の電圧(例えば、12V)に変換するDC/DCコンバータ43を備えるが、AC/DCコンバータを備える必要はなくなる。

【0027】

50

図3は、給電システムの比較例を示す第2の図である。H V D C 給電システムにおいて I C T 機器に給電される直流電圧についての定格電圧は、現状では統一されていない。現状では大別して、350V～380Vといった比較的高い電圧と、240Vといった比較的低い電圧のいずれかが主に用いられている。これらの間では定格電圧が2倍近く異なることから、各電圧の入力に対応する電源ユニット（P S U : Power Supply Unit）の構成は、効率化の観点から異なるものとなっていることが多い。

【0028】

図3（A）は、350V～380Vの入力電圧に対応するP S Uを含むH V D C 給電システムの一例を示す。直流電源システム50aは、A C / D C コンバータ51aとバッテリー52aを備える。A C / D C コンバータ51aまたはバッテリー52aからは、例えば380Vの直流電圧が出力される。情報処理装置60a内のP S U 61は、供給された380Vの直流電圧を例えば12Vに変換するD C / D C コンバータ61aを備える。

10

【0029】

一方、図3（B）は、240Vの入力電圧に対応するP S Uを含むH V D C 給電システムの一例を示す。直流電源システム50bは、A C / D C コンバータ51bとバッテリー52bを備える。A C / D C コンバータ51bまたはバッテリー52bからは、240Vの直流電圧が出力される。

【0030】

また、情報処理装置60bのP S U 62は、情報処理装置60aのP S U 61と同様に、入力電圧を12Vに変換するD C / D C コンバータ61aを備える。ただし、P S U 62が240Vの入力電圧をそのまま利用すると、電流値が大きいことから、P S U 62内の部品が大型化する、発熱などによる損失が大きくなるといったデメリットが生じる。このため、P S U 62は、240Vの入力電圧を例えば410Vに昇圧するD C / D C コンバータ（昇圧回路）62aをさらに備える。P S U 62において、D C / D C コンバータ61aは、D C / D C コンバータ62aによって昇圧された直流電圧を、12Vに降圧して出力する。

20

【0031】

ここで、前述のように、現状ではH V D C 給電システムの定格電圧は統一されていない。このため、比較的高い電圧（350V～380V）から比較的低い電圧（240V）までの広い範囲の入力電圧をサポートするP S Uを開発することが望まれている。しかし、このようなP S Uを実現するためには、図3（B）に示すP S U 62のように2段の電圧変換回路を設けることが望ましい。そのような構成では、電圧の変換段数が多くなることで電力の損失が生じ、効率が悪化するという問題がある。特に、350V～380Vの電圧が入力されている状態では、1段目の電圧変換回路は、昇圧を行う必要がないにもかかわらず、スイッチング動作による電力損失が発生する。

30

【0032】

そこで、第2の実施の形態に係る情報処理装置は、図3（B）の情報処理装置60bのように2段の電圧変換回路を備えるP S Uを備えるとともに、このP S Uに、1段目の電圧変換回路の昇圧動作を必要に応じて停止させる機能が追加される。これにより、電力損失の低減を図る。これに加えて、第2の実施の形態に係る情報処理装置では、P S Uの1段目の電圧変換回路が、入力電圧の異常な低下時における昇圧手段として兼用されるようにする。

40

【0033】

図4は、第2の実施の形態に係る情報処理装置の一例であるストレージ装置の構成例を示す図である。図4に示すストレージ装置100は、C M（Controller Module）101、102およびP S U 110を備える。また、C M 101、102には、D E（Drive Enclosure）210およびホスト装置220が接続されている。

【0034】

C M 101、102は、ホスト装置220からの要求に応じて、D E 210に搭載された記憶装置に対するアクセスを制御するストレージ制御装置である。D E 210には、ア

50

クセス制御の対象となる記憶装置として、例えば、複数のHDD 211, 212, 213, ... が搭載されている。

【0035】

なお、CM 101は、例えば、プロセッサ101a、RAM(Random Access Memory) 101bなどを備えるコンピュータとして実現される。CM 102も同様に、プロセッサ102a、RAM 102bなどを備えるコンピュータとして実現される。また、例えば、CM 101, 102は、それぞれ個別のホスト装置からの要求に応じて記憶装置に対するアクセスを行ってもよいし、CM 101, 102の一方が運用系として動作し、他方が待機系として動作してもよい。

【0036】

PSU 110は、外部から供給される電力に基づいて、CM 101, 102に対して電力を供給する。PSU 110は、HVDC給電システムにおいて伝送される直流電力の入力をサポートする。

【0037】

図5は、ストレージ装置に電源を供給する給電システムの構成例を示す図である。図5に示す給電システムは、交流電源20、直流電源システム70、HVDC分電盤80および配電ユニット90を含む。

【0038】

直流電源システム70は、整流装置71とバッテリー72を備える。整流装置71は、交流電源20から供給される交流電力を、直流電力に変換し、変換後の直流電力を整流する。また、整流装置71は、整流された直流電力と、バッテリー72から出力される直流電力とを切り替えて出力する。例えば、整流装置71は、交流電源20から交流電力が供給されている状態では、この交流電力を変換して整流した直流電力を出力する。そして、整流装置71は、交流電力の供給レベルが低下すると、出力する電力をバッテリー72からの電力に切り替える。バッテリー72は、直流電力を整流装置71に供給する。

【0039】

HVDC分電盤80は、直流電源システム70から出力された電力を分配する。また、HVDC分電盤80には、例えば、各種ブレーカなどの安全装置が搭載されている。

配電ユニット90には、ストレージ装置100を含む各種の情報処理装置100a, 100b, ... が接続される。具体的には、配電ユニット90には、情報処理装置100a, 100b, ... のそれぞれの電源プラグが接続される。配電ユニット90は、直流電源システム70からHVDC分電盤80を介して供給された直流電力を、接続された情報処理装置100a, 100b, ... に供給する。

【0040】

なお、以上の構成の給電システムの中には、直流電源システム70からの出力電圧が、比較的高い電圧(350V~380V)であるものと、比較的低い電圧(240V)であるものとがあり得る。また、前者の場合でも、整流装置71の出力電圧がバッテリー72の出力電圧に切り替えられたときに、整流装置71の出力電圧が350V~380Vより低い電圧になる場合がある。さらに、整流装置71に外部から供給される電力が、通常の交流電源20ではなく、太陽光発電などの自然エネルギーに基づく電力である場合などにも、整流装置71の出力電圧が350V~380Vより低い電圧になる場合がある。

【0041】

次に、ストレージ装置100のPSU 110について説明する。

図6は、PSUの内部構成例を示す図である。PSU 110においては、フィルタ回路111、昇圧回路113およびDC/DCコンバータ115が直列に接続されている。また、昇圧回路113に対して並列に昇降圧回路114が接続されている。さらに、PSU 110は、突入電流防止回路112、コントローラ116およびスイッチング制御回路117, 118を備えている。なお、昇圧回路113、昇降圧回路114およびコントローラ116は、それぞれ図1の昇圧回路11、昇降圧回路12および制御回路13の一例である。

10

20

30

40

50

【 0 0 4 2 】

フィルタ回路 1 1 1 は、入力 of 不要なノイズを除去する。フィルタ回路 1 1 1 と昇圧回路 1 1 3 との間の正の信号線には、突入電流防止回路 1 1 2 とダイオード D 1 が直列に接続されている。突入電流防止回路 1 1 2 は、フィルタ回路 1 1 1 からの突入電流を抑制する。ダイオード D 1 は、昇圧回路 1 1 3 から突入電流防止回路 1 1 2 の方向への電流の逆流を防止する。

【 0 0 4 3 】

昇圧回路 1 1 3 は、チョップパ方式の昇圧回路であり、チョークコイル L 1、スイッチング素子 M 1、コンデンサ C 1 およびダイオード D 2 を備える。チョークコイル L 1 とダイオード D 2 は、ダイオード D 1 の出力側に直列に接続されている。ダイオード D 2 は、チョークコイル L 1 やスイッチング素子 M 1 への電流の逆流を防止する。

10

【 0 0 4 4 】

スイッチング素子 M 1 は、Nチャネル MOSFET (Metal - Oxide Semiconductor Field - Effect Transistor) である。スイッチング素子 M 1 の両端には、チョークコイル L 1 を介してコンデンサ C 1 の両端が接続されている。スイッチング素子 M 1 のドレインは、チョークコイル L 1 とダイオード D 2 との接続端に接続され、スイッチング素子 M 1 のソースは、コンデンサ C 1 のグランド側に接続されている。スイッチング素子 M 1 のゲートは、スイッチング制御回路 1 1 7 に接続されている。スイッチング制御回路 1 1 7 は、コントローラ 1 1 6 からの制御の下で、スイッチング素子 M 1 のゲートに入力する電圧を制御することで、スイッチング素子 M 1 のオン、オフを切り替える。

20

【 0 0 4 5 】

昇圧回路 1 1 3 では、スイッチング素子 M 1 がオンのときにチョークコイル L 1 に蓄積されるエネルギーによって、出力電圧が入力電圧より昇圧される。コントローラ 1 1 6 は、昇圧回路 1 1 3 の出力電圧が 4 1 0 V で一定になるように、スイッチング制御回路 1 1 7 を介してスイッチング素子 M 1 のスイッチング間隔を制御する。

【 0 0 4 6 】

昇降圧回路 1 1 4 は、昇圧回路 1 1 3 と同様の構成を有するチョップパ方式の昇圧回路である。スイッチング制御回路 1 1 8 は、コントローラ 1 1 6 からの制御の下で、昇降圧回路 1 1 4 のスイッチング素子 (図示せず) のゲートに入力する電圧を制御することで、このスイッチング素子のオン、オフを切り替える。コントローラ 1 1 6 は、昇降圧回路 1 1 4 の出力電圧が 3 3 0 V で一定になるように、スイッチング制御回路 1 1 8 を介して昇降圧回路 1 1 4 のスイッチング素子のスイッチング間隔を制御する。

30

【 0 0 4 7 】

昇降圧回路 1 1 4 の出力端は、昇圧回路 1 1 3 の出力端に突き合わされる。昇圧回路 1 1 3、昇降圧回路 1 1 4 の出力側には、DC / DC コンバータ 1 1 5 が直列に接続される。DC / DC コンバータ 1 1 5 は、トランス 1 1 5 a を備え、入力電圧を 1 2 V に降圧して出力する。DC / DC コンバータ 1 1 5 への入力電圧は、コンデンサ C 2 によって平滑される。また、DC / DC コンバータ 1 1 5 からの出力電圧は、コンデンサ C 3 によって平滑される。

【 0 0 4 8 】

なお、昇降圧回路 1 1 4 の出力電圧は、昇圧回路 1 1 3 の出力電圧 (4 1 0 V) より低く、なおかつ、DC / DC コンバータ 1 1 5 の出力電圧が所定値 (例えば、1 2 V) より低くならないような値に決定される。

40

【 0 0 4 9 】

コントローラ 1 1 6 はさらに、昇圧回路 1 1 3、昇降圧回路 1 1 4 の入力電圧を検出し、その検出結果に基づいて昇圧回路 1 1 3 の昇圧動作をオン、オフする機能を備える。昇圧回路 1 1 3 の昇圧動作をオフにする場合、コントローラ 1 1 6 は、昇圧回路 1 1 3 のスイッチング素子 M 1 のスイッチング動作を停止させる。

【 0 0 5 0 】

なお、コントローラ 1 1 6 は、例えば、プロセッサとメモリを備え、メモリに記憶され

50

たファームウェアプログラムをプロセッサが実行することで種々の処理を実行するマイクロコンピュータとして実現される。

【 0 0 5 1 】

次に、コントローラ 1 1 6 による昇圧回路 1 1 3 のオン、オフ制御の詳細について説明する。なお、「昇圧回路 1 1 3 をオンにする」とは、昇圧回路 1 1 3 の昇圧動作を開始させることを意味する。また、「昇圧回路 1 1 3 をオフにする」とは、昇圧回路 1 1 3 の昇圧動作を停止させることを意味し、これは前述のように、昇圧回路 1 1 3 のスイッチング素子 M 1 のスイッチング動作を停止させることで行われる。

【 0 0 5 2 】

コントローラ 1 1 6 は、昇圧回路 1 1 3 および昇降圧回路 1 1 4 の入力電圧の検出結果に基づいて、次の 4 つの状態に対応するように昇圧回路 1 1 3 のオン、オフを制御する。

(a) 入力電圧が 3 5 0 V ~ 3 8 0 V の範囲で一定である。

【 0 0 5 3 】

(b) 入力電圧が 2 4 0 V で一定である。

(c) 入力電圧が 3 5 0 V ~ 3 8 0 V の範囲から低下する。

(d) 入力電圧が低下した状態から 3 5 0 V ~ 3 8 0 V の範囲に回復する。

【 0 0 5 4 】

まず、図 7 を用いて、状態 (a) での制御について説明する。

図 7 は、入力電圧が 3 5 0 V ~ 3 8 0 V で一定である場合の制御について示す図である。なお、図 7 では、スイッチング制御回路 1 1 7 , 1 1 8 やダイオード D 1 などの記載を省略している。また、入力電圧 V_{in2} は、コントローラ 1 1 6 によって検出される、突入電流防止回路 1 1 2 の出力段における電圧であり、これは P S U 1 1 0 に対する入力電圧 V_{in1} とほぼ等しい。

【 0 0 5 5 】

コントローラ 1 1 6 は、P S U 1 1 0 が起動した直後において、入力電圧 V_{in2} が 3 5 0 V 以上である場合に、3 5 0 V ~ 3 8 0 V の安定的な電源電圧が供給されていると判定する。この場合、図 7 に示すように、コントローラ 1 1 6 は、昇圧回路 1 1 3 をオフにする。このとき、昇圧回路 1 1 3 は、入力される 3 5 0 V 以上の電圧をそのまま出力する。これにより、出力電圧 V_{out2} は 3 5 0 V 以上に維持される。このように、昇圧が不要な状態では昇圧回路 1 1 3 がオフにされることで、余計な電力が消費されなくなり、P S U 1 1 0 での電力損失を低減できる。

【 0 0 5 6 】

また、昇降圧回路 1 1 4 は、昇圧回路 1 1 3 のオン、オフに関係なく、常時オンのままにされる。図 7 に示す状態では、昇降圧回路 1 1 4 の入力電圧が昇降圧回路 1 1 4 の出力電圧より高くなるため、昇降圧回路 1 1 4 には電流が流れない。したがって、昇降圧回路 1 1 4 がオンの状態のままでありながらも、昇降圧回路 1 1 4 での電力損失が低く抑えられる。

【 0 0 5 7 】

次に、図 8 を用いて、状態 (b) での制御について説明する。

図 8 は、入力電圧が 2 4 0 V で一定である場合の制御について示す図である。なお、図 7 と同様に、図 8 では、スイッチング制御回路 1 1 7 , 1 1 8 やダイオード D 1 などの記載を省略している。

【 0 0 5 8 】

コントローラ 1 1 6 は、P S U 1 1 0 が起動した直後において、入力電圧 V_{in2} が 3 5 0 V より低い場合に、2 4 0 V の安定的な電源電圧が供給されていると判定する。この場合、図 8 に示すように、コントローラ 1 1 6 は、昇圧回路 1 1 3 をオンにする。昇圧回路 1 1 3 は、入力される 2 4 0 V の電圧を 3 5 0 V 以上 (本実施の形態では 4 1 0 V) に昇圧して出力する。これにより、昇圧回路 1 1 3 から出力される電流値が小さくなるので、昇圧回路 1 1 3 の出力側の部品 (例えば、コンデンサ C 2 や D C / D C コンバータ 1 1 5) が大型化することや、それらの部品での発熱などによる損失の発生が抑止される。

【 0 0 5 9 】

また、昇降圧回路 1 1 4 はオンのままになっているが、図 8 に示す状態では、昇降圧回路 1 1 4 の出力電圧が昇圧回路 1 1 3 の出力電圧より低くなるため、昇降圧回路 1 1 4 には電流が流れない。したがって、昇降圧回路 1 1 4 がオンの状態のままでありながらも、昇降圧回路 1 1 4 での電力損失が低く抑えられる。

【 0 0 6 0 】

次に、状態 (c) での制御について説明する。状態 (c) のように入力電圧が 3 5 0 V ~ 3 8 0 V の範囲から低下する事態は、例えば、次のような場合に発生し得る。例えば、整流装置 7 1 の出力電圧がバッテリー 7 2 の出力電圧に切り替えられた場合である。あるいは、整流装置 7 1 に外部から供給される電力が、通常の交流電源 2 0 ではなく、太陽光発電などの自然エネルギーに基づく電力である場合である。

10

【 0 0 6 1 】

図 7 に示したように、入力電圧 V_{in2} が 3 5 0 V 以上である場合には、昇圧回路 1 1 3 はオフにされている。この状態から入力電圧 V_{in2} が 3 5 0 V より低くなると、コントローラ 1 1 6 は昇圧回路 1 1 3 をオンにし、出力電圧 V_{out2} が低下しないように昇圧回路 1 1 3 に昇圧動作を実行させる。このように、本実施の形態では、2 4 0 V の入力電圧をサポートするために設けられた昇圧回路 1 1 3 が、3 5 0 V ~ 3 8 0 V の電圧入力時における電圧低下に対処する用途にも兼用される。これにより、昇圧回路 1 1 3 を有効に利用できる。

【 0 0 6 2 】

20

しかしながら、昇圧回路 1 1 3 は、オフからオンに切り替えられても、起動が完了するまで昇圧動作を開始できない。このため、昇圧回路 1 1 3 がオンに切り替えられた直後には、昇圧回路 1 1 3 の出力電圧は、入力電圧の低下に伴って一時的に低下する。

【 0 0 6 3 】

図 9 は、3 3 0 V 出力の昇降圧回路が接続されていない場合における電圧変化の例を示す図である。図 9 では、入力電圧 V_{in2} が 4 0 0 V から 1 9 2 V に低下する場合の例を示している。

【 0 0 6 4 】

図 9 に示すように、入力電圧 V_{in2} が 4 0 0 V から低下し、タイミング T 1 において 3 5 0 V より低くなったとする。コントローラ 1 1 6 は、この電圧低下を検出して、昇圧回路 1 1 3 をオフからオンに切り替える。しかし、昇圧回路 1 1 3 は、起動が完了するまで 4 1 0 V までの昇圧動作を開始できない。なお、図 9 の斜線部分は、昇圧回路 1 1 3 の起動が完了していない過渡状態を示す。

30

【 0 0 6 5 】

ここで、仮に、3 3 0 V 出力の昇降圧回路 1 1 4 が接続されていない場合を考える。この場合、昇圧回路 1 1 3 の昇圧動作が開始されるまで、出力電圧 V_{out2} は低下していく。そして、例えば、DC / DC コンバータ 1 1 5 が 1 2 V の電圧を出力できなくなる入力電圧を 3 1 0 V とすると、タイミング T 2 において、出力電圧 V_{out2} は 3 1 0 V 以下に低下し、これに伴って PSU 1 1 0 からの出力電圧 V_{out1} が低下し始める。このように、昇圧回路 1 1 3 をオンに切り替えても、PSU 1 1 0 の出力電圧 V_{out1} が一時的に定格の 1 2 V を維持できなくなる可能性がある。

40

【 0 0 6 6 】

これに対して、本実施の形態では、常時オンの昇降圧回路 1 1 4 が昇圧回路 1 1 3 に並列に接続されていることによって、上記のように出力電圧 V_{out1} が低下する事態の発生が防止される。

【 0 0 6 7 】

図 1 0 は、入力電圧が低下した場合の制御について示す図である。図 1 0 の上段は、入力電圧が 3 5 0 V ~ 3 8 0 V の範囲で判定している状態 (a) から、入力電圧が 3 5 0 V より低い電圧に低下した場合を示す。コントローラ 1 1 6 は、入力電圧 V_{in2} が 3 5 0 V より低くなったことを検出すると、昇圧回路 1 1 3 をオフからオンに切り替える。しか

50

し、昇圧回路 113 の昇圧動作が開始されるまでの過渡状態では、出力電圧 V_{out2} は低下する。

【0068】

一方、オンになったままの昇降圧回路 114 は、コントローラ 116 の制御の下で、入力電圧 V_{in2} が 330 V より低くなって昇降圧回路 114 の出力電圧も 330 V より低くなりそうになると、昇圧動作を開始する。このとき、昇降圧回路 114 に電流が流れるようになり、昇降圧回路 114 は入力電圧 V_{in2} を 330 V に昇圧する。これにより、出力電圧 V_{out2} は 330 V 以上に維持され、PSU 110 の出力電圧 V_{out1} が過度に低下することが防止される。

【0069】

その後、昇圧回路 113 の起動が完了して、昇圧回路 113 が入力電圧 V_{in2} を 330 V より高い電圧まで昇圧するようになると、図 10 の下段に示すように、昇圧回路 113 に電流が流れ、昇降圧回路 114 に電流が流れなくなる。出力電圧 V_{out2} は、昇圧回路 113 の昇圧動作によって 350 V 以上の電圧に維持される。

【0070】

図 11 は、第 2 の実施の形態において入力電圧が低下した場合の電圧変化の例を示す図である。図 11 では、図 9 と同様に、入力電圧 V_{in2} が 400 V から 192 V に低下する場合の例を示している。

【0071】

図 11 に示すように、入力電圧 V_{in2} が 400 V から低下し、タイミング T11 において 350 V より低くなったとする。コントローラ 116 は、この電圧低下を検出して、昇圧回路 113 をオフからオンに切り替える。昇圧回路 113 は、起動が完了するまで 410 V までの昇圧動作を開始できない。しかし、昇圧回路 113 に並列に接続された昇降圧回路 114 はオンのままになっており、入力電圧 V_{in2} が 330 V より低くなると、昇降圧回路 114 によって入力電圧 V_{in2} は 330 V まで昇圧される。その結果、PSU 110 の出力電圧 V_{out1} は、12 V のまま維持される。

【0072】

以上の図 10、図 11 に示した制御によれば、入力電圧 V_{in2} が 350 V より低くなった場合でも、出力電圧 V_{out2} を 330 V 以上の電圧に維持できる。これにより、PSU 110 の出力電圧 V_{out1} の低下を防止でき、PSU 110 から電力の供給を受ける負荷回路における誤動作を防止できる。

【0073】

なお、図示しないが、状態 (b) から、バッテリー 72 への切り替えなどによって入力電圧がさらに低下した場合には、コントローラ 116 は昇圧回路 113 をオンのままにして、昇圧回路 113 に昇圧動作を実行させ続ける。これにより、出力電圧 V_{out1} の低下を防止できる。

【0074】

次に、PSU 110 の制御についてフローチャートを用いて説明する。

まず、図 12 は、PSU の起動時における制御手順の例を示すフローチャートである。

[ステップ S11] ストレージ装置 100 に対する入力ケーブルの接続、または、分電盤 80 や配電ユニット 90 のブレーカオンに応じて、PSU 110 が起動する。コントローラ 116 は、起動直後の動作モードである初期モードで動作する。

【0075】

[ステップ S12] コントローラ 116 は、昇圧回路 113、昇降圧回路 114 をともにオンにする。これにより、昇圧回路 113、昇降圧回路 114 の昇圧動作が開始される。

【0076】

[ステップ S13] コントローラ 116 は、昇圧回路 113、昇降圧回路 114 の入力電圧 V_{in2} を検出する。

[ステップ S14] コントローラ 116 は、検出された入力電圧 V_{in2} が 350 V 以

10

20

30

40

50

上であるかを判定する。入力電圧 V_{in2} が 350 V 以上である場合、ステップ S 15 の処理が実行される。一方、入力電圧 V_{in2} が 350 V より低い場合、昇圧回路 113 がオンにされたまま、ステップ S 17 の処理が実行される。

【0077】

〔ステップ S 15〕コントローラ 116 は、昇圧回路 113 をオフに切り替える。

〔ステップ S 16〕コントローラ 116 は、動作モードを通常モードに移行する。これにより、350 V ~ 380 V の入力電圧による運用が開始される。

【0078】

〔ステップ S 17〕コントローラ 116 は、動作モードを通常モードに移行する。これにより、240 V の入力電圧による運用が開始される。

10

なお、ステップ S 17 の実行後には、昇圧回路 113 はオンのままになる。これにより、入力電圧 V_{in2} が 240 V より低い電圧に変動した場合でも、昇圧回路 113 によって出力電圧 V_{out2} が 350 V 以上の電圧に維持され、PSU 110 の出力電圧 V_{out1} の低下が防止される。

【0079】

次に、図 13、図 14 は、350 V ~ 380 V の入力電圧による運用が開始された後の制御手順の例を示すフローチャートである。

〔ステップ S 21〕コントローラ 116 は、昇圧回路 113、昇降圧回路 114 の入力電圧 V_{in2} を検出する。

【0080】

20

〔ステップ S 22〕コントローラ 116 は、検出された入力電圧 V_{in2} が 350 V 以上であるかを判定する。入力電圧 V_{in2} が 350 V 以上である場合、一定時間後にステップ S 21 の処理が実行される。これにより、350 V ~ 380 V の入力電圧によって運用されている間、コントローラ 116 は、一定時間間隔で入力電圧 V_{in2} を監視する。一方、入力電圧 V_{in2} が 350 V より低い場合、ステップ S 23 の処理が実行される。

【0081】

〔ステップ S 23〕コントローラ 116 は、昇圧回路 113 をオンに切り替える。

これにより、昇圧回路 113 が起動するが、昇圧回路 113 による 350 V 以上への昇圧動作が開始されるまでの間、昇降圧回路 114 の昇圧動作によって出力電圧 V_{out2} は 330 V 以上に維持される。その結果、PSU 110 の出力電圧 V_{out1} は、定常の 12 V のまま維持される。そして、昇圧回路 113 の起動が完了すると、昇圧回路 113 の昇圧動作によって出力電圧 V_{out2} は 350 V 以上に維持される。

30

【0082】

〔ステップ S 31〕コントローラ 116 は、昇圧回路 113、昇降圧回路 114 の入力電圧 V_{in2} を検出する。

〔ステップ S 32〕コントローラ 116 は、検出された入力電圧 V_{in2} が 350 V 以上であるかを判定する。入力電圧 V_{in2} が 350 V より低い場合、一定時間後にステップ S 31 の処理が実行される。これにより、ステップ S 23 の実行後、コントローラ 116 は、一定時間間隔で入力電圧 V_{in2} を監視する。一方、入力電圧 V_{in2} が 350 V 以上に上昇した場合、すなわち、350 V ~ 380 V の電圧供給が復帰した場合には、ステップ S 33 の処理が実行される。

40

【0083】

〔ステップ S 33〕コントローラ 116 は、昇圧回路 113 をオフに切り替える。この後、図 13 のステップ S 21 に戻り、入力電圧 V_{in2} が監視される。

以上説明した PSU 110 によれば、240 V の電圧が供給された状態では、昇圧回路 113 によって入力電圧が一旦 350 V 以上に昇圧された後、DC / DC コンバータ 115 によって 12 V の電源電圧に変換される。これにより、PSU 110 内の回路部品の大規模化や発熱などによる損失の発生を回避できる。一方、350 V ~ 380 V の電圧が供給された状態では、昇圧回路 113 はオフにされる。これにより、昇圧回路 113 での電力損失を抑制できる。

50

【0084】

また、240Vの電圧が供給された状態と、350V～380Vの電圧が供給された状態のどちらでも、昇降圧回路114には電流が流れないので、常時オンになっている昇降圧回路114での電力損失を抑制できる。

【0085】

そして、350V～380Vの電圧が供給された状態から入力電圧が低下した場合には、350Vに昇圧するために昇圧回路113がオンに切り替えられる。このとき、昇圧回路113の起動が完了するまでの間、それ以前からオンになっている昇降圧回路114によって出力電圧 V_{out2} が330V以上に維持される。これにより、PSU110の出力電圧 V_{out1} が低下しない程度に、出力電圧 V_{out1} の電圧低下を抑制できる。


10

【符号の説明】


【0086】

- 10 電圧制御装置
- 11 昇圧回路
- 12 昇降圧回路
- 13 制御回路
- V_{in} 入力電圧
- V_{out} 出力電圧
- $V1, V2$ 電圧

【図1】




【図2】




【図 7】

入力電圧が350V~380Vで一定




【図 8】



入力電圧が240Vで一定




【図 9】




【図 10】

入力電圧低下
(過渡状態)昇圧回路113の
動作開始


【図 11】




【図 1 2】



【図 1 3】



【図 1 4】



フロントページの続き

(56)参考文献 特開 2015 - 53777 (JP, A)
特開 2006 - 254685 (JP, A)
特開 2004 - 208448 (JP, A)
特開 2002 - 101647 (JP, A)
米国特許出願公開第 2011 / 115777 (US, A1)

(58)調査した分野(Int.Cl., DB名)

H02M 3 / 00 - 3 / 44
G06F 1 / 26 - 1 / 3296