



(19)中華民國智慧財產局

(12)發明說明書公開本

(11)公開編號：TW 201519419 A

(43)公開日：中華民國 104 (2015) 年 05 月 16 日

(21)申請案號：103136304

(22)申請日：中華民國 103 (2014) 年 10 月 21 日

(51)Int. Cl. : H01L27/12 (2006.01)

G02F1/1362 (2006.01)

G02F1/1333 (2006.01)

(30)優先權：2013/10/22 日本

2013-219516

2014/03/11 日本

2014-047260

(71)申請人：半導體能源研究所股份有限公司 (日本) SEMICONDUCTOR ENERGY

LABORATORY CO., LTD. (JP)

日本

(72)發明人：久保田大介 KUBOTA, DAISUKE (JP)

(74)代理人：林志剛

申請實體審查：無 申請專利範圍項數：20 項 圖式數：35 共 158 頁

(54)名稱

顯示裝置

DISPLAY DEVICE

(57)摘要

本發明的一個方式的目的是：提供一種顯示品質優良的顯示裝置。一種顯示裝置，包括：第一基板上的電晶體；與電晶體接觸的無機絕緣膜；以及與無機絕緣膜接觸的有機絕緣膜，其中電晶體具有第一基板上的閘極電極、與閘極電極重疊的氧化物半導體膜、與氧化物半導體膜的一個表面接觸的閘極絕緣膜以及與氧化物半導體膜接觸的一對電極，無機絕緣膜與氧化物半導體膜的另一個表面接觸，有機絕緣膜隔著無機絕緣膜與氧化物半導體膜重疊並被進行元件分離，並且有機絕緣膜的厚度較佳為 500nm 以上且 10 μ m 以下。

A display device with excellent display quality is provided. The display device includes a transistor over a first substrate, an inorganic insulating film in contact with the transistor, and an organic insulating film in contact with the inorganic insulating film. The transistor includes a gate electrode over the first substrate, an oxide semiconductor film overlapping with the gate electrode, a gate insulating film in contact with one surface of the oxide semiconductor film, and a pair of electrodes in contact with the oxide semiconductor film. The inorganic insulating film is in contact with the other surface of the oxide semiconductor film. The organic insulating film overlaps with the oxide semiconductor film with the inorganic insulating film provided therebetween and is separated. Note that the thickness of the organic insulating film is preferably greater than or equal to 500 nm and less than or equal to 10 μ m.

Figure 10 is a cross-sectional view of a semiconductor device 10. The device is built on a substrate 11. A base layer 13 is formed on the substrate. A patterned layer 14 is formed on the base layer 13. A layer 19a is formed on the patterned layer 14. A series of rectangular blocks 21a and 21b are formed on the layer 19a. A central dome-shaped structure 31 is formed on top of the blocks 21a and 21b. The entire structure is covered by a top layer 30. The device is shown in a cross-section from A to B.

- 10 . . . 電晶體
- 11 . . . 基板
- 13 . . . 導電膜
- 14 . . . 閘極絕緣膜
- 19a . . . 氧化物半導體
- 21a . . . 導電膜
- 21b . . . 導電膜
- 30 . . . 無機絕緣膜
- 31 . . . 有機絕緣膜

發明摘要

※申請案號：103136304

※申請日：103 年 10 月 21 日

※IPC 分類：H01L 27/12 (2006.01)
G02F 1/362 (2006.01)
G02F 1/333 (2006.01)

【發明名稱】(中文/英文)

顯示裝置

Display device

【中文】

本發明的一個方式的目的是：提供一種顯示品質優良的顯示裝置。一種顯示裝置，包括：第一基板上的電晶體；與電晶體接觸的無機絕緣膜；以及與無機絕緣膜接觸的有機絕緣膜，其中電晶體具有第一基板上的閘極電極、與閘極電極重疊的氧化物半導體膜、與氧化物半導體膜的一個表面接觸的閘極絕緣膜以及與氧化物半導體膜接觸的一對電極，無機絕緣膜與氧化物半導體膜的另一個表面接觸，有機絕緣膜隔著無機絕緣膜與氧化物半導體膜重疊並被進行元件分離，並且有機絕緣膜的厚度較佳為 500nm 以上且 10 μ m 以下。

【 英文 】

A display device with excellent display quality is provided. The display device includes a transistor over a first substrate, an inorganic insulating film in contact with the transistor, and an organic insulating film in contact with the inorganic insulating film. The transistor includes a gate electrode over the first substrate, an oxide semiconductor film overlapping with the gate electrode, a gate insulating film in contact with one surface of the oxide semiconductor film, and a pair of electrodes in contact with the oxide semiconductor film. The inorganic insulating film is in contact with the other surface of the oxide semiconductor film. The organic insulating film overlaps with the oxide semiconductor film with the inorganic insulating film provided therebetween and is separated. Note that the thickness of the organic insulating film is preferably greater than or equal to 500 nm and less than or equal to 10 μm .

【代表圖】

【本案指定代表圖】：第(1B)圖。

【本代表圖之符號簡單說明】：

10：電晶體

11：基板

13：導電膜

14：閘極絕緣膜

19a：氧化物半導體膜

21a：導電膜

21b：導電膜

30：無機絕緣膜

31：有機絕緣膜

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：無

發明專利說明書

(本說明書格式、順序，請勿任意更動)

【發明名稱】(中文/英文)

顯示裝置

Display device

【技術領域】

[0001] 本發明係關於：物體、方法、製造方法；製程（process）、機器（machine）、產品（manufacture）、組合物（composition of matter）。尤其是，本發明的一個方式係關於半導體裝置、顯示裝置、發光裝置、蓄電裝置、它們的驅動方法及製造方法，特別係關於顯示裝置及其製造方法。

【先前技術】

[0002] 藉由使用形成在基板上的半導體薄膜構成電晶體（也稱為薄膜電晶體（TFT））的技術受到關注。該電晶體被廣泛地應用於諸如積體電路（IC）及影像顯示裝置（顯示裝置）等電子裝置。作為可以應用於電晶體的二半導體薄膜，矽類半導體材料被周知。另外，作為其他材料，氧化物半導體受到關注。

[0003] 例如，已公開有一種使用包含銦（In）、鎵（Ga）及鋅（Zn）的氧化物半導體的電晶體（參照專利文獻1）。

[0004] 另外，還已公開有如下技術：藉由採用疊層結構的氧化物半導體膜，提高載子的移動率的技術，該氧化物半導體膜被用於電晶體的活性層。（參照專利文獻 2）。

[0005] 但是，關於氧化物半導體已知有如下問題：由於氫等雜質的侵入，在電方面上形成淺施體能階，產生成為載子的電子。其結果是，使用氧化物半導體的電晶體因臨界電壓向負漂移而成為常開啟（normally-on）型電晶體，這導致在對閘極沒有施加電壓的狀態（即，關閉狀態）下洩漏電流增大。於是，藉由將具有阻擋氫的特性的氧化鋁膜以覆蓋氧化物半導體膜的通道區域、源極電極以及汲極電極的方式設置在基板的整個表面上，抑制向氧化物半導體膜的氫的侵入，由此抑制洩漏電流的發生（參照專利文獻 3）。

[0006]

[專利文獻 1] 日本專利申請公開第 2006-165528 號公報

[專利文獻 2] 日本專利申請公開第 2011-138934 號公報

[專利文獻 3] 日本專利申請公開第 2010-016163 號公報

[0007] 另外，使用氧化物半導體膜的電晶體有如下問題：由於受到隨時劣化或應力測試的影響，電晶體的電特性，典型為臨界電壓的變動量增大。若電晶體具有常開

啟特性，則發生諸如非工作時的耗電量的增大、由於顯示裝置的對比度降低導致的顯示品質惡化等各種問題。

【發明內容】

[0008] 鑒於上述問題，本發明的一個方式的目的是：提供一種顯示品質優良的顯示裝置；提供一種具有能夠在提高開口率的同時增大電容的電容元件的顯示裝置；提供一種降低耗電量的顯示裝置；提供一種具有電特性優良的電晶體的顯示裝置；提供一種新穎的顯示裝置；提供一種能夠以少的製程數實現高開口率及廣視角的顯示裝置的製造方法；提供一種新穎的顯示裝置的製造方法。

[0009] 注意，這些目的的記載不妨礙其他目的的存在。本發明的一個方式不一定必須要達到上述所有目的。另外，上述以外的目的從說明書、圖式、申請專利範圍等的記載看來顯而易見，且可以從說明書、圖式、申請專利範圍等的記載中給出上述以外的目的。

[0010] 本發明的一個方式是一種顯示裝置，包括：第一基板上的電晶體；與電晶體接觸的無機絕緣膜；以及與無機絕緣膜接觸的有機絕緣膜，其中電晶體具有第一基板上的閘極電極、與閘極電極重疊的氧化物半導體膜、與氧化物半導體膜的一個表面接觸的閘極絕緣膜以及與氧化物半導體膜接觸的一對電極，無機絕緣膜與氧化物半導體膜的另一個表面接觸，氧化物半導體膜的另一個表面也可以為氧化物半導體膜的頂面，有機絕緣膜隔著無機絕緣膜

與氧化物半導體膜重疊並被進行元件分離，有機絕緣膜的厚度較佳為 500nm 以上且 10 μ m 以下，閘極電極的端部較佳為位於有機絕緣膜的端部的外側，閘極電極的端部較佳為不與有機絕緣膜重疊，並且在平面形狀上，有機絕緣膜完全與氧化物半導體膜重疊。

[0011] 另外，顯示裝置還可以具有與第一基板重疊的第二基板，其中在第一基板與第二基板之間有電晶體及有機絕緣膜，並且在有機絕緣膜與第二基板之間有液晶層。

[0012] 另外，顯示裝置還可以具有與第一基板重疊的第二基板，其中在第一基板與第二基板之間有電晶體及有機絕緣膜，並且在有機絕緣膜與第二基板之間沒有液晶層。在此情況下，有機絕緣膜被用作保持第一基板與第二基板之間的間隔的間隔物。

[0013] 另外，無機絕緣膜也可以具有與氧化物半導體膜的另一個表面接觸的氧化物絕緣膜及與氧化物絕緣膜接觸的氮化物絕緣膜。

[0014] 另外，顯示裝置還可以具有與一對電極中的一個連接的像素電極。在此情況下，像素電極由具有透光性的導電膜形成。再者，還可以具有與閘極絕緣膜及無機絕緣膜接觸並隔著無機絕緣膜與像素電極重疊的金屬氧化物膜。金屬氧化物膜的頂面可以與無機絕緣膜接觸。金屬氧化物膜包含與氧化物半導體膜相同的金屬元素。再者，像素電極、無機絕緣膜以及金屬氧化物膜被用作電容元

件。

[0015] 另外，像素電極也可以為形成在閘極絕緣膜上並包含與氧化物半導體膜相同的金屬元素的金屬氧化物膜。在此情況下，顯示裝置還具有隔著無機絕緣膜與像素電極重疊的具有透光性的導電膜，該具有透光性的導電膜被用作共用電極。再者，像素電極、無機絕緣膜以及具有透光性的導電膜被用作電容元件。

[0016] 氧化物半導體膜可以包含 In-Ga 氧化物、In-Zn 氧化物或 In-M-Zn 氧化物（M 為 Al、Ga、Y、Zr、Sn、La、Ce 或 Nd）。另外，氧化物半導體膜也可以採用包括第一膜及第二膜的多層結構，其中第一膜中的金屬元素的原子數比與第二膜不同。

[0017] 根據本發明的一個方式，可以提供：一種顯示品質優良的顯示裝置；一種具有能夠在提高開口率的同時增大電容的電容元件的顯示裝置；一種降低耗電量的顯示裝置；一種具有電特性優良的電晶體的顯示裝置；一種能夠以少的製程數實現高開口率及廣視角的顯示裝置的製造方法；一種新穎的顯示裝置。注意，這些效果的記載不妨礙其他效果的存在。本發明的一個方式不一定必須要發揮上述所有效果。另外，上述以外的效果從說明書、圖式、申請專利範圍等的記載看來顯而易見，且可以從說明書、圖式、申請專利範圍等的記載中給出上述以外的效果。

【圖式簡單說明】

[0018] 在圖式中：

圖 1A 至 1E 是說明半導體裝置的一個方式的俯視圖及剖面圖；

圖 2A 和 2B 是說明半導體裝置的一個方式的剖面圖；

圖 3A 至 3C 是說明顯示裝置的一個方式的方塊圖及電路圖；

圖 4 是說明顯示裝置的一個方式的俯視圖；

圖 5 是說明顯示裝置的一個方式的剖面圖；

圖 6 是說明顯示裝置的一個方式的剖面圖；

圖 7 是說明顯示裝置的一個方式的剖面圖；

圖 8 是說明顯示裝置的一個方式的剖面圖；

圖 9 是說明顯示裝置的一個方式的剖面圖；

圖 10A 至 10D 是說明顯示裝置的製造方法的一個方式的剖面圖；

圖 11A 至 11D 是說明顯示裝置的製造方法的一個方式的剖面圖；

圖 12A 至 12C 是說明顯示裝置的製造方法的一個方式的剖面圖；

圖 13 是說明顯示裝置的製造方法的一個方式的剖面圖；

圖 14A 和 14B 是說明顯示裝置的一個方式的俯視圖及剖面圖；

圖 15 是說明顯示裝置的一個方式的俯視圖；

圖 16 是說明顯示裝置的一個方式的俯視圖；

圖 17 是說明顯示裝置的一個方式的俯視圖；

圖 18 是說明顯示裝置的一個方式的俯視圖；

圖 19 是說明顯示裝置的一個方式的俯視圖；

圖 20 是說明顯示裝置的一個方式的剖面圖；

圖 21A 至 21C 是說明顯示裝置的製造方法的一個方式的剖面圖；

圖 22A 至 22C 是說明顯示裝置的製造方法的一個方式的剖面圖；

圖 23 是說明顯示裝置的一個方式的剖面圖；

圖 24 是說明顯示裝置的一個方式的剖面圖；

圖 25A 至 25C 是說明顯示裝置的製造方法的一個方式的剖面圖；

圖 26A 和 26B 是說明顯示裝置的一個方式的剖面圖；

圖 27A 至 27C 是氧化物半導體的剖面 TEM 影像及局部性的傅立葉變換影像；

圖 28A 至 28D 是示出氧化物半導體膜的奈米束電子繞射圖案的圖以及穿透式電子繞射測量裝置的一個例子的圖；

圖 29A 至 29C 是示出利用穿透式電子繞射測量的結構分析的一個例子的圖及平面 TEM 影像；

圖 30A 和 30B 是示出顯示裝置的驅動方法的一個例

子的示意圖；

圖 31 是說明顯示模組的圖；

圖 32A 至 32D 是說明電子裝置的一個方式的外觀圖；

圖 33 是說明顯示裝置的一個方式的剖面圖；

圖 34 是說明導電率的溫度依賴性的圖；

圖 35 是示出因電子照射導致的結晶部的變化的圖。

【實施方式】

[0019] 以下，參照圖式對本發明的實施方式進行詳細說明。注意，本發明不侷限於以下說明，而所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。在以下說明的實施方式中，在不同的圖式之間使用同一符號或同一陰影線表示同一部分或具有同樣功能的部分，而省略重複說明。

[0020] 在本說明書所說明的每一個圖式中，為了容易理解，有時誇大表示各構成要素的大小、膜厚度、區域。因此，本發明並不侷限於圖式中的尺寸。

[0021] 在本說明書中使用的“第一”、“第二”、“第三”等序數詞是為了避免構成要素的混同的，而不是為了在數目方面上限定的。因此，例如可以將“第一”適當地置換為

“第二”或“第三”等而進行說明。

[0022] “源極”和“汲極”的功能在電路工作的電流方向變化等時有可能互換。由此，在本說明書中，“源極”和“汲極”可以互換使用。

[0023] 電壓是指兩個點之間的電位差，而電位是指某一點的靜電場中的單位電荷具有的靜電能（電位能量）。但是，通常，將某一點的電位與標準的電位（例如接地電位）之間的電位差簡單地稱為電位或電壓，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。

[0024] 在本說明書中，“平行”是指兩條直線配置為形成 -10° 以上且 10° 以下的角度的狀態，因此也包括 -5° 以上且 5° 以下的情況。“垂直”是指兩條直線配置為形成 80° 以上且 100° 以下的角度的狀態，因此也包括 85° 以上且 95° 以下的情況。

[0025] 在本說明書中，六方晶系包括三方晶系和菱方晶系。

[0026]

實施方式 1

在本實施方式中，參照圖式說明本發明的一個方式的半導體裝置。

[0027] 圖 1A 至 1C 示出半導體裝置所具有的電晶體 10 的俯視圖及剖面圖。圖 1A 是電晶體 10 的俯視圖，圖

1B 是沿圖 1A 的點劃線 A-B 的剖面圖，並且圖 1C 是沿圖 1A 的點劃線 C-D 的剖面圖。在圖 1A 中，為了容易理解，省略示出第一基板 11、閘極絕緣膜 14、無機絕緣膜 30 等。

[0028] 圖 1A 至 1C 所示的電晶體 10 是通道蝕刻型電晶體，該電晶體包括：設置在第一基板 11 上的用作閘極電極的導電膜 13；形成在第一基板 11 及用作閘極電極的導電膜 13 上的閘極絕緣膜 14；隔著閘極絕緣膜 14 與用作閘極電極的導電膜 13 重疊的氧化物半導體膜 19a；以及與氧化物半導體膜 19a 接觸的用作源極電極及汲極電極的導電膜 21a 及 21b。另外，還包括：形成在閘極絕緣膜 14、氧化物半導體膜 19a 以及導電膜 21a 及 21b 上的第一絕緣膜；以及形成在第一絕緣膜上的與氧化物半導體膜 19a 重疊的第二絕緣膜。

[0029] 第一絕緣膜及第二絕緣膜的總厚度較佳為在用作閘極電極的導電膜 13 被施加電壓時不使第二絕緣膜的表面帶電荷的厚度，典型為 600nm 以上。為了減少與氧化物半導體膜 19a 之間的界面的缺陷量，第一絕緣膜較佳為無機絕緣膜，其中之一典型為氧化物絕緣膜。另外，為了縮短製程時間，第二絕緣膜較佳為有機絕緣膜。以下，分別使用無機絕緣膜 30 和有機絕緣膜 31 作為第一絕緣膜和第二絕緣膜來進行說明。另外，閘極電極的端部較佳為位於有機絕緣膜的端部的外側，閘極電極的端部較佳為不與有機絕緣膜重疊。

[0030] 無機絕緣膜 30 至少具有氧化物絕緣膜，較佳為層疊有氧化物絕緣膜和氮化物絕緣膜。藉由使無機絕緣膜 30 的與氧化物半導體膜 19a 接觸的區域由氧化物絕緣膜構成，可以降低氧化物半導體膜 19a 與無機絕緣膜 30 之間的界面的缺陷量。

[0031] 另外，氮化物絕緣膜被用作對水、氫等的障壁膜。如果在氧化物半導體膜 19a 中含有水、氫等，則包含在氧化物半導體膜 19a 中的氧與水、氫等起反應，在氧化物半導體膜 19a 中形成氧缺損。由於氧缺損，在氧化物半導體膜 19a 中生成載子，臨界電壓向負漂移，使得電晶體成為常開啟型電晶體。因此，藉由設置用作無機絕緣膜 30 的一部分的氮化物絕緣膜，可以減少從外部向氧化物半導體膜 19a 的水、氫等的擴散，來可以減少氧化物半導體膜 19a 中的缺陷量。總之，因為在無機絕緣膜 30 中從氧化物半導體膜 19a 一側依次層疊有氧化物絕緣膜及氮化物絕緣膜，所以可以減少氧化物半導體膜 19a 與無機絕緣膜 30 之間的界面的缺陷量及氧化物半導體膜 19a 中的氧缺損量，來可以製造常關閉（normally-off）型電晶體。

[0032] 再者，在本實施方式所示的電晶體 10 中，在無機絕緣膜 30 上被進行元件分離的有機絕緣膜 31 與氧化物半導體膜 19a 重疊。

[0033] 有機絕緣膜 31 的厚度較佳為 500nm 以上且 10 μ m 以下。

[0034] 有機絕緣膜 31 由諸如丙烯酸樹脂、聚醯亞胺

樹脂、環氧樹脂等有機樹脂形成。

[0035] 這裡，參照圖 2B 說明在無機絕緣膜 30 上沒有形成有機絕緣膜 31 且用作閘極電極的導電膜 13 被施加負電壓的情況。

[0036] 在用作閘極電極的導電膜 13 被施加負電壓時，產生電場。該電場不被氧化物半導體膜 19a 遮蔽，而影響到無機絕緣膜 30，使得無機絕緣膜 30 的表面帶著弱的正電荷。另外，在用作閘極電極的導電膜 13 被施加負電壓時，包含在空氣中的帶正電荷的粒子被吸附到無機絕緣膜 30 的表面，使得無機絕緣膜 30 的表面帶著弱的正電荷。

[0037] 因為無機絕緣膜 30 的表面帶著正電荷，所以產生電場，該電場影響到氧化物半導體膜 19a 與無機絕緣膜 30 之間的界面。其結果是，氧化物半導體膜 19a 與無機絕緣膜 30 之間的界面成為實質上被施加正偏壓的狀態，這導致電晶體的臨界電壓的向負漂移。

[0038] 另一方面，圖 2A 所示的本實施方式所示的電晶體 10 具有無機絕緣膜 30 上的有機絕緣膜 31。因為有機絕緣膜 31 的厚度厚，即 500nm 以上，所以由於用作閘極電極的導電膜 13 被施加負電壓而產生的電場不影響到有機絕緣膜 31 的表面，從而有機絕緣膜 31 的表面不容易帶正電荷。另外，因為有機絕緣膜 31 的厚度厚，即 500nm 以上，所以即使包含在空氣中的帶正電荷的粒子被吸附到有機絕緣膜 31 的表面，也不容易使該帶正電荷的

粒子的電場影響到氧化物半導體膜 19a 與無機絕緣膜 30 之間的界面。其結果是，氧化物半導體膜 19a 與無機絕緣膜 30 之間的界面不成為實質上被施加正偏壓的狀態，從而電晶體的臨界電壓的變動量少。

[0039] 雖然在有機絕緣膜 31 中水等容易擴散，但是有機絕緣膜 31 按每個電晶體 10 被進行元件分離，從而來自外部的水不穿過有機絕緣膜 31 擴散到半導體裝置內。另外，無機絕緣膜 30 包括氮化物絕緣膜，由此可以防止從外部擴散到有機絕緣膜 31 中的水擴散到氧化物半導體膜 19a 中。

[0040] 總之，藉由在電晶體上設置被進行元件分離的有機絕緣膜 31，可以降低電晶體的電特性的不均勻性。還可以製造具有常關閉特性的高可靠性電晶體。另外，因為有機絕緣膜可以利用印刷法、塗佈法等而形成，所以可以縮短製造時間。

[0041]

〈變形例 1〉

參照圖 1D 說明本實施方式所示的電晶體的變形例。本變形例所示的電晶體 10a 的特徵在於：包括使用多灰階級光罩而形成的氧化物半導體膜 19g、一對導電膜 21f 及 21g。

[0042] 藉由使用多灰階級光罩，可以形成具有多個厚度的光阻遮罩，使用光阻遮罩形成氧化物半導體膜 19g，然後將光阻遮罩暴露於氧電漿等，以去除光阻遮罩

的一部分來得到用來形成一對導電膜的光阻遮罩。由此，可以減少氧化物半導體膜 19g、一對導電膜 21f 及 21g 的製程中的光微影製程數。

[0043] 使用多灰階級光罩而形成的氧化物半導體膜 19g 在平面上呈現其一部分露出於一對導電膜 21f 及 21g 的外側的形狀。

[0044]

〈變形例 2〉

以下參照圖 1E 說明本實施方式所示的電晶體的變形例。本變形例所示的電晶體 10b 的特徵在於：該電晶體 10b 為通道保護型電晶體。

[0045] 圖 1E 所示的電晶體 10b 包括：設置在第一基板 11 上的用作閘極電極的導電膜 13；形成在第一基板 11 及用作閘極電極的導電膜 13 上的閘極絕緣膜 14；隔著閘極絕緣膜 14 與用作閘極電極的導電膜 13 重疊的氧化物半導體膜 19a；覆蓋氧化物半導體膜 19a 的通道區域及側面的無機絕緣膜 30a；以及在無機絕緣膜 30a 的開口部中與氧化物半導體膜 19a 接觸的用作源極電極及汲極電極的導電膜 21h 及 21i。另外，還包括：隔著無機絕緣膜 30a 與氧化物半導體膜 19a 重疊的有機絕緣膜 31。有機絕緣膜 31 形成在導電膜 21h 及 21i 及無機絕緣膜 30a 上。

[0046] 在通道保護型電晶體中，因為氧化物半導體膜 19a 被無機絕緣膜 30a 覆蓋，所以在用來形成導電膜 21h 及 21i 的蝕刻中氧化物半導體膜 19a 不受到傷害。由

此，可以減少氧化物半導體膜 19a 的缺陷。

[0047] 本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。

[0048]

實施方式 2

在本實施方式中，參照圖式說明本發明的一個方式的顯示裝置。

[0049] 圖 3A 示出顯示裝置的一個例子。圖 3A 所示的顯示裝置包括：像素部 101；掃描線驅動電路 104；信號線驅動電路 106；互相平行或大致平行地配置且其電位由掃描線驅動電路 104 控制的 m 個掃描線 107；以及互相平行或大致平行地配置且其電位由信號線驅動電路 106 控制的 n 個信號線 109。像素部 101 具有配置為矩陣狀的多個像素 103。另外，還有沿著信號線 109 互相平行或大致平行地配置的電容線 115。另外，電容線 115 也可以沿著掃描線 107 互相平行或大致平行地配置。另外，有時將掃描線驅動電路 104 及信號線驅動電路 106 總稱為驅動電路部。

[0050] 顯示裝置包括驅動多個像素的驅動電路等。另外，顯示裝置有時包括配置在另一基板上的控制電路、電源電路、信號產生電路及背光模組等，而被稱為液晶模組。

[0051] 各掃描線 107 與在像素部 101 中配置為 m 行 n 列的像素 103 中的配置在任一行的 n 個像素 103 電連

接，而各信號線 109 與配置為 m 行 n 列的像素 103 中的配置在任一系列的 m 個像素 103 電連接。 m 和 n 都是 1 以上的整數。各電容線 115 與配置為 m 行 n 列的像素 103 中的配置在任一系列的 m 個像素 103 電連接。另外，在電容線 115 沿著掃描線 107 互相平行或大致平行地配置的情況下，各電容線 115 與配置為 m 行 n 列的像素 103 中的配置在任一行的 n 個像素 103 電連接。

[0052] 這裡，一個像素是指被掃描線及信號線圍繞且顯示一個顏色的區域。由此，在具有 R（紅）、G（綠）和 B（藍）顏色因素的彩色顯示裝中，影像的最小單元由 R 像素、G 像素和 B 像素三個像素形成。藉由對 R（紅）、G（綠）和 B（藍）追加 Y（黃）、C（青）、M（品紅）等像素，可以提高顏色再現性。藉由對 R（紅）、G（綠）和 B（藍）追加 W（白）像素，可以降低顯示裝置的耗電量。另外，在採用液晶顯示裝置的情況下，藉由對各 R（紅）、G（綠）和 B（藍）追加 W（白）像素，可以提高液晶顯示裝置的亮度，由此可以抑制背光的亮度。其結果是，可以降低液晶顯示裝置的耗電量。

[0053] 圖 3B 和 3C 示出可以應用於圖 3A 所示的顯示裝置的像素 103 的電路結構的一個例子。

[0054] 圖 3B 所示的像素 103 具有液晶元件 121、電晶體 102 和電容元件 105。

[0055] 液晶元件 121 的一對電極中的一個的電位根

據像素 103 的規格適當地設定。液晶元件 121 的配向狀態取決於被寫入的資料。多個像素 103 的每一個所具有的液晶元件 121 的一對電極中的一個既可被施加同一電位（共用電位）又可被施加根據每一行的像素 103 而不同的電位。

[0056] 液晶元件 121 是利用液晶的光學調變作用來控制光的透過或非透過的元件。液晶的光學調變作用由施加到液晶的電場（包括橫向電場、縱向電場或傾斜方向電場）控制。作為液晶元件 121，可以舉出向列液晶、膽固醇液晶、層列液晶、熱致液晶、溶致液晶、鐵電液晶、反鐵電液晶等。

[0057] 例如，作為具有液晶元件 121 的顯示裝置的驅動方法也可以使用如下模式：TN 模式；VA 模式；ASM（Axially Symmetric Aligned Micro-cell：軸對稱排列微單元）模式；OCB（Optically Compensated Birefringence：光學補償彎曲）模式；MVA 模式；PVA（Patterned Vertical Alignment：垂直配向構型）模式；IPS 模式；FFS 模式；TBA（Transverse Bend Alignment：橫向彎曲配向）模式等。然而，不侷限於此，可以採用各種方式的液晶元件及其驅動方式。

[0058] 另外，也可以使用包含呈現藍相（Blue Phase）的液晶和手性試劑的液晶組成物構成液晶元件。呈現藍相的液晶的回應速度快，為 1msec 以下，由於其具有光學各向同性，所以不需要配向處理，視角依賴性小。

[0059] 在圖 3B 所示的像素 103 的結構中，電晶體 102 的源極電極和汲極電極中的一個與信號線 109 電連接，源極電極和汲極電極中的另一個與液晶元件 121 的一對電極中的另一個電連接。電晶體 102 的閘極電極與掃描線 107 電連接。電晶體 102 具有藉由成為開啟狀態或關閉狀態而對資料信號的寫入進行控制的功能。

[0060] 在圖 3B 所示的像素 103 的結構中，電容元件 105 的一對電極中的一個與被供應電位的電容線 115 電連接，而電容元件 105 的一對電極中的另一個與液晶元件 121 的一對電極中的另一個電連接。根據像素 103 的規格適當地設定電容線 115 的電位值。電容元件 105 被用作儲存被寫入的資料的儲存電容器。

[0061] 例如，在包括圖 3B 的像素 103 的顯示裝置中，藉由掃描線驅動電路 104 依次選擇各行的像素 103，來使電晶體 102 成為開啟狀態而寫入資料信號。

[0062] 當電晶體 102 成為關閉狀態時，被輸入資料的像素 103 成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。

[0063] 另外，圖 3C 所示的像素 103 包括：進行顯示元件的切換操作的電晶體 133；控制像素的驅動的電晶體 102；電晶體 135；電容元件 105；以及發光元件 131。

[0064] 電晶體 133 的源極電極和汲極電極中的一個與被供應資料信號的信號線 109 電連接。電晶體 133 的閘極電極與被供應閘極信號的掃描線 107 電連接。

[0065] 電晶體 133 具有藉由成為開啟狀態或關閉狀態而對資料信號的寫入進行控制的功能。

[0066] 電晶體 102 的源極電極和汲極電極中的一個與用作陽極線的佈線 137 電連接，電晶體 102 的源極電極和汲極電極中的另一個與發光元件 131 中的一個電極電連接。電晶體 102 的閘極電極與電晶體 133 的源極電極和汲極電極中的另一個以及電容元件 105 中的一個電極電連接。

[0067] 電晶體 102 具有藉由成為開啟狀態或關閉狀態而對流過發光元件 131 的電流進行控制的功能。

[0068] 電晶體 135 的源極電極和汲極電極中的一個與被施加資料的參考電位的佈線 139 連接，電晶體 135 的源極電極和汲極電極中的另一個與發光元件 131 中的一個電極以及電容元件 105 中的另一個電極電連接。電晶體 135 的閘極電極與被供應閘極信號的掃描線 107 電連接。

[0069] 電晶體 135 具有對流動發光元件 131 的電流進行調整的功能。例如，在因劣化等而增加發光元件 131 的內部電阻的情況下，藉由監視流過與電晶體 135 的源極電極和汲極電極中的一個連接的佈線 139 的電流，可以校正流過發光元件 131 的電流。施加到佈線 139 的電位例如可以為 0V。

[0070] 電容元件 105 的一對電極中的一個與電晶體 102 的閘極電極及電晶體 133 的源極電極和汲極電極中的另一個電連接，而電容元件 105 的一對電極中的另一個與

電晶體 135 的源極電極和汲極電極中的另一個及發光元件 131 中的一個電極電連接。

[0071] 在圖 3C 所示的像素 103 的結構中，電容元件 105 被用作儲存被寫入的資料的儲存電容器。

[0072] 發光元件 131 的一對電極中的一個與電晶體 135 的源極電極和汲極電極中的另一個、電容元件 105 的一對電極中的另一個以及電晶體 102 的源極電極和汲極電極中的另一個電連接。發光元件 131 的一對電極中的另一個與用作陰極線的佈線 141 電連接。

[0073] 作為發光元件 131，可以使用例如有機電致發光元件（也稱為有機 EL 元件）等。注意，發光元件 131 並不侷限於有機 EL 元件，也可以為由無機材料構成的無機 EL 元件。

[0074] 另外，對佈線 137 和佈線 141 中的一個施加高電源電位 VDD，而對佈線 137 和佈線 141 中的另一個施加低電源電位 VSS。在圖 3C 所示的結構中，對佈線 137 施加高電源電位 VDD，對佈線 141 施加低電源電位 VSS。

[0075] 在包括圖 3C 所示的像素 103 的顯示裝置中，藉由掃描線驅動電路 104 依次選擇各行的像素 103，來使電晶體 102 成為開啟狀態而寫入資料信號。

[0076] 當電晶體 133 成為關閉狀態時，被寫入資料的像素 103 成為保持狀態。再者，由於電晶體 133 與電容元件 105 連接，所以可以長時間保持被寫入的資料。由電

晶體 133 控制流過電晶體 102 的源極電極與汲極電極之間的電流量，發光元件 131 以對應於流過的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。

[0077] 雖然在圖 3B 和 3C 中示出將液晶元件 121 或發光元件 131 用作顯示元件的例子，但是本發明的實施方式的一個方式不侷限於此。還可以使用各種顯示元件。例如，可以使用對比度、亮度、反射率、穿透率等因電磁作用而發生變化的顯示媒體諸如 EL（電致發光）元件（包含有機物及無機物的 EL 元件、有機 EL 元件、無機 EL 元件）、LED（白色 LED、紅色 LED、綠色 LED、藍色 LED 等）、電晶體（根據電流發光的電晶體）、電子發射元件、電子墨水、電泳元件、柵光閥（GLV）、電漿顯示器（PDP）、MEMS（微機電系統）、數位微鏡裝置（DMD）、DMS（數碼微快門）、IMOD（干涉調變）元件、電濕潤（electrowetting）元件、壓電陶瓷顯示器、碳奈米管等。作為使用 EL 元件的顯示裝置的一個例子，有 EL 顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器（FED）或 SED 方式平面型顯示器（SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器）等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器（透過型液晶顯示器、半透過型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器）等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。

[0078] 接著，說明顯示裝置所包括的元件基板的具體結構。在此，對將液晶元件用於像素 103 的液晶顯示裝置的具體例子進行說明。這裡，圖 4 示出圖 3B 所示的像素 103 的俯視圖。

[0079] 這裡，使用 FFS 驅動的液晶顯示裝置作為顯示裝置，並將包含在該液晶顯示裝置中的多個像素 103a、103b 以及 103c 示出於圖 4。

[0080] 在圖 4 中，用作掃描線的導電膜 13 在與用作信號線的導電膜 21a 大致正交的方向（圖式中的左右方向）上延伸地設置。用作信號線的導電膜 21a 在與用作掃描線的導電膜 13 大致正交的方向（圖式中的上下方向）上延伸地設置。用作掃描線的導電膜 13 與掃描線驅動電路 104（參照圖 3A）電連接，而用作信號線的導電膜 21a 與信號線驅動電路 106（參照圖 3A）電連接。

[0081] 電晶體 102 設置在用作掃描線的導電膜 13 和用作信號線的導電膜 21a 的交叉區域。電晶體 102 由用作閘極電極的導電膜 13、閘極絕緣膜（在圖 4 中未圖示）、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜 19a 以及用作源極電極和汲極電極的導電膜 21a 及 21b 構成。導電膜 13 不僅是被用作掃描線，而且是其中與氧化物半導體膜 19a 重疊的區域被用作電晶體 102 的閘極電極。導電膜 21a 不僅是被用作信號線，而且是其中與氧化物半導體膜 19a 重疊的區域被用作電晶體 102 的源極電極或汲極電極。在圖 4 所示的俯視圖中，用作掃描線的

導電膜 13 的端部位於氧化物半導體膜 19a 的端部的外側。由此，用作掃描線的導電膜被用作阻擋來自背光等光源的光的遮光膜。其結果是，電晶體所包括的氧化物半導體膜 19a 不被照射光，從而電晶體的電特性的變動可以得到抑制。

[0082] 另外，電晶體 102 具有與氧化物半導體膜 19a 重疊的有機絕緣膜 31。有機絕緣膜 31 隔著無機絕緣膜（在圖 4 中未圖示）與氧化物半導體膜 19a，尤其是氧化物半導體膜 19a 中的導電膜 21a 與導電膜 21b 之間的區域重疊。

[0083] 因為有機絕緣膜 31 按每個電晶體 10 被進行元件分離，所以來自外部的水不穿過有機絕緣膜 31 擴散到液晶顯示裝置內，由此可以降低設置在液晶顯示裝置內的電晶體的電特性的不均勻性。

[0084] 導電膜 21b 與像素電極 19b 電連接。另外，在像素電極 19b 上隔著絕緣膜設置有共用電極 29。在像素電極 19b 上的絕緣膜中設置有以點劃線所示的開口部 40。像素電極 19b 在開口部 40 中與氮化物絕緣膜（在圖 4 中未圖示）接觸。

[0085] 共用電極 29 包括在與用作信號線的導電膜 21a 交叉的方向上延伸的條紋形狀的區域。另外，該條紋形狀的區域連接於在與用作信號線的導電膜 21a 平行或大致平行的方向上延伸的區域。因此，在像素中，在包括條紋形狀的區域的共用電極 29 中，各條紋形狀的區域的電

位相等。

[0086] 電容元件 105 形成在像素電極 19b 與共用電極 29 重疊的區域中。像素電極 19b 及共用電極 29 具有透光性。也就是說，電容元件 105 具有透光性。

[0087] 如圖 4 所示，在 FFS 模式的液晶顯示裝置中，包括具有在與用作信號線的導電膜 21a 交叉的方向上延伸的條紋形狀的區域的共用電極，因此可以製造對比度高的顯示裝置。

[0088] 因為電容元件 105 具有透光性，所以可以在像素 103 中形成較大（大面積）的電容元件 105。由此，可以得到能夠在提高開口率（典型地提高到 50%以上，較佳為提高到 60%以上）的同時增大電荷容量的顯示裝置。例如，在解析度高的如液晶顯示裝置之類的顯示裝置中，像素的面積小，且電容元件的面積也小。因此，在解析度高的顯示裝置中，儲存在電容元件中的電荷容量變小。但是，由於本實施方式所示的電容元件 105 具有透光性，所以藉由將該電容元件設置在像素中，可以在各像素中得到充分的電荷容量的同時提高開口率。典型的是，電容元件 105 可以適當地應用於像素密度為 200ppi 以上，300ppi 以上或 500ppi 以上的高解析度顯示裝置。

[0089] 另外，在液晶顯示裝置中，電容元件的電荷容量越大，越能夠延長在施加電場的情況下液晶元件的液晶分子的配向被保持為固定的期間。在顯示靜態影像的情況下，由於可以延長該期間，所以能夠減少重寫影像資料

的次數，從而可以降低耗電量。另外，藉由採用本實施方式所示的結構，在高解析度的顯示裝置中也可以提高開口率，因此可以高效地利用背光等光源的光，從而可以降低顯示裝置的耗電量。

[0090] 接著，圖 5 示出沿著圖 4 的點劃線 A-B、點劃線 C-D 的剖面圖。圖 5 所示的電晶體 102 是通道蝕刻型電晶體。注意，沿著點劃線 A-B 的截圖是通道長度方向上的電晶體 102 以及電容元件 105 的剖面圖，沿著點劃線 C-D 的剖面圖是通道寬度方向上的電晶體 102 的剖面圖。

[0091] 本實施方式所示的液晶顯示裝置包括一對基板（第一基板 11 與第二基板 342）、與第一基板 11 接觸的元件層、與第二基板 342 接觸的元件層以及各元件層之間的液晶層 320。元件層是指形成在基板與液晶層之間的層的總稱。另外，在一對基板（第一基板 11 與第二基板 342）之間夾有液晶元件 322。

[0092] 液晶元件 322 包括第一基板 11 的上方的像素電極 19b、共用電極 29、氮化物絕緣膜 27、控制配向性的膜（下面稱為配向膜 33）以及液晶層 320。像素電極 19b 被用作液晶元件 322 中的一個電極，而共用電極 29 被用作液晶元件 322 中的另一個電極。

[0093] 首先，說明形成在第一基板 11 上的元件層。圖 5 所示的電晶體 102 是具有單閘極結構的電晶體，其包括：設置在第一基板 11 上的用作閘極電極的導電膜 13；形成在第一基板 11 及用作閘極電極的導電膜 13 上的氮化

物絕緣膜 15；形成在氮化物絕緣膜 15 上的氧化物絕緣膜 17；隔著氮化物絕緣膜 15 及氧化物絕緣膜 17 與用作閘極電極的導電膜 13 重疊的氧化物半導體膜 19a；以及與氧化物半導體膜 19a 接觸的用作源極電極和汲極電極的導電膜 21a 及 21b。氮化物絕緣膜 15 及氧化物絕緣膜 17 被用作閘極絕緣膜 14。在氧化物絕緣膜 17、氧化物半導體膜 19a、用作源極電極和汲極電極的導電膜 21a 及 21b 上形成有氧化物絕緣膜 23，在氧化物絕緣膜 23 上形成有氧化物絕緣膜 25。在氧化物絕緣膜 23、氧化物絕緣膜 25 及導電膜 21b 上形成有氮化物絕緣膜 27。氧化物絕緣膜 23、氧化物絕緣膜 25 以及氮化物絕緣膜 27 被用作無機絕緣膜 30。像素電極 19b 形成在氧化物絕緣膜 17 上。像素電極 19b 連接於用作源極電極和汲極電極的導電膜 21a、21b 中的一個，在此連接於導電膜 21b。共用電極 29 形成在氮化物絕緣膜 27 上。另外，還包括隔著無機絕緣膜 30 與電晶體 102 的氧化物半導體膜 19a 重疊的有機絕緣膜 31。

[0094] 將像素電極 19b、氮化物絕緣膜 27 及共用電極 29 重疊的區域用作電容元件 105。

[0095] 有機絕緣膜 31 的厚度較佳為 500nm 以上且 10 μ m 以下。圖 5 所示的有機絕緣膜 31 的厚度小於形成在第一基板 11 上的無機絕緣膜 30 與形成在第二基板 342 上的元件層之間的間隔。由此，在有機絕緣膜 31 與形成在第二基板 342 上的元件層之間形成有液晶層 320。就是

說，在有機絕緣膜 31 上的配向膜 33 與包含在第二基板 342 的元件層中的配向膜 352 之間形成有液晶層 320。

[0096] 另外，如圖 6 所示，也可以採用有機絕緣膜 31a 上的配向膜 33 與包含在第二基板 342 上的元件層中的配向膜 352 接觸的結構。在此情況下，有機絕緣膜 31a 被用作間隔物，從而由有機絕緣膜 31a 保持液晶顯示裝置的單元間隔。

[0097] 在圖 5 及圖 6 中，配向膜 33 設置在有機絕緣膜 31 及 31a 等上，但是本發明的實施方式的一個方式不侷限於此。根據情況或狀況，也可以如圖 33 所示那樣在配向膜 33 上設置有有機絕緣膜 31b。在此情況下，作為一個例子，摩擦製程也可以在將有機絕緣膜 31b 等形成在配向膜 33 上之後進行，而不在剛形成配向膜 33 之後進行。

[0098] 藉由在電晶體 102 上設置與氧化物半導體膜 19a 重疊的有機絕緣膜 31、31a 以及 31b，可以使氧化物半導體膜 19a 的表面與有機絕緣膜 31、31a 以及 31b 的表面相隔。其結果是，氧化物半導體膜 19a 的表面不受到由被吸附到有機絕緣膜 31、31a 以及 31b 的表面的帶正電荷的粒子導致的電場的影響，從而可以提高電晶體 102 的可靠性。

[0099] 另外，本發明的實施方式的一個方式的剖面圖不侷限於此，而可以採用各種各樣的結構。例如，像素電極 19b 可以具有狹縫。或者，像素電極 19b 可以是梳齒

狀。圖 7 示出該情況的剖面圖的例子。或者，如圖 8 所示，也可以在氮化物絕緣膜 27 上設置有連續而不被分離的有機絕緣膜 31c。例如，藉由設置連續而不被分離的有機絕緣膜 31c，可以使有機絕緣膜 31c 的表面變得平坦。也就是說，作為一個例子，有機絕緣膜 31c 可以具有平坦化膜的功能。或者，如圖 9 所示，也可以以共用電極 29 與導電膜 21b 重疊的方式形成電容元件 105b。藉由採用這樣的結構，可以將電容元件 105b 用作保持像素電極的電位的電容元件。因此，藉由採用這樣的結構，可以增大電容元件的電荷容量。

[0100] 下面說明顯示裝置的詳細結構。

[0101] 雖然對第一基板 11 的材料等沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，作為第一基板 11，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，還可以使用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI（Silicon On Insulator：絕緣層上覆矽）基板等，並且也可以將在這些基板上設置有半導體元件的基板用作第一基板 11。當作為第一基板 11 使用玻璃基板時，藉由使用第 6 代（1500mm×1850mm）、第 7 代（1870mm×2200mm）、第 8 代（2200mm×2400mm）、第 9 代（2400mm×2800mm）、第 10 代（2950mm×3400mm）等的大面積基板，可以製造大型顯示裝置。

[0102] 作為第一基板 11，也可以使用撓性基板，並且在撓性基板上直接形成電晶體 102。或者，也可以在第一基板 11 與電晶體 102 之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上製造顯示裝置的一部分或全部，然後將其從第一基板 11 分離並轉置到其他基板上的情況。此時，也可以將電晶體 102 轉置到耐熱性低的基板或撓性基板上。

[0103] 用作閘極電極的導電膜 13 可以使用選自鋁、鉻、銅、鈹、鈦、鉬、鎢中的金屬元素或者以上述金屬元素為成分的合金或組合上述金屬元素的合金等來形成。另外，還可以使用選自錳和鋅中的一種或多種的金屬元素。用作閘極電極的導電膜 13 可以具有單層結構或兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鈹膜或氮化鎢膜上層疊鎢膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鉬膜上層疊銅膜的兩層結構以及依次層疊鈦膜、鋁膜及鈦膜的三層結構等。另外，還可以使用組合鋁與選自鈦、鈹、鎢、鉬、鉻、釹、釷中的一種或多種而形成的合金膜或氮化膜。

[0104] 用作閘極電極的導電膜 13 也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材

料。另外，還可以採用上述透光導電材料與上述金屬元素的疊層結構。

[0105] 氮化物絕緣膜 15 可以使用具有低透氧性的氮化物絕緣膜。另外，氮化物絕緣膜 15 還可以使用具有低透氧性、低透氫性以及低透水性的氮化物絕緣膜。作為具有低透氧性的氮化物絕緣膜、具有低透氧性、低透氫性以及低透水性的氮化物絕緣膜，有如氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。另外，還可以使用氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釷膜、氧氮化釷膜、氧化鉛膜、氧氮化鉛膜等氧化物絕緣膜來代替具有低透氧性的氮化物絕緣膜、具有低透氧性、低透氫性以及低透水性的氮化物絕緣膜。

[0106] 氮化物絕緣膜 15 的厚度較佳為 5nm 以上且 100nm 以下，更佳為 20nm 以上且 80nm 以下。

[0107] 氧化物絕緣膜 17 例如使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉛、氧化鎵或者 Ga-Zn 類金屬氧化物以及氮化矽等即可，並且以疊層結構或單層結構設置。

[0108] 另外，藉由使用矽酸鉛 (HfSiO_x)、添加有氮的矽酸鉛 ($\text{HfSi}_x\text{O}_y\text{N}_z$)、添加有氮的鋁酸鉛 ($\text{HfAl}_x\text{O}_y\text{N}_z$)、氧化鉛、氧化釷等相對介電常數高的材料形成氧化物絕緣膜 17，可減少電晶體的閘極洩漏電流。

[0109] 氧化物絕緣膜 17 的厚度較佳為 5nm 以上且 400nm 以下，更佳為 10nm 以上且 300nm 以下，進一步佳

為 50nm 以上且 250nm 以下。

[0110] 作為氧化物半導體膜 19a 典型地有 In-Ga 氧化物膜、In-Zn 氧化物膜、In-M-Zn 氧化物膜（M 為 Al、Ga、Y、Zr、Sn、La、Ce 或 Nd）。

[0111] 在氧化物半導體膜 19a 為 In-M-Zn 氧化物膜的情況下，當假設 In 與 M 之和為 100atomic%時，In 與 M 的原子數百分比則優選為 In 的原子數百分比高於 25atomic%且 M 的原子數百分比低於 75atomic%，更優選為 In 的原子數百分比高於 34atomic%且 M 的原子數百分比低於 66atomic%。

[0112] 氧化物半導體膜 19a 的能隙為 2eV 以上，較佳為 2.5eV 以上，更佳為 3eV 以上。如此，藉由使用能隙較寬的氧化物半導體，可以降低電晶體 102 的關態電流（off-state current）。

[0113] 氧化物半導體膜 19a 的厚度為 3nm 以上且 200nm 以下，較佳為 3nm 以上且 100nm 以下，更佳為 3nm 以上且 50nm 以下。

[0114] 當氧化物半導體膜 19a 為 In-M-Zn 氧化物膜（M 為 Al、Ga、Y、Zr、Sn、La、Ce 或 Nd）時，較佳為用來形成 In-M-Zn 氧化物膜的濺射靶材的金屬元素的原子個數比滿足 $\text{In} \geq \text{M}$ 及 $\text{Zn} \geq \text{M}$ 。這種濺射靶材的金屬元素的原子個數比較佳為 $\text{In}:\text{M}:\text{Zn}=1:1:1$ 、 $\text{In}:\text{M}:\text{Zn}=1:1:1.2$ 、 $\text{In}:\text{M}:\text{Zn}=3:1:2$ 。注意，所形成的氧化物半導體膜 19a 的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數

比的 $\pm 40\%$ 的範圍內的誤差。

[0115] 作為氧化物半導體膜 19a 使用載子密度較低的氧化物半導體膜。例如，氧化物半導體膜 19a 使用載子密度為 1×10^{17} 個/cm³ 以下，較佳為 1×10^{15} 個/cm³ 以下，更佳為 1×10^{13} 個/cm³ 以下，進一步佳為 1×10^{11} 個/cm³ 以下的氧化物半導體膜。

[0116] 本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性（場效移動率、臨界電壓等）來使用具有適當的組成的材料。另外，較佳為適當地設定氧化物半導體膜 19a 的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子個數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。

[0117] 藉由作為氧化物半導體膜 19a 使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷態密度低（氧缺損量少）的狀態稱為“高純度本質”或“實質上高純度本質”。因為高純度本質或實質上高純度本質的氧化物半導體的載子發生源較少，所以有可能降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性（也稱為常開啟特性）。因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著低，即便是通道寬度為

$1 \times 10^6 \mu\text{m}$ 、通道長度 L 為 $10 \mu\text{m}$ 的元件，當源極電極與汲極電極間的電壓（汲極電壓）在 1V 至 10V 的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，即 $1 \times 10^{-13}\text{A}$ 以下。因此，在該氧化物半導體膜中形成有通道區域的電晶體的電特性變動小，該電晶體成為可靠性高的電晶體。作為雜質有氫、氮、鹼金屬或鹼土金屬等。

[0118] 包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在發生氧脫離的晶格（或氧脫離的部分）中形成氧缺損。當氫進入該氧缺損時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體的電晶體容易具有常開啟特性。

[0119] 由此，較佳為盡可能減少氧化物半導體膜 19a 中的氧缺損及氫。明確而言，在氧化物半導體膜 19a 中，利用二次離子質譜分析法（SIMS：Secondary Ion Mass Spectrometry）測得的氫濃度為 $5 \times 10^{19}\text{atoms/cm}^3$ 以下，較佳為 $1 \times 10^{19}\text{atoms/cm}^3$ 以下，較佳為低於 $5 \times 10^{18}\text{atoms/cm}^3$ ，較佳為 $1 \times 10^{18}\text{atoms/cm}^3$ 以下，更佳為 $5 \times 10^{17}\text{atoms/cm}^3$ 以下，進一步佳為 $1 \times 10^{16}\text{atoms/cm}^3$ 以下。

[0120] 當氧化物半導體膜 19a 包含第 14 族元素之一的矽或碳時，氧化物半導體膜 19a 中氧缺損增加，使得氧化物半導體膜 19a 被 n 型化。因此，氧化物半導體膜 19a 中的矽或碳的濃度（利用二次離子質譜分析法測得的濃

度) 為 $2 \times 10^{18} \text{atoms/cm}^3$ 以下，較佳為 $2 \times 10^{17} \text{atoms/cm}^3$ 以下。

[0121] 另外，在氧化物半導體膜 19a 中，利用二次離子質譜分析法測得的鹼金屬或鹼土金屬的濃度為 $1 \times 10^{18} \text{atoms/cm}^3$ 以下，較佳為 $2 \times 10^{16} \text{atoms/cm}^3$ 以下。有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體的關態電流增大。由此，較佳為降低氧化物半導體膜 19a 的鹼金屬或鹼土金屬的濃度。

[0122] 當在氧化物半導體膜 19a 中含有氮時，生成作為載子的電子，載子密度增加，使得氧化物半導體膜 19a 容易被 n 型化。其結果是，使用含有氮的氧化物半導體的電晶體容易具有常開啟特性。因此，在該氧化物半導體膜中，較佳為盡可能地減少氮，例如，利用二次離子質譜分析法測得的氮濃度較佳為 $5 \times 10^{18} \text{atoms/cm}^3$ 以下。

[0123] 氧化物半導體膜 19a 例如可以具有非單晶結構。非單晶結構例如包括下述 CAAC-OS (C Axis Aligned Crystalline Oxide Semiconductor: c 軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而 CAAC-OS 的缺陷態密度最低。

[0124] 氧化物半導體膜 19a 例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。

[0125] 另外，氧化物半導體膜 19a 也可以為具有非

晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS 的區域和單晶結構的區域中的兩種以上的區域的混合膜。混合膜有時例如是具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS 的區域和單晶結構的區域中的兩種以上的區域的單層結構。另外，混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS 的區域和單晶結構的區域中的兩種以上的區域的疊層結構。

[0126] 像素電極 19b 是對與氧化物半導體膜 19a 同時形成的氧化物半導體膜進行加工而形成的。因此，像素電極 19b 是具有與氧化物半導體膜 19a 同樣的金屬元素的膜。並且，像素電極 19b 是具有與氧化物半導體膜 19a 相同或不同的結晶結構的膜。然而，藉由使與氧化物半導體膜 19a 同時形成的氧化物半導體膜包含雜質或氧缺損而形成具有導電性的膜，並將其用作像素電極 19b。作為包含在氧化物半導體膜中的雜質有氫。另外，作為雜質也可以包含硼、磷、錫、銻、稀有氣體元素、鹼金屬、鹼土金屬等代替氫。或者，像素電極 19b 是與氧化物半導體膜 19a 同時形成的膜，並且是因電漿損傷等而形成氧缺損來提高導電性的膜。或者，像素電極 19b 是與氧化物半導體膜 19a 同時形成的膜，並且是在包含雜質的同時因電漿損傷等而形成氧缺損來提高導電性的膜。

[0127] 總之，雖然氧化物半導體膜 19a 和像素電極 19b 都形成在氧化物絕緣膜 17 上，但是它們的雜質濃度

不同。明確而言，像素電極 19b 的雜質濃度高於氧化物半導體膜 19a 的雜質濃度。例如，氧化物半導體膜 19a 中的氫濃度為 $5 \times 10^{19} \text{atoms/cm}^3$ 以下，較佳為 $5 \times 10^{18} \text{atoms/cm}^3$ 以下，較佳為 $1 \times 10^{18} \text{atoms/cm}^3$ 以下，更佳為 $5 \times 10^{17} \text{atoms/cm}^3$ 以下，進一步佳為 $1 \times 10^{16} \text{atoms/cm}^3$ 以下，而像素電極 19b 中的氫濃度為 $8 \times 10^{19} \text{atoms/cm}^3$ 以上，較佳為 $1 \times 10^{20} \text{atoms/cm}^3$ 以上，更佳為 $5 \times 10^{20} \text{atoms/cm}^3$ 以上。像素電極 19b 中的氫濃度為氧化物半導體膜 19a 中的氫濃度的 2 倍以上，較佳為 10 倍以上。

[0128] 另外，藉由將與氧化物半導體膜 19a 同時形成的氧化物半導體膜暴露於電漿，可以使氧化物半導體膜受到損傷而形成氧缺損。例如，藉由在氧化物半導體膜上利用電漿 CVD 法或濺射法形成膜，將氧化物半導體膜暴露於電漿而形成氧缺損。或者，藉由進行用來形成氧化物絕緣膜 23 及氧化物絕緣膜 25 的蝕刻處理，將氧化物半導體膜暴露於電漿而形成氧缺損。或者，將氧化物半導體膜暴露於氧和氫的混合氣體、氫、稀有氣體、氮等的電漿形成氧缺損。其結果是，氧化物半導體膜的導電性得到提高，從而成為具有導電性的膜並用作像素電極 19b。

[0129] 也就是說，像素電極 19b 也可以說是由導電性高的氧化物半導體膜形成的。或者，像素電極 19b 也可以說是由導電性高的金屬氧化物膜形成的。

[0130] 另外，在使用氮化矽膜作為氮化物絕緣膜 27 時，氮化矽膜包含氫。由此，當氮化物絕緣膜 27 的氫擴

散到與氧化物半導體膜 19a 同時形成的氧化物半導體膜中時，在該氧化物半導體膜中氫和氧鍵合而生成作為載子的電子。當藉由利用電漿 CVD 法或濺射法形成氮化矽膜時，氧化物半導體膜被暴露於電漿，而形成氧缺損。氮化矽膜中的氫進入該氧缺損，由此生成作為載子的電子。其結果是，氧化物半導體膜的導電性增高，而成為像素電極 19b。

[0131] 當對形成有氧缺損的氧化物半導體添加氫時，氫進入氧缺損處而在導帶附近形成施體能階。其結果是，氧化物半導體的導電性增高，而成為導電體。可以將成為導電體的氧化物半導體稱為氧化物導電體。也就是說，像素電極 19b 可以說是由氧化物導電體膜形成的。一般而言，由於氧化物半導體的能隙大，因此對可見光具有透光性。另一方面，氧化物導電體是在導帶附近具有施體能階的氧化物半導體。因此，該施體能階所引起的吸收的影響小，而對可見光具有與氧化物半導體相同程度的透光性。

[0132] 像素電極 19b 的電阻率低於氧化物半導體膜 19a 的電阻率。像素電極 19b 的電阻率較佳為氧化物半導體膜 19a 的電阻率的 1×10^{-8} 倍以上且低於 1×10^{-1} 倍，典型地為 $1 \times 10^{-3} \Omega \text{cm}$ 以上且低於 $1 \times 10^4 \Omega \text{cm}$ ，較佳為 $1 \times 10^{-3} \Omega \text{cm}$ 以上且低於 $1 \times 10^{-1} \Omega \text{cm}$ 。

[0133] 用作源極電極和汲極電極的導電膜 21a、21b 使用選自鋁、鈦、鉻、鎳、銅、鈮、銦、鋅、銀、鉕和鎢

中的金屬或以這些元素為主要成分的合金的單層結構或疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構、以及依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。

[0134] 作為氧化物絕緣膜 23 或氧化物絕緣膜 25，較佳為使用其氧含量超過化學計量組成的氧化物絕緣膜。這裡，作為氧化物絕緣膜 23 形成具有透氧性的氧化物絕緣膜，作為氧化物絕緣膜 25 形成其氧含量超過化學計量組成的氧化物絕緣膜。

[0135] 氧化物絕緣膜 23 為具有透氧性的氧化物絕緣膜。由此，可以將從設置在氧化物絕緣膜 23 上的氧化物絕緣膜 25 脫離的氧經過氧化物絕緣膜 23 移動到氧化物半導體膜 19a。另外，當在後面形成氧化物絕緣膜 25 時，氧化物絕緣膜 23 被用作緩和對氧化物半導體膜 19a 造成的損傷的膜。

[0136] 作為氧化物絕緣膜 23，可以使用厚度為 5nm 以上且 150nm 以下，較佳為 5nm 以上且 50nm 以下的氧化矽膜、氧氮化矽膜等。在本說明書中，“氧氮化矽膜”是指在其組成中含氧量多於含氮量的膜，而“氮氧化矽膜”

是指在其組成中含氮量多於含氧量的膜。

[0137] 較佳的是，氧化物絕緣膜 23 是包含氮且缺陷量少的氧化物絕緣膜。

[0138] 作為包含氮且缺陷量少的氧化物絕緣膜的典型例，有氮氧化矽膜、氮氧化鋁膜等。

[0139] 關於缺陷少的氧化物絕緣膜，在以 100K 以下的 ESR 測得的 ESR 譜中觀察到：g 值為 2.037 以上且 2.039 以下的第一信號；g 值為 2.001 以上且 2.003 以下的第二信號；以及 g 值為 1.964 以上且 1.966 以下的第三信號。在 X 帶的 ESR 測定中，第一信號與第二信號之間的分割寬度（split width）及第二信號與第三信號之間的分割寬度大約為 5mT。另外，g 值為 2.037 以上且 2.039 以下的第一信號、g 值為 2.001 以上且 2.003 以下的第二信號以及 g 值為 1.964 以上且 1.966 以下的第三信號的旋轉密度的總和低於 $1 \times 10^{18} \text{spins/cm}^3$ ，典型為 $1 \times 10^{17} \text{spins/cm}^3$ 以上且低於 $1 \times 10^{18} \text{spins/cm}^3$ 。

[0140] 在 100K 以下的 ESR 譜中，g 值為 2.037 以上且 2.039 以下的第一信號、g 值為 2.001 以上且 2.003 以下的第二信號以及 g 值為 1.964 以上且 1.966 以下的第三信號相當於起因於氮氧化物（ NO_x ，x 為 0 以上且 2 以下，較佳為 1 以上且 2 以下）的信號。作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。就是說，g 值為 2.037 以上且 2.039 以下至 1.964 以上且 1.966 以下的信號的旋轉密度越少，氧化物絕緣膜中的氮氧化物含量越少。

[0141] 如上所述，氧化物絕緣膜 23 中的氮氧化物含量少，由此可以減少氧化物絕緣膜 23 與氧化物半導體膜 19a 之間的界面的載子俘獲。其結果是，可以減少包含在半導體裝置中的電晶體的臨界電壓的變動，而可以減少電晶體的電特性的變動。

[0142] 另外，氧化物絕緣膜 23 的藉由 SIMS (Secondary Ion Mass Spectrometry: 二次離子質譜分析) 測得的氮濃度較佳為 $6 \times 10^{20} \text{ atoms/cm}^3$ 以下。其結果是，在氧化物絕緣膜 23 中不容易生成氮氧化物，而可以減少氧化物絕緣膜 23 與氧化物半導體膜 19a 之間的界面的載子俘獲。還可以減少包含在半導體裝置中的電晶體的臨界電壓的變動，從而可以減少電晶體的電特性的變動。

[0143] 當在氧化物絕緣膜 23 中含有氮氧化物及氮時，在製程中的加熱處理中氮氧化物及氮起反應，使得氮氧化物成為氮氣並脫離。其結果是，可以降低氧化物絕緣膜 23 中的氮濃度及氮氧化物含量。另外，可以減少氧化物絕緣膜 23 與氧化物半導體膜 19a 之間的界面的載子俘獲。還可以減少包含在半導體裝置中的電晶體的臨界電壓的變動，從而可以減少電晶體的電特性的變動。

[0144] 在氧化物絕緣膜 23 中，有時從外部進入氧化物絕緣膜 23 的氧不是全部移動到氧化物絕緣膜 23 的外部，而是其一部分殘留在氧化物絕緣膜 23 的內部。另外，還有時在氧從外部進入氧化物絕緣膜 23 的同時，氧化物絕緣膜 23 中含有的氧移動到氧化物絕緣膜 23 的外

部，而在氧化物絕緣膜 23 中發生氧的移動。

[0145] 在形成使氧透過的氧化物絕緣膜作為氧化物絕緣膜 23 時，可以使從設置在氧化物絕緣膜 23 上的氧化物絕緣膜 25 脫離的氧經由氧化物絕緣膜 23 移動到氧化物半導體膜 19a 中。

[0146] 氧化物絕緣膜 25 以與氧化物絕緣膜 23 接觸的方式來形成。氧化物絕緣膜 25 使用其氧含量超過化學計量組成的氧化物絕緣膜形成。其氧含量超過化學計量組成的氧化物絕緣膜由於被加熱而其一部分的氧脫離。其氧含量超過化學計量組成的氧化物絕緣膜藉由 TDS 分析，換算為氧原子的氧的脫離量為 $1.0 \times 10^{18} \text{atoms/cm}^3$ 以上，較佳為 $3.0 \times 10^{20} \text{atoms/cm}^3$ 以上。注意，上述 TDS 分析時的膜的表面溫度較佳為 100°C 以上且 700°C 以下或 100°C 以上且 500°C 以下。

[0147] 作為氧化物絕緣膜 25 可以使用厚度為 30nm 以上且 500nm 以下，較佳為 50nm 以上且 400nm 以下的氧化矽膜、氮化矽膜等。

[0148] 較佳的是，氧化物絕緣膜 25 中的缺陷量較少，典型的是，利用 ESR 測得的在 $g=2.001$ 處出現的信號的自旋密度低於 $1.5 \times 10^{18} \text{spins/cm}^3$ ，更佳為 $1 \times 10^{18} \text{spins/cm}^3$ 以下。由於氧化物絕緣膜 25 與氧化物絕緣膜 23 相比離氧化物半導體膜 19a 更遠，所以氧化物絕緣膜 25 的缺陷密度也可以高於氧化物絕緣膜 23。

[0149] 與氮化物絕緣膜 15 同樣地，氮化物絕緣膜 27

可以使用具有低透氧性的氮化物絕緣膜。另外，氮化物絕緣膜 27 還可以使用具有低透氧性、低透氫性以及低透水性的氮化物絕緣膜。

[0150] 作為氮化物絕緣膜 27 有厚度為 50nm 以上且 300nm 以下，較佳為 100nm 以上且 200nm 以下的氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。

[0151] 藉由使氧化物絕緣膜 23 或氧化物絕緣膜 25 包括其氧含量超過化學計量組成的氧化物絕緣膜，可以將包含在氧化物絕緣膜 23 或氧化物絕緣膜 25 中的氧的一部分移動到氧化物半導體膜 19a，以降低包含在氧化物半導體膜 19a 中的氧缺損量。

[0152] 使用其中包含氧缺損的氧化物半導體膜的電晶體的臨界電壓容易向負方向變動，而容易具有常開啟特性。這是因為由於在氧化物半導體膜中含有氧缺損而產生電荷以導致低電阻化的緣故。當電晶體具有常開啟特性時，產生各種問題，諸如在工作時容易產生工作故障或者在非工作時耗電量增大等。另外，還有如下問題：由於受到隨時變化或應力測試的影響，電晶體的電特性，典型為臨界電壓的變動量增大。

[0153] 但是，在本實施方式所示的電晶體 102 中，設置在氧化物半導體膜 19a 上的氧化物絕緣膜 23 或氧化物絕緣膜 25 是其氧含量超過化學計量組成的氧化物絕緣膜。並且，由氮化物絕緣膜 15 及氧化物絕緣膜 17 包圍氧化物半導體膜 19a、氧化物絕緣膜 23 及氧化物絕緣膜

25。其結果是，包含在氧化物絕緣膜 23 或氧化物絕緣膜 25 中的氧高效地移動到氧化物半導體膜 19a，使得氧化物半導體膜 19a 的氧缺損量得到減少。由此，得到具有常關閉特性的電晶體。另外，還可以降低起因於隨時變化或應力測試的電晶體的電特性，典型為臨界電壓的變動量。

[0154] 共用電極 29 使用具有透光性的膜，較佳為具有透光性的導電膜。具有透光性的導電膜可以使用包含氧化鎢的銦氧化物膜、包含氧化鎢的銦鋅氧化物膜、包含氧化鈦的銦氧化物膜、包含氧化鈦的銦錫氧化物膜、銦錫氧化物（以下稱為 ITO）膜、銦鋅氧化物膜、添加有氧化矽的銦錫氧化物膜等。

[0155] 用作信號線的導電膜 21a 的延伸方向與共用電極 29 的延伸方向交叉。因此，在用作信號線的導電膜 21a 與共用電極 29 之間產生的電場與在像素電極 19b 與共用電極 29 之間產生的電場之間發生方位偏差，並且該偏差的角度很大。因此，在使用負型液晶分子的情況下，用作信號線的導電膜附近的液晶分子的配向狀態與在鄰接的像素中的像素電極與共用電極之間產生的電場所引起的像素電極附近的液晶分子的配向狀態不容易互相影響。由此，像素的穿透率的變化得到抑制。其結果是，可以減少影像的閃爍。

[0156] 另外，在更新頻率低的液晶顯示裝置中，即使在保持期間中也可以使用作信號線的導電膜 21a 附近的液晶分子的配向不容易影響到在鄰接的像素中的像素電極

與共用電極 29 之間產生的電場所引起的像素電極附近的液晶分子的配向狀態。其結果是，在保持期間中，可以保持像素的穿透率，從而可以減少閃爍。

[0157] 另外，共用電極 29 包括在與用作信號線的導電膜 21a 交叉的方向上延伸的條紋形狀的區域。由此，能夠防止像素電極 19b 及導電膜 21a 附近的非意圖性的液晶分子的配向，從而可以抑制漏光。其結果是，可以製造對比度高的顯示裝置。

[0158] 共用電極 29 的形狀不侷限於圖 4 所示的形狀，而也可以為直線狀的條紋形狀。在共用電極 29 的形狀為條紋形狀的情況下，其延伸方向也可以與用作信號線的導電膜平行。另外，共用電極 29 也可以為：其形狀為梳齒狀；其形成在第一基板 11 的整個表面上；其上隔著絕緣膜形成有與像素電極 19b 不同的具有透光性的導電膜。

[0159] 在共用電極 29、氮化物絕緣膜 27 以及有機絕緣膜 31 上形成有配向膜 33。

[0160] 接著，參照圖 10A 至圖 12C 對圖 5 所示的電晶體 102 及電容元件 105 的製造方法進行說明。

[0161] 如圖 10A 所示，在第一基板 11 上形成將成為導電膜 13 的導電膜 12。導電膜 12 藉由濺射法、化學氣相沉積（CVD）法（包括有機金屬化學氣相沉積（MOCVD）法、金屬化學氣相沉積法、原子層沉積（ALD）法或電漿化學氣相沉積（PECVD）法）、蒸鍍法、脈衝

雷射沉積（PLD）法等來形成。藉由採用有機金屬化學氣相沉積（MOCVD）法、金屬化學氣相沉積法或原子層沉積（ALD）法，可以形成電漿所導致的損傷少的導電膜。

[0162] 在此，作為第一基板 11 使用玻璃基板。作為導電膜 12，利用濺射法形成厚度為 100nm 的鎢膜。

[0163] 接著，在導電膜 12 上經使用第一光罩的光微影製程形成遮罩。接著，用該遮罩對導電膜 12 的一部分進行蝕刻來形成圖 10B 所示的用作閘極電極的導電膜 13。然後，去除遮罩。

[0164] 另外，對於用作閘極電極的導電膜 13，也可以利用電鍍法、印刷法、噴墨法等來代替上述形成方法。

[0165] 這裡，利用乾蝕刻法對鎢膜進行蝕刻來形成用作閘極電極的導電膜 13。

[0166] 接著，如圖 10C 所示，在用作閘極電極的導電膜 13 上形成氮化物絕緣膜 15 及將成為氧化物絕緣膜 17 的氧化物絕緣膜 16。接著，在氧化物絕緣膜 16 上形成將成為氧化物半導體膜 19a 及像素電極 19b 的氧化物半導體膜 18。

[0167] 氮化物絕緣膜 15 及氧化物絕緣膜 16 藉由濺射法、化學氣相沉積（CVD）法（包括有機金屬化學氣相沉積（MOCVD）法、金屬化學氣相沉積法、原子層沉積（ALD）法或電漿化學氣相沉積（PECVD）法）、蒸鍍法、脈衝雷射沉積（PLD）法、塗佈法、印刷法等來形成。藉由採用有機金屬化學氣相沉積（MOCVD）法、金

屬化學氣相沉積法或原子層沉積（ALD）法，可以形成電漿所導致的損傷少的氮化物絕緣膜 15 及氧化物絕緣膜 16。另外，藉由採用原子層沉積（ALD）法，可以提高氮化物絕緣膜 15 及氧化物絕緣膜 16 的覆蓋率。

[0168] 這裡，作為氮化物絕緣膜 15，藉由以矽烷、氮以及氮為源氣體的電漿 CVD 法形成厚度為 300nm 的氮化矽膜。

[0169] 當作為氧化物絕緣膜 16 形成氧化矽膜、氧氮化矽膜或氮氧化矽膜時，作為源氣體，較佳為使用包含矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。

[0170] 當作為氧化物絕緣膜 16 形成氧化鋁膜時，可以利用 MOCVD 法來形成。

[0171] 這裡，作為氧化物絕緣膜 16，藉由以矽烷及一氧化二氮為源氣體的電漿 CVD 法形成厚度為 50nm 的氧氮化矽膜。

[0172] 氧化物半導體膜 18 藉由濺射法、化學氣相沉積（CVD）法（包括有機金屬化學沉積（MOCVD）法、原子層沉積（ALD）法或電漿化學氣相沉積（PECVD）法）、脈衝雷射沉積法、雷射燒蝕法、塗佈法等來形成。藉由採用有機金屬化學沉積（MOCVD）法、金屬化學氣相沉積法或原子層沉積（ALD）法，可以在形成電漿所導致的損傷少的氧化物半導體膜 18 的同時，減少對氧化物

絕緣膜 16 的損傷。另外，藉由採用原子層沉積（ALD）法，可以提高氧化物半導體膜 18 的覆蓋率。

[0173] 在利用濺射法形成氧化物半導體膜的情況下，作為用來生成電漿的電源裝置，可以適當地使用 RF 電源裝置、AC 電源裝置、DC 電源裝置等。

[0174] 作為濺射氣體，適當地使用稀有氣體（典型的是氬）、氧氣體、稀有氣體和氧的混合氣體。當採用稀有氣體和氧的混合氣體時，較佳為提高相對於稀有氣體的氧的比例。

[0175] 根據所形成的氧化物半導體膜的組成而適當地選擇靶材即可。

[0176] 為了得到高純度本質或實質上高純度本質的氧化物半導體膜，不僅需要對處理室內進行高真空抽氣，而且還需要使濺射氣體被高度純化。作為濺射氣體的氧氣體或氬氣體，使用露點為 -40°C 以下，較佳為 -80°C 以下，更佳為 -100°C 以下，進一步佳為 -120°C 以下的高純度氣體，由此能夠盡可能地防止水分等混入氧化物半導體膜。

[0177] 在此，利用使用 In-Ga-Zn 氧化物靶材（In:Ga:Zn=1:1:1）的濺射法形成厚度為 35nm 的 In-Ga-Zn 氧化物膜以作為氧化物半導體膜。

[0178] 接著，在氧化物半導體膜 18 上經使用第二光罩的光微影製程形成遮罩，然後使用該遮罩對氧化物半導體膜的一部分進行蝕刻，如圖 10D 所示那樣，形成被進行了元件分離的氧化物半導體膜 19a 及 19c。此後去除遮

罩。

[0179] 在此，藉由在氧化物半導體膜 18 上形成遮罩，並利用濕蝕刻法對氧化物半導體膜 18 的一部分選擇性地進行蝕刻，從而形成氧化物半導體膜 19a、19c。

[0180] 接著，如圖 11A 所示，形成將成為導電膜 21a、21b 的導電膜 20。

[0181] 可以適當地使用與導電膜 12 同樣的方法來形成導電膜 20。

[0182] 這裡，利用濺射法依次層疊厚度為 50nm 的鎢膜和厚度為 300nm 的銅膜。

[0183] 接著，在導電膜 20 上經使用第三光罩的光微影製程形成遮罩，然後使用該遮罩對導電膜 20 進行蝕刻，如圖 11B 所示那樣，形成用作源極電極和汲極電極的導電膜 21a 及導電膜 21b。此後去除遮罩。

[0184] 這裡，採用如下方法：在銅膜上經光微影製程形成遮罩，然後使用該遮罩對鎢膜及銅膜進行蝕刻來形成導電膜 21a、21b。注意，首先使用濕蝕刻法對銅膜進行蝕刻，再使用利用 SF_6 的乾蝕刻法對鎢膜進行蝕刻，由此在銅膜的表面形成氟化物。借助於該氟化物，來自銅膜的銅元素的擴散被抑制，而可以降低氧化物半導體膜 19a 中的銅濃度。

[0185] 接著，如圖 11C 所示，在氧化物半導體膜 19a 及氧化物半導體膜 19c、導電膜 21a 及導電膜 21b 上形成將成為氧化物絕緣膜 23 的氧化物絕緣膜 22 及將成為氧化

物絕緣膜 25 的氧化物絕緣膜 24。可以適當地使用與氮化物絕緣膜 15 及氧化物絕緣膜 16 同樣的方法來形成氧化物絕緣膜 22 及氧化物絕緣膜 24。

[0186] 較佳的是，在形成氧化物絕緣膜 22 之後，在不暴露於大氣的狀態下連續地形成氧化物絕緣膜 24。在形成氧化物絕緣膜 22 之後，在不暴露於大氣的狀態下，調節源氣體的流量、壓力、高頻電力和基板溫度中的一個以上以連續地形成氧化物絕緣膜 24，由此可以在減少氧化物絕緣膜 22 與氧化物絕緣膜 24 之間的界面的來源於大氣成分的雜質濃度的同時使包含於氧化物絕緣膜 24 中的氧移動到氧化物半導體膜 19a 中，而可以減少氧化物半導體膜 19a 的氧缺損量。

[0187] 作為氧化物絕緣膜 22，可以使用藉由如下條件的 CVD 法而形成的包含氮且缺陷量少的氧化物絕緣膜：氧化性氣體與沉積氣體的比值較佳為大於 20 且小於 100，較佳為 40 以上且 80 以下，並且處理室內的壓力低於 100Pa，較佳為 50Pa 以下。

[0188] 作為氧化物絕緣膜 22 的源氣體，較佳為使用含有矽的沉積氣體及氧化性氣體。含有矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。

[0189] 藉由採用上述條件，可以形成具有透氧性的氧化物絕緣膜作為氧化物絕緣膜 22。另外，藉由設置氧化物絕緣膜 22，在形成氧化物絕緣膜 24 的製程中，可以

降低對氧化物半導體膜 19a 造成的損傷。

[0190] 在此，作為氧化物絕緣膜 22，利用電漿 CVD 法形成厚度為 50nm 的氧氮化矽膜的條件如下：將流量為 50sccm 的矽烷及流量為 2000sccm 的一氧化二氮用作源氣體；將處理室內的壓力設定為 20Pa；將基板溫度設定為 220℃；利用 27.12MHz 的高頻電源將 100W 的高頻電力供應到平行平板電極。藉由採用上述條件，可以形成包含氮且缺陷量少的氧氮化矽膜。

[0191] 作為氧化物絕緣膜 24，形成氧化矽膜或氧氮化矽膜的條件如下：在 180℃ 以上且 280℃ 以下，較佳為 200℃ 以上且 240℃ 以下的溫度下保持設置在電漿 CVD 設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為 100Pa 以上且 250Pa 以下，較佳為 100Pa 以上且 200Pa 以下，並對設置在處理室內的電極供應 $0.17\text{W}/\text{cm}^2$ 以上且 $0.5\text{W}/\text{cm}^2$ 以下，較佳為 $0.25\text{W}/\text{cm}^2$ 以上且 $0.35\text{W}/\text{cm}^2$ 以下的高頻電力。

[0192] 作為氧化物絕緣膜 24 的源氣體，較佳為使用包含矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。

[0193] 作為氧化物絕緣膜 24 的成膜條件，在上述壓力的處理室中供應具有上述功率密度的高頻電力，由此在電漿中源氣體的分解效率得到提高，氧自由基增加，且促進源氣體的氧化，使得氧化物絕緣膜 24 中的含氧量超過

化學計量組成。另一方面，在上述基板溫度下形成的膜中，由於矽與氧的鍵合力較低，因此，因後面製程的加熱處理而使膜中的氧的一部分脫離。其結果是，可以形成其氧含量超過化學計量組成且因加熱而釋放氧的一部分的氧化物絕緣膜。另外，因為在氧化物半導體膜 19a 上設置有氧化物絕緣膜 22，所以在氧化物絕緣膜 24 的形成製程中，氧化物絕緣膜 22 被用作氧化物半導體膜 19a 的保護膜。其結果是，可以在減少對氧化物半導體膜 19a 造成的損傷的同時使用功率密度高的高頻電力形成氧化物絕緣膜 24。

[0194] 在此，作為氧化物絕緣膜 24，利用電漿 CVD 法形成厚度為 400nm 的氧氮化矽膜的條件如下：將流量為 200sccm 的矽烷及流量為 4000sccm 的一氧化二氮用作源氣體，將處理室的壓力設定為 200Pa，將基板溫度設定為 220℃，使用 27.12MHz 的高頻電源將 1500W 的高頻電力供應到平行平板電極。電漿 CVD 設備是電極面積為 6000cm² 的平行平板型電漿 CVD 設備，將所供應的電功率的換算為每單位面積的電功率（電功率密度）為 0.25 W/cm²。

[0195] 另外，當形成用作源極電極和汲極電極的導電膜 21a 及導電膜 21b 時，由於導電膜的蝕刻，氧化物半導體膜 19a 會受到損傷而在氧化物半導體膜 19a 的背後通道（在氧化物半導體膜 19a 中與對置於用作閘極電極的導電膜 13 的表面相反一側的表面）一側產生氧缺損。但

是，藉由作為氧化物絕緣膜 24 使用其氧含量超過化學計量組成的氧化物絕緣膜，可以利用加熱處理修復產生在該背後通道一側的氧缺損。由此，可以減少氧化物半導體膜 19a 中的缺陷，因此，可以提高電晶體 102 的可靠性。

[0196] 接著，在氧化物絕緣膜 24 上經使用第四光罩的光微影製程形成遮罩。然後，使用該遮罩對氧化物絕緣膜 22 及氧化物絕緣膜 24 的一部分進行蝕刻，如圖 11D 所示，形成具有開口部 40 的氧化物絕緣膜 23 及氧化物絕緣膜 25。此後去除遮罩。

[0197] 在上述製程中，較佳為使用乾蝕刻法對氧化物絕緣膜 22 及氧化物絕緣膜 24 進行蝕刻。其結果是，在蝕刻處理中氧化物半導體膜 19c 被暴露於電漿，從而可以增加氧化物半導體膜 19c 的氧缺損量。

[0198] 接著，進行加熱處理。將該加熱處理的溫度典型地設定為 150℃ 以上且 400℃ 以下，較佳為 300℃ 以上且 400℃ 以下，更佳為 320℃ 以上且 370℃ 以下。

[0199] 該加熱處理可以使用電爐、RTA 裝置等來進行。藉由使用 RTA 裝置，可只在短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理時間。

[0200] 加熱處理可以在氮、氧、超乾燥空氣（含水量為 20ppm 以下，較佳為 1ppm 以下，更佳為 10ppb 以下的空氣）或稀有氣體（氬、氦等）的氛圍下進行。上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫、水等。

[0201] 藉由該加熱處理，可以將氧化物絕緣膜 25 中的氧的一部分移動到氧化物半導體膜 19a 中以進一步減少氧化物半導體膜 19a 中的氧缺損量。

[0202] 在氧化物絕緣膜 23 及氧化物絕緣膜 25 包含水、氫等且氮化物絕緣膜 26 還具有阻水性及阻氫性等的情況下，若後續形成氮化物絕緣膜 26 並進行加熱處理，氧化物絕緣膜 23 及氧化物絕緣膜 25 所包含的水、氫等則移動到氧化物半導體膜 19a 中，而在氧化物半導體膜 19a 中產生缺陷。然而，藉由進行上述加熱處理，可以使氧化物絕緣膜 23 及氧化物絕緣膜 25 所包含的水、氫等脫離，由此在可以減少電晶體 102 的電特性的不均勻的同時抑制臨界電壓的變動。

[0203] 注意，邊進行加熱邊在氧化物絕緣膜 22 上形成氧化物絕緣膜 24，從而可以將氧移動到氧化物半導體膜 19a 中來減少氧化物半導體膜 19a 中的氧缺損量，由此不必須一定要進行上述加熱處理。

[0204] 雖然也可以在形成氧化物絕緣膜 22 及氧化物絕緣膜 24 之後進行上述加熱處理，但是較佳為在形成氧化物絕緣膜 23 及氧化物絕緣膜 25 之後進行上述加熱處理。這是因為可以以如下方式形成具有更高導電性的膜的緣故：避免氧移動到氧化物半導體膜 19c；因為氧化物半導體膜 19c 被露出，氧從氧化物半導體膜 19c 脫離而形成氧缺損。

[0205] 在此，在氮及氧氛圍下，以 350℃ 進行 1 小時

的加熱處理。

[0206] 接著，如圖 12A 所示那樣形成氮化物絕緣膜 26。

[0207] 可以適當地使用與氮化物絕緣膜 15 及氧化物絕緣膜 16 同樣的方法來形成氮化物絕緣膜 26。藉由使用濺射法、CVD 法等形成氮化物絕緣膜 26，可以將氧化物半導體膜 19c 暴露於電漿，由此能夠增加氧化物半導體膜 19c 的氧缺損量。

[0208] 另外，氧化物半導體膜 19c 的導電性得到提高而成為像素電極 19b。在使用電漿 CVD 法形成氮化矽膜作為氮化物絕緣膜 26 的情況下，包含在氮化矽膜中的氮擴散到氧化物半導體膜 19c，由此可以提高像素電極 19b 的導電性。

[0209] 當作為氮化物絕緣膜 26 利用電漿 CVD 法來形成氮化矽膜時，藉由在 300℃ 以上且 400℃ 以下，較佳為 320℃ 以上且 370℃ 以下的溫度下保持設置在電漿 CVD 設備的抽成真空的處理室中的基板，可以形成緻密的氮化矽膜，所以是較佳的。

[0210] 當形成氮化矽膜時，較佳為使用包含矽的沉積氣體、氮及氬作為源氣體。藉由使用相對於氮量的氮量少的源氣體，在電漿中氮發生解離而產生活性種，該活性種切斷包含矽的沉積氣體中含有的矽與氮的鍵合及氮的三鍵。其結果是，可以促進矽與氮的鍵合，而形成矽與氮的鍵合較少、缺陷較少且緻密的氮化矽膜。另一方面，在使

用相對於氮量的氮量多的源氣體時，包含矽的沉積氣體及氮各自的分解不進展，矽與氮的鍵合殘留，導致形成缺陷較多且不緻密的氮化矽膜。由此，在源氣體中，較佳為將氮與氮的流量比設定為 1:5 以上且 1:50 以下，較佳為 1:10 以上且 1:50 以下。

[0211] 在此，作為氮化物絕緣膜 26，利用電漿 CVD 法形成厚度為 50nm 的氮化矽膜的條件如下：在電漿 CVD 設備的處理室中，將流量為 50sccm 的矽烷、流量為 5000sccm 的氮以及流量為 100sccm 的氮用作源氣體，將處理室的壓力設定為 100Pa，將基板溫度設定為 350℃，用 27.12MHz 的高頻電源對平行平板電極供應 1000W 的高頻電力。電漿 CVD 設備是電極面積為 6000cm² 的平行平板型電漿 CVD 設備，將所供應的電功率的換算為每單位面積的電功率（電功率密度）為 $1.7 \times 10^{-1} \text{W/cm}^2$ 。

[0212] 接著，也可以進行加熱處理。將該加熱處理的溫度典型地設定為 150℃ 以上且 400℃ 以下，較佳為 300℃ 以上且 400℃ 以下，更佳為 320℃ 以上且 370℃ 以下。其結果是，可以降低臨界電壓的負向漂移。另外，還可以降低臨界電壓的變動量。

[0213] 接著，雖然未圖示，但藉由使用第五光罩的光微影製程來形成遮罩。然後，使用該遮罩，蝕刻氮化物絕緣膜 15、氧化物絕緣膜 16、氧化物絕緣膜 23、氧化物絕緣膜 25 及氮化物絕緣膜 26 的每一個的一部分來形成氮化物絕緣膜 27，與此同時，形成使與導電膜 13 同時形成

的連接端子的一部分露出的開口部。或者，蝕刻氧化物絕緣膜 23、氧化物絕緣膜 25 及氮化物絕緣膜 26 的每一個的一部分來形成氮化物絕緣膜 27，與此同時，形成使與導電膜 21a、21b 同時形成的連接端子的一部分露出的開口部。

[0214] 接著，如圖 12B 所示，在氮化物絕緣膜 27 上形成將成為共用電極 29 的導電膜 28。

[0215] 導電膜 28 藉由濺射法、CVD 法、蒸鍍法等而形成。

[0216] 接著，在導電膜 28 上經使用第六光罩的光微影製程形成遮罩。然後使用該遮罩對導電膜 28 的一部分進行蝕刻，如圖 12C 所示那樣，形成共用電極 29。注意，雖然未圖示，但共用電極 29 連接於與導電膜 13 同時形成的連接端子或者與導電膜 21a、21b 同時形成的連接端子。此後去除遮罩。

[0217] 接著，如圖 13 所示，在氮化物絕緣膜 27 上形成有機絕緣膜 31。有機絕緣膜可以適當地使用塗佈法、印刷法等而形成。

[0218] 在使用塗佈法形成有機絕緣膜時有如下情況：在將光敏組成物塗佈在氮化物絕緣膜 27 及共用電極 29 上之後，藉由使用第七光罩的光微影製程對組成物進行曝光及顯影，然後，進行加熱處理，以形成有機絕緣膜 31；在將非光敏組成物塗佈在氮化物絕緣膜 27 及共用電極 29 上之後，在非光敏組成物上塗佈光阻劑，藉由使用

第七光罩的光微影製程對光阻劑進行加工來形成遮罩，然後使用該遮罩對非光敏組成物進行蝕刻，以形成有機絕緣膜 31。

[0219] 經上述製程，可以在製造電晶體 102 的同時製造電容元件 105。

[0220] 本實施方式所示的顯示裝置的元件基板具有隔著無機絕緣膜與電晶體重疊的有機絕緣膜。由此，可以提高電晶體的可靠性，來可以製造保持一定顯示品質的顯示裝置。

[0221] 在本實施方式所示的顯示裝置的元件基板上形成有其頂面形狀為鋸齒形狀的共用電極，該共用電極包括在與用作信號線的導電膜交叉的方向上延伸的條紋形狀的區域。因此，可以製造對比度良好的顯示裝置。另外，在更新頻率低的液晶顯示裝置中，可以減少閃爍。

[0222] 在本實施方式所示的顯示裝置的元件基板上，在形成電晶體的氧化物半導體膜的同時形成像素電極，由此可以利用六個光罩製造電晶體 102 及電容元件 105。像素電極被用作電容元件中的一個電極。另外，共用電極被用作電容元件中的另一個電極。由此，不需要重新形成導電膜以形成電容元件，從而可以減少製程。另外，電容元件具有透光性。其結果是，可以在增大電容元件的佔有面積的同時提高像素的開口率。還可以製造耗電量低的顯示裝置。

[0223] 接著，說明形成在第二基板 342 上的元件

層。在第二基板 342 上形成有有色性的膜（下面稱為彩色膜 346）。將彩色膜 346 用作濾色片。另外，與彩色膜 346 相鄰的遮光膜 344 形成在第二基板 342 上。將遮光膜 344 用作黑矩陣。此外，不一定必須要設置彩色膜 346，例如當液晶顯示裝置進行黑白顯示時等也可以不設置彩色膜 346。

[0224] 作為彩色膜 346，可以使用使特定的波長區域的光透過的彩色膜，例如可以使用使紅色的波長區域的光透過的紅色（R）的膜、使綠色的波長區域的光透過的綠色（G）的膜或使藍色的波長區域的光透過的藍色（B）的膜等。

[0225] 遮光膜 344 只要具有阻擋特定的波長區域的光的功能即可，則作為遮光膜 344 可以使用金屬膜或包含黑色顏料等的有機絕緣膜等。

[0226] 此外，在彩色膜 346 上形成有絕緣膜 348。絕緣膜 348 具有平坦化層的功能或抑制彩色膜 346 可能包含的雜質擴散到液晶元件一側的功能。

[0227] 另外，也可以在絕緣膜 348 上形成有導電膜 350。導電膜 350 可以使用具有透光性的導電膜而形成。導電膜 350 的電位較佳為與共用電極 29 相等。就是說，導電膜 350 較佳為被施加共用電位。

[0228] 在導電膜 21b 被施加驅動液晶分子的電壓時，在導電膜 21b 與共用電極 29 之間會發生電場。由於受到該電場的影響，導電膜 21b 與共用電極 29 之間的液

晶分子配向，這導致閃爍。

[0229] 但是，藉由設置隔著液晶層 320 與共用電極 29 相對的導電膜 350，並使共用電極 29 和導電膜 350 的電位相等，能夠抑制導電膜 21b 與共用電極 29 之間的電場所引起的液晶分子的在與基板垂直的方向上的配向變化，從而該區域中的液晶分子的配向狀態變得穩定。其結果是，可以減少閃爍。

[0230] 在導電膜 350 上形成有配向膜 352。

[0231] 在配向膜 33 與配向膜 352 之間形成有液晶層 320。使用密封材料（未圖示）將液晶層 320 密封在第一基板 11 與第二基板 342 之間。密封材料較佳為與無機材料接觸以抑制來自外部的水分等侵入。

[0232] 另外，也可以在配向膜 33 與配向膜 352 之間設置用來保持液晶層 320 的厚度（也稱為單元間隙）的間隔物。

[0233] 本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。

[0234]

〈變形例 1〉

參照圖 14A 及圖 14B 對實施方式 1 所示的顯示裝置中的設置與共用電極連接的公用線的結構進行說明。

[0235] 圖 14A 是顯示裝置所包括的像素 103a 至 103c 的俯視圖，圖 14B 示出沿圖 14A 中的點劃線 A-B、C-D 的剖面圖。

[0236] 如圖 14A 所示，共用電極 29 的頂面形狀是鋸齒形狀，用作信號線的導電膜 21a 的延伸方向與共用電極 29 的延伸方向交叉。

[0237] 在此，為了容易理解共用電極 29 的結構，使用陰影來說明共用電極 29 的形狀。共用電極 29 包括以左斜的陰影表示的區域以及以右斜的陰影表示的區域。以左斜的陰影表示的區域是條紋形狀的區域（第一區域），並且為鋸齒形狀，用作信號線的導電膜 21a 的延伸方向與共用電極 29 的延伸方向交叉。以右斜的陰影表示的區域是與條紋形狀的區域（第一區域）連接的連接區域（第二區域），該區域在與用作信號線的導電膜 21a 平行或大致平行的方向上延伸。

[0238] 另外，公用線 21c 與共用電極 29 的連接區域（第二區域）重疊。

[0239] 公用線 21c 可以設置在每一個像素中。或者，公用線 21c 可以設置在每多個像素中。例如，如圖 14A 所示，藉由對三個像素設置一個公用線 21c，在顯示裝置的平面中能夠減少公用線所占的面積。其結果是，可以提高像素的面積及像素的開口率。

[0240] 在像素電極 19b 與共用電極 29 重疊的區域中，液晶分子不容易被在像素電極 19b 與共用電極 29 的連接區域（第二區域）之間產生的電場驅動。因此，在共用電極 29 的連接區域（第二區域）中，藉由減少與像素電極 19b 重疊的區域，能夠增加液晶分子被驅動的區域，

從而可以提高開口率。例如，如圖 14A 所示，藉由將共用電極 29 的連接區域（第二區域）設置在不與像素電極 19b 重疊的位置，能夠減少像素電極 19b 與共用電極 29 的連接區域重疊的面積，從而能夠提高像素的開口率。

[0241] 在圖 14A 中，雖然對三個像素 103a、103b 以及 103c 設置一個公用線 21c，但是也可以對兩個像素設置一個公用線 21c。或者，也可以對四個以上的像素設置一個公用線。

[0242] 如圖 14B 所示，公用線 21c 可以與用作信號線的導電膜 21a 同時形成。另外，共用電極 29 在形成在氧化物絕緣膜 23、氧化物絕緣膜 25 及氮化物絕緣膜 27 中的開口部 42 與公用線 21c 連接。

[0243] 與共用電極 29 的材料相比，導電膜 21a 的材料的電阻率低，所以能夠降低共用電極 29 及公用線 21c 的電阻。

[0244]

〈變形例 2〉

本變形例的與實施方式 2 不同之處在於：在高清晰的顯示裝置所包括的電晶體中具有能夠減少漏光的源極電極和汲極電極。

[0245] 圖 15 是本實施方式所示的顯示裝置的俯視圖。用作源極電極和汲極電極中的一個的導電膜 21b 的頂面形狀為 L 字形。也就是說，導電膜 21b 的特徵是：在其平面形狀上，在垂直於或大致垂直於用作掃描線的導電膜

13 的延伸方向的方向上延伸的區域 21b_1 與在平行或大致平行於該導電膜 13 的延伸方向的方向上延伸的區域 21b_2 連接，並且該區域 21b_2 與導電膜 13、像素電極 19b 和共用電極 29 中的一個以上重疊。或者，導電膜 21b 的特徵是：在其平面形狀上，包括在平行或大致平行於該導電膜 13 的延伸方向的方向上延伸的區域 21b_2，該區域 21b_2 位於導電膜 13 與像素電極 19b 或共用電極 29 之間。

[0246] 在高清晰的顯示裝置中，由於像素的面積縮小，用作掃描線的導電膜 13 與共用電極 29 的間隔變窄。在顯示黑色的像素中，當使電晶體成為開啟狀態的電壓被施加到用作掃描線的導電膜 13 時，在處於黑色顯示狀態的像素電極 19b 與用作掃描線的導電膜 13 之間產生電場。其結果是，液晶分子向非意圖的方向轉動而導致漏光。

[0247] 然而，在本實施方式所示的顯示裝置所包括的電晶體中，用作源極電極和汲極電極中的一個的導電膜 21b 包括與導電膜 13、像素電極 19b 和共用電極 29 中的一個以上重疊的區域 21b_2，或者，其平面形狀包括位於導電膜 13 與像素電極 19b 或共用電極 29 之間的區域 21b_2。其結果是，區域 21b_2 遮擋用作掃描線的導電膜 13 的電場，因此能夠抑制在該導電膜 13 與像素電極 19b 之間產生的電場並減少漏光。

[0248] 另外，也可以使導電膜 21b 與共用電極 29 重

疊。該區域可以被用作電容元件。因此，藉由採用這樣的結構，可以增加電容元件的電荷容量。圖 16 示出此時的例子。

[0249]

〈變形例 3〉

本變形例的與實施方式 2 不同之處在於：高清晰的顯示裝置包括能夠減少漏光的共用電極。

[0250] 圖 17 是本實施方式所示的顯示裝置的俯視圖。共用電極 29a 包括：在與用作信號線的導電膜 21a 交叉的方向上延伸的條紋形狀的區域 29a_1；以及與該條紋形狀的區域連接且與用作掃描線的導電膜 13 重疊的區域 29a_2。

[0251] 在高清晰的顯示裝置中，由於像素的面積縮小，用作掃描線的導電膜 13 與像素電極 19b 的間隔變窄。當電壓施加到用作掃描線的導電膜 13 時，在該導電膜 13 與像素電極 19b 之間產生電場。其結果是，液晶分子向非意圖的方向轉動而導致漏光。

[0252] 然而，本實施方式所示的顯示裝置包括具有與用作掃描線的導電膜 13 交叉的區域 29a_2 的共用電極 29a。其結果是，在用作掃描線的導電膜 13 與共用電極 29a 之間產生電場，由此可以抑制由於用作掃描線的導電膜 13 與像素電極 19b 之間產生電場而發生的液晶分子的轉動，從而可以減少漏光。

[0253] 另外，也可以使導電膜 21b 與共用電極 29a

重疊。該區域可以被用作電容元件。因此，藉由採用這樣的結構，可以增加電容元件的電荷容量。圖 18 示出此時的例子。

[0254] 本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。

[0255]

實施方式 3

在本實施方式中，說明作為顯示裝置的一個例子使用 VA 驅動的液晶顯示裝置的情況。首先，圖 19 示出包含在液晶顯示裝置中的多個像素 103 的俯視圖。

[0256] 在圖 19 中，用作掃描線的導電膜 13 在與用作信號線的導電膜大致正交的方向（圖式中的左右方向）上延伸地設置。用作信號線的導電膜 21a 在與用作掃描線的導電膜大致正交的方向（圖式中的上下方向）上延伸地設置。用作電容線的導電膜 21e 在與信號線平行的方向上延伸地設置。用作掃描線的導電膜 13 與掃描線驅動電路 104（參照圖 1A 至 1E）電連接，而用作信號線的導電膜 21a 及用作電容線的導電膜 21e 與信號線驅動電路 106（參照圖 1A 至 1E）電連接。

[0257] 電晶體 102 設置在用作掃描線的導電膜和用作信號線的導電膜的交叉區域。電晶體 102 由用作閘極電極的導電膜 13、閘極絕緣膜（在圖 19 中未圖示）、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜 19a、用作一對電極的導電膜 21a 及 21b 構成。導電膜 13

不僅是被用作掃描線，而且是其中與氧化物半導體膜 19a 重疊的區域被用作電晶體 102 的閘極電極。導電膜 21a 不僅是被用作信號線，而且是其中與氧化物半導體膜 19a 重疊的區域被用作電晶體 102 的源極電極或汲極電極。在圖 19 所示的俯視圖中，用作掃描線的導電膜的端部位於氧化物半導體膜 19a 的端部的外側。由此，用作掃描線的導電膜被用作阻擋來自背光等光源的光的遮光膜。其結果是，電晶體所包括的氧化物半導體膜 19a 不被照射光而電晶體的電特性的變動可以得到抑制。

[0258] 另外，與實施方式 1 同樣，電晶體 102 具有與氧化物半導體膜 19a 重疊的有機絕緣膜 31。有機絕緣膜 31 隔著無機絕緣膜（在圖 19 中未圖示）與氧化物半導體膜 19a，尤其是氧化物半導體膜 19a 中的導電膜 21a 與導電膜 21b 之間的區域重疊。

[0259] 導電膜 21b 在開口部 41 中與用作像素電極的具有透光性的導電膜 29c 電連接。

[0260] 電容元件 105 與用作電容線的導電膜 21e 連接。電容元件 105 由形成在閘極絕緣膜上的具有導電性的膜 19d、設置在電晶體 102 上的介電膜以及用作像素電極的具有透光性的導電膜 29c 構成。介電膜使用阻氧膜形成。形成在閘極絕緣膜上的具有導電性的膜 19d 具有透光性。就是說，電容元件 105 具有透光性。

[0261] 因為電容元件 105 具有透光性，所以可以在像素 103 中形成較大（大面積）的電容元件 105。由此，

可以得到能夠在提高開口率（典型地提高到 55%以上，較佳為 60%以上）的同時增大電荷容量的顯示裝置。例如，在解析度高的如液晶顯示裝置之類的顯示裝置中，像素的面積小，且電容元件的面積也小。因此，在解析度高的顯示裝置中，儲存在電容元件中的電荷容量變小。但是，由於本實施方式所示的電容元件 105 具有透光性，所以藉由將該電容元件設置在像素中，可以在各像素中獲得充分的電荷容量的同時提高開口率。典型的是，電容元件 105 可以適當地應用於像素密度為 200ppi 以上，300ppi 以上或 500ppi 以上的高解析度顯示裝置。

[0262] 另外，本發明的一個方式在高解析度的顯示裝置中也可以提高開口率，因此可以有效地利用背光等光源的光，由此可以降低顯示裝置的耗電量。

[0263] 接著，圖 20 示出沿著圖 19 的點劃線 A-B、點劃線 C-D 的剖面圖。圖 19 所示的電晶體 102 是通道蝕刻型電晶體。注意，沿著點劃線 A-B 的截圖是通道長度方向上的電晶體 102、電晶體 102 與用作像素電極的導電膜 29c 的連接部以及電容元件 105 的剖面圖，沿著點劃線 C-D 的剖面圖是通道寬度方向上的電晶體 102 的剖面圖。

[0264] 因為本實施方式所示的液晶顯示裝置為 VA 驅動的液晶顯示裝置，所以液晶元件 322a 由包含在第一基板 11 的元件層中的用作像素電極的導電膜 29c、包含在第二基板 342 的元件層中的導電膜 350 以及液晶層 320 構成。

[0265] 圖 20 所示的電晶體 102 的結構與實施方式 1 所示的電晶體 102 同樣。連接於用作源極電極及汲極電極的導電膜 21a 及 21b 中的一個，這裡是導電膜 21b 的用作像素電極的導電膜 29c 形成在氮化物絕緣膜 27 上。在氮化物絕緣膜 27 的開口部 41 中，導電膜 21b 與用作像素電極的導電膜 29c 連接。

[0266] 用作像素電極的導電膜 29c 可以適當地使用與實施方式 2 所示的共用電極 29 同樣的材料及製造方法。

[0267] 圖 20 所示的電容元件 105 具有形成在氧化物絕緣膜 17 上的具有導電性的膜 19d、氮化物絕緣膜 27 以及用作像素電極的導電膜 29c。

[0268] 在本實施方式所示的電晶體 102 上形成有被進行了元件分離的氧化物絕緣膜 23 及 25。被進行了元件分離的氧化物絕緣膜 23 及 25 與氧化物半導體膜 19a 重疊。

[0269] 在氮化物絕緣膜 27 上形成有與氧化物半導體膜 19a 重疊的有機絕緣膜 31。藉由在電晶體 102 上設置與氧化物半導體膜 19a 重疊的有機絕緣膜 31，可以使氧化物半導體膜 19a 的表面與有機絕緣膜 31 的表面相隔。其結果是，氧化物半導體膜 19a 的表面不受到由被吸附到有機絕緣膜 31 的表面的帶正電荷的粒子導致的電場的影響，從而可以提高電晶體 102 的可靠性。

[0270] 在電容元件 105 中，與實施方式 2 不同，具

有導電性的膜 19d 不是與導電膜 21b 連接，而是與導電膜 21d 接觸。導電膜 21d 被用作電容線。具有導電性的膜 19d 可以使用與實施方式 2 所示的像素電極 19b 同樣的金屬氧化物膜而形成。就是說，具有導電性的膜 19d 是具有與氧化物半導體膜 19a 相同的金屬元素的金屬氧化物膜。具有導電性的膜 19d 可以適當地使用與實施方式 2 所示的像素電極 19b 相同的製造方法而形成。

[0271] 接著，參照圖 21A 至圖 22C 對圖 20 所示的電晶體 102 及電容元件 105 的製造方法進行說明。

[0272] 在第一基板 11 上形成導電膜，然後，使用實施方式 2 所示的經第一光微影製程得到的遮罩對該導電膜進行蝕刻，以在第一基板 11 上形成用作閘極電極的導電膜 13（參照圖 21A）。

[0273] 接著，在第一基板 11 及用作閘極電極的導電膜 13 上形成氮化物絕緣膜 15 及氧化物絕緣膜 16。接著，在氧化物絕緣膜 16 上形成氧化物半導體膜，然後，使用實施方式 2 所示的經第二光微影製程得到的遮罩對該氧化物半導體膜進行蝕刻，以形成氧化物半導體膜 19a 及 19c（參照圖 21B）。

[0274] 接著，在氧化物絕緣膜 16、氧化物半導體膜 19a 及 19c 上形成導電膜，然後，使用實施方式 2 所示的經第三光微影製程得到的遮罩對該導電膜進行蝕刻，以形成導電膜 21a、21b 以及 21d（參照圖 21C）。此時，導電膜 21b 形成為不與氧化物半導體膜 19c 接觸，而導電膜

21d 形成為與氧化物半導體膜 19c 接觸。

[0275] 接著，在氧化物絕緣膜 16、氧化物半導體膜 19a 及 19c 以及導電膜 21a、21b 以及 21d 上形成氧化物絕緣膜，然後，使用實施方式 2 所示的經第四光微影製程得到的遮罩對該氧化物絕緣膜進行蝕刻，以形成氧化物絕緣膜 23 及 25（參照圖 22A）。

[0276] 接著，在氧化物絕緣膜 17、氧化物半導體膜 19a 及 19c、導電膜 21a、21b 以及 21d 以及氧化物絕緣膜 23 及 25 上形成氮化物絕緣膜，然後，使用實施方式 2 所示的經第五光微影製程得到的遮罩對該氮化物絕緣膜進行蝕刻，以形成具有使導電膜 21b 的一部分露出的開口部 41 的氮化物絕緣膜 27（參照圖 22B）。

[0277] 經上述製程，氧化物半導體膜 19c 成為具有導電性的膜 19d。在使用電漿 CVD 法形成氮化矽膜作為氮化物絕緣膜 27 的情況下，包含在氮化矽膜中的氮擴散到氧化物半導體膜 19c，由此可以形成具有更高導電性的膜 19d。

[0278] 接著，在導電膜 21b 及氮化物絕緣膜 27 上形成導電膜，然後，使用實施方式 2 所示的經第六光微影製程得到的遮罩對該導電膜進行蝕刻，以形成與導電膜 21b 連接的導電膜 29c（參照圖 22C）。

[0279] 經上述製程，可以獲得其電特性得到提高的使用氧化物半導體膜的半導體裝置。

[0280] 在本實施方式所示的半導體裝置的元件基板

上，在形成電晶體的氧化物半導體膜的同時形成電容元件中的一個電極。將用作像素電極的導電膜用於電容元件中的另一個電極。由此，不需要重新形成導電膜以形成電容元件，從而可以減少製程。另外，因為一對電極具有透光性，所以電容元件具有透光性。其結果是，可以在增大電容元件的佔有面積的同時提高像素的開口率。

[0281]

〈變形例 1〉

在本實施方式中，參照圖 23 說明與實施方式 1 至 4 所示的半導體裝置相比能夠以更少的遮罩個數製造的顯示裝置。

[0282] 在圖 23 所示的顯示裝置中，藉由不對形成在電晶體 102 上的氧化物絕緣膜 22 及 24 進行蝕刻，可以減少遮罩個數。在氧化物絕緣膜 24 上形成有氮化物絕緣膜 27，並在氧化物絕緣膜 22 及 24、氮化物絕緣膜 27 中形成有使導電膜 21b 的一部分露出的開口部 41a。在氮化物絕緣膜 27 上形成有在開口部 41a 中與導電膜 21b 連接的用作像素電極的導電膜 29d。

[0283] 另外，在氧化物絕緣膜 17 上形成有導電膜 21d。因為導電膜 21d 在導電膜 21a 及 21b 形成的同時形成，所以不需要增加專用來形成導電膜 21d 的光罩。導電膜 21d 被用作電容線。就是說，由導電膜 21d、氧化物絕緣膜 22 及 24、氮化物絕緣膜 27 以及用作像素電極的導電膜 29d 構成電容元件 105a。

[0284] 本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。

[0285]

實施方式 4

在本實施方式中，參照圖式對與實施方式 2 不同的顯示裝置及其製造方法進行說明。本實施方式與實施方式 2 的不同之處在於在電晶體中的不同閘極電極之間設置有氧化物半導體膜，即為雙閘極結構的電晶體。注意，省略與實施方式 2 重複的結構的說明。

[0286] 對設置在顯示裝置所包括的第一基板 11 上的元件層的具體結構進行說明。本實施方式所示的顯示裝置所包括的電晶體與實施方式 2 的不同之處在於具有用作閘極電極的導電膜 29b，該導電膜 29b 分別與用作閘極電極的導電膜 13、氧化物半導體膜 19a、導電膜 21a、21b 以及氧化物絕緣膜 25 的一部分或全部重疊。用作閘極電極的導電膜 29b 在開口部 41a 及 41b 中與用作閘極電極的導電膜 13 連接。

[0287] 圖 24 所示的電晶體 102a 是通道蝕刻型電晶體。注意，A-B 的剖面圖是通道長度方向上的電晶體 102a 以及電容元件 105 的剖面圖，C-D 的剖面圖是通道寬度方向上的電晶體 102a、用作閘極電極的導電膜 13 以及用作閘極電極的導電膜 29b 的連接部的剖面圖。

[0288] 圖 24 所示的電晶體 102a 是具有雙閘極結構的電晶體，其包括：設置在第一基板 11 上的用作閘極電

極的導電膜 13；形成在第一基板 11 及用作閘極電極的導電膜 13 上的氮化物絕緣膜 15；形成在氮化物絕緣膜 15 上的氧化物絕緣膜 17；隔著氮化物絕緣膜 15 及氧化物絕緣膜 17 與用作閘極電極的導電膜 13 重疊的氧化物半導體膜 19a；以及與氧化物半導體膜 19a 接觸的用作源極電極和汲極電極的導電膜 21a 及 21b。在氧化物絕緣膜 17、氧化物半導體膜 19a、用作源極電極和汲極電極的導電膜 21a 及 21b 上形成有氧化物絕緣膜 23，在氧化物絕緣膜 23 上形成有氧化物絕緣膜 25。在氮化物絕緣膜 15、氧化物絕緣膜 23、氧化物絕緣膜 25 以及導電膜 21b 上形成有氮化物絕緣膜 27。另外，像素電極 19b 形成在氧化物絕緣膜 17 上。像素電極 19b 連接於用作源極電極和汲極電極的導電膜 21a、21b 中的一個，在此連接於導電膜 21b。另外，共用電極 29 及用作閘極電極的導電膜 29b 形成在氮化物絕緣膜 27 上。

[0289] 如 C-D 的剖面圖所示，在設置在氮化物絕緣膜 15、氧化物絕緣膜 17、氧化物絕緣膜 23、氧化物絕緣膜 25 及氮化物絕緣膜 27 中的開口部 41a 及 41b 中，用作閘極電極的導電膜 29b 與用作閘極電極的導電膜 13 連接。也就是說，用作閘極電極的導電膜 13 的電位與用作閘極電極的導電膜 29b 的電位相等。

[0290] 由此，藉由對電晶體 102a 的各閘極電極施加同一電位的電壓，可以降低初始特性的不均勻並抑制由 -GBT 應力測試導致的劣化及受到汲極電壓左右的開態電流

(on-state current) 的上升電壓變動。另外，在氧化物半導體膜 19a 中，還可以在膜厚度方向上進一步增大載子流動的區域，使得載子的遷移量增多。其結果是，電晶體 102a 的開態電流變高，並且場效移動率變高，典型為 $20\text{cm}^2/\text{V}\cdot\text{s}$ 以上。

[0291] 在本實施方式所示的電晶體 102a 上形成有氧化物絕緣膜 23、25，該氧化物絕緣膜 23、25 與氧化物半導體膜 19a 重疊。在通道寬度方向上的剖面圖中，氧化物絕緣膜 23 及 25 的端部位於氧化物半導體膜 19a 的外側。並且，在圖 24 所示的通道寬度方向上，用作閘極電極的導電膜 29b 位於氧化物絕緣膜 23 及 25 的端部。

[0292] 氧化物半導體膜的藉由蝕刻等而被加工的端部在由於受到加工時的損傷而形成缺陷的同時，由於雜質附著等而被污染。由此，氧化物半導體膜的端部在被施加電場等壓力時容易被活化而成為 n 型（低電阻）。因此，與用作閘極電極的導電膜 13 重疊的氧化物半導體膜 19a 的端部容易被 n 型化。在該被 n 型化的端部被設置在用作源極電極及汲極電極的導電膜 21a 與導電膜 21b 之間時，n 型化的區域成為載子的路徑而形成寄生通道。但是，藉由如 C-D 的剖面圖所示那樣在通道寬度方向上使用作閘極電極的導電膜 29b 隔著氧化物絕緣膜 23 及 25 與氧化物半導體膜 19a 的側面對，借助於用作閘極電極的導電膜 29b 的電場的影響，可以抑制寄生通道發生在氧化物半導體膜 19a 的側面或包含該側面及其附近的區域中。其結果

是，成為達到臨界電壓時的汲極電流的上升急劇的電特性優良的電晶體。

[0293] 另外，在電容元件 105a 中，像素電極 19b 是與氧化物半導體膜 19a 同時形成的膜，且是藉由包含雜質而導電性得到提高的膜。或者，像素電極 19b 是與氧化物半導體膜 19a 同時形成的膜，且因電漿損傷等形成氧缺損而導電性得到提高的膜。或者，像素電極 19b 是與氧化物半導體膜 19a 同時形成的膜，且是藉由包含雜質並因電漿損傷等形成氧缺損而導電性得到提高的膜。

[0294] 在本實施方式所示的顯示裝置的元件基板上，在形成電晶體的氧化物半導體膜的同時形成像素電極。將像素電極用作電容元件的一個電極。將共用電極用作電容元件的另一個電極。由此，不需要重新形成導電膜以形成電容元件，從而可以減少製程數。另外，電容元件具有透光性。其結果是，可以在增大電容元件所占的面積的同時提高像素的開口率。

[0295] 下面詳細說明電晶體 102a 的結構。省略使用與實施方式 2 相同的符號表示的結構的說明。

[0296] 用作閘極電極的導電膜 29b 可以適當地使用與實施方式 2 所示的共用電極 29 同樣的材料。

[0297] 接著，參照圖 10A 至圖 12A 及圖 25A 至 25C 對圖 24 所示的電晶體 102a 及電容元件 105a 的製造方法進行說明。

[0298] 與實施方式 2 同樣地，經圖 10A 至圖 12A 的

製程，在第一基板 11 上分別形成用作閘極電極的導電膜 13、氮化物絕緣膜 15、氧化物絕緣膜 16、氧化物半導體膜 19a、像素電極 19b、用作源極電極及汲極電極的導電膜 21a 及 21b、氧化物絕緣膜 22、氧化物絕緣膜 24 以及氮化物絕緣膜 26。在該製程中，進行使用第一光罩至第四光罩的光微影製程。

[0299] 接著，在氮化物絕緣膜 26 上經使用第五光罩的光微影製程形成遮罩，然後使用該遮罩對氮化物絕緣膜 26 的一部分進行蝕刻，如圖 25A 所示，形成具有開口部 41a 及 41b 的氮化物絕緣膜 27。

[0300] 接著，如圖 25B 所示，在用作閘極電極的導電膜 13 及氮化物絕緣膜 27 上形成在後面將成為共用電極 29、用作閘極電極的導電膜 29b 的導電膜 28。

[0301] 接著，在導電膜 28 上經使用第六光罩的光微影製程形成遮罩。接著，用該遮罩對導電膜 28 的一部分進行蝕刻來形成圖 25C 所示的共用電極 29 及用作閘極電極的導電膜 29b。然後，去除遮罩。

[0302] 經上述製程，可以在製造電晶體 102a 的同時製造電容元件 105a。

[0303] 在本實施方式所示的電晶體中，在通道寬度方向上使用用作閘極電極的導電膜 29b 隔著氧化物絕緣膜 23 及 25 與氧化物半導體膜 19a 的側面對，由此借助於用作閘極電極的導電膜 29b 的電場的影響，可以抑制寄生通道發生在氧化物半導體膜 19a 的側面或包含該側面及其

附近的區域中。其結果是，成為達到臨界電壓時的汲極電流的上升急劇的電特性優良的電晶體。

[0304] 在本實施方式所示的顯示裝置的元件基板上設置有包括在與信號線交叉的方向上延伸的條紋形狀的區域的共用電極。因此，可以製造對比度高的顯示裝置。

[0305] 在本實施方式所示的顯示裝置的元件基板上，在形成電晶體的氧化物半導體膜的同時形成像素電極。將像素電極用作電容元件的一個電極。另外，將共用電極用作電容元件的另一個電極。由此，不需要重新形成導電膜以形成電容元件，從而可以減少製程。另外，電容元件具有透光性。其結果是，可以在增大電容元件的佔有面積的同時提高像素的開口率。

[0306] 本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。

[0307]

實施方式 5

在本實施方式中，參照圖式對包括與上述實施方式相比能夠進一步減少氧化物半導體膜中的缺陷量的電晶體的顯示裝置進行說明。本實施方式所說明的電晶體與實施方式 2 至實施方式 4 所說明的電晶體之間的不同之處在於：本實施方式所示的電晶體包括具有多個氧化物半導體膜的多層膜。在此，參照實施方式 2 說明電晶體的詳細內容。

[0308] 圖 26A 及圖 26B 示出顯示裝置所包括的元件基板的剖面圖。圖 26A 及圖 26B 是沿著圖 4 中的點劃線

A-B 及點劃線 C-D 的剖面圖。

[0309] 圖 26A 所示的電晶體 102b 具有隔著氮化物絕緣膜 15 及氧化物絕緣膜 17 與用作閘極電極的導電膜 13 重疊的多層膜 37a、與多層膜 37a 接觸的用作源極電極和汲極電極的導電膜 21a 及導電膜 21b。在氮化物絕緣膜 15 及氧化物絕緣膜 17、多層膜 37a 以及用作源極電極和汲極電極的導電膜 21a 及導電膜 21b 上形成有氧化物絕緣膜 23、氧化物絕緣膜 25 以及氮化物絕緣膜 27。

[0310] 圖 26A 所示的電容元件 105b 具有形成在氧化物絕緣膜 17 上的多層膜 37b、與多層膜 37b 接觸的氮化物絕緣膜 27 以及與氮化物絕緣膜 27 接觸的公用電極 29。多層膜 37b 被用作像素電極。

[0311] 在本實施方式所示的電晶體 102b 中，多層膜 37a 包括氧化物半導體膜 19a 及氧化物半導體膜 39a。即，多層膜 37a 為兩層結構。另外，將氧化物半導體膜 19a 的一部分用作通道區域。此外，以與多層膜 37a 接觸的方式形成有氧化物絕緣膜 23，以與氧化物絕緣膜 23 接觸的方式形成有氧化物絕緣膜 25。換言之，在氧化物半導體膜 19a 與氧化物絕緣膜 23 之間設置有氧化物半導體膜 39a。

[0312] 氧化物半導體膜 39a 是由構成氧化物半導體膜 19a 的元素中的一種以上構成的氧化物膜。因此，由於氧化物半導體膜 19a 與氧化物半導體膜 39a 之間的界面不容易產生界面散射。由此，由於在該界面中載子的移動不

被阻礙，因此電晶體的場效移動率得到提高。

[0313] 作為氧化物半導體膜 39a，典型的是 In-Ga 氧化物膜、In-Zn 氧化物膜、In-M-Zn 氧化物膜（M 是 Al、Ga、Y、Zr、Sn、La、Ce 或 Nd），並且與氧化物半導體膜 19a 相比，氧化物半導體膜 39a 的導帶底能量較接近於真空能階，典型的是，氧化物半導體膜 39a 的導帶底能量和氧化物半導體膜 19a 的導帶底能量之間的差值較佳為 0.05eV 以上、0.07eV 以上、0.1eV 以上或 0.15eV 以上，且 2eV 以下、1eV 以下、0.5eV 以下或 0.4eV 以下。換言之，氧化物半導體膜 39a 的電子親和力與氧化物半導體膜 19a 的電子親和力之間的差值為 0.05eV 以上、0.07eV 以上、0.1eV 以上或者 0.15eV 以上，且 2eV 以下、1eV 以下、0.5eV 以下或者 0.4eV 以下。

[0314] 氧化物半導體膜 39a 藉由包含 In 提高載子移動率（電子移動率），所以是較佳的。

[0315] 藉由使氧化物半導體膜 39a 具有其原子個數比高於 In 的原子個數比的 Al、Ga、Y、Zr、Sn、La、Ce 或 Nd，有時得到如下效果：（1）增大氧化物半導體膜 39a 的能隙；（2）減小氧化物半導體膜 39a 的電子親和力；（3）減少來自外部的雜質的擴散；（4）絕緣性比氧化物半導體膜 19a 高；（5）由於 Al、Ga、Y、Zr、Sn、La、Ce 或 Nd 是與氧的鍵合力強的金屬元素，不容易產生氧缺損。

[0316] 在氧化物半導體膜 39a 為 In-M-Zn 氧化物膜

的情況下，當 In 和 M 的總和為 100atomic%時，In 及 M 的原子數百分比為如下：In 低於 50atomic%且 M 高於 50 atomic%；更佳為 In 低於 25atomic%且 M 高於 75 atomic%。

[0317] 另外，當氧化物半導體膜 19a 及氧化物半導體膜 39a 為 In-M-Zn 氧化物（M 為 Al、Ga、Y、Zr、Sn、La、Ce 或 Nd）時，氧化物半導體膜 39a 所含的 M（Al、Ga、Y、Zr、Sn、La、Ce 或 Nd）的原子個數比大於氧化物半導體膜 19a 所含的 M 的原子個數比，典型的是，氧化物半導體膜 39a 所含的 M 的原子個數比為氧化物半導體膜 19a 所含的 M 的原子個數比的 1.5 倍以上，較佳為 2 倍以上，更佳為 3 倍以上。

[0318] 另外，在氧化物半導體膜 19a 及氧化物半導體膜 39a 為 In-M-Zn 氧化物（M 為 Al、Ga、Y、Zr、Sn、La、Ce 或 Nd），且氧化物半導體膜 39a 的原子個數比為 $\text{In:M:Zn}=\text{x}_1:\text{y}_1:\text{z}_1$ ，且氧化物半導體膜 19a 的原子個數比為 $\text{In:M:Zn}=\text{x}_2:\text{y}_2:\text{z}_2$ 的情況下， y_1/x_1 大於 y_2/x_2 ，較佳為 y_1/x_1 為 y_2/x_2 的 1.5 倍以上，更佳為 y_1/x_1 為 y_2/x_2 的 2 倍以上，進一步佳為 y_1/x_1 為 y_2/x_2 的 3 倍以上。

[0319] 當氧化物半導體膜 19a 是 In-M-Zn 氧化物膜（M 是 Al、Ga、Y、Zr、Sn、La、Ce 或 Nd）時，在用於形成氧化物半導體膜 19a 的靶材中，假設金屬元素的原子個數比為 $\text{In:M:Zn}=\text{x}_1:\text{y}_1:\text{z}_1$ 時， x_1/y_1 較佳為 1/3 以上且 6 以下，更佳為 1 以上且 6 以下， z_1/y_1 較佳為 1/3 以上且 6

以下，更佳為 1 以上且 6 以下。注意，藉由使 z_1/y_1 為 1 以上且 6 以下，可以使用作氧化物半導體膜 19a 的 CAAC-OS 膜容易形成。作為靶材的金屬元素的原子個數比的典型例子，可以舉出 $\text{In:M:Zn}=1:1:1$ 、 $\text{In:M:Zn}=1:1:1.2$ 、 $\text{In:M:Zn}=3:1:2$ 等。

[0320] 當氧化物半導體膜 39a 是 In-M-Zn 氧化物膜（M 是 Al、Ga、Y、Zr、Sn、La、Ce 或 Nd）時，在用於形成氧化物半導體膜 39a 的靶材中，假設金屬元素的原子個數比為 $\text{In:M:Zn}=x_2:y_2:z_2$ 時， $x_2/y_2 < x_1/y_1$ ， z_2/y_2 較佳為 $1/3$ 以上且 6 以下，更佳為 1 以上且 6 以下。注意，藉由使 z_2/y_2 為 1 以上且 6 以下，可以使用作氧化物半導體膜 39a 的 CAAC-OS 膜容易形成。作為靶材的金屬元素的原子個數比的典型例子，可以舉出 $\text{In:M:Zn}=1:3:2$ 、 $\text{In:M:Zn}=1:3:4$ 、 $\text{In:M:Zn}=1:3:6$ 、 $\text{In:M:Zn}=1:3:8$ 、 $\text{In:M:Zn}=1:4:4$ 、 $\text{In:M:Zn}=1:4:5$ 、 $\text{In:M:Zn}=1:6:8$ 等。

[0321] 另外，氧化物半導體膜 19a 及氧化物半導體膜 39a 的原子個數比作為誤差包括上述原子個數比的 $\pm 40\%$ 的變動。

[0322] 當在後面形成氧化物絕緣膜 25 時，氧化物半導體膜 39a 還用作緩和對氧化物半導體膜 19a 所造成的損傷的膜。

[0323] 將氧化物半導體膜 39a 的厚度設定為 3nm 以上且 100nm 以下，較佳為 3nm 以上且 50nm 以下。

[0324] 另外，氧化物半導體膜 39a 與氧化物半導體

膜 19a 同樣地例如可以具有非單晶結構。非單晶結構例如包括下述 CAAC-OS (C Axis Aligned-Crystalline Oxide Semiconductor: c 軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。

[0325] 氧化物半導體膜 39a 例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。

[0326] 此外，也可以在氧化物半導體膜 19a 及氧化物半導體膜 39a 中分別構成具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS 的區域和單晶結構的區域中的兩種以上的區域的混合膜。混合膜有時採用例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS 的區域和單晶結構的區域中的兩種以上的區域的單層結構。另外，混合膜有時採用例如層疊有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS 的區域和單晶結構的區域中的兩種以上的區域的疊層結構。

[0327] 在此，在氧化物半導體膜 19a 與氧化物絕緣膜 23 之間設置有氧化物半導體膜 39a。因此，即使在氧化物半導體膜 39a 與氧化物絕緣膜 23 之間因雜質及缺陷形成載子陷阱，也可以使該載子陷阱遠離氧化物半導體膜 19a。其結果是，在氧化物半導體膜 19a 中流過的電子不容易被載子陷阱俘獲，所以不僅能夠增大電晶體的開態電流，而且能夠提高場效移動率。此外，當電子被載子陷阱

俘獲時，該電子成為固定負電荷。其結果是，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜 19a 遠離載子陷阱時，能夠抑制電子被載子陷阱俘獲，從而能夠減少臨界電壓的變動量。

[0328] 此外，由於氧化物半導體膜 39a 能夠遮蔽來自外部的雜質，所以可以減少從外部移動到氧化物半導體膜 19a 的雜品質。另外，在氧化物半導體膜 39a 中不容易形成氧缺損。由此，能夠降低氧化物半導體膜 19a 中的雜質濃度及氧缺損量。

[0329] 此外，氧化物半導體膜 19a 及氧化物半導體膜 39a 不以簡單地層疊各膜的方式來形成，而是以形成連續接合（在此，特指在各膜之間導帶底能量產生連續的變化的結構）的方式來形成。換而言之，採用在各膜之間的界面不存在雜質的疊層結構，該雜質會形成俘獲中心或再結合中心等缺陷能階。如果雜質混入層疊有的氧化物半導體膜 19a 與氧化物半導體膜 39a 之間，則能帶則失去連續性，因此，載子在界面被俘獲或者因再結合而消失。

[0330] 為了形成連續接合，需要使用具備負載鎖定室的多室成膜裝置（濺射裝置）以使各膜不暴露於大氣中的方式連續地進行層疊。在濺射裝置的各處理室中，較佳為使用低溫泵等吸附式真空抽氣泵進行高真空抽氣（抽空到 $5 \times 10^{-7} \text{Pa}$ 至 $1 \times 10^{-4} \text{Pa}$ 左右）以盡可能地去除對氧化物半導體膜來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止氣體，尤其是包含碳或氫的氣體從抽氣系

統倒流到處理室內。

[0331] 另外，如圖 26B 所示的電晶體 102c 那樣，也可以具有多層膜 38a 代替多層膜 37a。

[0332] 另外，如圖 26B 所示的電容元件 105c 那樣，也可以具有多層膜 38b 代替多層膜 37b。

[0333] 多層膜 38a 包括氧化物半導體膜 49a、氧化物半導體膜 19a 及氧化物半導體膜 39a。即，多層膜 38a 具有三層結構。此外，氧化物半導體膜 19a 被用作通道區域。

[0334] 氧化物半導體膜 49a 可以適當地使用與氧化物半導體膜 39a 同樣的材料及形成方法。

[0335] 多層膜 38b 包括氧化物半導體膜 49b、氧化物半導體膜 19f 及氧化物半導體膜 39b。即，多層膜 38b 為三層結構。另外，多層膜 38b 被用作像素電極。

[0336] 氧化物半導體膜 19f 可以適當地使用與像素電極 19b 同樣的材料及形成方法。氧化物半導體膜 49b 可以適當地使用與氧化物半導體膜 39b 同樣的材料及形成方法。

[0337] 此外，氧化物絕緣膜 17 與氧化物半導體膜 49a 接觸。即，在氧化物絕緣膜 17 與氧化物半導體膜 19a 之間設置有氧化物半導體膜 49a。

[0338] 此外，多層膜 38a 與氧化物絕緣膜 23 接觸。另外，氧化物半導體膜 39a 與氧化物絕緣膜 23 接觸。即，在氧化物半導體膜 19a 與氧化物絕緣膜 23 之間設置

有氧化物半導體膜 39a。

[0339] 較佳為氧化物半導體膜 49a 的厚度比氧化物半導體膜 19a 的厚度薄。藉由將氧化物半導體膜 49a 的厚度設定為 1nm 以上且 5nm 以下，較佳為 1nm 以上且 3nm 以下，可以減少電晶體的臨界電壓的變動量。

[0340] 本實施方式所示的電晶體在氧化物半導體膜 19a 與氧化物絕緣膜 23 之間設置有氧化物半導體膜 39a。因此，即使在氧化物半導體膜 39a 與氧化物絕緣膜 23 之間因雜質及缺陷形成載子陷阱，也可以使該載子陷阱遠離氧化物半導體膜 19a。其結果是，在氧化物半導體膜 19a 中流過的電子不容易被載子陷阱俘獲，所以不僅能夠增大電晶體的開態電流，而且能夠提高場效移動率。此外，當電子被載子陷阱俘獲時，該電子成為固定負電荷。其結果是，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜 19a 遠離載子陷阱時，能夠抑制電子被載子陷阱俘獲，從而能夠減少臨界電壓的變動量。

[0341] 此外，由於氧化物半導體膜 39a 能夠遮蔽來自外部的雜質，所以可以減少從外部移動氧化物半導體膜 19a 的雜品質。此外，在氧化物半導體膜 39a 中不容易形成氧缺損。由此，能夠降低氧化物半導體膜 19a 中的雜質濃度及氧缺損量。

[0342] 另外，由於在氧化物絕緣膜 17 與氧化物半導體膜 19a 之間設置有氧化物半導體膜 49a，並且在氧化物半導體膜 19a 與氧化物絕緣膜 23 之間設置有氧化物半導

體膜 39a，因此，能夠降低氧化物半導體膜 49a 與氧化物半導體膜 19a 之間的界面附近的矽或碳的濃度、氧化物半導體膜 19a 中的矽或碳的濃度或者氧化物半導體膜 39a 與氧化物半導體膜 19a 之間的界面附近的矽或碳的濃度。其結果是，在多層膜 38a 中，利用恆定光電流法導出的吸收係數低於 $1 \times 10^{-3}/\text{cm}$ ，較佳為低於 $1 \times 10^{-4}/\text{cm}$ ，即定域態密度極低。

[0343] 在具有這種結構的電晶體 102c 中，因為包含氧化物半導體膜 19a 的多層膜 38a 中的缺陷極少，因此，能夠提高電晶體的電特性，典型的是能夠實現開態電流的增大及場效移動率的提高。另外，當進行應力測試的一個例子，即 BT 應力測試及光 BT 應力測試時，臨界電壓的變動量少，由此可靠性較高。

[0344] 本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。

[0345]

實施方式 6

在本實施方式中，對能夠用於包含在上述實施方式所說明的顯示裝置中的電晶體的氧化物半導體膜的一實施方式進行說明。

[0346] 氧化物半導體膜可以分為非單晶氧化物半導體膜和單晶氧化物半導體膜。或者，氧化物半導體例如可以分為結晶氧化物半導體和非晶氧化物半導體。

[0347] 作為非單晶氧化物半導體，可以舉出 CAAC-

OS (C-Axis Aligned Crystalline Oxide Semiconductor : c 軸配向結晶氧化物半導體) 、多晶氧化物半導體、微晶氧化物半導體以及非晶氧化物半導體等。作為結晶氧化物半導體，可以舉出單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及微晶氧化物半導體等。

[0348] 氧化物半導體膜可以由如下氧化物半導體構成：單晶結構的氧化物半導體（以下，稱為單晶氧化物半導體）、多晶結構的氧化物半導體（以下，稱為多晶氧化物半導體）、微晶結構的氧化物半導體（以下，稱為微晶氧化物半導體）及非晶結構的氧化物半導體（以下，稱為非晶氧化物半導體）中的一種以上；CAAC-OS 膜；非晶氧化物半導體及具有晶粒的氧化物半導體。下面作為典型例子，對 CAAC-OS 及微晶氧化物半導體進行說明。

[0349]

〈CAAC-OS〉

首先，說明 CAAC-OS 膜。

[0350] CAAC-OS 膜是包含呈 c 軸配向的多個結晶部的氧化物半導體膜之一。

[0351] 根據利用穿透式電子顯微鏡（TEM：Transmission Electron Microscope）觀察 CAAC-OS 膜的明視野像及繞射圖案的複合分析影像（也稱為高解析度 TEM 影像），可以觀察到多個結晶部。但是，在高解析度 TEM 影像中觀察不到結晶部與結晶部之間的明確的邊界，即晶界（grain boundary）。因此，在 CAAC-OS 膜中

，不容易發生起因於晶界的電子移動率的降低。

[0352] 根據從大致平行於樣本面的方向觀察的 CAAC-OS 膜的高解析度剖面 TEM 影像可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映了被形成 CAAC-OS 膜的面（也稱為被形成面）或 CAAC-OS 膜的頂面的凸凹的形狀並以平行於 CAAC-OS 膜的被形成面或 CAAC-OS 膜的頂面的方式排列。

[0353] 另一方面，根據從大致垂直於樣本面的方向觀察的 CAAC-OS 膜的高解析度平面 TEM 影像可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性

[0354] 圖 27A 是 CAAC-OS 膜的高解析度剖面 TEM 影像。另外，圖 27B 是進一步放大圖 27A 的高解析度剖面 TEM 影像，為便於理解而強調表示原子排列。

[0355] 圖 27C 是圖 27A 中的 A-O-A'之間的由圓圈包圍的區域（直徑大致為 4nm）的局部性的傅立葉變換影像。在圖 27C 所示的各區域中可以確認到 c 軸配向性。此外，A-O 之間的 c 軸方向和 O-A'之間的 c 軸方向不同，由此可知 A-O 之間和 O-A'之間具有不同的晶粒。另外，可知：在 A-O 之間，c 軸的角度為 14.3° 、 16.6° 、 26.4° 等而逐漸地連續變化。同樣地，可知：在 O-A'之間，c 軸的角度為 -18.3° 、 -17.6° 、 -15.9° 等而逐漸地連續變化。

[0356] 另外，在 CAAC-OS 膜的電子繞射圖案中，觀察到表示配向性的斑點（亮點）。例如，在使用例如為

1nm 以上且 30nm 以下的電子束獲得的 CAAC-OS 膜的頂面的電子繞射圖案（也稱為奈米束電子繞射圖案）中，觀察到斑點（參照圖 28A）。

[0357] 由高解析度剖面 TEM 影像及高解析度平面 TEM 影像可知，CAAC-OS 膜的結晶部具有配向性。

[0358] 注意，CAAC-OS 膜所包含的結晶部幾乎都是可以容納在一個邊長小於 100nm 的立方體內的尺寸。因此，有時 CAAC-OS 膜所包含的結晶部的尺寸為可以被容納在一邊短於 10nm、短於 5nm 或短於 3nm 的立方體內。注意，有時包含在 CAAC-OS 膜中的多個結晶部聯結，從而形成一個大結晶區。例如，在高解析度平面 TEM 影像中有時觀察到 2500nm^2 以上、 $5\mu\text{m}^2$ 以上或 $1000\mu\text{m}^2$ 以上的結晶區。

[0359] 使用 X 射線繞射（XRD：X-Ray Diffraction）裝置對 CAAC-OS 膜進行結構分析。例如，當利用 out-of-plane 法分析包括 InGaZnO_4 結晶的 CAAC-OS 膜時，在繞射角（ 2θ ）為 31° 附近時會出現峰值。由於該峰值來源於 InGaZnO_4 結晶的（009）面，由此可知 CAAC-OS 膜中的結晶具有 c 軸配向性，並且 c 軸朝向大致垂直於 CAAC-OS 膜的被形成面或頂面的方向。

[0360] 另一方面，當利用從大致垂直於 c 軸的方向使 X 射線入射到樣本的 in-plane 法分析 CAAC-OS 膜時，在 2θ 為 56° 附近時會出現峰值。該峰值來源於 InGaZnO_4 結晶的（110）面。在此，將 2θ 固定為 56° 附近並在以樣

本面的法線向量為軸（ ϕ 軸）旋轉樣本的條件下進行分析（ ϕ 掃描）。當該樣本是 InGaZnO_4 的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於（110）面的結晶面。另一方面，當該樣本是 CAAC-OS 膜時，即使在將 2θ 固定為 56° 附近的狀態下進行 ϕ 掃描也不能觀察到明確的峰值。

[0361] 由上述結果可知，在呈 c 軸配向的 CAAC-OS 膜中，雖然 a 軸及 b 軸的配向在結晶部之間不同，但是 c 軸朝向平行於於 CAAC-OS 膜的被形成面或頂面的法線向量的方向。因此，在上述高解析度剖面 TEM 影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的 ab 面平行的面。

[0362] 注意，結晶部在形成 CAAC-OS 膜時或在進行加熱處理等晶化處理時形成。如上所述，結晶的 c 軸朝向平行於 CAAC-OS 膜的被形成面或頂面的法線向量的方向。由此，例如，當 CAAC-OS 膜的形狀因蝕刻等而改變時，結晶的 c 軸不一定平行於 CAAC-OS 膜的被形成面或頂面的法線向量。

[0363] 在 CAAC-OS 膜中，呈 c 軸配向的結晶部的分佈不一定均勻。例如，當 CAAC-OS 膜的結晶部由於從 CAAC-OS 膜的頂面附近開始進行結晶成長而形成時，有時頂面附近的呈 c 軸配向的結晶部的比例高於被形成面附近。另外，在添加有雜質的 CAAC-OS 膜中，添加有雜質的區域變質而有時呈 c 軸配向的結晶部所占的比例根據區

域不同。

[0364] 注意，當利用 out-of-plane 法分析包括 InGaZnO_4 結晶的 CAAC-OS 膜時，除了在 2θ 為 31° 附近的峰值之外，有時還在 2θ 為 36° 附近觀察到峰值。 2θ 為 36° 附近的峰值意味著 CAAC-OS 膜的一部分中含有不呈 c 軸配向的結晶。較佳的是，在 CAAC-OS 膜中在 2θ 為 31° 附近時出現峰值而在 2θ 為 36° 附近時不出現峰值。

[0365] CAAC-OS 膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，矽等元素因為其與氧的結合力比構成氧化物半導體膜的金屬元素與氧的結合力更強而成為因從氧化物半導體膜奪取氧而打亂氧化物半導體膜的原子排列使得結晶性降低的主要因素。此外，鐵或鎳等重金屬、氫、二氧化碳等因為其原子半徑（分子半徑）大而在包含在氧化物半導體膜內部時成為打亂氧化物半導體膜的原子排列使得結晶性降低的主要因素。注意，包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。

[0366] 此外，CAAC-OS 膜是缺陷態密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺損有時成為載子陷阱或者藉由俘獲氫而成為載子發生源。

[0367] 將雜質濃度低且缺陷態密度低（氧缺損的個數少）的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體膜

具有較少的載子發生源，因此可以具有較低的載子密度。因此，使用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性（也稱為常開啟特性）。此外，高純度本質或實質上高純度本質的氧化物半導體膜具有較少的載子陷阱。因此，使用該氧化物半導體膜的電晶體的電特性變動小，而成為高可靠性電晶體。此外，被氧化物半導體膜的載子陷阱俘獲的電荷到被釋放需要長時間，有時像固定電荷那樣動作。因此，使用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體的電特性有時不穩定。

[0368] 此外，在使用 CAAC-OS 膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。

[0369]

〈微晶氧化物半導體〉

接下來，說明微晶氧化物半導體膜。

[0370] 在微晶氧化物半導體膜的高解析度 TEM 影像中有觀察到結晶部及觀察不到明確的結晶部的區域。包含在微晶氧化物半導體膜中的結晶部的尺寸大多為 1nm 以上且 100nm 以下，或 1nm 以上且 10nm 以下。尤其是，將具有尺寸為 1nm 以上且 10nm 以下或 1nm 以上且 3nm 以下的微晶的奈米晶（nc：nanocrystal）的氧化物半導體膜稱為 nc-OS（nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體）膜。另外，例如在 nc-OS 膜的高解析度 TEM 影像中，有時觀察不到明確的晶界。

[0371] nc-OS 膜在微小區域（例如 1nm 以上且 10nm

以下的區域，特別是 1nm 以上且 3nm 以下的區域）中其原子排列具有週期性。另外，nc-OS 膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，有時 nc-OS 膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由利用使用其束徑比結晶部大的 X 射線的 XRD 裝置的 out-of-plane 法對 nc-OS 膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在對 nc-OS 膜進行使用其束徑比結晶部大（例如，50nm 以上）的電子射線的電子繞射（選區電子繞射）時，觀察到類似光暈圖案的繞射圖案。另一方面，在對 nc-OS 膜進行使用其束徑近於結晶部或者比結晶部小的電子射線的奈米束電子繞射時，觀察到斑點。另外，在 nc-OS 膜的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的（環狀的）亮度高的區域。而且，在 nc-OS 膜的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點（參照圖 28B）。

[0372] nc-OS 膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此，nc-OS 膜的缺陷態密度比非晶氧化物半導體膜低。但是，nc-OS 膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS 膜的缺陷態密度比 CAAC-OS 膜高。

[0373] 接著，對非晶氧化物半導體膜進行說明。

[0374] 非晶氧化物半導體膜是具有無序的原子排列並不具有結晶部的氧化物半導體膜。其一個例子為具有如

石英那樣的無定形態的氧化物半導體膜。

[0375] 在非晶氧化物半導體膜的高解析度 TEM 影像中，觀察不到結晶部。

[0376] 使用 XRD 裝置對非晶氧化物半導體膜進行結構分析。當利用 out-of-plane 法分析時，檢測不到表示結晶面的峰值。另外，在非晶氧化物半導體層膜的電子繞射圖案中，觀察到光暈圖案。另外，在非晶氧化物半導體膜的奈米束電子繞射圖案中，觀察不到斑點，而觀察到光暈圖案。

[0377] 非晶氧化物半導體膜是以高濃度包含氫等雜質的氧化物半導體膜。此外，非晶氧化物半導體膜是缺陷態密度高的氧化物半導體膜。

[0378] 雜質濃度高且缺陷態密度高的氧化物半導體膜是載子陷阱或載子發生源多的氧化物半導體膜。

[0379] 因此，有時非晶氧化物半導體膜與 nc-OS 膜相比，載子密度更高。由此，使用非晶氧化物半導體膜的電晶體容易具有常開啟電特性。因此，有時可以適當地將非晶氧化物半導體膜用於需要常開啟電特性的電晶體。非晶氧化物半導體膜具有高的缺陷態密度，因此有時具有多載子陷阱。因此，與使用 CAAC-OS 膜或 nc-OS 膜的電晶體相比，使用非晶氧化物半導體膜的電晶體的電特性變動大，而成為可靠性低的電晶體。

[0380] 此外，氧化物半導體膜有時具有呈現 nc-OS 膜與非晶氧化物半導體膜之間的物性的結構。將具有這種

結構的氧化物半導體膜特別稱為 amorphous-like 氧化物半導體（amorphous-like OS：amorphous-like Oxide Semiconductor）膜。

[0381] 在 amorphous-like OS 膜的高解析度 TEM 影像中，有時觀察到空洞（也稱為空隙）。此外，在 amorphous-like OS 膜的高解析度 TEM 影像中，有明確地確認到結晶部的區域及確認不到結晶部的區域。amorphous-like OS 膜有時因 TEM 觀察時的微量的電子照射而產生晶化，由此觀察到結晶部的生長。另一方面，在良好的 nc-OS 膜中，幾乎觀察不到因 TEM 觀察時的微量的電子照射而產生晶化。

[0382] 此外，amorphous-like OS 膜及 nc-OS 膜的結晶部的尺寸的測量可以使用高解析度 TEM 影像進行。例如， InGaZnO_4 結晶具有層狀結構，在 In-O 層之間具有兩個 Ga-Zn-O 層。 InGaZnO_4 結晶的單位晶格具有三個 In-O 層和六個 Ga-Zn-O 層的一共九個層在 c 軸方向上重疊為層狀的結構。因此，這些彼此相鄰的層之間的間隔與（009）面的晶格表面間隔（也稱為 d 值）大致相等，從結晶結構分析求出其值，即 0.29nm。因此，著眼於高解析度 TEM 影像的晶格條紋，在晶格條紋的間隔為 0.28nm 以上且 0.30nm 以下的區域中，每個晶格條紋都被認為是對應於 InGaZnO_4 結晶的 a-b 面。觀察到其晶格條紋的區域的最大長度為 amorphous-like OS 膜及 nc-OS 膜的結晶部的尺寸。注意，對其尺寸為 0.8nm 以上的結晶部選擇性

地進行評價。

[0383] 圖 35 是根據高解析度 TEM 影像調查的 amorphous-like OS 膜及 nc-OS 膜的結晶部（20 個點至 40 個點）的平均尺寸的變化的例子。由圖 35 可知隨著電子的累積照射量的增加而 amorphous-like OS 膜的結晶部增大。明確而言，可知在利用 TEM 的觀察初期為 1.2nm 左右的結晶部在累積照射量為 $4.2 \times 10^8 \text{e}^-/\text{nm}^2$ 時生長到 2.6nm 左右。另一方面，可知在電子照射開始時至電子的累積照射量為 $4.2 \times 10^8 \text{e}^-/\text{nm}^2$ 的範圍內優質的 nc-OS 膜的結晶部的尺寸無論電子的累積照射量如何都沒有變化。

[0384] 此外，在對圖 35 所示的 amorphous-like OS 膜及 nc-OS 膜的結晶部的尺寸的變化進行線性近似，並將其外推至電子的累積照射量 $0 \text{e}^-/\text{nm}^2$ 的情況下，結晶部的平均尺寸取正值。由此可知，在利用 TEM 的觀察之前就存在 amorphous-like OS 膜及 nc-OS 膜的結晶部。

[0385] 注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和 CAAC-OS 膜中的兩種以上的疊層膜。

[0386] 當氧化物半導體膜具有多個結構時，有時可以藉由利用奈米束電子繞射來進行結構分析。

[0387] 圖 28C 示出一種透過電子繞射測量裝置，包括：電子槍室 70；電子槍室 70 下的光學系統 72；光學系統 72 下的樣本室 74；樣本室 74 下的光學系統 76；光學系統 76 下的觀察室 80；設置在觀察室 80 的拍攝裝置

78；以及觀察室 80 下的膠片室 82。以朝向觀察室 80 的內部的方式設置拍攝裝置 78。另外，該透過電子繞射測量裝置也可以不包括膠片室 82。

[0388] 此外，圖 28D 示出圖 28C 所示的透過電子繞射測量裝置內部的結構。在透過電子繞射測量裝置內部，從設置在電子槍室 70 中的電子槍發射的電子藉由光學系統 72 照射到配置在樣本室 74 中的物質 88。穿過物質 88 的電子藉由光學系統 76 入射到設置在觀察室 80 內部的螢光板 92 中。在螢光板 92 中，藉由呈現對應於所入射的電子的強度的圖案，可以測量透過電子繞射圖案。

[0389] 因為拍攝裝置 78 被設置為朝向螢光板 92，所以可以拍攝呈現在螢光板 92 的圖案。穿過拍攝裝置 78 的透鏡的中間部及螢光板 92 的中間部的直線和螢光板 92 的頂面所形成的角度例如為 15° 以上且 80° 以下， 30° 以上且 75° 以下或 45° 以上且 70° 以下。該角度越小，由拍攝裝置 78 拍攝的透過電子繞射圖案的應變越大。但是，如果預先知道該角度，則能夠校正所得到的透過電子繞射圖案的應變。另外，有時也可以將拍攝裝置 78 設置在膠片室 82 中。例如，也可以以與電子 84 的入射方向相對的方式將拍攝裝置 78 設置在膠片室 82 中。在此情況下，可以從螢光板 92 的背面拍攝應變少的透過電子繞射圖案。

[0390] 在樣本室 74 內設置有用來固定樣本的物質 88 的支架。支架具有使穿過物質 88 的電子透過的結構。例如，支架也可以具有在 X 軸、Y 軸、Z 軸等方向上移動物

質 88 的功能。作為支架的移動功能例如具有在 1nm 以上且 10nm 以下、5nm 以上且 50nm 以下、10nm 以上且 100nm 以下、50nm 以上且 500nm 以下、100nm 以上且 1 μ m 以下等範圍內移動的精確度，即可。至於這些範圍，根據物質 88 的結構設定最適合的範圍，即可。

[0391] 接著，說明使用上述透過電子繞射測量裝置測量物質的透過電子繞射圖案的方法。

[0392] 例如，如圖 28D 所示，藉由改變作為奈米束的電子 84 對物質的照射位置（掃描），可以確認到物質的結構逐漸地產生變化的樣子。此時，如果物質 88 是 CAAC-OS 膜，則可以觀察到圖 28A 所示的繞射圖案。或者，如果物質 88 是 nc-OS 膜，則可以觀察到圖 28B 所示的繞射圖案。

[0393] 即使物質 88 是 CAAC-OS 膜，也有時部分地觀察到與 nc-OS 膜等同樣的繞射圖案。因此，有時可以以在一定的範圍中觀察到 CAAC-OS 膜的繞射圖案的區域的比例（也稱為 CAAC 化率）表示 CAAC-OS 膜的優劣。例如，優良的 CAAC-OS 膜的 CAAC 化率為 50%以上，較佳為 80%以上，更佳為 90%以上，進一步佳為 95%以上。另外，將觀察到與 CAAC-OS 膜不同的繞射圖案的區域的比例表示為非 CAAC 化率。

[0394] 作為一個例子，至於具有剛進行成膜之後（表示為 as-sputtered）的 CAAC-OS 膜或在包含氧的氛圍中以 450℃ 進行加熱處理之後的 CAAC-OS 膜的各樣本的

頂面，一邊進行掃描一邊得到透過電子繞射圖案。在此，一邊以 5nm/秒鐘的速度進行掃描 60 秒鐘一邊觀察繞射圖案，且每隔 0.5 秒將觀察到的繞射圖案轉換為靜態影像，從而導出 CAAC 化率。注意，作為電子線使用束徑為 1nm 的奈米束電子線。另外，對六個樣本進行同樣的測量。而且，在算出 CAAC 化率時利用六個樣本中的平均值。

[0395] 圖 29A 示出各樣本的 CAAC 化率。剛進行成膜之後的 CAAC-OS 膜的 CAAC 化率為 75.7%（非 CAAC 化率為 24.3%）。此外，進行 450℃ 的加熱處理之後的 CAAC-OS 膜的 CAAC 化率為 85.3%（非 CAAC 化率為 14.7%）。由此可知，與剛進行成膜之後相比，450℃ 的加熱處理之後的 CAAC 化率較高。也就是說，可以知道藉由高溫（例如 400℃ 以上）下的加熱處理，降低非 CAAC 化率（提高 CAAC 化率）。此外，還可以知道在進行低於 500℃ 的加熱處理時也可以得到具有高 CAAC 化率的 CAAC-OS 膜。

[0396] 在此，與 CAAC-OS 膜不同的繞射圖案的大部分是與 nc-OS 膜同樣的繞射圖案。此外，在測量區域中觀察不到非晶氧化物半導體膜。由此可知，藉由加熱處理，具有與 nc-OS 膜同樣的結構的區域受到相鄰的區域的結構的影響而重新排列，並被 CAAC 化。

[0397] 圖 29B 及圖 29C 是剛進行成膜之後及 450℃ 的加熱處理之後的 CAAC-OS 膜的高解析度平面 TEM 影像。藉由對圖 29B 和圖 29C 進行比較，可以知道 450℃ 的

加熱處理之後的 CAAC-OS 膜的性質更均勻。也就是說，可以知道藉由高溫的加熱處理提高 CAAC-OS 膜的性質。

[0398] 藉由採用這種測量方法，有時可以對具有多種結構的氧化物半導體膜進行結構分析。

[0399]

〈氧化物半導體膜及氧化物導電體膜〉

接著，參照圖 34 說明使用氧化物半導體形成的膜（以下稱為氧化物半導體膜（OS））及能夠用作像素電極 19b 的使用氧化物導電體形成的膜（以下稱為氧化物導電體膜（OC））的導電率的溫度依賴性。在圖 34 中，橫軸示出測定溫度（下橫軸表示 $1/T$ ，上橫軸表示 T ），縱軸示出導電率（ $1/\rho$ ）。另外，三角形示出氧化物半導體膜（OS）的測定結果，圓圈示出氧化物導電體膜（OC）的測定結果。

[0400] 以如下方法製造包含氧化物半導體膜（OS）的樣本：在玻璃基板上，藉由使用原子個數比為 In:Ga:Zn=1:1:1.2 的濺射靶材的濺射法形成厚度為 35nm 的 In-Ga-Zn 氧化物膜，藉由使用原子個數比為 In:Ga:Zn=1:4:5 的濺射靶材的濺射法形成厚度為 20nm 的 In-Ga-Zn 氧化物膜，在 450℃ 的氮氛圍下進行加熱處理之後，在 450℃ 的氮及氧的混合氣體氛圍下進行加熱處理，並且利用電漿 CVD 法形成氧氮化矽膜。

[0401] 此外，以如下方法製造包含氧化物導電體膜（OC）的樣本：在玻璃基板上，藉由使用原子個數比為

In:Ga:Zn=1:1:1 的濺射靶材的濺射法形成厚度為 100nm 的 In-Ga-Zn 氧化物膜，在 450℃ 的氮氛圍下進行加熱處理之後，在 450℃ 的氮及氧的混合氣體氛圍下進行加熱處理，並且利用電漿 CVD 法形成氮化矽膜。

[0402] 由圖 34 可知，氧化物導電體膜（OC）的導電率的溫度依賴性低於氧化物半導體膜（OS）的導電率的溫度依賴性。典型的是，80K 以上且 290K 以下的氧化物導電體膜（OC）的導電率的變化率低於±20%。或者，150K 以上且 250K 以下的導電率的變化率低於±10%。也就是說，氧化物導電體是簡併半導體，可以推測其導帶端與費米能階一致或大致一致。因此，可將氧化物導電體膜（OC）用於電阻元件、佈線、電極、像素電極、共用電極等。

[0403] 本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。

[0404]

實施方式 7

如在實施方式 2 中所述的那樣，使用氧化物半導體膜的電晶體可以將在關閉狀態的電流值（關態電流值）控制得低。因此，可以延長影像信號等電信號的保持時間，而可以延長寫入間隔。

[0405] 藉由使本實施方式的液晶顯示裝置應用關態電流值低的電晶體，可以使其成為至少可以以兩個驅動方法（模式）進行顯示的液晶顯示裝置。第一驅動模式是習

知的液晶顯示裝置的驅動方法，其中每一個圖框逐次改寫資料。第二驅動模式是在執行資料的寫入處理之後，停止資料的改寫的驅動方法。也就是說，第二驅動模式是減少了更新頻率的驅動模式。

[0406] 以第一驅動模式進行動態影像的顯示。當顯示靜態影像時，每一個圖框的影像資料沒有變化，所以不需要在每一個圖框中進行資料的改寫。由此，當顯示靜態影像時，藉由以第二驅動模式使液晶顯示裝置進行工作，可以去除畫面的閃爍，同時可以減少耗電量。

[0407] 另外，被應用於本實施方式的液晶顯示裝置的液晶元件包括面積大的電容元件，並且儲存在電容元件的電荷容量大。因此，能夠延長保持像素電極的電位的時間，可以應用減少更新頻率的驅動模式。並且，即使在液晶顯示裝置中應用減少更新頻率的驅動模式的情況下，也能夠長期間地抑制施加到液晶層的電壓的變化，從而可以進一步防止使用者發覺影像的閃爍。因此，可以實現低耗電量化和顯示品質的提高。

[0408] 在此，對減少更新頻率的效果進行說明。

[0409] 眼睛疲勞大致分為神經疲勞和肌肉疲勞的兩種。神經疲勞是：由於長時間一直觀看液晶顯示裝置的發光、閃爍螢幕，使得該亮光刺激視網膜、視神經、腦子而引起的。肌肉疲勞是：由於過度使用在調節焦點時使用的睫狀肌而引起的。

[0410] 圖 30A 示出習知的液晶顯示裝置的顯示的示

意圖。如圖 30A 所示，在習知的液晶顯示裝置的顯示中，進行每秒 60 次的影像改寫。長時間一直觀看這種螢幕，恐怕會刺激使用者的視網膜、視神經、腦子而引起眼睛疲勞。

[0411] 在本發明的一個方式中，將關態電流極低的電晶體，例如使用氧化物半導體的電晶體應用於液晶顯示裝置的像素部。另外，液晶元件包括面積大的電容元件。由此能夠抑制儲存在電容元件的電荷洩漏，所以即使減少圖框頻率，也能夠維持液晶顯示裝置的亮度。

[0412] 也就是說，如圖 30B 所示，例如可以進行每 5 秒鐘 1 次的影像改寫，由此可以盡可能地看到相同的影像，這使得使用者所看到的影像閃爍減少。由此，可以減少對使用者的視網膜、視神經、腦子的刺激而減輕神經疲勞。

[0413] 根據本發明的一個方式，可以提供一種對眼睛刺激少的液晶顯示裝置。

[0414] 本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。

[0415]

實施方式 8

在本實施方式中，對應用本發明的一個方式的顯示裝置的電子裝置的結構例子進行說明。另外，在本實施方式中，參照圖 31 對應用本發明的一個方式的顯示裝置的顯示模組進行說明。

[0416] 圖 31 所示的顯示模組 8000 在上蓋 8001 與下蓋 8002 之間包括連接於 FPC8003 的觸控面板 8004、連接於 FPC8005 的顯示面板 8006、背光單元 8007、框架 8009、印刷線路板 8010、電池 8011。另外，有時不設置背光單元 8007、電池 8011、觸控面板 8004 等。

[0417] 本發明的一個方式的顯示裝置例如可以用於顯示面板 8006。

[0418] 上蓋 8001 及下蓋 8002 根據觸控面板 8004 及顯示面板 8006 的尺寸可以適當地改變形狀或尺寸。

[0419] 觸控面板 8004 能夠是電阻膜式觸控面板或靜電容量式觸控面板，並且能夠被形成為與顯示面板 8006 重疊。此外，也可以使顯示面板 8006 的反基板（密封基板）具有觸控面板的功能。或者，也可以在顯示面板 8006 的各像素內設置光感測器，而用作光學觸控面板。或者，也可以在顯示面板 8006 的各像素內設置觸摸感測器用電極，而用作電容量式觸控面板。

[0420] 背光單元 8007 包括光源 8008。光源 8008 也可以設置在背光單元 8007 的端部，並使用光擴散板。

[0421] 框架 8009 具有保護顯示面板 8006 的功能以及用來遮斷因印刷線路板 8010 的工作而產生的電磁波的電磁屏蔽的功能。此外，框架 8009 也可以具有作為散熱板的功能。

[0422] 印刷線路板 8010 包括電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供

應電力的電源，既可以使用外部的商業電源，又可以使用另行設置的電池 8011 的電源。當使用商用電源時，可以省略電池 8011。

[0423] 此外，在顯示模組 8000 中還可以設置偏光板、相位差板、稜鏡片等構件。

[0424] 圖 32A 至圖 32D 是包括本發明的一個方式的顯示裝置的電子裝置的外觀圖。

[0425] 作為電子裝置，例如可以舉出電視機（也稱為電視或電視接收機）、用於電腦等的顯示器、數位相機、數位攝影機等影像拍攝裝置、數位相框、行動電話機（也稱為行動電話、行動電話裝置）、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、彈珠機（pachinko machine）等大型遊戲機等。

[0426] 圖 32A 示出可攜式資訊終端，其包括主體 1001、外殼 1002、顯示部 1003a 和顯示部 1003b 等。顯示部 1003b 是觸控面板，藉由觸摸顯示在顯示部 1003b 上的鍵盤按鈕 1004，可以操作螢幕且輸入文字。當然，也可以採用顯示部 1003a 是觸控面板的結構。藉由將上述實施方式所示的電晶體用作切換元件製造液晶面板或有機發光面板，並將其用於顯示部 1003a、顯示部 1003b，可以實現可靠性高的可攜式資訊終端。

[0427] 圖 32A 所示的可攜式資訊終端可以具有如下功能：顯示各種資訊（靜止影像、動態影像、文字影像等）；將日曆、日期或時刻等顯示在顯示部上；對顯示在

顯示部上的資訊進行操作或編輯；以及利用各種軟體（程式）控制處理；等。另外，也可以採用在外殼的背面或側面具備外部連接端子（耳機端子、USB 端子等）、儲存介質插入部等的結構。

[0428] 另外，圖 32A 所示的可攜式資訊終端可以採用以無線方式發送且接收資訊的結構。還可以採用以無線方式從電子書籍伺服器購買所希望的書籍資料等並下載的結構。

[0429] 圖 32B 示出可攜式音樂播放機，其中主體 1021 包括顯示部 1023、用來戴在耳朵上的固定部 1022、揚聲器、操作按鈕 1024 以及外部儲存槽 1025 等。藉由將上述實施方式所示的電晶體用作切換元件製造液晶面板或有機發光面板，並將其用於顯示部 1023，可以實現可靠性高的可攜式音樂播放機。

[0430] 另外，當對圖 32B 所示的可攜式音樂播放機添加天線、麥克風功能及無線功能且與行動電話一起使用時，可以在開車的同時進行無線免提通話。

[0431] 圖 32C 示出行動電話，由外殼 1030 及外殼 1031 的兩個外殼構成。外殼 1031 具備顯示面板 1032、揚聲器 1033、麥克風 1034、指向裝置 1036、攝像頭 1037、外部連接端子 1038 等。另外，外殼 1030 具備進行行動電話的充電的太陽能電池 1040、外部儲存槽 1041 等。另外，天線內置於外殼 1031 內部。藉由將上述實施方式所示的電晶體用於顯示面板 1032，可以實現可靠性高的行

動電話。

[0432] 另外，顯示面板 1032 具備觸控面板，在圖 32C 中，使用虛線示出作為影像被顯示出來的多個操作鍵 1035。另外，還安裝有用來將由太陽能電池 1040 輸出的電壓升壓到各電路所需的電壓的升壓電路。

[0433] 顯示面板 1032 根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板 1032 同一面上設置有攝像頭 1037，所以可以實現視頻電話。揚聲器 1033 及麥克風 1034 不侷限於音訊通話，還可以進行視頻通話、錄音、再生等。再者，外殼 1030 和外殼 1031 滑動而可以從如圖 32C 那樣的展開狀態變成為重疊狀態，所以可以實現便於攜帶的小型化。

[0434] 外部連接端子 1038 可以與 AC 轉接器及各種電纜如 USB 電纜等連接，由此可以進行充電及與個人電腦等的資料通訊。另外，藉由將儲存介質插入外部儲存槽 1041，可以對應於更大量資料的保存及移動。

[0435] 另外，除了上述功能之外，還可以具有紅外線通信功能、電視接收功能等。

[0436] 圖 32D 示出電視機的一個例子。在電視機 1050 中，在外殼 1051 中組裝有顯示部 1053。可以用顯示部 1053 顯示影像。此外，將 CPU 內置於支撐外殼 1051 的支架 1055。藉由將上述實施方式所示的電晶體用於顯示部 1053 及 CPU，可以實現可靠性高的電視機 1050。

[0437] 可以藉由外殼 1051 所具備的操作開關或另行

提供的遙控器進行電視機 1050 的操作。此外，也可以採用在遙控器中設置顯示從該遙控器輸出的資訊的顯示部的結構。

[0438] 另外，電視機 1050 採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，可以進行單向（從發送者到接收者）或雙向（發送者和接收者之間或接收者之間等）的資訊通訊。

[0439] 另外，電視機 1050 具備外部連接端子 1054、儲存介質再現錄影部 1052、外部儲存槽。外部連接端子 1054 可以與各種電纜如 USB 電纜等連接，由此可以進行與個人電腦等的資料通訊。藉由將盤狀儲存介質插入儲存介質再現錄影部 1052 中，可以進行對儲存在儲存介質中的資料的讀出以及對儲存介質的寫入。另外，也可以將插入外部儲存槽中的外部記憶體 1056 所儲存的影像或影像等顯示在顯示部 1053 上。

[0440] 在上述實施方式所示的電晶體的關態洩漏電流極低的情況下，藉由將該電晶體應用於外部記憶體 1056 或 CPU，可以提供耗電量充分降低的高可靠性電視機 1050。

[0441] 本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。

【符號說明】

[0442]

10：電晶體

10a：電晶體

10b：電晶體

11：基板

12：導電膜

13：導電膜

14：閘極絕緣膜

15：氮化物絕緣膜

16：氧化物絕緣膜

17：氧化物絕緣膜

18：氧化物半導體膜

19a：氧化物半導體膜

19b：像素電極

19c：氧化物半導體膜

19d：膜

19f：氧化物半導體膜

19g：氧化物半導體膜

20：導電膜

21a：導電膜

21b：導電膜

21b_1：區域

21b_2：區域

21c：公用線

- 21d：導電膜
- 21e：導電膜
- 21f：導電膜
- 21g：導電膜
- 21h：導電膜
- 21i：導電膜
- 22：氧化物絕緣膜
- 23：氧化物絕緣膜
- 24：氧化物絕緣膜
- 25：氧化物絕緣膜
- 26：氮化物絕緣膜
- 27：氮化物絕緣膜
- 28：導電膜
- 29：共用電極
- 29a：共用電極
- 29a_1：區域
- 29a_2：區域
- 29b：導電膜
- 29c：導電膜
- 29d：導電膜
- 30：無機絕緣膜
- 30a：無機絕緣膜
- 31：有機絕緣膜
- 31a：有機絕緣膜

31b：有機絕緣膜
31c：有機絕緣膜
33：配向膜
37a：多層膜
37b：多層膜
38a：多層膜
38b：多層膜
39a：氧化物半導體膜
39b：氧化物半導體膜
40：開口部
41：開口部
41a：開口部
42：開口部
49a：氧化物半導體膜
49b：氧化物半導體膜
70：電子槍室
72：光學系統
74：樣本室
76：光學系統
78：拍攝裝置
80：觀察室
82：膠片室
84：電子
88：物質

92：螢光板
101：像素部
102：電晶體
102a：晶體管
102b：晶體管
102c：晶體管
103：像素
103a：像素
103b：像素
103c：像素
104：掃描線驅動電路
105：電容元件
105a：電容元件
105b：電容元件
105c：電容元件
106：信號線驅動電路
107：掃描線
109：信號線
115：電容線
121：液晶元件
131：發光元件
133：電晶體
135：電晶體
137：佈線

139：佈線

141：佈線

320：液晶層

322：液晶元件

322a：液晶元件

342：基板

344：遮光膜

346：彩色膜

348：絕緣膜

350：導電膜

352：配向膜

1001：主體

1002：外殼

1003a：顯示部

1003b：顯示部

1004：鍵盤按鈕

1021：主體

1022：固定部

1023：顯示部

1024：操作按鈕

1025：外部儲存槽

1030：外殼

1031：外殼

1032：顯示面板

- 1033：揚聲器
- 1034：麥克風
- 1035：操作鍵
- 1036：指向裝置
- 1037：攝像頭
- 1038：外部連接端子
- 1040：太陽能電池
- 1041：外部儲存槽
- 1050：電視機
- 1051：外殼
- 1052：儲存介質再現錄影部
- 1053：顯示部
- 1054：外部連接端子
- 1055：支架
- 1056：外部記憶體
- 8000：顯示模組
- 8001：上蓋
- 8002：下蓋
- 8003：FPC
- 8004：觸控面板
- 8005：FPC
- 8006：顯示面板
- 8007：背光單元
- 8008：光源

8009： 框 架

8010： 印 刷 線 路 板

8011： 電 池

申請專利範圍

1. 一種顯示裝置，包括：

第一基板上的電晶體；

該電晶體上的無機絕緣膜；

位於該無機絕緣膜上且與該無機絕緣膜接觸的有機絕緣膜；以及

位於該無機絕緣膜上且與該無機絕緣膜接觸的像素電極，該像素電極與該電晶體電連接，

其中，該電晶體包括：

該第一基板上的閘極電極；

該閘極電極上的氧化物半導體膜；以及

該閘極電極與該氧化物半導體膜之間的閘極絕緣膜，

該氧化物半導體膜的頂面與該無機絕緣膜接觸，

該有機絕緣膜隔著該無機絕緣膜與該氧化物半導體膜重疊，

並且，該閘極電極的端部位於該有機絕緣膜的端部的外側。

2. 根據申請專利範圍第 1 項之顯示裝置，還包括：

與該第一基板重疊的第二基板；以及

該有機絕緣膜與該第二基板之間的液晶層，

其中在該第一基板與該第二基板之間有該電晶體及該有機絕緣膜。

3. 根據申請專利範圍第 1 項之顯示裝置，還包括：

與該第一基板重疊的第二基板；以及
 該像素電極與該第二基板之間的液晶層，
 其中在該第一基板與該第二基板之間有該電晶體及該
 有機絕緣膜，
 並且在該有機絕緣膜與該第二基板之間沒有該液晶
 層。

4. 根據申請專利範圍第 1 項之顯示裝置，其中該有
 機絕緣膜的厚度為 500nm 以上且 10 μ m 以下。

5. 根據申請專利範圍第 1 項之顯示裝置，其中該無
 機絕緣膜包括與該氧化物半導體膜的該頂面接觸的氧化物
 絕緣膜及位於該氧化物絕緣膜上且與該氧化物絕緣膜接觸
 的氮化物絕緣膜。

6. 根據申請專利範圍第 1 項之顯示裝置，其中在平
 面形狀上，該有機絕緣膜完全與該氧化物半導體膜重疊。

7. 一種顯示裝置，包括：
 第一基板上的電晶體；
 該電晶體上的無機絕緣膜；
 位於該無機絕緣膜上且與該無機絕緣膜接觸的有機絕
 緣膜；

與該電晶體電連接的像素電極；以及
 與該電晶體電連接的電容元件，
 其中，該電晶體包括：

該第一基板上的閘極電極；
 該閘極電極上的氧化物半導體膜；以及

該閘極電極與該氧化物半導體膜之間的閘極絕緣膜，

該氧化物半導體膜的頂面與該無機絕緣膜接觸，

該有機絕緣膜隔著該無機絕緣膜與該氧化物半導體膜重疊，

該閘極電極的端部位於該有機絕緣膜的端部的外側，

該電容元件包括該像素電極、該無機絕緣膜以及金屬氧化物膜，

該像素電極包括具有透光性的導電材料，且隔著該無機絕緣膜與該金屬氧化物膜重疊，

並且，該金屬氧化物膜包含與該氧化物半導體膜相同的金屬元素，且該金屬氧化物膜的頂面與該無機絕緣膜接觸。

8. 根據申請專利範圍第 7 項之顯示裝置，還包括：

與該第一基板重疊的第二基板；以及

該有機絕緣膜與該第二基板之間的液晶層，

其中在該第一基板與該第二基板之間有該電晶體及該有機絕緣膜。

9. 根據申請專利範圍第 7 項之顯示裝置，還包括：

與該第一基板重疊的第二基板；以及

該像素電極與該第二基板之間的液晶層，

其中在該第一基板與該第二基板之間有該電晶體及該有機絕緣膜，

並且在該有機絕緣膜與該第二基板之間沒有該液晶

層。

10. 根據申請專利範圍第 7 項之顯示裝置，其中該有機絕緣膜的厚度為 500nm 以上且 10 μ m 以下。

11. 根據申請專利範圍第 7 項之顯示裝置，其中該無機絕緣膜包括與該氧化物半導體膜的該頂面接觸的氧化物絕緣膜及位於該氧化物絕緣膜上且與該氧化物絕緣膜接觸的氮化物絕緣膜。

12. 根據申請專利範圍第 7 項之顯示裝置，其中在平面形狀上，該有機絕緣膜完全與該氧化物半導體膜重疊。

13. 根據申請專利範圍第 7 項之顯示裝置，還包括：
與該氧化物半導體膜接觸的一對電極，
其中該一對電極中的一個與該像素電極電連接。

14. 一種顯示裝置，包括：

第一基板上的電晶體；

該電晶體上的無機絕緣膜；

位於該無機絕緣膜上且與該無機絕緣膜接觸的有機絕緣膜；

與該電晶體電連接的像素電極；以及

與該電晶體電連接的電容元件，

其中，該電晶體包括：

該第一基板上的閘極電極；

該閘極電極上的氧化物半導體膜；以及

該閘極電極與該氧化物半導體膜之間的閘極絕緣膜，

該氧化物半導體膜的頂面與該無機絕緣膜接觸，

該有機絕緣膜隔著該無機絕緣膜與該氧化物半導體膜重疊，

該閘極電極的端部位於該有機絕緣膜的端部的外側，

該電容元件包括該像素電極、該無機絕緣膜以及具有透光性的導電膜，

該像素電極位於該閘極絕緣膜上，並包含與該氧化物半導體膜相同的金屬元素，

並且，該具有透光性的導電膜隔著該無機絕緣膜與該像素電極重疊，且該具有透光性的導電膜被用作共用電極。

15. 根據申請專利範圍第 14 項之顯示裝置，還包括：

與該第一基板重疊的第二基板；以及

該有機絕緣膜與該第二基板之間的液晶層，

其中在該第一基板與該第二基板之間有該電晶體及該有機絕緣膜。

16. 根據申請專利範圍第 14 項之顯示裝置，還包括：

與該第一基板重疊的第二基板；以及

該像素電極與該第二基板之間的液晶層，

其中在該第一基板與該第二基板之間有該電晶體及該有機絕緣膜，

並且在該有機絕緣膜與該第二基板之間沒有該液晶

層。

17. 根據申請專利範圍第 14 項之顯示裝置，其中該有機絕緣膜的厚度為 500nm 以上且 10 μ m 以下。

18. 根據申請專利範圍第 14 項之顯示裝置，其中該無機絕緣膜包括與該氧化物半導體膜的該頂面接觸的氧化物絕緣膜及位於該氧化物絕緣膜上且與該氧化物絕緣膜接觸的氮化物絕緣膜。

19. 根據申請專利範圍第 14 項之顯示裝置，其中在平面形狀上，該有機絕緣膜完全與該氧化物半導體膜重疊。

20. 根據申請專利範圍第 14 項之顯示裝置，還包括：

與該氧化物半導體膜接觸的一對電極，

其中該一對電極中的一個與該像素電極電連接。

圖式

圖 1A




圖 1C




圖 1B




圖 1D




圖 1E




圖 2A




圖 2B




圖 3A




圖 3B




圖 3C




圖 4




图 5




圖 6




圖 7




圖 9




圖 10A




圖 10B




圖 10C




圖 10D




圖 11A




圖 11B




圖 11C





圖 11D








圖 13




圖 14A




圖 14B




圖 15




圖 16




圖 17




圖 18




圖 19




圖 20




圖 21A




圖 21B




圖 21C




圖 22A




圖 22B




圖 22C




圖 23








圖 24









圖 27A




圖 27B




圖 27C






圖 28A



CAAC-OS

圖 28B



nc-OS

圖 28C




圖 28D




圖 29A






圖 29B



As成膜後

圖 29C



450 °C 加熱處理後

圖 30A




圖 30B




圖 31




圖 32A




圖 32B




圖 32C




圖 32D




圖 33




圖 34




圖 35

