

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2024年12月12日(12.12.2024)




(10) 国際公開番号

WO 2024/252560 A1

- (51) 国際特許分類:
H05K 3/46 (2006.01) *H05K 3/00* (2006.01) Toshiaki); 〒1058518 東京都港区芝大門一丁目
1 3 番 9 号 株式会社レゾナック内 Tokyo (JP).
- (21) 国際出願番号: PCT/JP2023/021163 (74) 代理人: 長谷川 芳樹, 外(HASEGAWA Yoshiaki
et al.); 〒1000005 東京都千代田区丸の内二
(22) 国際出願日: 2023年6月7日(07.06.2023) 丁目 1 番 1 号丸の内 M Y P L A Z A
(25) 国際出願の言語: 日本語 (明治安田生命ビル) 9 階 創英国際特
(26) 国際公開の言語: 日本語 許法律事務所 Tokyo (JP).
- (71) 出願人: 株式会社レゾナック (RESONAC
CORPORATION) [JP/JP]; 〒1057325 東京都港
区東新橋一丁目 9 番 1 号 Tokyo (JP). (81) 指定国(表示のない限り、全ての種類の国内保
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA,
BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN,
CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC,
EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR,
HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG,
KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU,
- (72) 発明者: 乃万 裕一(NOMA Hirokazu); 〒1058518
東京都港区芝大門一丁目 1 3 番 9 号 株式会社レ
ゾナック内 Tokyo (JP). 白坂 敏明(SHIRASAKA

(54) Title: METHOD FOR MANUFACTURING MULTILAYER SUBSTRATE, AND SEMICONDUCTOR DEVICE

(54) 発明の名称: 多層基板の製造方法、及び、半導体装置



(57) Abstract: In one example of this method for manufacturing a package substrate, a first substrate 30 having a cured insulating layer, a second substrate 40 having a cured insulating layer, a third substrate 50 having a cured insulating layer, and a fourth substrate 60 having a cured insulating layer are prepared. A semi-cured bonding body 70 (prepreg) is sandwiched and laminated between the first substrate 30 and the second substrate 40, and then the same is cured to form a first laminated substrate 100. Similarly, a semi-cured bonding body 80 is sandwiched and laminated between the third

LY, MA, MD, MG, MK, MN, MU, MW, MX, MY,
MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL,
PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK,
SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, CV, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

一 国際調査報告 (条約第21条(3))

substrate 50 and the fourth substrate 60, and then the same is cured to form a second laminated substrate 110. Thereafter, a semi-cured bonding body 90 is sandwiched and laminated between the first laminated substrate 100 and the second laminated substrate 110, and then the same is cured to form a package substrate 1. According to this method, the steps can be shortened as compared with the case where layers are laminated one by one in order, and the shortening effect is prominent especially when the number of layers to be laminated is large.

(57) 要約：パッケージ基板の製造方法の一例として、硬化した絶縁層を有する第1基板30、硬化した絶縁層を有する第2基板40、硬化した絶縁層を有する第3基板50、及び、硬化した絶縁層を有する第4基板60を準備する。第1基板30と第2基板40との間に半硬化の接合体70（プリプレグ）を挟み込んで積層した後、硬化して第1積層基板100を作製する。同様に、第3基板50と第4基板60との間に半硬化の接合体80を挟み込んで積層した後、硬化して第2積層基板110を作製する。その後、第1積層基板100と第2積層基板110との間に半硬化の接合体90を挟み込んで積層した後、硬化してパッケージ基板1を作製する。この方法によれば、一層ずつ順に積層する場合に比べて工程を短縮でき、特に積層数が多い場合に短縮の効果が顕著である。

明 細 書

発明の名称：多層基板の製造方法、及び、半導体装置

技術分野

[0001] 本開示は、多層基板の製造方法に関し、特にパッケージ基板の製造方法に関する。

背景技術

[0002] 非特許文献1には、プリント配線板を一括して積層する方法が開示されている。この方法では、両面銅箔付きのコア基材をサブトラクティブ工法でエッチングし、エッチングされたコア基材をプリプレグを介して重ね合わせて加熱加圧することで積層板を形成している。その後、積層板に貫通孔を設け、貫通孔の壁面を銅めっき(スルーホールめっき)することで、上下層間の導通を確保する。このような方法は、例えば、マザーボードの作製などに用いられている。ただし、上記工法で基板を作製すると、貫通孔が基板の全層を貫通するため、一の層の中で平面方向に配線する際の制約となる。これを解決する目的で、マイクロビアと呼ばれる技術が開発されている。この技術では、基板の全層を貫通する孔を設ける代わりに、各絶縁層に孔を開けて上下層の間だけで導通を確保している（非特許文献2を参照）。また、絶縁フィルムを貼り付けた後にレーザ加工によってビアを開口し、セミアディティブ工法によって配線形成を繰り返すビルドアップ工法も知られている（非特許文献3を参照）。この方法によれば、一の層に多数の配線を形成することができる。

[0003] また、半導体製品の高性能化に伴い、パッケージ基板に必要とされる入出力の端子数は増加している。その一方で、一の配線に形成できる配線の本数には制約がある。そのため、パッケージ基板におけるビルドアップ層数を増加させる取り組みが行われおり、9層のビルドアップ層数を12層へと増やすことが検討されている（非特許文献4）。しかしながら、ビルドアップ工法は、絶縁層を一層ずつ順に積層しているため、積層数に比例して基板の作

製期間が延びる課題がある。これを解決する手段として、PALAP工法を用いた多層基板が開発されている（例えば、非特文献5、特許文献1及び2を参照）。この方法では、片面に銅パターンを形成した熱可塑性樹脂において銅パターンの反対側に孔を設け、導体粉末を注入した基板を複数準備する。そして、準備された複数の基板を一括積層することで、多層基板を作製している。

先行技術文献

特許文献

[0004] 特許文献1：特開2004-146694号公報

特許文献2：特開2011-187843号公報

非特許文献

[0005] 非特許文献1：雀部俊樹 著、「プリント配線板の歴史」、エレクトロニクス実装学会誌、Vol.16、No.6(2013)、pp.428-432

非特許文献2：上田弘孝 著、「携帯電話端末機における導電性接着剤の応用と技術課題」、エレクトロニクス実装学会誌、vol.9、No.3(2006)、pp.211-218

非特許文献3：Michio Horiuchi et al., “Metallization technologies on a smooth resin surface for the next generation of flip chip packaging”, Transactions of The Japan Institute of Electronics Packaging, vol.3, No.1(2010), pp.110-115

非特許文献4：FC-BGAサブストレート、ロードマップ、[online]、2022年、[令和5年4月27日検索]、インターネット<URL:<https://www.toppa.n.co.jp/electronics/package/fc-bga/>>

非特許文献5：矢崎芳太郎他 著、「固相拡散接合を適用したPALAP多層基板の開発」、デンソーテクニカルレビュー、vol.10、No.2(2005)、pp.85-89

発明の概要

発明が解決しようとする課題

[0006] 上述したようにビルドアップ工法では、絶縁層を一層ずつ順に積層していくため、積層数に比例して、基板を作製する期間が長期化してしまう。一方、PALAPのような一括積層工法の場合、各配線の間で位置ずれが生じることがある。そこで、各配線の位置ずれを抑制しつつ多層基板の作製を効率化できる工法の開発が望まれている。

[0007] 本開示は、各配線の位置ずれを抑制しつつ多層基板の作製を効率化できる多層基板の製造方法を提供することを目的とする。

課題を解決するための手段

[0008] [1] 本開示は、一側面として、多層基板の製造方法に関する。この多層基板の製造方法は、第1絶縁層と、第1絶縁層の第1面に設けられた第1配線と、第1絶縁層の第2面に設けられた第2配線と、第1絶縁層を貫通し第1配線及び第2配線を互いに接続する第1ビアとを有する第1基板を準備する工程と、第2絶縁層と、第2絶縁層の第1面に設けられた第3配線と、第2絶縁層の第2面に設けられた第4配線と、第2絶縁層を貫通し第3配線及び第4配線を互いに接続する第2ビアとを有する第2基板を準備する工程と、第3絶縁層と、第3絶縁層の第1面に設けられた第5配線と、第3絶縁層の第2面に設けられた第6配線と、第3絶縁層を貫通し第5配線及び第6配線を互いに接続する第3ビアとを有する第3基板を準備する工程と、第1接合材と、第1接合材を貫通する第1接続ビアとを有する第1接合体を準備する工程と、第2接合材と、第2接合材を貫通する第2接続ビアとを有する第2接合体を準備する工程と、第1接合体をその間に挟み込むように第1基板と第2基板とを積層して第1積層基板を作製する工程と、第3基板を含む第2積層基板を準備する工程と、第2接合体をその間に挟み込むように第1積層基板と第2積層基板とを積層して第3積層基板を作製する工程と、を備えている。

[0009] この多層基板の製造方法では、まず、第1接合体をその間に挟み込むように第1基板と第2基板とを積層して第1積層基板を作製すると共に、第3基

板を含む第2積層基板を準備している。そして、第2接合体をその間に挟み込むように第1積層基板と第2積層基板とを積層して多層基板である第3積層基板を作製している。この場合、積層数を倍々等で増やしていくことができるため、一層ずつ順に積層していく工法に比べて、多層基板を作製する期間を短くすることができる。一方、各積層板は、多数の基板を一括して積層するものではないため、各配線における位置ずれも生じづらい。よって、この多層基板の製造方法によれば、各配線の位置ずれを抑制しつつ多層基板の作製を効率化することができる。

[0010] [2] 上記[1]の多層基板の製造方法は、第4絶縁層と、第4絶縁層の第1面に設けられた第7配線と、第4絶縁層の第2面に設けられた第8配線と、第4絶縁層を貫通し第7配線及び第8配線を互いに接続する第4ビアとを有する第4基板を準備する工程と、第3接合材と、第3接合材を貫通する第3接続ビアとを有する第3接合体を準備する工程と、を更に備えることが好ましい。第2積層基板を準備する工程では、第3接合体をその間に挟み込むように第3基板と第4基板とを積層して第2積層基板を作製することが好ましい。この場合、少なくとも8層の配線を有する多層基板を作製する期間を更に短くすることができる。

[0011] [3] 上記[1]又は[2]の多層基板の製造方法において、第1絶縁層、第2絶縁層、第3絶縁層、及び第4絶縁層は、硬化された硬化性樹脂を含む絶縁層であることが好ましい。この場合、第1絶縁層、第2絶縁層、第3絶縁層、及び第4絶縁層は、その後の積層工程等における加熱によって溶融してしまうことがなく、各絶縁層上に設けられる配線の位置ずれも生じにくい。よって、この多層基板の製造方法によれば、各配線における位置ずれをより確実に抑制することができる。なお、ここでいう硬化性樹脂は、例えば、熱硬化性樹脂であってもよい。

[0012] [4] 上記[1]又は[2]の多層基板の製造方法において、第1絶縁層、第2絶縁層、第3絶縁層、及び第4絶縁層は、ガラス基板であってもよい。この場合、第1絶縁層、第2絶縁層、第3絶縁層、及び第4絶縁層は、そ

の後の積層工程等における加熱によって溶融してしまうことがなく、各絶縁層上に設けられる配線の位置ずれも生じにくい。よって、この多層基板の製造方法によれば、各配線における位置ずれをより確実に抑制することができる。

[0013] [5] 上記 [1] ～ [4] の何れかの多層基板の製造方法において、第1接合材は、第1積層基板を作製する前において、半硬化又は未硬化の硬化性樹脂を含む絶縁層であることが好ましく、第2接合材は、第3積層基板を作製する前において、半硬化又は未硬化の硬化性樹脂を含む絶縁層であることが好ましい。この場合、第1基板と第2基板との接合及び第1積層基板と第2積層基板との接合を確実に且つ容易に行うことができる。

[0014] [6] 上記 [1] ～ [5] の何れかの多層基板の製造方法において、第1ビア、第2ビア及び第1接続ビアのうち少なくとも1つのビアは、他のビアとは異なる平面方向における位置に設けられていてもよい。この場合、各配線における配線パターンの設計自由度を向上させることができる。

[0015] [7] 上記 [1] ～ [6] の何れかの多層基板の製造方法において、第1接続ビアは、第1ビア及び第2ビアとは異なる平面方向における位置に設けられていてもよい。この場合、各配線における配線パターンの設計自由度を向上させることができる。

[0016] [8] 上記 [1] ～ [7] の何れかの多層基板の製造方法は、第4接合材と、第4接合材を貫通する第4接続ビアとを有する第4接合体を準備する工程を更に備えてもよく、第3積層基板を作製する工程では、第2接合材をその間に挟み込むように第1積層基板と第2積層基板とを積層した第3積層基板を2つ作製してもよい。そして、第4接合材をその間に挟み込むように2つの第3積層基板を積層して第4積層基板を更に作製してもよい。この場合、12層や16層のような配線の層数がより多い多層基板を効率的に作製することができる。

[0017] [9] 上記 [1] ～ [8] の何れかの多層基板の製造方法は、多層基板の最外層に外部端子を形成する工程を更に備えてもよい。この場合、外部端子

を有する多層基板を作製することができる。

[0018] [10] 上記[1]～[9]の何れかの多層基板の製造方法において、作製される多層基板がパッケージ基板であることが好ましい。

[0019] [11] 上記[1]～[10]の何れかの多層基板の製造方法は、第1基板、第2基板、第3基板、及び第4基板のうち少なくとも1つの基板を、積層する前に、検査する工程を更に備えてもよい。この場合、不良の基板または不良率の高い基板を除いて良品の基板又は良品率の高い基板を次の工程に進めることで、全体として多層基板の良品率を向上させることができる。

[0020] [12] 上記[1]～[11]の何れかの多層基板の製造方法において、第1基板を準備する工程では、複数の第1基板が準備され、第2基板を準備する工程では、複数の第2基板が準備され、第1積層基板を作製する工程では、複数の第1積層基板が作製され、複数の第1基板のそれぞれ及び複数の第2基板のそれぞれは、複数の配線部を含む大判基板であってもよい。検査する工程では、複数の第1基板のそれぞれにおける各配線部が検査されると共に、複数の第2基板のそれぞれにおける各配線部が検査されてもよい。第1積層基板を作製する工程では、検査する工程での検査結果に基づいて複数の第1基板の各基板と複数の第2基板の各基板との組み合わせが選択されることが好ましい。これにより、不良の基板または不良率の高い基板を除いて良品の基板又は良品率の高い基板を次の工程に進めることで、全体として多層基板の良品率を更に向上させることができる。

[0021] [13] 上記[12]の多層基板の製造方法において、第1積層基板を作製する工程では、検査する工程で良品と判断された各配線部同士が重ね合わされるように選択が行われてもよい。この場合、多層基板の良品率を更に向上させることができる。

発明の効果

[0022] 本開示によれば、各配線の位置ずれを抑制しつつ多層基板の作製を効率化することができる。

図面の簡単な説明

[0023] [図1]図1は、本発明の一実施形態に係るパッケージ基板（多層基板）の断面構成の一例を示す断面図である。

[図2]図2の（a）及び（b）は、図1に示すパッケージ基板の製造方法を示す断面図である。

[図3]図3は、図1に示すパッケージ基板の製造方法を示す断面図であり、図2に示す工程の後に行われる工程を示す。

[図4]図4は、図2に示す工程の後に行われる別の例の工程を示す。

[図5]図5は、検査工程での結果を反映して貼り合わせる工程を説明するための図である。

[図6]図6は、検査工程での結果を反映して貼り合わせる工程を説明するための図である。

[図7]図7は、図5及び図6の貼り合わせる工程を説明するための斜視図である。

[図8]図8は、複数の基板がある場合において、検査工程での結果を反映せずにそのまま貼り合わせる工程を説明するための図である。

[図9]図9は、複数の基板がある場合において、検査工程での結果を反映して選択処理を行ってから貼り合わせる工程を説明するための図である。

発明を実施するための形態

[0024] 以下、図面を参照しながら本発明に係る実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一の符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。

[0025] 本明細書において「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。本明細書において「工程」との語は、独立した工程だけではなく、他の工程と明確に区別できない場合であってもその工程の所期の作用が達成されれば、本用語に含まれる。

[0026] 本明細書において「～」を用いて示された数値範囲は、「～」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。本明細書中に段階的に記載されている数値範囲において、ある段階の数値範囲の上限値又は下限値は、他の段階の数値範囲の上限値又は下限値に置き換えてもよい。本明細書中に記載されている数値範囲において、その数値範囲の上限値又は下限値は、実施例に示されている値に置き換えてもよい。

[0027] 図1は、本発明の一実施形態に係る製造方法によって製造されるパッケージ基板の一例を示す図である。図1に示すように、パッケージ基板1（多層基板、第3積層基板）は、8層の配線層を備えた基板である。パッケージ基板1は、第1配線層11、第2配線層12、第3配線層13、第4配線層14、第5配線層15、第6配線層16、第7配線層17、第8配線層18、第1絶縁層21、第2絶縁層22、第3絶縁層23、第4絶縁層24、第5絶縁層25、第6絶縁層26、及び、第7絶縁層27を有している。第1配線層11から第8配線層18の各配線層は、例えば、サブトラクティブ法やセミアディティブ法によって形成することができる。他の方法を用いてもよい。第1配線層11～第8配線層18は、例えば、銅等の金属から形成される。第1配線層11～第8配線層18の厚さは、例えば5 μ m～35 μ mであり、好ましくは、9 μ m～25 μ mである。

[0028] 第1絶縁層21から第7絶縁層27は、例えば、熱硬化性樹脂等の硬化性樹脂を含んで形成されており、パッケージ基板1の状態では硬化性樹脂の硬化物となっている。第1絶縁層21から第7絶縁層27は、ガラスクロスGを硬化性樹脂の中に含む構成であってもよいし、ガラスクロスGを含まない構成であってもよい。第1絶縁層21から第7絶縁層27は、例えば、プリプレグの硬化物である。第1絶縁層21から第7絶縁層27は、ガラス基板から形成されてもよい。このような第1絶縁層21から第7絶縁層27のそれぞれが、第1配線層11から第8配線層18のそれぞれの間に配置されることで、配線層間の絶縁性が確保されている。一方、第1絶縁層21から第7絶縁層27には、各絶縁層を貫通するビア（マイクロビア）が設けられて

もよく、このようなビアにより、配線層間において必要な導通は図れるように構成されている。このようなパッケージ基板 1 は、例えば、FC-BGA 用のパッケージ基板であってもよい。なお、図 1 に示すパッケージ基板 1 は、8 層の配線層（第 1 配線層 11 から第 8 配線層 18）を備えていたが、これに限られず、6 層の配線層を備えてもよく、12 層の配線層を備えてもよく、16 層の配線層を備えてもよく、24 層の配線層を備えてもよい。

[0029] 次に、図 2 及び図 3 を参照して、パッケージ基板 1 の製造方法について説明する。図 2 の（a）及び（b）は、図 1 に示すパッケージ基板の製造方法を示す断面図である。図 3 は、図 1 に示すパッケージ基板の製造方法を示す断面図であり、図 2 に示す工程の後に行われる工程を示す。この製造方法は、以下の工程 [A] ～工程 [J] を備えている。

[0030] 工程 A：第 1 絶縁層と、第 1 絶縁層の第 1 面に設けられた第 1 配線と、第 1 絶縁層の第 2 面に設けられた第 2 配線と、第 1 絶縁層を貫通し第 1 配線及び第 2 配線を互いに接続する第 1 ビアとを有する第 1 基板を準備する工程。

工程 B：第 2 絶縁層と、第 2 絶縁層の第 1 面に設けられた第 3 配線と、第 2 絶縁層の第 2 面に設けられた第 4 配線と、第 2 絶縁層を貫通し第 3 配線及び第 4 配線を互いに接続する第 2 ビアとを有する第 2 基板を準備する工程。

工程 C：第 3 絶縁層と、第 3 絶縁層の第 1 面に設けられた第 5 配線と、第 3 絶縁層の第 2 面に設けられた第 6 配線と、第 3 絶縁層を貫通し第 5 配線及び第 6 配線を互いに接続する第 3 ビアとを有する第 3 基板を準備する工程。

工程 D：第 4 絶縁層と、第 4 絶縁層の第 1 面に設けられた第 7 配線と、第 4 絶縁層の第 2 面に設けられた第 8 配線と、第 4 絶縁層を貫通し第 7 配線及び第 8 配線を互いに接続する第 4 ビアとを有する第 4 基板を準備する工程。

工程 E：第 1 接合材と、第 1 接合材を貫通する第 1 接続ビアとを有する第 1 接合体を準備する工程。

工程 F：第 3 接合材と、第 3 接合材を貫通する第 3 接続ビアとを有する第 3 接合体を準備する工程。

工程 G：第 2 接合材と、第 2 接合材を貫通する第 2 接続ビアとを有する第

2 接合体を準備する工程。

工程 H：第 1 接合体をその間に挟み込むように第 1 基板と第 2 基板とを積層して第 1 積層基板を作製する工程。

工程 I：第 3 接合体をその間に挟み込むように第 3 基板と第 4 基板とを積層して第 2 積層基板を作製する工程。

工程 J：第 2 接合体をその間に挟み込むように第 1 積層基板と第 2 積層基板とを積層して多層基板を作製する工程。

[0031] [工程 A]

工程 A では、図 2 の (a) に示すように、第 1 基板 30 を準備する。第 1 基板 30 は、絶縁層 31 (第 1 絶縁層) と、絶縁層 31 の第 1 面 31 a に設けられた配線層 32 (第 1 配線) と、絶縁層 31 の第 2 面 31 b に設けられた配線層 33 (第 2 配線) と、絶縁層 31 を貫通し、配線層 32 及び配線層 33 を互いに接続するビア 34 (第 1 ビア) と、を有している。

[0032] 絶縁層 31 は、エポキシ樹脂等の熱硬化性樹脂を含んで構成されており、例えば、ガラスクロス G を含むプリプレグから形成されている。絶縁層 31 を構成する樹脂組成物には、硬化剤として、フェノール樹脂化合物、酸無水物化合物、アミン化合物、ヒドラジット化合物が含まれていてもよい。絶縁層 31 は、プリプレグ等が硬化された硬化物 (いわゆる C ステージ) となっている。絶縁層 31 は、硬化された状態において、例えば、厚さが $7\ \mu\text{m}$ ~ $100\ \mu\text{m}$ であり、好ましくは、 $20\ \mu\text{m}$ ~ $60\ \mu\text{m}$ である。なお、絶縁層 31 は、ガラス基板であってもよい。

[0033] 絶縁層 31 の第 1 面 31 a には、配線層 32 が形成されている。また、絶縁層 31 の第 2 面 31 b には、配線層 33 が形成されている。配線層 32, 33 は、例えば銅、金、銀等の金属からなる配線であり、絶縁層 31 において、サブトラクティブ法又はセミアディティブ法によって形成することができる。他の方法で形成してもよい。配線層 32, 33 は、金属めっき層、銅箔等の金属箔、スパッタ等の蒸着によって形成された層、又は、金属焼結層であってもよい。配線層 32, 33 の厚さは、例えば $5\ \mu\text{m}$ ~ $35\ \mu\text{m}$ であ

ってもよい。絶縁層 31 には、更に、絶縁層 31 を積層方向に貫通して配線層 32 及び配線層 33 を互いに接続するビア 34 が形成されていてもよい。ビア 34 は、例えば銅等の金属から形成されている。

[0034] [工程 B]

工程 B では、第 2 基板 40 を準備する。第 2 基板 40 は、第 1 基板 30 と同様の構成を有しており、絶縁層 41（第 2 絶縁層）と、絶縁層 41 の第 1 面 41 a に設けられた配線層 42（第 3 配線）と、絶縁層 41 の第 2 面 41 b に設けられた配線層 43（第 4 配線）と、絶縁層 41 を貫通し、配線層 42 及び配線層 43 を互いに接続するビア 44（第 2 ビア）と、を有している。第 2 基板 40 の絶縁層 41 及び配線層 42, 43 の材料及び形成方法は、第 1 基板 30 と同様であるため、詳細な説明は省略する。

[0035] [工程 C]

工程 C では、第 3 基板 50 を準備する。第 3 基板 50 は、第 1 基板 30 と同様の構成を有しており、絶縁層 51（第 3 絶縁層）と、絶縁層 51 の第 1 面 51 a に設けられた配線層 52（第 5 配線）と、絶縁層 51 の第 2 面 51 b に設けられた配線層 53（第 6 配線）と、絶縁層 51 を貫通し、配線層 52 及び配線層 53 を互いに接続するビア 54（第 3 ビア）と、を有している。第 3 基板 50 の絶縁層 51 及び配線層 52, 53 の材料及び形成方法は、第 1 基板 30 と同様であるため、詳細な説明は省略する。

[0036] [工程 D]

工程 D では、第 4 基板 60 を準備する。第 4 基板 60 は、第 1 基板 30 と同様の構成を有しており、絶縁層 61（第 4 絶縁層）と、絶縁層 61 の第 1 面 61 a に設けられた配線層 62（第 7 配線）と、絶縁層 61 の第 2 面 61 b に設けられた配線層 63（第 8 配線）と、絶縁層 61 を貫通し、配線層 62 及び配線層 63 を互いに接続するビア 64（第 4 ビア）と、を有している。第 4 基板 60 の絶縁層 61 及び配線層 62, 63 の材料及び形成方法は、第 1 基板 30 と同様であるため、詳細な説明は省略する。

[0037] [工程 E]

工程Eでは、接合体70（第1接合体）を準備する。接合体70は、接合材71（第1接合材）と、接合材71を貫通する接続ビア72（第1接続ビア）とを有する。接合体70の接合材71は、第1基板10と第2基板20とを接合する部材であり、例えば、熱硬化性樹脂等の硬化性樹脂の半硬化（Bステージ）又は未硬化の状態のものであり、ガラスクロスGを含むプリプレグなどから構成されている。接合材71は、樹脂等から形成されており、絶縁性を有している。この接合材71には、接合材71を貫通する接続ビア72が設けられている。接続ビア72は、例えば、銅等の金属から形成されている。接合材71は、絶縁層31、41、51、61と同じプリプレグから構成されていることが好ましいが、接合材71は、接合するための部材であることから、接合を行う前（後述する工程Hの前）においては、半硬化又は未硬化の状態となっている点が相違する。

[0038] [工程F]

工程Fでは、接合体80（第3接合体）を準備する。接合体80は、接合体70と同様に、接合材81（第3接合材）と、接合材81を貫通する接続ビア82（第3接続ビア）とを有している。接合体80の接合材81（絶縁層）及び接続ビア82の材料及び形成方法は、接合体70と同様であるため、詳細な説明は省略する。

[0039] [工程G]

工程Gでは、接合体90（第2接合体）を準備する（図3を参照）。接合体90は、接合体70と同様に、接合材91（第2接合材）と、接合材91を貫通する接続ビア92（第2接続ビア）とを有している。接合体90の接合材91（絶縁層）及び接続ビア92の材料及び形成方法は、接合体70と同様であるため、詳細な説明は省略する。

[0040] [工程H]

工程Hでは、図2の（a）及び（b）に示すように、第1基板30、第2基板40及び接合体70の準備が終了すると、接合体70を第1基板30と第2基板40との間に挟み込むように第1基板30と第2基板40とを積層

して第1積層基板100を作製する。即ち、第1基板30と第2基板40との間に、半硬化又は未硬化状態の接合体70を挟み込んで接着剤として機能させて、第1基板30と第2基板40とを接合して積層体を形成する。その後、積層体に対して、加熱及び加圧を行い、半硬化又は未硬化状態の接合体70を硬化させ、第1積層基板100を作製する。硬化するための温度は、例えば100℃～250℃であり、加圧する際の圧力は0.2～10MPaである。なお、第1基板30及び第2基板40の絶縁層31、41は、硬化性樹脂の硬化物又はガラス基板であることから、工程Hにおいて加熱しても、配線層32、33、配線層42、43、ビア34、44が当初の位置からずれてしまうことはない。

[0041] [工程I]

工程Iでは、第3基板50、第4基板60及び接合体80の準備が終了すると、接合体80を第3基板50と第4基板60との間に挟み込むように第3基板50と第4基板60とを積層して第2積層基板110を作製する。即ち、第1積層基板100と同様に、第3基板50と第4基板60との間に、半硬化又は未硬化状態の接合体80を挟み込んで接着剤として機能させて、第3基板50と第4基板60とを接合して積層体を形成する。その後、積層体に対して、加熱及び加圧を行い、半硬化又は未硬化状態の接合体80を硬化させ、第2積層基板110を作製する。硬化するための温度及び圧力は、第1積層基板100を作製する場合と同様である。なお、第3基板50及び第4基板60の絶縁層51、61は、硬化性樹脂の硬化物又はガラス基板であることから、工程Iにおいて加熱しても、配線層52、53、配線層62、63、ビア54、64が当初の位置からずれてしまうことはない。

[0042] [工程J]

工程Jでは、図3に示すように、第1積層基板100、第2積層基板110、及び、接合体90の準備が終了すると、接合体90を第1積層基板100と第2積層基板110との間に挟み込むように第1積層基板100と第2積層基板110とを積層してパッケージ基板1を作製する。即ち、第1積層

基板 1 0 0 と第 2 積層基板 1 1 0 との間に、半硬化又は未硬化状態の接合体 9 0 を挟み込んで接着剤として機能させて、第 1 積層基板 1 0 0 と第 2 積層基板 1 1 0 とを接合して積層体を形成する。その後、積層体に対して、加熱及び加圧を行い、半硬化又は未硬化状態の接合体 9 0 を硬化させ、パッケージ基板 1（図 1 参照）を作製する。硬化するための温度及び圧力は、第 1 積層基板 1 0 0 等を作製する場合と同様である。なお、第 1 積層基板 1 0 0 及び第 2 積層基板 1 1 0 の各絶縁層は、硬化性樹脂の硬化物又はガラス基板であることから、工程 J において再加熱しても、配線層 3 2, 3 3、配線層 4 2, 4 3、配線層 5 2, 5 3、配線層 6 2, 6 3、ビア 3 4, 4 4, 5 4, 6 4 が当初の位置からずれてしまうことはない。

[0043] このように、4 層の配線層を有する積層基板同士を接合して、8 層の配線層を形成する。但し、図 4 に示すように、4 層の配線層を有する積層基板である第 1 積層基板 1 0 0 と 2 層の配線層を有する第 3 基板 5 0 との間に、半硬化又は未硬化状態の接合体 9 0 を挟み込んで接着剤として機能させて、第 1 積層基板 1 0 0 と第 3 基板 5 0 を含む第 2 積層基板 1 1 0 A とを接合して積層体を形成してもよい。この場合、その後、その積層体に対して、加熱及び加圧を行い、半硬化又は未硬化状態の接合体 9 0 を硬化させ、6 層のパッケージ基板を作製することができる。

[0044] なお、第 1 積層基板 1 0 0 と第 2 積層基板 1 1 0 とを積層して硬化した後の多層基板であるパッケージ基板 1 の最外層に外部端子を形成してもよい。これにより、外部端子を有するパッケージ基板が作製される。また、このように製造されたパッケージ基板に半導体素子を実装して、半導体装置を作製することが可能である。

[0045] 以上、本実施形態に係るパッケージ基板の製造方法では、まず、接合体 7 0 をその間に挟み込むように第 1 基板 3 0 と第 2 基板 4 0 とを積層して第 1 積層基板 1 0 0 を作製すると共に、接合体 8 0 をその間に挟み込むように第 3 基板 5 0 と第 4 基板 6 0 とを積層して又は第 3 基板 5 0 を含むように第 2 積層基板 1 1 0, 1 1 0 A を作製している。そして、接合体 9 0 をその間に

挟み込むように第1積層基板100と第2積層基板110, 110Aとを積層してパッケージ基板1を作製している。この場合、積層数を倍々で増やしていくことができるため、一層ずつ積層していく工法に比べて、パッケージ基板1を作製する期間を短くすることができる。一方、各積層板は、多数の基板を積層したものではないため、各配線層における位置ずれも生じづらい。よって、このパッケージ基板の製造方法によれば、各配線層の位置ずれを抑制しつつ多層基板であるパッケージ基板の作製を効率化することができる。

[0046] また、本実施形態に係るパッケージ基板の製造方法では、絶縁層31, 41, 51, 61は、硬化された熱硬化性樹脂を含む絶縁層であることが好ましい。この場合、各絶縁層は、その後の積層工程等における加熱によって溶融されることがなく、各配線層の位置ずれも生じにくい。よって、このパッケージ基板の製造方法によれば、各配線層における位置ずれをより確実に抑制することができる。

[0047] また、本実施形態に係るパッケージ基板の製造方法では、絶縁層31, 41, 51, 61は、ガラス基板であってもよい。この場合、各絶縁層は、その後の積層工程等における加熱によって溶融されることがなく、各配線層の位置ずれも生じにくい。よって、このパッケージ基板の製造方法によれば、各配線層における位置ずれをより確実に抑制することができる。

[0048] また、本実施形態に係るパッケージ基板の製造方法では、接合体70は、第1積層基板100を作製する前において、半硬化又は未硬化の熱硬化性樹脂を含む絶縁層であることが好ましい。接合体80は、第2積層基板110を作製する前において、半硬化又は未硬化の熱硬化性樹脂を含む絶縁層であることが好ましい。この場合、第1基板30と第2基板40との接合、及び、第3基板50と第4基板60との接合を確実に且つ容易に行うことができる。また、接合体90は、パッケージ基板1を作製する前において、半硬化又は未硬化の熱硬化性樹脂を含む絶縁層であることが好ましい。この場合、第1積層基板100と第2積層基板110との接合を確実に且つ容易に行うこと

ができる。

[0049] また、本実施形態に係るパッケージ基板の製造方法では、接続ビア 7 2，8 2 は、ビア 3 4，5 4 及びビア 4 4，6 4 とは異なる平面方向における位置に設けられていてもよい。この場合、各配線層における配線パターンの設計自由度を向上させることができる。

[0050] なお、図 3 に示すように、第 1 積層基板 1 0 0 と第 2 積層基板 1 1 0 とを接合体 9 0 で接合硬化したパッケージ基板 1 を第 3 積層基板として 2 つ作製し、接合体 9 0 と同様の構成を有する別の接合体（第 4 接合体）を 2 つのパッケージ基板 1（第 3 積層基板）の間に挟み込むように積層及び硬化して 1 6 層の配線層を有するパッケージ基板（第 4 積層基板）を作製してもよい。この別の接合体は、接合体 9 0 と同様に、接合材（第 4 接合材）と、この接合材を貫通する接続ビア（第 4 接続ビア）とを有している。このような作製をした場合、1 6 層といった層数がより多いパッケージ基板を効率的に作製することができる。

[0051] 以上、本開示の実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。例えば、上述したパッケージ基板の製造方法では、各基板を積層体にしたものをユニットとして貼り合わせるようになっている。このため、本実施形態に係るパッケージ基板の製造方法では、積層体を作製する前に（例えば、第 1 基板 3 0 と第 2 基板 4 0 とを図 7 に示すように積層する前に）に、図 5 及び図 6 に示すように、各基板に含まれる配線部 3 0 a ~ 3 0 f，4 0 a ~ 4 0 f に対して導通検査を行うようにしてもよい。この場合、各基板は複数の配線部を含む大判基板であり、導通検査は、基板の両面からフライング・プローブ等で各配線部の導通及び絶縁の検査を行うことにより行われる。導通検査の結果、不良（F a i l）と判定される配線部があった場合（図 6 を参照）、当該部分の製造を行わない又は当該基板を使用しないようにすることで、全体としての良品率（歩留まり）を向上させることができる。図 5 は、全ての配線部が良品（O K）の場合を示しており、図 6 は、一部の

配線部が不良（F a i l）の場合を示している。図6の例では、例えば、良品（O K）が重なった配線部30c, 40cと配線部30e, 40eとをその後の製品として使用すると共に、他の配線部は不良（F a i l）であることが明確なため、その後の検査を省略できる。

[0052] また、複数の第1基板30A, 30B, 30Cを作製し、複数の第2基板40A, 40B, 40Cを作製する場合において、図8に示すように、複数の第1基板30A～30Cのそれぞれにおける各配線部を検査する（O K又はF a i lと判定）すると共に、複数の第2基板40A～40Cのそれぞれにおける各配線部を検査しても（O K又はF a i lと判定しても）よい。そして、図8に示すように、対応する第1基板30Aと第2基板40A、対応する第1基板30Bと第2基板40B、対応する第1基板30Cと第2基板40Cを、各接合体70で貼り合わせるようにしてもよい。この場合、例えば、良品の配線部同士が重なる数は7個となる。一方、複数の第1基板30A～30Cにおける各配線部の検査結果と、複数の第2基板40A～40Cにおける各配線部の検査結果とに基づいて、図9に示すように、良品と判断された配線部同士がより多く重ね合わされるような選択処理を行い、第1基板と第2基板とを貼り合わせるようにしてもよい。この場合、例えば、図9に示すように、良品の配線部同士が重なる（O Kが重なる）数は11個となる。このような選択処理は、コンピュータを用いて全ての基板同士を組み合わせた場合の良品率（歩留まり）を算出することによって選択してもよいし、その他の処理方法を用いてもよい。

[0053] なお、上述した検査工程や良品の選択工程では、第1基板30と第2基板40とを貼り合わせる際を例にとって説明したが、これに限られるものではなく、第3基板50と第4基板60とを貼り合わせる際や、第1積層基板100と第2積層基板110, 110Aとを貼り合わせる際に適用してももちろんよい。このような検査及び選択工程を行うことにより、絶縁層を一括積層する場合に比べて良品率を確実に向上させることができる。

[0054] また、上述した実施形態では、パッケージ基板を作製する場合を例にとつ

て説明したが、他の多層基板を作製する場合に適用してもよいことはもちろんである。

符号の説明

[0055] 1…パッケージ基板（多層基板、第3積層基板）、30, 30A~30C…第1基板、31…絶縁層（第1絶縁層）、32…配線層（第1配線）、33…配線層（第2配線）、34…ビア（第1ビア）、40, 40A~40C…第2基板、41…絶縁層（第2絶縁層）、42…配線層（第3配線）、43…配線層（第4配線）、44…ビア（第2ビア）、50…第3基板、51…絶縁層（第3絶縁層）、52…配線層（第5配線）、53…配線層（第6配線）、54…ビア（第3ビア）、60…第4基板、61…絶縁層（第4絶縁層）、62…配線層（第7配線）、63…配線層（第8配線）、64…ビア（第4ビア）、70…接合体（第1接合体）、71…接合材（第1接合材）、72…接続ビア（第1接続ビア）、80…接合体（第3接合体）、81…接合材（第3接合材）、82…接続ビア（第3接続ビア）、90…接合体（第2接合体）、91…接合材（第2接合材）、92…接続ビア（第2接続ビア）、100…第1積層基板、110, 110A…第2積層基板。

請求の範囲

[請求項1]

第1絶縁層と、前記第1絶縁層の第1面に設けられた第1配線と、前記第1絶縁層の第2面に設けられた第2配線と、前記第1絶縁層を貫通し前記第1配線及び前記第2配線を互いに接続する第1ビアとを有する第1基板を準備する工程と、

第2絶縁層と、前記第2絶縁層の第1面に設けられた第3配線と、前記第2絶縁層の第2面に設けられた第4配線と、前記第2絶縁層を貫通し前記第3配線及び前記第4配線を互いに接続する第2ビアとを有する第2基板を準備する工程と、

第3絶縁層と、前記第3絶縁層の第1面に設けられた第5配線と、前記第3絶縁層の第2面に設けられた第6配線と、前記第3絶縁層を貫通し前記第5配線及び前記第6配線を互いに接続する第3ビアとを有する第3基板を準備する工程と、

第1接合材と、前記第1接合材を貫通する第1接続ビアとを有する第1接合体を準備する工程と、

第2接合材と、前記第2接合材を貫通する第2接続ビアとを有する第2接合体を準備する工程と、

前記第1接合体をその間に挟み込むように前記第1基板と前記第2基板とを積層して第1積層基板を作製する工程と、

前記第3基板を含む第2積層基板を準備する工程と、

前記第2接合体をその間に挟み込むように前記第1積層基板と前記第2積層基板とを積層して第3積層基板を作製する工程と、
を備える多層基板の製造方法。

[請求項2]

第4絶縁層と、前記第4絶縁層の第1面に設けられた第7配線と、前記第4絶縁層の第2面に設けられた第8配線と、前記第4絶縁層を貫通し前記第7配線及び前記第8配線を互いに接続する第4ビアとを有する第4基板を準備する工程と、

第3接合材と、前記第3接合材を貫通する第3接続ビアとを有する

第3接合体を準備する工程と、を備え、

前記第2積層基板を準備する工程では、前記第3接合体をその間に挟み込むように前記第3基板と前記第4基板とを積層して前記第2積層基板を作製する、

請求項1に記載の多層基板の製造方法。

[請求項3] 前記第1絶縁層、前記第2絶縁層、前記第3絶縁層、及び前記第4絶縁層は、硬化された硬化性樹脂を含む絶縁層である、
請求項1又は2に記載の多層基板の製造方法。

[請求項4] 前記第1絶縁層、前記第2絶縁層、前記第3絶縁層、及び前記第4絶縁層は、ガラス基板である、
請求項1又は2に記載の多層基板の製造方法。

[請求項5] 前記第1接合材は、前記第1積層基板を作製する前において、半硬化又は未硬化の硬化性樹脂を含む絶縁層であり、
前記第2接合材は、前記第3積層基板を作製する前において、半硬化又は未硬化の硬化性樹脂を含む絶縁層である、
請求項1～4の何れか一項に記載の多層基板の製造方法。

[請求項6] 前記第1ビア、前記第2ビア及び前記第1接続ビアのうち少なくとも1つのビアは、他のビアとは異なる平面方向における位置に設けられている、
請求項1～5の何れか一項に記載の多層基板の製造方法。

[請求項7] 前記第1接続ビアは、前記第1ビア及び前記第2ビアとは異なる平面方向における位置に設けられている、
請求項1～6の何れか一項に記載の多層基板の製造方法。

[請求項8] 第4接合材と、前記第4接合材を貫通する第4接続ビアとを有する第4接合体を準備する工程を更に備え、

前記第3積層基板を作製する工程では、前記第2接合材をその間に挟み込むように前記第1積層基板と前記第2積層基板とを積層した第3積層基板を2つ作製し、

前記第4接合材をその間に挟み込むように2つの前記第3積層基板を積層して第4積層基板を作製する、

請求項1～7の何れか一項に記載の多層基板の製造方法。

[請求項9] 前記多層基板の最外層に外部端子を形成する工程を更に備える、
請求項1～8の何れか一項に記載の多層基板の製造方法。

[請求項10] 前記多層基板がパッケージ基板である、
請求項1～9の何れか一項に記載の多層基板の製造方法。

[請求項11] 前記第1基板、前記第2基板、前記第3基板、及び第4基板のうち少なくとも1つの基板を、積層する前に、検査する工程を更に備える、
請求項1～10の何れか一項に記載の多層基板の製造方法。

[請求項12] 前記第1基板を準備する工程では、複数の第1基板が準備され、
前記第2基板を準備する工程では、複数の第2基板が準備され、
前記第1積層基板を作製する工程では、複数の第1積層基板が作製され、

前記複数の第1基板のそれぞれ及び前記複数の第2基板のそれぞれは、複数の配線部を含む大判基板であり、

前記検査する工程では、前記複数の第1基板のそれぞれにおける各配線部が検査されると共に、前記複数の第2基板のそれぞれにおける各配線部が検査され、


前記第1積層基板を作製する工程では、前記検査する工程での検査結果に基づいて前記複数の第1基板の各基板と前記複数の第2基板の各基板との組み合わせが選択される、
請求項11に記載の多層基板の製造方法。

[請求項13] 前記第1積層基板を作製する工程では、前記検査する工程で良品と判断された各配線部同士が重ね合わされるように選択が行われる、
請求項12に記載の多層基板の製造方法。


[請求項14] 請求項1～13の何れか一項に記載の多層基板の製造方法によって

製造されるパッケージ基板と、
前記パッケージ基板に実装される半導体素子と、
を備える半導体装置。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]



[図8]



[図9]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2023/021163

A. CLASSIFICATION OF SUBJECT MATTER**H05K 3/46**(2006.01)i; **H05K 3/00**(2006.01)i

FI: H05K3/46 G; H05K3/00 X

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H05K3/46; H05K3/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996
 Published unexamined utility model applications of Japan 1971-2023
 Registered utility model specifications of Japan 1996-2023
 Published registered utility model applications of Japan 1994-2023

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	WO 2007/046459 A1 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) 26 April 2007 (2007-04-26) paragraphs [0001], [0051]-[0055], fig. 4A-4E	1-14
Y	JP 2013-077697 A (MURATA MANUFACTURING CO., LTD.) 25 April 2013 (2013-04-25) paragraph [0030]	1-14
Y	JP 2007-021801 A (DAI NIPPON PRINTING CO., LTD.) 01 February 2007 (2007-02-01) paragraphs [0010]-[0011], fig. 2	1-14
Y	JP 2019-036607 A (LEAD ELECTRONICS CO., LTD.) 07 March 2019 (2019-03-07) paragraphs [0022]-[0023]	4-14
A	JP 2000-200976 A (MITSUBISHI PLASTICS, INC.) 18 July 2000 (2000-07-18) paragraphs [0029]-[0030], fig. 1	1-14

☐ Further documents are listed in the continuation of Box C.☒ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance
 “E” earlier application or patent but published on or after the international filing date
 “L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
 “O” document referring to an oral disclosure, use, exhibition or other means
 “P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
 “X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
 “Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
 “&” document member of the same patent family

Date of the actual completion of the international search

17 August 2023

Date of mailing of the international search report

29 August 2023

Name and mailing address of the ISA/JP

Japan Patent Office (ISA/JP)
 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915
 Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/JP2023/021163

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
WO	2007/046459	A1	26 April 2007	US 2008/0121416 A1 paragraphs [0001], [0092]- [0096], fig. 4A-4E EP 1814373 A1 KR 10-2007-0084635 A CN 101112140 A TW 200740334 A	
JP	2013-077697	A	25 April 2013	(Family: none)	
JP	2007-021801	A	01 February 2007	(Family: none)	
JP	2019-036607	A	07 March 2019	(Family: none)	
JP	2000-200976	A	18 July 2000	(Family: none)	

A. 発明の属する分野の分類（国際特許分類（IPC）） H05K 3/46(2006.01)i; H05K 3/00(2006.01)i FI: H05K3/46 G; H05K3/00 X		
B. 調査を行った分野		
調査を行った最小限資料（国際特許分類（IPC）） H05K3/46; H05K3/00		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922 - 1996年 日本国公開実用新案公報 1971 - 2023年 日本国実用新案登録公報 1996 - 2023年 日本国登録実用新案公報 1994 - 2023年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	WO 2007/046459 A1（松下電器産業株式会社）26.04.2007（2007 - 04 - 26） 段落[0001], [0051]-[0055], 図4A-4E	1-14
Y	JP 2013-077697 A（株式会社村田製作所）25.04.2013（2013 - 04 - 25） 段落[0030]	1-14
Y	JP 2007-021801 A（大日本印刷株式会社）01.02.2007（2007 - 02 - 01） 段落[0010]-[0011], 図2	1-14
Y	JP 2019-036607 A（リード・エレクトロニクス株式会社）07.03.2019（2019 - 03 - 07） 段落[0022]-[0023]	4-14
A	JP 2000-200976 A（三菱樹脂株式会社）18.07.2000（2000 - 07 - 18） 段落[0029]-[0030], 図1	1-14
☐ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的技术水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献		
国際調査を完了した日 17.08.2023	国際調査報告の発送日 29.08.2023	
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号	権限のある職員（特許庁審査官） 小林 大介 5D 9848 電話番号 03-3581-1101 内線 3551	

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2023/021163

引用文献			公表日	パテントファミリー文献	公表日
WO	2007/046459	A1	26.04.2007	US 2008/0121416 A1 段落[0001], [0092]- [0096], 図4A-4E EP 1814373 A1 KR 10-2007-0084635 A CN 101112140 A TW 200740334 A	
JP	2013-077697	A	25.04.2013	(ファミリーなし)	
JP	2007-021801	A	01.02.2007	(ファミリーなし)	
JP	2019-036607	A	07.03.2019	(ファミリーなし)	
JP	2000-200976	A	18.07.2000	(ファミリーなし)	