

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2014-197169

(P2014-197169A)

(43) 公開日 平成26年10月16日(2014.10.16)

(51) Int.Cl. F 1 テーマコード (参考)
G09C 1/00 (2006.01) G09C 1/00 650Z 5J104

審査請求 未請求 請求項の数 19 O L (全 27 頁)

<p>(21) 出願番号 特願2014-17413 (P2014-17413) (22) 出願日 平成26年1月31日 (2014.1.31) (31) 優先権主張番号 特願2013-45574 (P2013-45574) (32) 優先日 平成25年3月7日 (2013.3.7) (33) 優先権主張国 日本国 (JP)</p>	<p>(71) 出願人 000001007 キヤノン株式会社 東京都大田区下丸子3丁目30番2号 (74) 代理人 100126240 弁理士 阿部 琢磨 (74) 代理人 100124442 弁理士 黒岩 創吾 (72) 発明者 唐木 靖雅 東京都大田区下丸子3丁目30番2号キヤ ノン株式会社内 (72) 発明者 山田 真也 東京都大田区下丸子3丁目30番2号キヤ ノン株式会社内 Fターム(参考) 5J104 AA12 AA18 AA32 AA41 EA08 JA01 NA12 NA39</p>
--	---


(54) 【発明の名称】 ハッシュ値生成装置

(57) 【要約】

【課題】 ハッシュ値生成のスループット向上を可能とする技術を提供する。

【解決手段】 SHA-3アルゴリズムのラウンド処理に含まれる処理を実行する処理手段と、前記ラウンド処理に含まれる処理を実行する処理手段と、前記ラウンド処理に含まれる処理を実行する処理手段と、前記ラウンド処理に含まれる処理を実行する処理手段と、前記ラウンド処理に含まれる処理を実行する処理手段を有し、前記処理手段は、plane単位でデータ入力し、sheet単位でデータ出力する。

【選択図】 図16



【特許請求の範囲】

【請求項 1】

S H A - 3 アルゴリズムのラウンド処理に含まれる 処理を実行する 処理手段と、
 前記ラウンド処理に含まれる 処理を実行する 処理手段と、
 前記ラウンド処理に含まれる 処理を実行する 処理手段と、
 前記ラウンド処理に含まれる 処理を実行する 処理手段と、
 前記ラウンド処理に含まれる 処理を実行する 処理手段を有し、
 前記 処理手段は、 p l a n e 単位でデータ入力し、 s h e e t 単位でデータ出力する
 ことを特徴とするハッシュ値生成装置。

【請求項 2】

処理されたデータを保持する保持手段を有し、
 前記保持手段は、 s h e e t 単位でデータ入力、 p l a n e 単位でデータ出力を行うこ
 とを特徴とする請求項 1 に記載のハッシュ値生成装置。

【請求項 3】

前記保持手段は、 5 つの s h e e t が保持されたら、 1 つの p l a n e を出力するこ
 とを特徴とする請求項 2 に記載のハッシュ値生成装置。

【請求項 4】

前記 処理手段は、 c o l u m n 和算出処理を行う 1 処理手段と、 c o l u m n 和加
 算処理を行う 2 処理手段とを有することを特徴とする請求項 3 に記載のハッシュ値生成
 装置。

【請求項 5】

前記保持手段に、 5 つの s h e e t が入力されている間に、前記 1 処理手段が実行され
 ることを特徴とする請求項 4 に記載のハッシュ値生成装置。

【請求項 6】

前記保持手段は、前記 処理手段で処理されたデータを保持することを特徴とする請求
 項 2 に記載のハッシュ値生成装置。

【請求項 7】

前記ラウンド処理において、前記 処理手段は、前記 2 処理手段と前記 処理手段より
 前に、実行されることを特徴とする請求項 4 に記載のハッシュ値生成装置。

【請求項 8】

前記 2 処理手段、前記 処理手段、前記 処理手段、前記 処理手段は、 p l a n e
 単位で処理されることを特徴とする請求項 7 に記載のハッシュ値生成装置。

【請求項 9】

前記保持手段は、前記 処理手段で処理されたデータを保持することを特徴とする請求
 項 2 に記載のハッシュ値生成装置。

【請求項 10】

前記 2 処理手段、前記 処理手段は、 p l a n e 単位で処理され、
 前記 処理手段、前記 処理手段は、 s h e e t 単位で処理することを特徴とする請求
 項 4 に記載のハッシュ値生成装置。

【請求項 11】

前記 手段、前記 手段、前記 手段、前記 手段、前記 手段を用いて、前記ラウン
 ド処理を実行して得られたハッシュ値を出力する出力手段を有することを特徴とする請求
 項 1 乃至 10 の何れか 1 項に記載のハッシュ値生成装置。

【請求項 12】

前記 p l a n e は、 x 軸方向に m ビット、 y 軸方向に 1 ビット、 z 軸方向に s ビットの
 構造として表されるデータであり、前記 s h e e t は、 x 軸方向に 1 ビット、 y 軸方向に
 n ビット、 z 軸方向に s ビットの構造として表されるデータであることを特徴とする請求
 項 1 乃至 11 の何れか 1 項に記載のハッシュ値生成装置。

【請求項 13】

前記 処理手段は、 x 軸方向のビットの和を算出し、算出した和を所定のビットに加算

10

20

30

40

50

し、

前記 処理手段は、各ビットの値を z 軸方向にシフトし、

前記 処理手段は、x - y 平面内で各ビットの値を入れ替え、

前記 処理手段は、x 軸方向のビット列内での変換を行い、

前記 処理手段は、各ビットに所定の値を加えることを特徴とする請求項 1 乃至 1 2 の何れか 1 項に記載のハッシュ値生成装置。

【請求項 1 4】

x 軸方向に m ビット、y 軸方向に n ビット、z 軸方向に s ビットの構造を持つデータに対して処理を行うハッシュアルゴリズムのラウンド処理において、

x 軸方向のビットの和を算出し、算出した和を所定のビットに加算する第 1 の処理手段と、

前記 z 軸方向にシフトする第 2 の処理手段と、

x - y 平面内で各ビットの値の入替を行う第 3 の処理手段と、

x 軸方向のビット列内での変換を行う第 4 の処理手段と、

各ビットに所定の値を加算する第 5 の処理手段を有し、

前記第 3 の処理手段は、x 軸方向に m ビット、y 軸方向に 1 ビット、z 軸方向に s ビットの構造として表される単位でデータが入力され、x 軸方向に 1 ビット、y 軸方向に n ビット、z 軸方向に s ビットの構造として表される単位でデータが出力されることを特徴とするハッシュ値生成装置。

【請求項 1 5】

処理されたデータを保持する保持手段を有し、

前記保持手段は、x 軸方向に 1 ビット、y 軸方向に n ビット、z 軸方向に s ビットの構造として表される単位でデータ入力、x 軸方向に m ビット、y 軸方向に 1 ビット、z 軸方向に s ビットの構造として表される単位でデータ出力を行うことを特徴とする請求項 1 4 に記載のハッシュ値生成装置。

【請求項 1 6】

前記保持手段は、x 軸方向に 1 ビット、y 軸方向に n ビット、z 軸方向に s ビットの構造として表される単位のデータが 5 つ保持された後に、x 軸方向に m ビット、y 軸方向に 1 ビット、z 軸方向に s ビットの構造として表される単位のデータを 1 つ出力することを特徴とする請求項 1 5 に記載のハッシュ値生成装置。

【請求項 1 7】

前記第 1 の処理手段は、x 軸方向のビットの和を算出する第 6 の処理手段と、算出した和を所定のビットに加算する第 7 の処理手段とを有することを特徴とする請求項 1 6 に記載のハッシュ値生成装置。

【請求項 1 8】

前記保持手段に、x 軸方向に 1 ビット、y 軸方向に n ビット、z 軸方向に s ビットの構造として表される単位のデータが 5 つ入力されている間に、前記第 6 の処理手段が実行されることを特徴とする請求項 1 7 に記載のハッシュ値生成装置。

【請求項 1 9】

前記 手段、前記 手段、前記 手段、前記 手段、前記 手段を用いて、前記ラウンド処理を実行して得られたハッシュ値を出力する出力手段を有することを特徴とする請求項 1 4 乃至 1 8 の何れか 1 項に記載のハッシュ値生成装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ハッシュ値を生成する技術に関するものである。

【背景技術】

【0002】

データの改ざんがないかを検証するために、暗号学的ハッシュアルゴリズムを用いて算出されるハッシュ値が利用されている。暗号学的ハッシュアルゴリズムである S H A - 1

10

20

30

40

50

は安全性が確保できないことが既に証明されており、SHA - 2ファミリー（SHA - 224，SHA - 256，SHA - 384，SHA - 512）も安全性が崩れる可能性が指摘されている。そこで、アメリカ国立標準技術研究所（NIST）は、次世代の暗号的ハッシュアルゴリズム（SHA - 3）を策定すべく新しいアルゴリズムを公募した。そして、2012年10月に、KECCAKアルゴリズム（非特許文献1）がSHA - 3のアルゴリズムとして選定された。

【0003】

SHA - 3では、任意の長さの入力メッセージ（データ）に対して固定長の暗号的ハッシュ値を出力する。KECCAKアルゴリズムにおいては、5つのステップ（ σ 、 ρ 、 θ 、 π 、 χ ）を順に適用するラウンド処理を24回繰り返す置換関数（permutation function）が用いられている。また、ラウンド処理は、“state”と呼ばれる1600ビット長のデータに対して実行される。

10

【先行技術文献】

【非特許文献】

【0004】

【非特許文献1】“The KECCAK reference”，Version 3.0，January 14，2011，（<http://keccak.no.ikee.nyu.edu/Keccak-reference-3.0.pdf>）

【発明の概要】

【発明が解決しようとする課題】

20

【0005】

ところで、ラウンド処理の5つのステップのうち、 ρ 処理と χ 処理はそれぞれ行うために、先行する処理の結果をたくさん、一旦メモリに貯める必要がある。そのため、1回のラウンド処理において、2回、先行する処理の結果をたくさん、一旦メモリに貯める必要があり、高速化が困難であった。

【0006】

本発明は、上述の問題点に鑑みなされたものであり、ハッシュ値生成のスループット向上を可能とする技術を提供することを目的としている。

【課題を解決するための手段】

【0007】

上述の問題点を解決するため、本発明のハッシュ値生成装置は以下の構成を備える。すなわち、SHA - 3アルゴリズムのラウンド処理に含まれる ρ 処理を実行する ρ 処理手段と、前記ラウンド処理に含まれる χ 処理を実行する χ 処理手段と、前記ラウンド処理に含まれる θ 処理を実行する θ 処理手段と、前記ラウンド処理に含まれる π 処理を実行する π 処理手段と、前記ラウンド処理に含まれる σ 処理を実行する σ 処理手段を有し、前記 ρ 処理手段は、plane単位でデータ入力し、sheet単位でデータ出力することを特徴とする。

30

【発明の効果】

【0008】

本発明によれば、ハッシュ値生成のスループット向上を可能とする技術を提供することができる。

40

【図面の簡単な説明】

【0009】

【図1】KECCAKアルゴリズムを説明するための図である。

【図2】データ構造を説明する図である。

【図3】ステップ1の処理を説明する図である。

【図4】ステップ2の処理を説明する図である。

【図5】ステップ3の処理を説明する図である。

【図6】ステップ4の処理を説明する図である。

【図7】ステップ5の処理を説明する図である。

50

- 【図 8】ステップ におけるラウンド定数を示す図である。
- 【図 9】ラウンド処理 R の概要を説明する図である。
- 【図 10】ステップ の処理を説明する図である。
- 【図 11】ステップ 1 の処理を説明する図である。
- 【図 12】ステップ 2 の処理を説明する図である。
- 【図 13】ステップ 2 の処理を説明する図である。
- 【図 14】動作タイミングチャートである。
- 【図 15】KECCAK アルゴリズムを lane を単位として処理する場合の実装例の概略構成を示す図である。
- 【図 16】第 1 実施形態に係る KECCAK アルゴリズムの実装例の概略構成を示す図である。 10
- 【図 17】図 16 の構成をより詳細に示した図である。
- 【図 18】レジスタ 2004 の実装例を示す図である。
- 【図 19】回路 2005 の実装例を示す図である。
- 【図 20】回路 2006 の実装例を示す図である。
- 【図 21】第 2 実施形態に係る KECCAK アルゴリズムの実装例の概略構成を示す図である。
- 【図 22】回路 2406 の実装例を示す図である。
- 【図 23】ステップ の処理の特性を説明する図である。
- 【図 24】レジスタ 2004 による sheet-plane 単位変換を説明する図である。 20
- 【図 25】回路 2205 の実装例を示す図である。
- 【発明を実施するための形態】
- 【0010】
- 以下に、図面を参照して、この発明の好適な実施の形態を詳しく説明する。なお、以下の実施の形態はあくまで例示であり、本発明の範囲を限定する趣旨のものではない。
- 【0011】
- (第 1 実施形態)
- 本発明に係るハッシュ値生成装置の第 1 実施形態として、SHA-3 (KECCAK アルゴリズム) のハッシュ値を生成する装置を例に挙げて以下に説明する。なお、以下の説明において、具体的なデータ長やビット値が示されている場合があるが、本発明はこれらの具体的な値に限定されるものではない。 30
- 【0012】
- まず、KECCAK アルゴリズムについて説明する。なお、より詳細な仕様については、背景技術で示した非特許文献 1 に記載されている。
- 【0013】
- 図 1 (a) は、KECCAK アルゴリズムの全体の概要を示す図である。101 は、メッセージブロック ($m_1 \sim m_t$) を表している。メッセージブロック ($m_1 \sim m_t$) は、ハッシュ値生成の対象となる入力メッセージを 1024 ビット毎に分割することにより生成される。 40
- 【0014】
- 102 と 103 は初期値を表しており、ここでは初期値は全ビットが 0 である。ここでは、初期値の全ビットが 0 である例で説明するが、これに限定されない。また、初期値 102 の長さは、上述のメッセージブロックの長さと同じ 1024 ビットであり、初期値 102 と初期値 103 の長さの合計は 1600 ビットである。104 は、ビット単位の排他的論理和 (XOR) 演算部を表している。つまり、XOR 演算部 104 は、2 つの 1024 ビットの入力データに対し、各ビットで排他的論理和を計算した結果を 1024 ビットのデータとして出力する。
- 【0015】
- 105 は、置換関数 (permutation function) である KECCA 50

K - f を表しており、2つの入力データを受け取り、2つのデータを出力する。105の詳細については図1(b)を参照して後述する。106は、切り取り部を表しており、1024ビットの入力データから、必要なサイズだけ切り出して、出力する。107は、このアルゴリズムの計算結果である暗号的ハッシュ値(すなわち、ハッシュ値)を表している。

【0016】

図1(b)は、置換関数であるKECCAK-f105の概要を説明する図である。201はラウンド処理Rを表しており、24回実行される。ラウンド処理Rの詳細は後述する。202と203は、入力データを表している。入力データ202の長さは、1024ビットである。また、入力データ202と入力データ203の長さの合計は、1600ビットである。入力データ202及び入力データ203の2つが結合されて、ラウンド処理R201に入力される。204と205は、出力データを表している。出力データ204の長さは、1024ビットである。また、出力データ204と出力データ205の長さの合計は、1600ビットである。

10

【0017】

図1(c)は、ラウンド処理R201の概要を説明する図である。上述したように、ラウンド処理R201においては、入力データと出力データの長さは共に1600ビットである。ラウンド処理R201で、入力データに対し、後述する5つのステップの処理(処理301, 処理302, 処理303, 処理304, 処理305)を順に適用して出力データを生成する。

20

【0018】

以下では、KECCAKアルゴリズムのラウンド処理で用いられるデータ構造及び上述の5つのステップの詳細について説明する。

【0019】

図2(a)は、ラウンド処理R201の入出力時のデータ構造である"state"を説明する図である。上述したように入力データと出力データはともに1600ビットである。そして、当該1600ビットのデータは、3次元配列において、幅(x軸方向)5ビット、高さ(y軸方向)5ビット、奥行き(z軸方向)64ビットの直方体として表される。この直方体のデータ構造を"state"と呼ぶ。なお、詳細は、図2(f)を参照して後述するが、直方体として表されるstate構造に対して、1600ビットのデータは、z軸方向、x軸方向、y軸方向の順に割り当てられる。

30

【0020】

図2(b)は、データ構造"plane"を説明する図である。plane構造は、x-z平面に平行な、幅5ビット、高さ1ビット、奥行き64ビットの平面構造として表される。つまり、上述のstate構造は、plane構造をy軸方向に5個重ねたものとして考えることができる。

【0021】

図2(c)は、データ構造"sheet"を説明する図である。sheet構造は、y-z平面に平行な、幅1ビット、高さ5ビット、奥行き64ビットの平面構造として表される。つまり、上述のstate構造は、sheet構造をx軸方向に5個横に並べたものとして考えることができる。

40

【0022】

図2(d)は、データ構造"lane"を説明する図である。lane構造は、z軸に平行な、幅1ビット、高さ1ビット、奥行き64ビットの直線構造として表される。つまり、上述のstate構造は、lane構造をx-y平面に沿って25個寄せ集めたものとして考えることができる。図2(f)は、1個のstate構造を構成する25個のlaneの順番を表す図である。

【0023】

図2(e)は、データ構造"column"を説明する図である。column構造は、y軸に平行な、幅1ビット、高さ5ビット、奥行き1ビットの直線構造として表される

50

。つまり、上述の `sheet` 構造は、`column` 構造を z 軸方向に 64 個並べたものとして考えることができる。

【0024】

なお、第 1 実施形態では、入力データが 1600 ビットである場合について説明するが、本発明はこれに限定されるものではない。また、`state` 構造のデータを、幅 (x 軸方向) 5 ビット、高さ (y 軸方向) 5 ビット、奥行き (z 軸方向) 64 ビットの直方体のデータ構造として扱う例について説明するが、これに限定されない。例えば、入力データが 800 ビットであり、`state` 構造のデータを、幅 5 ビット、高さ 5 ビット、奥行き 32 ビットの直方体のデータ構造として扱ってもよい。

【0025】

また、`plane` 構造、`sheet` 構造、`lane` 構造、`column` 構造は、`state` 構造の幅 (x 軸方向)、高さ (y 軸方向)、奥行き (z 軸方向) の各ビット数に応じて変更される。すなわち、`state` 構造のデータが、 x 軸方向に m ビット、 y 軸方向に n ビット、 z 軸方向に s ビットである場合、`plane` 構造は、 x 軸方向に m ビット、 y 軸方向に 1 ビット、 z 軸方向に s ビットである平面構造である。`sheet` 構造は、 x 軸方向に 1 ビット、 y 軸方向に n ビット、 z 軸方向に s ビットである平面構造である。`lane` 構造は、 x 軸方向に 1 ビット、 y 軸方向に 1 ビット、 z 軸方向に s ビットの直線構造である。`column` 構造は、 x 軸方向に 1 ビット、 y 軸方向に n ビット、 z 軸方向に 1 ビットの直線構造である。

【0026】

次に、KECCAK-f105 に入力される入力データ 202 及び入力データ 203 から、1 回目のラウンド処理 R201 の入力データを作成する方法について説明する。まず、入力データ 202 及び入力データ 203 を順に連結して、1600 ビットのデータブロックを生成する。次に、1600 ビットのデータを、64 ビット毎に分割し、25 個の `lane` を生成する。最後に、25 個の `lane` を、図 2 (f) に示す番号順に x - y 平面に沿って配列し 1 個の `state` として組み上げる。このようにして、生成した `state` 構造がラウンド処理 R201 に入力されることになる。なお、24 回目のラウンド処理 R201 の出力データから、出力データ 204 及び出力データ 205 を生成する方法についても同様であるため説明は省略する。

【0027】

次に、ラウンド処理 R201 を構成する 5 つのステップ (ステップ、ステップ、ステップ、ステップ、ステップ) の処理について説明する。なお、各ステップにおいて、入力データと出力データのデータ構造は、`state` 構造である。

【0028】

図 3 (a) は、ステップ の処理 (処理 301) を説明する図である。ステップ は、各ビットに対して近傍の 2 つの `column` の和を加える処理である。出力 `state` の各ビットは、入力 `state` のうち、“同じ場所にあるビットの値”と、“ x 軸方向で -1 の場所にある `column` のビットの和”と、“ x 軸方向で $+1$ かつ z 軸方向で -1 の場所にある `column` のビットの和”との 3 つ値の和として計算される。ここで、和とは、GF(2) 上での和のことであり、排他的論理和の演算と同一の結果になる。式で書くと、次のようになる。

【0029】

【数 1】

$$a'[x][y][z] \leftarrow a[x][y][z] + \sum_{y'=0}^4 a[x-1][y'][z] + \sum_{y'=0}^4 a[x+1][y'][z-1]$$

【0030】

ここで、 x は $0 \sim 4$ 、 y は $0 \sim 4$ 、 z は $0 \sim 63$ である。

【0031】

10

20

30

40

50

図3(b)は、端の部分(例えば $x = 0$)のビットを求める場合におけるステップの処理を説明する図である。 $x = 0$ のビットを求めたい場合、“ x 軸方向で -1 の場所にあるcolumn”は、stateの反対側、つまり“ $x = 4$ の場所にあるcolumn”に相当する。このように、stateからはみ出す座標については、stateの反対側の位置になる。つまり、座標値は同一state内で循環シフトする。このルールは、 x 座標、 y 座標、 z 座標の何れも同じであり、また、他の4つのステップでも同様である。

【0032】

図4は、ステップの処理(処理302)を説明する図である。ステップは、 z 軸方向に各ビットの値をシフトする処理である。より具体的には、図4(a)に示すように、stateの各lane内の値を、指定されたビットだけ z 方向に循環シフトし出力する。各laneにおいてシフトするビット数は、予め定められており、図4(b)に示している数字の通りである。尚、処理を実行するために、予め、保持部に、図4(c)に示すような、シフト量を示すテーブルを保持しておき、保持しているテーブルを用いて、処理を実行する。

10

【0033】

図5は、ステップの処理(処理303)を説明する図である。ステップは、 $x - y$ 平面内での各ビットの値の入れ替えを行う処理、つまり、同一state内の25個のlaneを入れ替える処理を行う。尚、 $x - y$ 平面は、“slice”とも呼ばれる。より具体的には、入力stateの各laneに対し図5(a)の上段に示すように番号をふった場合、出力stateは下段に示すようになる。尚、処理を実行するために、予め、保持部に、図5(b)に示すような、入替先を示すテーブルを保持しておき、保持しているテーブルを用いて、処理を実行する。

20

【0034】

図6は、ステップの処理(処理304)を説明する図である。ステップは、 x 軸方向(“row”とも呼ばれる)のビット列内での変換を行う処理であり、出力rowの各ビットの値は、同一の入力rowの3つのビットに基づき導出される。より具体的には、出力rowの各ビットの値は、入力rowの各ビットに対し、 x 軸方向で $+1$ の場所にあるビットが0、かつ、 x 軸方向で $+2$ の場所にあるビットが1の場合にビットの値が反転するように設定される。

【0035】

図7は、ステップの処理(処理305)を説明する図である。ステップは、各ビットにラウンド定数を加える処理である。また、図8は、ステップにおけるラウンド定数を示す図である。ステップは、 $x = y = 0$ のlaneのビット列に対して、ラウンド毎に予め定められたラウンド定数(64ビット値)との排他的論理和(XOR)を適用する。具体的には、 $x = y = 0$ のlaneの64ビット値($z = 63$ のビットをMSB、 $z = 0$ のビットをLSBとする)と、図8に示されるラウンド定数とのビット毎の排他的論理和を計算する。そして、その結果を、出力stateにおける $x = y = 0$ のlaneのビット列として設定する。

30

【0036】

上述した、各ステップ(ステップ、ステップ、ステップ、ステップ、ステップ)の処理内容から、各ステップの処理を開始するにあたり以下の制約があることが分かる。

40

【0037】

・ステップは、state内の各laneの計算において、 x 軸方向に関して -1 のsheetと $+1$ のsheetのデータを使用する。そのため、最初の3つ分のsheetが完全に揃う時、つまり、25個のlaneのうち23個のlaneを前段の処理から受け取った時、ステップの処理を開始することができる。

【0038】

・ステップは、lane毎に独立した計算である。そのため、前段(ステップ)の計算結果が1個のlane分出力された時点で、ステップの処理を開始することができ

50

る。

【0039】

・ステップ は、state内の各laneを入れ替える。そのため、前段（ステップ）の計算結果が1個のstate全体、すなわち25個のlane分出力された時点で、ステップの処理を開始することができる。

【0040】

・ステップ は、state内の各laneの計算において、x軸方向で+1のlane及びx軸方向で+2のlaneを使用する。そのため、3個目のlaneのデータを受け取った時点で、ステップの処理を開始することができる。

【0041】

・ステップ は、lane毎に独立した計算である。そのため、前段（ステップ）の計算結果が1個のlane分出力された時点で、ステップの処理を開始することができる。

10

【0042】

すなわち、ステップ及びステップ及びステップにおいては、前段のステップの計算結果がそれぞれ23個、25個、3個のlane分出力されるまで、処理を開始することができない。このように、特にステップ及びステップの2処理の実行開始は、前段の処理開始から長い時間待った後でなければならない。

【0043】

つまり、ステップとステップのどちらかの開始時間を早めることができれば、スループットが向上する。また、各ステップにおいて、lane単位で処理するのではなく、planeやsheet単位で処理することで、スループットが向上する。

20

【0044】

<ラウンド処理R'801の説明>

次に、ラウンド処理R'801について説明する。ラウンド処理R'801は、本実施形態で用いる処理であり、ラウンド処理R201と同じ結果になるように設計されている。

【0045】

図9(a)は、ラウンド処理R'801の概要を説明する図である。ラウンド処理R'801は、処理結果がラウンド処理R201と同じになるように設計されている。ラウンド処理R'801は、入力データに対し、6つのステップの処理（1処理802、2処理803、処理804、処理805、処理806、処理807）を適用して出力データを生成する。

30

【0046】

ここで、処理804、処理805、処理806、処理807は、それぞれ、ラウンド処理R201における処理302、処理303、処理304、処理305と、処理は同じである。1処理802と2処理803は、ラウンド処理R201における処理301の処理を分離したものである。

【0047】

ラウンド処理R'801内の処理のうち、処理、処理、処理はラウンド処理R201内のものと同じ処理であるため、説明は省略する。

40

【0048】

処理805は、ラウンド処理R201内のものと同じ処理であるが、stateデータを保持してから処理するのはなく、planeデータ入力し、sheetデータ出力を行う。詳細は後述する。

【0049】

以下では、1処理、2処理について説明する。

【0050】

図11は、ステップ1の処理を説明する図である。ステップ1は、ステップの前半の演算に対応しており、column和算出処理を実行するステップである。具体的に

50

は、column毎に、"x軸方向で-1の場所にあるcolumnのビットの和"と、
"x軸方向で+1かつz軸方向で-1の場所にあるcolumnのビットの和"の2つの
値の和(中間値と呼ぶことにする)を計算するための処理である。5個のsheetデ
ータを受け取った後に、各columnに対して1ビットずつ、合計5×64ビット分の
中間値を出力する。中間値全体の構造は、x-z平面に平行な、幅5ビット、高さ1
ビット、奥行き64ビットの平面構造として表される。

【0051】

図12は、ステップ2の処理を説明する図である。ステップ2は、ステップの後
半の演算に対応しており、column和加算処理を実行するステップである。つまり、
ステップ2は、ステップ1で求めた中間値を、各ビットに加算するステップである
。

10

【0052】

上述した、各ステップ(ステップ1,ステップ2)の処理内容から、各ステップの
処理を開始するにあたり以下の制約があることが分かる。

【0053】

・ステップ1は、和の計算であるため、state内の各sheetが入力される毎
に、計算途中の中間値を更新していく処理となる。そのため、前段の計算結果が1つの
sheetデータが出力された時点で、ステップ1の処理を開始することができる。

【0054】

・ステップ2は、state内の各planeの計算において、ステップ1で計算
した中間値を加算する。ステップ2開始時点で、ステップ1の実行は完了している
ため、前段(レジスタ)の出力が1つのplaneデータが出力された時点で、ステップ
2の処理結果の出力を開始することができる。

20

【0055】

・ステップ3は、lane毎に独立した計算である。そのため、前段(ステップ2)
の計算結果が1つのplaneデータが出力された時点で、ステップ3の処理を開始する
ことができる。

【0056】

・ステップ4は、state内の各laneを入れ替える。ただし、1個のplane
分の入力に対し、1つのsheet分の出力が得られる。そのため、前段(ステップ3)
の計算結果が1個のplaneデータが出力された時点で、ステップ4の処理を開始する
ことができる。

30

【0057】

・ステップ5は、state内の各laneの計算において、x軸方向で+1のlane
及びx軸方向で+2のlaneを使用する。そのため、3つのsheetのデータがそ
ろった時点で、ステップ5の処理を開始することができる。

【0058】

・ステップ6は、lane毎に独立した計算である。そのため、前段(ステップ5)
の計算結果が1つのsheetデータが出力された時点で、ステップ6の処理を開始する
ことができる。

40

【0059】

ステップ7において、planeデータ入力し、sheetデータ出力を行うことで、
stateデータを保持する必要がなくなり、スループットが向上する。

【0060】

さらに、ステップ2、ステップ3及びステップ4についてはplane単位で、ステ
ップ5及びステップ6についてはsheet単位で行うことで、スループットが向上する
。

【0061】

以下では、ステップ7は、planeデータ入力し、sheetデータ出力し、ラウン
ド処理をステップ2及びステップ3及びステップ4についてはplane単位で、ステ

50

ップ 及びステップ についてはsheet 単位で行う構成について説明する。

【0062】

<装置構成および動作>

図16は、第1実施形態に係るKECCAKアルゴリズムの実装例の概略構成を示す図である。1901は、入力データを表している。ここでは入力データは、lane 構造を単位として入力される。ただし、あらかじめ $(x, y) = (0, 0), (0, 1), (0, 2), \dots$ のように、y方向の順番で入力されることとする。1908は、入力データ1901である、lane 構造のデータを4個分保持し、5個目のlane を受け取るタイミングで、sheet 構造を単位として、データを出力するレジスタである。なお、少なくとも、1つ目のsheet 構造のデータが生成できるデータが保持されれば、1つ目のsheet 構造のデータを出力するようにしてよい。1907は、出力データを表しており、計算が完了したときに、sheet 構造を単位として出力される。

10

【0063】

1902は、排他的論理和(XOR)演算部を表しており、ラウンド処理を24回実行するたびに、メッセージブロックと内部データの排他的論理和を計算する。1903は内部データ全体を保持するレジスタである。尚、1903は、sheet 構造の入力データを入力して保持し、plane 構造の出力データを出力する。1904は、ステップ2 及びステップ 及びステップ を処理するための回路である。1904において、入力されるデータはplane 構造のデータ、出力されるデータはsheet 構造のデータとする。詳しくは後述する。1905は、ステップ 及びステップ を処理するための回路である。1906は、ステップ 1を処理するための回路である。

20

【0064】

図17は、図16の構成をより詳細に示した図である。2001は、入力データを表しており、図16の入力データ1901と同じである。2009は、レジスタであり、入力データ2001のうち、少なくとも、1つ目のsheet 構造のデータを保持して、sheet 構造を単位として出力する。2009は、図19のレジスタ1908と同じである。また、2009は、1クロック毎に1個のsheet 構造を単位として出力し、ここでは、x座標の小さいsheet から順に出力する。2002は、マルチプレクサを表しており、入力データと内部state との間で排他的論理和の計算をするときは入力データをそのまま出力し、それ以外ときは0を出力する。

30

【0065】

2004は、内部データ全体を保持するレジスタであり、図16のレジスタ1903と同じである。2005はステップ2 及びステップ 及びステップ を計算するための回路(以下、2 & & 回路2005と呼ぶ)である。上述のように、2 & & 回路2005には、y座標の小さい順にplane 構造のデータが入力され(y = 0, 1, 2, 3, 4の順番)、x座標の小さい順にsheet 構造のデータが出力される(x = 0, 1, 2, 3, 4の順番)。

【0066】

2006は、ステップ 及びステップ を処理するための回路(以下、& 回路2006と呼ぶ)であり、1個のsheet 構造を単位として結果を出力する。2007はマルチプレクサを表しており、ハッシュ値の計算開始時には初期化のため0を出力し、それ以外の時は計算途中のデータをそのまま出力する。

40

【0067】

2008は、ステップ 1の処理を行う回路(以下、1回路2008と呼ぶ)であり、sheet データを5個入力すると5x64ビットの中間値(中間値)を出力する。

【0068】

図18は、レジスタ2004の実装例を示す図である。2101は入力データを表している。2102は入力データ2101である、1つのsheet データを5つのlane データに分割し出力する組み合わせ回路である。2103はマルチプレクサを表しており、偶数ラウンドと奇数ラウンドでシフト方向を縦方向と横方向で交互に切り替える(図1

50

8内の同型記号の動作は全て2103と同様である)。2104は1段で1個のlaneの情報を記憶する5×5段のメッシュ構造のレジスタを表しており、1クロック毎に5個のlane分のデータ(1個のsheet分もしくはplane分のデータ)を入出力する。2105は2104の最終段から出力された5個のlane分のデータ(R0・R1・R2・R3・R4の5個、もしくはR0・R5・R10・R15・R20の5個)を1個のplane分のデータとして出力する組み合わせ回路である。2106は出力を表している。

【0069】

図23は、ステップの処理の特性を説明する図である。

【0070】

図23(a)は、ステップの処理を実行する前のデータの例である。なお、の処理により、各laneがどの位置に並び替えられるかをわかりやすくするため、各laneに連続する番号を割り振ってある。図23(b)は、ステップの処理を実行した後のデータの例である。ここで $y=0$ の1個のplane分のデータ(図23(a)の231)が全て $x=0$ の1個のsheet分のデータの位置(図23(b)の232)に並び替えられていることが分かる。また、同様の事が $y=1, 2, 3, 4$ のデータにも言える。つまり、ステップの処理を実行すると、 $y=i$ ($i=0, 1, 2, 3, 4$)の1個のplane分のデータは、 $x=i$ の1個分のsheet分のデータとして出力される。

【0071】

以上説明したステップの処理の特性を用いることで、ステップの処理を行う際に、全てのデータ(つまり、5つのplane構造のデータ)をレジスタに保持する必要はなく、1つのplane分の入力に対し、1個のsheet分の出力を得ることが可能となる。

【0072】

図24は、レジスタ2004によるsheet-plane単位変換を説明する図である。レジスタ2004への入力データは、上述したように1クロックにつき1個のsheet分のデータである。図24(a)は、1クロック目のsheetデータが入力されたとき、図24(b)は、2クロック目のsheetデータが入力されたとき、図24(c)は、5クロック目のsheetデータが入力されたとき、の説明図である。図24(a)、(b)、(c)に示した通り、5クロックかけて5個のsheet分のデータ(1個のstate分のデータ)をy方向(x方向)に入力される。図24(d)は、5個のsheetデータが入力された後、1つ目のplaneデータが出力されたとき、図24(e)は、2つ目のplaneデータが出力されるとき、の説明図である。5個のsheet分のデータが入力された後、x方向(y方向)に1クロックにつき5個のlane分のデータを出力する事で、1個のplane分のデータを得る。レジスタ2004は以上の流れでsheet-plane変換を行っている。

【0073】

尚、レジスタへのデータ入力は、例えば、y軸方向から5plane入力し、その後、x軸方向から5sheet入力するなど、入力方向を、x軸、y軸交互に変えて行う。

【0074】

図19は、&&回路2005の実装例を示す図である。&&回路2005は、注目planeに対して2008であらかじめ計算しておいた中間値を使用して、出力データを算出する。ステップの処理を含むため、出力データはsheetとなる。

【0075】

2201は入力データを表している。上述したように、入力データとしては、1クロック毎に1個のplaneが入力される。2202は、1回路2008からの入力を表しており、中間値に相当する。

【0076】

2203は、排他的論理和(XOR)演算部を表しており、この処理が上述したステッ

10

20

30

40

50

ブ 2 の演算に相当する。2204 は、ステップ の演算を行う論理回路（回路）である。2205 は、ステップ の演算を行う論理回路（回路）であり、1 個の plane 分の入力に対し、1 個の sheet 分の出力を得る。2206 は出力データを表しており、1 クロック毎に 1 個の sheet が出力される。

【0077】

図 25 は、回路 2205 の実装例を示す図である。2601 は、入力データを表している。上述したように、入力データとしては、1 クロック毎に 1 個の plane が入力される。2602 は入力データ 2601 である、1 個の plane 分のデータを 5 個の lane 分のデータに分割し出力する組み合わせ回路である。

【0078】

2603 は、ステップ の並び替えを行う組み合わせ回路である。x 軸方向に並ぶ 5 個の lane 分のデータを、図 5 (b) のテーブルに従い、y 軸方向に並ぶ 5 個の lane 分のデータに並び替え出力する。

【0079】

2604 は、5 個の lane 分のデータを 1 個の sheet 分のデータとして出力する組み合わせ回路である。2605 は出力データを表しており、1 クロック毎に 1 個の sheet が出力される。

【0080】

図 20 は、& 回路 2006 の実装例を示す図である。& 回路 2006 は、注目 sheet と当該注目 sheet に対して x 軸方向に +1 と +2 にある 2 個の sheet を使用して、出力データを算出する。

【0081】

2301 は、入力データを表している。上述したように、入力データとしては、1 クロック毎に 1 個の sheet が入力される。2302 は、マルチプレクサを表しており、処理開始から最初の 5 クロックでは入力データ 2301 をそのまま出力し、引き続く 2 クロックは 2304 からのデータを出力する。

【0082】

2303 は、1 段で 1 個の sheet の情報を記憶する 2 段構成のレジスタを表している。2304 は、1 段で 1 個の sheet の情報を記憶する 2 段構成のレジスタを表しており、ここでは、 $x = 0$ と $x = 1$ の sheet の情報を記憶している。

【0083】

2305 は、組み合わせ回路を表しており、上述したステップ 及びステップ の演算を行う論理回路である。2306 は、出力データを表しており、1 個の sheet を単位として出力される。

【0084】

上述したように、2 & & 回路 2005 を plane 単位、& 回路 2006 を sheet 単位で処理することにより、2 & & 回路 2005 の出力から & 回路 2006 の入力までの経路は組み合わせ回路のみ接続されている。すなわち、ラッチ回路を含まない構成であるため、1 クロック内でデータを通過させることが可能な構成となっている。

【0085】

以上説明したように、第 1 実施形態では、の処理を行う際に、plane 入力に対し、sheet 出力とし、ラウンド内の処理単位を plane と sheet にすることで、ラウンド内でのパイプライン化が可能となる。

【0086】

また、以上説明したように、第 1 実施形態では、ラウンド開始時の入力処理単位は plane 単位で、ラウンド終了時の出力処理単位は sheet 単位である。が、レジスタ 2004 の入出力時に plane 単位から sheet 単位変換を行うことで、次のラウンド開始の入力処理単位を plane 単位にすることができる。

【0087】

10

20

30

40

50

尚、第1実施形態では1回路2008への入力単位をsheet構造としたが、入力単位をplane構造としてもよい。その場合、1回路2008は、planeデータを5個入力すると5×64ビットの中間値を出力する。ただし、1回路2008への入力単位をsheet構造とした方が、入力される度に、順次、中間値を計算できる効果がある。

【0088】

図14(a)は、第1実施形態に係る実装例における各モジュールの動作タイミングチャートである。なお、2&&回路2005及び&回路2006はパイプライン処理されるよう構成されている。1回路2008は、5個のsheetが入力されて、中間値が算出できるので、5クロックかかる。2&&回路2005は、1個のsheetを出力してから2クロック後に、&回路2006が1個のsheet出力できる。つまり、&回路2006は、3個のsheetが入力されたとき処理を開始でき、2&&回路2005と&回路2006との並列動作が実現できる。また、1回のラウンド処理にかかる時間が、7クロックである。

10

【0089】

<仕様通りのアルゴリズムでlane単位で処理を行った場合の例>

以下では、上述の第1実施形態の実装例に対する比較対象として、仕様通りのアルゴリズムでlaneを単位として処理する実装例について説明する。

【0090】

図15は、KECCAKアルゴリズムを仕様通りにlaneを単位として処理する場合の実装例の概略構成を示す図である。なお、5つのステップ(, , , ,)の処理は上述したものと同一であるため説明は省略する。

20

【0091】

1801は、入力データを表している。入力データ1801から、1クロック毎に1個のlane(64ビット長のデータ)を受信する。なお、laneは、1個のstateの中から図2(f)に示される順に受信される。

【0092】

1802は、排他的論理和の処理を表しており、ラウンド処理を24回実行するたびに、メッセージブロックと内部データの排他的論理和を計算する演算部である。

【0093】

1803は、stateで表される内部データ全体を保持するレジスタである。1804は、ステップを実行する処理ブロック(回路)である。ただし、上述したように、ステップの処理は、ステップの処理を完了した後でのみ実行可能となる。1805は、ステップを実行する処理ブロック(回路)、1806は、ステップを実行する処理ブロック(回路)である。

30

【0094】

1807は、ステップを実行する処理ブロック(回路)、1808は、ステップを実行する処理ブロック(回路)である。1809は、マルチプレクサであり、ラウンド処理の前半は1806からのデータを出力し、後半は1808からのデータを出力する。1810は、出力データを表しており、計算が完了したときに、1個のlaneを単位として出力される。

40

【0095】

図14(b)は、仕様通りのアルゴリズムでlaneを単位として処理する場合の各モジュールの動作タイミングチャートである。回路1805&回路18064と回路1807&回路1808とは別々の期間に動作し、同時には動作しない。また、1回のラウンド処理にかかる時間は、51クロックである。

【0096】

<比較>

図14(a)と図14(c)とを比較すると分かるように、第1実施形態の実装例の構成を用いることにより処理スループットが向上することがわかる。

50

【0097】

すなわち、

・ 2 & & 回路及び & 回路の2つの処理回路の並列動作により回路利用効率が向上可能となる。

【0098】

・ より少ないクロック数（時間）で1回のラウンド処理を実行することが可能となる。

【0099】

（第2実施形態）

本発明に係るハッシュ値生成装置の第2実施形態として、SHA-3（KECCAKアルゴリズム）のハッシュ値を生成する装置を例に挙げて以下に説明する。なお、以下の説明において、具体的なデータ長やビット値が示されている場合があるが、本発明はこれらの具体的な値に限定されるものではない。KECCAKアルゴリズム、データ構造については第1実施形態と同様であり、以降では、第1実施形態と異なる箇所について説明する。

10

【0100】

<ラウンド処理R'901の説明>

ラウンド処理R'901について説明する。ラウンド処理R'901は、本実施形態で用いる処理であり、ラウンド処理R201と同じ結果になるように設計されているが、KECCAKアルゴリズムの仕様とは処理内容が異なる。

【0101】

図9（b）は、ラウンド処理R'901の概要を説明する図である。ラウンド処理R'901は、処理結果がラウンド処理R201と同じになるように設計されている。ラウンド処理R'901は、入力データに対し、6つのステップの処理（1処理902、処理903、2'処理904、'処理905、処理906、処理907）を適用して出力データを生成する。

20

【0102】

ここで、処理903、処理906、処理907は、それぞれ、ラウンド処理R201における処理303、処理304、処理305と、処理は同じである。'処理905は、ラウンド処理R201における処理302と同じように、z軸方向に各ビットをシフトする処理であるが、シフトするビット数が異なる。1処理902と2'処理904は、ラウンド処理R201における処理301の処理を分離したものである。

30

【0103】

ラウンド処理R'901内の処理のうち、処理と処理はラウンド処理R201内のものと同じ処理であるため、説明は省略する。

【0104】

処理905は、ラウンド処理R201内のものと同じ処理であるが、stateデータを保持してから処理するのはなく、planeデータ入力し、sheetデータ出力を行う。詳細は第1の実施形態と同じである。

【0105】

また、ラウンド処理R'901の1処理は、ラウンド処理R'801の1処理と同じであるため、説明は省略する。以下では、'処理、2'処理について説明する。

40

【0106】

図10（a）は、ステップ'の処理（'処理905）を説明する図である。ステップ'は、ステップと同様に、z軸方向に各ビットの値を循環シフトする処理である。ただし、各laneにおいて循環シフトするビット数はステップと異なり、図10（b）に示している数字の通りである。尚、'処理を実行するために、予め、保持部に、図10（c）に示すような、シフト量を示すテーブルを保持しておき、保持しているテーブルを用いて、'処理を実行する。このテーブルは、'処理を考慮したテーブルである。詳細は後述する。

50

【0107】

ここで、ラウンド処理 R'901 の処理結果とラウンド処理 R201 の処理結果が同じであることを説明するために、まず、ラウンド処理 R201 の処理結果と、ラウンド処理 R''911 の処理結果が同じであることを説明する。

【0108】

図9(c)は、ラウンド処理 R''911 の図である。ラウンド処理 R''911 は、入力データに対し、5つのステップの処理(処理912、処理913、処理915、処理916、処理917)を適用して出力データを生成するとする。ここで、処理912、処理913、処理916、処理917は、ラウンド処理 R201 における処理301、処理303、処理304、処理305と、それぞれ同じ処理である。処理915は、ラウンド処理 R'901 における処理905と同じ処理である。

10

【0109】

ラウンド処理 R201 とラウンド処理 R''911 を比較すると、ラウンド処理 R201 では、処理302、処理303の順に実行するのに対し、ラウンド処理 R''911 では、処理303、処理905の順で実行する点異なる。

【0110】

ここで、ラウンド処理 R201 における、ステップは、lane毎に決められたルールで、z軸方向にシフトするステップで、ステップは、各laneを入れ替えるステップである。それに対して、ラウンド処理 R''911 では、各laneを入れ替えるステップ(ステップの処理)を先に行い、その後、入替処理を考慮したlane毎に決められたルールで、z軸方向にシフトするステップ(ステップの処理)を行う。つまり、ラウンド処理 R''911 では、ステップを先に行うが、ステップで、z軸方向にシフトするシフト量を、ステップの処理を考慮して変更することで、ラウンド処理 R''911 の処理結果とラウンド処理 R201 の処理結果が同じになる。

20

【0111】

図10(c)は、ステップを行う際に用いる各laneのシフト量を示すテーブルである。

【0112】

図10(c)に示しているテーブルの生成方法について具体的に解説する。まず、ラウンド処理 R201 について考える。ラウンド処理 R201 では、処理302と処理303を順に行う。図4(b)に示している数字は、ステップにおけるシフト量であり、たとえば、 $x=0$ 、 $y=4$ の位置のlaneのシフト量は18bitであることを表している。次に、処理によるlaneの入れ替えを、図5を使って確認すると、 $x=0$ 、 $y=4$ の位置のlaneは、 $x=4$ 、 $y=2$ の位置に移動する。

30

【0113】

次に、ラウンド処理 R''911 について考える。ラウンド処理 R''911 では、処理913と処理915を順に行う。処理の前に処理が行われているので、処理において18bitシフトしなければならないlaneは、 $x=4$ 、 $y=2$ の位置にあるlaneとなる。よって、図10(b)に示している数字の、 $x=4$ 、 $y=2$ の位置にある数字は、18となる。他のlaneのシフト量も、同様に求めて、図10(b)に示している数字となる。

40

【0114】

つまり、図10(c)が示す、ステップを行う際の各laneのシフト量を示すテーブルは、処理の入替処理を考慮したテーブルである。

【0115】

次に、ラウンド処理 R''911 の処理結果とラウンド処理 R'901 の処理結果が同じであることを説明する。

【0116】

ここで、処理903、処理905、処理906、処理907は、ラウンド処

50

理 R' ' 9 1 1 における 処理 9 1 3、 ' 処理 9 1 5、 処理 9 1 6、 処理 9 1 7 と、それぞれ同じ処理である。 1 処理 9 0 2、 2 ' 処理 9 0 4 は、 処理 9 1 2 を分離した処理である。

【 0 1 1 7 】

ラウンド処理 R' ' 9 1 1 とラウンド処理 R' 9 0 1 を比較すると、ラウンド処理 R' ' 9 1 1 では、 処理 9 1 2、 処理 9 1 3 の順に実行するのに対し、ラウンド処理 R' 9 0 1 では、 1 処理 9 0 2、 処理 9 1 3、 2 ' 処理 9 0 4 の順で実行する点異なる。

【 0 1 1 8 】

ここで、ラウンド処理 R' ' 9 1 1 において、ステップ は、各ビットに対して近傍の 2 つの column の和を加えるステップであり、ステップ は、各 lane を入れ替えるステップである。それに対して、ラウンド処理 R' 9 0 1 では、各ビットに対して近傍の 2 つの column の和を求める (ステップ 1 の処理)。そして、その後、各 lane を入れ替え (ステップ の処理)、各 lane の入れ替えを考慮したビットに column の和を加える処理 (ステップ 2 ' の処理) を行う。

10

【 0 1 1 9 】

図 1 3 (a) は、ステップ 2 ' の処理を説明する図である。ステップ 2 ' は、ステップ の後半の演算に対応しており、column 和加算処理を実行するステップである。つまり、ステップ 2 ' は、ステップ 1 で求めた 中間値を、各ビットに加算するステップである。

20

【 0 1 2 0 】

ただし、ステップ 2 ' においては、すでにステップ が実行されていることに注意する必要がある。具体的には、ラウンド処理 R' ' 9 1 1 のステップ (つまり、ラウンド処理 R 2 0 1 のステップ) の場合は、各ビットの x 座標と各ビットの計算に使用する 中間値の x 座標は等しいものとなる。しかし、ラウンド処理 R' 9 0 1 のステップ 2 ' の場合は、各ビットの x 座標と各ビットの計算に使用する 中間値の x 座標は異なり、ステップ の各 lane の入れ替えを考慮した x 座標となる。各ビットの計算に使用する 中間値の x 座標は、図 1 3 (b) に示している数字の通りである。尚、 2 ' 処理を実行するために、予め、保持部に、図 1 3 (c) に示すような、各ビットの計算に使用する 中間値の x 座標を示すテーブルを保持しておき、保持しているテーブルを用いて、 2 ' 処理を実行する。

30

【 0 1 2 1 】

図 1 3 (c) に示しているテーブルの生成方法について具体的に解説する。まず、ラウンド処理 R' ' 9 1 1 について考える。ステップ における各ビットの計算に必要な 中間値の x 座標は、各ビットの x 座標と等しい。たとえば、ステップ において、 $x = 0$, $y = 4$ の位置のビットは、 $x = 0$ の 中間値を使って演算を行う。次に、ステップ による lane の入れ替えを、図 5 を使って確認すると、 $x = 0$, $y = 4$ の位置のビットは、 $x = 4$, $y = 2$ の位置に移動する。

【 0 1 2 2 】

次に、ラウンド処理 R' 9 0 1 について考える。ステップ 2 ' ではステップ がすでに行われているので、ステップ 2 ' において、 $x = 4$, $y = 2$ の位置にあるビットの計算に必要な 中間値の x 座標は、 $x = 0$ であることがわかる。そのため、図 1 3 (b) に示している数字の、 $x = 4$, $y = 2$ の位置にある数字は、0 となる。他のビットにおける 中間値の x 座標も、同様にして求めることで、図 1 3 (b) に示している数字となる。

40

【 0 1 2 3 】

つまり、図 1 3 (c) が示す、ステップ 2 ' を行う際の 中間値の x 座標を示すテーブルは、 処理の入替処理を考慮したテーブルである。

【 0 1 2 4 】

以上説明したように、ラウンド処理 R 2 0 1 の処理結果とラウンド処理 R' ' 9 1 1 の処理結果は同じであり、また、ラウンド処理 R' ' 9 1 1 の処理結果とラウンド処理 R' 9 0 1 の

50

901の処理結果は同じである。従って、ラウンド処理R'901の処理結果とラウンド処理R201の処理結果は同じとなる。

【0125】

上述した、各ステップ(ステップ1、ステップ2'、ステップ')の処理内容から、各ステップの処理を開始するにあたり以下の制約があることが分かる。

【0126】

・ステップ1は、和の計算であるため、state内の各planeが入力される毎に、計算途中の中間値を更新していく処理となる。そのため、前段の計算結果が1個のplaneデータが出力された時点で、ステップ1の処理を開始することができる。

【0127】

・ステップ2'は、state内の各planeの計算において、ステップ1で計算した中間値を加算する。ステップ2'開始時点で、ステップ1の実行は完了しているため、前段(ステップ')の計算結果が1個のplaneデータが出力された時点で、ステップ2'の処理結果の出力を開始することができる。

【0128】

・ステップ'は、lane毎に独立した計算である。そのため、前段(ステップ2')の計算結果が1個のplaneデータが出力された時点で、ステップ'の処理を開始することができる。

【0129】

すなわち、ステップ1及びステップ2'及びステップ'においては、前段のステップの計算結果のうち1個のplaneデータが出力された時点で、処理を開始することができる。

【0130】

また、第2実施形態におけるステップ、ステップ、ステップの処理内容は、第1実施形態で述べたものと同じであることから、各ステップの処理を開始するにあたり以下の制約があることが分かる。

【0131】

・ステップは、state内の各laneを入れ替える。ただし、1個のplane分の入力に対し、1個のsheet分の出力が得られる。そのため、前段(ステップ')の計算結果が1個のplane分出力された時点で、ステップの処理を開始することができる。

【0132】

・ステップは、state内の各laneの計算において、x軸方向で+1のlane及びx軸方向で+2のlaneを使用する。そのため、前段(ステップ')の計算結果が1個のplaneデータが出力された時点で、ステップの処理を開始することができる。

【0133】

・ステップは、lane毎に独立した計算である。そのため、前段(ステップ')の計算結果が1個のplaneデータが出力された時点で、ステップの処理を開始することができる。

【0134】

ステップにおいて、planeデータ入力し、sheetデータ出力を行うことで、stateデータを保持する必要がなくなり、スループットが向上する。

【0135】

さらに、plane単位で処理を行い、さらに、ラウンド処理R201の代わりにラウンド処理R'901を用いることで、スループットが向上する。そこで、以下では、ステップは、planeデータ入力し、sheetデータ出力し、ラウンド処理をplane単位で行う構成について説明する。

【0136】

<装置構成および動作>

10

20

30

40

50

図 2 1 は、第 2 実施形態に係る K E C C A K アルゴリズムの実装例の構成を示す図である。2 4 0 1 は、入力データを表している。ここでは入力データは、あらかじめ $(x, y) = (0, 0), (1, 0), (2, 0) \dots$ のように、x 方向の順番で入力されることとする。2 4 0 9 は、レジスタであり、入力データ 2 4 0 1 である、lane 構造のデータを 4 個分保持し、5 個目の lane を受け取るタイミングで、plane 構造を単位として、データを出力する。なお、レジスタ 2 4 0 9 では、少なくとも、1 つ目の plane 構造のデータが生成できるデータが保持されれば、1 つ目の plane 構造のデータを出力するようにしてよい。2 4 1 0 は、出力データを表しており、計算が完了したときに、sheet 構造を単位として出力される。

【0 1 3 7】

2 4 0 2 は、マルチプレクサを表しており、入力データと内部 state との間で排他的論理和の計算をするときは入力データをそのまま出力し、それ以外の場合は 0 を出力する。

【0 1 3 8】

2 4 0 4 は、ステップ を計算するための回路（以下、回路 2 4 0 4 と呼ぶ）である。回路 2 4 0 4 は、図 1 9 の回路 2 2 0 5 と同じであり、plane 構造のデータが入力され、sheet 構造のデータが出力される。具体的には、y 座標の小さい順に plane 構造のデータが入力され $(y = 0, 1, 2, 3, 4)$ の順番)、x 座標の小さい順に sheet 構造のデータが出力される $(x = 0, 1, 2, 3, 4)$ の順番)。

【0 1 3 9】

2 4 0 5 は、内部データ全体を保持するレジスタである。レジスタ 2 4 0 5 は、第 1 実施形態のレジスタ 2 0 0 4 と同じものであるため、説明は省略する。

【0 1 4 0】

2 4 0 6 は、ステップ 2' 及びステップ' 及びステップ 及びステップ を計算するための回路（以下、2' & ' & & 回路 2 4 0 6 と呼ぶ）であり、1 個の plane 構造を単位として結果を出力する。2 4 0 7 は、マルチプレクサを表しており、ハッシュ値の計算開始時には初期化のため 0 を出力し、それ以外の場合は計算途中のデータをそのまま出力する。

【0 1 4 1】

2 4 0 8 は、ステップ 1 の処理を行う回路（以下、1 回路 2 4 0 8 と呼ぶ）であり、plane データを 5 個入力すると 5×64 ビットの間中値（中中値）を出力する。

【0 1 4 2】

図 2 2 は、2' & ' & & 回路 2 4 0 6 の実装例を示す図である。2' & ' & & 回路 2 4 0 6 は、注目 plane に対して 2 4 0 8 であらかじめ計算しておいた中中値を使用して、出力データを算出する。

【0 1 4 3】

2 5 0 1 は、入力データを表している。入力データとしては、1 クロック毎に 1 個の plane が入力される。2 5 0 2 は 1 回路 2 4 0 8 からの入力を表しており、中中値に相当する。

【0 1 4 4】

2 5 0 3 は、排他的論理和 (XOR) 演算部を表しており、この処理が上述したステップ 2' の演算に相当する。2 5 0 4 は組み合わせ回路を表しており、上述したステップ' 及びステップ 及びステップ の演算を実際に行う論理回路であり、1 クロック毎に 1 個の plane が出力される。2 5 0 5 は出力データを表しており、1 クロック毎に 1 個の plane が出力される。

【0 1 4 5】

上述したように、回路 2 4 0 4 を plane 単位で処理し、出力された sheet 構造のデータをレジスタで sheet 構造へ変換し、2' & ' & & 回路 2 4 0 6 を plane 単位で処理する。そして、2' & ' & & 回路 2 4 0 6 の出力から回路 2 4 0 4 の入力までの経路は組み合わせ回路のみ接続されている。すなわち、ラッチ回

10

20

30

40

50

路を含まない構成であるため、1クロック内でデータを通させることが可能な構成となっている。

【0146】

尚、第2実施形態では1回路2408への入力単位をplane構造としているが、入力単位をsheet構造としてもよい。その場合、1回路2408は、sheetデータを5個入力すると5×64ビットの中間値を出力する。

【0147】

図14(b)は、第2実施形態に係る実装例における各モジュールの動作タイミングチャートである。なお、2' & ' & & 回路2406の出力から回路2404はパイプライン処理されるよう構成されている。ラウンド処理内の全てのステップの処理において、1個のplaneが入力されたとき処理を開始できる。つまり、ラウンド処理内の全てのステップの並列動作が実現可能である。また、1回のラウンド処理にかかる時間は、平均5クロックである。

10

【0148】

<比較>

以下では、上述の第2実施形態の実装例に対する比較対象として、仕様通りのアルゴリズムでlaneを単位として処理する実装例について説明する。仕様通りのアルゴリズムでlaneを単位として処理する実装例については、第1実施形態の内容と重複するため説明は省略する。

【0149】

図14(c)は、仕様通りのアルゴリズムでlaneを単位として処理する場合における各モジュールの動作タイミングチャートである。

20

【0150】

図14(b)と図14(c)とを比較すると分かるように、第2実施形態の実装例の構成を用いることにより処理スループットが向上することがわかる。

【0151】

すなわち、

・ 回路及び2' & ' & & 回路の2つの処理回路の並列動作により回路利用効率が向上可能となる。

【0152】

・ より少ないクロック数(時間)で1回のラウンド処理を実行することが可能となる。

30

【0153】

以上の本実施形態で説明したように、1処理を行っている間に、処理単位を変換することで、データ保持するための時間を削減することが可能である。


【0154】

(その他の実施例)


また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。

40


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】



【 図 6 】




【 図 7 】




【 図 8 】

ラウンド回数	ラウンド定数
1	0x000000000000001
2	0x0000000000008082
3	0x800000000000808A
4	0x8000000080008000
5	0x000000000000808B
6	0x0000000080000001
7	0x8000000080008081
8	0x8000000000008009
9	0x000000000000008A
10	0x0000000000000088
11	0x0000000080008009
12	0x000000008000000A
13	0x000000008000808B
14	0x800000000000008B
15	0x8000000000008089
16	0x8000000000008003
17	0x8000000000008002
18	0x8000000000000080
19	0x800000000000800A
20	0x800000008000000A
21	0x8000000080008081
22	0x8000000000008080
23	0x0000000080000001
24	0x8000000080008008


【 図 9 】




【 図 1 0 】




【 図 1 1 】




【 図 1 2 】




【 図 1 3 】




【 図 1 4 】




【 図 1 5 】




【 図 1 6 】




【 図 1 7 】




【 図 1 8 】




【 図 1 9 】




【 図 2 0 】




【 図 2 1 】




【 図 2 2 】



【 図 2 3 】



【 図 2 4 】



【 図 2 5 】

