【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第3区分

【発行日】平成29年9月21日(2017.9.21)

【公開番号】特開2015-65650(P2015-65650A)

【公開日】平成27年4月9日(2015.4.9)

【年通号数】公開・登録公報2015-023

【出願番号】特願2014-170407(P2014-170407)

【国際特許分類】

	Н	0	3	Κ	3/356	(20	06	. 0	1)
	Н	0	1	L	29/786	(20	06	. 0	1)
	Н	0	1	L	21/8234	(20	06	. 0	1)
	Н	0	1	L	27/088	(20	06	. 0	1)
	Н	0	1	L	21/8238	(20	06	. 0	1)
	Н	0	1	L	27/092	(20	06	. 0	1)
	Н	0	1	L	21/8242	(20	06	. 0	1)
	Н	0	1	L	27/108	(20	06	. 0	1)
	Н	0	1	L	27/10	(20	06	. 0	1)
[FI]									
	Н	0	3	Κ	3/356				В
	Н	0	1	L	29/78	6	1	3	В
	Н	0	1	L	29/78	6	1	8	В
	Н	0	1	L	27/08	1	0	2	Α

【手続補正書】

【提出日】平成29年8月11日(2017.8.11)

3 2 1 A

1 0 2 E

1 0 2 H

3 2 1

4 6 1

【手続補正1】

【補正対象書類名】明細書

H 0 1 L 27/08

H 0 1 L 27/08

H 0 1 L 27/08

H 0 1 L 27/10

H 0 1 L 27/10

【補正対象項目名】発明の名称

【補正方法】変更

【補正の内容】

【発明の名称】記憶回路

【手続補正2】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

第1および第2の論理回路と、

第1および第2のトランジスタと、

第1のキャパシタと、

第1および第2のノードと、を有し、

前記第1のノードに前記第1のキャパシタが接続され、

前記第2のノードに前記第2の論理回路の入力端子が接続され、

前記第1のトランジスタは前記第1の論理回路の出力端子と前記第1のノード間の接続を制御するスイッチとして機能し、ゲートに第1のクロック信号が入力され、

前記第2のトランジスタは前記第1のノードと前記第2のノード間の接続を制御するスイッチとして機能し、ゲートに第2のクロック信号が入力され、

前記第1のクロック信号と前記第2のクロック信号は、位相が互いに反転した関係にある信号であり、

前記第1および前記第2のトランジスタは、チャネル形成領域が酸化物半導体でなるトランジスタであることを特徴とする記憶回路。

【請求項2】

第1および第2の論理回路と、

第1および第2のインバータと、

第1および第2のトランジスタと、

第1のキャパシタと、

第1乃至第3のノードと、を有し、

前記第1のノードに前記第1のキャパシタが接続され、

前記第2のノードと前記第3のノード間に前記第1のトランジスタ、前記第2のトランジスタが直列に接続され、

前記第3のノードに前記第2の論理回路の入力端子が接続され、

前記第1のトランジスタは前記第1の論理回路の出力端子と前記第1のノード間の接続を制御するスイッチとして機能し、ゲートに第1のクロック信号が入力され、

前記第2のトランジスタは前記第1のノードと前記第2のノード間の接続を制御するスイッチとして機能し、ゲートに第2のクロック信号が入力され、

前記第1のクロック信号と前記第2のクロック信号は、位相が互いに反転した関係にある信号であり、

前記第1および前記第2のトランジスタは、チャネル形成領域が酸化物半導体でなるトランジスタであることを特徴とする記憶回路。

【請求項3】

請求項2項において、

前記第1のインバータのトランジスタは、前記第2の論理回路のトランジスタよりも、 チャネル幅、チャネル長の少なくとも一方が短い記憶回路。

【請求項4】

請求項2項において、

前記第2のトランジスタ、並びに前記第1及び前記第2のインバータのトランジスタのチャネル幅は、前記第1のインバータが最も短く、前記第2の論理回路が最も長い記憶回路。

【請求項5】

請求項2乃至4のいずれか1項において、

前記第1のインバータの入力端子と前記第2のインバータの出力端子を接続する第1のスイッチを有し、

前記第1、前記第2のクロック信号の供給が停止されている期間、前記第1のスイッチはオン状態になる記憶回路。

【請求項6】

請求項5において、

前記第1のスイッチは、トランスファーゲートまたは第3のトランジスタであり、

前記第3のトランジスタは、チャネル形成領域が酸化物半導体でなるトランジスタである記憶回路。

【請求項7】

請求項2乃至6のいずれか1項において、

第4および第5のトランジスタと、

第2のキャパシタと、

第4のノードと、をさらに有し、

前記第2のキャパシタは前記第4のノードに接続され、

前記第4のトランジスタは、前記第2の論理回路の前記入力端子と前記第4のノード間の接続を制御するスイッチとして機能し、

前記第 5 のトランジスタは、前記第 1 のノードと前記第 4 のノード間の接続を制御するスイッチとして機能し、

前記第4、前記第5のトランジスタは、チャネル形成領域が酸化物半導体でなるトランジスタである記憶回路。

【請求項8】

請求項2乃至6のいずれか1項において、

第4および第5のトランジスタと、

第2のキャパシタと、

第4のノードと、をさらに有し、

前記第2のキャパシタは前記第4のノードに接続され、

前記第4のトランジスタは、前記第2の論理回路の前記入力端子と前記第4のノード間の接続を制御するスイッチとして機能し、

前記第 5 のトランジスタは、前記第 1 のノードと前記第 2 のノード間の接続を制御するスイッチとして機能し、

前記第4、前記第5のトランジスタは、チャネル形成領域が酸化物半導体でなるトランジスタである記憶回路。

【請求項9】

請求項1乃至8のいずれか1項において、

前記第2のノードに接続された第3のキャパシタを有する記憶回路。