



등록특허 10-2472875



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2022년12월02일
(11) 등록번호 10-2472875
(24) 등록일자 2022년11월28일

- (51) 국제특허분류(Int. Cl.)
H01L 27/108 (2006.01) *H01L 23/31* (2006.01)
H01L 27/12 (2006.01) *H01L 29/16* (2006.01)
H01L 29/26 (2006.01) *H01L 29/786* (2006.01)
- (52) CPC특허분류
H01L 27/10811 (2013.01)
H01L 23/3157 (2013.01)
- (21) 출원번호 10-2019-7036428(분할)
- (22) 출원일자(국제) 2014년12월15일
심사청구일자 2019년12월10일
- (85) 번역문제출일자 2019년12월10일
- (65) 공개번호 10-2019-0140092
- (43) 공개일자 2019년12월18일
- (62) 원출원 특허 10-2016-7020174
원출원일자(국제) 2014년12월15일
- (86) 국제출원번호 PCT/IB2014/066898
- (87) 국제공개번호 WO 2015/097589
국제공개일자 2015년07월02일
- (30) 우선권주장
JP-P-2013-269701 2013년12월26일 일본(JP)
- (56) 선행기술조사문현
KR1020060093039 A
US20130256665 A1

전체 청구항 수 : 총 3 항

심사관 : 김려원


(54) 발명의 명칭 반도체 장치

(57) 요 약

본 발명은 소형화에 적합한 반도체 장치를 제공한다. 제 1 소자, 제 1 소자 위의 제 1 절연체, 제 1 절연체 위의 제 1 배리어막, 제 1 배리어막 위의 제 1 전도체, 제 1 전도체 위의 제 2 배리어막, 제 2 배리어막 위의 제 2 절연체, 및 제 2 절연체 위의 반도체를 포함하는 반도체 장치가 제공된다. 제 1 전도체는 제 1 배리어막 및 제 2 배리어막에 의하여 둘러싸인다.

대 표 도

[도 7]



(52) CPC특허분류

H01L 27/10855 (2013.01)

H01L 27/10873 (2013.01)

H01L 27/1207 (2013.01)

H01L 29/16 (2013.01)

H01L 29/26 (2013.01)

H01L 29/7869 (2013.01)

명세서

청구범위

청구항 1

제 1 도전층과,

상기 제 1 도전층과 중첩하는 영역 및 제 1 트랜지스터의 채널 형성 영역을 갖는 반도체와,

상기 반도체의 아래쪽의 제 2 도전층과,

접속 전극과,

상기 제 2 도전층의 아래쪽의 절연층과,

상기 절연층의 아래쪽의 제 2 트랜지스터와,

상기 절연층의 아래쪽의 제 3 도전층을 갖고,

상기 접속 전극은 상기 반도체의 위쪽에 제공된 영역을 갖고,

상기 접속 전극은 상기 제 3 도전층의 상면과 접하는 영역을 갖고,

상기 접속 전극은 제 4 도전층 및 제 5 도전층을 갖고, 상기 제 1 트랜지스터를 갖는 회로와 상기 제 2 트랜지스터를 갖는 회로를 전기적으로 접속하는 기능을 갖고,

상기 제 4 도전층은 상기 반도체의 개구부의 측면과 접하는 영역과, 상기 제 1 도전층의 측면과 접하는 영역과,
상기 절연층의 측면과 접하는 영역을 갖고,

상기 제 1 트랜지스터의 상기 채널 형성 영역은 실리콘을 갖고,

상기 제 2 트랜지스터의 채널 형성 영역은 실리콘을 갖고,

상기 제 4 도전층은 금속 질화물을 갖는, 반도체 장치.

청구항 2

제 1 도전층과,

상기 제 1 도전층과 중첩하는 영역 및 제 1 트랜지스터의 채널 형성 영역을 갖는 반도체와,

상기 반도체의 아래쪽의 제 2 도전층과,

접속 전극과,

상기 제 2 도전층의 아래쪽의 절연층과,

상기 절연층의 아래쪽의 제 2 트랜지스터와,

상기 절연층의 아래쪽의 제 3 도전층을 갖고,

상기 접속 전극은 상기 반도체의 위쪽에 제공된 영역을 갖고,

상기 접속 전극은 상기 제 3 도전층의 상면과 접하는 영역을 갖고,

상기 접속 전극은 제 4 도전층 및 제 5 도전층을 갖고, 상기 제 1 트랜지스터를 갖는 회로와 상기 제 2 트랜지스터를 갖는 회로를 전기적으로 접속하는 기능을 갖고,

상기 제 4 도전층은 상기 반도체의 개구부의 측면과 접하는 영역과, 상기 제 1 도전층의 측면과 접하는 영역과,
상기 절연층의 측면과 접하는 영역을 갖고,

상기 제 1 트랜지스터의 상기 채널 형성 영역은 실리콘을 갖고,

상기 제 2 트랜지스터의 채널 형성 영역은 실리콘을 갖고,

상기 제 5 도전층은 상기 반도체의 개구부의 측면과 접하는 영역을 갖지 않고,
 상기 제 5 도전층은 상기 제 1 도전층의 측면과 접하는 영역을 갖지 않고,
 상기 제 4 도전층은 금속 질화물을 갖는, 반도체 장치.

청구항 3

제 1 도전층과,
 상기 제 1 도전층과 중첩하는 영역 및 제 1 트랜지스터의 채널 형성 영역을 갖는 반도체와,
 상기 반도체의 아래쪽의 제 2 도전층과,
 접속 전극과,
 상기 제 2 도전층의 아래쪽의 절연층과,
 상기 절연층의 아래쪽의 제 2 트랜지스터와,
 상기 절연층의 아래쪽의 제 3 도전층을 갖고,
 상기 접속 전극은 상기 반도체의 위쪽에 제공된 영역을 갖고,
 상기 접속 전극은 상기 제 3 도전층의 상면과 접하는 영역을 갖고,
 상기 접속 전극은 제 4 도전층 및 제 5 도전층을 갖고, 상기 제 1 트랜지스터를 갖는 회로와 상기 제 2 트랜지스터를 갖는 회로를 전기적으로 접속하는 기능을 갖고,
 상기 제 4 도전층은 상기 반도체의 개구부의 측면과 접하는 영역과, 상기 제 1 도전층의 측면과 접하는 영역과,
 상기 절연층의 측면과 접하는 영역을 갖고,
 상기 제 1 트랜지스터의 상기 채널 형성 영역은 실리콘을 갖고,
 상기 제 2 트랜지스터의 채널 형성 영역은 실리콘을 갖고,
 상기 제 5 도전층은 상기 반도체의 개구부의 측면과 접하는 영역을 갖지 않고,
 상기 제 5 도전층은 상기 제 1 도전층의 측면과 접하는 영역을 갖지 않고,
 상기 제 5 도전층은 탄탈럼, 텅스텐, 타이타늄, 몰리브데넘, 크로뮴, 또는 나이오븀 중 어느 하나의 금속을 갖고,
 상기 제 4 도전층은 질화 텅스텐, 질화 몰리브데넘, 또는 질화 타이타늄을 갖는, 반도체 장치.

발명의 설명

기술 분야

[0001] 본 발명은 물건, 방법, 또는 제조 방법에 관한 것이다. 또한, 본 발명은 공정(process), 기계(machine), 제품(manufacture), 또는 조성물에 관한 것이다. 특히, 본 발명의 일 형태는 반도체 장치, 표시 장치, 발광 장치, 전력 저장 장치, 저장 장치, 이들의 구동 방법, 또는 이들의 제조 방법에 관한 것이다.

[0002] 본 명세서 등에서, 반도체 장치는 일반적으로 반도체 특성을 이용함으로써 기능할 수 있는 장치를 의미한다. 트랜지스터 및 반도체 회로는 반도체 장치의 일 형태다. 연산 장치, 기억 장치, 촬상 장치, 전기 광학 장치, 전력 생성 장치(예컨대 박막 태양 전지 및 유기 박막 태양 전지), 및 가전(electronic appliance)은 각각 반도체 장치를 포함할 수 있다.

배경 기술

[0003] 트랜지스터가 반도체 재료를 사용하여 형성되는 기술이 주목을 모으고 있다. 이 트랜지스터는 접적 회로(IC) 또는 화상 표시 장치(단순히 표시 장치라고도 함) 등의 전자 기기에서 광범위하게 응용된다. 트랜지스터에 적용 가능한 반도체 재료로서, 실리콘계 반도체 재료가 널리 사용되고 있지만, 산화물 반도체가 대체 재료로서 주

목을 모으고 있다.

[0004] 예를 들어, 산화물 반도체로서 산화 아연, 또는 In-Ga-Zn계 산화물 반도체를 사용하여 트랜지스터를 형성하는 기술이 개시(開示)되어 있다(특허문헌 1 및 2 참조).

[0005] 요즘, 가전의 성능 증진과 사이즈 및 무게의 저감에 따라, 소형화된 트랜지스터 등의 반도체 소자가 고밀도로 집적된 집적 회로에 대한 수요가 증가되고 있다.

선행기술문헌

특허문헌

[0006] (특허문헌 0001) 일본국 특개 No.2007-123861

(특허문헌 0002) 일본국 특개 No.2007-096055

발명의 내용

해결하려는 과제

[0007] 본 발명의 일 형태의 목적은 고집적 반도체 장치를 제공하는 것이다.

[0008] 본 발명의 또 다른 형태의 목적은 신뢰성이 높은 반도체 장치를 제공하는 것이다.

[0009] 본 발명의 일 형태의 또 다른 목적은 바람직한 전기적 특성을 갖는 반도체 장치를 제공하는 것이다. 본 발명의 또 다른 목적은 신뢰성이 높은 반도체 장치를 제공하는 것이다. 또 다른 목적은 신규 구조를 갖는 반도체 장치를 제공하는 것이다.

[0010] 또한, 이들 목적의 기재는 다른 목적의 존재를 방해하지 않는다. 본 발명의 일 형태에서, 모든 목적을 달성할 필요는 없다. 다른 목적은 명세서, 도면, 청구항 등의 기재로부터 명백해지고, 명세서, 도면, 청구항 등의 기재로부터 얻을 수 있다.

과제의 해결 수단

[0011] 본 발명의 일 형태는, 제 1 소자, 제 1 소자 위의 제 1 절연체, 제 1 절연체 위의 제 1 배리어막, 제 1 배리어막 위의 제 1 전도체, 제 1 전도체 위의 제 2 배리어막, 제 2 배리어막 위의 제 2 절연체, 및 제 2 절연체 위의 반도체를 포함하는 반도체 장치다. 제 1 전도체는 제 1 배리어막 및 제 2 배리어막에 의하여 둘러싸인다.

[0012] 본 발명의 또 다른 일 형태는, 제 1 소자, 제 1 소자 위의 제 1 절연체, 제 1 절연체 위의 제 1 배리어막, 제 1 배리어막 위의 제 1 전도체, 제 1 전도체 위의 제 2 배리어막, 제 2 배리어막 위의 제 2 절연체, 및 제 2 절연체 위의 반도체를 포함하는 반도체 장치다. 제 1 절연체는 홈 또는 개구를 포함하고, 제 1 전도체의 적어도 일부는 상기 홈 또는 개구에 제공되고, 제 1 전도체는 제 1 배리어막 및 제 2 배리어막에 의하여 둘러싸인다.

[0013] 본 발명의 또 다른 일 형태는 반도체, 상기 반도체 위에서 접촉되는 제 1 전도체, 및 상기 반도체 및 제 1 전도체에 형성되는 개구에 제공되는 제 2 전도체를 포함하는 반도체 장치다.

[0014] 본 발명의 또 다른 일 형태는 제 1 소자, 제 1 소자 위의 제 1 절연체, 제 1 절연체 위의 제 1 배리어막, 제 1 배리어막 위의 제 1 전도체, 제 1 전도체 위의 제 2 배리어막, 제 2 배리어막 위의 제 2 절연체, 제 2 절연체 위의 반도체, 상기 반도체 위에서 접촉되는 제 2 전도체, 상기 반도체 및 제 2 전도체 위의 제 3 절연체, 및 제 3 절연체를 사이에 두고 상기 반도체와 중첩되는 제 3 전도체를 포함하는 반도체 장치다. 제 1 절연체는 홈 또는 개구를 포함하고, 제 1 전도체의 적어도 일부는 상기 홈 또는 개구에 제공되고, 제 1 전도체는 제 1 배리어막 및 제 2 배리어막에 의하여 둘러싸이고, 반도체 및 제 2 전도체에 제공되는 개구에 제공되고, 제 1 소자에 전기적으로 접속되는 제 4 전도체를 포함한다.

[0016] 본 발명의 또 다른 일 형태는 제 1 소자, 제 1 소자 위의 제 1 절연체, 제 1 절연체 위의 제 1 배리어막, 제 1 배리어막 위의 제 1 전도체, 제 1 전도체 위의 제 2 배리어막, 제 2 배리어막 위의 제 2 절연체, 제 2 절연체 위의 반도체, 상기 반도체 위에서 접촉되는 제 2 전도체, 상기 반도체 및 제 2 전도체 위의 제 3 절연체, 제 3 절연체를 사이에 두고 상기 반도체와 중첩되는 제 3 전도체, 제 3 전도체 위의 제 3 배리어막, 및 제 3 배리어막 위의 제 2 소자를 포함하는 반도체 장치다. 제 1 전도체는 제 1 배리어막 및 제 2 배리어막에 의하여 둘러싸이고, 반도체 및 제 2 전도체에 제공되는 개구에 제공되고, 제 1 소자 및 제 2 소자에 전기적으로 접속되는 제 4 전도체를 포함한다.

[0017] 본 발명의 또 다른 일 형태는 제 1 소자, 제 1 소자 위의 제 1 절연체, 제 1 절연체 위의 제 1 배리어막, 제 1 배리어막 위의 제 1 전도체, 제 1 전도체 위의 제 2 배리어막, 제 2 배리어막 위의 제 2 절연체, 제 2 절연체 위의 반도체, 상기 반도체 위에서 접촉되는 제 2 전도체, 상기 반도체 및 제 2 전도체 위의 제 3 절연체, 제 3 절연체를 사이에 두고 상기 반도체와 중첩되는 제 3 전도체, 제 3 전도체 위의 제 3 배리어막, 및 제 3 배리어막 위의 제 2 소자를 포함하는 반도체 장치다. 제 1 절연체는 홈 또는 개구를 포함하고, 제 1 전도체의 적어도 일부는 홈 또는 개구에 제공되고, 제 1 전도체는 제 1 배리어막 및 제 2 배리어막에 의하여 둘러싸이고, 반도체 및 제 2 전도체에 제공되는 개구에 제공되고, 제 1 소자 및 제 2 소자에 전기적으로 접속되는 제 4 전도체가 포함된다.

[0018] 또한, 제 1, 제 2, 및 제 3 배리어막 각각은 질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 및 산화질화 하프늄 중 적어도 하나를 포함하는 것이 바람직하다.

[0019] 제 2 배리어막으로서, In-Ga-Zn계 산화질화 반도체막, In-Sn계 산화질화 반도체막, In-Ga계 산화질화 반도체막, In-Zn계 산화질화 반도체막, Sn계 산화질화 반도체막, In계 산화질화 반도체막, 금속 질화막(예컨대 InN 또는 ZnN) 등을 사용할 수 있고, 상술한 재료 중 적어도 하나 이상을 사용하여 형성되는 적층을 사용하여도 좋다.

[0020] 또한, 반도체 장치는 제 1 배리어막과 상기 반도체 사이에, 산화물을 포함하는 절연막을 더 포함하고, 상기 절연막이 화학량론적조성을 초과하는 산소를 포함하는 영역을 포함하는 것이 바람직하다.

[0021] 산화물을 포함하는 절연막은 5×10^{18} atoms/cm³ 미만의 수소 농도를 갖는 영역을 포함하는 것이 바람직하다.

[0022] 상기 반도체는 5×10^{18} atoms/cm³ 미만의 수소 농도를 갖는 영역을 포함하는 것이 바람직하다.

[0023] 제 2 소자는 트랜지스터이고, 제 3 절연체는 트랜지스터의 게이트 절연막인 것이 바람직하다. 상기 게이트 절연막은 5×10^{18} atoms/cm³ 미만의 수소 농도를 갖는 영역을 갖는 것이 바람직하다.

[0024] 트랜지스터의 문턱전압이하 스윙 값(subthreshold swing value)이 60mV/dec. 이상 100mV/dec. 이하인 것이 바람직하다.

발명의 효과

[0025] 본 발명의 일 형태에 따라, 소형화에 적합한 반도체 장치를 제공할 수 있다.

[0026] 바람직한 전기적 특성을 갖는 반도체 장치를 제공할 수 있다. 또한 신뢰성이 높은 반도체 장치를 제공할 수 있다. 신규 구조를 갖는 반도체 장치 등을 제공할 수 있다. 또한, 이들 효과의 기재는 다른 효과의 존재를 방해하지 않는다. 본 발명의 일 형태는 상술한 모든 목적을 달성할 필요는 없다. 다른 효과는 명세서, 도면, 청구항 등의 기재로부터 명백해지고, 명세서, 도면, 청구항 등의 기재로부터 얻을 수 있다.

도면의 간단한 설명

[0027] 도 1은 실시형태의 반도체 장치의 구조예를 도시한 것.

도 2는 실시형태의 반도체 장치에 포함되는 적층 구조를 도시한 것.

도 3의 (A)~(D)는 실시형태의 반도체 장치를 제조하기 위한 방법의 예를 도시한 것.

도 4의 (A)~(D)는 실시형태의 반도체 장치를 제조하기 위한 방법의 예를 도시한 것.

도 5의 (A)~(C)는 실시형태의 반도체 장치를 제조하기 위한 방법의 예를 도시한 것.

도 6의 (A)~(C)는 실시형태의 반도체 장치를 제조하기 위한 방법의 예를 도시한 것.

도 7의 (A)는 실시형태의 반도체 장치의 회로도 및 도 7의 (B)는 반도체 장치의 구조예를 도시한 것.

도 8은 실시형태의 반도체 장치의 구조예를 도시한 것.

도 9의 (A)~(C)는 실시형태의 반도체 장치의 구조예를 도시한 것.

도 10의 (A)~(C)는 실시형태의 반도체 장치의 구조예를 도시한 것.

도 11의 (A)~(C)는 실시형태의 반도체 장치의 구조예를 도시한 것.

도 12의 (A)~(C)는 실시형태의 반도체 장치의 구조예를 도시한 것.

도 13의 (A)~(C)는 실시형태의 반도체 장치의 구조예를 도시한 것.

도 14의 (A)~(D)는 CAAC-OS의 단면의 Cs보정 고해상도 TEM 이미지 및 CAAC-OS의 단면 개략도.

도 15의 (A)~(D)는 CAAC-OS의 평면의 Cs보정 고해상도 TEM 이미지.

도 16의 (A)~(C)는 XRD에 의한 CAAC-OS 및 단결정 산화물 반도체의 구조 분석을 나타낸 것.

도 17의 (A) 및 (B)는 CAAC-OS의 전자 회절 패턴을 나타낸 것.

도 18은 전자 조사로 인한 In-Ga-Zn 산화물의 결정부의 변화를 나타낸 것.

도 19의 (A) 및 (B)는 CAAC-OS 및 nc-OS의 퇴적 모델을 나타낸 개략도.

도 20의 (A)~(C)는 InGaZnO₄ 결정 및 펠릿을 나타낸 것.

도 21의 (A)~(D)는 CAAC-OS의 퇴적 모델을 도시한 개략도.

도 22의 (A)~(D)는 각각 실시형태를 도시한 회로도.

도 23은 실시형태의 RF 장치의 구조예를 도시한 것.

도 24는 실시형태의 CPU의 구조예를 도시한 것.

도 25는 실시형태의 기억 소자의 회로도.

도 26의 (A)~(C)는 실시형태의 표시 장치의 회로도.

도 27의 (A)~(F)는 실시형태의 가전을 도시한 것.

도 28의 (A)~(F) 각각은 실시형태의 RF 장치의 응용예를 도시한 것.

도 29의 (A) 및 (B) 각각은 실시형태의 밴드 구조를 도시한 것.

도 30의 (A)~(C)는 실시형태의 반도체 장치를 제조하기 위한 방법의 예를 도시한 것.

도 31의 (A)~(C)는 실시형태의 반도체 장치를 제조하기 위한 방법의 예를 도시한 것.

도 32의 (A) 및 (B)는 실시형태의 반도체 장치를 제조하기 위한 방법의 예를 도시한 것.

도 33의 (A) 및 (B)는 실시형태의 반도체 장치를 제조하기 위한 방법의 예를 도시한 것.

도 34의 (A) 및 (B)는 실시형태의 반도체 장치를 제조하기 위한 방법의 예를 도시한 것.

도 35는 실시형태의 반도체 장치의 구조예를 도시한 것.

도 36은 실시형태의 반도체 장치의 구조예를 도시한 것.

도 37은 실시형태의 반도체 장치의 구조예를 도시한 것.

발명을 실시하기 위한 구체적인 내용

[0028] 실시형태를 도면을 참조하여 자세히 설명한다. 다만, 본 발명은 이하의 기재에 한정되지 않고, 본 발명의 취지 및 범위로부터 벗어나지 않고, 다양하게 변경 및 변형할 수 있다는 것은, 당업자에 의하여 쉽게 이해된다. 따라서, 본 발명은 이하의 실시형태의 내용에 한정되도록 해석되지 말아야 한다.

- [0029] 또한, 이하에 설명되는 발명의 구조에서, 같은 부분 또는 비슷한 기능을 갖는 부분은 상이한 도면에서 같은 부호로 나타내어지고, 이런 부분의 설명은 반복되지 않는다. 또한, 같은 해치 패턴을 비슷한 기능을 갖는 부분에 적용하고 상기 부분은 부호에 의하여 특별히 나타내어지지 않는 경우가 있다.
- [0030] 또한, 본 명세서에서 설명하는 각 도면에서, 각 구성 요소의 사이즈, 층 두께, 또는 영역은 명료를 위하여 과장되는 경우가 있다. 따라서, 본 발명의 실시형태는 이런 범위에 한정되지 않는다.
- [0031] 또한, 본 명세서 등에서, "제 1", "제 2" 등과 같은 서수는 구성 요소를 사이의 혼동을 피하기 위하여 사용되고 숫자에 한정되지 않는다.
- [0032] 또한 본 명세서 등에서, 전극 및 전극에 전기적으로 접속되는 배선은 단일 구성이라도 좋다. 바꿔 말하면, 배선의 일부가 전극으로서 기능하는 경우 및 전극의 일부가 배선으로서 기능하는 경우가 있다.
- [0033] 트랜지스터는 반도체 소자의 한 종류이고, 전류 또는 전압의 증폭, 도통 또는 비도통을 제어하기 위한 스위칭 동작 등을 달성할 수 있다. 본 명세서에서의 트랜지스터는 IGFET(insulated-gate field effect transistor) 및 TFT(thin film transistor)를 포함한다.
- [0034] 본 명세서에서, "평행"이란 용어는 2개의 직선 사이에 형성되는 각도가 -10° 이상 10° 이하인 것을 가리키기 때문에 상기 각도가 -5° 이상 5° 이하인 경우도 포함한다. "실질적으로 평행"이란 용어는 2개의 직선 사이에 형성되는 각도가 -30° 이상 30° 이하인 것을 가리킨다. 또한, "수직"이란 용어는, 2개의 직선 사이에 형성되는 각도가 80° ~ 100° 의 범위인 것을 가리키기 때문에 상기 각도가 85° ~ 95° 의 범위인 경우를 포함한다. "실질적으로 수직"이란 용어는, 2개의 직선 사이에 형성되는 각도가 60° 이상 120° 이하인 것을 가리킨다.
- [0035] 본 명세서에서, 삼방정계 및 능면체정(rhombohedral crystal)계는 육방정계에 포함된다.
- [0036] (실시형태 1)
- [0037] [적층 구조의 구조예]
- [0038] 본 발명의 일 형태의 반도체 장치에 적용할 수 있는, 트랜지스터(100)를 포함하는 스택(10)의 예를 이하에서 설명한다. 도 1은 이하에서 설명하는 스택(10)의 단면 개략도다.
- [0039] 다양한 소자가 스택(10) 위 또는 아래에 적층되도록 형성될 수 있다. 도 2는 스택(10)이 스택(20) 위에 적층되고, 스택(30)이 스택(10) 위에 적층되는 예를 도시한 것이다. 예를 들어, 스택(20)이 단결정 실리콘 반도체를 사용하여 형성되고, 스택(10)이 이를 위에 형성되고, 커패시터 등의 소자가 이를 위에 스택(30)으로서 형성되는 식으로 형성되는 구조를 채용할 수 있다.
- [0040] 스택(10)은, 절연체(101)의 상면과 접촉되는 절연체(102); 절연체(102)에 형성되는 홈 또는 개구; 상기 홈 또는 개구의 내부 및 절연체(102)의 상면과 접촉되는 배리어막(103); 배리어막(103)을 사이에 두고 절연체(102)의 상면 또는 개구에 제공되는 전도체(104a); 전도체(104a)의 상면과 접촉되는 배리어막(105a); 배리어막(103)의 상면 및 배리어막(105a)의 상면과 접촉되는 절연체(106); 절연체(106)의 상면과 접촉되는 반도체(107a); 반도체(107a)의 상면과 접촉되는 반도체(108a); 반도체(108a)의 상면과 접촉되고 반도체(108a)와 중첩되는 영역에서 서로 분리되는 전도체(109b) 및 전도체(109c); 적어도 전도체(109b), 전도체(109c), 반도체(108a), 및 반도체(107a)에 형성되는 개구에 제공되는 복수의 플러그들(120a 및 120b); 반도체(108a)의 상면과 접촉되는 반도체(113); 반도체(113)의 상면과 접촉되는 절연체(114); 절연체(114)의 상면과 접촉되는 전도체(115); 및 적어도 반도체(107a), 반도체(108a), 및 반도체(113)를 덮는 배리어막(116)을 포함한다.
- [0041] 반도체(108a)는 전도체(104a) 및 배리어막(105a)과 중첩된다. 전도체(104a)는 제 2 케이트 전극으로서 기능한다.
- [0042] 또한 전도체(104a)는 배리어막(103) 및 배리어막(105a)으로 둘러싸이기 때문에, 전도체(104a)의 산화를 방지할 수 있다.
- [0043] 전도체들(109b 및 109c) 중 한쪽은 소스 전극으로서 기능하고 다른 쪽은 드레인 전극으로서 기능한다. 플러그들(120a 및 120b)의 적어도 측면은 반도체(108a)와 접촉되기 때문에, 플러그들(120a 및 120b) 중 한쪽은 소스 전극으로서 기능하고 다른 쪽은 드레인 전극으로서 기능한다. 또한 플러그(120a)는 전도체들(111b 및 112a)로 형성되고, 플러그(120b)는 전도체들(111c 및 112b)로 형성된다.
- [0044] 또한 플러그들(120a 및 120b)은 전도체들(109b 및 109c), 반도체(108a), 및 반도체(107a)에 제공되는 개구에

형성되고, 결과적으로, 반도체 장치의 사이즈를 져감시킬 수 있다.

[0045] 절연체(114)는 반도체(108a)와 전도체(115) 사이에 제공되고, 게이트 절연막으로서 기능한다.

[0046] 전도체(115)는 반도체(108a)와 중첩되고 제 1 게이트 전극으로서 기능한다.

[0047] 또한 트랜지스터(100)는 적어도 반도체(108a), 절연체(114), 전도체(115) 등을 포함한다.

[0048] 두께 50nm 정도의 질화 실리콘을 절연체(101)로서 사용하는 것이 바람직하다. TEOS(tetra-ethyl-ortho-silicate)를 사용하여 퇴적된 두께 150nm 정도의 산화 실리콘을 절연체(102)로서 사용하는 것이 바람직하다.

[0049] 절연체(102)의 예정 속도가 절연체(101)와 상이하기만 하면 어느 재료라도 절연체(102)에 사용될 수 있다. 절연체(101) 및 절연체(102) 각각은 예컨대 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄 등을 사용하여 단층 또는 적층으로 형성될 수 있다.

[0050] 절연체(102)는 절연체(102) 아래에 있는 구조물 등으로 인한 높이 차이를 없애기 위한 평탄화막으로서 기능한다. 절연체(102)의 상면은, 상면의 평탄성을 증가시키기 위하여 CMP(chemical mechanical polishing)법 등에 의하여 평탄화되어도 좋다.

[0051] 배리어막(103) 및 배리어막(116)에 사용될 수 있는 재료의 예에는 질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 및 산화질화 하프늄이 있다. 산화 알루미늄은 물 또는 수소에 대하여 우수한 배리어성이 있기 때문에 특히 바람직하다.

[0052] 배리어막(103) 및 배리어막(116) 각각은 물 또는 수소를 비교적 투과시키지 않는 재료의 층과 절연 재료를 포함하는 층의 적층이어도 좋다. 배리어막(103) 및 배리어막(116) 각각은 예컨대 산화 실리콘 또는 산화질화 실리콘을 포함하는 층, 금속 산화물을 포함하는 층 등의 적층이어도 좋다.

[0053] 배리어막(103) 아래의 층에서의 수소, 물 등을 가능한 한 저감시키거나 또는 탈기(degasification)를 억제하는 것이 바람직하다. 수소 또는 물은 산화물 반도체의 전기적 특성에서의 변화를 일으키는 요인이 될 수 있다. 배리어막(103) 아래의 층으로부터 배리어막(103) 위의 층으로 확산되는 수소 또는 물을 배리어막(103)에 의하여 억제할 수 있다.

[0054] 배리어막(103) 아래의 층에 포함되는 수소 또는 물을 가능한 한 저감하거나 또는 탈기를 억제하기 위하여, 수소 또는 물을 제거하기 위한 가열 처리를 배리어막(103)의 형성 전 또는 배리어막(103)에서의 플러그들(120a 및 120b)을 형성하기 위한 개구의 형성 직후에 수행하는 것이 바람직하다. 가열 처리는 반도체 장치에서의 전도막 등의 내열성 및 트랜지스터의 전기적 특성에 악영향을 미치지 않는 범위에서 가능한 한 높은 온도로 수행되는 것이 바람직하다. 구체적으로 온도는 예컨대 450°C 이상, 바람직하게는 490°C 이상, 더 바람직하게는 530°C 이상일 수 있고, 또는 650°C 이상이라도 좋다. 가열 처리는 불활성 가스 분위기 또는 감압 분위기에서 1시간 이상, 바람직하게는 5시간 이상, 더 바람직하게는 10시간 이상 수행되는 것이 바람직하다. 또한, 가열 처리의 온도는 반도체 장치에 포함되는 배선, 전극, 또는 플러그의 재료의 내열성을 고려하여 결정될 수 있고, 상기 재료의 내열성이 낮은 경우, 가열 처리는 550°C 이하, 600°C 이하, 650°C 이하, 또는 800°C 이하로 수행될 수 있다. 이런 가열 처리는 적어도 한 번 수행될 수 있지만, 한 번 이상 수행되는 것이 바람직하다.

[0055] 배리어막(103) 및 배리어막(116)에, 비교적 산소를 투과시키지 않는 재료가 사용되는 것이 바람직하다. 상기 재료는 수소 및 물에 대하여 산소에 대하여 우수한 배리어성을 갖는다. 이런 재료를 사용하면 절연체(106)를 가열할 때에 방출되는 산소가 배리어막(103) 아래의 층 및 배리어막(116) 위의 층으로 확산되는 것을 방지할 수 있다. 결과적으로, 절연체(106)로부터 반도체(107a), 반도체(108a), 및 반도체(113)로 공급되는 산소의 양을 증가시킬 수 있다.

[0056] 이와 같이 하여, 배리어막(103)에 의하여, 배리어막(103) 아래에 제공되는 각 층에 포함되는 수소 또는 물의 농도를 저감하거나 수소 또는 물을 제거하고, 반도체(107a), 반도체(108a), 및 반도체(113)로의 수소 또는 물의 확산을 방지한다. 그러므로, 반도체(107a), 반도체(108a), 및 반도체(113) 각각의 수소 또는 물의 함유량을 매우 낮출 수 있다. 예를 들어, 반도체(107a), 반도체(108a), 반도체(113), 또는 절연체(114)의 수소 농도를 $5 \times 10^{18} \text{ atoms/cm}^3$ 미만, 바람직하게는 $1 \times 10^{18} \text{ atoms/cm}^3$ 미만, 더 바람직하게는 $3 \times 10^{17} \text{ atoms/cm}^3$ 미만으로 저감할 수 있다.

[0057] 전도체(104a)는 탄탈럼, 텅스텐, 타이타늄, 몰리브데늄, 크로뮴, 나이오븀 등으로부터 선택된 금속, 또는 이들

금속 중 어느 것을 주성분으로서 포함하는 합금 재료 또는 화합물 재료를 사용하여 형성되는 것이 바람직하다. 또는 인 등의 불순물이 첨가된 다결정 실리콘을 사용할 수 있다. 또는 금속 질화물의 막과 상술한 금속 중 어느 것의 막을 포함하는 적층 구조를 사용하여도 좋다. 금속 질화물로서 질화 텅스텐, 질화 몰리브데넘, 또는 질화 타이타늄을 사용할 수 있다. 금속 질화물막이 제공되면, 금속막의 접착성을 향상시킬 수 있어 박리를 방지할 수 있다.

[0058] 전도체(104a)는, 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 또는 산화 실리콘이 첨가된 인듐 주석 산화물 등의 투광성 도전 재료를 사용하여 형성될 수도 있다. 상술한 투광성 도전 재료 및 상술한 금속을 사용하여 형성된 적층 구조를 가질 수도 있다.

[0059] 예를 들어, 전도체(104a)는 3층의 적층 구조를 가질 수 있다. 제 1 층으로서의 타이타늄, 제 1 층 위의 제 2 층으로서의 질화 타이타늄, 및 제 2 층 위의 제 3 층으로서의 텅스텐으로 형성된 적층 구조를 채용하여도 좋다.

[0060] 배리어막(105a)으로서, In-Ga-Zn계 산화질화 반도체막, In-Sn계 산화질화 반도체막, In-Ga계 산화질화 반도체막, In-Zn계 산화질화 반도체막, Sn계 산화질화 반도체막, In계 산화질화 반도체막, 금속 질화물의 막 (InN 또는 ZnN 등) 등을 사용할 수 있다. 이를 막 각각은 산화물 반도체의 전자 친화력보다 높은 5eV 이상, 바람직하게는 5.5eV 이상의 일함수를 갖는다. 따라서, 산화물 반도체를 포함하는 트랜지스터의 문턱 전압은 양 방향으로 시프트할 수 있고, 소위 노멀리 오프 스위칭 소자를 달성할 수 있다. 예를 들어, In-Ga-Zn계 산화질화 반도체막을 사용하는 경우, 적어도 반도체(107a)보다 질소 농도가 높은, 구체적으로 7at.% 이상의 질소 농도를 갖는 질소 함유 In-Ga-Zn계 산화질화 반도체막이 사용된다.

[0061] 배리어막(105a)에, 산소가 쉽게 확산되지 않는 재료가 사용되는 것이 바람직하다. 따라서, 전도체(104a)의 산화를 방지할 수 있다. 전도체(104a)의 저항 값에서의 증가를 방지할 수 있다.

[0062] 가열로 인하여 산소를 부분적으로 방출하는 산화물 재료가 절연체(106)에 바람직하게 사용된다.

[0063] 가열로 인하여 산소가 방출되는 산화물 재료로서, 화학량론적조성을 초과하여 산소를 포함하는 산화물이 사용되는 것이 바람직하다. 화학량론적조성을 초과하여 산소를 포함하는 산화물막으로부터 산소의 일부가 가열로 인하여 방출된다. 화학량론적조성을 초과하여 산소를 포함하는 산화물막은 TDS(thermal desorption spectroscopy)분석에서 산소 원자로 환산된 방출된 산소의 양이 $1.0 \times 10^{18} \text{ atoms/cm}^3$ 이상, 바람직하게는 $3.0 \times 10^{20} \text{ atoms/cm}^3$ 이상의 산화물막이다. 또한 TDS분석에서의 막 표면의 온도는 100°C 이상 700°C 이하, 또는 100°C 이상 500°C 이하가 바람직하다.

[0064] 예를 들어, 이런 재료로서, 산화 실리콘 또는 산화질화 실리콘을 포함하는 재료가 사용되는 것이 바람직하다. 또는, 금속 산화물이 사용될 수 있다. 상기 금속 산화물의 예에는 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 및 산화질화 하프늄이 포함된다. 또한 본 명세서에서, "산화질화 실리콘"이란 질소보다 높은 비율로 산소를 포함하는 재료를 말하고, "질화산화 실리콘"이란 산소보다 높은 비율로 질소를 포함하는 재료를 말한다. 산화물 반도체가 반도체 재료로서 사용되는 경우, 절연체(106)로부터 방출된 산소가 산화물 반도체에 공급되어, 산화물 반도체에서의 산소 빈자리를 저감할 수 있다. 결과적으로, 트랜지스터의 전기적 특성에서의 변화를 저감할 수 있고 트랜지스터의 신뢰성을 향상시킬 수 있다.

[0065] 절연체(106)의 형성 전에 배리어막(103)의 상면과 배리어막(105a)의 상면 사이에 높이에서의 차이가 존재하지 않으면, 절연체(106)를 얇게 형성할 수 있다.

[0066] 반도체(108a)는 채널이 형성되는 영역에 실리콘계 반도체 등의 반도체를 포함하여도 좋다. 반도체(108a)는 실리콘보다 넓은 밴드갭을 갖는 반도체를 포함하는 것이 특히 바람직하다. 반도체(108a)는 산화물 반도체를 포함하는 것이 바람직하다. 트랜지스터의 오프 상태 누설 전류를 저감할 수 있기 때문에 실리콘보다 넓은 밴드갭 및 낮은 캐리어 밀도를 갖는 반도체 재료가 사용되는 것이 바람직하다.

[0067] 예를 들어, 상기 산화물 반도체로서 반도체는 적어도 인듐(In) 또는 아연(Zn)을 포함하는 것이 바람직하다. 반도체가 In-M-Zn계 산화물(M은 Al, Ti, Ga, Ge, Y, Zr, Sn, La, Ce, 또는 Hf 등의 금속)을 포함하는 것이 더 바람직하다.

[0068] 반도체로서, c축이 반도체가 형성되는 면 또는 반도체의 상면에 수직으로 정렬되고 인접된 결정부가 그레인 바

운더리를 갖지 않는 복수의 결정부를 포함하는 산화물 반도체막이 사용되는 것이 특히 바람직하다.

[0069] 반도체에 이런 재료를 사용하면 전기적 특성에서의 변동이 억제되는 신뢰성이 높은 트랜지스터를 제공할 수 있다.

[0070] 또한 반도체에 사용될 수 있는 산화물 반도체의 바람직한 형태 및 형성 방법의 자세한 사항은 이하에 기재된 실시형태에서 나중에 설명한다.

[0071] 본 발명의 일 형태의 반도체 장치는, 산화물 반도체와 이 산화물 반도체와 중첩되는 절연체 사이에, 이 구성 원소로서 산화물 반도체를 구성하는 금속 원소 중 적어도 하나를 포함하는 산화물층을 포함하는 것이 바람직하다. 이에 의하여 산화물 반도체와, 이 산화물 반도체와 중첩되는 절연체 사이의 계면에 트랩 상태가 형성되는 것을 방지한다.

[0072] 즉, 본 발명의 일 형태는, 산화물 반도체의 적어도 채널 형성 영역의 상면 및 저면 각각이, 산화물 반도체의 계면 상태의 형성을 방지하기 위한 배리어막으로서 기능하는 산화물층과 접촉되는 구조를 갖는 것이 바람직하다. 이 구조에 의하여, 산화물 반도체 내 및 이 계면에서의 캐리어의 형성을 일으키는 산소 빈자리의 형성 및 불순물의 진입을 방지할 수 있다. 따라서, 고순도 진성 산화물 반도체를 얻을 수 있다. 고순도 진성 산화물 반도체란 진성 또는 실질적으로 진성의 산화물 반도체를 말한다. 따라서, 상기 산화물 반도체를 포함하는 트랜지스터의 전기적 특성에서의 변화를 저감할 수 있고, 신뢰성이 높은 반도체 장치를 제공할 수 있다.

[0073] 또한, 본 명세서 등에서, 실질적으로 순화된 산화물 반도체의 경우, 이의 캐리어 밀도는 $1 \times 10^{17}/\text{cm}^3$ 미만, $1 \times 10^{15}/\text{cm}^3$ 미만, 또는 $1 \times 10^{13}/\text{cm}^3$ 미만이다. 고순도 진성 산화물 반도체에 의하여 트랜지스터는 안정된 전기적 특성을 가질 수 있다.

[0074] 반도체(107a)는 절연체(106)와 반도체(108a) 사이에 제공된다.

[0075] 반도체(113)는 반도체(108a)와 게이트 절연막으로서 기능하는 절연체(114) 사이에 제공된다.

[0076] 반도체(107a) 및 반도체(113) 각각이 반도체(108a)와 같은 하나 이상의 금속 원소를 포함하는 산화물을 포함하는 것이 바람직하다.

[0077] 또한, 반도체(108a)와 반도체(107a) 사이의 경계 및 반도체(108a)와 반도체(113) 사이의 경계는 명백하지 않을 수 있다.

[0078] 예를 들어, 반도체(107a) 및 반도체(113)는 In 또는 Ga을 포함한다. 대표적으로는, 반도체(108a)보다 전도대 바닥의 에너지가 진공 준위에 가까운 In-Ga계 산화물, In-Zn계 산화물, 또는 In-M-Zn계 산화물(M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, 또는 Hf) 등의 재료가 사용된다. 대표적으로는, 반도체(107a) 또는 반도체(113)와 반도체(108a) 사이의 전도대 바닥에서의 에너지 차이는, 0.05eV 이상, 0.07eV 이상, 0.1eV 이상, 또는 0.15eV 이상, 및 2eV 이하, 1eV 이하, 0.5eV 이하, 또는 0.4eV 이하인 것이 바람직하다. 산화 갈륨 등은 반도체(113)에 사용될 수 있다. 또한, 반도체(113)는 상황에 따라 게이트 절연막의 일부로서 기능할 수 있다.

[0079] 반도체(108a)가 사이에 제공된 반도체(107a) 및 반도체(113) 각각에, 반도체(108a)보다 스태빌라이저로서 기능하는 Ga을 많이 포함하는 산화물이 사용되면, 반도체(108a)로부터의 산소의 방출을 억제할 수 있다.

[0080] 반도체(108a)에, 예컨대 In:Ga:Zn=1:1:1 또는 3:1:2의 원자 비율을 갖는 In-Ga-Zn계 산화물이 사용될 때, 반도체(107a) 및 반도체(113)에는, In:Ga:Zn=1:3:2, 1:3:4, 1:3:6, 1:6:4, 1:6:8, 1:6:10, 1:9:6 등의 원자 비율을 갖는 In-Ga-Zn계 산화물을 사용할 수 있다. 반도체(108a), 반도체(107a), 및 반도체(113) 각각에서, 에러로서 상술한 원자 비율에서의 원자의 비율이 $\pm 20\%$ 의 범위 내에서 변동된다. 반도체(107a)와 반도체(113)에 대해서는, 같은 조성 비율을 갖는 재료 또는 상이한 조성 비율을 갖는 재료가 사용되어도 좋다.

[0081] 또한, 반도체(108a)에 In-M-Zn계 산화물이 사용될 때, 반도체(108a)가 되는 반도체막을 형성하기 위한 타깃에는, 이하의 조건을 만족하는 원자 비율로 금속 원소를 포함하는 산화물을 사용하는 것이 바람직하다. 산화물에서의 금속 원소의 원자 비율을 $\text{In:}M:\text{Zn}=x_1:y_1:z_1$ 로 하면, x_1/y_1 은 1/3 이상 6 이하, 바람직하게는 1 이상 6 이하이고, z_1/y_1 은 1/3 이상 6 이하, 바람직하게는 1 이상 6 이하다. 또한, z_1/y_1 이 6 이하이면, 나중에 설명되는 CAAC-OS막이 쉽게 형성된다. 타깃에서의 금속 원소의 원자 비율의 대표적인 예는, $\text{In:}M:\text{Zn}=1:1:1$, $\text{In:}M:\text{Zn}=3:1:2$ 등이다.

[0082] 반도체(107a) 및 반도체(113)에 In-M-Zn계 산화물이 사용될 때, 반도체(107a) 및 반도체(113)가 되는 산화물막

을 형성하기 위한 타깃에는, 이하의 원자 비율로 금속 원소를 포함하는 산화물이 사용되는 것이 바람직하다. 타깃에서의 금속 원소의 원자 비율을 $In:M:Zn=x_2:y_2:z_2$ 로 하면, x_2/y_2 는 x_1/y_1 미만이고, z_2/y_2 는 1/3 이상 6 이하, 바람직하게는 1 이상 6 이하가 되는 것이 바람직하다. 또한 z_2/y_2 가 6 이하이면, 나중에 설명되는 CAAC-OS막이 쉽게 형성된다. 타깃에서의 금속 원소의 원자 비율의 대표적인 예는, $In:M:Zn=1:3:4$, $1:3:6$, $1:3:8$ 등이다.

[0083] 반도체(107a) 및 반도체(113)에, 반도체(108a)보다 전도대 바닥의 에너지 준위가 진공 준위에 가까운 재료를 사용함으로써, 반도체(108a)에 주로 채널이 형성되어, 반도체(108a)가 주된 전류 패스로서 기능한다. 상술한 바와 같이, 채널이 형성되는 반도체(108a)가, 같은 금속 원소를 포함하는 반도체(107a)와 반도체(113) 사이에 제공되면, 이를 막 사이의 계면 상태의 형성이 방지되어, 트랜지스터의 전기적 특성의 신뢰성이 향상된다.

[0084] 또한, 상술한 설명에 한정되지 않고, 트랜지스터의 요구되는 반도체 특성 및 전기적 특성(예컨대, 전계 효과 이동도 및 문턱 전압)에 따라 적절한 조성을 갖는 재료가 사용될 수 있다. 또한, 트랜지스터의 요구되는 반도체 특성을 얻기 위하여, 반도체(108a), 반도체(107a), 및 반도체(113)의 캐리어 밀도, 불순물 농도, 결함 밀도, 산소에 대한 금속 원소의 원자 비율, 원자간 거리, 밀도 등을 적절한 값으로 설정하는 것이 바람직하다.

[0085] 여기서 반도체(107a)와 반도체(108a)가 혼합되는 영역(혼합 영역)이 반도체(107a)와 반도체(108a) 사이에 제공될 수 있다. 반도체(108a)와 반도체(113)의 혼합 영역은 반도체(108a)와 반도체(113) 사이에 제공될 수 있다. 혼합 영역은 계면 상태의 밀도가 낮다. 이 때문에 반도체(107a), 반도체(108a), 및 반도체(113)의 적층은 각 계면에서의 에너지가 연속적으로 변화하는(연속 접합) 밴드 구조를 갖는다.

[0086] 여기서 밴드 구조를 설명한다(도 29의 (A) 및 (B)). 이해하기 쉽게 하기 위하여 밴드 구조에는 절연체(106), 반도체(107a), 반도체(108a), 반도체(113), 및 게이트 절연막으로서 기능하는 절연체(114) 각각의 전도대의 바닥에서의 에너지(E_c)를 도시하였다.

[0087] 도 29의 (A) 및 (B)에 도시된 바와 같이, 전도대의 바닥의 에너지는 반도체(107a), 반도체(108a), 및 반도체(113)에서 연속적으로 변화한다. 이것은 반도체(107a), 반도체(108a), 및 반도체(113)에서 구성 원소가 공통되고 산소가 반도체(107a), 반도체(108a), 및 반도체(113)에서 확산되기 쉽다는 점으로부터도 이해할 수 있다. 따라서, 반도체(107a), 반도체(108a), 및 반도체(113)는 상이한 조성을 갖는 적층이지만, 연속된 물성을 갖는다.

[0088] 같은 주성분을 포함하고 적층되는 산화물 반도체는 층들의 단순한 적층 구조뿐만이 아니라, 연속된 에너지 밴드(여기서는 특히 전도대 최하위가 층들 중에서 연속적으로 변동되는 U형을 갖는 웰(well) 구조(U형 웰))도 갖는다. 바꿔 말하면, 각 계면에 트랩 중심 또는 재결합 중심 등의 결함 준위를 형성하는 불순물이 존재하지 않도록 적층 구조가 형성된다. 만약 다층막에서 적층된 층들 사이에 불순물이 존재하면, 에너지 밴드의 연속성이 손실되어 캐리어가 계면에서 포획 또는 재결합에 의하여 소멸된다.

[0089] 또한, 도 29의 (A)에는 반도체(107a)의 E_c 가 반도체(113)의 E_c 와 동등한 경우를 도시하였지만, 이들은 서로 상이하여도 좋다. 예를 들어, 반도체(113)의 E_c 가 반도체(107a)의 E_c 보다 높은 경우의 밴드 구조의 일부를 도 29의 (B)에 도시하였다.

[0090] 도 29의 (A) 및 (B)에 따르면, 반도체(108a)는 웰로서 기능하고 채널이 반도체(108a)에 형성된다. 또한 전도대의 바닥에서의 에너지는 연속적으로 변화하기 때문에 반도체(107a), 반도체(108a), 및 반도체(113)는 U형 웰이라고 할 수도 있다. 또한, 이런 구조를 갖도록 형성된 채널은 매몰 채널이라고 할 수도 있다.

[0091] 또한, 불순물 또는 결함으로 인한 트랩 상태가 산화 실리콘막 등의 절연막과 반도체(107a) 및 반도체(113) 각각 사이의 계면 부근에 형성될 수 있다. 반도체(107a) 및 반도체(113) 때문에, 반도체(108a)를 이 트랩 상태로부터 멀리할 수 있다. 하지만 반도체(108a)와 반도체(107a) 또는 반도체(113) 사이의 E_c 에서의 에너지 차이가 작으면, 반도체(108a)에서의 전자는 상기 에너지 차이를 넘어 트랩 상태에 도달할 수 있다. 전자가 트랩 상태에서 포획되기 때문에, 절연막과의 계면에 음의 고정 전하가 발생하여, 트랜지스터의 문턱 전압을 양 방향으로 시프트시킨다.

[0092] 따라서, 트랜지스터의 문턱 전압에서의 변화를 저감하기 위하여, 반도체(108a)의 E_c 와 반도체(107a) 및 반도체(113) 각각의 E_c 사이의 에너지 차이가 필요하다. 각각의 상기 에너지 차이는 바람직하게는 0.1eV 이상, 더 바람직하게는 0.15eV 이상이다.

[0093] 반도체(107a), 반도체(108a), 및 반도체(113)는 결정부를 포함하는 것이 바람직하다. 특히, c축이 정렬된 결정

이 사용될 때, 트랜지스터는 안정된 전기적 특성을 가질 수 있다.

[0094] 도 29의 (B)에 도시된 밴드 구조에서, 반도체(113) 대신에, (예컨대, In:Ga=7:93의 원자 비율을 갖는) In-Ga계 산화물을 반도체(108a)와 게이트 절연막으로서 기능하는 절연체(114) 사이에 제공하여도 좋다.

[0095] 반도체(108a)에, 반도체(107a) 및 반도체(113)보다 전자 친화력이 높은 산화물이 사용된다. 예를 들어, 반도체(108a)로서, 반도체(107a) 및 반도체(113)보다 0.07eV 이상 1.3eV 이하, 바람직하게는 0.1eV 이상 0.7eV 이하, 더 바람직하게는 0.15eV 이상 0.4eV 이하만큼 전자 친화력이 높은 산화물이 사용된다. 또한, 전자 친화력은 전공 준위와 전도대의 바닥 사이의 에너지 차이를 말한다.

[0096] 여기서, 반도체(108a)의 두께는 적어도 반도체(107a)보다 큰 것이 바람직하다. 반도체(108a)가 두꺼울수록 트랜지스터의 온 상태 전류는 크게 된다. 반도체(107a)의 두께는 반도체(108a)와의 계면에서의 계면 상태의 형성을 방지하기만 하면 적절히 설정될 수 있다. 예를 들어, 반도체(108a)의 두께는, 반도체(107a)보다 크고, 반도체(107a)의 바람직하게는 2배 이상, 더 바람직하게는 4배 이상, 더욱 바람직하게는 6배 이상이다. 또한, 상기는 트랜지스터의 온 상태 전류를 증가시킬 필요가 없는 경우에는 적용되지 않고, 반도체(107a)의 두께가 반도체(108a) 이상이라도 좋다.

[0097] 반도체(113)의 두께는 반도체(107a)와 마찬가지로 반도체(108a)와의 계면에서의 계면 상태의 형성을 방지하기만 하면 적절히 설정될 수 있다. 예를 들어, 반도체(113)의 두께는 반도체(107a)의 두께 이하로 설정될 수 있다. 반도체(113)가 두꺼우면 게이트 전극으로서 기능하는 전도체(115)로부터의 전기장이 반도체(108a)에 도달되기 어렵게 될 수 있다. 따라서, 반도체(113)가 얇은 것, 예컨대 반도체(108a)보다 얇은 것이 바람직하다. 또한, 반도체(113)의 두께는 상술한 것에 한정되지 않고, 게이트 절연막으로서 기능하는 절연체(114)의 내전압을 고려하여 트랜지스터의 구동 전압에 따라 적절히 설정될 수 있다.

[0098] 여기서, 반도체(108a)가 상이한 구성 원소를 포함하는 절연체(예컨대 산화 실리콘막을 포함하는 절연체)와 접촉되는 경우에, 계면 상태가 이 2층의 계면에 형성되고 이 계면 상태는 채널을 형성할 수 있다. 이때, 상이한 문턱 전압을 갖는 또 다른 트랜지스터가 나타나서, 이 트랜지스터의 외연 문턱 전압은 변화한다. 하지만 이 구조의 트랜지스터에서, 반도체(107a)는 반도체(108a)를 구성하는 1종 이상의 금속 원소를 포함한다. 따라서 계면 상태가 반도체(107a)와 반도체(108a) 사이의 계면에서 형성되기 쉽지 않다. 따라서, 반도체(107a)를 제공함으로써 문턱 전압 등의 트랜지스터의 전기적 특성에서의 변동 또는 변화를 저감시킬 수 있다.

[0099] 채널이 게이트 절연막으로서 기능하는 절연체(114)와 반도체(108a) 사이의 계면에 형성될 때, 이 계면에서 계면 산란이 일어나고 트랜지스터의 전계 효과 이동도가 저감되는 경우가 있다. 하지만, 이 구조의 트랜지스터에서, 반도체(113)는 반도체(108a)를 구성하는 1종 이상의 금속 원소를 포함한다. 따라서 캐리어의 산란이 반도체(108a)와 반도체(113) 사이의 계면에 일어나기 어려워, 트랜지스터의 전계 효과 이동도를 증가시킬 수 있다.

[0100] 전도체(109b) 및 전도체(109c)가 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 및 텉스텐 등의 금속 중 어느 것, 및 이들 금속 중 어느 것을 주성분으로서 포함하는 합금을 포함하는 단층 구조 또는 적층 구조를 갖도록 형성된다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 타이타늄막 위에 알루미늄막이 적층된 2층 구조, 텉스텐막 위에 알루미늄막이 적층된 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막이 적층된 2층 구조, 타이타늄막 위에 구리막이 적층된 2층 구조, 텉스텐막 위에 구리막이 적층된 2층 구조, 타이타늄막 또는 질화 타이타늄막, 알루미늄막 또는 구리막, 및 타이타늄막 또는 질화 타이타늄막이 이 차례로 적층된 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막, 알루미늄막 또는 구리막, 및 몰리브데넘막 또는 질화 몰리브데넘막이 이 차례로 적층된 3층 구조 등을 들 수 있다. 또한, 산화 인듐, 산화 주석, 또는 산화 아연을 포함하는 투명 도전 재료가 사용되어도 좋다.

[0101] 절연체(114)는 예컨대 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 갈륨, Ga-Zn계 금속 산화물, 질화 실리콘 등을 사용한 단층 또는 적층을 갖도록 형성될 수 있다.

[0102] 절연체(114)는 하프늄 실리케이트($HfSiO_x$), 질소가 첨가된 하프늄 실리케이트($HfSi_xO_yN_z$), 질소가 첨가된 하프늄 알루미네이트($HfAl_xO_yN_z$), 산화 하프늄, 또는 산화 이트륨 등의 high-k 재료를 사용하여 형성되어도 좋다.

[0103] 예를 들어, 절연체(114)는 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 탄탈럼, 산화 네오디뮴, 산화 하프늄, 산화 탄탈럼 등을 포함하는 산화물 절연막, 질화 실리콘, 질화산화 실리콘, 질화 알루미늄, 질화산화 알루미늄 등을 포함하는 질화 절연막, 또는 이들 중 어느 것의 혼합 재료를 사용하여 형성될 수 있다.

- [0104] 절연체(114)로서, 절연체(106)와 같이, 화학량론적조성을 초과하여 산소를 포함하는 산화 절연막이 사용되는 것이 바람직하다.
- [0105] 특정한 재료가 게이트 절연막에 사용되면 전자는 특정한 조건하에서 게이트 절연막에 포획되고, 문턱 전압을 증가시킬 수 있다. 예를 들어, 산화 실리콘 및 산화 하프늄의 적층막과 같이, 게이트 절연막의 일부에는, 산화 하프늄, 산화 알루미늄, 및 산화 탄탈럼 등의 많은 전자 트랩 상태를 갖는 재료를 사용하고, 게이트 전극의 전위가 소스 전극 또는 드레인 전극보다 높은 상태를 1초 이상, 대표적으로는 1분 이상 더 높은 온도(반도체 장치의 동작 온도 또는 저장 온도보다 높은 온도, 또는 125°C 이상 450°C 이하의 온도, 대표적으로는 150°C 이상 300°C 이하의 온도)로 유지된다. 따라서, 전자는 반도체층으로부터 게이트 전극으로 이동하고, 전자의 일부는 전자 트랩 상태로 포획된다.
- [0106] 이와 같이, 필요한 양의 전자가 전자 트랩 상태에 의하여 포획되는 트랜지스터에서, 문턱 전압은 양 방향으로 시프트된다. 게이트 전극의 전압을 제어함으로써, 포획되는 전자의 양이 제어될 수 있어, 문턱 전압을 제어할 수 있다. 또한 전자를 포획하기 위한 처리는 트랜지스터의 제조 공정에서 수행될 수 있다.
- [0107] 예를 들어, 트랜지스터의 소스 전극 또는 드레인 전극에 접속된 와이어 메탈의 형성 후, 전처리(웨이퍼 처리) 후, 웨이퍼 다이싱 단계 후, 패키징 후 등과 같은, 공장 출하전의 어느 단계에서 처리가 수행되는 것이 바람직하다. 어떤 경우에서도, 트랜지스터는 전자를 포획하기 위한 공정 후에 125°C 이상의 온도로 1시간 이상 노출되지 않는 것이 바람직하다.
- [0108] 전도체(115)는 예컨대 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데늄, 및 텉스텐으로부터 선택된 금속, 이들 금속 중 어느 것을 성분으로서 포함하는 합금, 이들 금속 중 어느 것을 조합하여 포함하는 합금 등을 사용하여 형성될 수 있다. 또한 망가니즈 및 지르코늄으로부터 선택된 하나 이상의 금속을 사용하여도 좋다. 또는 인 등의 불순물 원소가 도핑된 다결정 실리콘으로 대표되는 반도체, 또는 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다. 또한, 전도체(115)는 단층 구조 또는 2층 이상의 적층 구조를 가져도 좋다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 알루미늄막 위에 타이타늄막이 적층되는 2층 구조, 질화 타이타늄막 위에 타이타늄막이 적층되는 2층 구조, 질화 타이타늄막 위에 텉스텐막이 적층되는 2층 구조, 질화 탄탈럼막 또는 질화 텉스텐막 위에 텉스텐막이 적층되는 2층 구조, 타이타늄막, 알루미늄막, 및 타이타늄막이 차례로 적층되는 3층 구조 등을 들 수 있다. 또는 알루미늄과, 타이타늄, 탄탈럼, 텉스텐, 몰리브데늄, 크로뮴, 네오디뮴, 및 스칸듐으로부터 선택된 하나 이상의 금속을 포함하는 합금막을 사용하여도 좋다.
- [0109] 전도체(115)는, 인듐 주석 산화물, 산화 텉스텐을 포함하는 인듐 산화물, 산화 텉스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 또는 산화 실리콘이 첨가된 인듐 주석 산화물 등의 투광성 도전 재료를 사용하여 형성될 수도 있다. 상술한 투광성 도전 재료 및 상술한 금속을 사용하여 형성된 적층 구조를 가질 수도 있다.
- [0110] 전도체(115)에 사용될 수 있는 일함수를 조절하기 위한 재료의 예에는 질화 타이타늄, 질화 탄탈럼, 텉스텐, 질화 텉스텐, 루테늄, n형 다결정 실리콘, 및 p형 다결정 실리콘이 포함된다. 예를 들어, 노멀리 오프인 트랜지스터(100)를 얻기 위하여, 높은 일함수를 갖는 재료가 사용되는 것이 바람직하다. 높은 일함수를 갖는 재료의 예에는 텉스텐, 질화 텉스텐, 및 루테늄이 포함된다.
- [0111] 또한, 전도체(115)와 절연체(114) 사이에, In-Ga-Zn계 산화질화 반도체막, In-Sn계 산화질화 반도체막, In-Ga계 산화질화 반도체막, In-Zn계 산화질화 반도체막, Sn계 산화질화 반도체막, In계 산화질화 반도체막, 또는 금속 질화물의 막(예컨대 InN 또는 ZnN) 등이 제공되어도 좋다. 이들 막은 각각 산화물 반도체의 전자 친화력보다 높은, 5eV 이상, 바람직하게는 5.5eV 이상의 일함수를 갖는다. 따라서 산화물 반도체를 포함하는 트랜지스터의 문턱 전압은 양 방향으로 시프트될 수 있고, 소위 노멀리 오프 스위칭 소자를 달성할 수 있다. 예를 들어, In-Ga-Zn계 산화질화 반도체막으로서, 적어도 반도체(108a)보다 질소 농도가 높은 In-Ga-Zn계 산화질화 반도체막, 구체적으로는 7at.% 이상의 질소 농도를 갖는 In-Ga-Zn계 산화질화 반도체막이 사용된다.
- [0112] 상기가 구조예의 설명이다.
- [0113] 또한 본 실시형태의 일부 또는 전체는 또 다른 실시형태의 일부 또는 전체와 자유로이 조합되거나, 적용되거나, 또는 치환될 수 있다.
- [0114] (실시형태 2)
- [0115] [제조 방법의 예]

- [0116] 상술한 구조예에서 설명한 반도체 장치를 제조하기 위한 방법의 예를 도 3의 (A)~(D), 도 4의 (A)~(D), 도 5의 (A)~(C), 및 도 6의 (A)~(C)를 참조하여 이하에서 설명한다.
- [0117] 절연체(102)를 절연체(101) 위에 형성한다. 두께 50nm 정도의 질화 실리콘(102)로서 사용되는 것이 바람직하다. TEOS를 사용하여 형성된 두께 150nm 정도의 산화 실리콘(102)로서 사용되는 것이 바람직하다.
- [0118] 절연체(101) 및 절연체(102) 각각은 예컨대 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄 등을 사용하여 단층 또는 적층을 갖도록 형성될 수 있다.
- [0119] 절연체(101) 및 절연체(102) 각각은 스퍼터링법, CVD(chemical vapor deposition)법(열CVD법, PECVD(plasma enhanced CVD)법 등을 포함함), MOCVD(metal organic CVD)법, MBE(molecular beam epitaxy)법, ALD(atomic layer deposition)법, PLD(pulsed laser deposition)법, HDP-CVD(high density plasma CVD)법, LP-CVD(low pressure CVD)법, AP-CVD(atmospheric pressure CVD)법, 콜리메이트 스퍼터링법, 롱 스로 스퍼터링법 등에 의하여 퇴적되어도 좋다.
- [0120] 특히, 비돌출성(embeddability)을 향상시킬 수 있기 때문에 절연체는 CVD법, 더 바람직하게는 플라스마 CVD법에 의하여 형성되는 것이 바람직하다. 플라스마 대미지를 저감하기 위하여 열CVD법, MOCVD법, 또는 ALD법을 사용하는 것이 바람직하다.
- [0121] 다음에, 가열 처리를 수행한다. 가열 처리는 예컨대, 490°C 이상 기판의 변형점 미만의 온도로 희가스 분위기 또는 질소 가스 분위기 등의 불활성 가스 분위기 또는 감압 분위기에서 수행될 수 있다.
- [0122] 이 가열 처리는 절연체(102) 및 이 절연체 아래에 제공되는 층을 포함하는 스택으로부터 기판의 분리 또는 탈기를 억제한다. 수소 등의 물질은 절연체(102) 위에 형성되는 반도체에 악영향을 미친다. 또한 상기 가열 처리는 수행되는 것이 바람직하지만, 특별히 필요가 없으면 생략될 수 있다. 또는 상기 가열 처리는, 다음에 설명하는 절연체에 개구 또는 홈을 형성하는 단계 후에 수행되어도 좋다.
- [0123] 다음에, 개구 또는 홈을 절연체(102)에 형성한다. 절연체(102)에 개구를 형성하기 위하여, 절연체(101)에 대한 절연체(102)의 예칭 선택비가 높은 재료의 조합을 선택하는 것이 바람직하다.
- [0124] 절연체(102)에서의 개구 또는 홈은 포토리소그래피법 등에 의하여 형성될 수 있다. 레지스트 마스크는 절연체(102) 위에 형성되고 절연체(102)의 불필요한 부분은 제거된다. 이때, 레지스트 마스크가 제거되어, 개구 또는 홈이 절연체(102)에 형성될 수 있다(도 3의 (A)).
- [0125] 여기서, 막을 가공하는 방법을 설명한다. 막을 미세하게 가공하는 경우, 다양한 미세 가공 기술을 사용할 수 있다. 예를 들어, 포토리소그래피 공정 등에 의하여 형성된 레지스트 마스크에 슬리밍 처리를 수행하는 방법을 사용하여도 좋다. 또는 포토리소그래피 공정 등에 의하여 더미 패턴을 형성하고, 이 더미 패턴에 사이드월을 제공하고 나서 제거하고, 남아있는 사이드월을 마스크로서 사용하여 막을 예칭하는 방법을 사용하여도 좋다. 높은 종횡비를 달성하기 위하여 비동방성 드라이 예칭을 막의 예칭에 사용하는 것이 바람직하다. 또는 무기막 또는 금속막으로 형성되는 하드 마스크가 사용되어도 좋다.
- [0126] 레지스트 마스크를 형성하기 위하여 사용되는 광으로서, i선(365nm의 파장)을 갖는 광, g선(436nm의 파장)을 갖는 광, h선(405nm의 파장)을 갖는 광, 또는 i선, g선, 및 h선이 혼합된 광을 사용할 수 있다. 또는, 자외광, KrF레이저광, ArF레이저광 등을 사용할 수 있다. 노광은 액침 노광 기술에 의하여 수행되어도 좋다. 노광을 위한 광으로서, EUV(extreme ultra-violet light) 또는 X선이 사용되어도 좋다. 노광을 위한 광 대신에, 전자빔을 사용할 수 있다. 굉장히 극미한 가공을 수행할 수 있기 때문에 EUV(extreme ultra-violet light), X선, 또는 전자빔을 사용하는 것이 바람직하다. 또한, 전자빔 등의 빔을 주사함으로써 노광을 수행하는 경우, 포토 마스크는 필요 없다.
- [0127] 가공되는 막과 레지스트막 사이의 접착을 향상시키는 기능을 갖는 유기 수지막은 레지스트 마스크로서 기능하는 레지스트마이 형성되기 전에 형성되어도 좋다. 이 유기 수지막은 스판 코팅법 등에 의하여, 막의 아래의 단차를 덮음으로써 표면을 평탄화하도록 형성될 수 있어, 상기 유기 수지막 위의 레지스트 마스크의 두께의 변동을 저감할 수 있다. 특히 미세 가공에서, 노광을 위한 광에 대한 반-반사막으로서 기능하는 재료를 사용하여 이 유기 수지막이 형성되는 것이 바람직하다. 이런 반-반사막으로서 기능하는 유기 수지막의 예에는 BARC(bottom anti-reflection coating)막이 포함된다. 이 유기 수지막은 레지스트 마스크의 제거와 동시에 또는 레지스트

마스크가 제거된 후에 제거될 수 있다.

[0128] 배리어막(103)을 개구 또는 홈이 형성되는 절연체(102) 위에 제공한다. 두께 50nm 정도의 산화 알루미늄이 배리어막(103)으로서 사용되는 것이 바람직하다(도 3의 (B)).

[0129] TDS(thermal desorption spectrometry)분석에 의하여 측정되는, 400°C의 기판 표면 온도로의 배리어막(103) 아래에 제공되는 스택의 방출된 수소량이, 300°C의 기판 표면 온도로의 130% 이하, 바람직하게는 110% 이하인 것이 바람직하다. 또는, TDS분석에 의하여 측정되는, 450°C의 기판 표면 온도로의 방출된 수소 분자량이, 350°C의 기판 표면 온도로의 130% 이하, 바람직하게는 110% 이하인 것이 바람직하다.

[0130] 배리어막(103)은 배리어막(103) 아래의 층으로부터 물 및 수소가 확산되는 것을 억제하는 기능을 갖는다. 또한 배리어막(103) 위에 제공되는 전극 또는 배선을 배리어막(103) 아래에 제공되는 전극 또는 배선에 전기적으로 접속하기 위하여 배리어막(103)은 개구 또는 플러그를 가져도 좋다.

[0131] 배리어막(103)에 사용될 수 있는 재료의 예에는 질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 및 산화질화 하프늄이 포함된다. 산화 알루미늄은 물, 수소, 또는 산소에 대하여 우수한 배리어성이 있기 때문에 특히 바람직하다.

[0132] 배리어막(103)은 물 또는 수소를 비교적 투과시키지 않는 재료의 층과 절연 재료를 포함하는 층의 적층이어도 좋다. 배리어막(103)은 예컨대 산화 실리콘 또는 산화질화 실리콘을 포함하는 층, 금속 산화물을 포함하는 층 등의 적층이어도 좋다.

[0133] 배리어막(103)에, 비교적 산소를 투과시키지 않는 재료가 사용되는 것이 바람직하다. 상술한 재료는 수소 및 물에 대하여 산소에 대하여 우수한 배리어성을 갖는다. 재료들 중 어느 것을 사용하면 나중에 형성되는 절연체(106)를 가열할 때에 방출되는 산소가 배리어막(103) 아래의 층으로 확산되는 것을 억제할 수 있다. 결과적으로, 절연체(106)로부터 반도체(107), 반도체(108), 및 반도체(113)로 공급되는 방출되고 산소의 양을 증가시킬 수 있다.

[0134] 배리어막(103) 자체에 포함되는 물 및 수소의 양도 낮은 것이 바람직하다. 예를 들어, 배리어막(103)에, 20°C ~600°C의 기판 표면 온도로 TDS에 의하여 측정된 방출된 수소 분자(M/z=2)의 양이 $2 \times 10^{15} / \text{cm}^2$ 미만, 바람직하게는 $1 \times 10^{15} / \text{cm}^2$ 미만, 더 바람직하게는 $5 \times 10^{14} / \text{cm}^2$ 미만인 재료를 사용하는 것이 바람직하다. 또는, 배리어막(103)에, 20°C~600°C의 기판 표면 온도로 TDS에 의하여 측정된 방출된 물 분자(질량 변화 비율 M/z=18)의 양이 $1 \times 10^{16} / \text{cm}^2$ 미만, 바람직하게는 $5 \times 10^{15} / \text{cm}^2$ 미만, 더 바람직하게는 $2 \times 10^{12} / \text{cm}^2$ 미만인 재료를 사용하는 것이 바람직하다.

[0135] 다음에, 전도체(104)를 배리어막(103) 위에 제공한다(도 3의 (C)).

[0136] 전도체(104)는 탄탈럼, 텉스텐, 타이타늄, 몰리브데늄, 크로뮴, 나이오븀 등으로부터 선택된 금속, 또는 이들 금속 중 어느 것을 주성분으로서 포함하는 합금 재료 또는 화합물 재료를 사용하여 형성되는 것이 바람직하다. 또는 인 등의 불순물이 첨가된 다결정 실리콘을 사용할 수 있다. 또는 금속 질화물의 막과 상술한 금속 중 어느 것의 막을 포함하는 적층 구조를 사용하여도 좋다. 금속 질화물로서 질화 텉스텐, 질화 몰리브데늄, 또는 질화 타이타늄을 사용할 수 있다. 금속 질화물막이 제공되면, 금속막의 접착성을 향상시킬 수 있어 박리를 방지할 수 있다.

[0137] 전도체(104)는, 인듐 주석 산화물, 산화 텉스텐을 포함하는 인듐 산화물, 산화 텉스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 또는 산화 실리콘의 첨가된 인듐 주석 산화물 등의 투광성 도전 재료를 사용하여 형성될 수도 있다. 상술한 투광성 도전 재료 및 상술한 금속을 사용하여 형성된 적층 구조를 가질 수도 있다.

[0138] 전도체(104)는 스퍼터링법, 증착법, CVD법(열CVD법, MOCVD법, PECVD법 등을 포함함) 등에 의하여 형성될 수 있다. 프라스마 대미지를 저감하기 위하여 열CVD법, MOCVD법, 또는 ALD법이 사용되는 것이 바람직하다.

[0139] 다음에, 전도체(104)는 CMP(chemical mechanical polishing)법 등에 의하여 평탄화되어도 좋다.

[0140] 이때, 전도체(104)는 개구 또는 홈이 제공되지 않는 절연체(102)의 영역 위의 배리어막(103)의 상면의 높이가 전도체(104)의 상면과 같게 되기까지 CMP법에 의하여 연마되어도 좋고, 또는 연마는 가공의 중반에 정지되어도 좋다.

- [0141] 다음에, 전도체(104)는 전도체(104a)를 얻도록 예칭된다. 여기서, 전도체(104a)의 상면의 높이가 개구 또는 흄이 제공되지 않는 절연체(102)의 영역 위의 배리어막(103)의 상면보다 낮은 것이 바람직하고, 특히 50nm 정도로 낮은 것이 바람직하다(도 3의 (D)).
- [0142] 다음에 배리어막(105)을 배리어막(103) 및 전도체(104a) 위에 제공한다(도 4의 (A)).
- [0143] 배리어막(105)으로서, In-Ga-Zn계 산화질화 반도체막, In-Sn계 산화질화 반도체막, In-Ga계 산화질화 반도체막, In-Zn계 산화질화 반도체막, Sn계 산화질화 반도체막, In계 산화질화 반도체막, 금속 질화물(InN, ZnN 등)막이 제공될 수 있다. 이를 막은 각각 산화물 반도체의 전자 친화력보다 높은, 5eV 이상, 바람직하게는 5.5eV 이상의 일함수를 갖는다. 따라서 산화물 반도체를 포함하는 트랜지스터의 문턱 전압은 양 방향으로 시프트될 수 있고, 소위 노멀리 오프의 스위칭 소자를 달성할 수 있다. 예를 들어, In-Ga-Zn계 산화질화 반도체막으로서, 적어도 반도체(108a)보다 질소 농도가 높은 In-Ga-Zn계 산화질화 반도체막, 구체적으로는 7at.% 이상의 질소 농도를 갖는 In-Ga-Zn계 산화질화 반도체막이 사용된다.
- [0144] 배리어막(105)을 위하여, 산소가 쉽게 확산되지 않는 재료가 사용되는 것이 바람직하다. 따라서, 전도체(104a)의 산화를 방지할 수 있고 전도체(104a)의 저항 값에서의 증가를 억제할 수 있다. 배리어막(105)은 배리어막(103)과 비슷한 재료, 퇴적 방법 등을 사용하여 형성될 수 있다.
- [0145] 다음에, 배리어막(105)을, 개구 또는 흄이 제공되지 않는 절연체(102)의 영역 위의 배리어막(103)의 상면의 높이가 배리어막(105)의 상면의 높이와 같게 되기까지 CMP법에 의하여 연마함으로써, 배리어막(105a)을 얻는다(도 4의 (B)). 도 4의 (B)는 배리어막(105a)이 CMP법을 사용한 연마에 의하여 얻어진 예를 도시한 것이지만, 배리어막(105)은 반드시 연마될 필요는 없다.
- [0146] 다음에, 100nm 정도의 두께를 갖는 절연체(106)를 제공한다(도 4의 (C)).
- [0147] 절연체(106)는 나중의 단계에서 가열 처리 등에 의하여 산소를 방출하는 절연체인 것이 바람직하다. 방출된 산소는 산화물 반도체에서의 산소 빙자리를 저감하기 위하여 사용되어, 트랜지스터의 전기적 특성 및 신뢰성을 향상시킬 수 있다. 한편, 단결정 실리콘을 사용하는 반도체 소자 등이 스택(10) 아래에 형성되는 경우, 방출된 산소가 단결정 실리콘에 도달되면, 반도체 소자의 전기적 특성 및 신뢰성이 악화될 수 있다. 상기 산화 알루미늄막은 산소가 스택(10) 아래에 위치하는 소자와 혼합되는 것을 방지하는 기능을 갖는다. 따라서, 과잉 산소를 포함하는 산화질화 실리콘막이 제공되더라도, 전기적 특성이 좋고 신뢰성이 높은 소자(예컨대 단결정 실리콘을 포함하는 트랜지스터)가 제조될 수 있다.
- [0148] 절연체(106)는 예컨대, 스퍼터링법, CVD법(열CVD법, PECVD법 등을 포함함), MOCVD법, MBE법, ALD법, PLD법 등에 의하여 형성될 수 있다. 특히, 피복률을 더 향상시킬 수 있기 때문에 상기 절연체는 CVD법, 더 바람직하게는 플라스마 CVD법에 의하여 형성되는 것이 바람직하다. 플라스마 대미지를 저감시키기 위하여 열CVD법, MOCVD법, 또는 ALD법을 사용하는 것이 바람직하다.
- [0149] 절연체(106)에 과잉 산소를 포함시키기 위하여, 예컨대 절연체(106)는 산소 분위기에서 형성될 수 있다. 또는, 과잉으로 산소를 포함하는 영역은, 형성되는 절연체(106)로 산소가 주입됨으로써 형성되어도 좋다. 양쪽 방법이 조합되어도 좋다.
- [0150] 예를 들어, 형성된 절연체(106)로 산소(산소 라디칼, 산소 원자, 및 산소 이온 중 어느 것을 적어도 포함함)를 주입하여 산소를 과잉으로 포함하는 영역을 형성한다. 산소는 이온 주입법, 이온 도핑법, 플라스마 잠입 이온 주입법, 플라스마 처리 등에 의하여 주입될 수 있다.
- [0151] 산소를 포함하는 가스를 산소 주입 처리에 사용할 수 있다. 산소를 포함하는 가스로서, 산소, 일산화 이질소, 이산화 질소, 이산화 탄소, 일산화 탄소 등을 사용할 수 있다. 또한, 희가스 및/또는 수소가 산소 주입 처리를 위하여 산소를 포함하는 가스에 포함되어도 좋다. 예를 들어, 이산화 탄소, 수소, 및 아르곤의 혼합 가스를 사용할 수 있다.
- [0152] 절연체(106)가 형성된 후, 절연체(106)에는 CMP법 등을 사용하는 평탄화 처리를 수행하여 절연체(106)의 상면의 평면도를 향상시켜도 좋다.
- [0153] 배리어막(103)의 상면 및 배리어막(105a)의 상면이 CMP법에 의하여 처리됨으로써 높이 차이가 형성되기 어렵게 되는 것이 바람직하다. 바꿔 말하면, 가공을 절연체(106)가 형성되는 표면에 높이 차이가 형성되지 않도록 수행하여 절연체(106)의 두께를 작게 할 수 있다. 여기서, 절연체(106)의 두께는 100nm이지만, 100nm보다 작을

수 있다.

[0154] 다음에, 반도체(107) 및 반도체(108)를 형성한다. 예를 들어, 두께 15nm의 산화물 반도체 및 두께 20nm~40nm의 산화물 반도체가 각각 반도체(107) 및 반도체(108)로서 사용된다. 이들 반도체는 스퍼터링법에 의하여 형성되는 것이 바람직하다. 이때, 반도체(107)의 산화물 반도체는 In:Ga:Zn=1:3:4의 원자 비율을 갖는 타깃을 사용하여 형성된다. 반도체(108)의 산화물 반도체는 In:Ga:Zn=1:1:1의 원자 비율을 갖는 타깃을 사용하여 형성된다.

[0155] 반도체들(107 및 108)은 대기와 접촉하지 않고서 연속적으로 형성되는 것이 바람직하다.

[0156] 반도체들(107 및 108)이 형성된 후, 가열 처리가 수행되는 것이 바람직하다. 가열 처리는 250°C 이상 650°C 이하, 바람직하게는 300°C 이상 500°C 이하의 온도로, 불활성 가스 분위기, 산화성 가스를 10ppm 이상 포함하는 분위기, 또는 감압하에서 수행되어도 좋다. 또는, 제거된 산소를 보충하기 위하여 가열 처리를 불활성 가스 분위기에서 수행하고 나서, 또 다른 가열 처리가 산화성 가스를 10ppm 이상 포함하는 분위기에서 수행되는 식으로 수행되어도 좋다. 가열 처리가 반도체의 형성 직후에 수행되어도 좋고, 또는 반도체가 섬 형상 반도체로 가공된 후에 수행되어도 좋다. 가열 처리를 통하여, 산소가 절연체(106) 등으로부터 반도체들(107 및 108)로 공급될 수 있어, 반도체막에서의 산소 빈자리를 저감할 수 있다.

[0157] 다음에 전도체(109)를 제공한다. 두께 100nm 정도의 텅스텐이 전도체(109)로서 사용되는 것이 바람직하다. 스퍼터링법에 전도체(109)를 퇴적하기 위하여 사용될 수 있다.

[0158] 전도체(109)가 스퍼터링법 대신에 CVD법(열CVD법, MOCVD법, PECVD법 등을 포함함), MBE법, ALD법, PLD법 등에 의하여 형성될 수 있다. 특히, 피복률을 더 향상시킬 수 있기 때문에 CVD법, 더 바람직하게는 플라스마 CVD법에 의하여 전도체가 형성되는 것이 바람직하다. 플라스마 대미지를 저감하기 위하여 열CVD법, MOCVD법, 또는 ALD법을 사용하는 것이 바람직하다.

[0159] 개구를 전도체(109), 반도체(108), 반도체(107), 절연체(106), 배리어막(103), 절연체(102), 및 절연체(101)에 형성한다. 포토리소그래피법 등이 형성에 사용될 수 있다. 레지스트 마스크를 전도체(109) 위에 형성하고, 전도체(109)의 필요 없는 부분을 제거한다. 이 후, 레지스트 마스크를 제거하고, 개구가 전도체(109)를 마스크로서 사용하여 반도체(108), 반도체(107), 절연체(106), 및 배리어막(103)에 형성된다. 이와 같이 하여 개구(110)를 형성한다(도 4의 (D)).

[0160] 다음에, 전도체들(111 및 112)을 개구(110) 내 및 전도체(109) 위에 형성한다. 전도체들(111 및 112)은 예컨대, 스퍼터링법, CVD법(열CVD법, MOCVD법, PECVD법 등을 포함함), MBE법, ALD법, 또는 PLD법에 의하여 형성될 수 있다(도 5의 (A)).

[0161] 전도체(111) 및 전도체(112)는 각각 탄탈럼, 텅스텐, 타이타늄, 몰리브데늄, 크로뮴, 나이오븀 등으로부터 선택된 금속, 또는 이들 금속 중 어느 것을 주성분으로서 포함하는 합금 재료 또는 화합물 재료를 사용하여 형성되는 것이 바람직하다. 또는 인 등의 불순물이 첨가된 다결정 실리콘을 사용할 수 있다. 또는 금속 질화물의 막과 상술한 금속 중 어느 것의 막을 포함하는 적층 구조를 사용하여도 좋다. 금속 질화물로서 질화 텅스텐, 질화 몰리브데늄, 또는 질화 타이타늄을 사용할 수 있다. 금속 질화물막이 제공되면, 금속막의 접착성을 증가시킬 수 있어 박리를 방지할 수 있다.

[0162] 다음에, 전도체(112)가 CMP법 등에 의하여 평탄화되어도 좋다. 이때, 전도체(112)의 상면의 높이가 전도체(111)의 상면의 높이와 같게 되기까지 전도체(112)를 CMP법에 의하여 연마하여도 좋고, 또는 연마가 가공 중반에 정지되어도 좋다. 또는, 전도체(112)는 웨트 에칭법 등을 사용하여 에칭되어도 좋다. 이와 같이 하여, 전도체들(112a 및 112b)이 얻어진다(도 5의 (B)).

[0163] 그리고, 레지스트 마스크를 전도체(111), 전도체(112a), 및 전도체(112b) 위에 포토리소그래피법 등에 의하여 형성한다. 전도체(111)의 필요 없는 부분은 상기 레지스트 마스크를 사용하여 제거되어 전도체(111a)를 얻는다. 이 후, 레지스트 마스크를 제거하고, 전도체(109), 반도체(108), 및 반도체(107)가 전도체(111a)를 마스크로서 사용하여 에칭된다. 이와 같이 하여, 전도체(109a), 반도체(108a), 및 반도체(107a)를 얻는다. 여기서, 절연체(106)의 일부는 전도체(109a), 반도체(108a), 및 반도체(107a)를 형성하기 위한 에칭 시에 에칭되어도 좋다. 그러므로, 절연체(106)가 에칭 깊이를 고려하여 미리 두껍게 형성되는 것이 바람직하다(도 5의 (C)).

[0164] 다음에, 전도체(109a) 위에 위치하는 전도체(111a)를 제거하여 전도체(111b) 및 전도체(111c)를 얻는다. 이때, 플러그들(120a 및 120b)이 형성된다. 이때, 전도체(109a)의 일부가 에칭되어 전도체(109b) 및 전도체(109c)가 얻어진다. 이때, 포토리소그래피법 등이 사용될 수 있다. 여기서, 전도체(109b) 및 전도체(109c)가 전도체

(109a)의 예칭에 의하여 얻어질 때, 반도체(108a)의 일부가 예칭됨으로써, 위에 전도체(109b) 및 전도체(109c)가 제공되지 않는 반도체(108a)의 일부의 두께가 저감될 수 있다. 이 때문에, 반도체(108)로서 기능하는 반도체가 예칭 깊이를 고려하여 미리 넓은 두께를 갖도록 형성되는 것이 바람직하다(도 6의 (A)).

[0165] 플러그들(120a 및 120b)이 반도체(108a)와 중첩되는 전도체들(109b 및 109c)에 형성되는 개구에 제공되기 때문에, 소자의 사이즈를 저감할 수 있다.

[0166] 배선이 전도체들(109b 및 109c), 반도체(108a), 및 반도체(107a)와 같은 층을 사용하여 형성되어도 좋다.

[0167] 다음에, 반도체, 절연체, 및 전도체가 이 차례로 적층되도록 퇴적된다. 이 후, 레지스트 마스크를 전도체 위에 형성하고, 상기 전도체의 필요 없는 부분을 제거한다. 이 후, 레지스트 마스크가 제거되어, 전도체(115)가 형성된다. 이때, 절연체(114) 및 반도체(113)가 레지스트 마스크가 제거되지 않고 상기 절연체 및 상기 반도체 각각의 필요 없는 부분이 제거되는 식으로 형성되어도 좋다. 또는, 절연체(114) 및 반도체(113)가 레지스트 마스크가 제거되고 나서 상기 절연체 및 상기 반도체 각각의 필요 없는 부분이 전도체(115)를 마스크로서 사용하여 제거되는 식으로 형성되어도 좋다.

[0168] 두께 5nm의 산화물 반도체는 반도체(113)로서 사용된다. 스퍼터링법이 반도체(113)를 퇴적하기 위하여 사용되는 것이 바람직하다. 산화물 반도체의 퇴적에서, In:Ga:Zn=1:3:2의 원자 비율을 갖는 타깃이 사용된다.

[0169] 또한 반도체(113), 절연체(114), 및 전도체(115)는 대기애 노출되지 않고 연속적으로 형성되는 것이 바람직하다(도 6의 (B)).

[0170] 이때, 배리어막(116)이 제공된다. 배리어막(116)은 배리어막(103)과 비슷한 재료, 퇴적 방법 등을 사용하여 형성될 수 있다(도 6의 (C)).

[0171] 배리어막(116)을 퇴적한 후, 가열 처리를 수행하는 것이 바람직하다. 가열 처리에 의하여, 산소를 절연체(106) 등으로부터 반도체들(107a, 108a, 및 113)로 공급하여; 결과적으로, 반도체들(107a, 108a, 및 113)에서의 산소 빈자리를 저감할 수 있다. 이때, 절연체(106)로부터 방출된 산소를, 배리어막(103) 및 배리어막(116)에 의하여 차단하고 배리어막(103) 아래의 층 및 배리어막(116) 위의 층으로 확산시키지 않는다. 따라서 산소를 효과적으로 가둘 수 있다. 그러므로, 산소를 저감하지 않고 반도체들(107a, 108a, 및 113)에 공급할 수 있다. 그러므로, 반도체들(107a, 108a, 및 113)에서의 산소 빈자리를 효과적으로 저감할 수 있다.

[0172] 이와 같이 하여, 트랜지스터(100)를 포함하는 스택(10)이 형성된다.

[0173] 또한 본 실시형태의 일부 또는 전체는 또 다른 실시형태의 일부 또는 전체와 자유로이 조합되거나, 적용되거나, 또는 치환될 수 있다.

[0174] (실시형태 3)

[0175] 스택(10)에 포함되는 트랜지스터(100)에 적용할 수 있는 트랜지스터의 구조의 다른 예를 설명한다.

[0176] 도 9의 (A)는 트랜지스터의 상면 개략도이고, 도 9의 (B) 및 (C)는 도 9의 (A)에서의 단선(section line) A1-A2 및 B1-B2를 각각 따른 단면 개략도다. 또한 도 9의 (B)는 채널 길이 방향에서의 트랜지스터의 단면에 상당하고, 도 9의 (C)는 채널 폭 방향에서의 트랜지스터의 단면에 상당한다.

[0177] 도 9의 (A)~(C)는 반도체(113)가 전도체들(109b 및 109c)과 반도체(108a) 사이에 제공되는 예를 도시한 것이고, 반도체(113) 및 반도체(108a)는 같은 포토마스크를 사용하여 가공되어 도 1에서의 트랜지스터(100)의 경우와 달리, 실질적으로 같은 상면을 갖는다.

[0178] 도 10의 (A)는 트랜지스터의 상면 개략도이고, 도 10의 (B) 및 (C)는 도 10의 (A)에서의 단선 A1-A2 및 B1-B2를 각각 따른 단면 개략도다. 또한 도 10의 (B)는 채널 길이 방향에서의 트랜지스터의 단면에 상당하고, 도 10의 (C)는 채널 폭 방향에서의 트랜지스터의 단면에 상당한다.

[0179] 도 10의 (A)~(C)는, 도 1에서의 트랜지스터(100)의 경우와 달리, 실질적으로 같은 상면 형상을 갖고 전도체(109b) 및 전도체(109c)와 중첩되지 않도록, 같은 마스크를 사용하여 반도체(113), 절연체(114), 및 전도체(115)가 형성되는 예를 도시한 것이다.

[0180] 도 11의 (A)는 트랜지스터의 상면 개략도이고, 도 11의 (B) 및 (C)는 도 11의 (A)에서의 단선 A1-A2 및 B1-B2를 각각 따른 단면 개략도다. 또한 도 11의 (B)는 채널 길이 방향에서의 트랜지스터의 단면에 상당하고, 도 11의 (C)는 채널 폭 방향에서의 트랜지스터의 단면에 상당한다.

- [0181] 도 11의 (A)~(C)는, 도 1에서의 트랜지스터(100)의 경우와 달리 전도체(115)가 전도체(109b) 및 전도체(109c)와 중첩되지 않도록 형성되는 예를 도시한 것이다.
- [0182] 도 12의 (A)는 트랜지스터의 상면 개략도이고, 도 12의 (B) 및 (C)는 도 12의 (A)에서의 단선 A1-A2 및 B1-B2를 각각 따른 단면 개략도다. 또한 도 12의 (B)는 채널 길이 방향에서의 트랜지스터의 단면에 상당하고, 도 12의 (C)는 채널 폭 방향에서의 트랜지스터의 단면에 상당한다.
- [0183] 도 12의 (A)~(C)는, 도 1에서의 트랜지스터(100)의 경우와 달리, 전도체(109b) 및 전도체(109c)가 제공되지 않고, 반도체(113), 절연체(114), 및 전도체(115)가 실질적으로 같은 상면 형상을 갖도록 같은 포토마스크를 사용하여 형성되는 예를 도시한 것이다.
- [0184] 도 13의 (A)는 트랜지스터의 상면 개략도이고, 도 13의 (B) 및 (C)는 도 13의 (A)에서의 단선 A1-A2 및 B1-B2를 각각 따른 단면 개략도다. 또한 도 13의 (B)는 채널 길이 방향에서의 트랜지스터의 단면에 상당하고, 도 13의 (C)는 채널 폭 방향에서의 트랜지스터의 단면에 상당한다.
- [0185] 도 13의 (A)~(C)는 도 1에서의 트랜지스터(100)의 경우와 달리, 전도체(104a)가 절연체(101)와 접촉되어 있고, 배리어막(103)이 전도체(104a) 및 절연체(102) 위에 제공되는 예를 도시한 것이다.
- [0186] 도 13의 (A)~(C)에서, 산화물 반도체가 전도체(104a)에 사용되는 것이 바람직하다. 이 경우, 수소를 포함하는 질화 실리콘이 절연체(101)에 사용되는 것이 바람직하다. 산화물 반도체와 수소를 포함하는 질화 실리콘의 접촉은 산화물 반도체층의 전도성을 증가시킨다.
- [0187] 도 9의 (A)~(C), 도 10의 (A)~(C), 도 11의 (A)~(C), 및 도 12의 (A)~(C)에서의 트랜지스터 중 어느 것에서, 불순물이 위에 전도체(115), 전도체(109b), 및 전도체(109c)가 제공되지 않는 반도체들(113, 108a, 및 107a)의 영역에 첨가되어 영역의 저항이 저감되는 것이 바람직하다. 반도체에 첨가되는 불순물의 예에는 아르곤, 인, 붕소, 질소, 알루미늄, 수소, 텅스텐, 크로뮴, 망가니즈, 바나듐, 타이타늄, 마그네슘, 및 칼슘이 포함된다. 반도체에 대한 불순물의 첨가는 플라스마 처리, 이온 주입법 등에 의하여 수행될 수 있다.
- [0188] 또한 본 명세서 등에서, "실질적으로 같은 상면 형상을 갖는다"라는 표현은 적어도 부분적으로 서로 중첩되는 적층의 윤곽을 의미한다. 예를 들어, 상층 및 하층을 같은 마스크 패턴을 사용하여 패터닝 또는 부분적으로 패터닝하는 경우가 표현에 포함된다. "실질적으로 같은 상면 형상을 갖는다"라는 표현에는 윤곽이 서로 완전히 중첩되지 않는 경우가 포함된다. 예를 들어, 상층의 단부는 하층의 단부보다 내측에 위치하여도 좋고, 또는 하층의 단부보다 외측에 위치하여도 좋다.
- [0189] 도 9의 (C)에 도시된 바와 같이, 채널 폭 방향에서의 트랜지스터의 단면에서 게이트 전극으로서 기능하는 전도체(115)가 반도체(108a)의 상면 및 측면과 대향하도록 제공된다. 따라서, 채널이 반도체(108a)의 상면 근방뿐만 아니라 반도체(108a)의 측면 근방에도 형성되고 유효 채널 폭이 증가되어 온 상태에서의 전류(즉, 온 상태 전류)가 증가된다. 특히, 반도체(108a)의 폭이 매우 작은(예를 들어, 50nm 이하, 바람직하게는 30nm 이하, 더 바람직하게는 20nm 이하인) 경우, 채널이 형성되는 영역이 반도체(108a) 내로 넓어져 트랜지스터가 소형화될 수록 온 상태 전류가 증가된다.
- [0190] 또한, 채널 길이란, 예컨대 트랜지스터의 상면도에서 반도체(또는 트랜지스터가 온일 때에 반도체에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩되는 영역 또는 채널이 형성되는 영역에서의 소스(소스 영역 또는 소스 전극)와 드레인(드레인 영역 또는 드레인 전극) 사이의 거리를 말한다. 하나의 트랜지스터에서, 모든 영역에서의 채널 길이가 반드시 같을 필요는 없다. 바꿔 말하면, 하나의 트랜지스터의 채널 길이는 하나의 값에 고정되지 않는 경우가 있다. 그러므로, 본 명세서에서, 채널 길이는 채널이 형성되는 영역에서의, 값들 중 어느 하나, 최대값, 최소값, 또는 평균값이다.
- [0191] 채널 폭이란 예컨대 반도체(또는 트랜지스터가 온일 때에 반도체에서 전류가 흐르는 부분) 및 게이트 전극이 서로 중첩되는 영역 또는 채널이 형성되는 영역에서 소스 및 드레인이 서로 대향하는 부분의 길이를 말한다. 하나의 트랜지스터에서, 모든 영역에서의 채널 폭이 반드시 같은 값을 가질 필요는 없다. 바꿔 말하면, 하나의 트랜지스터의 채널 폭은 하나의 값에 고정되지 않는 경우가 있다. 그러므로, 본 명세서에서, 채널 폭은 채널이 형성되는 영역에서의, 값들 중 어느 하나, 최대값, 최소값, 또는 평균값이다.
- [0192] 또한, 트랜지스터 구조에 따라, 실제로 채널이 형성되는 영역에서의 채널 폭(이하 유효 채널 폭이라고 함)은 트랜지스터의 상면도에 나타낸 채널 폭(이하 외연 채널 폭이라고 함)과 상이한 경우가 있다. 예를 들어, 3차원 구조를 갖는 트랜지스터에서, 유효 채널 폭은 트랜지스터의 상면도에 나타낸 외연 채널 폭보다 크고, 이 영향을

무시할 수 없는 경우가 있다. 예를 들어, 3차원 구조를 갖는 소형화된 트랜지스터에서, 반도체의 상면에 형성되는 채널 영역의 비율은 반도체의 측면에 형성되는 채널 영역의 비율보다 높은 경우가 있다. 이 경우, 실제로 채널이 형성될 때에 얻어진 유효 채널 폭이 상면도에 나타낸 외연 채널 폭보다 크다.

[0193] 3차원 구조를 갖는 트랜지스터에서, 유효 채널 폭을 측정하기 어려운 경우가 있다. 예를 들어, 유효 채널 폭을 설계값으로부터 어렵잖기 위해서는, 반도체의 형상을 가정 조건으로서 알고 있을 필요가 있다. 따라서, 반도체의 형상이 정확히 알려지지 않는 경우, 유효 채널 폭을 정확히 측정하기 어렵다.

[0194] 그러므로 본 명세서에서, 트랜지스터의 상면도에서, 소스 및 드레인의 반도체와 게이트 전극이 서로 중첩되는 영역에서 서로 대향하는 부분의 길이인 외연 채널 폭을 SCW(Surrounded Channel Width)라고 하는 경우가 있다. 또한, 본 명세서에서, "채널 폭"이란 용어가 단순히 사용되는 경우, SCW 및 외연 채널 폭을 가리킬 수 있다. 또는 본 명세서에서, "채널 폭"이란 용어가 단순히 사용되는 경우, 유효 채널 폭을 가리키는 경우가 있다. 또한, 채널 길이, 채널 폭, 유효 채널 폭, 외연 채널 폭, SCW 등의 값은 단면 TEM 이미지 등을 얻어 분석함으로써 결정할 수 있다.

[0195] 또한, 트랜지스터의 전계 이동도, 채널 폭당 전류 값 등이 계산에 의하여 얻어지는 경우, SCW가 계산에 사용될 수 있다. 이 경우, 유효 채널 폭이 계산에 사용되는 경우에서의 값과 상이한 값이 얻어지는 경우가 있다.

[0196] 또한 본 실시형태의 일부 또는 전체는 또 다른 실시형태의 일부 또는 전체와 자유로이 조합되거나, 적용되거나, 또는 치환될 수 있다.

[0197] (실시형태 4)

[구조예]

[0199] 도 7의 (A)는 본 발명의 일 형태의 반도체 장치의 회로도의 예를 도시한 것이다. 도 7의 (A)에 나타낸 반도체 장치는 트랜지스터(200), 트랜지스터(100), 커패시터(130), 배선(BL), 배선(WL), 배선(CL), 및 배선(BG)을 포함한다.

[0200] 본 실시형태에서, 도 2에 도시된 적층 구조의 일 형태를 설명한다. 본 실시형태에서, 단결정 실리콘 반도체는 스택(20)으로서 사용되고, 스택(10)은 스택(20) 위에 적층되고, 스택(30)으로서의 커패시터가 이를 위에 적층된다.

[0201] 트랜지스터(200)의 소스 및 드레인 중 한쪽은 배선(BL)에 전기적으로 접속되고, 다른 쪽은 배선(SL)에 전기적으로 접속되고, 트랜지스터(200)의 게이트는 트랜지스터(100)의 소스 및 드레인 중 한쪽 및 커패시터(130)의 한쪽 전극에 전기적으로 접속된다. 트랜지스터(100)의 소스 및 드레인 중 다른 쪽은 배선(BL)에 전기적으로 접속되고, 트랜지스터(100)의 게이트는 배선(WL)에 전기적으로 접속된다. 커패시터(130)의 다른 쪽 전극은 배선(CL)에 전기적으로 접속된다. 배선(BG)은 트랜지스터(100)의 제 2 게이트에 전기적으로 접속된다. 또한, 트랜지스터(200)의 게이트와, 트랜지스터(100)의 소스 및 드레인 중 한쪽과, 커패시터(130)의 한쪽 전극 사이의 노드는 노드(FN)라고 한다.

[0202] 도 7의 (A)에 도시된 반도체 장치에서, 트랜지스터(100)가 온 상태에 있을(즉 온일) 때, 배선(BL)의 전위에 상당하는 전위를 노드(FN)에 공급한다. 한편, 반도체 장치에서, 트랜지스터(100)가 오프 상태에 있을(즉 오프일) 때, 노드(FN)의 전위를 유지한다. 바꿔 말하면, 도 7의 (A)에 도시된 반도체 장치는 기억 장치의 메모리 셀로서 기능한다. 또한, 도 7의 (A)에 도시된 반도체 장치가 노드(FN)에 전기적으로 접속되는 액정 소자 또는 유기 일렉트로루미네센스(EL) 소자 등의 표시 소자를 포함하는 경우에, 이 반도체 장치는 표시 장치의 화소로서 기능할 수 있다.

[0203] 트랜지스터(100)의 온/오프 상태는 배선(WL) 또는 배선(BG)에 공급되는 전위에 따라 선택될 수 있다. 트랜지스터(100)의 문턱 전압은 배선(WL) 또는 배선(BG)에 공급되는 전위에 의하여 제어될 수 있다. 오프 상태 전류가 낮은 트랜지스터를 트랜지스터(100)로서 사용하면, 트랜지스터가 비도통 상태에 있을 때의 노드(FN)의 전위는 긴 기간 유지될 수 있다. 따라서 반도체 장치의 리프레시 레이트를 저감할 수 있어, 반도체 장치는 낮은 소비 전력을 가질 수 있다. 오프 상태 전류가 작은 트랜지스터의 예는 산화물 반도체를 포함하는 트랜지스터다.

[0204] 또한, 기준 전위, 그룹 전위, 또는 임의의 고정 전위 등의 고정 전위가 배선(CL)에 공급된다. 이때, 트랜지스터(100)의 외연 문턱 전압은 노드(FN)의 전위에 따라 변동된다. 트랜지스터(200)의 도통 및 비도통 상태는 외연 문턱 전압에서의 변화에 따라 변화하여, 노드(FN)에 유지된 전위의 데이터를 데이터로서 판독할 수 있다.

- [0205] 85°C로 10년(3.15×10^8 초) 동안 노드(FN)에 유지된 전위를 유지하기 위하여, 오프 상태 전류는 용량의 1펨토페럿당 및 트랜지스터의 채널 폭의 1마이크로미터당 4.3yA(욕토암페어, 1yA는 10^{-24} A) 미만인 것이 바람직하다. 이 경우, 노드(FN)에서의 허용되는 전위 변동은 0.5V 이내인 것이 바람직하다. 또는 상기 오프 상태 전류가 95°C로 1.5yA 미만인 것이 바람직하다. 본 발명의 일 형태의 반도체 장치에서, 배리어막 아래의 층에 포함되는 수소의 농도가 충분히 저감되어, 배리어막 위의 산화물 반도체를 포함하는 트랜지스터는 이와 같이 매우 작은 오프 상태 전류를 가질 수 있다.
- [0206] 산화물 반도체를 포함하는 트랜지스터의 서브스레숄드(subthreshold) 스윙 값(S값)은 66mV/dec. 이상, 바람직하게는 60mV/dec. 이상, 더 바람직하게는 50mV/dec. 이상이고, 200mV/dec. 이하, 바람직하게는 150mV/dec. 이하, 더 바람직하게는 100mV/dec. 이하, 보다 바람직하게는 80mV/dec.다. S값이 저감됨에 따라, 트랜지스터가 오프 되는 특정한 전압에서의 오프 상태 전류를 저감할 수 있다.
- [0207] 도 7의 (A)에 도시된 반도체 장치가 매트릭스로 배열되면, 기억 장치(메모리 셀 어레이)를 형성할 수 있다.
- [0208] 도 7의 (B)는 도 7의 (A)에 도시된 회로를 얻을 수 있는 반도체 장치의 단면 구조예를 도시한 것이다.
- [0209] 반도체 장치는 트랜지스터(200), 트랜지스터(100), 및 커패시터(130)를 포함한다. 트랜지스터(100)는 트랜지스터(200) 위에 제공되고, 배리어막(103)은 트랜지스터(200)와 트랜지스터(100) 사이에 제공된다.
- [0210] 트랜지스터(200)는, 반도체 기판(711) 상에 제공되고, 반도체 기판(711)의 일부인 반도체(712), 게이트 절연막(714), 게이트 전극(715), 및 소스 및 드레인 영역으로서 기능하는 저저항 영역(713a) 및 저저항 영역(713b)을 포함한다.
- [0211] 트랜지스터(200)는 p채널 트랜지스터 또는 n채널 트랜지스터이어도 좋고, 회로 구성 또는 구동 방법에 따라 적절한 트랜지스터가 사용될 수 있다.
- [0212] 채널이 형성되는 반도체(712)의 영역, 이의 주변에서의 영역, 소스 영역 및 드레인 영역으로서 기능하는 저저항 영역(713a) 및 저저항 영역(713b) 등이 실리콘계 반도체 등의 반도체, 더 바람직하게는 단결정 실리콘을 포함하는 것이 바람직하다. 또는 저마늄(Ge), 실리콘 저마늄(SiGe), 갈륨 비소(GaAs), 갈륨 알루미늄 비소(GaAlAs) 등을 포함하는 재료가 포함되어도 좋다. 또는 결정 격자 비틀림을 갖는 실리콘이 포함되어도 좋다. 또는 트랜지스터(200)는 GaAs 및 AlGaAs 등을 사용한 HEMT(high-electron-mobility transistor)이어도 좋다.
- [0213] 저저항 영역(713a) 및 저저항 영역(713b)은, 반도체(712)에 사용되는 반도체 재료에 더하여 인 등의 n형 전도성을 부여하는 원소 또는 봉소 등의 p형 전도성을 부여하는 원소를 포함한다.
- [0214] 게이트 전극(715)은 인 등의 n형 전도성을 부여하는 원소, 또는 봉소 등의 p형 전도성을 부여하는 원소를 포함하는 실리콘 등의 반도체 재료, 또는 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전 재료를 사용하여 형성될 수 있다. 내열성 및 전도성 양쪽을 갖는, 텅스텐 또는 몰리브데넘 등의 고용점 재료를 사용하는 것이 특히 바람직하고, 텅스텐을 사용하는 것이 특히 바람직하다.
- [0215] 여기서, 트랜지스터(200)를 포함하는 구조는 도 2에서의 스택(20)의 일부에 상당한다.
- [0216] 여기서, 도 8에 도시된 트랜지스터(180)는 트랜지스터(200) 대신에 사용되어도 좋다. 도 8은 왼쪽에 채널 길이 방향에서의 트랜지스터(180)의 단면을 도시하고, 오른쪽에 채널 폭 방향에서의 이의 단면을 도시한 것이다. 도 8에 도시된 트랜지스터(180)에서, 채널이 형성되는 반도체막(812)(반도체 기판의 일부)은 돌출부를 갖고, 게이트 절연막(814), 게이트 전극(815)이 돌출부의 상면 및 측면을 따라 제공된다. 이런 형상을 갖는 트랜지스터(180)는, 반도체 기판의 돌출되는 부분을 이용하기 때문에 FIN 트랜지스터라고도 한다. 또한, 돌출되는 부분을 형성하기 위한 마스크로서 기능하는 절연막이 돌출되는 부분의 상부와 접촉하여 제공되어도 좋다. 돌출되는 부분이 반도체 기판의 일부를 가공함으로써 형성되는 경우를 여기서 설명하였지만, 돌출부를 갖는 반도체는 SOI 기판을 가공함으로써 형성되어도 좋다.
- [0217] 트랜지스터(200)를 덮도록 절연체(721), 절연체(722), 절연체(723), 및 절연체(724)가 이 차례로 적층된다.
- [0218] 반도체 장치의 제조 공정에서, 절연체(721)는 저저항 영역(713a) 및 저저항 영역(713b)에 침가된 전도성을 부여하는 원소를 활성화시키기 위한 보호막으로서 기능한다. 또한 절연체(721)는 반드시 제공될 필요는 없다.
- [0219] 실리콘계 반도체 재료가 반도체(712)에 사용되는 경우, 절연체(722)는 수소를 포함하는 것이 바람직하다. 수소를 포함하는 절연체(722)가 트랜지스터(200) 위에 제공되고 가열 처리가 수행될 때, 반도체(712)에서의 댕글링

본드가 절연체(722)에 포함되는 수소에 의하여 종결되어 트랜지스터(200)의 신뢰성을 향상시킬 수 있다.

[0220] 절화 실리콘막 등이 절연체(723)로서 바람직하게 사용된다. 절연체(723)는 절연체(722)로부터 방출되는 수소가 상방으로 확산되는 것을 방지하기 위한 배리어막으로서도 기능한다.

[0221] 절연체(724)는 절연체(724) 아래에 있는 트랜지스터(200) 등으로 인한 높이 차이를 없애기 위한 평탄화막으로서 기능한다. 절연체(724)의 상면은, 평탄성을 증가시키기 위하여 CMP(chemical mechanical polishing)법 등에 의하여 평탄화되어도 좋다.

[0222] HDP-CVD법, 상압 CVD법 등에 의하여 형성된 USG(undoped silicate glass)막이 절연체(724)로서 사용되어도 좋다. 또는, BPSG(borophosphosilicate glass)막 또는 BSG(borosilicate glass)막이 사용되어도 좋다. 예를 들어, BSG막 또는 BPSG막은 실레인 가스, TEOS 가스, 오존 가스, 산소 가스, 포스핀(phosphine), 다이보레인(diborane), 트라이에틸보레이트, 트라이메틸보레이트, 트라이에틸포스페이트, 트라이메틸포스페이트, 트라이메틸포스파이트 등을 사용한 CVD법에 의하여 퇴적되어도 좋다. USG막, BPSG막, BSG막 등의 평탄성은 가열 처리를 사용한 리플로우(reflow) 또는 CMP법에 의하여 향상되어도 좋다.

[0223] 저저항 영역(713a), 저저항(713b) 등에 전기적으로 접속되는 플러그(761) 및 플러그(763); 트랜지스터(200)의 게이트 전극(715)에 전기적으로 접속되는 플러그(762) 등이 절연체(721), 절연체(722), 절연체(723), 및 절연체(724)에 매립되어도 좋다.

[0224] 배선(731), 배선(732), 배선(733) 등은 절연체(724) 위에 제공된다.

[0225] 배선(731)은 플러그(761)에 전기적으로 접속된다. 배선(732)은 플러그(762)에 전기적으로 접속된다. 배선(733)은 플러그(763)에 전기적으로 접속된다.

[0226] 배선(731), 배선(732), 배선(733) 등은 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전 재료를 사용하여 형성될 수 있다. 높은 내열성 및 높은 전도성 양쪽을 갖는, 텅스텐 또는 몰리브데넘 등의 고용접 재료를 사용하는 것이 특히 바람직하고, 텅스텐을 사용하는 것이 특히 바람직하다.

[0227] 또한, 배선(731), 배선(732), 배선(733) 등은 절연체(725)에 매립되고 절연체(725)의 상면, 배선(731), 배선(732), 배선(733) 등의 각 상면은 평탄화되는 것이 바람직하다.

[0228] 스택(10)은 스택(20) 위에 적층된다.

[0229] 스택(30)은 스택(10) 위에 제공된다. 트랜지스터(100)를 포함하는 스택(10)을 덮는 절연체(726)는 밑에 있는 층의 불균일한 표면 형상을 덮는 평탄화층으로서 기능한다. 절연체(708)는 절연체(726)를 형성할 때에 보호막으로서 기능하여도 좋다. 절연체(708)는 필요가 없으면 반드시 제공될 필요는 없다.

[0230] 전도체(109b)에 전기적으로 접속되는 플러그(764), 전도체(115)에 전기적으로 접속되는 플러그(765), 게이트 전극(715) 및 전도체(109c)에 전기적으로 접속되는 플러그(766), 트랜지스터(200)의 저저항 영역(713b)에 전기적으로 접속되는 플러그(767) 등이 배리어막(116), 절연체(708), 및 절연체(726)에 매립된다.

[0231] 플러그(764)에 전기적으로 접속되는 배선(751), 플러그(765)에 전기적으로 접속되는 배선(752), 플러그(766)에 전기적으로 접속되는 배선(753), 플러그(767)에 전기적으로 접속되는 배선(754) 등이 절연체(726) 위에 제공된다.

[0232] 또한 배선(751), 배선(752), 배선(753), 배선(754) 등이 절연체(727)에 매립되고, 배선(751), 배선(752), 배선(753), 배선(754), 절연체(727) 등의 상면 각각이 평탄화되는 것이 바람직하다.

[0233] 절연체(728)는 절연체(727) 위에 제공된다. 배선(751)에 전기적으로 접속되는 플러그(768), 배선(753)에 전기적으로 접속되는 플러그(769), 배선(754)에 전기적으로 접속되는 플러그(770) 등이 절연체(728)에 제공된다.

[0234] 플러그(768)에 전기적으로 접속되는 배선(755), 플러그(769)에 전기적으로 접속되는 전극(781), 플러그(770)에 전기적으로 접속되는 배선(756) 등이 절연체(728) 위에 제공된다. 또한 전극(781)의 일부는 배선으로서 기능한다.

[0235] 또한, 배선(755), 배선(756), 전극(781) 등이 절연체(729)에 매립되고, 배선(755), 배선(756), 전극(781), 절연체(729) 등의 상면 각각은 평탄화되는 것이 바람직하다.

[0236] 절연체(782)는 전극(781) 위와 접촉하여 제공되고, 전극(783)은 절연체(782) 위와 접촉하여 제공된다. 전극(781), 절연체(782), 및 전극(783)은 커패시터(130)를 형성한다. 또한 전극(783)의 일부는 배선으로서 기능한

다.

[0237] 절연체(730)는 절연체(729) 위에 제공되고, 커패시터(130)는 절연체(730)에 매립된다. 배선(755)에 전기적으로 접속되는 플러그(771), 배선(756)에 전기적으로 접속되는 플러그(772) 등은 절연체(730)에 제공된다.

[0238] 플러그(771)에 전기적으로 접속되는 배선(757), 플러그(772)에 전기적으로 접속되는 배선(758) 등은 절연체(730) 위에 제공된다.

[0239] 또한, 배선(757), 배선(758) 등은 절연체(741)에 매립되고, 배선(757), 배선(758), 절연체(741) 등의 각 상면이 평탄화되는 것이 바람직하다.

[0240] 절연체(742)는 절연체(741) 위에 제공된다. 배선(758)에 전기적으로 접속되는 플러그(773) 등이 절연체(742)에 제공된다.

[0241] 플러그(773)에 전기적으로 접속되는 배선(759)은 절연체(742) 위에 제공된다.

[0242] 또한, 배선(759)은 절연체(743)에 매립되고, 배선(759), 절연체(743) 등의 각 상면이 평탄화되는 것이 바람직하다.

[0243] 절연체(744)는 절연체(743) 위에 제공된다.

[0244] 도 7의 (B)에서, 배선(757)은 도 7의 (A)에 도시된 배선(BL)에 상당한다. 비슷한 방식으로, 배선(752)은 배선(WL)에 상당하고, 전극(783)은 배선(CL)에 상당하고, 전도체(104a) 및 배리어막(105a)은 배선(BG)에 상당한다. 또한 트랜지스터(200)의 게이트 전극(715), 커패시터(130)의 전극(781), 및 트랜지스터(100)의 전도체(109c)를 포함하는 노드는 도 7의 (A)에서의 노드(FN)에 상당한다.

[0245] 본 발명의 일 형태의 반도체 장치는 트랜지스터(200), 트랜지스터(200) 위의 트랜지스터(100), 및 트랜지스터(100) 위에 위치하는 커패시터(130)를 포함한다. 트랜지스터 및 커패시터는 적층되기 때문에, 소자에 의하여 차지되는 면적을 저감시킬 수 있다. 또한 트랜지스터(200)와 트랜지스터(100) 사이에 제공되는 배리어막(103)은, 밑에 있는 층으로부터 트랜지스터(100) 측으로 물 및 수소 등의 불순물이 확산되는 것을 억제할 수 있다.

[0246] 본 실시형태에서, 커패시터(130)가 트랜지스터(100) 위에 제공되는 예를 설명하였지만, 커패시터(130)는 또 다른 부분에 제공되어도 좋다. 예를 들어, 커패시터(130)는 트랜지스터(200)와 트랜지스터(100) 사이에 제공되어도 좋다. 커패시터(130)의 전극은 금속 또는 반도체 재료를 사용하여 형성되어도 좋다. 반도체 재료로서, 불순물이 첨가된 다결정 실리콘이 사용되는 것이 바람직하다.

[0247] 또한 본 실시형태의 일부 또는 전체는 또 다른 실시형태의 일부 또는 전체와 자유로이 조합되거나, 적용되거나, 또는 치환될 수 있다.

[0248] (실시형태 5)

[0249] 본 발명의 일 형태의 반도체 장치의 반도체에 바람직하게 사용될 수 있는 산화물 반도체를 본 실시형태에서 설명한다.

[0250] 산화물 반도체는, 3.0eV 이상의 넓은 에너지 갭을 갖는다. 산화물 반도체를 적절한 조건에서 가공하고, 산화물 반도체의 캐리어 밀도를 충분히 저감함으로써 얻어진 산화물 반도체막을 포함하는 트랜지스터는, 오프 상태에서의 소스와 드레인 사이의 누설 전류(오프 상태 전류)를, 실리콘을 포함하는 종래의 트랜지스터보다 매우 낮게 할 수 있다.

[0251] 적용 가능한 산화물 반도체는, 적어도 인듐(In) 또는 아연(Zn)을 포함하는 것이 바람직하다. 특히, In과 Zn을 포함하는 것이 바람직하다. 또한, 상기 산화물 반도체를 사용하는 트랜지스터의 전기적 특성의 변동을 저감시키기 위한 스태빌라이저로서는, 갈륨(Ga), 주석(Sn), 하프늄(Hf), 지르코늄(Zr), 타이타늄(Ti), 스칸듐(Sc), 이트륨(Y), 및 란타노이드(예컨대 세륨(Ce), 네오디뮴(Nd), 또는 가돌리늄(Gd) 등)로부터 선택된 하나 이상이 포함되는 것이 바람직하다.

[0252] 산화물 반도체로서, 예컨대 이하 중 어느 것을 사용할 수 있다: 산화 인듐, 산화 주석, 산화 아연, In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물, In-Ga계 산화물, In-Ga-Zn계 산화물(IGZO라고도 함), In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-Zr-Zn계 산화물, In-Ti-Zn계 산화물, In-Sc-Zn계 산화물, In-Y-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-

Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, 또는 In-Hf-Al-Zn계 산화물이다.

[0253] 여기서, In-Ga-Zn계 산화물이란, In, Ga, 및 Zn을 주성분으로서 포함하는 산화물을 의미하고 In, Ga, 및 Zn의 비율에 특별한 한정은 없다. In-Ga-Zn계 산화물은 In, Ga, 및 Zn에 더하여 또 다른 금속 원소를 포함하여도 좋다.

[0254] 또는, $In_{1+\alpha}M_{1-\alpha}O_3(ZnO)_m$ ($-1 \leq \alpha \leq 1$, $m > 0$ 이고 m 은 정수가 아님)으로 표시되는 재료를 산화물 반도체로서 사용하여도 좋다. 또한, M은 Ga, Fe, Mn, 및 Co로부터 선택된 하나 이상의 금속 원소, 또는 상술한 스태빌라이저로서의 원소를 나타낸다. 또는, 산화물 반도체로서 $In_2SnO_5(ZnO)_n$ ($n > 0$, n 은 정수)의 화학식으로 표시되는 재료를 사용하여도 좋다.

[0255] 예를 들어, In:Ga:Zn=1:1:1, 1:3:2, 1:3:4, 1:3:6, 3:1:2, 또는 2:1:3의 원자수비를 갖는 In-Ga-Zn계 산화물이나 또는 조성이 상기 조성의 부근에 있는 산화물이 사용될 수 있다.

[0256] 산화물 반도체막이 수소를 많이 포함하면, 수소와 산화물 반도체가 서로 결합됨으로써, 수소의 일부가 도너로서 기능하고, 캐리어인 전자를 발생시킨다. 결과적으로, 트랜지스터의 문턱 전압이 음 방향으로 시프트된다. 그러므로, 산화물 반도체막의 형성 후에, 탈수화 처리(탈수소화 처리)를 수행하여, 불순물이 가능한 한 포함되지 않도록 산화물 반도체막이 고순도화되도록 산화물 반도체막으로부터 수소 또는 수분을 제거하는 것이 바람직하다.

[0257] 탈수화 처리(탈수소화 처리)에 의하여, 산화물 반도체막 내의 산소가 감소되는 경우도 있다. 그러므로, 탈수화 처리(탈수소화 처리)에 의하여 증가한 산소 빈자리를 채우기 위하여 산소를 산화물 반도체막에 첨가하는 것이 바람직하다. 본 명세서 등에 있어서, 산화물 반도체막에 산소를 공급하는 것은, 산소 첨가 처리라고 표현될 수 있고, 산화물 반도체막의 산소 함유량을 화학량론적 조성을 초과하게 하는 처리는 산소 과잉 상태를 만드는 처리라고 표현될 수 있다.

[0258] 이와 같이 하여, 탈수화 처리(탈수소화 처리)에 의하여, 수소 또는 수분이 산화물 반도체막으로부터 제거되고, 산소 첨가 처리에 의하여 산소 빈자리를 채움으로써, 산화물 반도체막은 i형(진성) 산화물 반도체막 또는 i형 산화물 반도체막에 매우 가까운 실질적으로 i형(진성) 산화물 반도체막이 될 수 있다. 또한, "실질적으로 진성"이란, 산화물 반도체막이 도너에서 유래되는 캐리어를 매우 적게(제로에 가까움) 포함하고, 그 캐리어 밀도가 $1 \times 10^{17}/cm^3$ 이하, $1 \times 10^{16}/cm^3$ 이하, $1 \times 10^{15}/cm^3$ 이하, $1 \times 10^{14}/cm^3$ 이하, 또는 $1 \times 10^{13}/cm^3$ 이하인 것을 의미한다.

[0259] 따라서, i형 또는 실질적으로 i형 산화물 반도체막을 포함하는 트랜지스터는, 매우 우수한 오프 상태 전류 특성을 가질 수 있다. 예를 들어, 산화물 반도체막을 포함하는 트랜지스터가 오프 상태일 때의 드레인 전류는, 실온(25°C 정도)에서 $1 \times 10^{-18} A$ 이하, 바람직하게는 $1 \times 10^{-21} A$ 이하, 더 바람직하게는 $1 \times 10^{-24} A$ 이하; 또는 85°C에서 $1 \times 10^{-15} A$ 이하, 바람직하게는 $1 \times 10^{-18} A$ 이하, 더 바람직하게는 $1 \times 10^{-21} A$ 이하일 수 있다. 또한, n 채널 트랜지스터의 오프 상태란, 게이트 전압이 문턱 전압보다 충분히 낮은 상태를 말한다. 구체적으로는, 게이트 전압이 문턱 전압보다 1V 이상, 2V 이상, 또는 3V 이상 낮으면, 트랜지스터는 오프 상태에 있다.

[0260] <산화물 반도체의 구조>

[0261] 산화물 반도체의 구조를 이하에서 설명한다.

[0262] 산화물 반도체는 단결정 산화물 반도체와 비단결정 산화물 반도체로 나뉜다. 비단결정 산화물 반도체의 예에는 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 산화물 반도체, 미결정 산화물 반도체, 및 비정질 산화물 반도체가 포함된다.

[0263] 또 다른 관점으로부터 보면, 산화물 반도체는 비정질 산화물 반도체와 결정성 산화물 반도체로 나뉜다. 결정성 산화물 반도체의 예에는 단결정 산화물 반도체, CAAC-OS, 다결정 산화물 반도체, 및 미결정 산화물 반도체가 포함된다.

[0264] <CAAC-OS>

- [0265] 먼저, CAAC-OS를 설명한다. 또한, CAAC-OS는 CANC(c-axis aligned nanocrystals)를 포함하는 산화물 반도체라고 할 수 있다.
- [0266] CAAC-OS는 복수의 c축 배향된 결정부(펠릿이라고도 함)를 갖는 산화물 반도체 중 하나다.
- [0267] TEM(transmission electron microscope)을 사용하여 얻어지는, CAAC-OS의 명시야상 및 회절 패턴의 결합된 분석 이미지(고해상도 TEM 이미지라고도 함)에서, 복수의 펠릿이 관찰될 수 있다. 하지만 고해상도 TEM 이미지에서, 펠릿들 사이의 경계, 즉 그레인 바운더리는 명료하게 관찰되지 않는다. 따라서, CAAC-OS에서, 그레인 바운더리로 인한 전자 이동도에서의 감소는 일어나기 어렵다.
- [0268] TEM에 의하여 관찰된 CAAC-OS를 이하에서 설명한다. 도 14의 (A)는 샘플 표면에 실질적으로 평행한 방향으로부터 관찰되는 CAAC-OS의 단면의 고해상도 TEM 이미지의 예를 나타낸 것이다. 고해상도 TEM 이미지는 구면 수차 보정(Spherical Aberration Corrector) 기능에 의하여 얻어진다. 구면 수차 보정 기능에 의하여 얻어진 고해상도 TEM 이미지는 특히 Cs보정 고해상도 TEM 이미지라고 한다. Cs보정 고해상도 TEM 이미지는 예전대 JEOL Lt d.제의 원자 분해능 분석 전자 현미경 JEM-ARM200F에 의하여 얻어질 수 있다.
- [0269] 도 14의 (B)는 도 14의 (A)에서의 영역(1)의 확대된 Cs보정 고해상도 TEM 이미지다. 도 14의 (B)는 펠릿에서, 충상으로 배열된 금속 원자를 나타낸 것이다. 금속 원자의 각 충은, 위에 CAAC-OS막이 형성되는 면(이하, 이 면을 형성면이라고 함) 또는 CAAC-OS의 상면의 요철을 반영한 구성을 갖고, CAAC-OS의 형성면 또는 상면에 평행하게 배열된다.
- [0270] 도 14의 (B)에 나타낸 바와 같이, CAAC-OS는 특징적인 원자 배열을 갖는다. 상기 특징적인 원자 배열은 도 14의 (C)에서의 보조선에 의하여 나타내어진다. 도 14의 (B) 및 (C)는 펠릿의 사이즈가 1nm~3nm 정도이고, 펠릿의 기울기로 인한 공간의 사이즈가 0.8nm 정도인 것을 증명한다. 그러므로 펠릿은 나노결정(nc)이라고도 할 수 있다.
- [0271] 여기서, Cs보정 고해상도 TEM 이미지에 따라, 기판(5120) 위의 CAAC-OS의 펠릿(5100)의 개략적인 배열은 벽돌 또는 블록이 적층된 구조에 의하여 도시되었다(도 14의 (D) 참조). 도 14의 (C)에 관찰된 바와 같이, 펠릿들이 기운 부분은 도 14의 (D)에 나타낸 영역(5161)에 상당한다.
- [0272] 도 15의 (A)는 샘플 표면에 실질적으로 수직인 방향으로부터 관찰된 CAAC-OS의 평면의 Cs보정 고해상도 TEM 이미지를 나타낸 것이다. 도 15의 (B), (C), 및 (D)는 각각 도 15의 (A)에서의 영역(1), 영역(2), 및 영역(3)의 확대된 Cs보정 고해상도 TEM 이미지다. 도 15의 (B), (C), 및 (D)는, 펠릿에서 금속 원자들이 삼각형, 사각형, 또는 육각형으로 배열되어 있는 것을 가리키고 있다. 하지만, 상이한 펠릿들 사이에서 금속 원자의 배열에 규칙성은 없다.
- [0273] 다음에, X선 회절(XRD: X-ray diffraction)에 의하여 분석한 CAAC-OS를 설명한다. 예를 들어, out-of-plane법에 의하여 InGaZnO_4 결정을 포함하는 CAAC-OS의 구조를 분석하면, 도 16의 (A)에 나타낸 바와 같이 회절각(2 Θ)이 31° 부근에서 피크가 나타난다. 이 피크는 InGaZnO_4 결정의 (009)면에서 유래하고, 이것은 CAAC-OS의 결정이 c축 배향을 갖고 c축이 CAAC-OS의 형성면 또는 상면에 실질적으로 수직인 방향으로 배향되어 있는 것을 가리킨다.
- [0274] 또한, out-of-plane법에 의한 CAAC-OS의 구조 분석에서, 2 Θ 가 31° 부근일 때의 피크에 더하여 2 Θ 가 36° 부근일 때에 또 하나의 피크가 나타날 수 있다. 36° 부근의 2 Θ 의 피크는 CAAC-OS의 일부에 c축 배향을 갖지 않는 결정이 포함되는 것을 가리킨다. out-of-plane법에 의하여 분석한 CAAC-OS에서는, 2 Θ 가 31° 부근일 때 피크가 나타나고 2 Θ 가 36° 부근일 때 피크가 나타나지 않는 것이 바람직하다.
- [0275] 한편, c축에 실질적으로 수직인 방향으로 샘플에 대하여 X선이 입사되는 in-plane법에 의한 CAAC-OS의 구조 분석에서는, 2 Θ 가 56° 부근일 때 피크가 나타난다. 이 피크는 InGaZnO_4 결정의 (110)면에 기인한다. CAAC-OS의 경우, 2 Θ 를 56° 부근에 고정하고 샘플 표면의 복선 벡터를 축(ϕ 축)으로 사용하여 샘플을 회전시켜 분석(ϕ 스캔)을 수행하면, 도 16의 (B)에 나타낸 바와 같이 피크가 명확하게 관찰되지 않는다. 한편, InGaZnO_4 의 단결정 산화물 반도체의 경우, 2 Θ 를 56° 부근에 고정하여 ϕ 스캔을 수행하면, 도 16의 (C)에 나타낸 바와 같이 (110)면과 등가인 결정면에서 유래하는 6개의 피크가 관찰된다. 따라서, XRD를 사용한 구조 분석은, CAAC-OS에서 a축 및 b축의 방향이 상이한 것을 나타낸다.
- [0276] 다음에, 전자 회절에 의하여 분석한 CAAC-OS를 설명한다. 예를 들어, 프로브 직경이 300nm인 전자빔이 샘플 표

면에 평행한 방향으로 InGaZnO_4 결정을 포함하는 CAAC-OS에 입사되면, 도 17의 (A)에 나타낸 회절 패턴(제한 시야 투과 전자 회절 패턴이라고도 함)이 얻어질 수 있다. 이 회절 패턴에는 InGaZnO_4 결정의 (009)면에서 유래하는 스폿이 포함된다. 따라서, 전자 회절은 CAAC-OS에 포함되는 펠릿이 c축 배향을 갖고 c축이 CAAC-OS의 형성면 또는 상면에 실질적으로 수직인 방향으로 배향되는 것도 가리킨다. 한편, 도 17의 (B)는, 프로브 직경이 300nm인 전자빔을 샘플 표면에 수직인 방향으로 같은 샘플에 입사함으로써 얻어지는 회절 패턴을 나타낸 것이다. 도 17의 (B)에 나타낸 바와 같이 고리형의 회절 패턴이 관찰된다. 따라서, 전자 회절은, CAAC-OS에 포함되는 펠릿의 a축 및 b축이 규칙적인 배향을 갖지 않는 것도 가리킨다. 도 17의 (B)에서의 제 1 고리는 InGaZnO_4 결정의 (010)면, (100)면 등에서 유래하는 것으로 생각된다. 도 17의 (B)에서의 제 2 고리는 (110)면 등에서 유래하는 것으로 생각된다.

[0277] 또한, CAAC-OS는 결합 상태의 밀도가 낮은 산화물 반도체다. 산화물 반도체의 결합은, 예컨대 불순물로 인한 결합 및 산소 빈자리다. 따라서, CAAC-OS는 불순물 농도가 낮은 산화물 반도체, 또는 산소 빈자리의 개수가 적은 산화물 반도체로 간주될 수 있다.

[0278] 산화물 반도체에 포함되는 불순물은 캐리어 트랩으로서 기능하거나 또는 캐리어 발생원으로서 기능할 수 있다. 또한, 산화물 반도체에서의 산소 빈자리는 캐리어 트랩으로서 기능하거나, 또는 거기에 수소가 포획되면 캐리어 발생원으로서 기능한다.

[0279] 또한, 불순물이란 수소, 탄소, 실리콘, 또는 전이 금속 원소 등의, 산화물 반도체의 주성분 외의 원소를 의미한다. 예를 들어, 산화물 반도체에 포함되는 금속 원소보다 산소와의 결합력이 더 높은 원소(구체적으로, 실리콘 등)는 산화물 반도체로부터 산소를 추출하고, 이 결과 산화물 반도체의 원자 배열이 어지러워지고 결정성이 저하된다. 철 또는 니켈 등의 중금속, 아르곤, 이산화탄소 등은 원자 반경(또는 분자 반경)이 크기 때문에, 산화물 반도체의 원자 배열을 어지럽혀 결정성을 저하시킨다.

[0280] 결합 상태의 밀도가 낮은(산소 빈자리의 개수가 적은) 산화물 반도체는 낮은 캐리어 밀도를 가질 수 있다. 이런 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 한다. CAAC-OS는 불순물 농도가 낮고 결합 상태의 밀도가 낮다. 즉, CAAC-OS는 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체가 되기 쉽다. 따라서, CAAC-OS를 포함하는 트랜지스터는 좀처럼 음의 문턱 전압을 갖지 않는다(좀처럼 노멀리 온이 되지 않는다). 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체는 캐리어 트랩이 적다. 산화물 반도체의 캐리어 트랩에 의하여 포획된 전하는 방출될 때까지 긴 시간이 걸린다. 포획된 전하는 고정 전하처럼 작용할 수 있다. 따라서, 불순물 농도가 높고 결합 상태의 밀도가 높은 산화물 반도체를 포함하는 트랜지스터는 불안정한 전기적 특성을 가질 수 있다. 그러나, CAAC-OS를 포함하는 트랜지스터는 전기적 특성의 변동이 작고 신뢰성이 높다.

[0281] CAAC-OS는 결합 상태의 밀도가 낮기 때문에, 광 조사 등에 의하여 생성되는 캐리어가 결합 상태에서 포획되기 어렵다. 따라서, CAAC-OS를 사용하는 트랜지스터에서, 가시광 또는 자외광의 조사로 인한 전기적 특성에서의 변화가 작다.

[0282] <미결정 산화물 반도체>

[0283] 다음에, 미결정 산화물 반도체를 설명한다.

[0284] 미결정 산화물 반도체는 고해상도 TEM 이미지에서 결정부가 관찰되는 영역, 및 결정부가 명확히 관찰되지 않는 영역을 갖는다. 대부분의 경우, 미결정 산화물 반도체에 포함되는 결정부의 사이즈는 1nm 이상 100nm 이하, 또는 1nm 이상 10nm 이하다. 1nm 이상 10nm 이하의 사이즈, 또는 1nm 이상 3nm 이하의 사이즈를 갖는 미결정인 나노결정을 포함하는 산화물 반도체를 특히 nc-OS(nanocrystalline oxide semiconductor)라고 한다. nc-OS의 고해상도 TEM 이미지에서, 예컨대 그레인 바운더리가 명확히 관찰되지 않는 경우가 있다. 또한, 나노결정의 기원은 CAAC-OS의 펠릿과 동일할 가능성이 있다. 그러므로, 이하의 설명에서는 nc-OS의 결정부를 펠릿이라고 할 수 있다.

[0285] nc-OS에서 미소한 영역(예컨대 1nm 이상 10nm 이하의 사이즈를 갖는 영역, 특히 1nm 이상 3nm 이하의 사이즈를 갖는 영역)은 주기적인 원자 배열을 갖는다. nc-OS에서 상이한 펠릿들 사이에 결정 배향의 규칙성은 없다. 따라서, 막 전체의 배향이 관찰되지 않는다. 따라서, 분석 방법에 따라, nc-OS를 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. 예를 들어, 펠릿의 사이즈보다 큰 직경을 갖는 X선을 사용하는 XRD 장치로 out-of-plane 법에 의하여 nc-OS의 구조 분석이 수행되면, 결정면을 나타내는 피크가 나타나지 않는다. 또한, 펠릿의 사이즈

보다 큰 프로브 직경(예컨대, 50nm 이상)의 전자빔을 사용하여 nc-OS의 전자 회절(이 전자 회절을 제한 시야 전자 회절이라고도 함)이 수행되면, 헤일로(halo) 패턴과 같은 회절 패턴이 관찰된다. 한편, 프로브 직경이 펠릿의 사이즈와 가깝거나 펠릿의 사이즈보다 작은 전자빔을 적용하면, nc-OS의 나노빔 전자 회절 패턴에 스폿이 나타난다. 또한, nc-OS의 나노빔 전자 회절 패턴에, 휘도가 높은 원(고리)형 패턴을 갖는 영역이 나타나는 경우가 있다. nc-OS층의 나노빔 전자 회절 패턴에서도 고리형 영역에 복수의 스폿이 나타나는 경우가 있다.

[0286] 상술한 바와 같이, 펠릿들(나노결정들) 사이에 결정 배향의 규칙성이 없기 때문에, nc-OS를 RANC(random aligned nanocrystals)를 포함하는 산화물 반도체 또는 NANC(non-aligned nanocrystals)를 포함하는 산화물 반도체라고 할 수도 있다.

[0287] nc-OS는 비정질 산화물 반도체에 비하여 규칙성이 높은 산화물 반도체다. 따라서, nc-OS는 비정질 산화물 반도체보다 결합 상태의 밀도가 낮은 경향이 있다. 또한, nc-OS에서 상이한 펠릿들 사이에 결정 배향의 규칙성은 없다. 그러므로, nc-OS는 CAAC-OS보다 결합 상태의 밀도가 높다.

[0288] <비정질 산화물 반도체>

[0289] 다음에, 비정질 산화물 반도체를 설명한다.

[0290] 비정질 산화물 반도체는 어지러워진 원자 배열을 갖고 결정부를 갖지 않는 산화물 반도체다. 예를 들어, 비정질 산화물 반도체는 석영과 같은 구체적인 상태를 갖지 않는다.

[0291] 비정질 산화물 반도체의 고해상도 TEM 이미지에서 결정부를 찾을 수 없다.

[0292] XRD 장치에 의하여 out-of-plane법으로 비정질 산화물 반도체의 구조 분석이 수행되면, 결정면을 나타내는 피크가 나타나지 않는다. 비정질 산화물 반도체에 전자 회절이 수행되면 헤일로 패턴이 관찰된다. 또한, 비정질 산화물 반도체에 나노빔 전자 회절이 수행되면 스폿이 관찰되지 않고 헤일로 패턴만이 나타난다.

[0293] 비정질 구조의 견해는 여러 가지 있다. 예를 들어, 원자 배열이 전혀 질서를 갖지 않는 구조를 완전한 비정질 구조(completely amorphous structure)라고 부른다. 한편, 최근접 원자간 거리 또는 제 2 근접 원자간 거리까지 질서를 갖지만 장거리 질서를 갖지 않는 구조를 비정질 구조라고도 부른다. 따라서 가장 엄격한 정의에서는 원자 배열에 무시하여도 될 정도라도 질서가 존재하기만 하면, 산화물 반도체를 비정질 산화물 반도체라고 인가(認可)하지 않는다. 적어도 장거리 질서를 갖는 산화물 반도체를 비정질 산화물 반도체라고 부를 수는 없다. 따라서, 예컨대 CAAC-OS 및 nc-OS는 결정부가 존재하기 때문에 비정질 산화물 반도체 또는 완전한 비정질 산화물 반도체라고 부를 수 없다.

[0294] <Amorphous-like oxide semiconductor>

[0295] 또한, 산화물 반도체는 nc-OS와 비정질 산화물 반도체 사이의 중간의 구조를 가져도 좋다. 이러한 구조를 갖는 산화물 반도체를 구체적으로 a-like OS(amorphous-like oxide semiconductor)라고 한다.

[0296] a-like OS의 고해상도 TEM 이미지에서는 보이드(void)가 관찰될 수 있다. 또한, 고해상도 TEM 이미지에서 결정부가 명확히 관찰되는 영역, 및 결정부가 관찰되지 않는 영역이 있다.

[0297] a-like OS는 보이드를 포함하기 때문에 불안정한 구조를 갖는다. a-like OS가 CAAC-OS 및 nc-OS에 비하여 불안정한 구조를 갖는다는 것을 증명하기 위하여, 전자 조사에 기인하는 구조의 변화를 이하에서 설명한다.

[0298] 전자 조사를 수행할 샘플로서 a-like OS(샘플 A), nc-OS(샘플 B), 및 CAAC-OS(샘플 C)를 준비한다. 각 샘플은 In-Ga-Zn 산화물이다.

[0299] 먼저, 각 샘플의 고해상도 단면 TEM 이미지를 얻는다. 고해상도 단면 TEM 이미지는, 모든 샘플이 결정부를 갖는 것을 나타낸다.

[0300] 또한, 어느 부분을 결정부라고 하는지는 다음과 같이 결정된다. InGaZnO_4 결정의 단위 격자는, 3개의 In-0층과 6개의 Ga-Zn-0층을 포함하는 9층이 c축 방향으로 적층된 구조를 갖는 것이 알려져 있다. 인접한 층들 사이의 거리는 (009)면의 격자 간격(d값이라고도 함)과 동등하다. 그 값은 결정 구조 분석으로부터 0.29nm 로 계산된다. 따라서, 격자 줄무늬(lattice fringe)들 사이의 격자 간격이 0.28nm 이상 0.30nm 이하인 부분을 InGaZnO_4 의 결정부로 간주된다. 각 격자 줄무늬는 InGaZnO_4 결정의 a-b면에 상당한다.

[0301] 도 18은 각 샘플의 결정부(22지점~45지점)의 평균 사이즈의 변화를 나타낸 것이다. 또한, 결정부 사이즈는 격자 줄무늬의 길이에 상당한다. 도 18은, a-like OS에서의 결정부 사이즈가 누적 전자 선량의 증가에 따라 증대

되는 것을 가리킨 것이다. 구체적으로는 도 18에서 (1)로 나타낸 바와 같이, TEM 관찰의 시작에서의 1.2nm 정도의 결정부(초기 핵이라고도 함)가, 누적 전자 선량이 $4.2 \times 10^8 \text{ e}^-/\text{nm}^2$ 에서의 2.6nm 정도의 사이즈로 성장한다. 한편, nc-OS 및 CAAC-OS의 결정부 사이즈는 전자 조사의 시작부터 $4.2 \times 10^8 \text{ e}^-/\text{nm}^2$ 의 누적 전자 선량까지의 변화가 거의 없는 것을 나타낸다. 구체적으로는, 도 18에서 (2) 및 (3)으로 나타낸 바와 같이 누적 전자 선량에 상관없이 nc-OS 및 CAAC-OS의 평균 결정 사이즈는 각각 1.4nm 정도, 및 2.1nm 정도다.

[0302] 이와 같이, a-like OS에서의 결정부의 성장은 전자 조사에 의하여 유발된다. 한편, nc-OS 및 CAAC-OS에서, 결정부의 성장이 전자 조사에 의하여 거의 유발되지 않는다. 그러므로, a-like OS는 nc-OS 및 CAAC-OS에 비하여 불안정한 구조를 갖는다.

[0303] a-like OS는 보이드를 포함하기 때문에 nc-OS 및 CAAC-OS보다 밀도가 낮다. 구체적으로, a-like OS의 밀도는 동일한 조성을 갖는 단결정 산화물 반도체의 밀도의 78.6% 이상 92.3% 미만이다. nc-OS 및 CAAC-OS 각각의 밀도는 동일한 조성을 갖는 단결정 산화물 반도체의 밀도의 92.3% 이상 100% 미만이다. 또한, 단결정 산화물 반도체층의 밀도의 78% 미만의 밀도를 갖는 산화물 반도체층은 퇴적되기 어렵다.

[0304] 예를 들어, In:Ga:Zn=1:1:1의 원자수비를 갖는 산화물 반도체의 경우, 능면체정 구조를 갖는 단결정 InGaZnO_4 의 밀도는 6.357 g/cm^3 이다. 따라서 In:Ga:Zn=1:1:1의 원자수비를 갖는 산화물 반도체의 경우, a-like OS의 밀도는 5.0 g/cm^3 이상 5.9 g/cm^3 미만이다. 예를 들어, In:Ga:Zn=1:1:1의 원자수비를 갖는 산화물 반도체의 경우, nc-OS 및 CAAC-OS 각각의 밀도는 5.9 g/cm^3 이상 6.3 g/cm^3 미만이다.

[0305] 또한, 같은 조성을 갖는 단결정이 존재하지 않는 경우가 있다. 이 경우, 조성이 상이한 단결정 산화물 반도체들을 적절한 비율로 조합함으로써, 원하는 조성을 갖는 단결정 산화물 반도체의 밀도와 동등한 밀도를 계산할 수 있다. 원하는 조성을 갖는 단결정 산화물 반도체의 밀도는, 조성이 상이한 단결정 산화물 반도체들의 조합비에 따라 가중 평균을 사용하여 계산할 수 있다. 또한, 밀도를 계산하기 위해서는 가능한 한 적은 종류의 단결정 산화물 반도체를 사용하는 것이 바람직하다.

[0306] 상술한 바와 같이, 산화물 반도체는 다양한 구조와 다양한 특성을 갖는다. 또한, 산화물 반도체는 예컨대, 비정질 산화물 반도체, a-like OS, 미결정 산화물 반도체, 및 CAAC-OS 중 2개 이상의 막을 포함하는 적층막이어도 좋다.

[0307] <퇴적 모델>

[0308] CAAC-OS 및 nc-OS의 퇴적 모델의 예에 대하여 이하에서 설명한다.

[0309] 도 19의 (A)는 스퍼터링법에 의하여 CAAC-OS를 퇴적하는 퇴적 채임버 내의 개략도다.

[0310] 타깃(5130)이 백킹 플레이트(backing plate)에 부착되어 있다. 백킹 플레이트를 개재(介在)하여 타깃(5130)과 대향하도록 복수의 마그넷이 제공된다. 복수의 마그넷은 자기장을 생성한다. 마그넷의 자기장을 이용하여 퇴적 속도를 증가시키는 스퍼터링법을 마그네트론 스퍼터링법이라고 한다.

[0311] 기판(5120)은 타깃(5130)과 대향하도록 배치되고, 거리 d (타깃-기판 거리(T-S 거리)라고도 함)는 0.01m 이상 1m 이하, 바람직하게는 0.02m 이상 0.5m 이하다. 퇴적 채임버는 대부분이 퇴적 가스(예컨대, 산소 가스, 아르곤 가스, 또는 산소를 5vol% 이상으로 함유하는 혼합 가스)로 채워져 있고, 퇴적 채임버의 압력은 0.01Pa 이상 100Pa 이하, 바람직하게는 0.1Pa 이상 10Pa 이하로 제어된다. 여기서, 타깃(5130)에 일정한 값 이상의 전압을 인가함으로써 방전이 시작되고, 플라스마가 관찰된다. 자기장은 타깃(5130) 부근에 고밀도 플라스마 영역을 형성한다. 고밀도 플라스마 영역에서는 퇴적 가스가 이온화되어, 이온(5101)이 발생된다. 이온(5101)의 예에는 산소의 양이온(O^{+}) 및 아르곤의 양이온(Ar^{+})이 포함된다.

[0312] 여기서 타깃(5130)은, 복수의 결정립을 포함하며 적어도 하나의 결정립에 벽개(劈開)면이 존재하는 다결정 구조를 갖는다. 도 20의 (A)는 예로서 타깃(5130)에 포함되는 InGaZnO_4 결정의 구조를 나타낸 것이다. 또한, 도 20의 (A)는 c축이 상방에 있을 때의 b축에 평행한 방향으로부터 InGaZnO_4 결정을 관찰한 경우의 구조를 나타낸 것이다. 도 20의 (A)는, Ga-Zn-O층에서의 산소 원자들이 인접한 Ga-Zn-O층의 산소 원자들에 근접하여 위치하는 것을 가리킨다. 산소 원자가 음의 전하를 가짐으로써, 2개의 Ga-Zn-O층 사이에 척력이 발생한다. 이 결과, InGaZnO_4 결정은 인접한 2개의 Ga-Zn-O층 사이에 벽개면을 갖게 된다.

- [0313] 고밀도 플라스마 영역에서 발생된 이온(5101)은, 전기장에 의하여 타깃(5130) 쪽으로 가속되어, 타깃(5130)과 충돌한다. 이때, 벽개면으로부터 평판상(펠릿상)의 스퍼터링 입자인 펠릿(5100a) 및 펠릿(5100b)이 분리되어, 스퍼터링된다. 또한, 펠릿(5100a) 및 펠릿(5100b)의 구조는 이온(5101)의 충돌의 충격에 의하여 변형될 수 있다.
- [0314] 펠릿(5100a)은 삼각형의 평면, 예컨대 정삼각형의 평면을 갖는 평판상(펠릿상)의 스퍼터링 입자다. 펠릿(5100b)은 육각형의 평면, 예컨대 정육각형의 평면을 갖는 평판상(펠릿상)의 스퍼터링 입자다. 또한, 펠릿(5100a) 및 펠릿(5100b) 등의 평판상(펠릿상)의 스퍼터링 입자를 통틀어 펠릿(5100)이라고 부른다. 펠릿(5100)의 평평한 평면의 형상은 삼각형 또는 육각형에 한정되지 않는다. 예를 들어, 평평한 평면이 2개 이상의 삼각형이 조합되어 형성된 형상을 가져도 좋다. 예를 들어, 2개의 삼각형(예컨대 정삼각형)이 조합되어 사각형(예컨대 마름모)이 형성되어도 좋다.
- [0315] 펠릿(5100)의 두께는 퇴적 가스의 종류 등에 따라 결정된다. 펠릿(5100)의 두께는 균일한 것이 바람직하고, 이 이유는 후술한다. 또한, 스퍼터링 입자는 두께가 두꺼운 주사위 형상에 비하여 두께가 얇은 펠릿 형상을 갖는 것이 바람직하다. 예를 들어, 펠릿(5100)의 두께는 0.4nm 이상 1nm 이하, 바람직하게는 0.6nm 이상 0.8nm 이하다. 또한, 예컨대, 펠릿(5100)의 폭은 1nm 이상 3nm 이하, 바람직하게는 1.2nm 이상 2.5nm 이하다. 펠릿(5100)은 도 18의 (1)의 설명에서의 초기 핵에 상당한다. 예를 들어, In-Ga-Zn 산화물을 포함하는 타깃(5130)에 이온(5101)이 충돌하면, 도 20의 (B)에 나타낸 바와 같이 Ga-Zn-O층, In-O층, 및 Ga-Zn-O층의 3층을 포함하는 펠릿(5100)이 분리된다. 또한, 도 20의 (C)는 c축에 평행한 방향으로부터 관찰한, 분리된 펠릿(5100)의 구조를 나타낸 것이다. 펠릿(5100)은 2개의 Ga-Zn-O층(빵)과 In-O층(속재료)을 포함하는 나노미터 크기의 샌드위치 구조를 갖는다.
- [0316] 펠릿(5100)은, 플라스마를 통과할 때에 전하를 받아, 그 측면이 음 또는 양으로 대전될 수 있다. 펠릿(5100)에서 그 측면에 위치하는 산소 원자가 음으로 대전될 수 있다. 이와 같이 측면들이 동일한 극성으로 대전되면 전하들이 서로 반발하기 때문에, 펠릿(5100)이 평판 형상을 유지할 수 있게 된다. CAAC-OS가 In-Ga-Zn 산화물인 경우, 인듐 원자에 결합된 산소 원자가 음으로 대전될 가능성이 있다. 또한, 인듐 원자, 갈륨 원자, 또는 아연 원자에 결합된 산소 원자가 음으로 대전될 가능성이 있다. 또한 펠릿(5100)은, 플라스마를 통과할 때에 인듐 원자, 갈륨 원자, 아연 원자, 산소 원자 등에 결합됨으로써 성장할 수 있다. 도 18의 (2)와 (1) 사이의 사이즈의 차이는 플라스마에서의 성장의 양에 상당한다. 여기서, 기판(5120)의 온도가 실온 정도인 경우, 기판(5120) 상의 펠릿(5100)은 거의 성장하지 않기 때문에 nc-OS가 형성된다(도 19의 (B) 참조). nc-OS의 퇴적은 실온에서 행해질 수 있기 때문에, 기판(5120)이 큰 사이즈일 때에 nc-OS를 퇴적할 수 있다. 또한, 펠릿(5100)을 플라스마에서 성장시키기 위해서는, 스퍼터링에서의 퇴적 전력을 증가시키는 것이 효과적이다. 퇴적 전력을 높게 함으로써 펠릿(5100)의 구조를 안정화할 수 있다.
- [0317] 도 19의 (A) 및 (B)에 나타낸 바와 같이, 펠릿(5100)은 플라스마에서 연과 같이 날아, 기판(5120)까지 훨훨 날아오른다. 펠릿(5100)은 대전되어 있기 때문에, 펠릿(5100)이, 또 다른 펠릿(5100)이 이미 퇴적된 영역에 가까워지면 반발이 일어난다. 여기서, 기판(5120) 위에서 기판(5120)의 상면에 평행한 방향의 자기장(수평 자기장이라고도 함)이 발생된다. 기판(5120)과 타깃(5130) 사이에 전위차가 주어지고, 이에 따라 기판(5120)으로부터 타깃(5130)을 향하여 전류가 흐른다. 따라서, 펠릿(5100)은 기판(5120) 상면에서 자기장 및 전류의 효과에 의하여 힘(로렌츠 힘(Lorentz force))을 받는다. 이것은, 플레밍의 원손 법칙에 의하여 설명할 수 있다.
- [0318] 펠릿(5100)의 질량은 원자의 질량보다 크다. 따라서, 펠릿(5100)이 기판(5120)의 상면 위를 이동하게 하기 위해서는 펠릿(5100)에 외부로부터 어떠한 힘을 가하는 것이 중요하다. 그 힘의 1종류는 자기장 및 전류의 작용에 의하여 발생되는 힘일 수 있다. 펠릿(5100)에 충분한 힘을 가하여 펠릿(5100)이 기판(5120)의 상면 위를 이동하게 하기 위해서는, 이 상면에, 기판(5120)의 상면에 평행한 방향의 자기장이 10G 이상, 바람직하게는 20G 이상, 더 바람직하게는 30G 이상, 더욱 바람직하게는 50G 이상인 영역을 제공하는 것이 바람직하다. 또는 이 상면에, 기판(5120)의 상면에 평행한 방향의 자기장이 기판(5120)의 상면에 수직인 방향의 자기장의 1.5배 이상, 바람직하게는 2배 이상, 더 바람직하게는 3배 이상, 더욱 바람직하게는 5배 이상인 영역을 제공하는 것이 바람직하다.
- [0319] 이때, 마그넷과 기판(5120)이 상대적으로 이동하거나 또는 회전함으로써, 기판(5120)의 상면에서의 수평 자기장의 방향이 계속해서 변화한다. 따라서, 다양한 방향의 힘을 받음으로써, 펠릿(5100)은 기판(5120)의 상면에서 다양한 방향으로 이동할 수 있다.
- [0320] 또한, 도 19의 (A)에 나타낸 바와 같이 기판(5120)이 가열될 때, 마찰 등으로 인한 펠릿(5100)과 기판(5120) 사

이의 저항이 낮다. 이 결과, 펠릿(5100)은 기판(5120) 상면 위를 활공한다. 펠릿(5100)의 활공은 평평한 평면이 기판(5120)에 면하는 상태에서 일어난다. 그리고 펠릿(5100)이, 이미 퇴적되어 있는 또 다른 펠릿(5100)의 측면에 도달하면, 펠릿(5100)의 측면들이 결합한다. 이때, 펠릿(5100)의 측면 상의 산소 원자가 방출된다. 방출된 산소 원자에 의하여, CAAC-OS에서의 산소 빈자리가 채워지는 경우가 있기 때문에, CAAC-OS가 낮은 결합 상태의 밀도를 갖게 된다. 또한, 기판(5120)의 상면의 온도는 예컨대 100°C 이상 500°C 미만, 150°C 이상 450°C 미만, 또는 170°C 이상 400°C 미만이다. 따라서, 기판(5120)이 큰 사이즈인 경우에도 CAAC-OS를 퇴적할 수 있다.

[0321] 또한, 기판(5120) 상에서 펠릿(5100)이 가열됨으로써 원자가 재배열되어, 이온(5101)의 충돌에 의하여 발생된 구조 변형이 감소될 수 있다. 구조 변형이 감소된 펠릿(5100)은, 실질적으로 단결정이다. 펠릿들(5100)이 결합되고 나서 가열되더라도 펠릿(5100)이 실질적으로 단결정으로 되는 것으로 인한, 펠릿(5100) 자체의 팽창 및 축소는 거의 일어나지 않는다. 따라서, 펠릿(5100)들 사이의 틈이 커지는 것으로 인한 결정립계 등의 결함의 형성을 방지할 수 있어, 크레바스의 생성을 방지할 수 있다.

[0322] CAAC-OS는, 단결정 산화물 반도체의 판(板)과 같은 구조를 갖는 것이 아니라, 펠릿(5100)(나노결정)의 집합이 벽돌 또는 블록이 쌓인 듯한 배열을 갖는다. 또한, 펠릿들(5100) 사이에 결정립계가 존재하지 않는다. 따라서, 퇴적 중의 가열, 퇴적 후의 가열 또는 휨으로 인하여 CAAC-OS에 수축 등의 변형이 생긴 경우에도, 국부 응력을 완화하거나 또는 변형을 풀어주는 것이 가능하다. 따라서, 이 구조는 플렉시블 반도체 장치에 적합하다. 또한, nc-OS는 펠릿(5100)(나노결정)이 무질서하게 쌓인 배열을 갖는다.

[0323] 타깃(5130)이 이온(5101)으로 스퍼터링될 때에, 펠릿(5100)에 더하여 산화 아연 등이 분리될 수 있다. 산화 아연은 펠릿보다 가볍기 때문에, 펠릿보다 먼저 기판(5120) 상면에 도달한다. 이 결과, 산화 아연이 0.1nm 이상 10nm 이하, 0.2nm 이상 5nm 이하, 또는 0.5nm 이상 2nm 이하의 두께를 갖는 산화 아연층(5102)을 형성한다. 도 21의 (A)~(D)는 단면 개략도다.

[0324] 도 21의 (A)에 도시된 바와 같이, 산화 아연층(5102) 위에 펠릿(5105a) 및 펠릿(5105b)이 퇴적된다. 여기서, 펠릿(5105a) 및 펠릿(5105b)의 측면들이 서로 접촉된다. 또한, 펠릿(5105c)이 펠릿(5105b) 위에 퇴적되어 펠릿(5105b) 위를 활공한다. 또한, 산화 아연과 함께 타깃으로부터 분리된 복수의 입자(5103)가, 기판(5120)의 열에 의하여 결정화되어, 펠릿(5105a)의 또 다른 측면에 영역(5105a1)을 형성한다. 또한, 복수의 입자(5103)는 산소, 아연, 인듐, 갈륨 등을 포함할 수 있다.

[0325] 그리고, 도 21의 (B)에 도시된 바와 같이, 영역(5105a1)이 펠릿(5105a)의 일부로 성장하여 펠릿(5105a2)을 형성한다. 또한, 펠릿(5105c)의 측면은 펠릿(5105b)의 또 다른 측면과 접촉된다.

[0326] 다음에, 도 21의 (C)에 도시된 바와 같이 펠릿(5105d)이 펠릿(5105a2) 및 펠릿(5105b) 위에 퇴적되고 나서, 펠릿(5105a2) 및 펠릿(5105b) 위를 활공한다. 또한, 펠릿(5105c)의 또 다른 측면을 향하여, 펠릿(5105e)이 산화 아연층(5102) 위에 활공한다.

[0327] 그리고, 도 21의 (D)에 도시된 바와 같이, 펠릿(5105d)의 측면이 펠릿(5105a2)의 측면과 접촉되도록 펠릿(5105d)이 배치된다. 또한, 펠릿(5105e)의 측면은 펠릿(5105c)의 또 다른 측면과 접촉된다. 산화 아연과 함께 타깃(5130)으로부터 분리된 복수의 입자(5103)가, 기판(5120)의 열에 의하여 결정화되어, 펠릿(5105d)의 또 다른 측면에 영역(5105d1)을 형성한다.

[0328] 상술한 바와 같이, 퇴적된 펠릿들이 서로 접촉되도록 배치되고 나서, 펠릿의 측면들에서 성장이 일어남으로써, 기판(5120) 위에 CAAC-OS가 형성된다. 따라서, CAAC-OS의 각 펠릿은 nc-OS보다 크다. 도 18의 (3)와 (2)의 사이즈의 차이는 퇴적 후의 성장량에 상당한다.

[0329] 펠릿들 사이의 틈이 매우 작으면, 펠릿들이 큰 펠릿을 형성할 수 있다. 큰 펠릿은 단결정 구조를 갖는다. 예를 들어, 펠릿의 사이즈는 위에서 봤을 때 10nm 이상 200nm 이하, 15nm 이상 100nm 이하, 또는 20nm 이상 50nm 이하일 수 있다. 이 경우, 미세한 트랜지스터에 사용되는 산화물 반도체에서, 채널 형성 영역이 큰 펠릿 내에 들어갈 수 있다. 즉, 단결정 구조를 갖는 영역을 채널 형성 영역으로서 사용할 수 있다. 또한, 펠릿의 사이즈가 증가되면, 단결정 구조를 갖는 영역을 트랜지스터의 채널 형성 영역, 소스 영역, 및 드레인 영역으로서 사용할 수 있다.

[0330] 이와 같이 하여, 트랜지스터의 채널 형성 영역 등이 단결정 구조를 갖는 영역에 형성되면, 트랜지스터의 주파수 특성이 증가될 수 있는 경우가 있다.

- [0331] 이러한 모델에 나타낸 바와 같이 펠릿(5100)이 기판(5120) 상에 퇴적되는 것으로 생각된다. 따라서, 형성면이 결정 구조를 갖지 않더라도 CAAC-OS를 퇴적할 수 있기 때문에, 이 경우의 성장 기구(機構)는 에피택셜 성장과는 다르다. 또한, CAAC-OS의 형성에는 레이저 결정화가 필요하지 않고, 대형 유리 기판 등 위에도 균일한 막을 형성할 수 있다. 예를 들어, 기판(5120)의 상면(형성면)이 비정질 구조를 갖더라도(예컨대 상면이 비정질 산화 실리콘으로 형성되더라도), CAAC-OS를 형성할 수 있다.
- [0332] 또한 CAAC-OS의 형성에서, 형성면이 불균일하더라도, 펠릿(5100)은 형성면인 기판(5120)의 상면 형상에 따라 배열되는 것을 알았다. 예를 들어, 기판(5120) 상면이 원자 레벨로 평탄한 경우, 펠릿(5100)은 a-b면에 평행한 평평한 평면이 아래를 향하도록 배열된다. 펠릿(5100)의 두께가 균일한 경우, 두께가 균일하고 평탄하며 높은 결정성을 갖는 층이 형성된다. n개의 층(n은 자연수)을 적층함으로써, CAAC-OS를 얻을 수 있다.
- [0333] 기판(5120) 상면이 불균일한 경우, 각각에서 펠릿(5100)이 요철을 따라 배열된 n개의 층(n은 자연수)이 적층된 CAAC-OS가 형성된다. 기판(5120)이 요철을 갖기 때문에, CAAC-OS에서 펠릿들(5100) 사이에 틈이 생기기 쉬운 경우가 있다. 또한, 문자간 힘에 의하여, 펠릿들(5100)은 요철 표면에도 펠릿들 사이의 틈이 가능한 한 작게 되도록 배열된다. 따라서, 형성면이 불균일하더라도 결정성이 높은 CAAC-OS를 형성할 수 있다.
- [0334] 이러한 모델에 따라 CAAC-OS가 퇴적되기 때문에, 스퍼터링 입자는 두께가 얇은 펠릿 형상을 갖는 것이 바람직하다. 또한, 스퍼터링 입자가 두께가 두꺼운 주사위 형상을 가질 때, 기판(5120)에 면하는 평면이 변동되기 때문에 두께 또는 결정 배향이 균일하지 않을 수 있다.
- [0335] 상술한 퇴적 모델에 따라, 비정질 구조를 갖는 막 형성면에도 높은 결정성을 갖는 CAAC-OS를 형성할 수 있다.
- [0336] 본 실시형태의 적어도 일부는 본 명세서에서 설명한 실시형태 중 어느 것과 적절히 조합하여 실시할 수 있다.
- [0337] (실시형태 6)
- [0338] 본 실시형태에서, 본 발명의 일 형태의 트랜지스터를 포함하는 회로의 예를 도면을 참조하여 설명한다.
- [0339] [회로 구성 예]
- [0340] 트랜지스터, 배선, 또는 전극 사이의 접속이 상술한 실시형태에 설명된 것으로부터 변화하면, 다양한 회로를 형성할 수 있다. 본 발명의 일 형태의 반도체 장치를 사용함으로써 달성할 수 있는 회로 구성의 예를 이하에 나타낸다.
- [0341] [CMOS 회로]
- [0342] 도 22의 (A)에서의 회로도는, p채널 트랜지스터(1701)와 n채널 트랜지스터(1700)가 서로 직렬로 접속되고 이의 게이트가 서로 접속되는 소위 CMOS 회로의 구성을 나타낸 것이다. 또한, 반도체로서 산화물 반도체가 사용되는 트랜지스터는 도면에서 "OS"라고 나타내어진다.
- [0343] [아날로그 스위치]
- [0344] 도 22의 (B)에서의 회로도는 트랜지스터(1700) 및 트랜지스터(1701)의 소스가 서로 접속되고 트랜지스터(1700) 및 트랜지스터(1701)의 드레인이 서로 접속되는 구성을 나타낸 것이다. 이런 구조에 의하여 트랜지스터는 소위 아날로그 스위치로서 기능할 수 있다.
- [0345] [기억 장치의 예]
- [0346] 전력이 없더라도 저장된 데이터를 유지할 수 있고 기록 사이클의 횟수에 한정이 없는 본 발명의 일 형태의 트랜지스터를 포함하는 반도체 장치(기억 장치)의 예를 도 22의 (C)에 나타냈다.
- [0347] 도 22의 (C)에 도시된 반도체 장치는 제 1 반도체 재료를 사용하는 트랜지스터(3200), 산화물 반도체를 반도체로서 사용하는 트랜지스터(3300), 및 커패시터(3400)를 포함한다. 또한, 상술한 실시형태에 설명된 트랜지스터는 트랜지스터(3300)로서 사용될 수 있다.
- [0348] 트랜지스터(3300)는 산화물 반도체를 포함하는 반도체에 채널이 형성되는 트랜지스터다. 트랜지스터(3300)의 오프 상태 전류가 작기 때문에 저장된 데이터를 긴 기간 유지할 수 있다. 바꿔 말하면 리프레시 동작이 필요 없거나 또는 리프레시 동작의 빈도가 매우 적은 반도체 기억 장치가 제공될 수 있기 때문에, 소비 전력을 충분히 저감할 수 있다.
- [0349] 도 22의 (C)에서, 제 1 배선(3001)은 트랜지스터(3200)의 소스 전극에 전기적으로 접속된다. 제 2 배선(3002)

은 트랜지스터(3200)의 드레인 전극에 전기적으로 접속된다. 제 3 배선(3003)은 트랜지스터(3300)의 소스 전극과 드레인 전극 중 한쪽에 전기적으로 접속된다. 제 4 배선(3004)은 트랜지스터(3300)의 게이트 전극에 전기적으로 접속된다. 트랜지스터(3200)의 게이트 전극 및 트랜지스터(3300)의 소스 전극과 드레인 전극 중 다른 쪽은 커패시터(3400)의 한쪽 전극에 전기적으로 접속된다. 제 5 배선(3005)은 커패시터(3400)의 다른 쪽 전극에 전기적으로 접속된다.

[0350] 도 22의 (C)에서의 반도체 장치는 트랜지스터(3200)의 게이트 전극의 전위가 유지될 수 있다는 특징을 갖기 때문에 다음과 같이 데이터의 기록, 유지, 및 판독을 가능하게 한다.

[0351] 데이터의 기록 및 유지를 설명한다. 먼저, 제 4 배선(3004)의 전위를, 트랜지스터(3300)가 온되는 전위로 설정하여, 트랜지스터(3300)를 온으로 한다. 따라서, 제 3 배선(3003)의 전위가 트랜지스터(3200)의 게이트 전극 및 커패시터(3400)에 공급된다. 즉, 트랜지스터(3200)의 게이트 전극에 소정의 전하가 공급된다(기록). 여기서는, 상이한 전위 레벨을 공급하는 2종류의 전하(이하, 로 레벨 전하 및 하이 레벨 전하라고 함) 중 하나를 공급한다. 그 후, 제 4 배선(3004)의 전위를, 트랜지스터(3300)가 오프로 되는 전위로 설정하여 트랜지스터(3300)를 오프로 한다. 따라서, 트랜지스터(3200)의 게이트 전극에 공급된 전하가 유지된다(유지).

[0352] 트랜지스터(3300)의 오프 상태 전류는 매우 작기 때문에, 트랜지스터(3200)의 게이트 전극의 전하는 장시간 유지된다.

[0353] 다음으로, 데이터의 판독을 설명한다. 제 1 배선(3001)에 소정의 전위(정 전위)가 공급되면서, 제 5 배선(3005)에 적절한 전위(판독 전위)가 공급됨으로써, 트랜지스터(3200)의 게이트 전극에 유지된 전하량에 따라, 제 2 배선(3002)의 전위가 변동된다. 이것은 트랜지스터(3200)로서 n 채널 트랜지스터를 사용하고 트랜지스터(3200)의 게이트 전극에 하이 레벨 전하가 주어질 때의 의견 문턱 전압(V_{th_H})은, 트랜지스터(3200)의 게이트 전극에 로 레벨 전하가 주어질 때의 의견 문턱 전압(V_{th_L})보다 낮기 때문이다. 여기서, 의견 문턱 전압이란, 트랜지스터(3200)를 온으로 하기 위하여 필요한 제 5 배선(3005)의 전위를 말한다. 따라서, 제 5 배선(3005)의 전위를 V_{th_H} 와 V_{th_L} 사이에 있는 전위(V_0)로 설정함으로써, 트랜지스터(3200)의 게이트 전극에 공급된 전하를 판별할 수 있다. 예를 들어, 기록에서 하이 레벨 전하가 트랜지스터(3200)의 게이트 전극에 공급되고 제 5 배선(3005)의 전위가 $V_0 (> V_{th_H})$ 인 경우, 트랜지스터(3200)는 온된다. 기록에서 로 레벨 전하가 트랜지스터(3200)의 게이트 전극에 공급되는 경우에는, 제 5 배선(3005)의 전위가 $V_0 (< V_{th_L})$ 이더라도, 트랜지스터(3200)는 계속 오프다. 따라서, 제 2 배선(3002)의 전위를 판별함으로써, 트랜지스터(3200)의 게이트 전극에 유지된 데이터를 판독할 수 있다.

[0354] 또한, 메모리 셀이 정렬되는 경우, 원하는 메모리 셀의 데이터만을 판독할 필요가 있다. 데이터를 판독하지 않을 경우에서의 제 5 배선(3005)에는 게이트 전극의 상태에 상관없이 트랜지스터(3200)가 오프되는 전위, 즉, V_{th_H} 미만의 전위가 공급될 수 있다. 또는, 제 5 배선(3005)에는, 게이트 전극의 상태에 상관없이 트랜지스터(3200)가 온되는 전위, 즉, V_{th_L} 보다 높은 전위가 공급될 수 있다.

[0355] 도 22의 (D)에 도시된 반도체 장치는 주로 트랜지스터(3200)가 제공되지 않는 점에서 도 22의 (C)에 도시된 반도체 장치와 상이하다. 또한, 이 경우, 데이터의 기록 및 유지 동작은 도 22의 (C)에 도시된 반도체 장치와 비슷한 방식으로 수행될 수 있다.

[0356] 다음에, 데이터의 판독을 설명한다. 트랜지스터(3300)가 온될 때, 커패시터(3400)와 부유 상태에 있는 제 3 배선(3003)은 서로 전기적으로 접속되고, 전하는 제 3 배선(3003)과 커패시터(3400) 사이에서 재분배된다. 결과적으로 제 3 배선(3003)의 전위가 변화한다. 제 3 배선(3003)의 전위 변화량은 커패시터(3400)의 제 1 전극의 전위(또는 커패시터(3400)에 축적된 전하)에 따라 변동된다.

[0357] 예를 들어, 전하 재분배 후의 제 3 배선(3003)의 전위는 $(C_B \times V_{B0} + C \times V) / (C_B + C)$ 이고, 여기서 V 는 커패시터(3400)의 제 1 전극의 전위, C 는 커패시터(3400)의 용량, C_B 는 제 3 배선(3003)의 용량 성분, 및 V_{B0} 은 전하가 재분배되기 전의 제 3 배선(3003)의 전위다. 따라서, 메모리 셀이, 커패시터(3400)의 제 1 전극의 전위가 V_1 및 $V_0 (V_1 > V_0)$ 의 2가지 상태 중 어느 것이라고 가정되면, 전위(V_1)를 유지하는 경우의 제 3 배선(3003)의 전위($= (C_B \times V_{B0} + C \times V_1) / (C_B + C)$)가 전위(V_0)를 유지하는 경우의 제 3 배선(3003)의 전위($= (C_B \times V_{B0} + C \times V_0) / (C_B + C)$)보다 높다는 것을 찾아낼 수 있다.

- [0358] 그리고, 제 3 배선(3003)의 전위를 소정의 전위와 비교함으로써, 데이터를 판독할 수 있다.
- [0359] 이 경우, 제 1 반도체 재료를 포함하는 트랜지스터는 메모리 셀을 구동하기 위한 구동 회로에 사용되어도 좋고 산화물 반도체가 반도체로서 사용되는 트랜지스터는 트랜지스터(3300)로서 구동 회로 위에 적층되어도 좋다.
- [0360] 산화물 반도체를 포함하여 형성되는 채널 형성 영역을 갖고 매우 작은 오프 상태 전류를 갖는 트랜지스터를 포함하면, 본 실시형태에 설명되는 반도체 장치는 매우 긴 기간 저장된 데이터를 유지할 수 있다. 바꿔 말하면 리프레시 동작이 필요 없거나 또는 리프레시 동작의 빈도를 매우 적게 할 수 있어 소비 전력이 충분히 저감된다. 또한, 전력이 공급되지 않더라도(또한, 전위는 고정되는 것이 바람직함) 저장된 데이터를 긴 기간 유지할 수 있다.
- [0361] 또한, 본 실시형태에서 설명한 반도체 장치에서, 데이터를 기록하기 위하여 높은 전압이 필요하지 않아, 소자의 열화 문제도 없다. 예를 들어, 종래의 불휘발성 메모리와는 달리, 플로팅 게이트로의 전자의 주입이나, 플로팅 게이트로부터의 전자의 추출이 필요하지 않기 때문에, 게이트 절연막의 열화 등의 문제가 발생하지 않는다. 즉, 개시된 발명의 반도체 장치는, 종래의 불휘발성 메모리의 문제인, 데이터를 재기록할 수 있는 횟수에 제한이 없어, 신뢰성이 비약적으로 향상된다. 또한, 트랜지스터의 상태(온 또는 오프)에 따라 데이터가 기록되기 때문에, 고속 동작을 쉽게 달성할 수 있다.
- [0362] 본 실시형태의 적어도 일부는 본 명세서에서 설명한 다른 실시형태 중 어느 것과 적절히 조합하여 실시할 수 있다.
- [0363] (실시형태 7)
- [0364] 본 실시형태에서, 상술한 실시형태에서 설명한 트랜지스터 또는 상술한 실시형태에서 설명한 기억 장치를 포함하는 RF 장치를 도 23을 참조하여 설명한다.
- [0365] 본 실시형태의 RF 장치는 기억 회로를 포함하고, 필요한 데이터를 기억 회로에 저장하고, 비접촉 수단(예컨대 무선 통신)을 사용하여 외부로 송신 및 외부로부터 수신한다. 이를 특징에 의하여, 예컨대 RF 장치는, 물건 등이 개인 정보를 판독함으로써 인식되는 개체 인증 시스템에 사용될 수 있다. 또한, RF 장치는 이 용도에 사용되기 위하여 매우 높은 신뢰성을 가질 필요가 있다.
- [0366] RF 장치의 구성은 도 23을 참조하여 설명한다. 도 23은 RF 장치의 구성예를 도시한 블록도다.
- [0367] 도 23에 나타낸 바와 같이, RF 장치(800)는 통신 장치(801)(질문기, 리더/라이터 등이라고도 함)에 접속된 안테나(802)로부터 송신되는 무선 신호(803)를 수신하는 안테나(804)를 포함한다. RF 장치(800)는 정류 회로(805), 정전압 회로(806), 복조 회로(807), 변조 회로(808), 논리 회로(809), 기억 회로(810), 및 ROM(811)을 포함한다. 복조 회로(807)에 포함되는 정류 기능을 갖는 트랜지스터는 역 전류를 충분히 낮게 할 수 있는 재료, 예컨대 산화물 반도체를 사용하여 형성되어도 좋다. 이것에 의하여 역 전류의 발생으로 인하여 정류 기능이 약해지는 현상을 억제할 수 있고, 복조 회로로부터의 출력의 포화를 방지할 수 있다. 바꿔 말하면, 복조 회로로의 입력 및 복조 회로로부터의 출력은 선형 관계에 더 가까운 관계를 가질 수 있다. 또한, 데이터 송신 방법은 이하의 3개의 방법으로 대별된다: 한 쌍의 코일을 서로 대향하도록 제공하여 상호 유도에 의하여 서로 통신하는 전자 결합 방식, 유도 전자계를 사용하여 통신을 수행하는 전자 유도 방식, 및 전파를 사용하여 통신을 수행하는 전파 방식이다. 이를 방법 중 어느 것은 본 실시형태에 설명된 RF 장치(800)에 사용될 수 있다.
- [0368] 다음에 각 회로의 구성을 설명한다. 안테나(804)는 통신 장치(801)에 접속된 안테나(802)로 무선 신호(803)를 교환한다. 정류 회로(805)는, 안테나(804)에서 무선 신호를 받음으로써 생성된 입력 교류 신호를 정류, 예컨대 반파 배전압 정류에 의하여, 및 정류 회로(805)의 후단(later stage)에 제공된 커뮤니케이션으로 정류된 신호를 매끈하게 함으로써 입력 전위를 생성한다. 또한, 리미터 회로가 정류 회로(805)의 입력 측 또는 출력 측에 제공되어도 좋다. 리미터 회로는, 만약 입력 교류 신호의 진폭이 높고 내부 생성 전압이 높으면, 소정의 전력 이상의 전력이 후단에서의 회로에 입력되지 않도록, 전력을 제어한다.
- [0369] 정전압 회로(806)는 입력 전위로부터 안정된 전원 전압을 생성하고 각 회로로 공급한다. 또한, 정전압 회로(806)는 리셋 신호 생성 회로를 포함하여도 좋다. 상기 리셋 신호 생성 회로는 안정된 전원 전압의 상승을 이용하여 논리 회로(809)의 리셋 신호를 생성하는 회로다.
- [0370] 복조 회로(807)는 포락선 겹파에 의하여 입력 교류 신호를 복조하여 복조된 신호를 생성한다. 변조 회로(808)는 안테나(804)로부터 출력되는 데이터에 따라 변조를 수행한다.

- [0371] 논리 회로(809)는 복조된 신호를 분석하고 처리한다. 기억 회로(810)는 입력 데이터를 유지하고 로 디코더(row decoder), 칼럼 디코더(column decoder), 기억 영역 등을 포함한다. ROM(811)은 식별 번호(ID) 등을 저장하고 처리에 따라 출력한다.
- [0372] 또한, 상술한 각 회로가 제공되는지 여부는 필요에 따라 적절히 결정될 수 있다.
- [0373] 여기서, 상술한 실시형태에서 설명한 기억 회로는 기억 회로(810)로서 사용될 수 있다. 본 발명의 일 형태의 기억 회로는 전원이 없더라도 데이터를 유지할 수 있기 때문에, 기억 회로는 RF 장치에 바람직하게 사용될 수 있다. 또한, 본 발명의 일 형태의 기억 회로는, 데이터 기록에 필요한 전원(전압)이 종래의 불휘발성 메모리에 필요한 것보다 굉장히 낮기 때문에 데이터 판독과 데이터 기록에서의 최대 통신 범위의 차이를 방지할 수 있다. 또한, 데이터 기록에서의 전력 부족으로 인한 기능 불량 또는 부정확한 기록을 억제할 수 있다.
- [0374] 본 발명의 일 형태의 기억 회로는 불휘발성 메모리로서 사용될 수 있기 때문에 ROM(811)로서 사용될 수도 있다. 이 경우, 제조자가, 사용자가 데이터를 자유로이 재기록할 수 없도록 ROM(811)에 데이터를 기록하기 위한 커맨드를 별도 준비하는 것이 바람직하다. 제조자가 적하(shipment) 전에 식별 번호를 주고 나서 제품의 적하를 시작하기 때문에, 모든 제조된 RF 장치에 식별 번호를 붙이는 대신에 양품에만 식별 번호를 붙여 적하할 수 있다. 따라서, 적하된 제품의 식별 번호는 연속되고 적하된 제품에 따른 고객 관리가 쉽게 수행된다.
- [0375] 본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 어느 것과 적절히 조합하여 실시될 수 있다.
- [0376] (실시형태 8)
- [0377] 본 실시형태에서 상술한 실시형태 중 어느 하나에 설명된 트랜지스터가 적어도 사용될 수 있고 상술한 실시형태에 설명된 기억 장치가 포함되는 CPU를 설명한다.
- [0378] 도 24는 상술한 실시형태에서 설명한 트랜지스터 중 어느 것을 구성 요소로서 적어도 부분적으로 포함하는 CPU의 구성예를 도시한 블록도다.
- [0379] 도 24에 도시된 CPU는 기판(1190) 위에, ALU(Arithmetic Logic Unit)(1191), ALU 컨트롤러(1192), 인스트럭션 디코더(1193), 인터럽트 컨트롤러(1194), 타이밍 컨트롤러(1195), 레지스터(1196), 레지스터 컨트롤러(1197), 버스 인터페이스(BUS I/F)(1198), 재기록 가능한 ROM(1199), 및 ROM 인터페이스(ROM I/F)(1189)를 포함한다. 반도체 기판, SOI 기판, 유리 기판 등을 기판(1190)으로서 사용된다. ROM(1199) 및 ROM 인터페이스(1189)는 별개의 칩 위에 제공되어도 좋다. 도 24에서의 CPU는 구성을 간략화한 예에 불과하고 실제의 CPU는 용도에 따라 다양한 구성을 가져도 좋은 것은 말할 나위 없다. 예를 들어, CPU는 도 24에 도시된 CPU 또는 연산 회로를 포함하는 구조를 하나의 코어로 생각하고, 복수의 상기 코어가 포함되고, 코어들은 병렬로 동작하는 구성을 가져도 좋다. CPU가 내부 연산 회로 또는 데이터 버스에서 처리할 수 있는 비트 수는, 예컨대 8, 16, 32, 또는 64 일 수 있다.
- [0380] 버스 인터페이스(1198)를 통하여 CPU에 입력되는 명령은 인스트럭션 디코더(1193)에 입력되고 디코드된 후, ALU 컨트롤러(1192), 인터럽트 컨트롤러(1194), 레지스터 컨트롤러(1197), 및 타이밍 컨트롤러(1195)에 입력된다.
- [0381] ALU 컨트롤러(1192), 인터럽트 컨트롤러(1194), 레지스터 컨트롤러(1197), 및 타이밍 컨트롤러(1195)는 디코드된 명령에 따라 다양한 제어를 수행한다. 구체적으로 ALU 컨트롤러(1192)는 ALU(1191)의 동작을 제어하기 위한 신호를 생성한다. CPU가 프로그램을 실행하는 동안, 인터럽트 컨트롤러(1194)는 우선도 또는 마스크 상태에 따라 외부 출력 장치 또는 주변 회로로부터의 인터럽트 요구를 처리한다. 레지스터 컨트롤러(1197)는, 레지스터(1196)의 어드레스를 생성하고, CPU의 상태에 따라 레지스터(1196)로부터 데이터를 판독하고 레지스터(1196)로 데이터를 기록한다.
- [0382] 타이밍 컨트롤러(1195)는 ALU(1191), ALU 컨트롤러(1192), 인스트럭션 디코더(1193), 인터럽트 컨트롤러(1194), 및 레지스터 컨트롤러(1197)의 동작 타이밍을 제어하기 위한 신호를 생성한다. 예를 들어, 타이밍 컨트롤러(1195)는 기준 클록 신호(CLK1)를 기초로, 내부 클록 신호(CLK2)를 생성하기 위한 내부 클록 생성기를 포함하며, 내부 클록 신호(CLK2)를 상술한 회로에 공급한다.
- [0383] 도 24에 도시된 CPU에서, 메모리 셀을 레지스터(1196)에 제공한다. 레지스터(1196)의 메모리 셀에, 상술한 실시형태에서 설명한 트랜지스터 중 어느 것을 사용할 수 있다.
- [0384] 도 24에 도시된 CPU에서, 레지스터 컨트롤러(1197)는 ALU(1191)로부터의 명령에 따라, 레지스터(1196)에서 데이

터를 유지하는 동작을 선택한다. 즉, 레지스터(1196)에 포함되는 메모리 셀에서 플립플롭에 의하여 또는 커패시터에 의하여 데이터를 유지할지를 선택한다. 플립플롭에 의한 데이터 유지가 선택되면, 레지스터(1196)에서의 메모리 셀에 전원 전압이 공급된다. 커패시터에 의한 데이터 유지가 선택되면, 데이터는 커패시터에서 채기록되고, 레지스터(1196)에서의 메모리 셀에 대한 전원 전압의 공급을 정지할 수 있다.

[0385] 도 25는 레지스터(1196)에 사용될 수 있는 기억 소자의 회로도의 예다. 기억 소자(1200)는 전원이 정지되면 저장된 데이터가 휘발되는 회로(1201), 전원이 정지되더라도 저장된 데이터가 휘발되지 않는 회로(1202), 스위치(1203), 스위치(1204), 논리 소자(1206), 커패시터(1207), 및 선택 기능을 갖는 회로(1220)를 포함한다. 회로(1202)는 커패시터(1208), 트랜지스터(1209), 및 트랜지스터(1210)를 포함한다. 또한, 기억 소자(1200)는 필요에 따라 다이오드, 레지스터, 또는 인덕터 등의 또 다른 소자를 더 포함하여도 좋다.

[0386] 여기서, 회로(1202)로서 상술한 실시형태에서 설명한 기억 장치를 사용할 수 있다. 기억 소자(1200)에 대한 전원 전압의 공급이 정지될 때, 접지 전위(0V) 또는 회로(1202)에서의 트랜지스터(1209)가 오프되는 전위가 트랜지스터(1209)의 게이트에 계속 입력된다. 예를 들어, 트랜지스터(1209)의 게이트는 레지스터 등의 부하를 통하여 접지된다.

[0387] 스위치(1203)가, 하나의 도전형을 갖는 트랜지스터(1213)(예컨대 n채널 트랜지스터)이고 스위치(1204)가, 상기 하나의 도전형과 반대의 도전형을 갖는 트랜지스터(1214)(예컨대 p채널 트랜지스터)인 예를 여기서 나타낸다. 스위치(1203)의 제 1 단자는 트랜지스터(1213)의 소스 및 드레인 중 한쪽에 상당하고, 스위치(1203)의 제 2 단자는 트랜지스터(1213)의 소스 및 드레인 중 다른 쪽에 상당하며, 스위치(1203)의 제 1 단자와 제 2 단자 사이의 도통 또는 비도통(즉 트랜지스터(1213)의 온/오프 상태)이 트랜지스터(1213)의 게이트에 입력되는 제어 신호(RD)에 의하여 선택된다. 스위치(1204)의 제 1 단자는 트랜지스터(1214)의 소스 및 드레인 중 한쪽에 상당하고, 스위치(1204)의 제 2 단자는 트랜지스터(1214)의 소스 및 드레인 중 다른 쪽에 상당하며, 스위치(1204)의 제 1 단자와 제 2 단자 사이의 도통 또는 비도통(즉 트랜지스터(1214)의 온/오프 상태)이 트랜지스터(1214)의 게이트에 입력되는 제어 신호(RD)에 의하여 선택된다.

[0388] 트랜지스터(1209)의 소스 및 드레인 중 한쪽은 커패시터(1208)의 한 쌍의 전극 중 한쪽, 및 트랜지스터(1210)의 게이트에 전기적으로 접속된다. 여기서, 접속부를 노드(M2)로 한다. 트랜지스터(1210)의 소스 및 드레인 중 한쪽은 저전원 전위를 공급할 수 있는 배선(예컨대 GND선)에 전기적으로 접속되고, 다른 쪽은 스위치(1203)의 제 1 단자(트랜지스터(1213)의 소스 및 드레인 중 한쪽)에 전기적으로 접속된다. 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽)는 스위치(1204)의 제 1 단자(트랜지스터(1214)의 소스 및 드레인 중 다른 쪽)에 전기적으로 접속된다. 스위치(1204)의 제 2 단자(트랜지스터(1214)의 소스 및 드레인 중 다른 쪽)는 전원 전위(VDD)를 공급할 수 있는 배선에 전기적으로 접속된다. 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽), 스위치(1204)의 제 1 단자(트랜지스터(1214)의 소스 및 드레인 중 한쪽), 논리 소자(1206)의 입력 단자, 및 커패시터(1207)의 한 쌍의 전극 중 한쪽은 서로 전기적으로 접속된다. 여기서, 접속부를 노드(M1)로 한다. 커패시터(1207)의 한 쌍의 전극 중 다른 쪽에는 일정한 전위가 공급될 수 있다. 예를 들어, 커패시터(1207)의 한 쌍의 전극 중 다른 쪽에는 저전원 전위(예컨대 GND) 또는 고전원 전위(예컨대 VDD)가 공급될 수 있다. 커패시터(1207)의 한 쌍의 전극 중 다른 쪽은 저전원 전위를 공급할 수 있는 배선(예컨대 GND선)에 전기적으로 접속된다. 커패시터(1208)의 한 쌍의 전극 중 다른 쪽에는 일정한 전위가 공급될 수 있다. 예를 들어, 커패시터(1207)의 한 쌍의 전극 중 다른 쪽에는 저전원 전위(예컨대 GND) 또는 고전원 전위(예컨대 VDD)가 공급될 수 있다. 커패시터(1208)의 한 쌍의 전극 중 다른 쪽은 저전원 전위를 공급할 수 있는 배선(예컨대 GND선)에 전기적으로 접속된다.

[0389] 트랜지스터, 배선 등의 기생 용량을 적극적으로 이용하기만 하면, 커패시터(1207) 및 커패시터(1208)를 공급할 필요는 없다.

[0390] 트랜지스터(1209)의 제 1 게이트(제 1 게이트 전극)에는 제어 신호(WE)가 입력된다. 스위치(1203) 및 스위치(1204) 각각에 대하여 말하자면, 제어 신호(WE)와는 상이한 제어 신호(RD)에 의하여 제 1 단자와 제 2 단자 사이의 도통 상태 또는 비도통 상태가 선택된다. 스위치들 중 한쪽의 제 1 단자와 제 2 단자가 도통 상태일 때 스위치들 중 다른 쪽의 제 1 단자와 제 2 단자는 비도통 상태다.

[0391] 트랜지스터(1209)의 소스 및 드레인 중 다른 쪽에는 회로(1201)에 유지된 데이터에 상당하는 신호가 입력된다. 도 25는 회로(1201)로부터 출력된 신호가 트랜지스터(1209)의 소스 및 드레인 중 다른 쪽에 입력되는 예를 도시한 것이다. 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽)로부터 출력되는 신호의 논리값은 논리 소자(1206)에 의하여 반전되고, 반전된 신호가 회로(1220)를 통하여 회로(1201)에 입력된다.

- [0392] 도 25의 예에서, 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽)로부터 출력되는 신호는 논리 소자(1206) 및 회로(1220)를 통하여 회로(1201)에 입력되지만, 본 발명의 일 형태는 이에 한정되지 않는다. 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽)로부터 출력되는 신호는 논리값이 반전되지 않고 회로(1201)에 입력되어도 좋다. 예를 들어, 회로(1201)가, 입력 단자로부터 입력된 신호의 논리값이 반전됨으로써 얻어진 신호가 유지되는 노드를 포함하는 경우에, 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽)로부터 출력되는 신호를 상기 노드에 입력할 수 있다.
- [0393] 도 25에서, 트랜지스터(1209)를 뺀, 기억 소자(1200)에 포함되는 트랜지스터들 각각은, 산화물 반도체 이외의 반도체를 사용하여 형성되는 층 또는 기판(1190)에 채널이 형성되는 트랜지스터일 수 있다. 예를 들어, 상기 트랜지스터는 실리콘층 또는 실리콘 기판에 채널이 형성되는 트랜지스터일 수 있다. 또는, 채널이 산화물 반도체층에 형성되는 트랜지스터는 기억 소자(1200)에서의 모든 트랜지스터에 사용될 수 있다. 또는, 기억 소자(1200)에서, 트랜지스터(1209) 외에도, 채널이 산화물 반도체층에 형성되는 트랜지스터를 포함할 수도 있고, 나머지 트랜지스터에 산화물 반도체 외의 반도체를 포함하는 층 또는 기판(1190)에 채널이 형성되는 트랜지스터를 사용할 수도 있다.
- [0394] 도 25에서의 회로(1201)로서, 예컨대 플립플롭 회로를 사용할 수 있다. 논리 소자(1206)로서, 예컨대 인버터 또는 클록드 인버터를 사용할 수 있다.
- [0395] 본 발명의 일 형태의 반도체 장치는, 기억 소자(1200)에 전원 전압이 공급되지 않는 기간 동안에, 회로(1201)에 저장된 데이터를 회로(1202)에 제공된 커패시터(1208)에 의하여 유지할 수 있다.
- [0396] 산화물 반도체막에 채널이 형성되는 트랜지스터의 오프 상태 전류는 매우 작다. 예를 들어, 산화물 반도체층에 채널이 형성되는 트랜지스터의 오프 상태 전류는 결정성을 갖는 실리콘에 채널이 형성되는 트랜지스터보다 굉장히 작다. 따라서, 이 트랜지스터를 트랜지스터(1209)로서 사용하면, 기억 소자(1200)에 전원 전압이 공급되지 않는 기간 동안에도 커패시터(1208)에 유지된 신호가 오랫동안 유지된다. 따라서, 기억 소자(1200)는 전원 전압의 공급이 정지되는 기간 동안에도 저장된 내용(데이터)을 유지할 수 있다.
- [0397] 기억 소자는 스위치(1203) 및 스위치(1204)에 의하여 끄리자지 동작을 수행하기 때문에, 전원 전압의 공급이 재개된 후에 회로(1201)가 원래의 데이터를 다시 유지하기에 필요한 시간을 짧게 할 수 있다.
- [0398] 회로(1202)에서, 커패시터(1208)에 의하여 유지된 신호는 트랜지스터(1210)의 게이트에 입력된다. 따라서, 기억 소자(1200)에 대한 전원 전압의 공급이 재개된 후에, 커패시터(1208)에 의하여 유지된 신호를 트랜지스터(1210)의 상태(온 상태 또는 오프 상태)에 상당하는 것으로 변환하여, 회로(1202)로부터 판독할 수 있다. 따라서, 커패시터(1208)에 의하여 유지된 신호에 상당하는 전위가 약간 변동되더라도 원래의 신호를 정확하게 판독할 수 있다.
- [0399] 프로세서에 포함되는 레지스터 또는 캐쉬 메모리 등의 기억 장치에 상술한 기억 소자(1200)를 사용함으로써, 전원 전압의 공급 정지로 인하여 기억 장치 내의 데이터가 소실되는 것을 방지할 수 있다. 또한, 전원 전압의 공급이 재개된 직후, 기억 장치는 전원이 정지되기 전과 같은 상태로 돌아갈 수 있다. 따라서, 프로세서, 또는 프로세서에 포함되는 하나 또는 복수의 논리 회로에서 짧은 시간이라도 전원을 정지할 수 있어, 소비 전력을 낮게 한다.
- [0400] 본 실시형태에서 기억 소자(1200)를 CPU에 사용하지만, 기억 소자(1200)는 DSP(Digital Signal Processor), 커스텀 LSI, 또는 PLD(Programmable Logic Device) 등의 LSI, 및 RF-ID(Radio Frequency Identification)에 사용될 수도 있다.
- [0401] 본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 어느 것과 적절히 조합하여 실시될 수 있다.
- [0402] (실시형태 9)
- [0403] 본 실시형태에서, 본 발명의 일 형태의 표시 패널의 구조예를 설명한다.
- [0404] [구조예]
- [0405] 도 26의 (A)는 본 발명의 일 형태의 표시 패널의 상면도다. 도 26의 (B)는 본 발명의 일 형태의 표시 패널의 화소에 액정 소자가 사용되는 경우에 사용될 수 있는 화소 회로를 도시한 회로도다. 도 26의 (C)는 본 발명의 일 형태의 표시 패널의 화소에 유기 EL 소자가 사용되는 경우에 사용될 수 있는 화소 회로를 도시한 회로도다.

- [0406] 화소부에서의 트랜지스터는 상술한 실시형태에 따라 형성될 수 있다. 상기 트랜지스터는 n채널 트랜지스터로서 쉽게 형성될 수 있어, n채널 트랜지스터를 사용하여 형성될 수 있는 구동 회로의 일부는, 화소부의 트랜지스터와 같은 기판 위에 형성될 수 있다. 이와 같이, 화소부 또는 구동 회로에 상술한 실시형태에서 설명한 트랜지스터 중 어느 것을 사용함으로써, 신뢰성이 높은 표시 장치를 제공할 수 있다.
- [0407] 도 26의 (A)는 액티브 매트릭스 표시 장치의 블록도의 예를 도시한 것이다. 표시 장치의 기판(2100) 위에, 화소부(2101), 제 1 주사선 구동 회로(2102), 제 2 주사선 구동 회로(2103), 및 신호선 구동 회로(2104)가 형성된다. 화소부(2101)에는, 신호선 구동 회로(2104)로부터 연장된 복수의 신호선이 배열되고, 제 1 주사선 구동 회로(2102) 및 제 2 주사선 구동 회로(2103)로부터 연장된 복수의 주사선이 배열된다. 또한 주사선과 신호선이 서로 교차하는 영역 각각에서, 표시 소자를 포함하는 화소가 매트릭스로 제공된다. 표시 장치의 기판(2100)은 FPC(Flexible Printed Circuit) 등의 접속부를 통하여 타이밍 제어 회로(컨트롤러 또는 컨트롤러 IC라고도 함)에 접속된다.
- [0408] 도 26의 (A)에서, 제 1 주사선 구동 회로(2102), 제 2 주사선 구동 회로(2103), 및 신호선 구동 회로(2104)는, 화소부(2101)가 형성되는 기판(2100) 위에 형성된다. 따라서, 구동 회로 등의, 외부에 제공되는 부품수를 감소시킬 수 있어, 비용의 절감을 달성할 수 있다. 또한, 구동 회로가 기판(2100) 외부에 제공되면, 배선이 연장될 필요가 있고, 배선의 접속수가 증가된다. 구동 회로가 기판(2100) 위에 제공되면, 배선의 접속수를 저감할 수 있다. 결과적으로, 신뢰성 또는 수율을 향상시킬 수 있다.
- [0409] [액정 패널]
- [0410] 도 26의 (B)는 화소의 회로 구성의 예를 도시한 것이다. 여기서는, VA 액정 표시 패널의 화소에 사용할 수 있는 화소 회로가 도시된다.
- [0411] 이 화소 회로는, 하나의 화소가 복수의 화소 전극층을 포함하는 구조에 적용될 수 있다. 화소 전극층들은 상이한 트랜지스터에 접속되고, 트랜지스터는 상이한 게이트 신호로 구동될 수 있다. 따라서, 멀티 도메인 화소에서의 개개의 화소 전극층에 인가되는 신호를 독립적으로 제어할 수 있다.
- [0412] 트랜지스터(2116)의 게이트 배선(2112)과, 트랜지스터(2117)의 게이트 배선(2113)은 이들에 상이한 게이트 신호가 공급될 수 있도록 분리된다. 한편, 데이터선으로서 기능하는 소스 또는 드레인 전극층(2114)은, 트랜지스터(2116) 및 트랜지스터(2117)에 의하여 공유된다. 트랜지스터(2116)와 트랜지스터(2117) 각각으로서 상술한 실시형태 중 어느 것에서 설명한 트랜지스터를 적절히 사용할 수 있다. 따라서 신뢰성이 높은 액정 표시 패널을 제공할 수 있다.
- [0413] 트랜지스터(2116)에 전기적으로 접속되는 제 1 화소 전극층과, 트랜지스터(2117)에 전기적으로 접속되는 제 2 화소 전극층의 형상을 설명한다. 제 1 화소 전극층과 제 2 화소 전극층은 슬릿에 의하여 분리된다. 제 1 화소 전극층은 V형을 갖고, 제 2 화소 전극층은 제 1 화소 전극층을 둘러싸도록 제공된다.
- [0414] 트랜지스터(2116)의 게이트 전극은 게이트 배선(2112)에 접속되고, 트랜지스터(2117)의 게이트 전극은 게이트 배선(2113)에 접속된다. 게이트 배선(2112)과 게이트 배선(2113)에 상이한 게이트 신호가 공급될 때, 트랜지스터(2116)와 트랜지스터(2117)의 동작 타이밍은 변동될 수 있다. 결과적으로 액정의 배열을 제어할 수 있다.
- [0415] 또한, 용량 커패시터는, 커패시터 배선(2110), 유전체로서 기능하는 게이트 절연막, 및 제 1 화소 전극층 또는 제 2 화소 전극층에 전기적으로 접속되는 커패시터 전극을 사용하여 형성되어도 좋다.
- [0416] 멀티 도메인 화소는 제 1 액정 소자(2118)와 제 2 액정 소자(2119)를 포함한다. 제 1 액정 소자(2118)는 제 1 화소 전극층, 상대 전극층, 및 이들 사이의 액정층을 포함한다. 제 2 액정 소자(2119)는 제 2 화소 전극층, 상대 전극층, 및 이들 사이의 액정층을 포함한다.
- [0417] 또한, 본 발명의 화소 회로는 도 26의 (B)에 나타낸 것에 한정되지 않는다. 예를 들어, 도 26의 (B)에 나타낸 화소에 스위치, 레지스터, 커패시터, 트랜지스터, 센서, 논리 회로 등이 추가되어도 좋다.
- [0418] [유기 EL 패널]
- [0419] 도 26의 (C)는 화소의 회로 구성의 다른 예를 나타낸 것이다. 여기서는, 유기 EL 소자를 사용하는 표시 패널의 화소 구조를 나타낸다.
- [0420] 유기 EL 소자에서, 발광 소자에 전압을 인가함으로써, 한 쌍의 전극의 한쪽으로부터 발광 유기 화합물을 포함하는 층 내에 전자가 주입되고, 상기 한 쌍의 전극의 다른 쪽으로부터 발광 유기 화합물을 포함하는 층 내에 홀이

주입되어 전류가 흐른다. 전자 및 홀이 재결합되어, 발광 유기 화합물이 여기된다. 발광 유기 화합물이 여기 상태로부터 기저 상태로 돌아감으로써 발광한다. 이와 같은 메커니즘에 기초하여 이 발광 소자는 전류 여기 발광 소자라고 한다.

[0421] 도 26의 (C)는 사용할 수 있는 화소 회로의 예를 나타낸 것이다. 이 예에서, 하나의 화소는 2개의 n채널 트랜지스터를 포함한다. 또한, 본 발명의 일 형태의 금속 산화물막은 n채널 트랜지스터의 채널 형성 영역에 사용될 수 있다. 상기 화소 회로에 디지털 시간 계조 구동이 채용될 수 있다.

[0422] 적용 가능한 화소 회로의 구성 및 디지털 시간 계조 구동을 채용하는 화소의 동작을 설명한다.

[0423] 화소(2120)는, 스위칭 트랜지스터(2121), 구동 트랜지스터(2122), 발광 소자(2124), 및 커패시터(2123)를 포함한다. 스위칭 트랜지스터(2121)의 게이트 전극층이 주사선(2126)에 접속되고, 스위칭 트랜지스터(2121)의 제 1 전극(소스 전극층 및 드레인 전극층 중 한쪽)은 신호선(2125)에 접속되고, 스위칭 트랜지스터(2121)의 제 2 전극(소스 전극층 및 드레인 전극층 중 다른 쪽)은 구동 트랜지스터(2122)의 게이트 전극층에 접속된다. 구동 트랜지스터(2122)의 게이트 전극층은 커패시터(2123)를 통하여 전원선(2127)에 접속되고, 구동 트랜지스터(2122)의 제 1 전극은 전원선(2127)에 접속되고, 구동 트랜지스터(2122)의 제 2 전극은 발광 소자(2124)의 제 1 전극(화소 전극)에 접속된다. 발광 소자(2124)의 제 2 전극은 공통 전극(2128)에 상당한다. 공통 전극(2128)은 같은 기판 위에 제공되는 공통 전위선에 전기적으로 접속된다.

[0424] 스위칭 트랜지스터(2121)와 구동 트랜지스터(2122)로서 상술한 실시형태 중 어느 것에서 설명한 트랜지스터가 적절히 사용될 수 있다. 이와 같이 하여, 신뢰성이 높은 유기 EL 표시 패널을 제공할 수 있다.

[0425] 발광 소자(2124)의 제 2 전극(공통 전극(2128))의 전위는 저전원 전위로 설정된다. 또한, 저전원 전위는, 전원선(2127)에 공급되는 고전원 전위보다 낮다. 예를 들어 저전원 전위는, GND, OV 등으로 할 수 있다. 고전원 전위 및 저전원 전위가 발광 소자(2124)의 순방향 문턱 전압 이상으로 설정되고, 전위들 사이의 차이가 발광 소자(2124)에 인가됨으로써 발광 소자(2124)에 전류가 공급되어, 발광한다. 발광 소자(2124)의 순방향 전압은 원하는 회도가 얻어지는 전압을 말하고, 적어도 순방향 문턱 전압을 포함한다.

[0426] 또한, 구동 트랜지스터(2122)의 게이트 용량은 커패시터(2123)를 대신하여 사용되어도 좋아서 커패시터(2123)는 생략될 수 있다. 구동 트랜지스터(2122)의 게이트 용량은 채널 형성 영역과 게이트 전극층 사이에 형성되어도 좋다.

[0427] 다음에 구동 트랜지스터(2122)에 입력하는 신호를 설명한다. 전압 입력 전압 구동 방식의 경우, 구동 트랜지스터(2122)를 충분히 온 또는 오프로 하기 위한 비디오 신호가 구동 트랜지스터(2122)에 입력된다. 구동 트랜지스터(2122)를 선형 영역에서 동작시키기 위하여, 전원선(2127)의 전압보다 높은 전압이 구동 트랜지스터(2122)의 게이트 전극층에 인가된다. 또한, 전원선 전압과 구동 트랜지스터(2122)의 문턱 전압(V_{th})의 합인 전압 이상의 전압이 신호선(2125)에 인가된다.

[0428] 아날로그 계조 구동을 수행하는 경우, 발광 소자(2124)의 순방향 전압과 구동 트랜지스터(2122)의 문턱 전압(V_{th})의 합인 전압 이상의 전압이 구동 트랜지스터(2122)의 게이트 전극층에 인가된다. 구동 트랜지스터(2122)를 포화 영역에서 동작시키는 비디오 신호가 입력되어, 발광 소자(2124)에 전류가 공급된다. 구동 트랜지스터(2122)를 포화 영역에서 동작하기 위하여, 전원선(2127)의 전위는 구동 트랜지스터(2122)의 게이트 전위보다 높게 설정된다. 아날로그 비디오 신호가 사용될 때, 비디오 신호에 따라 발광 소자(2124)에 전류를 공급할 수 있고, 아날로그 계조 구동을 수행할 수 있다.

[0429] 또한, 화소 회로의 구성은 도 26의 (C)에 나타낸 것에 한정되지 않는다. 예를 들어, 도 26의 (C)에 나타낸 화소 회로에 스위치, 레지스터, 커패시터, 센서, 트랜지스터, 논리 회로 등이 추가되어도 좋다.

[0430] 상술한 실시형태에서 설명한 트랜지스터가 도 26의 (A)~(C)에 나타낸 회로에 사용되는 경우, 소스 전극(제 1 전극)은 저전위 측에 전기적으로 접속되고 드레인 전극(제 2 전극)은 고전위 측에 전기적으로 접속된다. 또한, 제 1 게이트 전극의 전위는 제어 회로 등에 의하여 제어되어도 좋고 상술한 예로서 설명한 전위, 예컨대 소스 전극에 인가된 전위보다 낮은 전위가 도시되지 않은 배선을 통하여 제 2 게이트 전극에 입력될 수 있다.

[0431] 본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 어느 것과 적절히 조합하여 실시될 수 있다.

[0432] (실시형태 10)

- [0433] 본 발명의 일 형태의 반도체 장치는, 표시 장치, 퍼스널 컴퓨터, 또는 기록 매체가 제공된 영상 재생 장치(대표적으로는 DVD(digital versatile disc) 등의 기록 매체의 내용을 재생하고, 재생된 영상을 표시하기 위한 디스플레이를 갖는 장치)에 사용될 수 있다. 본 발명의 일 형태의 반도체 장치를 갖출 수 있는 가전의 다른 예는 휴대 전화, 휴대형 게임기를 포함하는 게임기, 휴대 데이터 단말, 전자 서적 리더, 비디오 카메라 및 디지털 스틸 카메라 등의 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 내비게이션 시스템, 음향 재생 장치(예컨대 카 오디오 시스템 및 디지털 오디오 플레이어), 복사기, 팩시밀리, 프린터, 복합기, 현금 자동 입출금기(ATM), 및 자동 판매기다. 도 27의 (A)~(F)는 이들 가전의 구체적인 예를 도시한 것이다.
- [0434] 도 27의 (A)는 하우징(901), 하우징(902), 표시부(903), 표시부(904), 마이크로폰(905), 스피커(906), 조작 키(907), 스타일러스(stylus)(908) 등을 포함하는 휴대형 게임기를 도시한 것이다. 도 27의 (A)의 휴대형 게임기는 2개의 표시부(903 및 904)를 갖지만, 휴대형 게임기에 포함되는 표시부의 개수는 이에 한정되지 않는다.
- [0435] 도 27의 (B)는 제 1 하우징(911), 제 2 하우징(912), 제 1 표시부(913), 제 2 표시부(914), 연결부(915), 조작 키(916) 등을 포함하는 휴대형 데이터 단말을 도시한 것이다. 제 1 표시부(913)는 제 1 하우징(911)에 제공되고, 제 2 표시부(914)는 제 2 하우징(912)에 제공된다. 제 1 하우징(911)과 제 2 하우징(912)은 연결부(915)로 서로 접속되고, 제 1 하우징(911)과 제 2 하우징(912) 사이의 각도는 연결부(915)에 의하여 변화할 수 있다. 제 1 표시부(913)에 표시되는 영상이 연결부(915)에서의 제 1 하우징(911)과 제 2 하우징(912) 사이의 각도에 따라 전환되어도 좋다. 위치 입력 기능을 갖는 표시 장치가 제 1 표시부(913) 및 제 2 표시부(914) 중 적어도 한쪽으로서 사용되어도 좋다. 또한, 위치 입력 기능은 표시 장치에 터치 패널을 제공함으로써 추가할 수 있다. 또는, 위치 입력 기능은 포토센서로 불리는 광전 변환 소자를 표시 장치의 화소부에 제공함으로써 추가할 수 있다.
- [0436] 도 27의 (C)는 하우징(921), 표시부(922), 키보드(923), 포인팅 디바이스(924) 등을 포함하는 랩탑 개인용 컴퓨터를 도시한 것이다.
- [0437] 도 27의 (D)는 하우징(931), 냉장실 도어(932), 냉동실 도어(933) 등을 포함하는 전기 냉동냉장고를 도시한 것이다.
- [0438] 도 27의 (E)는 제 1 하우징(941), 제 2 하우징(942), 표시부(943), 조작 키(944), 렌즈(945), 연결부(946) 등을 포함하는 비디오 카메라를 도시한 것이다. 조작 키(944) 및 렌즈(945)는 제 1 하우징(941)에 제공되고, 표시부(943)는 제 2 하우징(942)에 제공된다. 제 1 하우징(941)과 제 2 하우징(942)은 연결부(946)에 의하여 서로 접속되고, 제 1 하우징(941)과 제 2 하우징(942) 사이의 각도는 연결부(946)에 의하여 변화할 수 있다. 표시부(943)에 표시되는 영상은 제 1 하우징(941)과 제 2 하우징(942) 사이의 연결부(946)에서의 각도에 따라 전환되어도 좋다.
- [0439] 도 27의 (F)는 차체(951), 차륜(952), 대시보드(953), 라이트(954) 등을 포함하는 승용차를 도시한 것이다.
- [0440] 본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 어느 것과 적절히 조합하여 실시될 수 있다.
- [0441] (실시형태 11)
- [0442] 본 실시형태에서, 본 발명의 일 형태의 RF 장치의 적용예를 도 28의 (A)~(F)를 참조하여 설명한다. RF 장치는 널리 사용되고, 예컨대 지폐, 동전, 증권, 무기명 채권, 증서(예컨대 운전 면허증 또는 주민 카드, 도 28의 (A) 참조), 포장용 용기(예컨대 포장지 또는 병, 도 28의 (C) 참조), 기록 매체(예컨대 DVD 또는 비디오 테이프, 도 28의 (B) 참조), 탈 것(예컨대 자전거, 도 28의 (D) 참조), 소지품(예컨대 가방 또는 안경), 식품, 식물, 동물, 인체, 의류, 생활용품, 약품 및 약제 등의 의료품, 및 가전(예컨대 액정 표시 장치, EL 표시 장치, 텔레비전 장치, 또는 휴대 전화) 등의 제품, 또는 제품의 꼬리표(도 28의 (E) 및 (F) 참조)에 제공될 수 있다.
- [0443] 본 발명의 일 형태의 RF 장치(4000)는 표면에 붙이거나 또는 매립됨으로써 제품에 고정된다. 예를 들어, RF 장치(4000)는 책의 종이에 매립되거나 또는 패키지의 유기 수지에 매립됨으로써 각 제품에 고정된다. 본 발명의 일 형태의 RF 장치(4000)는 사이즈, 두께, 및 무게를 저감할 수 있기 때문에 제품의 디자인이 손상되지 않고 제품에 고정될 수 있다. 또한, 지폐, 동전, 증권, 무기명 채권, 증서 등은 본 발명의 일 형태의 RF 장치(4000)가 제공됨으로써 식별 기능을 가질 수 있고, 식별 기능은 위조를 방지하기 위하여 이용될 수 있다. 또한, 검사 시스템 등의 시스템의 효율은 본 발명의 일 형태의 RF 장치를 포장용 용기, 기록 매체, 소지품, 식품, 의류, 생활용품, 가전 등에 제공함으로써 향상시킬 수 있다. 탈 것은 본 발명의 일 형태의 RF 장치가 제공됨으로써 절도

(theft) 등에 대한 보안을 높게 할 수도 있다.

[0444] 상술한 바와 같이, 본 발명의 일 형태의 RF 장치를 본 실시형태에서 설명한 각 용도에 사용함으로써, 데이터의 기록 또는 판독 등의 동작에 대한 전력을 저감할 수 있어, 최대 통신 거리를 증가시킨다. 또한, 데이터는 전력이 공급되지 않는 상태라도 매우 긴 기간 유지될 수 있어, RF 장치는 데이터가 빈번하게 기록 또는 판독되지 않는 용도에 바람직하게 사용될 수 있다.

[0445] 본 실시형태의 적어도 일부는 본 명세서에서 설명한 다른 실시형태 중 어느 것과 적절히 조합하여 실시할 수 있다.

[0446] (실시형태 12)

[0447] 본 실시형태에서, 스택(10)에 적용될 수 있는 트랜지스터를 포함하는 스택을 형성하기 위한 방법의 예 및 스택의 구조의 예를 도 30의 (A)~(C), 도 31의 (A)~(C), 도 32의 (A) 및 (B), 도 33의 (A) 및 (B), 및 도 34의 (A) 및 (B)를 참조하여 설명한다. 또한 상술한 도면 중 어느 것에서, 단면 a1-a2는 트랜지스터를 포함하는 단면이고, 단면 b1-b2는 배선부의 단면을 도시한 것이다.

[0448] 절연체(2502)는 절연체(2501) 위에 형성된다. 절연체(2501)는 실시형태 2에서 설명한 절연체(101)와 비슷한 재료, 퇴적 방법 등을 사용하여 형성될 수 있다. 절연체(2502)는 실시형태 2에서 설명한 절연체(2402)와 비슷한 재료 및 퇴적 방법을 사용하여 형성될 수 있다(도 30의 (A)).

[0449] 다음에, 개구 또는 홈이 절연체(2502)에 형성된다. 절연체(2502)에 개구를 형성하기 위하여, 절연체(2501)에 대한 절연체(2502)의 예칭 선택비가 높은 재료의 조합을 선택하는 것이 바람직하다.

[0450] 절연체(2502)에서의 개구 또는 홈은 포토리소그래피법 등에 의하여 형성될 수 있다. 레지스트 마스크는 절연체(2502) 위에 형성되고 절연체(2502)의 불필요한 부분은 제거된다. 이때, 레지스트 마스크가 제거되어, 개구 또는 홈이 절연체(2502)에 형성될 수 있다.

[0451] 막을 가공하기 위한 포토리소그래피법 등의 방법으로서, 실시형태 2에서 설명한 방법을 사용할 수 있다.

[0452] 다음에, 배리어막(2503)은 개구 또는 홈이 형성되는 절연체(2502) 위에 제공된다. 두께 50nm 정도의 산화 알루미늄은 배리어막(2503)으로서 바람직하게 사용된다(도 30의 (B)).

[0453] 배리어막(2503)은 배리어막(2503) 아래의 층으로부터 물, 수소 등이 확산되는 것을 억제하는 기능을 갖는다. 또한 배리어막(2503) 아래에 제공되는 전극 또는 배선에 배리어막(2503) 위에 제공되는 전극 또는 배선이 전기적으로 접속되는 개구 또는 플러그를 배리어막(2503)이 가져도 좋다.

[0454] 배리어막(2503)은 실시형태 2에서 설명한 배리어막(103)과 비슷한 재료, 퇴적 방법 등을 사용하여 형성될 수 있다.

[0455] 다음에, 전도체(2504)가 배리어막(2503) 위에 제공된다(도 30의 (C)).

[0456] 전도체(2504)는 실시형태 2에서 설명한 전도체(104)와 비슷한 재료, 퇴적 방법 등을 사용하여 형성될 수 있다.

[0457] 또한, 전도체(2504)는 CMP법 등에 의하여 평탄화되어도 좋다.

[0458] 이때, 전도체(2504)는, 개구 또는 홈이 제공되지 않는 절연체(2502)의 영역 위의 배리어막(2503)의 상면의 높이가 전도체(2504)의 상면과 같게 되기까지 CMP법에 의하여 연마되어도 좋고, 또는 연마는 가공의 중반에 정지하여도 좋다.

[0459] 다음에, 배리어막(2503)을 개재하여 절연체(2502)의 개구 또는 홈에 형성되는 전도체(2504)는 전도체(2504a)를 형성하도록 예칭된다. 여기서, 전도체(2504a)의 상면의 높이가 개구 또는 홈이 제공되지 않는 절연체(2502)의 영역 위의 배리어막(2503)의 상면보다 낮은 것이 바람직하고, 특히 50nm 정도로 낮은 것이 바람직하다.

[0460] 다음에 배리어막(2601)을 배리어막(2503) 및 전도체(2504a) 위에 제공한다(도 31의 (A)). 또한 배리어막(2601)이 퇴적된 후, 배리어막(2601)의 표면이 CMP법에 의하여 평탄화되어도 좋다. 배리어막(2601)이 제공되는 예를 본 실시형태에서 설명하지만, 배리어막(2601)은 상황에 따라 반드시 제공될 필요는 없다.

[0461] 배리어막(2601)은 실시형태 2에서 설명한 배리어막(103) 및 배리어막(105)과 비슷한 재료, 퇴적 방법 등을 사용하여 형성될 수 있다.

[0462] 다음에, 100nm 정도의 두께를 갖는 절연체(2602)를 제공한다.

- [0463] 절연체(2602)는 실시형태 2에서 설명한 절연체(106)와 비슷한 재료, 퇴적 방법 등을 사용하여 형성될 수 있다. 상황에 따라, 절연체(2602)는 CMP법에 의하여 평탄화되어도 좋다.
- [0464] 다음에, 반도체(2603) 및 반도체(2604)를 형성한다.
- [0465] 반도체(2603)는 실시형태 2에서 설명한 반도체(107)와 비슷한 재료, 퇴적 방법 등을 사용하여 형성될 수 있다. 반도체(2604)는 실시형태 2에서 설명한 반도체(108)와 비슷한 재료, 퇴적 방법 등을 사용하여 형성될 수 있다.
- [0466] 다음에 전도체(2605)를 제공한다. 전도체(2605)로서 두께 100nm 정도의 텅스텐이 사용되는 것이 바람직하다. 스퍼터링법에 의하여 전도체(2605)를 퇴적할 수 있다.
- [0467] 전도체(2605)는 실시형태 2에서 설명한 전도체(109)와 비슷한 재료, 퇴적 방법 등을 사용하여 형성될 수 있다.
- [0468] 다음에, 절연체(2606)를 전도체(2605) 위에 형성한다. 절연체(2606)는 예컨대 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 또는 질화 알루미늄을 사용하여 단층 또는 적층으로 형성될 수 있다(도 31의 (B)).
- [0469] 이때, 개구를 절연체(2606), 전도체(2605), 반도체(2604), 반도체(2603), 절연체(2602), 배리어막(2601), 배리어막(2503), 절연체(2502), 절연체(2501) 등에 형성한다. 포토리소그래피법이 개구를 형성하기 위하여 사용될 수 있다. 레지스트 마스크는 절연체(2606) 위에 형성되고 절연체(2606) 및 전도체(2605) 각각의 불필요한 부분은 제거된다. 이 후, 레지스트 마스크 등을 제거하고, 전도체(2605)를 마스크로서 사용하여 개구를 반도체(2604), 반도체(2603), 절연체(2602), 배리어막(2601), 배리어막(2503), 절연체(2502), 절연체(2501) 등에 형성한다. 이와 같이 하여, 개구들(2607a 및 2607b)을 형성한다(도 31의 (C)).
- [0470] 절연체(2606)가 전도체(2605) 위에 제공되면, 배리어막들(2601 및 2503), 절연체들(2502 및 2501) 등의 에칭 시에 전도체(2605)가 에칭되는 것을 억제할 수 있어, 전도체(2605)에 형성되는 개구의 넓어짐을 방지한다.
- [0471] 또는, 개구들(2607a 및 2607b)은 이하와 같이 형성되어도 좋다: 절연체(2606)를 형성하지 않고, 레지스트 마스크를 전도체(2605) 위에 형성하고 나서, 개구들(2607a 및 2607b)을 형성한다.
- [0472] 또는, 반-반사막 또는 접착성 향상막을 절연체(2606) 위에 형성하고, 레지스트 마스크를 이들 위에 형성하고 나서 개구들(2607a 및 2607b)을 형성하여도 좋다. 또는, 반-반사막 또는 접착성 향상막을 전도체(2605) 위에 형성하고, 레지스트 마스크를 이들 위에 형성하고 나서, 개구들(2607a 및 2607b)을 형성하여도 좋다.
- [0473] 반-반사막은, 레지스트 마스크의 노광에 사용되는 광이 전도체(2605)에 의하여 반사되는 것을 방지하는 기능을 갖는다. 광 반사를 방지하는 것은 레지스트 마스크의 가공 정밀도를 향상시킬 수 있어 가공을 더 미세하게 할 수 있다.
- [0474] 접착성 향상막은 전도체(2605)와 레지스트 마스크 사이 또는 절연체(2606)와 레지스트 마스크 사이의 접착성을 향상시켜, 가공을 더 미세하게 할 수 있다.
- [0475] 다음에, 전도체(2701)를 전도체(2605) 위 및 개구들(2607a 및 2607b)에 형성한다(도 32의 (A)).
- [0476] 전도체(2701)는 실시형태 2에서 설명한 전도체(111) 및 전도체(112)와 비슷한 재료, 퇴적 방법 등을 사용하여 형성될 수 있다.
- [0477] 그 후, 전도체(2701)를 CMP법 등에 의하여 평탄화하여도 좋다. 또는, 전도체(2701) 표면은 웨트 에칭 등에 의하여 에칭되어도 좋다.
- [0478] 다음에, 레지스트 마스크를 전도체(2701) 위에 형성한다. 전도체(2701)의 필요 없는 부분을 제거하여 전도체들(2701a, 2701b, 및 2701c)을 형성한다. 이 후, 레지스트 마스크를 제거한다(도 32의 (B)).
- [0479] 다음에, 레지스트 마스크를 전도체들(2605, 2701a, 2701b, 및 2701c) 위에 형성한다. 전도체(2605), 반도체(2604), 및 반도체(2603) 각각의 필요 없는 부분을 제거하여 전도체들(2605a 및 2605b)을 얻는다. 이때, 절연체(2602)의 일부가 제거될 수 있다. 그러므로, 에칭되는 부분의 깊이를 고려하여 미리 절연체(2602)를 두껍게 형성하는 것이 바람직하다(도 33의 (A)).
- [0480] 다음에, 레지스트 마스크를 전도체(2605a) 위에 형성하고, 전도체(2605a)의 필요 없는 부분을 제거하여 전도체들(2605c 및 2605d)을 얻는다(도 33의 (B)).
- [0481] 다음에, 반도체, 절연체, 및 전도체를 이 차례로 퇴적한다. 이 후, 레지스트 마스크를 상기 전도체 위에 형성

하고, 상기 전도체의 필요 없는 부분을 제거한다. 이 후, 레지스트 마스크를 제거하여 전도체(2903a)를 얻는다. 그 뒤에, 절연체 및 반도체 각각의 필요 없는 부분을 제거하여 절연체(2902a) 및 반도체(2901a)를 얻는다. 절연체(2902a) 및 반도체(2901a)는 전도체(2903a)를 얻기 위하여 사용되는 레지스트 마스크가 남고 절연체 및 반도체 각각의 필요 없는 부분이 제거되는 바와 같이 하여 얻어져도 좋다(도 34의 (A)).

[0482] 절연체(2902a) 및 반도체(2901a)가 반도체 및 절연체의 필요 없는 부분의 제거에 의하여 얻어지는 예를 본 실시 형태에서 설명하였지만, 필요 없는 부분을 반드시 제거할 필요는 없다.

[0483] 반도체(2901a)는 실시형태 2에서 설명한 반도체(113)와 비슷한 재료 및 퇴적 방법을 사용하여 형성될 수 있다. 또한 반도체(2901a)는 게이트 절연막의 일부로서 기능하여도 좋다.

[0484] 다음에, 배리어막(2904)을 제공한다. 배리어막(2904)은 실시형태 2에서 설명한 배리어막(103)과 비슷한 재료 및 퇴적 방법을 사용하여 형성될 수 있다(도 34의 (B)).

[0485] 이와 같이 하여, 트랜지스터를 포함하는 스택(10)의 일부를 형성한다.

[0486] 또한 본 실시형태의 일부 또는 전체는 또 다른 실시형태의 일부 또는 전체와 자유로이 조합되거나, 적용되거나, 또는 치환될 수 있다.

[0487] (실시형태 13)

[0488] 도 35는 본 발명의 일 형태의 반도체 장치의 예를 도시한 것이다. 본 실시형태에서, 도 2에 도시된 적층 구조의 일 형태를 설명한다. 단결정 실리콘 반도체는 스택(20)으로서 사용되고, 스택(10)은 스택(20) 위에 적층되는 예를 본 실시형태에서 설명한다.

[0489] 반도체 장치는 트랜지스터(3600) 및 트랜지스터(3500)를 포함한다. 트랜지스터(3500)는 트랜지스터(3600) 위에 제공되고, 배리어막은 트랜지스터(3500)의 반도체막과 트랜지스터(3600) 사이에 제공된다.

[0490] 트랜지스터(3600)는 반도체 기판(3010)의 일부로 형성되는 반도체(3011), 절연체(3012), 전도체(3013), 저저항 영역(3014), 및 저저항 영역(3015)을 포함한다. 절연체(3012)는 트랜지스터의 게이트 절연막으로서 기능하는 영역을 포함한다. 저저항 영역(3014) 및 저저항 영역(3015)은 소스 영역 및 드레인 영역으로서 기능하는 영역을 포함한다.

[0491] 트랜지스터(3600)는 p채널 트랜지스터 또는 n채널 트랜지스터이어도 좋고, 회로 구성 또는 구동 방법에 따라 적절한 트랜지스터가 사용될 수 있다.

[0492] 채널이 형성되는 반도체(3011)의 영역 또는 이 영역의 근방, 저저항 영역(3014), 저저항 영역(3015) 등이 실시 형태 4에서 설명한 반도체(712), 저저항 영역(713a), 및 저저항 영역(713b)과 비슷한 재료 및 형성 방법을 사용하여 형성될 수 있다.

[0493] 여기서, 트랜지스터(3600)를 포함하는 구조는 도 2에서의 스택(20)에 상당한다.

[0494] 여기서, 도 8에 도시된 트랜지스터(180)는 트랜지스터(3600) 대신에 사용되어도 좋다.

[0495] 절연체(3016), 절연체(3017), 절연체(3018), 및 절연체(3019)는 전도체(3013)를 덮도록 이 차례로 적층된다. 절연체(3016)는 실시형태 4에서 설명한 절연체(721)와 비슷한 재료 및 형성 방법을 사용하여 형성될 수 있다. 절연체(3017)는 실시형태 4에서 설명한 절연체(722)와 비슷한 재료 및 형성 방법을 사용하여 형성될 수 있다. 절연체(3018)는 실시형태 4에서 설명한 절연체(723)와 비슷한 재료 및 형성 방법을 사용하여 형성될 수 있다. 절연체(3019)는 실시형태 4에서 설명한 절연체(724)와 비슷한 재료 및 형성 방법을 사용하여 형성될 수 있다.

[0496] 저저항 영역(3014), 저저항 영역(3015) 등과 전기적으로 접속되는 플러그(3020), 플러그(3021) 등이 절연체(3016), 절연체(3017), 절연체(3018), 및 절연체(3019)에 매립되어도 좋다. 전도체(3013)에 전기적으로 접속되는 플러그를 필요에 따라 형성하여도 좋다.

[0497] 배선(3022), 배선(3023) 등을 절연체(3019) 위에 제공한다.

[0498] 배선(3022)은 플러그(3020)에 전기적으로 접속된다. 배선(3023)은 플러그(3021)에 전기적으로 접속된다.

[0499] 실시형태 4에 설명된 배선(731), 배선(732), 및 배선(733)과 비슷한 재료 및 형성 방법을 배선(3022) 및 배선(3023)에 사용할 수 있다.

[0500] 절연체(3024)를 배선(3022) 및 배선(3023) 위에 제공한다.

- [0501] 배선(3022), 배선(3023) 등을 이하의 방법으로 형성하여도 좋다: 절연체(3024)를 절연체(3019) 위에 형성하고, 개구 또는 홈을 절연체(3024)에 형성하고, 전도체를 퇴적하고 CMP 처리 등을 수행하고, 절연체(3024)에 형성되는 개구 또는 홈에 남는 전도체를 배선(3022) 및 배선(3023)으로서 사용한다.
- [0502] 듀얼 다마신법 등이 플러그(3020), 플러그(3021), 배선(3022), 배선(3023) 등을 형성하기 위하여 사용되어도 좋다.
- [0503] 스택(10)을 스택(20) 위에 형성한다. 스택(10)은 트랜지스터(3500)를 포함한다. 도 34의 (B) 등의 구조는 스택(10)의 일부 또는 모두의 예로서 사용될 수 있다.
- [0504] 본 실시형태에서, 도 34의 (B)에 도시된 스택은 스택(10)의 일부에 적용된다. 절연체(3025)는 배리어막(2904) 위에 제공된다.
- [0505] 전도체들(2701a, 2701b, 및 2701c)에 전기적으로 접속되는 플러그(3026), 플러그(3027), 및 플러그(3028)는 배리어막(2904) 및 절연체(3025)에 제공된다.
- [0506] 플러그(3026), 플러그(3027), 및 플러그(3028)에 전기적으로 접속되는 배선(3029), 배선(3030), 및 배선(3031)은 절연체(3025) 위에 제공된다.
- [0507] 트랜지스터(3500)를 포함하는 스택이 트랜지스터(3600)를 포함하는 스택 위에 제공되기 때문에, 본 발명의 일 형태의 반도체 장치의 면적을 작게 할 수 있다. 또한 트랜지스터 등의 반도체 소자의 접적도를 향상시킬 수 있다. 또한 트랜지스터(3600)와 트랜지스터(3500) 사이에 제공되는 배리어막은 하층으로부터 트랜지스터(3500) 층으로의 물 및 수소 등의 불순물의 확산을 억제할 수 있다.
- [0508] 본 실시형태에서 트랜지스터(3600)가 p채널 트랜지스터이고 트랜지스터(3500)가 n채널 트랜지스터일 때, CMOS 인버터 회로를 얻을 수 있다. 유닛 회로를 형성하는 트랜지스터가 적층되는 구조는 레이아웃의 자유도 및 접적도를 향상시킬 수 있다.
- [0509] 또한 본 실시형태의 일부 또는 전체는 또 다른 실시형태의 일부 또는 전체와 자유로이 조합되거나, 적용되거나, 또는 치환될 수 있다.
- [0510] (실시형태 14)
- [0511] 도 36은 본 발명의 일 형태의 반도체 장치의 예를 도시한 것이다. 본 실시형태에서, 도 2에 도시된 적층 구조의 일 형태를 설명한다. 단결정 실리콘 반도체는 스택(20)의 일부로서 사용되고, 스택(10)은 스택(20) 위에 적층되는 예를 본 실시형태에서 설명한다.
- [0512] 실시형태 13에서 설명한 스택(20)과 비슷한 스택을 스택(20)으로서 사용할 수 있다.
- [0513] 스택(10)이 스택(20) 위에 형성된다. 스택(10)은 트랜지스터(3101)를 포함한다.
- [0514] 본 실시형태에서, 일부가 변경된 도 34의 (B)의 스택이 스택(10)의 일부로서 사용되는 예를 설명한다. 구체적으로, 도 34의 (B)에서의 전도체들(2701a, 2701b, 및 2701c)이 없는 구조가 사용된다.
- [0515] 절연체(3025)는 배리어막(2904) 위에 제공된다. 배선(3022)에 전기적으로 접속되는 플러그(3126) 및 배선(3023)에 전기적으로 접속되는 플러그(3128)를 배리어막(2904) 및 절연체(3025)에 형성한다. 또한 전도체(2605d)에 전기적으로 접속되는 플러그(3127)를 형성한다.
- [0516] 플러그(3126), 플러그(3127), 및 플러그(3128)에 전기적으로 접속되는 배선(3129), 배선(3130), 및 배선(3131)은 절연체(3025) 위에 제공된다.
- [0517] 트랜지스터(3101)를 포함하는 스택이 트랜지스터(3600)를 포함하는 스택 위에 제공되기 때문에, 본 발명의 일 형태의 반도체 장치의 면적을 작게 할 수 있다. 또한 트랜지스터 등의 반도체 소자의 접적도를 향상시킬 수 있다. 또한 트랜지스터(3600)와 트랜지스터(3101) 사이에 제공되는 배리어막은 하층으로부터 트랜지스터(3101) 층으로의 물 및 수소 등의 불순물의 확산을 억제할 수 있다.
- [0518] 본 실시형태에서 트랜지스터(3600)가 p채널 트랜지스터이고 트랜지스터(3101)가 n채널 트랜지스터일 때, CMOS 인버터 회로를 얻을 수 있다. 유닛 회로를 형성하는 트랜지스터가 적층되는 구조에 의하여 레이아웃의 자유도 및 접적도를 향상시킬 수 있다.
- [0519] 또한 본 실시형태의 일부 또는 전체는 또 다른 실시형태의 일부 또는 전체와 자유로이 조합되거나, 적용되거나,

또는 치환될 수 있다.

[0520] (실시형태 15)

[0521] 도 37은 본 발명의 일 형태의 반도체 장치의 예를 도시한 것이다. 본 실시형태에서, 도 2에 도시된 적층 구조의 일 형태를 설명한다. 본 실시형태에서, 단결정 실리콘 반도체는 스택(20)으로서 사용되고, 스택(10)은 스택(20) 위에 적층되는 예를 설명한다.

[0522] 실시형태 13에서 설명한 스택(20)과 비슷한 스택을 스택(20)으로서 사용할 수 있다.

[0523] 스택(10)이 스택(20) 위에 형성된다. 스택(10)은 트랜지스터(3201)를 포함한다.

[0524] 본 실시형태에서, 일부가 변경된 도 34의 (B)의 스택이 스택(10)의 일부로서 사용되는 예를 설명한다. 구체적으로, 이하의 방법으로 형성되는 구조를 사용한다: 배리어막(2601)을 형성하고; 배선(3022)에 전기적으로 접속되는 플러그(3232) 및 배선(3233), 및 배선(3023)에 전기적으로 접속되는 플러그(3134) 및 배선(3235)을 형성하지만, 도 34의 (B)에서의 전도체들(2701a, 2701b, 및 2701c)은 형성되지 않는다.

[0525] 절연체(3225)는 배리어막(2904) 위에 제공된다. 배선(3233)에 전기적으로 접속되는 플러그(3226) 및 배선(3235)에 전기적으로 접속되는 플러그(3228)가 배리어막(2904) 및 절연체(3225)에 형성된다. 또한 전도체(2605d)에 전기적으로 접속되는 플러그(3227)를 형성한다.

[0526] 플러그(3226), 플러그(3227), 및 플러그(3228)에 전기적으로 접속되는 배선(3229), 배선(3230), 및 배선(3231)은 절연체(3225) 위에 제공된다.

[0527] 트랜지스터(3201)를 포함하는 스택이 트랜지스터(3600)를 포함하는 스택 위에 제공되기 때문에, 본 발명의 일 형태의 반도체 장치의 면적을 작게 할 수 있다. 또한 트랜지스터 등의 반도체 소자의 접속도를 향상시킬 수 있다. 또한 트랜지스터(3600)와 트랜지스터(3201) 사이에 제공되는 배리어막은 하층으로부터 트랜지스터(3201) 층으로의 물 및 수소 등의 불순물의 확산을 억제할 수 있다.

[0528] 본 실시형태에서 트랜지스터(3600)가 p채널 트랜지스터이고 트랜지스터(3201)가 n채널 트랜지스터일 때, CMOS 인버터 회로를 얻을 수 있다. 유닛 회로를 형성하는 트랜지스터가 적층되는 구조에 의하여 레이아웃의 자유도 및 접속도를 향상시킬 수 있다.

[0529] 또한 본 실시형태의 일부 또는 전체는 또 다른 실시형태의 일부 또는 전체와 자유로이 조합되거나, 적용되거나, 또는 치환될 수 있다.

부호의 설명


[0530] 10: 스택, 20: 스택, 30: 스택, 100: 트랜지스터, 101: 절연체, 102: 절연체, 103: 배리어막, 104: 전도체, 104a: 전도체, 105: 배리어막, 105a: 배리어막, 106: 절연체, 107: 반도체, 107a: 반도체, 108: 반도체, 108a: 반도체, 109: 전도체, 109a: 전도체, 109b: 전도체, 109c: 전도체, 110: 개구, 111: 전도체, 111a: 전도체, 111b: 전도체, 111c: 전도체, 112: 전도체, 112a: 전도체, 112b: 전도체, 113: 반도체, 114: 절연체, 115: 전도체, 116: 배리어막, 120a: 플러그, 120b: 플러그, 130: 커뮤니케이션부, 180: 트랜지스터, 200: 트랜지스터, 708: 절연체, 711: 반도체 기판, 712: 반도체, 713a: 저저항 영역, 713b: 저저항 영역, 714: 게이트 절연막, 715: 게이트 전극, 721: 절연체, 722: 절연체, 723: 절연체, 724: 절연체, 725: 절연체, 726: 절연체, 727: 절연체, 728: 절연체, 729: 절연체, 730: 절연체, 731: 배선, 732: 배선, 733: 배선, 741: 절연체, 742: 절연체, 743: 절연체, 744: 절연체, 751: 배선, 752: 배선, 753: 배선, 754: 배선, 755: 배선, 756: 배선, 757: 배선, 758: 배선, 759: 배선, 761: 플러그, 762: 플러그, 763: 플러그, 764: 플러그, 765: 플러그, 766: 플러그, 767: 플러그, 768: 플러그, 769: 플러그, 770: 플러그, 771: 플러그, 772: 플러그, 773: 플러그, 781: 전극, 782: 절연체, 783: 전극, 800: RF 장치, 801: 통신 장치, 802: 안테나, 803: 무선 신호, 804: 안테나, 805: 정류 회로, 806: 정전압 회로, 807: 복조 회로, 808: 변조 회로, 809: 논리 회로, 810: 기억 회로, 811: ROM, 812: 반도체, 814: 게이트 절연막, 815: 게이트 전극, 901: 하우징, 902: 하우징, 903: 표시부, 904: 표시부, 905: 마이크로폰, 906: 스피커, 907: 조작 키, 908: 스타일러스, 911: 하우징, 912: 하우징, 913: 표시부, 914: 표시부, 915: 연결부, 916: 조작 키, 921: 하우징, 922: 표시부, 923: 키보드, 924: 포인팅 디바이스, 931: 하우징, 932: 냉장설용 도어, 933: 냉동설용 도어, 941: 하우징, 942: 하우징, 943: 표시부, 944: 조작 키, 945: 렌즈, 946: 연결부, 951: 차체, 952: 차륜, 953: 대시보드, 954: 라이트, 1189: ROM 인터페이스, 1190: 기관, 1191: ALU, 1192: ALU 컨트롤러, 1193: 인스트럭션 디코더, 1194: 인터럽트 컨트롤러, 1195: 타이밍 컨트롤러,

1196: 레지스터, 1197: 레지스터 컨트롤러, 1198: 버스 인터페이스, 1199: ROM, 1200: 기억 소자, 1201: 회로, 1202: 회로, 1203: 스위치, 1204: 스위치, 1206: 논리 소자, 1207: 커패시터, 1208: 커패시터, 1209: 트랜지스터, 1210: 트랜지스터, 1213: 트랜지스터, 1214: 트랜지스터, 1220: 회로, 1700: 트랜지스터, 1701: 트랜지스터, 2100: 기판, 2101: 화소부, 2102: 주사선 구동 회로, 2103: 주사선 구동 회로, 2104: 신호선 구동 회로, 2110: 용량 배선, 2112: 게이트 배선, 2113: 게이트 배선, 2114: 드레인 전극층, 2116: 트랜지스터, 2117: 트랜지스터, 2118: 액정 소자, 2119: 액정 소자, 2120: 화소, 2121: 스위칭 트랜지스터, 2122: 구동 트랜지스터, 2123: 커패시터, 2124: 발광 소자, 2125: 신호선, 2126: 주사선, 2127: 전원선, 2128: 공통 전극, 2402: 절연체, 2501: 절연체, 2502: 절연체, 2503: 배리어막, 2504: 전도체, 2504a: 전도체, 2601: 배리어막, 2602: 절연체, 2603: 반도체, 2604: 반도체, 2605: 전도체, 2605a: 전도체, 2605b: 전도체, 2605c: 전도체, 2605d: 전도체, 2606: 절연체, 2607a: 개구, 2607b: 개구, 2701: 전도체, 2701a: 전도체, 2701b: 전도체, 2701c: 전도체, 2901a: 반도체, 2902a: 절연체, 2903a: 전도체, 2904: 배리어막, 3001: 배선, 3002: 배선, 3003: 배선, 3004: 배선, 3005: 배선, 3010: 반도체 기판, 3011: 반도체, 3012: 절연체, 3013: 전도체, 3014: 저저항 영역, 3015: 저저항 영역, 3016: 절연체, 3017: 절연체, 3018: 절연체, 3019: 절연체, 3020: 플러그, 3021: 플러그, 3022: 배선, 3023: 배선, 3024: 절연체, 3025: 절연체, 3026: 플러그, 3027: 플러그, 3028: 플러그, 3029: 배선, 3030: 배선, 3031: 배선, 3101: 트랜지스터, 3126: 플러그, 3127: 플러그, 3128: 플러그, 3129: 배선, 3130: 배선, 3131: 배선, 3134: 플러그, 3200: 트랜지스터, 3201: 트랜지스터, 3225: 절연체, 3226: 플러그, 3227: 플러그, 3228: 플러그, 3229: 배선, 3230: 배선, 3231: 배선, 3232: 플러그, 3233: 배선, 3235: 배선, 3300: 트랜지스터, 3400: 커패시터, 3500: 트랜지스터, 3600: 트랜지스터, 4000: RF 장치, 5100: 펠릿, 5100a: 펠릿, 5100b: 펠릿, 5101: 이온, 5102: 산화 아연층, 5103: 입자, 5105a: 펠릿, 5105a1: 영역, 5105a2: 펠릿, 5105b: 펠릿, 5105c: 펠릿, 5105d: 펠릿, 5105d1: 영역, 5105e: 펠릿, 5120: 기판, 5130: 타깃, 5161: 영역.


본 출원은 2013년 12월 26일에 일본 특허청에 출원된 일련 번호 2013-269701의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

도면

도면1




도면2



도면3


(A)




(B)



(C)




(D)




도면4


(A)




(B)



(C)




(D)




도면5


(A)



(B)




(C)




도면6


(A)




(B)




(C)



도면7




도면8




도면9


(A)



(B)




(C)




도면10


(A)



(B)




(C)




도면11


(A)



(B)




(C)




도면12


(A)



(B)




(C)




도면13


(A)



(B)




(C)




도면14


(A)




(B)



(C)




(D)




도면15


(A)




(B)




(C)




(D)



도면16




도면17



샘플 표면에 평행한 방향으로의
전자빔 입사


샘플 표면에 수직인 방향으로의
전자빔 입사

도면18




도면19

(A)




(B)



도면20


(A)



(B)




(C)




도면21


(A)




(B)



(C)




(D)




도면22


(A)




(B)




(C)




(D)




도면23



도면24




도면25




도면26


(A)




(B)



(C)




도면27




도면28


(A)




(B)



(C)




(D)



(E)




(F)




도면29


(A)




(B)




도면30



도면31




도면32




(A)

(B)


도면33




도면34



도면35



도면36



도면37

