

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2014 年 12 月 24 日(24.12.2014)




(10) 国際公開番号
WO 2014/203473 A1

- (51) 国際特許分類:
H03F 3/45 (2006.01)
- (21) 国際出願番号: PCT/JP2014/002919
- (22) 国際出願日: 2014 年 6 月 3 日(03.06.2014)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2013-126584 2013 年 6 月 17 日(17.06.2013) JP
- (71) 出願人: 株式会社デンソー(DENSO CORPORATION) [JP/JP]; 〒4488661 愛知県刈谷市昭和町 1 丁目 1 番地 Aichi (JP).
- (72) 発明者: 佐藤 隼人(SATOU, Hayato); 〒4488661 愛知県刈谷市昭和町 1 丁目 1 番地株式会社デンソー内 Aichi (JP).
- (74) 代理人: 金 順姫(KIN, Junhi); 〒4600003 愛知県名古屋市中区錦 2 丁目 1 3 番 1 9 号 瀧定ビル 6 階 Aichi (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

[続葉有]

(54) Title: DIFFERENTIAL AMPLIFIER

(54) 発明の名称: 差動増幅器



20 Active load
23 Output amplification circuit
AA Sensor signal

(57) Abstract: This differential amplifier is provided with capacitors (21, 22) between a power-supply line (14) and the collectors of transistors (15, 16), bringing the impedances between said power-supply line (14) and the collectors of the respective transistors (15, 16) to equilibrium values close to each other. This makes it such that if noise enters the power-supply line (14), the amplitudes of the noise applied to the collectors of the respective transistors (15, 16) are approximately equal, as are base-emitter voltages due to parasitic capacitance. As a result, DC shift current flowing due to the non-linear characteristics of the transistors (15, 16) is cancelled out, minimizing DC shift in the output voltage (Vo).

(57) 要約: 作動増幅器において、トランジスタ (15、16) の各コレクタと電源線 (14) との間にキャパシタ (21、22) を備えることにより、トランジスタ (15、16) の各コレクタと電源線 (14) との間のインピーダンスを互いに接近した値にして平衡させる。電源線 (14) にノイズが侵入したとき、トランジスタ (15、16) のコレクタに加わるノイズの振幅がほぼ等しくなり、寄生容量を介したベース・エミッタ間電圧もほぼ等しくなる。その結果、トランジスタ (15、16) の非線形特性により流れる直流変位電流が相殺されて、出力電圧 Vo の直流変位が抑制される。

WO 2014/203473 A1



添付公開書類:

— 国際調査報告 (条約第 21 条(3))

明 細 書

発明の名称：差動増幅器

関連出願の相互参照

[0001] 本開示は、2013年6月17日に出願された日本出願番号2013-126584号に基づくもので、ここにその記載内容を援用する。

技術分野

[0002] 本開示は、差動対と出力増幅回路とを備えた差動増幅器に関する。

背景技術

[0003] 車両に搭載された電子制御装置は、センサに対し電源線を通して電源電圧を供給するとともに、センサから信号線を通して伝送されてくるセンサ信号を入力する。電子制御装置が備える差動増幅器は、微小なセンサ信号を増幅してA/D変換器に出力する。電源線および信号線には誘導ノイズが侵入しやすい。そこで、差動増幅器のイミューニティ対策として、例えば高電位側電源線および差動増幅器の入力部に抵抗とキャパシタからなるフィルタが付加される(特許文献1)。この構成は、高電位側電源端子および信号入力端子を介したノイズの侵入に対して有効である。

先行技術文献

特許文献

[0004] 特許文献1：特開2003-110367号公報

発明の概要

[0005] 上述したフィルタは、能動負荷が接続される低電位側電源線（グラウンド線）を介したノイズの侵入に対しては機能しない。実際のノイズ試験で、グラウンド線にノイズを注入したところ、差動増幅器の出力電圧に直流変位が発生した。この現象は、差動対の片側ノードから出力増幅回路に信号を取り出す構成で顕著になる。

[0006] 本開示は上記事情に鑑みてなされたもので、その目的は、能動負荷が接続される側の電源線を介してノイズが侵入したときの出力電圧の直流変位を抑

制可能な差動増幅器を提供することにある。

[0007] 本開示の第一の態様によれば、差動増幅器は、差動対を構成する第1、第2差動入力トランジスタ、定電流回路、能動負荷および出力増幅回路に加え、第1キャパシタと第2キャパシタのうち少なくとも一方のキャパシタを備えている。差動増幅器は、第1電源線と第2電源線との間に与えられる電源電圧により動作する。

[0008] 第1、第2差動入力トランジスタは、制御端子(ベース、ゲート)と第1通電端子(エミッタ、ソース)との間に差動信号が入力され、第1通電端子が互いに接続されている。定電流回路は、第1電源線と第1、第2差動入力トランジスタの第1通電端子との間に設けられている。能動負荷は、第1、第2差動入力トランジスタの第2通電端子(コレクタ、ドレイン)と第2電源線との間に設けられている。出力増幅回路は、能動負荷に生じる電圧を増幅して出力する。

[0009] 第1、第2キャパシタを備えない構成では、第2電源線を介して交流ノイズが侵入すると、差動増幅器の出力電圧に直流変位が発生する。この原因は、以下の作用によるものと考えられる。第1、第2差動入力トランジスタの第2通電端子と第2電源線との間のノイズの周波数範囲におけるインピーダンスは、能動負荷および出力増幅回路の構成に応じて互いに異なる(不平衡)。

[0010] インピーダンスが不平衡であると、第2電源線にノイズが侵入したときに、第1、第2差動入力トランジスタの第2通電端子に加わるノイズの振幅に差が生じる。この振幅差は、第1、第2差動入力トランジスタの寄生容量を通して、制御端子と第1通電端子との間の制御電圧の振幅差となって現れるので、ノイズにより第1、第2差動入力トランジスタに流れる電流に差が生じる。

[0011] さらに、第1、第2差動入力トランジスタの制御電圧と電流との関係は、線形な関係ではなく、トランジスタ素子の静特性から定まる非線形性を有している。このため、制御端子と第1通電端子との間に交流ノイズが印加され

ると、そのときの動作点に対し差動入力トランジスタに流れる電流の増加幅と減少幅とが相違する。その結果、差動入力トランジスタに流れる電流の直流分（平均値）が変位する。

[0012] 第1、第2差動入力トランジスタに印加される交流ノイズの振幅が等しいときには、上記直流変位電流は相殺される。しかし、印加される交流ノイズに振幅差があると、第1、第2差動入力トランジスタに上記直流変位電流の差分電流が流れ、出力増幅回路を介して出力電圧に直流変位を発生させる。

[0013] そこで、上記構成では、第1差動入力トランジスタの第2通電端子と第2電源線との間に接続される第1キャパシタおよび第2差動入力トランジスタの第2通電端子と第2電源線との間に接続される第2キャパシタのうち少なくとも一方のキャパシタを備えている。これにより、第1差動入力トランジスタの第2通電端子と第2電源線との間のインピーダンスと、第2差動入力トランジスタの第2通電端子と第2電源線との間のインピーダンスとを、互いに接近した値としている。

[0014] この場合の第1キャパシタおよび／または第2キャパシタの容量値は、第2電源線に侵入するノイズの周波数範囲において、当該ノイズによる出力増幅回路の出力電圧の直流変位が抑制されるように設定されている。この構成によれば、第2電源線にノイズが侵入したときの出力電圧の直流変位を抑制できる。

[0015] さらに、差動増幅器の出力端子から侵入したノイズが、位相補償キャパシタ等を介して出力増幅回路の入力側に印加されたときも、出力増幅回路が有する非線形性により、出力電圧に直流変位を発生させる。差動対のうち出力増幅回路が接続される側に上記第1または第2キャパシタが接続される構成では、そのキャパシタが、差動増幅器の出力端子から侵入するノイズを第2電源線にバイパスさせる。そのため、出力端子からノイズが侵入したときの出力電圧変動も抑制できる。

[0016] 本開示の第二の態様によれば、第1、第2差動入力トランジスタの第2通電端子と第2電源線との間のインピーダンスが、第2電源線に侵入するノイ

ズの周波数に対応して予め定められた周波数範囲において所定の平衡度を満たすように、第1キャパシタおよび／または第2キャパシタの容量値が設定されている。これにより、当該予め定められた周波数範囲において平衡度が改善され、第1、第2差動入力トランジスタに生じる直流変位電流が相殺される。その結果、第2電源線にノイズが侵入したときの出力電圧の直流変位を抑制できる。

[0017] 本開示の第三の態様によれば、第1、第2キャパシタの容量値は互いに等しく設定されている。このような第1、第2キャパシタを設けると、第1、第2差動入力トランジスタの第2通電端子と第2電源線との間のインピーダンスの平衡度が改善される。この効果は、ノイズの周波数範囲において、第1、第2差動入力トランジスタの第2通電端子と第2電源線との間のインピーダンスに比べ、付加する第1、第2キャパシタのインピーダンスが小さいほど高くなる。

[0018] 本開示の第四の態様によれば、第1、第2差動入力トランジスタの第2通電端子と第2電源線との間のインピーダンスが互いに等しくなるように、第1キャパシタおよび／または第2キャパシタの容量値が設定されている。この構成によれば、第1、第2差動入力トランジスタに印加される交流ノイズの振幅が等しくなるので、直流変位電流が相殺されて出力電圧の直流変位を防止できる。

図面の簡単な説明

[0019] 本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。図面において、

[図1]一実施形態を示す差動増幅器の概略構成図

[図2]差動増幅器の回路図

[図3]電子制御装置とセンサ装置の概略構成図

[図4]トランジスタの $V_{BE}-I_c$ 特性を示す図

[図5]ノイズ源からトランジスタのベース端子、エミッタ端子への伝搬特性を

示す図

発明を実施するための形態

- [0020] 本開示に係る差動増幅器を、車両の電子制御装置に搭載された半導体集積回路装置（ＩＣ）に適用した一実施形態について図面を参照しながら説明する。電子制御装置１は、図３に示すようにセンサ装置（ここでは圧力センサ２）に対し電源線３、４を介して電源電圧 V_{cc} を供給し、圧力センサ２から信号線５、６を介して差動形式のセンサ信号を入力する。電源線３、４および信号線５、６は、車両内に配設されるワイヤハーネスである。
- [0021] 圧力センサ２は、基板に組み立てられ、或いはモジュール化されている。圧力センサ２は、ダイアフラム上にホイートストンブリッジを構成するように形成されたピエゾ抵抗素子７ａ～７ｄを備えている。バイアス回路８は、ホイートストンブリッジの端子７ｐ、７ｑを介して一定の駆動電流を流す。これにより、端子７ｒ、７ｓ間に圧力に応じた電圧が生じる。バッファ回路９は、そのセンサ信号を差動形式で信号線５、６に出力する。
- [0022] 電子制御装置１は、ＩＣ１０を備えている。ＩＣ１０は、上記差動信号形式のセンサ信号を増幅する差動増幅器１１と、増幅されたセンサ信号をＡ／Ｄ変換するＡ／Ｄ変換器１２を備えている。ＩＣ１０に形成された各回路は、ＩＣ内部に配された第１電源線１３と第２電源線１４を介して与えられる電源電圧 V_{cc} により動作する。電源線１３、１４は、上述した電源線３、４と接続されている。
- [0023] 図１および図２に示すように、差動増幅器１１は、差動対を構成するＰＮＰ形の第１、第２差動入力トランジスタ１５、１６を備えている。トランジスタ１５、１６のベース、エミッタ、コレクタは、それぞれ制御端子、第１通電端子、第２通電端子に相当する。電源線１３とトランジスタ１５、１６のエミッタとの間には、定電流回路１７が共通に設けられている。
- [0024] トランジスタ１５、１６のコレクタと電源線１４との間には、ＮＰＮ形のトランジスタ１８、１９からなる能動負荷２０が設けられている。トランジスタ１８、１９のエミッタは、電源線１４に接続されている。トランジスタ

18、19のコレクタは、それぞれトランジスタ15、16のコレクタ（ノードNa、Nb）に接続されている。トランジスタ18のベースとコレクタは接続されている。

[0025] トランジスタ15、16のコレクタと電源線14との間には、それぞれ第1、第2キャパシタ21、22が設けられている。ノードNbは差動対の出力ノードである。出力増幅回路23は、能動負荷20に生じるノードNbの電圧を増幅した電圧Voを出力する。出力増幅回路23は、電源線13と出力ノードNcとの間に接続された定電流回路24、出力ノードNcと電源線14との間に接続されたNPN形トランジスタ25、およびノードNb、Nc間に接続された位相補償用のキャパシタ26から構成されている。トランジスタ25のベースは、ノードNbに接続されている。

[0026] 次に、本実施形態の作用について図4および図5も参照しながら説明する。車両に配設された電源線3、4および信号線5、6からなるワイヤハーネスは、シールド等によってノイズ対策が施されている。しかし、外部からの誘導ノイズを完全に遮断することは難しい。ここでは、主として電源線4に交流ノイズ（以下、単にノイズと言う）が侵入する場合について説明する。

[0027] ノイズは、ワイヤハーネスを通してプリント基板内の電源線14に侵入する。本実施形態で問題となるノイズの周波数は、トランジスタ15、16の寄生容量CBCを通してノイズが伝搬する程度の高い周波数（一例として100MHz以上の周波数）である。本発明者が実施したノイズ試験の結果、キャパシタ21、22が付加されていない従来の差動増幅器では、電源線14にノイズが侵入すると、差動増幅器の出力電圧Voに直流変位が生じることが分かった。

[0028] そこで、本発明者は、回路解析および回路シミュレーションを行って、出力電圧Voに直流変位が生じる作用を以下のように解明した。すなわち、キャパシタ21、22が付加されていない従来の差動増幅器では、トランジスタ15、16の各コレクタ（ノードNa、Nb）と電源線14との間のノイズの周波数範囲におけるインピーダンスは互いに異なる（不平衡）。ラン

ジスタ 15 のコレクタには能動負荷 20 だけが接続されているが、トランジスタ 16 のコレクタには能動負荷 20 に加え、出力増幅回路 23 も接続されているからである。

[0029] トランジスタ 15、16 の各コレクタと電源線 14 との間のインピーダンスが不平衡であると、電源線 14 にノイズが侵入したときに、トランジスタ 15、16 のコレクタに加わるノイズの振幅に差が生じる。トランジスタ 15、16 のコレクタに伝搬されたノイズは、トランジスタ 15、16 のベース・コレクタ間の寄生容量 C_{BC} を介して、ベース・エミッタ間に印加される。つまり、コレクタ電位の振幅差は、ベース・エミッタ間電圧 V_{BE} の差となって現れる。

[0030] 一般に、トランジスタのベース・エミッタ間電圧 V_{BE} とコレクタ電流 I_c との関係は、図 4 に示すように指数関数特性を持つ非線形特性となる。動作点 M に対しベース・エミッタ間に正弦波状のノイズが加わると、動作点 M からのコレクタ電流 I_c の増加幅が、動作点 M からのコレクタ電流 I_c の減少幅よりも大きくなる。その結果、ノイズの侵入により、トランジスタのコレクタ電流の直流分（平均値）が ΔI だけ増加する。

[0031] トランジスタ 15、16 のベース・エミッタ間に加わるノイズの振幅が等しいときには、上記変位電流 ΔI は互いに打ち消しあう。しかし、上述したインピーダンスの不平衡によりベース・エミッタ間電圧 V_{BE} に差が生じると、トランジスタ 15、16 に直流変位電流の差分電流が流れる。その結果、見かけ上の動作点 M がずれて、ノード N b の電圧の直流分（平均値）も変位する。出力増幅回路 23 はこの変位電圧を増幅するので、出力電圧 V_o にも直流変位が生じる。

[0032] 図 2 に示す差動増幅器 11 からキャパシタ 21、22 を除いた従来構成では、トランジスタ 15、16 のコレクタと電源線 14 との間のインピーダンスをそれぞれ Z_p 、 Z_m とすれば、 $Z_p > Z_m$ の不平衡となっている。このため、ベース・エミッタ間に伝搬されるノイズ電圧は、トランジスタ 15 よりもトランジスタ 16 の方が大きくなる。その結果、動作点 M に対してトラ

ンジスタ 16 のコレクタ電流 I_c （直流分）が増加し、ノード N b の電圧が上昇し、出力電圧 V_o が低下する。

[0033] 差動増幅器 11 の出力端子から侵入したノイズが、キャパシタ 26 等を介して出力増幅回路 23 の入力側に印加されたときも、出力増幅回路 23 が有する非線形性により、出力電圧に直流変位を発生させる。

[0034] この解明した作用によれば、ノイズの周波数範囲において、トランジスタ 15、16 の各コレクタと電源線 14 との間のインピーダンスを互いに接近した値にして平衡させれば、出力電圧 V_o の直流変位を低減できることが分かる。そこで、差動増幅器 11 では、ノード N a、N b と電源線 14 との間にそれぞれキャパシタ 21、22 を備えることにより、両インピーダンスを平衡させている。

[0035] キャパシタ 21、22 の容量値をそれぞれ C_p 、 C_m とすれば、平衡条件は（1）式となる。左辺は、トランジスタ 15 のコレクタと電源線 14 との間のインピーダンスである。右辺は、トランジスタ 16 のコレクタと電源線 14 との間のインピーダンスである。両辺の値が完全に等しくない場合でも、両辺の値が互いに接近した値であれば、ノイズの周波数範囲においてノイズによる出力電圧 V_o の直流変位が抑制される。

[0036] [数1]

$$\left| \frac{1}{j\omega C_p} // Z_p(\omega) \right| \doteq \left| \frac{1}{j\omega C_m} // Z_m(\omega) \right| \quad \cdots (1)$$

[0037] トランジスタ 15、16 の各コレクタと電源線 14 との間のインピーダンスが、直流変位抑制効果が得られる平衡度（所定の平衡度）となるように、容量値 C_p 、 C_m は、以下に説明する第 1 から第 3 の何れかの方法により決定される。

[0038] [第 1 の方法]

出力電圧 V_o の直流変位の制限値から理論的に容量値 C_p 、 C_m を導出する。ここでは、出力電圧 V_o の直流変位電圧を ΔV_o 以下に制限することを要件とする。この要件を満たすためには、出力増幅回路 23 の入力電圧の直

流変位電圧を $\Delta V_o'$ 以下にし、トランジスタ16のコレクタ電流の直流変位を ΔI_o 以下に制限する必要がある。これら $\Delta V_o'$ 、 ΔI_o の値は、回路特性から導き出すことができる。

[0039] 電源線14にノイズが侵入したとき、トランジスタ16のコレクタ電流の直流変位電流 ΔI は、(2)式で表すことができる。

[0040] [数2]

$$\Delta I = \frac{1}{8} \cdot h_{fe} \cdot I_s \cdot \left(\frac{q}{kT} \right)^2 \cdot \exp \left(\frac{q}{kT} \cdot V_{bias} \right) \cdot \left| \left(\overline{S_{43} - S_{41}} \right)^2 - \left(\overline{S_{42} - S_{41}} \right)^2 \right| \cdot V_n^2 \quad \dots (2)$$

[0041] ここで、 V_{bias} はノイズが侵入していないときのトランジスタ16のベース・エミッタ間電圧を表し、 V_n はノイズの振幅を表す。 h_{fe} は電流増幅率、 I_s は飽和電流、 q は電子の電荷、 k はボルツマン定数、 T は絶対温度である。 S_{41} 、 S_{42} 、 S_{43} は、図5に示すように、電源線14からトランジスタ15、16のエミッタ端子、ベース端子への伝播特性を表すSパラメータである。

[0042] 所定の平衡度を満たすためには、(3)式を満たすように容量値 C_p 、 C_m を決定すればよい。

[0043] [数3]

$$\Delta I_o \geq \Delta I = \frac{1}{8} \cdot h_{fe} \cdot I_s \cdot \left(\frac{q}{kT} \right)^2 \cdot \exp \left(\frac{q}{kT} \cdot V_{bias} \right) \cdot \left| \left(\overline{S_{43} - S_{41}} \right)^2 - \left(\overline{S_{42} - S_{41}} \right)^2 \right| \cdot V_n^2 \quad \dots (3)$$

以下、(2)式の導出について説明する。トランジスタ16のベース・エミッタ間に、バイアス電圧 V_{bias} と(4)式で示すノイズ電圧 V_{noise2} が印加されるものとする。 v_2 は、ノイズの振幅である。

[0044] [数4]

$$V_{noise2} = v_2 \cdot \sin \omega t \quad \dots (4)$$

トランジスタ16のコレクタ電流 i_{c2} は、(5)式で表すことができる。

[0045]

[数5]

$$\begin{aligned}
i_{c2} &= h_{fe} \cdot i_{b2} \\
&= h_{fe} \cdot I_s \cdot \left\{ \exp \left[\frac{q}{kT} (V_{bias} + v_2 \cdot \sin \omega t) \right] - 1 \right\} \\
&\approx h_{fe} \cdot I_s \cdot \left\{ \exp \left(\frac{q}{kT} \cdot V_{bias} \right) \cdot \left[1 + \frac{q}{kT} \cdot v_2 \cdot \sin \omega t + \frac{1}{2!} \cdot \left(\frac{q}{kT} \cdot v_2 \right)^2 \cdot \sin^2 \omega t \right. \right. \\
&\quad \left. \left. + \frac{1}{3!} \cdot \left(\frac{q}{kT} \cdot v_2 \right)^3 \cdot \sin^3 \omega t \right] - 1 \right\} \quad \dots (5)
\end{aligned}$$

ここで、ノイズ電圧によって発生する直流変位量を求めるため、(5)式を積分すると(6)式が得られる。

[0046] [数6]

$$\begin{aligned}
\overline{i_{c2}} &= h_{fe} \cdot I_s \cdot \left\{ \exp \left(\frac{q}{kT} \cdot V_{bias} \right) - 1 \right\} + \\
&\quad h_{fe} \cdot I_s \cdot \frac{1}{2\pi} \cdot \int_{-\frac{\pi}{2}}^{\frac{\pi}{2}} \exp \left(\frac{q}{kT} \cdot V_{bias} \right) \cdot \left(\frac{q}{kT} \cdot v_2 \cdot \sin \omega t + \frac{1}{2!} \cdot \left(\frac{q}{kT} \cdot v_2 \right)^2 \cdot \sin^2 \omega t \right. \\
&\quad \left. + \frac{1}{3!} \cdot \left(\frac{q}{kT} \cdot v_2 \right)^3 \cdot \sin^3 \omega t \right) d\omega t \\
&= h_{fe} \cdot I_s \cdot \left\{ \exp \left(\frac{q}{kT} \cdot V_{bias} \right) - 1 \right\} + \frac{1}{8} \cdot h_{fe} \cdot I_s \cdot \left(\frac{qv_2}{kT} \right)^2 \cdot \exp \left(\frac{q}{kT} \cdot V_{bias} \right) \quad \dots (6)
\end{aligned}$$

同様に、トランジスタ15のベース・エミッタ間に、バイアス電圧 V_{bias} と(7)式で示すノイズ電圧 V_{noise1} が印加されるものとする。 v_1 は、ノイズの振幅である。

[0047] [数7]

$$V_{noise1} = v_1 \cdot \sin \omega t \quad \dots (7)$$

トランジスタ15のコレクタ電流 i_{c1} は、(8)式で表すことができる。

[0048]

[数8]

$$i_{c1} \approx h_{fe} \cdot I_s \cdot \left\{ \exp\left(\frac{q}{kT} \cdot V_{bias}\right) \cdot \left[1 + \frac{q}{kT} \cdot v_1 \cdot \sin \omega t + \frac{1}{2!} \cdot \left(\frac{q}{kT} \cdot v_1\right)^2 \cdot \sin^2 \omega t + \frac{1}{3!} \cdot \left(\frac{q}{kT} \cdot v_1\right)^3 \cdot \sin^3 \omega t \right] - 1 \right\} \cdots (8)$$

ここで、ノイズ電圧によって発生する直流変位量を求めるため、(8)式を積分すると(9)式が得られる。

[0049] [数9]

$$\overline{i_{c1}} = h_{fe} \cdot I_s \cdot \left\{ \exp\left(\frac{q}{kT} \cdot V_{bias}\right) - 1 \right\} + \frac{1}{8} \cdot h_{fe} \cdot I_s \cdot \left(\frac{qv_1}{kT}\right)^2 \cdot \exp\left(\frac{q}{kT} \cdot V_{bias}\right) \cdots (9)$$

トランジスタ15、16には、定電流回路17から一定の直流電流が供給される。従って、トランジスタ16に流れるコレクタ電流の直流変位電流 ΔI は、(10)式で示すようになる。

[0050] [数10]

$$\Delta I = \left| \overline{i_{c2}} - \overline{i_{c1}} \right| \\ = \frac{1}{8} \cdot h_{fe} \cdot I_s \cdot \left(\frac{q}{kT}\right)^2 \cdot \exp\left(\frac{q}{kT} \cdot V_{bias}\right) \cdot \left| v_2^2 - v_1^2 \right| \cdots (10)$$

次に、図5を用いて、トランジスタ15、16のベース・エミッタ間の電圧振幅を求める。なお、図5において、符号1はトランジスタ15、16のエミッタ端子を、符号2はトランジスタ15のベース端子を、符号3はトランジスタ16のベース端子を、符号4は電源線14を示す。ノイズ電圧を(11)式で定義する。

[0051] [数11]

$$v_n = V_n \cdot \sin \omega t \cdots (11)$$

トランジスタ15のベース・エミッタ間の電圧振幅は(12)式で表すことができる。

[0052]

[数12]

$$S_{42} \cdot v_n - S_{41} \cdot v_n = (S_{42} - S_{41}) \cdot v_n \quad \cdots (12)$$

この(12)式において振幅 v_1 を求めると(13)式で示すようになる。

[0053] [数13]

$$v_1 = \left(\overline{S_{42} - S_{41}} \right) \cdot V_n \quad \cdots (13)$$

同様に、トランジスタ16のベース・エミッタ間の電圧振幅を求めると(14)式で示すようになる。

[0054] [数14]

$$v_2 = \left(\overline{S_{43} - S_{41}} \right) \cdot V_n \quad \cdots (14)$$

(13)式、(14)式を(10)式に代入すると(2)式が得られる。

[0055] [第2の方法]

シミュレーションにより適切な容量値を探索し、決定する。すなわち、差動増幅器11において、電源線14に対してノイズを注入するシミュレーションを実施する。シミュレーションにおいて、差動増幅器11の出力電圧 V_o の直流変位電圧が所望の値以下になるように、キャパシタ21、22の容量値 C_p 、 C_m を変化させる。その結果、所定の平衡度が満たされたとき、差動増幅器11の出力電圧 V_o の直流変位電圧が所望の値以下になる。

[0056] [第3の方法]

(15)式、(16)式に示すように、トランジスタ15、16その他の素子の寄生容量を無視できる十分に大きい容量値 C_p 、 C_m を持つキャパシタ21、22を接続する。

[0057]

[数15]

$$\frac{1}{|j\omega C_p|} \ll |Z_p(\omega)| \quad \cdots (15)$$

$$\frac{1}{|j\omega C_m|} \ll |Z_m(\omega)| \quad \cdots (16)$$

その結果、トランジスタ15、16の各コレクタと電源線14との間のインピーダンスは、キャパシタ21、22のインピーダンス $1/(j\omega C_p)$ 、 $1/(j\omega C_m)$ が支配的になる。ここで、容量値 C_p 、 C_m を等しくすると、トランジスタ15、16の各コレクタと電源線14との間のインピーダンスの平衡度を改善でき、出力電圧 V_o の直流変位を抑制することができる。

[0058] この効果は、ノイズの周波数範囲において、トランジスタ15、16の各コレクタと電源線14との間のインピーダンス Z_p 、 Z_m (キャパシタ21、22のインピーダンスを除く) に比べ、キャパシタ21、22のインピーダンスが小さいほど高くなる。所定の平衡度が得られるように容量値 C_p 、 C_m を決定する。例えば、ノイズ周波数が100MHz以上の場合、トランジスタ15、16の寄生容量は数十fF程度であるため、容量値 C_p 、 C_m を十数pF程度に設定すればよい。

[0059] 以上説明したように、本実施形態の差動増幅器11は、トランジスタ15、16の各コレクタと電源線14との間にキャパシタ21、22を備えている。これにより、電源線14に侵入するノイズの周波数範囲において、トランジスタ15、16の各コレクタと電源線14との間のインピーダンスを互いに接近した値にして平衡させることができる。その結果、出力電圧 V_o に現れる直流変位を低減することができる。

[0060] 差動増幅器11の出力端子から侵入したノイズは、キャパシタ22を介して電源線14にバイパスされるので、出力増幅回路23のトランジスタ25のベース・エミッタ間に加わるノイズが低減する。これにより、出力端子か

らノイズが侵入した場合でも、トランジスタ 25 の非線形性による直流電流変位を抑制することができ、当該ノイズに対するイミュニティ耐量を高く維持することができる。

[0061] 以上、本開示の好適な実施形態について説明したが、本開示は上述した実施形態に限定されるものではなく、開示の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。

[0062] キャパシタ 21、22 の何れか一方だけを備えることにより、トランジスタ 15、16 の各コレクタと電源線 14 との間のインピーダンスを平衡させてもよい。

[0063] トランジスタ 15 のコレクタと電源線 14 との間のインピーダンスと、トランジスタ 16 のコレクタと電源線 14 との間のインピーダンスが互いに等しくなるように、キャパシタ 21、22 の容量値が設定されていることが好ましい。

[0064] キャパシタ 21、22 の容量値 C_p 、 C_m は、位相余裕が安定動作のために必要な規定値以上確保されるように決定することが好ましい。

[0065] バイポーラトランジスタに替えて MOS トランジスタなどの FET を用いた構成であってもよい。定電流回路 17、能動負荷 20 および出力増幅回路 23 の構成は、図示した構成に限られず、同様の作用を奏する限りにおいて種々に変更できる。第 1、第 2 差動入力トランジスタを NPN 形トランジスタ (FET であれば N チャネル型) で構成し、電源線 14 側に定電流回路 17 を配置し、電源線 13 側に能動負荷 20 を配置する構成としてもよい。この場合には、電源線 13 に侵入するノイズによる直流変位を防止できる。

請求の範囲

[請求項1]

制御端子、第1通電端子、第2通電端子をそれぞれ有し、前記制御端子と前記第1通電端子との間に差動信号が入力され、前記第1通電端子が互いに接続された第1、第2差動入力トランジスタ（15、16）と、

第1電源線（13）と前記第1、第2差動入力トランジスタの第1通電端子との間に設けられた定電流回路（17）と、

前記第1、第2差動入力トランジスタの第2通電端子と第2電源線（14）との間に設けられた能動負荷（20）と、

前記能動負荷に生じる電圧を増幅して出力する出力増幅回路（23）と、

前記第1差動入力トランジスタの第2通電端子と前記第2電源線との間に接続される第1キャパシタ（21）および前記第2差動入力トランジスタの第2通電端子と前記第2電源線との間に接続される第2キャパシタ（22）のうち少なくとも一方のキャパシタとを備え、

前記第1差動入力トランジスタの第2通電端子と前記第2電源線との間のインピーダンスおよび前記第2差動入力トランジスタの第2通電端子と前記第2電源線との間のインピーダンスが互いに接近した値になることにより、前記第2電源線に侵入するノイズの周波数範囲において当該ノイズによる前記出力増幅回路の出力電圧の直流変位が抑制されるように、前記少なくとも一方のキャパシタの容量値が設定されている差動増幅器。


[請求項2]


前記第1差動入力トランジスタの第2通電端子と前記第2電源線との間のインピーダンスおよび前記第2差動入力トランジスタの第2通電端子と前記第2電源線との間のインピーダンスが、前記第2電源線に侵入するノイズの周波数に対応して予め定められた周波数範囲において所定の平衡度を満たすように、前記少なくとも一方のキャパシタの容量値が設定されている請求項1記載の差動増幅器。

[請求項3] 前記第 1、第 2 キャパシタの容量値は互いに等しく設定されている請求項 1 または 2 記載の差動増幅器。


[請求項4] 前記第 1 差動入力トランジスタの第 2 通電端子と前記第 2 電源線との間のインピーダンスと、前記第 2 差動入力トランジスタの第 2 通電端子と前記第 2 電源線との間のインピーダンスが互いに等しくなるように、前記少なくとも一方のキャパシタの容量値が設定されている請求項 1 または 2 記載の差動増幅器。

[図1]







[図3]



[図4]



[図5]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/002919

A. CLASSIFICATION OF SUBJECT MATTER

H03F3/45(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H03F1/00-3/72

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2014
Kokai Jitsuyo Shinan Koho	1971-2014	Toroku Jitsuyo Shinan Koho	1994-2014

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2012-204860 A (Toshiba Corp.), 22 October 2012 (22.10.2012), entire text; all drawings & US 8503966 B2 & CN 102694527 A & TW 201242239 A	1-4
Y	JP 2008-306562 A (Asahi Kasei EMD Corp.), 18 December 2008 (18.12.2008), entire text; all drawings (Family: none)	1-4
Y	JP 06-260855 A (NEC IC Microcomputer Systems, Ltd.), 16 September 1994 (16.09.1994), paragraphs [0036] to [0046]; fig. 4 to 6 (Family: none)	1-4

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
13 August, 2014 (13.08.14)

Date of mailing of the international search report
09 September, 2014 (09.09.14)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/002919

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2009-171350 A (NSC Co., Ltd.), 30 July 2009 (30.07.2009), paragraphs [0013] to [0024]; fig. 1 to 2 & US 2009/0186592 A1	1-4
Y	WO 02/052737 A1 (Niigata Seimitsu Co., Ltd.), 04 July 2002 (04.07.2002), page 9, line 12 to page 11, line 21; fig. 4 & JP 4106267 B & US 2004/0109277 A1 & TW 513853 B	1-4
Y	JP 08-274259 A (Nissan Motor Co., Ltd.), 18 October 1996 (18.10.1996), paragraphs [0007] to [0010]; fig. 9 to 11 (Family: none)	1-4
Y	JP 2000-049546 A (Mitsubishi Electric Corp.), 18 February 2000 (18.02.2000), entire text; all drawings & US 6225863 B1	1-4
Y	JP 08-204468 A (Seiko Corp.), 09 August 1996 (09.08.1996), paragraphs [0006] to [0016]; fig. 1 to 2 (Family: none)	1-4

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H03F3/45(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H03F1/00-3/72

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2014年
日本国実用新案登録公報	1996-2014年
日本国登録実用新案公報	1994-2014年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	J P 2012-204860 A（株式会社東芝） 2012.10.22, 全文, 全図 & US 8503966 B2 & CN 102694527 A & TW 201242239 A	1-4
Y	J P 2008-306562 A（旭化成エレクトロニクス株式 会社）2008.12.18, 全文, 全図 (ファミリーなし)	1-4

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

13.08.2014

国際調査報告の発送日

09.09.2014

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

白井 孝治

5 X

8843

電話番号 03-3581-1101 内線 3596

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	J P 06-260855 A (日本電気アイシーマイコンシステム株式会社) 1994. 09. 16 第0036-0046段落, 図4-6 (ファミリーなし)	1-4
Y	J P 2009-171350 A (NSC株式会社) 2009. 07. 30, 第0013-0024段落, 図1-2 & US 2009/0186592 A1	1-4
Y	WO 02/052737 A1 (新潟精密株式会社) 2002. 07. 04, 第9頁第12行-第11頁第21行, 図4 & J P 4106267 B & US 2004/0109277 A1 & TW 513853 B	1-4
Y	J P 08-274259 A (日産自動車株式会社) 1996. 10. 18, 第0007-0010段落, 図9-11 (ファミリーなし)	1-4
Y	J P 2000-049546 A (三菱電機株式会社) 2000. 02. 18, 全文, 全図 & US 6225863 B1	1-4
Y	J P 08-204468 A (株式会社精工舎) 1996. 08. 09, 第0006-0016段落, 図1-2 (ファミリーなし)	1-4