公告本

I279978

發明專利說明書

（本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫）

※ 申請案號：93111752

※ 申請日期：93、4、22　　※IPC 分類：H03F3/45

壹、發明名稱：（中文/英文）

具中央控制偏移消除功能之高速串列鏈路接收器及方法

HIGH-SPEED SERIAL LINK RECEIVER WITH CENTRALLY CONTROLLED OFFSET CANCELLATION AND METHOD

貳、申 請 人：（共 1 人）

姓名或名稱：（中文/英文）

英特爾公司/INTEL CORPORATION

代表人：（中文/英文）

塞門　大衛/SIMON, DAVID

住居所或營業所地址：（中文/英文）

美國加州聖塔克萊拉市密遜大學道 2200 號

2200 Mission College Blvd., Santa Clara, CA 95052, USA

國　籍：（中文/英文）

美 國/USA

參、發明人：（共 2 人）

姓　名：（中文/英文）

1.魏芳欣/WEI, FANGXING

2.馬穆德　亞立夫/MAHMUD, ARIF

住居所地址：（中文/英文）

1.美國亞利桑那州吉伯特・東橡樹地街 1372 號

1372 East Oakland Street. Gilbert, AZ 85296, USA

2.美國亞利桑那州錢德勒・東雙子星廣場 784 號

784 East Gemini Place, Chandler, AZ 85249, USA

國　籍：（中文/英文）

1.加拿大/Canada

2.孟加拉/Bangladesh

肆、聲明事項：

☐ 主張專利法第二十二條第二項☐第一款或☐第二款規定之事實，其事實發生日期為：　年　月　日。

☑ 申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號　順序註記】

☑ 有主張專利法第二十七條第一項國際優先權：

1. 美　國；2003,05,22；10/444,310

☐ 無主張專利法第二十七條第一項國際優先權：

☐ 主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號　順序註記】

☐ 主張專利法第三十條生物材料：

☐ 須寄存生物材料者：

國內生物材料　【格式請依：寄存機構、日期、號碼　順序註記】

國外生物材料　【格式請依：寄存國家、機構、日期、號碼　順序註記】

☐ 不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

玖、發明說明：

【發明所屬之技術領域】

發明領域

本發明係屬於晶片上接收器或接收器系統，特別是為在用於接收高速差別信號之接收器中的偏移消除。

【先前技術】

發明背景

差別信號經常在電路板上之晶片與其他半導體裝置間的通訊被使用，原因在於其對雜訊以及其他因素的感受性被降低。隨著半導體裝置變得越有力，這些裝置間之通訊要求較高的資料率。進而言之，在降低這些逐漸有力的裝置之耗電的努力中，其可能欲使用尖峰差別較低的(如較小的差別信號)。接收較高資料率、較小的差別信號之問題為比較器中就算是輕微的電壓偏移也會變得較顯著，因而有害地影響接收器精確地接收這類信號的能力。

因而，其對通訊差別信號之改良的接收器與方法有一般的需求。其亦需要半導體裝置間在高速串列通訊鏈路上接收高速低電壓差別信號之接收器與方法。其也需要對允許接收較小差別信號之偏移消除的改良之接收器與方法。

【發明內容】

發明概要

一種高速串列鏈路接收器包括可變偏移比較器，具有中央控制偏移消除功能。該接收器包括一比較器級以接收一高速差別輸入信號。比較器級之比較器元件具有第一與

第二電流源以提供電流至對應的差別放大器半電路。一偏移消除控制器提供一偏移消除信號用於設定被該等電流源之一所提供之電流以至少部分地偏移在差別放大器半電路間之一輸出偏移。一接收器系統可包含數個接收器單元用於在高速串列鏈路上接收對應的數個頻道。一狀態機器可為該接收器單元之比較器元件循序地決定一偏移消除碼。

所附之申請專利範圍被導向本發明一些各種實施例。然而，其詳細的實施例在考慮相關附圖時呈現對本發明之實施例的更完整了解，其中在所有圖中類似的元件編號係指類似的項目，且：

第1圖顯示依照本發明之實施例的晶片對晶片通訊系統；

第2圖為依照本發明之實施例的接收器系統之方塊圖；

第3圖為依照本發明之實施例的接收器單元之一抽樣器級與一比較器級；

第4圖為依照本發明之實施例的比較器元件之簡化電路圖；

第5圖為依照本發明之實施例的抽樣器元件之簡化電路圖；

第6圖為依照本發明之實施例的接收器系統之方塊圖；

第7圖為依照本發明之實施例的偏移消除程序之流程圖；以及

第8圖顯示依照本發明之實施例的伺服器系統。

【實施方式】

較佳實施例之詳細說明

下列的描述與圖說明本發明之特定實施例，足以促成熟習本技藝者將之實作。其他的實施例可納入結構、邏輯、電氣的處理與其他變化。例子僅使可能的變形典型化。各別的元件與功能除非有明顯的要求外為選配的，且其操作順序可以變化。一些實施例的部位與特徵可被包括於其他者或取代之。本發明之實施例的領域包容申請專利範圍之完整範圍與這些申請專利範圍之所有現存的等值事項。

本發明之實施例提供在高速通訊鏈路上通訊之改良的接收器與方法，但本發明之領域不針對於此而受限。一釋例性之接收器可為高速串列鏈路接收器，其包括具有中央控制偏移消除功能之可變偏移比較器，但本發明之領域不針對於此而受限。

第1圖顯示依照本發明之實施例的晶片對晶片通訊系統。晶片對晶片通訊系統100包含電路板112，具有一片以上的晶片102與104被安裝於其上。通訊路徑110讓晶片102與104在其間通訊。晶片102與104可包括一個以上之接收器／發射器系統(Rx/Tx)106與108以促成差別信號在通訊路徑110上之通訊。系統100可為包括個人電腦、伺服器系統或其他型式之處理系統的幾乎任何多晶片系統之一部分。

在一實施例中，一晶片之一發射器可產生差別信號且可在一通訊路徑上傳輸該差別信號至另一晶片之接收器，但本發明之領域不針對於此而受限。在實施例中，很多頻道之資料可在晶片之接收器與發射器間被通訊，但本發明

之領域不針對於此而受限。

在實施例中，至少一些Rx/Tx 106之接收器可為高速串列鏈路接收器，且可包括一偏移消除與控制元件以降低比較器偏移之效應。比較器偏移可能為製造過程之結果。在實施例中，比較器元件之差別對間的電壓偏移可為30mV之程度，且該等差別信號例如可用小於87.5mV被分離。偏移消除之使用可協助允許接收器使用較低電壓位準之差別信號(如小於90mV)在通訊路徑110上更精確地接收較高頻率與／或資料率之通訊。該偏移消除信號可協助提高差別接收器之敏感度且使該差別接收器更適於高資料率之低差別搖擺作業。

在實施例中，一種高速串列鏈路接收器包括可變偏移比較器，具有中央控制偏移消除功能。該接收器包括一比較器級以接收一高速差別輸入信號。比較器級之比較器元件具有第一與第二電流源以提供電流至對應的差別放大器半電路。一偏移消除控制器提供一偏移消除信號用於設定被該等電流源之一所提供之電流以至少部分地偏移在差別放大器半電路間之一輸出偏移。

在其他實施例中，Rx/Tx 106之接收器部位可包括一接收器系統。該接收器系統可包含數個接收器單元用於在高速串列鏈路上接收對應的數個頻道。一狀態機器可為該接收器單元之比較器元件循序地決定一偏移消除碼。該狀態機器可使該等接收器單元之輸入短路、循序地選擇每一比較器元件、改變被所選擇之比較器元件的電流源產生之電

流、及在該所選擇之比較器元件的輸出有正反電路變化時閂住一多位元碼以設定被改變之電流源的電流。

晶片102與104可以幾乎是任何的半導體晶片，包括微處理器、記憶裝置、圖形裝置、個人數位助理(PDA)裝置、及可與其他裝置交換資料之積體電路裝置。在一實施例中，晶片102與104可為伺服器晶片組之一部分且可在其間於高速串列鏈路上通訊伺服器資料。

通訊路徑110可為適合承載差別信號之串列通訊鏈路且包含多對的導體。在一些實施例中，通訊路徑110可為適合2.67Gbps以上通訊差別信號之高速串列通訊鏈路。在一些實施例中，通訊路徑110可包含PCI直達(3 GIO)鏈路、USB 2.0鏈路或串列ATA鏈路。

電路板112可以幾乎是任何型式的電路板，如用於處理系統或通訊裝置之母板或子母，且可包含有機或非有機材料。有機基體可為疊片且可包含例如BT，FR4或FR5心材料。非有機材料可為陶瓷。

第2圖為依照本發明之實施例的接收器系統之方塊圖。接收器系統200可為高速串列鏈路接收器且為適合接收差別信號之接收器例子。接收器系統200可於使用作為一個以上的接收器／發射器系統106與108(第1圖)之接收器部分，但其他的接收器亦為適合的。接收器系統200可包括一個以上的接收器單元202。每一接收器單元202可接收一差別輸入信號並由差別信號產生輸出資料。接收器系統200亦可包括偏移消除控制器204為一個以上的接收器單元202產

生一個以上的偏移消除信號210用以消除差別放大器半電路間之輸出差異。接收器系統200亦可包括相位補插器206，其可由接收器單元102接收樣本位置指示信號212及由鎖相迴路(PLL)接收一頻率信號以產生時鐘信號214被接收器單元202使用。

接收器單元202可包含抽樣器級222以由被接收之差別信號產生一被抽樣之差別信號。抽樣器級222可依照時鐘信號214的時間將被接收之差別信號抽樣。接收器單元202亦可包含比較器級224，其由抽樣器級222接收被抽樣之差別輸入信號並可產生一個以上的的輸出頻道。接收器單元202亦可包含串列對平行(S/P)元件226，其可將來自比較器級224之一個以上的輸出頻道由串列形式變換為平行形式以被第二恢復元件228使用。第二恢復元件228可產生輸出資料。第二恢復元件228亦可產生一個以上的樣本位置指示信號212被相位補插器206在一個以上的時鐘信號214中使用。

在一實施例中，比較器級224可包括達到四個以上之比較器元件，其可產生達到四個以上之對應的頻道平行輸出。在四個比較器元件的情形中，一個四頻道平行輸出包含二位元資料與二位元邊緣信號可被產生。該等邊緣輸出可被S/P元件226使用以辨識要捕取在資料信號上之資料的時間。在一實施例中，平行地使用二位元資料與二位元邊緣允許每一頻道在全資料率一半的頻率操作。在實施例中，該資料率可達到2.67Gbps甚至更高。

在實施例中，偏移消除信號210可包含多位元(如7位元)

碼為比較器級224之每一比較器元件被提供。每一比較器元件之偏移消除信號可被決定及如下面描述地被設定為偏移消除程序的一部分。該偏移消除信號可降低甚至消除一比較器元件之差別放大器半電路間的電壓偏移。在實施例中，偏移消除控制器204可為被用以實施偏移消除程序的狀態機器的一部分。在一實施例中，偏移消除控制器204可為達到22個以上的接收器單元202決定偏移消除信號。在此實施例中，PLL 208可為達到22個以上的接收器單元202提供時鐘信號。每一接收器單元202可產生一個以上的資料頻道輸出，允許如系統100之晶片102與104(第1圖)間的高速串列通訊。

雖然接收器系統200被顯示成具有數個分離的功能性元件，一個以上的功能性元件可被組合且可被軟體組配元件之組合被施作，如包括數位信號處理器(DSP)之處理元件，與／或其他硬體元件。例如，處理元件可包含一個以上的微理器、DSP、因用途而定的積體電路(ASIC)及各種硬體與邏輯電路之組合用於至少實施此處所描述的功能。

第3圖顯示依照本發明之實施例的接收器單元的一抽樣器級與一比較器級。抽樣器級322可包含數個抽樣器元件302以對差別輸入信號306抽樣。比較器級324可包含數個比較器元件304，其可由對應的抽樣器元件302所提供之被抽樣的差別信號產生輸出信號316。抽樣器級322可適合使用作為抽樣器級222(第2圖)，但其他的抽樣器級組配亦可為適合的。比較器級324可適合使用作為比較器級224(第2圖)，

但其他的比較器級組配亦可為適合的。

抽樣器元件302與比較器元件304之操作可被相位補插器206(第2圖所提供之時鐘輸入308控制。在實施例中，輸出信號316可包括一個以上的資料輸出信號與一個以上的邊緣輸出控制。一邊緣輸出信號可表示資料信號間之轉移。在這些實施例中，比較器級324之每一比較器元件304可提供一邊緣輸出信號或一資料輸出信號。

比較器元件304亦可接收偏移消除信號310，其可為被如偏移消除控制器210(第2圖)提供。在實施例中，一偏移消除信號可為每一比較器元件304被決定為一偏移消除程序程序的一部分。比較器元件304每一個亦可包括調整賦能輸入(ADJEN)與共同模態電壓輸入(VCM)314以便在實施該偏移消除程序中使用。

第4圖為依照本發明之實施例的一比較器元件之簡化電路圖。比較器元件400以及一些額外的邏輯可適合用作為比較器元件304(第3圖)之一，但其他比較器元件亦可為適合的。比較器元件400可包括差別半電路420與422，其包含一差別放大器以放大差別輸入信號406。差別輸入信號406可對應於差別輸入信號306(第3圖)。差別半電路420之電流被電流源424提供，及差別半電路422之電流被電流源426提供。依照本發明之實施例，電流源424為固定電流源，而電流源426為可變電流源。電流源426根據偏移消除信號310為差別半電路422產生一數量之電流，其可對應於偏移消除信號310(第3圖)之一。在實施例中，信號310可為一多位元碼。

在實施例中，差別半電路420與422可為比較器元件400之第一級402(即一差別放大器)的一部分，其提供來自輸出428之放大後的差別信號至比較器元件400的第二級404。在此實施例中，第二級404可包括交叉耦合之反相器430作用為一差別閂與／或第二級放大器。第二級404可根據時鐘信號408之反相版本將該輸出閂於供應電壓(如Vcc或Vss之一)以在輸出416產生一數位差別輸出信號。輸出416隨後可為一些額外的邏輯(如邏輯閘與一flop)且可產生輸出信號316(第3圖)之一，其可被提供至一接收器中如S/P元件226(第2圖)之下一個元件。

本發明之實施例可使用二級之交叉耦合的非線性比較器。就第一級而言，例如當時鐘408為高的時，該第一級可被等化為最大放大區。當時鐘408為低的時，該第一級非線性比較器最大放大區被擊發以達成最大敏感度。就第一級而言，例如當時鐘408為高的時，該第一級可被等化為最大放大區。當時鐘408為低的時，該第一級非線性比較器最大放大區被擊發以恢復被接收之資料的數位水準。。

被電流源426產生之電流可由電流源424所產生的電流被偏移(即不同地設定)以補償在差別半電路420與422間可能存在的電壓偏移或差異。一般而言，當差別輸入406間有電壓差異時，在差別輸出428之差別輸出亦必須為0。然而，實際裝置之製造過程可能在差別半電路間形成一些共同模態電壓差而在沒有差別輸入出現時造成輸出428之電壓差。處理差異、裝置尺寸差異、離子殖入與配置，以及如

時間與溫度差異之環境因子為可能導致差別半電路420與422間在輸出428的電壓差之例子。在實施例中，該電壓差可在30mV以下之程度，其例如在放大相差小於87.5Mv之差別輸入信號時會是顯著的。在實施例中，偏移消除信號410可被設定以降低或消除在輸出428之電壓差。

依照本發明之實施例，偏移消除程序可用非第4圖顯示之其他系統元件被實施；以決定偏移消除信號410用於設定被電流源426產生之電流。在此程序之際，調整賦能輸入412可被設定以一起使輸入406短路，及一共同模態電壓(如約250mV)可在輸入414被提供，其被耦合至第一級402之輸入406。被電流源426產生之電流可被信號310改變至輸出416成正反電路作用為止。該輸出成正反電路作用之點可為差別放大器間之電壓偏移被消除之點。電流源426所產生之電流可因之被設定。在一實施例中，電流源426所產生之電流可由約電流源424所產生之電流之一半被改變為約比該電流源424所產生之電流高出50%。該電流可用信號310以大約線性的方式被改變。

由於電流源424為固定的，施作二電流源所需要的半導體面積比電流源424與426二者若均為可變的者較少。此可降低模之尺寸以及降低耗電。進而言之，所需要的接腳數亦可被減少。

第5圖依照本發明之實施例之一抽樣器元件的簡化電路圖。抽樣器元件500可適合使用作為抽樣器元件302(第3圖)之一，但其他的抽樣器元件亦為適合的。抽樣器元件500

可在差別輸入506接收一差別輸入信號並可在差別輸出504提供被抽樣之一差別信號。在實施例中，差別輸出504可被耦合至比較器元件400(第4圖)之差別輸入406(第4圖)。在實施例中，時鐘信號508可被相位補插器206(第2圖)提供。抽樣器元件500可類似於使用電容器524之抽樣與保存電路而作用以保存該輸出。抽樣器元件500亦可運用被組配為電容器之元件522以及反相器526以實施切換雜訊降低。

第6圖為依照本發明之實施例的接收器系統之方塊圖。接收器系統600為接收器系統200(第2圖)之施作例且顯示數個半導體單元602(如1至N個)，其可對應於接收器單元202(第2圖)。在實施例中，狀態機器604以及閂603可實施偏移消除控制器204(第2圖)之功能，並可實施中央控制的偏移消除程序為偏移消除602之比較器元件決定及設定一偏移消除信號。每一接收器602可在差別輸入602接收一差別輸入信號，且亦可接收一個以上的時鐘信號608。在一實施例中，每一接收器602可處理與系統600之其他接收器602不同的資料頻道。時鐘信號608可被如PLL 208(第2圖)之時鐘信號源提供。在一實施例中，狀態機器604可循序地選擇每一比較器元件或每一接收器單元並如先前討論地使比較器元件之偏移最小化。該等比較器之碼可被儲存於與比較器元件相關的閂603之一。此程序之實施例在下面更詳細地被描述。

第7圖為依照本發明之實施例之偏移消除程序的流程圖。程序700可被如接收器系統600(第6圖)之狀態機器

604(第6圖)實施以在如比較器元件402(第4圖)中決定及設定偏移消除電流。在一些實施例中，程序700可在每次接收器系統600(第6圖)被供電時被實施，而在其他實施例中，程序700可在接收器系統600(第6圖)沒有正在接收時被實施。藉由實施程序700，電路之時間與溫度變異可被補償。

在作業702中，接收器單元之輸入可被一起短路，且一共同模態電壓可被提供至該等輸入。在實施例中，狀態機器604(第6圖)可致使調整賦能信號612(第6圖)走高、使每一接收器單元之輸入606(第6圖)一起短路，允許來自輸入614(第6圖)之一共同模態電壓被提供至每一接收器單元之差別放大器。

作業704，狀態機器604(第6圖)可使用共同匯流排618(第6圖)由接收器單元602(第6圖)之一的比較器元件400(第4圖)選擇一輸出。

在在作業706，如電流源426(第4圖)之可變電流源的電流被改變。作為作業706之一部分，狀態機器604(第6圖)可產生電流控制信號610(第6圖)，其可為多位元碼以改變該電流源所提供之電流。作業706可包括避免改變如電流源(第4圖)之另一電流源的電流。

在作業710，狀態機器604可藉由監測輸出616(第6圖)來監測比較器元件之被選擇的輸出，以決定輸出何時作用成正反電路。作業706與710可被實施至該被選擇之比較器元件的輸出作用成正反電路為止。

當該輸出作用成正反電路時，作業712被實施。在作業

712，一偏移消除信號可被儲存於與比較器元件相關之儲存元件中。在實施例中，作業712可閂住被狀態機器604(第6圖)產生之多位元碼至閂603(第6圖)之一作為控制信號610(第6圖)。在這些實施例中，閂可為每一比較器元件400包括一閂以儲存一多元碼作為偏移消除信號410(第4圖)。

作業714決定在目前的接收器單元是否有額外的比較器元件，且在有時，作業704至714就目前的接收器單元之其餘比較器元件被重複。

作業716決定是否有額外的比較器單元。當有額外的接收器單元時，作業716就該等額外的接收器單元被實施。在每一接收器單元的作業716完成之際，閂603(第6圖)可儲存碼用於降低或實際地消除在系統400(第6圖)中之每一比較器元件中的偏移。

在作業718，在作業702之輸入上被置的輸入短路可被去除，且在作業720中該接收器系統可接收資料。在實施作業720之際，該等比較器元件可用在作業710之際由一電流源設定的電流操作。程序700可在下次該系統被供電或該接收器沒有正在接收時被重複。

雖然程序700之各別作業被顯示及描述為分離的作業，一個以上的各別作業可同時被實施，且該等作業不需以所顯示之順序被實施。

在一實施例中，一物品被提供。該物品可包含一儲存媒體，其上具有指令被儲存，其在被計算平台執行時形成一接收器之差別輸入一起短路，其選擇一比較器元件之一

輸出。該比較器元件可具有第一與第二電流源以提供電流至對應的差別放大器半電路。該等指令可進一步形成被第二流源提供之電流的改變至被選擇之輸出形成正反電路作用為止，並在該輸出形成正反電路作用時設定被第二電流源提供之電流。在此實施例中，該物品可為一儲存媒體，包括一個以上的記憶體裝置、電腦磁碟等。該儲存媒體可被耦合如微處理器或處理元件之處理裝置，或為狀態機器604(第6圖)之一部分或被耦合於此。

第8圖顯示依照本發明之實施例的一伺服器系統800。系統800包含數片晶片802被安裝於電路板804上。通訊鏈路806允許晶片間之高速通訊。雖然為了簡單起見只有四片晶片806被顯示，系統802可包括數十或甚至數百片晶片802。在一些實施例中，一些晶片802可位於板804外。系統100(第1圖)可被施作為系統800之一部分。在實施例中，至少一些鏈路806可為高速串列鏈路用於差別信號之通訊。在這些實施例中，至少一些晶片802包括如接收器系統600(第6圖)之接收器系統以接收來自其他晶片之通訊。在這些實施例中，每一接收器單元602(第6圖)可在鏈路806上接收高速串列通訊。系統800可為伺服器系統、個人電腦或其他處理系統的一部分。晶片802可為與系統內他者通訊之任何半導體裝置。

除非特別指出，如處理、計算、決定與顯示之類的詞可指一個以上的處理或計算系統或類似裝置的動作與／或處理，這些裝置可變換在一處理系統之暫存器與記憶體內

被呈現為物理(如電子)量的資料為在處理系統之暫存器或記憶體，或其他此資訊儲存、傳輸或顯示裝置內類似地被呈現為物理量之其他資料。進而言之，如此處被使用者，計算裝置包括一個以上的處理元件與電腦可讀取的記憶體被耦合，該記憶體可為依電性或非依電性記憶體或其組合。

特定實施例之前面描述揭示該發明性主題事項之一般性質，足以他人藉由應用目前的知識就各種用途易於修改與／或採用之而不致偏離其包容性的觀念。所以這類修改與採用為在所揭示之實施例的等值事項之意義與範圍內。此處所運用之措辭或術語乃為描述而非限制之目的。因之，本發明之實施例包容所有這類替選做法、修改、等值事項與變化為落在所附之申請專利範圍的精神與領域內。

【圖式簡單說明】

第1圖顯示依照本發明之實施例的晶片對晶片通訊系統；

第2圖為依照本發明之實施例的接收器系統之方塊圖；

第3圖為依照本發明之實施例的接收器單元之一抽樣器級與一比較器級；

第4圖為依照本發明之實施例的比較器元件之簡化電路圖；

第5圖為依照本發明之實施例的抽樣器元件之簡化電路圖；

第6圖為依照本發明之實施例的接收器系統之方塊圖；

第7圖為依照本發明之實施例的偏移消除程序之流程

圖；以及

第8圖顯示依照本發明之實施例的伺服器系統。

【圖式之主要元件代表符號表】

100…晶片對晶片通訊系統
102…晶片
104…晶片
106…接收器發射器系統
108…接收器發射器系統
110…通訊路徑
112…電路板
200…接收器系統
202…接收器單元
204…偏移消除控制器
206…相位補插器
208…鎮相迴路
210…偏移消除信號
212…樣本位置指示信號
214…時鐘信號
222…抽樣器級
224…比較器級
226…串列對平行元件
228…資料恢復元件
302…抽樣器元件
304…比較器元件
306…差別輸入信號
308…時鐘輸入
310…偏移消除信號
312…調整賦能輸入
314…共同模態電壓輸入
316…輸出信號
322…抽樣器級
324…比較器級
400…比較器元件
402…第一級
404…第二級
406…差別輸入信號
408…時鐘
410…偏移消除信號
412…輸入
414…輸入
416…輸出
420…差別半電路
422…差別半電路
424…電流源
426…電流源

428…輸出

430…反相器

500…抽樣器元件

504…差別輸出

506…差別輸入

508…時鐘信號

520…電容器

522…電容器

524…電容器

526…反相器

600…接收器系統

602…接收器單元

603…閂

604…狀態機器

606…差別輸入

608…時鐘信號

610…電流控制信號

612…調整賦能信號

614…輸入

616…輸出

618…共用滙流排

700…偏移消除程序

702…作業

704…作業

706…作業

710…作業

712…作業

714…作業

716…作業

718…作業

720…作業

800…伺服器系統

802…晶片

804…電路板

806…通訊鏈路


伍、中文發明摘要：

一種高速串列鏈路接收器包括可變偏移比較器，具有中央控制偏移消除功能。該接收器包括一比較器級以接收一高速差別輸入信號。比較器級之比較器元件具有第一與第二電流源以提供電流至對應的差別放大器半電路。一偏移消除控制器提供一偏移消除信號用於設定被該等電流源之一所提供之電流以至少部分地偏移在差別放大器半電路間之一輸出偏移。一接收器系統可包含數個接收器單元用於在高速串列鏈路上接收對應的數個頻道。一狀態機器可為該接收器單元之比較器元件循序地決定一偏移消除碼。


陸、英文發明摘要：

A high-speed serial link receiver includes variable offset comparators with centrally controlled offset cancellation. The receiver includes a comparator stage to receive a high-speed differential input signal. Comparator elements of the comparator stage have first and second current sources to provide current to corresponding differential amplifier half-circuits. An offset cancellation controller provides an offset cancellation signal for setting current provided by one of the current sources to at least partially offset an output offset between the differential amplifier half-circuits. A receiver system may be comprised of a plurality of receiver units for receiving a corresponding plurality of channels over high-speed serial links. A state machine may sequentially determine an offset cancellation code for the comparator elements of the receiver units.


93111252




第 1 圖




第 2 圖


322
324
302
304
INP
OUTP
INN
OUTN
CLK
310
7
資料1
邊緣1
資料2
邊緣2
306
308
316
VCM
ADJEN


第 3 圖


400
VCM
414
ADJEN
412
INP
406
INN
406
CLK
408
410
424
426
420
422
430
OUTP
416
OUTN
416
428
402
404


第 4 圖


500
CLK
508
526
520
522
INP
506
OUTP
504
520
522
INN
506
OUTN
504
524
524


第 5 圖



第 6 圖


700
偏移消除程序
702
為接收器使輸入短路
704
為比較器選擇輸出
706
改變電流
710
輸出成為
正反電路作用?
否
是
712
閂住碼
714
下一個
比較器
716
下一個
接收器單元
718
去除輸出短路
720
準備好要接收資料

第 7 圖


800
806
CHIP
802
804
806
806
802
802
806
806
806
CHIP
806
CHIP
806
806
CHIP
802
806
至其他系統

第 8 圖

柒、指定代表圖：

(一)本案指定代表圖為：第（ 2 ）圖。

(二)本代表圖之元件代表符號簡單說明：

200…接收器系統
202…接收器單元
204…偏移消除控制器
206…相位補插器
208…鎖相迴路
210…偏移消除信號
212…樣本位置指示信號
214…時鐘信號
222…抽樣器級
224…比較器級
226…串列對平行元件
228…資料恢復元件

捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

拾、申請專利範圍：

第93111252號申請案申請專利範圍修正本　　95.05.30.

1. 一種具有偏移消除功能之接收器，包含：

用以接收一差別輸入信號之一比較器級，該比較器級具有數個比較器元件，每一比較器元件包含第一與第二電流源以提供電流至對應的差別放大器半電路；以及

用以產生一偏移消除信號之一偏移消除控制器，用來設定被每一比較器元件之第二電流源所提供之電流，該設定電流至少部分地偏移在差別放大器半電路間之一輸出偏移。

2. 如申請專利範圍第1項所述之接收器，其中該第一電流源為一固定電流源且其中該偏移消除信號在被提供至該等比較器元件之差別輸入信號為零時至少部分地偏移在該等比較器元件之差別放大器半電路間的電壓差。

3. 如申請專利範圍第1項所述之接收器，其中該偏移消除信號在對該比較器級之輸入一起被短路時就每一比較器元件各別地被設定，該偏移電流至少部分地偏移每一比較器元件之差別放大器半電路間的共同模態電壓差。

4. 如申請專利範圍第3項所述之接收器，其中每一比較器元件之偏移消除信號包含一多位元數位碼，且其中該接收器進一步包含一閂為比較器級之每一比較器元件儲存該多位元碼。

5. 如申請專利範圍第1項所述之接收器，其中該電流包含四個比較器元件，且其中該比較器級由所接收之差別輸

入信號產生一個四頻道輸出，該四頻道輸出為一平行輸出，包含二資料位元與二邊緣位元，該比較器級之每一比較器元件提供該四頻道輸出之一對應的頻道。

6. 如申請專利範圍第5項所述之接收器，其中該接收器為包含有數個接收器單元之一接收器系統的一部分，每一接收器單元具有一抽樣器級以提供被抽樣之一差別輸入信號至一比較器級，以及

其中該偏移消除控制器為每一比較器級之每一比較器單元的電流源之一循序地設定一偏移電流，並儲存一碼於每一比較器元件相關之一閂內。

7. 如申請專利範圍第6項所述之接收器，其中該偏移消除控制器為一狀態機器的一部分，用於產生指令使該等比較器級之差別輸入一起短路、藉由改變一偏移信號來改變每一比較器級之一比較器元件的一電流源所產生之電流、監測該比較器元件之一輸出以決定在其輸出之極性何時發生變化、在該輸出發生變化時用該偏移消除信號為每一比較器元件設定該電流。

8. 如申請專利範圍第6項所述之接收器，其中每一接收器單元進一步包含：

用以變換來自該比較器級之一個四頻道輸出為平行資料之一串列對平行變換器；以及

用以處理該平行資料及產生輸出資料之一資料恢復元件。

9. 如申請專利範圍第8項所述之接收器，其中該資料恢復

元件產生一樣本位置指標被對應的接收器單元之一抽樣器級使用以調整該抽樣器級之抽樣位置，該抽樣器級在回應於該樣本位置指標下提供被抽樣之一差別輸入信號至該比較器級。

10. 如申請專利範圍第1項所述之接收器，其中該等差別放大器半電路包含一差別放大器以放大該比較器級之差別輸入間的差異，且其中該第一電流源為一固定電流源及該第二電流源為對該偏移消除信號反應之一可變電流源。

11. 一種用於消除偏移之方法，其包含有下列步驟：

在一比較器元件之一差別輸入上提供一共同模態電壓；

選擇該比較器元件之一輸出，該比較器元件具有第一與第二電流源以提供電流至對應的差別放大器半電路；

改變該第二電流源所提供之電流至該被選擇之輸出發生正反電路作用時為止；以及

設定該電流源所提供之電流為該輸出發生正反電路作用時的電流位準。

12. 如申請專利範圍第11項所述之方法，進一步包含：

避免改變該第一電流源所提供之電流。

13. 如申請專利範圍第11項所述之方法，其中該第二電流源在回應於一多位元碼下產生電流位準，其中之改變包含改變該多位元碼，及其中之設定包含閂住該多位元碼至

與該比較器元件相關之一閂。

14. 如申請專利範圍第12項所述之方法，其中一接收器包含數個比較器元件，及其中該方法進一步包含為該等數個比較器元件重複其選擇、改變與設定。

15. 如申請專利範圍第14項所述之方法，進一步包含使該接收器之差別輸入一起短路，及

其中短路、選擇、改變、設定、避免與重複在接收器供電時被實施，且其中該方法進一步包含在重複後之：

由該接收器之差別輸入去除一短路；以及

在與數個比較器元件之一高速串列鏈路上接收通訊。

16. 一種包含儲存有指令之儲存媒體的物品，該等指令在由一數位計算平台執行時，會進行下列動作：

使一接收器之差別輸入一起短路；

選擇該比較器元件之一輸出，該比較器元件具有第一與第二電流源以提供電流至對應的差別放大器半電路；

改變該第二電流源所提供之電流至該被選擇之輸出發生正反電路作用時為止；以及

設定該電流源所提供之電流為該輸出發生正反電路作用時的電流位準。

17. 如申請專利範圍第16項所述之物品，其中該等指令在被該計算平台進一步執行時形成避免改變該第一電流源

所提供之電流。

18. 如申請專利範圍第17項所述之物品，其中該等指令進一步形成該第二電流源在回應於一多位元碼下產生電流位準，其中之改變包含改變該多位元碼，及其中之設定包含閂住該多位元碼至與該比較器元件相關之一閂。

19. 如申請專利範圍第17項所述之物品，其中該計算平台為一接收器的一部分，包含數個比較器元件，及其中該等指令進一步形成為該等數個比較器元件重複其選擇、改變與設定。

20. 如申請專利範圍第19項所述之物品，其中該指令進一步形成：

使該接收器之差別輸入一起短路，及

其中短路、選擇、改變、設定、避免與重複在接收器供電時被實施，且其中該方法進一步包含在重複後之：

由該接收器之差別輸入去除一短路；以及

在與數個比較器元件之一高速串列鏈路上接收通訊。

21. 一種具有偏移消除功能之通訊系統，包含：

由有機材料構成之一電路板；

安裝於該電路板上之數片晶片；以及

在該電路板上用以提供該等數片晶片間之通訊之串列通訊鏈路，

其中至少一第一片晶片包含一接收器以在該等串

列通訊鏈路之一上接收來自另一晶片的差別信號，該接收器包含一比較器級以接收一高速差別輸入信號，該比較器具有數個比較器元件，每一比較器元件包含第一與第二電流源以提供電流至對應的差別放大器半電路；該接收器亦包含用以產生一偏移消除信號之一偏移消除控制器，用來設定被每一比較器元件 之第二電流源所提供之電流，該設定電流用以至少部分地偏移在差別放大器半電路間之一輸出偏移。

22. 如申請專利範圍第21項所述之系統，其中至少一第二片晶片包含一發射器系統以在該串列通訊鏈路上傳輸該等差別信號至該第一片晶片。

23. 如申請專利範圍第21項所述之系統，其中該第一電流源為一固定電流源且其中該偏移消除信號在被提供至該等比較器元件之差別輸入信號為零時至少部分地偏移在該等比較器元件之差別放大器半電路間的電壓差。

24. 如申請專利範圍第21項所述之系統，其中該偏移消除信號在對該比較器級之輸入一起被短路時就每一比較器元件各別地被設定，該偏移電流至少部分地偏移每一比較器元件之差別放大器半電路間的共同模態電壓差。

25. 如申請專利範圍第24項所述之系統，其中每一比較器元件之偏移消除信號包含一多位元數位碼，且其中該接收器進一步包含一閂為比較器級之每一比較器元件儲存該多位元碼。