


申請日期: 91. 2. 19	案號: 91102755
類別: H01L 23/58	

(以上各欄由本局填註)

發明專利說明書

546810

一、 發明名稱	中文	具有訊號接點與高電流功率接點之半導體裝置
	英文	SEMICONDUCTOR DEVICE HAVING SIGNAL CONTACTS AND HIGH CURRENT POWER CONTACTS
二、 發明人	姓名 (中文)	1. 安東尼·安卓克 2. 路爾·希
	姓名 (英文)	1. ANTHONY ANDRIC 2. RUEL HILL
	國籍	1. 美國 2. 牙買加
	住、居所	1. 美國·德州78644·拉克哈特·東頻率20街5438號 5438 East FM 20. Lockhart, TX 78644, U.S.A. 2. 美國·德州78753·奧斯汀·什羅浦郡街12105號 12105 Shropshire Blvd, Austin, TX 78753, U.S.A.
三、 申請人	姓名 (名稱) (中文)	1. 高級微裝置公司
	姓名 (名稱) (英文)	1. ADVANCED MICRO DEVICES, INC.
	國籍	1. 美國
	住、居所 (事務所)	1. 美國·加州94088-3453·桑尼威·第1AMD區·M/S 68·郵政信箱3453號 One AMD Place, M/ S 68, P.O. Box 3453, Sunnyvale, California 94088-3453, U.S.A.
	代表人 姓名 (中文)	1. 理查·J·諾迪
	代表人 姓名 (英文)	1. RICHARD J. RODDY



本案已向

國(地區)申請專利
美國 US

申請日期
2001/02/20 09/789,141

主張優先權
有

有關微生物已寄存於

寄存日期

寄存號碼

無



五、發明說明 (1)


[本發明之領域]

本發明係有關於半導體裝置之電連接器的領域，尤指一種具有訊號接點與高電流功率接點之半導體裝置。

[本發明之背景]

一般而言，用以連接積體電路模組(IC module)至印刷電路板的電連接器具有各種不同架構。如此的連接器藉由使主要部分例如微處理器更易於移除而換裝成為升級單元，而為電腦平台提供多功能性。舉例而言，有一種類型的連接器係作為一種無插入力量(zero-insertion-force, ZIF)插座。此種ZIF插座於要將裝置插入或扣接於連接器時，僅需要施加十分微小的向下力量而很有用。因為不需要任何力量，將零件插入時對脆弱信號針腳產生損害的可能性減少。與一無插入力量插座相關之半導體裝置封裝類型一般稱為針腳柵極陣列(pin grid array, PGA)。針腳柵極陣列封裝具有複數個信號與電流功率針腳由封裝體伸出而排置於單一平面內。

一個針腳柵極陣列封裝時常伴隨的一個問題是每一針腳的有限電流承載能力。因此，半導體裝置將需要許多針腳以提供足夠電力與接地。隨著現今微處理器的複雜性不斷增加，電力需求也隨著增加。此外，信號需要的針腳的數目也不斷增加(如一64位元的微處理器會比一32位元的微處理器需要更多的針腳)。由於一般微處理器的電流需要，提供電源的針腳數目可能多達針腳總數目的2/3。此針腳總數的佔有率將限制可保留信號針腳的數目。增加針



五、發明說明 (2)

腳也就必須增加尺寸和費用。而使用更大尺寸的針腳作為電力供應接點以用於加強其電流承載能力是不實際的做法，因為這將會增加裝配過程的複雜性。

發明人爰有鑑於此，本於積極發明之精神，亟思一種可以解決上述問題之「具有訊號接點與高電流功率接點之半導體裝置」，幾經研究實驗終至完成此項嘉惠世人之發明。


[本發明之概述]

本發明的一個態樣係應用於一個半導體裝置中，包括一外框、由該外框所支撐之半導體晶粒、至少一個接點墊設置於該半導體裝置的一底部表面上和複數個外接點，該複數個外接點係從該外框延伸並連接至該半導體晶粒。

本發明的另一個態樣係應用於一電路裝配中，包括一印刷電路板、一半導體裝置和一插座。該半導體裝置包括一外框、由該外框所支撐之半導體晶粒、至少一接點墊設置於該半導體裝置的一個底部表面上和複數個外接點，該複數個外接點係從該外框延伸並連接至該半導體晶粒。該插座係與印刷電路板相連接，以用以容納該半導體裝置。該插座包括複數個第一接點用以與半導體裝置之外部接點接合以及至少一個基部接點用以與接點墊接合。

[較佳具體實施例之詳細說明]

茲參照第1圖。第1圖係顯示本發明之一積體電路封裝的簡化底視圖。在圖示的實施例中，積體電路封裝100是一微處理器，然而也可以使用其他的裝置。積體電路封裝




五、發明說明 (3)

100具有一外框110(如陶磁材質)，有複數個接點針腳120透過該外框而延伸。一般而言，接點針腳120係用以攜帶邏輯信號、位址、資料等等。複數個接點墊130係形成於陶磁外框110的底部表面140上。一個半導體晶粒(semiconductor die)150(用虛線表示)係由在積體電路封裝100中的外框110所支撐。在圖示的實施例中，半導體晶粒150是一個覆晶片封裝(flipchip package)，而晶粒150係焊接至外框110的一上表面。

接點墊130具有比接點針腳120更高的一電流承載能力，因此接點墊130可用於提供電力和接地信號給積體電路封裝100。透過與接點針腳120相反的接點墊130供給電力和接地信號，將使攜帶信號的接點針腳120有更多利用之餘地而無需增加封裝尺寸。接點墊130的特定數目是取決於所施加的應用，並可以隨著因素例如半導體晶粒150的設計和半導體晶粒150的電力需求不同而變化。為了加強接點墊130的抗腐蝕力，在組裝時，將接點針腳120連結至外框110的同時接點墊130也可用焊料糊所覆蓋。或者，接點墊130也可予以鍍金。在外框110的底部形成接點墊130，而在另一面則利用分隔的更高電力接點針腳，以簡化裝配體。僅需要一種類型的外部接點(接點針腳120)連接於其上。

積體電路封裝100係適合於安裝在一印刷電路板上(未顯示)。用以容納積體電路封裝100的一插座200係詳盡顯示和描述於第2圖中。如第2圖所示，插座200包括頂板210





五、發明說明 (4)

以滑動方式連接至基底220。頂板210具有複數個開口230，而基底220則包含有相對應的複數個開口240。開口240係用以容納由基底220伸出而與印刷電路板電路系統(未顯示)相接合的接點250並將接點250焊接於此處。插座210另包括凸輪軸260設置於一頂板210的一提升部分270裡面。槓桿280的旋轉使凸輪軸260對基底220產生作動，而將頂板210從基底220移開，槓桿280係透過接點250固定於印刷電路板(未顯示)上。

當第1圖中的積體電路封裝100被插入開口的插座200時，積體電路100的接點針腳120分別地透過頂板210和基底220的開口230、240突出。當插座200呈開放狀態時，頂板210中的開口230係與基底220中相對應的開口240排列對準，但是接點針腳120並沒與接點250相對準。當槓桿280向下轉動時，凸輪軸260對基底220施加一力量，造成頂板210相對於基底220產生轉移例如積體電路封裝100的接點針腳120與接點250相對準並結合。此處所敘述之插座200的每一個特性均能夠在常見的無插入力插座中找到，如由美國金屬產品公司所製作之模型第916788-1號。

本發明的插座200另包括一基底接點支撐構件282用以支撐複數個基底接點285(如第3A圖與第3B圖所示)以及一支點構件290。基底接點285係安裝於印刷電路板(未顯示)上用以提供電力與接地信號至第1圖中積體電路封裝100的接點墊130。基底接點透過由基底接點支撐構件282所界定之狹槽292(如第3A圖與第3B圖所示)與由支點構件290所界





五、發明說明 (5)

定之相對應的狹槽 294而伸出。在圖示的實施例中，基底接點 285係為懸臂式彈簧接點。基底接點 285係由一彈簧金屬所構成。在支點構件 290中所界定之狹槽 294包括一傾斜表面 296(如第 3A圖與第 3B圖所示)與基底接點 285結合，當槓桿 280向下轉動並在基底接點上向上推時，便推動基底接點 285與接點墊 130相對。此結合加強基底接點 285和積體電路封裝 100的接點墊 130之間的接點。在一些實施例中，基底接點支撐構件 282可被省略，而基底接點 285則可以直接地電路板相連接。然而，基底接點支撐構件 282提供一個裝配優點，因為它保留基底接點 285與插座 200的剩餘物以使插座 200被安裝於電路板時基底接點 285可更容易地對準。支點構件 290可被省略，單獨留下基底接點 285的彈簧力量，以提供連接力量。

基底接點 285可有許多不同構造。基底接點 285可具有許多不同橫截面形狀，例如但並非局限，C型橫截面、S型橫截面、矩形橫截面等等。此外，其他用以提供一種向上力量的機制至基底接點 285都可以採用。

在沒有支點構件 290的實施例中，在積體電路封裝 100插入到開口插座 200內的期間可能會需要一輕微的向下力量，以確保基底接點 285的壓縮與接點針腳 120的完全結合。在利用支點構件 290的實施例中，支點構件 290的位置和傾斜表面 296之斜率可被設計用以使得支點構件 290不會提供一向上力量直到積體電路封裝 100的接點針腳 120與基底接點 250已經完全結合。因此，可能不再需要一種向下





五、發明說明 (6)

的插入力量。

茲參照第3A圖與第3B圖，積體電路封裝100和插座200的剖面觀點，說明支點構件290和基底接點285的結合。為圖示之清晰度與簡化，第3A圖與第3B圖中所示之積體電路封裝100和插座200並非包含所有部分。在圖示中插座200係與一印刷電路板300相連接。當插座200處於空缺狀態時，如第3A圖所示，支點構件290並未與基底接點285相結合。當槓桿280轉動至閉合位置時，支點構件290移向基底接點285，如第3B圖所示。當支點構件290的傾斜表面296與基底接點285的橫條部分310相結合時，將引起一向上力量，使橫條部分310偏轉至接點墊130並保持與此結合之狀態。

積體電路封裝100和插座200的組合具有許多優點。首先接點墊130傳送接地和電力參考信號至對半導體晶粒150而不需要在積體電路封裝100上設置許多的接點針腳120。第二，形成接點墊130作為半導體晶粒150的一個組成部分將不再需要用於積體電路封裝100上的兩種類型外部接點。第三，為達到製造簡化，基底接點支撐構件282和支點構件290係合併於插座200內。


茲參照第4圖，係顯示一積體電路封裝400的另一實施例。在第4圖的實施例中，窗口410形成於外框110的底部表面140，以暴露半導體晶粒150的一部份。接點墊420係設置於半導體晶粒150的一底部表面430上，相對於外框110的底部表面140，第1圖中的實施例。第2圖中的插座



五、發明說明 (7)

200可以一類似的模式與第4圖中的積體電路封裝100一併採用。基底接點285(如第3A圖與第3B圖所示)與接點墊420相接合。在如第1圖與第4圖所示的實施例中的接點墊130, 420係相似地形成於封裝100的一底部表面上, 以使得接點墊130, 420與插座200相接合和並提供一高電流連接。

在上文所揭露的特定實施例僅具說明性, 需注意的是, 上述僅為實施例, 而非用於限制。熟知本項技術之人員應能瞭解的是任何不脫離本發明基本架構者與精神的變化, 皆應為本專利所主張之權利範圍, 而應以專利申請範圍為準。



圖式簡單說明

[圖式簡單說明]

以下參照附圖說明本發明，附圖中，相同之元件附註相同之件號並省略重覆之說明。

第1圖係為本發明之一積體電路封裝的底視圖。

第2圖係為用以容納第1圖之積體電路封裝的一插座的等尺寸圖。

第3圖係為第1圖之積體電路封裝與第2圖之插座的剖視圖。

第4圖係為本發明之第1圖之積體電路封裝的另一實施例的底視圖。

下面將敘述圖示之實施例。本發明的這些特點、觀點和優點會藉由下面的描述，附加的專利範圍，和說明本發明的實施例之特點的伴隨圖示而更容易瞭解。惟應注意的是，上述諸多實施例僅係為了便於說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。

[元件符號說明]


100	積體電路封裝體	110	外框
120	接點針腳	130	接點墊
140	底部表面	150	半導體晶粒
200	插座	210	頂板
220	基底	230	開口
240	開口	250	接點
260	凸輪軸	270	提升部分



圖式簡單說明

280	槓桿		
282	基底接點支撐構件		
285	基底接點	290	支點構件
292、294	狹槽	296	傾斜表面
300	印刷電路板	310	橫條部分
400	積體電路封裝	410	窗口
420	接點墊	430	底部表面

以下說明本發明之示範性實施例。在此說明中為了清楚表達，並未將實際實施之全部細節逐一詳述。應了解任何實際實施形態之開發均須符合開發者之系統反業務有關之特定目標而作許多決定，而該系統與業務有關之約束將依實施之目標而異，而且，也應了解這種開發工作是複雜而費時的，然而由本發明之揭示，熟習此技藝者卻可裨受本發明揭示之益處而易於進行此類技藝之開發。



四、中文發明摘要 (發明之名稱：具有訊號接點與高電流功率接點之半導體裝置)

本發明係有關一個半導體裝置，包括一外框、由該外框所支撐之半導體晶粒、至少一個接點墊設置於該半導體裝置的一底部表面上和複數個外接點，該複數個外接點係從該外框延伸並連接至該半導體晶粒。

本發明亦關於一電路裝配體，包括一印刷電路板、一半導體裝置和一插座。該半導體裝置包括一外框、由該外框所支撐之半導體晶粒、至少一接點墊設置於該半導體裝置的一個底部表面上和複數個外接點，該複數個外接點係從該外框延伸並被連接至該半導體晶粒。該插座係與印刷電路板相連接，以用以容納該半導體裝置。該插座包括複數個第一接點用以與半導體裝置之外部接點接合以及至少一個基部接點用以與接點墊接合。

英文發明摘要 (發明之名稱：SEMICONDUCTOR DEVICE HAVING SIGNAL CONTACTS AND HIGH CURRENT POWER CONTACTS)


A semiconductor device includes a casing, a semiconductor die supported by the casing, at least one contact pad disposed on a bottom surface of the semiconductor device, and a plurality of external contacts extending from the casing and being coupled to the semiconductor die. A circuit assembly includes a printed circuit board, a semiconductor device, and a socket. The semiconductor device includes a casing, a semiconductor die supported by the casing, at



四、中文發明摘要 (發明之名稱：具有訊號接點與高電流功率接點之半導體裝置)

英文發明摘要 (發明之名稱：SEMICONDUCTOR DEVICE HAVING SIGNAL CONTACTS AND HIGH CURRENT POWER CONTACTS)

least one contact pad disposed on a bottom surface of the semiconductor device, and a plurality of external contacts extending from the casing and being coupled to the semiconductor die. The socket is coupled to the printed circuit board and adapted to receive the semiconductor device. The socket includes a first plurality of contacts adapted to interface with the external contacts of the semiconductor device and at least one base contact adapted to interface with the contact pad.



六、申請專利範圍

1. 一種半導體裝置，包括：
一外框；
由該外框所支撐之半導體晶粒；
至少一個接點墊設置於該半導體裝置的一底部表面上；以及
複數個外部接點從該外框伸出，並與該半導體晶粒連接。
2. 如申請專利範圍第1項的半導體裝置，其中該外部接點包括針腳接點。
3. 如申請專利範圍第1項的半導體裝置，其中該接點墊具有比外部接點更高的電流承載能力。
4. 如申請專利範圍第3項的半導體裝置，其中該外部接點包括信號接點，而該接點墊包括至少一個電力接點和一接地接點。
5. 如申請專利範圍第1項的半導體裝置，其中該半導體晶粒包括複數個接點墊。
6. 如申請專利範圍第5項的半導體裝置，其中該接點墊包括電力和接地接點。
7. 如申請專利範圍第1項的半導體裝置，其中該接點墊係設置於該外框的一底部表面上。
8. 如申請專利範圍第1項的半導體裝置，其中一開口係由暴露至少一部份半導體晶粒的外框所界定，而該接點墊係設置於該半導體晶粒的暴露部分。
9. 一種電路裝配體，包括：



六、申請專利範圍

一 印刷電路板；

一 半導體裝置，包括：

一 外框；

由該外框所支撐之半導體晶粒；

至少一接點墊設置於該半導體裝置的一個底部表面上；以及

複數個外接點，係從該外框伸出，並連接至該半導體晶粒；

一插座，係與印刷電路板相連接，並用以容納該半導體裝置，該插座包括：

複數個第一接點用以與半導體裝置之外部接點接合；以及

至少一個基部接點用以與接點墊接合。


10. 如申請專利範圍第9項的電路裝配體，其中該基底接點係與該印刷電路板相連接。

11. 如申請專利範圍第9項的電路裝配體，其中該插座另包括：

一基底部分具有複數個第一開口，其中該複數個第一接點係與印刷電路板相連接，並設置於該複數個第一開口內；以及

一頂部滑動地安裝於該基部，該頂部包括複數個第二開口對應位在該基部之複數個第一開口。


12. 如申請專利範圍第11項的電路裝配體，其中該半導體裝置的外部接點係用以透過該複數個第一與第二開口



六、申請專利範圍


伸出，以於該插座係為關閉狀態時與該複數個第一接點相結合。


13. 如申請專利範圍第11項的電路裝配體，其中該插座另包括一支點構件由頂部伸出，該支點構件係用以與該基底接點相結合，當該插座由一個開放狀態過渡至一關閉狀態。
14. 如申請專利範圍第11項的電路裝配體，其中該基底接點有一橫條部分，而該支點構件係用以使該橫條部分朝向該接點墊偏轉。
15. 如申請專利範圍第14項的電路裝配體，其中該支點構件具有一傾斜表面用以與該橫條部分相結合。
16. 如申請專利範圍第9項的電路裝配體，其中該基底接點包括一彈簧接點。
17. 如申請專利範圍第9項的電路裝配體，其中該外部接點包括針腳接點。
18. 如申請專利範圍第9項的電路裝配體，其中該接點墊具有比外部接點更高的電流承載能力。
19. 如申請專利範圍第18項之電路裝配體，其中該外部接點包括信號接點，而該接點墊包括至少一個電力接點和一接地接點。
20. 如申請專利範圍第9項的電路裝配體，其中該半導體晶粒包括複數個接點墊。
21. 如申請專利範圍第20項的電路裝配體，其中該接點墊包括電力和接地接點。




六、申請專利範圍

22. 如申請專利範圍第9項的電路裝配體，其中該接點墊係設置於該外框的一底部表面上。
23. 如申請專利範圍第9項的電路裝配體，其中有一開口由暴露至少一部份半導體晶粒的外框所界定，而該接點墊係設置於該半導體晶粒的暴露部分。
24. 如申請專利範圍第11項之電路裝配體，其中該插座另包括一基底接點支撐構件由該基部伸出，該基底接點支撐構件係用以支撐該基底接點。
25. 如申請專利範圍第24項的電路裝配體，其中有第一狹槽界定於該基底接點支撐構件內，而該基底接點係設置在該狹槽中。
26. 如申請專利範圍第13項的電路裝配體，其中該插座另包括一基底接點支撐構件由該基部伸出，該基底接點支撐構件係用以支撐該基底接點。
27. 如申請專利範圍第26項的電路裝配體，其中有第一狹槽界定於該基底接點支撐構件內，而該基底接點係設置在該狹槽中。
28. 如申請專利範圍第27項的電路裝配體，其中有第二狹槽界定於該支點構件中，而該第一狹槽係與第二狹槽相連接。
29. 如申請專利範圍第28項的電路裝配體，其中該基底接點有一橫條部分，而該具有一傾斜表面用以與該橫條部分相結合並使該橫條部分朝向該接點墊偏轉。







第 1 圖




第 2 圖



第3A圖



第3B圖



第 4 圖