

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2011年9月1日(01.09.2011)

PCT


(10) 国際公開番号
WO 2011/104941 A1

- (51) 国際特許分類:
G09F 9/30 (2006.01) *G02F 1/1368* (2006.01)
G02F 1/1339 (2006.01) *G09F 9/00* (2006.01)
- (21) 国際出願番号: PCT/JP2010/069722
- (22) 国際出願日: 2010年11月5日(05.11.2010)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2010-037686 2010年2月23日(23.02.2010) JP
- (71) 出願人 (米国を除く全ての指定国について):
シャープ株式会社(SHARP KABUSHIKI KAISHA)
[JP/JP]; 〒5458522 大阪府大阪市阿倍野区長池町
2番22号 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 藤川 陽介
(FUJIKAWA, Yohsuke).
- (74) 代理人: 特許業務法人原謙三国際特許事務所
(HARAKENZO WORLD PATENT & TRADE-
MARK); 〒5300041 大阪府大阪市北区天神橋2
丁目北2番6号 大和南森町ビル Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
- 添付公開書類:
— 国際調査報告 (条約第21条(3))

(54) Title: DISPLAY PANEL AND DISPLAY DEVICE

(54) 発明の名称: 表示パネルおよび表示装置

[図6]



AA H POWER WIRE
BB L POWER WIRE

(57) Abstract: Disclosed is a display panel (10) in which a TFT substrate (2) and an opposing substrate (3) are arranged facing each other, wherein first electrode pads (18, 18a) are provided on the surface of the TFT substrate (2) facing the opposing substrate (3), and second electrode pads (15, 15a) are provided on the surface of the opposing substrate (3) facing the TFT substrate (2). At least some the first electrode pads (18, 18a) and the second electrode pads (15, 15a) overlap in the planar view. A black matrix (40) is provided in the opposing substrate (3). The second electrode pads (15, 15a) are arranged at positions which do not overlap the black matrix (40) in the planar view. The first electrode pads (18, 18a) are arranged on a convex member (45) formed on the TFT substrate (2).

(57) 要約:

[続葉有]

WO 2011/104941 A1



TFT基板(2)と対向基板(3)とが対向配置された表示パネル(10)において、TFT基板(2)の対向基板(3)と対向する面には、第1電極パッド(18)・(18a)が設けられており、対向基板(3)のTFT基板(2)と対向する面には、第2電極パッド(15)・(15a)が設けられており、第1電極パッド(18)・(18a)と第2電極パッド(15)・(15a)とは、平面視において少なくともその一部が重なっており、対向基板(3)には、ブラックマトリクス(40)が設けられており、第2電極パッド(15)・(15a)は、平面視においてブラックマトリクス(40)と重ならない位置に設けられており、第1電極パッド(18)・(18a)は、TFT基板(2)上に形成されている凸部(45)上に設けられている。

明 細 書

発明の名称 ： 表示パネルおよび表示装置

技術分野

[0001] 本発明は、表示パネルおよび表示装置、特に樹脂製のブラックマトリクスを備えたアクティブマトリクス型表示パネルおよび表示装置に関するものである。

背景技術

[0002] 近年、ブラウン管（ＣＲＴ）に代わり、液晶表示装置や有機ＥＬ表示装置が、高画質、省エネ型、薄型、軽量型等の特徴を生かし、テレビ、モニター、携帯電話等のさまざまな電子機器に幅広く利用されている。

[0003] これらの表示装置の中でも、薄膜トランジスタ（Thin Film Transistor、以下「ＴＦＴ」と称す）が画素のスイッチング素子として用いられているアクティブマトリクス型表示装置は、応答速度が速く、多階調表示が容易で、幅広く使用されている。

[0004] アクティブマトリクス型の表示装置は、通常ＴＦＴ基板と対向基板とが互いに対向して配置され、これらの基板の間に表示素子（液晶、有機ＥＬ等）がシール材によって封入されている。

[0005] 以下、図８に基づいてアクティブマトリクス型の表示装置の構成について詳しく説明する。

[0006] 図８は、アクティブマトリクス型の表示装置の概略構成を示す構成図である。

[0007] 図８に示すように、表示装置１００には、ＴＦＴ基板１０２と対向基板１０１とが互いに対向して配置されている。

[0008] 上記対向基板１０１には、対向電極やカラーフィルタ層が備えられており、一方、上記ＴＦＴ基板１０２には、画素電極やＴＦＴ素子が備えられている。

[0009] また、額縁領域の減少や信頼性向上のため、上記ＴＦＴ基板１０２には、

走査信号線駆動回路やデータ信号線駆動回路がモノリシックに形成されている。

[0010] さらに、上記ＴＦＴ基板１０２には、端子領域１０３に金属薄膜でパターンニングされた端子が形成され、この端子領域１０３に圧着されたＦＰＣ（Flexible Printed Circuit）１０４を介して、上記端子と外部回路基板とが電氣的に接続されている。

[0011] 一方、セグメント駆動型表示装置のような比較的構造が単純な表示装置においては、表示パネルの表示面側に位置する基板、すなわち、アクティブマトリクス型表示装置の対向基板に相当する基板上に端子が形成され、ゼブラコネクタ（ゼブラゴム、異方導電性ゴム）を介して、上記端子と外部回路基板とが電氣的に接続される構成が知られている。

[0012] また、アクティブマトリクス型表示装置において、表示パネルの額縁領域に形成された回路や配線を、黒色の感光性樹脂等で形成されたブラックマトリクスで遮光する構成が知られている。

先行技術文献

特許文献

[0013] 特許文献１：日本国特許公報「特開２００１－２２２０２２号公報（２００１年８月１７日公開）」

特許文献２：日本国特許公報「特開２００７－２６４４４７号公報（２００７年１０月１１日公開）」

発明の概要

発明が解決しようとする課題

[0014] しかしながら、図８に示す表示装置１００において、ＦＰＣは高価であり、また、端子に対する精密なアライメントが必要になるため、生産単価が上昇し、生産性が低下する問題がある。

[0015] また、樹脂製のブラックマトリクスを備えている場合、ブラックマトリクスは１μｍ程度の厚みを有するため、ブラックマトリクスの表面に形成され

、ブラックマトリクスの端部を横切る細い配線は断線が発生しやすいという問題がある。

[0016] 本発明は、上記の問題点に鑑みてなされたものであり、ブラックマトリクスを備えていても、断線が発生しにくく、表示品位が高く、且つ、生産単価の上昇を抑制でき、生産性の高い表示パネルおよび表示装置を提供することを目的とする。

課題を解決するための手段

[0017] 上記の課題を解決するために、本発明の表示パネルは、第1基板と第2基板とが対向配置された表示パネルにおいて、上記第1基板の上記第2基板と対向する面には、第1電極パッドが設けられており、上記第2基板の上記第1基板と対向する面には、第2電極パッドが設けられており、上記第1電極パッドと上記第2電極パッドとは、平面視において少なくともその一部が重なっており、上記第2基板の上記第1基板と対向する面には、ブラックマトリクスが設けられており、上記第2電極パッドは、平面視において上記ブラックマトリクスと重ならない位置に設けられており、上記第1電極パッドは、上記第1基板上に形成されている凸部上に設けられていることを特徴とする。

[0018] 上記構成によれば、第1電極パッド及び第2電極パッドの接続において、それを構成する導体に、ブラックマトリクスの端部での断線が生じない。そのため、信頼性に優れた表示パネルを実現することができる。

[0019] また、第2電極パッドと上記第1電極パッドとの離間距離を、他の位置における第1基板と第2基板との離間距離と同等にすることが容易になるので、離間距離の不均一によるムラの発生を抑制することができ、表示品位を向上させることができる。

発明の効果

[0020] 本発明の表示パネルは、第1基板と第2基板とが対向配置された表示パネルにおいて、上記第1基板の上記第2基板と対向する面には、第1電極パッドが設けられており、上記第2基板の上記第1基板と対向する面には、第2

電極パッドが設けられており、上記第 1 電極パッドと上記第 2 電極パッドとは、平面視において少なくともその一部が重なっており、上記第 2 基板の上記第 1 基板と対向する面には、ブラックマトリクスが設けられており、上記第 2 電極パッドは、平面視において上記ブラックマトリクスと重ならない位置に設けられており、上記第 1 電極パッドは、上記第 1 基板上に形成されている凸部上に設けられていることを特徴とする。

[0021] それゆえ、第 1 電極パッドへの接続等において、ブラックマトリクスの端部にて断線がなく、信頼性に優れた表示パネルを実現することができる。

[0022] また、第 2 電極パッドと上記第 1 電極パッドとの離間距離を、他の位置における第 1 基板と第 2 基板との離間距離と略等しくして、離間距離の不均一によるムラの発生を抑制することができるので、表示品位を向上させることができる。

図面の簡単な説明

[0023] [図1]本発明の実施の形態に係る液晶表示装置の概略構成を示す構成図である。

[図2]本発明の実施の形態に係る液晶表示装置に備えられた対向基板の概略構成を示す平面図である。

[図3]本発明の実施の形態に係る液晶表示装置に備えられた表示パネルの概略構成を示す構成図である。

[図4]本発明の実施の形態に係る液晶表示装置に備えられた保護回路の構成を示す回路図である。

[図5]図 4 の保護回路を備えた表示パネルの入力端子近傍の構成を示す平面図である。

[図6]図 5 の表示パネルの A－A' 線における断面構造を示す断面図である。

[図7]図 3 の表示パネルの B－B' 線における断面構造を示す断面図である。

[図8]従来のアクティブマトリクス型の表示装置の概略構成を示す構成図である。

発明を実施するための形態

[0024] 以下、図面に基づいて本発明の実施の形態について詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などはあくまで一実施形態に過ぎず、これらによってこの発明の範囲が限定解釈されるものではない。

[0025] 本発明の一実施の形態の表示装置は、ブラックマトリクスを備えても、断線が発生しにくく、且つ、生産単価の上昇を抑制でき、生産性が高い表示装置である。

〔実施の形態〕

以下、図１～図７に基づいて、本発明の一実施の形態の液晶表示装置１の構成について説明する。

[0026] 本実施の形態においては、表示装置の一例として、反射型の液晶表示装置１を前提に説明を行うが、これに限定されることはなく、自発光型表示装置、半透過型表示装置や透過型表示装置などにも適用することが可能である。

[0027] 図１は、本発明の一実施の形態の液晶表示装置１の概略構成を示す構成図である。

[0028] 図１に示すように、本実施の形態の液晶表示装置１は、表示パネル１０と、外部回路基板（回路基板）５とを備えている。

[0029] 上記表示パネル１０は、ＴＦＴ基板２（第１基板）と、対向基板３（第２基板）と、上記基板２・３間に封止された液晶層（図示せず）とを備えている。なお、上記ＴＦＴ基板２には、複数のＴＦＴ素子と該ＴＦＴ素子に接続された画素電極とが形成され、さらに走査信号線駆動回路とデータ信号線駆動回路とがモノリシックに形成されている。上記対向基板３には、対向電極やカラーフィルタが形成されている。この表示パネル１０において、表示面ＤＳは、上記対向基板３側にある。

[0030] また、上記表示パネル１０には、データ信号や制御信号、電源信号を入力するための、複数の入力端子４・４ａ・１７（第２基板端子）が、上記対向基板３の上記ＴＦＴ基板２と対向する面の一辺端部に沿って設けられている。また、全ての入力端子４・４ａ・１７それぞれに対して第２電極パッド１

5・15aが設けられている。

- [0031] なお、後述するように、上記入力端子4には、データ信号や制御信号が、上記入力端子17には、上記対向基板3の対向電極に印加される電圧信号が、他の入力端子4・17より幅広く形成された上記入力端子4aには、電源信号が、それぞれ入力され、上記TFT基板2上の走査信号線駆動回路やデータ信号線駆動回路（駆動回路）に出力される。
- [0032] また、上記対向基板3は、上記入力端子4・4a・17が露出するように、上記TFT基板2に対して、庇状に張り出している。
- [0033] 一方、上記外部回路基板5は、上記表示パネル10を制御するための信号を出力する制御回路を備えている。
- [0034] また、上記外部回路基板5には、複数の出力端子6が設けられ、対応する上記入力端子4・4a・17と、平面視において重なるように対向配置されている。
- [0035] なお、上記入力端子4・4a・17と上記出力端子6とは、縞状に設けられた導電帯7と絶縁帯8とを有する、異方性導電材料としてのゼブラコネクタ9によって導通されている。より具体的には、一対をなす入力端子4・4a・17と出力端子6とは、上記ゼブラコネクタ9の導電帯7を間に挟むことによって電氣的に接続されている。
- [0036] 上記ゼブラコネクタ9は、大きいピッチサイズを有するため、精密なアライメント調整を必要としない特徴があり、上記表示パネル10の入力端子4・4a・17、上記ゼブラコネクタ9、上記外部回路基板5の出力端子6を順に重ねるだけで接続を完了させることができるので、生産単価の上昇を抑制でき、かつ、生産性の高い液晶表示装置1を実現することができる。
- [0037] 以下、図2に基づいて、上記対向基板3の構成をさらに詳しく説明する。
- [0038] 図2は、本実施の形態の液晶表示装置1に備えられた上記対向基板3の概略構成を示す平面図である。
- [0039] 図2に示すように、対向基板3には、ITO（Indium Tin Oxide）やIZO（Indium Zinc oxide）等の透明電極膜からなる対向電極16が形成されて

いる。

[0040] また、上記対向基板 3 の表示領域 1 1 には、所定のカラーフィルタが配置されており、額縁領域には、黒色樹脂からなるブラックマトリクス 4 0 が配置されている。

[0041] また、上記対向基板 3 の一辺端部に沿って、上記対向基板 3 とは電氣的に分離されている、複数の入力端子 4 ・ 4 a ・ 1 7 が配置されており、全ての入力端子 4 ・ 4 a ・ 1 7 それぞれに対して第 2 電極パッド 1 5 ・ 1 5 a が設けられている。

[0042] ここで、上記ブラックマトリクス 4 0 は、後述するように、上記入力端子 4 ・ 4 a ・ 1 7 および上記第 2 電極パッド 1 5 ・ 1 5 a と平面視において重ならないようにパターニングされている。

[0043] なお、上記入力端子 4 ・ 4 a ・ 1 7 は、上記対向電極 1 6 と同じ材料で形成されていることが好ましい。上記構成により、これらを同一の透明電極膜をパターニングすることによって形成することができる。

[0044] 一般的に、ゼブラコネクタ 9 に備えられている導電帯 7 と絶縁帯 8 とは比較的広い間隔で設けられているため、上記入力端子 4 ・ 4 a ・ 1 7 のピッチは、ゼブラコネクタ 9 の導電帯 7 と絶縁帯 8 との間隔に見合ったピッチで配置されているのが最も好適である。

[0045] なお、上記 T F T 基板 2 上にモノリシックに形成された走査信号線駆動回路やデータ信号線駆動回路を駆動するためには、データ信号や制御信号だけではなく、電源信号の入力も必要であるが、該電源信号を入力する入力端子 4 a は、拡幅されていることが好ましい。

[0046] 図 2 に示すように、上記対向基板 3 には、端子幅 W が他の入力端子 4 ・ 1 7 より拡幅された H i g h 電源用と L o w 電源用の上記入力端子 4 a が 2 つ配置されている。上記構成により、電圧降下等の不具合の発生を防止することができる。

[0047] また、各上記入力端子 4 ・ 1 7 間はピッチ P で、電源用の上記入力端子 4 a 間はピッチ 2 P で配置されており、電源用の上記入力端子 4 a の端子幅 W

は、ピッチP分が拡幅されているが、必要であればさらに拡幅しても良い。

[0048] 本実施の形態においては、拡幅された入力端子4 aを2つ設けているが、これに限定されることなく、これらの数は、必要に応じて、適宜調整すれば良い。

[0049] 以上のように、上記液晶表示装置1においては、入力される信号内容に応じて、上記入力端子4・4 a・17のピッチPや端子幅Wを設定している。

[0050] 本実施の形態においては、上記対向基板3に対向電極16が設けられている構成について説明しているが、これに限定されることはなく、例えば、IPSモードのように、対向基板3側に対向電極を備えていない横電界方式の液晶モードの場合においても、適用することが可能である。

[0051] 以下、図3に基づいて、上記表示パネル10の構成をさらに詳しく説明する。

[0052] 図3は、本実施の形態の液晶表示装置1に備えられた上記表示パネル10の概略構成を示す構成図である。

[0053] 図3に示すように、TFT基板2には、対向基板3と対向する面に、画素回路51が形成されている表示領域11と、走査信号線駆動回路12とデータ信号線駆動回路13とが多結晶シリコンをベースとしてモノリシックに形成されている額縁領域とが備えられている。なお、上記画素回路51には、マトリックス状に複数の画素電極20と複数のTFT素子21とが形成されている。

[0054] 本実施の形態においては、多結晶半導体膜として、多結晶シリコンを用いているが、これに限定されることなく、非晶質シリコン、非晶質ゲルマニウム、多結晶ゲルマニウム、非晶質シリコン・ゲルマニウム、多結晶シリコン・ゲルマニウム、非晶質シリコン・カーバイド、多結晶シリコン・カーバイドなどをレーザアニールにより多結晶化した半導体膜を用いることができる。

[0055] なお、上記画素電極20は、光反射性を有していることが好ましい。上記構成によれば、光反射性を有する画素電極20を備えた反射型または、半透

過型の表示装置であっても、光利用効率が良く、生産単価の上昇を抑制でき、かつ、生産性の高い液晶表示装置を実現することができる。

[0056] また、上記ＴＦＴ基板２には、複数のデータ信号線ＳＬと、これらデータ信号線ＳＬに交差するように複数の走査信号線ＧＬとが設けられている。上記ＴＦＴ素子２１は、上記各データ信号線ＳＬと上記各走査信号線ＧＬとが交差する箇所に対応して設けられ、上記データ信号線ＳＬと上記走査信号線ＧＬによって制御される。

[0057] ここで、図１に示す外部回路基板５に備えられた出力端子６の一部からは、上記表示パネル１０に表示する画像のデータ信号が出力される。上記データ信号は、各画素の表示状態を示す映像データであって、時分割で転送される映像データに基づいて生成されている。他の複数個の出力端子６からは、上記データ信号を上記表示パネル１０に正しく表示するためのタイミング信号として、ソースクロック信号およびソーススタートパルス信号が上記データ信号線駆動回路１３に出力され、ゲートクロック信号およびゲートスタートパルス信号が上記走査信号線駆動回路１２に出力される。

[0058] 上記走査信号線駆動回路１２は、上記ゲートクロック信号などのタイミング信号に同期して複数の走査信号線ＧＬを順次選択する。一方、上記データ信号線駆動回路１３は、上記ソースクロック信号などのタイミング信号に同期して動作し、各データ信号線ＳＬに応じたタイミングを特定し、上記各タイミングで上記データ信号をサンプリングし、サンプリング結果に応じた信号を、上記各データ信号線ＳＬに書き込む。

[0059] 上記表示パネル１０の各画素は、それぞれに対応する走査信号線ＧＬが選択されている間、それぞれに対応するデータ信号線ＳＬから出力されるデータに応じて、画像を表示する。

[0060] また、上記ＴＦＴ基板２には、コモン転移電極４１が一辺（短辺）の両隅にそれぞれ設けられ、互いに対向する両辺（長辺）の端部に沿ってそれぞれ形成されているコモン転移用配線４２と、それぞれ電氣的に接続されている。

- [0061] なお、後述するように、上記対向電極 16 と上記コモン転移電極 41 とは、シール材 19 に含有されている金粒子などの導電部材によって電氣的に接続されている。
- [0062] また、上記走査信号線駆動回路 12 と上記データ信号線駆動回路 13 から、上記 T F T 基板 2 の外部に向かって配線（信号線、電源線） 14 が引き出され、上記駆動回路 12・13、後述する保護回路 38、上記 T F T 基板 2 上に設けられた第 1 電極パッド 18・18a はこの順で電氣的に接続されている。
- [0063] また、上記コモン転移用配線 42 も、上記 T F T 基板 2 上に設けられた第 1 電極パッド 18 と電氣的に接続されている。
- [0064] すなわち、上記 T F T 基板 2 の外部に取り出す全ての配線 14 およびコモン転移用配線 42 それぞれに対して上記第 1 電極パッド 18・18a が設けられ、上記第 1 電極パッド 18・18a は、上記 T F T 基板 2 の一辺端部に沿って配置されている。
- [0065] 一方、既に上述したように、上記対向基板 3 の一辺端部に沿って、上記対向電極 16 と電氣的に分離されている入力端子 4・4a・17 が形成され、上記個々の入力端子 4・4a・17 には、上記第 2 電極パッド 15・15a が付随している。
- [0066] なお、上記第 2 電極パッド 15・15a の数と上記第 1 電極パッド 18・18a の数は同一であり、上記表示パネル 10 を平面視したときに、上記第 2 電極パッド 15・15a と上記第 1 電極パッド 18・18a とが 1 対 1 に重なるように形成されている。
- [0067] また、上記対向基板 3 においては、既に上述した拡幅された上記入力端子 4a の上部に設けられた第 2 電極パッド 15a は、他の第 2 電極パッド 15 より幅広く形成され、これに対向する第 1 電極パッド 18a も、他の第 1 電極パッド 18 より幅広く形成されている。
- [0068] なお、上記第 2 電極パッド 15・15a と上記第 1 電極パッド 18・18a とを導通させる導電部材が含まれたシール材 19 については後述する。

- [0069] ここで、図 1 ～図 3 に示す入力端子 4 ・ 4 a ・ 1 7、第 2 電極パッド 1 5 ・ 1 5 a、第 1 電極パッド 1 8 ・ 1 8 a の数は、例示的に示すものであり、必要に応じて、適宜調整すれば良い。
- [0070] 上記構成によれば、上記 T F T 基板 2 においては、走査信号線駆動回路 1 2 とデータ信号線駆動回路 1 3 とが、モノリシックに形成されているため、入力端子 4 ・ 4 a の数を減らすことができ、入力端子 4 ・ 4 a のピッチを大きくすることができる。この結果、入力端子 4 ・ 4 a に対応させた上記第 2 電極パッド 1 5 ・ 1 5 a および第 1 電極パッド 1 8 ・ 1 8 a の各ピッチも大きくすることができるため、第 2 電極パッド 1 5 ・ 1 5 a および第 1 電極パッド 1 8 ・ 1 8 a にそれぞれ割りあてることができる面積を大きくすることができる。
- [0071] よって、上記第 2 電極パッド 1 5 ・ 1 5 a と上記第 1 電極パッド 1 8 ・ 1 8 a との導通抵抗を十分に低くすることができる液晶表示装置 1 を実現することができる。
- [0072] また、高価な F P C などを用いて上記表示パネル 1 0 と上記外部回路基板 5 の出力端子 6 とを接続する必要性はなく、対応端子数が少なく、該端子のピッチサイズも比較的大きい安価なゼブラコネクタ 9 を用いることができる。
- [0073] また、本実施の形態においては、上記 T F T 基板 2 に備えられた画素電極 2 0 は、アルミニウムや銀などのように反射率が高く、電気抵抗が低い物質で形成されているが、これに限定されることはない。
- [0074] また、各画素に備えられた光反射性を有する画素電極 2 0 の下にメモリー素子を内蔵し、消費電力の小さな表示装置としてもよい。メモリー素子としては S R A M が挙げられる。S R A M は、1 画素に 1 ビットでもよいし、階調表示させるのであれば複数の S R A M を各画素に配置すれば実現できる。このように S R A M を各画素に内蔵した表示装置の場合は、電源容量や電流値が小さくて済むため、ゼブラコネクタ 9 による端子接続に適している。
- [0075] また、本実施の形態においては、コモン転移電極 4 1 は、一辺の両隅に配

置されているが、これに限定されることなく、配置箇所や数は任意に設定して良い。例えばＴＦＴ基板２の４隅に計４箇所に配置しても良いし、小型の表示パネルであれば１箇所であっても良い。

[0076] 以下、上記シール材１９について詳しく説明する。

[0077] 上記シール材１９は、上記ＴＦＴ基板２と上記対向基板３とを所定の間隔で接合し、表示装置を封止する役割を担っており、枠状に上記ＴＦＴ基板２の外周に沿うように形成される。なお、液晶材はこのシール材１９に囲まれた内側領域の間隙に充填される。

[0078] 上記シール材１９としては、例えば、紫外線硬化樹脂、熱硬化樹脂、またはこれらの併用型樹脂を用いることができる。

[0079] 上記シール材１９中には、金粒子のような導電部材が含有されている。この導電部材によって、上記第２電極パッド１５・１５aと上記第１電極パッド１８・１８aとが電氣的に接続されており、上記第２電極パッド１５と上記第１電極パッド１８・１８aとは、シール材１９が形成される上記表示パネル１０の周縁部に設けられている。

[0080] また、上記導電部材によって、上記対向電極１６と上記コモン転移電極４１とが導通されている。

[0081] 具体的には、上記対向電極１６は、上記コモン転移電極４１を介して、上記ＴＦＴ基板２上の上記コモン転移用配線４２に接続されている。さらに、上記コモン転移用配線４２は、上記第１電極パッド１８を経由した後に、上記対向基板３上の上記入力端子１７に至る配線経路を有する。

[0082] 上記構成によれば、上記ＴＦＴ基板２と上記対向基板３とを所定の間隔で接合するための上記シール材１９の形成工程と、上記第２電極パッド１５・１５aと上記第１電極パッド１８・１８aとを導通させるための導電部材の形成工程を一つの工程とすることができ、生産性の高い液晶表示装置１を実現することができる。

[0083] また、上記対向電極１６と、これに電圧を印加させるための上記入力端子１７とを、上記対向基板３上で直接に電氣的に接続させると、その接続経路

がブラックマトリクス 40 を横切る構成になって、断線が発生し易くなるが、上記構成によれば、断線が発生しにくい。

[0084] ここで、上記導電部材により抵抗が生じるが、上記第 2 電極パッド 15・15a と上記第 1 電極パッド 18・18a の面積が大きいため、回路上不都合が無い程度の抵抗とすることができる。

[0085] 以下、図 4 に基づいて、保護回路 38 について詳しく説明する。

[0086] 図 4 は、本実施の形態の液晶表示装置 1 に備えられた保護回路 38 の一例を示す回路図である。

[0087] 上述したように、上記 T F T 基板 2 の上記対向基板 3 と対向する面には、駆動回路 12・13 と、保護回路 38 と、第 1 電極パッド 18 とが、この順で電氣的に接続されるようにモノリシックに形成されている。

[0088] 上記構成によれば、複数の上記入力端子 4 から侵入する静電気やノイズ電流によって、上記駆動回路 12・13 内に備えられた T F T 素子などが破損することを防ぐことができる。

[0089] 図 4 に示すように、上記保護回路 38 には、上述した表示領域 11 に設けられた T F T 素子 21 と同じ製造プロセスによって形成された T F T 素子（T F T 1・T F T 2）が 2 つ設けられている。

[0090] 一方の T F T 素子（T F T 1）のドレイン電極は、H i g h 電源（H 電源）に接続され、ソース電極は、保護の対象となる入力端子 4 から駆動回路 12・13 に至る配線に接続されている。さらに、上記 T F T 素子（T F T 1）は、上記ドレイン電極とゲート電極とが接続された構成となっており、ダイオードのような特性を示す。

[0091] すなわち、静電気などにより、上記配線に H 電源以上の電圧が印加された場合に、上記 T F T 素子（T F T 1）がオンとなり、異常電流を逃がす構造となっている。

[0092] また、他方の T F T 素子（T F T 2）のドレイン電極は、保護の対象となる入力端子 4 から駆動回路 12・13 に至る配線に接続され、ソース電極は L o w 電源（L 電源）に接続されている。さらに、上記 T F T 素子（T F T

2) は、上記 T F T 1 と同様に、上記ドレイン電極とゲート電極とが接続された構成となっており、ダイオードのような特性を示す。

[0093] よって、上記配線に L 電源以下の電圧が印加された場合に、上記 T F T 素子 (T F T 2) がオンとなり、L 電源から電流が流れる構成となっている。

[0094] したがって、上記構成によれば、上記配線に印加される電圧を常に H 電源以下、L 電源以上に維持することができ、上記駆動回路 1 2 ・ 1 3 内に備えられた T F T 素子などが破損するのを防ぐことができる。

[0095] また、上記保護回路 3 8 には、上記配線に抵抗体の一例としての抵抗 R 1 ・ R 2 が設けられており、上記配線と上記 H 電源および上記 L 電源間には、容量 C 1 ・ C 2 がそれぞれ設けられている。

[0096] よって、上記配線に強い電圧が瞬間的に印加されたとしても、上記 T F T 素子 (T F T 1 ・ T F T 2) 自体の破損を防止することができる。

[0097] 本実施の形態においては、図 4 に示すような構造の保護回路 3 8 を設けているが、これに限定することなく、適宜構成を変えても良い。例えば、抵抗とトランジスタとから構成される保護回路なども適宜用いることができる。

[0098] なお、上記保護回路 3 8 は、例えば、上記駆動回路 1 2 ・ 1 3 の内部など、上記 T F T 基板 2 の対向基板 3 と対向する面の複数個所に設けることもできる。

[0099] 以下、図 5、図 6 に基づいて、表示パネル 1 0 の入力端子 4 近傍の構成をさらに詳しく説明する。

[0100] 図 5 は、図 4 の保護回路 3 8 を備えた表示パネル 1 0 の入力端子 4 近傍の構成を示す平面図である。

[0101] 図 5 に示すように、駆動回路 1 2 ・ 1 3 から入力端子 4 に至るまでの構成物の接続関係は、「駆動回路 1 2 ・ 1 3」—「保護回路 3 8」—「第 1 電極パッド 1 8」—「シール材 1 9 中の導電部材 1 9 a」—「第 2 電極パッド 1 5」—「入力端子 4」となっている。

[0102] 上記構成によれば、シール材 1 9 の内側に上記保護回路 3 8 が形成されることとなるので、上記保護回路 3 8 を外部からの傷や腐食から守ることがで

きる。

[0103] また、図6は、図5の表示パネル10のA-A'線における断面構造を示す断面図である。

[0104] 図6に示すように、TFT基板2上には、下地膜22が形成され、下地膜22上に、半導体膜24が図5に示すTFT部の形成位置に対応して設けられている。

[0105] 上記下地膜22上には、ゲート絶縁膜25が形成され、上記半導体膜24は該ゲート絶縁膜25で覆われている。

[0106] 上記ゲート絶縁膜25上には、ゲート電極26、L電源線、およびH電源線が、同一のメタル層のパターニングによって形成されている。

[0107] さらに、上記ゲート電極26、上記L電源線、上記H電源線は、層間絶縁膜28（絶縁層）で覆われている。

[0108] 上記層間絶縁膜28の上に、メタル膜33・34、ソース電極30a、およびドレイン電極30bが同一のメタル層のパターニングによって形成されている。

[0109] なお、上記メタル膜33は、上記層間絶縁膜28に形成されたコンタクトホール35を介して、抵抗R1と接続されている。

[0110] 上記抵抗R1は、上記ゲート電極26を形成するためのメタル層を蛇行する形状にパターニングすることによって、所望の抵抗値となるように、形成されている。

[0111] また、上記メタル膜34と上記H電源線とによって、上記容量C1が形成され、上記メタル膜33と上記L電源線とによって、上記容量C2が形成されている。

[0112] また、上記抵抗R1は、第1電極パッド18と電氣的に接続された中間メタル膜36と、上記層間絶縁膜28に形成されたコンタクトホール35を介して、電氣的に接続されている。

[0113] なお、上記中間メタル膜36も、上記メタル膜33・34を形成するためのメタル層のパターニングによって形成されている。

- [0114] 上記メタル膜 33・34 および上記中間メタル膜 36 は、保護絶縁膜 31（絶縁層）によって覆われている。
- [0115] 上記中間メタル膜 36 の上方であって、上記保護絶縁膜 31 の上には、第 1 電極パッド 18・18a が形成されている。
- [0116] なお、上記保護絶縁膜 31 において、上記第 1 電極パッド 18・18a が形成される領域に凸部 45 が形成され、上記第 1 電極パッド 18・18a は、その周囲より表面が高くなっている。
- [0117] なお、上記凸部 45 は、上記保護絶縁膜 31 に膜厚の違いを局所的に作りこむことにより形成される。
- [0118] 例えば、保護絶縁膜 31 がポジ型の感光性樹脂から形成された場合、上記凸部 45 は完全に遮光し、他の部分は透過性フォトマスクを用いて露光時間を短くしてハーフ露光すれば良い。または、上記凸部 45 は完全に遮光し、他の部分はハーフトーンやグレートーンとしたマスクを用いて露光しても良い。
- [0119] また、生産単価は高くなるが、保護膜の形成を 2 度に分け、1 度目は上記 T F T 基板 2 の全面に、2 度目は上記第 1 電極パッド 18 が形成される領域のみに形成して、上記凸部 45 を形成することも可能である。
- [0120] 上記中間メタル膜 36 と上記第 1 電極パッド 18・18a とは、上記保護絶縁膜 31 に形成されたスルーホール 32（コンタクトホール）を介して、電氣的に接続されている。
- [0121] 上記第 1 電極パッド 18 を覆うように、シール材 19 が設けられ、シール材 19 中に含有された導電部材 19a（抵抗 R2）を介して、後述する第 2 電極パッド 15・15a と上記第 1 電極パッド 18・18a とが電氣的に接続される。
- [0122] 一方、対向基板 3 の上記 T F T 基板 2 と対向する面に、入力端子 4・4a・17 が形成され、個々の入力端子・4a・17 には、第 2 電極パッド 15・15a が付随されている。また、対向基板 3 の上記 T F T 基板 2 と対向する面に、上記入力端子 4・4a・17 および上記第 2 電極パッド 15・15

aと重ならないように、ブラックマトリクス40が形成されている。

[0123] すなわち、上記第1電極パッド18・18aが形成されている領域において、上記凸部45が形成されている領域と、上記ブラックマトリクス40が形成されていない領域とが対向している。

[0124] また、上記凸部45の厚さ（すなわち凸部45の最上面とその周囲の表面との高さの差）が、上記ブラックマトリクス40の厚さと同じである。

[0125] 上記構成によれば、上記第2電極パッド15・15aと上記第1電極パッド18・18aとの離間距離を、他の位置における上記TFT基板2と上記対向基板3との離間距離と略等しくすることができる。

[0126] よって、上記TFT基板2と上記対向基板3との離間距離を、表示パネル10の全周において、同様に保つことができる。

[0127] したがって、離間距離の不均一によるムラの発生を抑制することができ、表示品位を向上させることができる。

[0128] なお、『上記凸部45の厚さが、上記ブラックマトリクス40の厚さと同じである』とは、ムラの発生が顕在化しない範囲の差であれば良く、それは例えば、表示パネル10の額縁の寸法によって考慮して良い。例えば、額縁が大きい場合、離間距離の急激な変化を緩和できるので、凸部45の厚さ>ブラックマトリクス40の厚さ、或いは、凸部45の厚さ<ブラックマトリクス40の厚さの関係であっても良い。

[0129] 本実施の形態においては、駆動回路12・13がモノリシックに表示パネル10内に形成されているため、表示パネル10の端子側の額縁が必然的に大きくなる。そのため、表示領域11と凸部45との距離が離れる。

[0130] この場合、仮に上記凸部45の厚さが上記ブラックマトリクス40の厚さと多少異なっていたとしても、その影響が表示領域11までに及んでムラとして表示品位を悪化させることが少なく、駆動回路を内蔵した表示パネル10と上記凸部45の組み合わせは都合が良いと言える。

[0131] また、上記入力端子4・4a・17又は上記第2電極パッド15・15aへの接続が上記ブラックマトリクス40の端部にて断線がなく、信頼性に優

れた液晶表示装置 1 を実現することができる。

[0132] また、上記のように、上記第 2 電極パッド 15・15a と上記抵抗 R 1 とは、上記層間絶縁膜 28 および保護絶縁膜 31 に設けられたコンタクトホール 35 およびスルーホール 32 を介して接続されている。つまり、上記第 2 電極パッド 15・15a を上記抵抗 R 1 の上層に、上記層間絶縁膜 28 または／および保護絶縁膜 31 を介して重ねて配置している。この結果、上記保護回路 38 と上記第 2 電極パッド 15・15a の占める面積を小さくすることができる。

[0133] よって、上記液晶表示装置 1 に備えられた表示パネル 10 の額縁を小さくすることができる。

[0134] また、上記構成によれば、上記層間絶縁膜 28 および保護絶縁膜 31 の内部に、コンタクトホール 35 およびスルーホール 32 の形成に伴って、異物が混入し、上記第 2 電極パッド 15・15a と上記抵抗 R 1 とが短絡しても、同じ配線上における短絡であるため、上記抵抗 R 1 の値が変わるのみの影響に留まり、上記駆動回路 12・13 の動作には殆ど影響がない。

[0135] なお、上記保護絶縁膜 31、スルーホール 32 および中間メタル膜 36 を省略し、上記第 1 電極パッド 18・18a を上記層間絶縁膜 28 上に形成する構成としても良い。ただし、上記第 1 電極パッド 18・18a と上記抵抗 R 1 とをより確実に離間し、抵抗 R 1 の値を適正值に確保する観点では、上記層間絶縁膜 28 および上記保護絶縁膜 31 の 2 層を設けることが好ましい。上記層間絶縁膜 28 および上記保護絶縁膜 31 の 2 層を設けることにより、上記第 1 電極パッド 18・18a と上記抵抗 R 1 とが上記 2 層構造の絶縁層越しに短絡する確率を確実に低くすることができる。

[0136] 上記の効果は、一層構造の絶縁層を十分に厚く設けた場合にも得ることはできるが、この場合には、成膜に時間がかかるとともに、多数のスルーホールを絶縁層に形成するといった微細パターンニングが困難になるという問題がある。

[0137] また、上記液晶表示装置 1 において、上記第 2 電極パッド 15・15a と

画素電極 20 とは、同一材料であり、同一層のパターニングによって形成されていることが好ましい。

[0138] また、上記液晶表示装置 1 において、上記第 1 電極パッド 18・18a と対向電極 16 とは、同一材料であり、同一層のパターニングによって形成されていることが好ましい。

[0139] 上記構成によれば、上記 T F T 基板 2 に備えられた上記第 2 電極パッド 15・15a と上記画素電極 20 とを、または、上記対向基板 3 に備えられた上記第 1 電極パッド 18・18a と上記対向電極 16 とを、同一材料で形成し、同時に所定の形状にパターニングすることができる。

[0140] よって、製造工程が短縮化された生産性の高い液晶表示装置 1 を実現することができる。

[0141] 図 7 は、図 3 の表示パネル 10 の B-B' 線における断面構造を示す断面図である。

[0142] 図 7 に示すように、対向基板 3 の T F T 基板 2 と対向する面には、額縁領域にブラックマトリクス 40 が配置されており、表示領域 11 にカラーフィルタ 44 が配置されている。

[0143] また、上記ブラックマトリクス 40 および上記カラーフィルタ 44 の T F T 基板 2 と対向する面に、I T O 等の透明電極膜からなる対向電極 16 が形成されている。

[0144] なお、カラーフィルタ 44 は一般的な R G B の 3 種類で構成されていなくても良い。例えば、白黒表示の場合に、白表示の色味調整を目的としてカラーフィルタ 44 が薄く着色されたカラーフィルタであっても良い。

[0145] ここで、反射型で使われる液晶配向モードは、第 1 基板（T F T 基板）と第 2 基板（対向基板）の距離（セルギャップ）として 2 μ m 程度の狭ギャップを必要とすることが多いが、製造工程の都合上、第 1 基板と第 2 基板を狭い間隔で貼り合わせることが困難な場合があり、その場合は表示の白が黄色味を帯び易く、消費者から嫌われることが多い。このような場合に、色味調整として上記のような薄く着色され、ブラックマトリクスと同程度の膜厚のカ

ラーフィルターが配置されていることが好ましい。

[0146] 一方、上記ＴＦＴ基板２上には、下地膜２２、ゲート絶縁膜２３、層間絶縁膜２８が、この順で積層され、上記層間絶縁膜２８上には、コモン転移用配線４２が形成されている。

[0147] 上記コモン転移用配線４２は、保護絶縁膜３１で覆われており、該保護絶縁膜３１上には、コモン転移電極４１が形成されている。

[0148] なお、上記コモン転移用配線４２と上記コモン転移電極４１とは、スルーホール３２を介して電氣的に接続されている。

[0149] また、既に上述したように、上記コモン転移電極４１と上記対向電極１６とは、導電部材１９ａを介して電氣的に接続されている。

[0150] なお、上記保護絶縁膜３１は、感光性樹脂からなり、表示領域１１に、凹凸部５０が形成されている。そして、上記凹凸部５０の上層に、アルミニウムや銀などのように反射率が高い物質からなる画素電極２０が形成されている。上記構成によれば、表面の凹凸による散乱反射によって優れた光反射性を備えた反射型の液晶表示装置１を実現することができる。

[0151] 本実施の形態においては、アルミニウムや銀などのように反射率が高い物質から画素電極２０を形成しているが、これに限定されることなく、例えば画素電極２０上に反射膜を別途に設けても良い。

[0152] ここで、上記第１電極パッド１８・１８ａの下地の凸部４５と上記凹凸部５０とを同時に形成することが好ましい。これによって、生産単価の増加なしで、本発明の液晶表示装置１を実現することができる。なお、凹凸部５０が存在しない構成の場合であっても、凸部４５を作り込むことは可能であり、凹凸部５０の有無が凸部４５の形成を妨げるものではないことはいうまでもない。

[0153] 本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

- [0154] 本発明の表示パネルは、上記第 1 基板には絶縁層が設けられており、上記凸部は、上記絶縁層の厚さを厚くすることで表面が高く形成されていることが好ましい。
- [0155] 上記構成によれば、容易に凸部を設けることができるので、生産単価の上昇を抑制でき、生産性の高い表示パネルを実現することができる。
- [0156] 本発明の表示パネルは、上記凸部の厚さが、上記ブラックマトリクスの厚さと同じであることが好ましい。
- [0157] 上記構成によれば、第 2 電極パッドと第 1 電極パッドとの離間距離を、他の位置における第 1 基板と第 2 基板との離間距離と略等しくすることができる。そのため、離間距離の不均一によるムラの発生を抑制することができ、表示品位を向上させることができる。
- [0158] 本発明の表示パネルは、上記第 1 基板と、上記第 2 基板とが、シール材を介して貼り合わされており、上記シール材には、導電部材が含まれており、上記導電部材を介して、上記第 1 電極パッドと上記第 2 電極パッドとが接続されていることが好ましい。
- [0159] 上記構成によれば、第 1 基板と第 2 基板とを所定の間隔で接合する役割を担っているシール材中に、例えば、金粒子等の導電体（導電部材）が含有されている。そのため、シール材の形成工程と、第 1 電極パッドと第 2 電極パッドとを導通させる工程とを一つの工程とすることができるので、生産性の高い表示パネルを実現することができる。
- [0160] 本発明の表示パネルは、上記第 1 基板には、画素回路と、上記画素回路を駆動する駆動回路とが設けられており、上記駆動回路は上記第 1 電極パッドに接続されており、上記駆動回路は、上記第 1 電極パッド及び上記導電部材を介して、上記第 2 電極パッドに接続されていることが好ましい。
- [0161] 上記構成によれば、第 1 基板の駆動回路を、第 2 基板と電氣的に接続することが容易になる。
- [0162] 本発明の表示パネルは、上記駆動回路がモノリシックに設けられていることが好ましい。

- [0163] 上記構成によれば、駆動回路が、モノリシックに形成されているため、駆動回路を大きさを抑制することができる。そのため、第1電極パッドの面積を大きくすることができる。
- [0164] したがって、上記第1電極パッドと上記第2電極パッドとを電氣的に接続する場合に生じる抵抗を、回路上不都合が無い程度の抵抗とすることができる。
- [0165] また、高価なFPCなどを用いて第1電極パッドと第2電極パッドとを接続する必要性がない。
- [0166] 本発明の表示パネルは、上記駆動回路と上記第1電極パッドとは、保護回路を介して接続されていることが好ましい。
- [0167] 上記構成によれば、外部から侵入する静電気やノイズ電流によって、駆動回路内に備えられたアクティブ素子が破損することを防ぐことができる。
- [0168] 本発明の表示パネルは、上記保護回路は、抵抗体を備えており、上記第1電極パッドと上記抵抗体とは、絶縁層を介して、平面視において重なっていることが好ましい。
- [0169] 上記構成によれば、保護回路と第1電極パッドとが占める面積を小さくすることができる、表示パネルの額縁を小さくすることができる。
- [0170] また、上記構成では、上記絶縁層の内部に異物が混入して、上記第1電極パッドと上記抵抗体とが短絡しても、同じ配線上における短絡であるため、上記抵抗体の値が変わるのみの影響に留めることができ、上記駆動回路の動作には殆ど影響がないものとすることができる。
- [0171] 本発明の表示パネルは、上記保護回路は、抵抗体、トランジスタ、及び容量体を備えていることが好ましい。
- [0172] 上記構成によれば、強い電圧が瞬間的に液晶パネルに印加されたとしても、保護回路に備えられたトランジスタの破損を防止することができるとともに、外部から侵入する静電気やノイズ電流によって、駆動回路内に備えられたアクティブ素子が破損するのを防ぐことができる。
- [0173] 本発明の表示パネルは、上記第2基板には、対向電極が設けられており、

上記第 1 基板には、コモン転移電極が設けられており、上記コモン転移電極は、上記第 1 電極パッドに接続されており、上記対向電極と上記コモン転移電極とは、上記導電部材を介して接続されていることが好ましい。

[0174] 対向電極と、これに電圧を印加させるための第 2 電極パッドとを、対向基板上で直接に電氣的に接続させると、その接続経路がブラックマトリクスを横切る構成になって、断線が発生し易くなるが、上記構成によれば、断線が発生しにくい。

[0175] 本発明の表示パネルは、上記第 2 電極パッドと、上記対向電極とが同一層のパターニングによって形成されていることが好ましい。

[0176] 上記構成によれば、製造工程が短縮化された生産性の高い表示装置を実現することができる。

[0177] 本発明の表示パネルは、上記第 1 基板には、反射性を備えた画素電極が設けられており、上記第 1 基板と、上記画素電極との間には、凹凸部が設けられており、上記凸部と上記凹凸部とが同じ材料で形成されていることが好ましい。

[0178] 上記構成によれば、製造工程が短縮化された生産性の高い表示パネルを実現することができる。

[0179] 本発明の表示パネルは、上記材料が感光性樹脂であることを特徴とする。

[0180] 上記構成によれば、凸部及び凹凸部を、光プロセスにより、容易に形成することができる。

[0181] 本発明の表示装置は、上記表示パネルに、さらに回路基板が備えられた表示装置において、上記第 2 基板には、上記第 2 電極パッドに接続された第 2 基板端子が設けられており、上記第 2 基板端子は、平面視において、上記第 1 基板と重ならない部分を有していることを特徴とする。

[0182] 上記構成によれば、第 2 基板端子を介して、表示パネルと回路基板とを電氣的に接続させることで、表示パネルに上記回路基板からの信号を容易に入力させることができる。

[0183] 本発明の表示装置は、上記第 2 基板端子と、上記回路基板に設けられてい

る回路基板端子とが、異方性導電材料を介して接続されていることを特徴とする。

[0184] 上記構成によれば、第2基板と回路基板とを、容易に電氣的に接続することができる。

[0185] 本発明の表示装置は、上記異方性導電材料が、導電帯及び絶縁帯が縞状に形成されたコネクタであることを特徴とする。

[0186] 上記構成のコネクタ（ゼブラコネクタ）は、安価であり、精密なアライメントも必要としないため、第2基板端子、上記コネクタ、回路基板端子を順に重ねるだけで、端子同士の電氣的接続を完了させることができる。そのため、生産単価の上昇を抑制でき、生産性の高い表示装置を実現することができる。

[0187] 本発明の表示装置は、上記第2基板端子が、上記第2基板の周縁の一辺に沿って設けられていることを特徴とする。

[0188] 上記構成によれば、第2基板端子が、第2基板の一辺に沿って集約的に設けられているため、1個のコネクタにより、複数個の第2基板端子と回路基板端子を容易に接続することができる。そのため、生産単価の上昇を抑制でき、かつ、生産性の高い表示装置を実現することができる。

産業上の利用可能性

[0189] 本発明は、液晶表示装置、有機EL表示装置などの表示装置に適用することができる。

符号の説明

[0190]	1	液晶表示装置（表示装置）
	2	TFT基板（第1基板）
	3	対向基板（第2基板）
	4、4a、17	入力端子
	5	外部回路基板（回路基板）
	6	出力端子（回路基板端子）
	7	導電帯

8	絶縁帯
9	ゼブラコネクタ（コネクタ）
10	表示パネル
11	表示領域
12	走査信号線駆動回路（駆動回路）
13	データ信号線駆動回路（駆動回路）
14	配線
15、15a	第2電極パッド
16	対向電極
18、18a	第1電極パッド
19	シール材
19a	導電部材
20	画素電極
21	TFT素子
28	層間絶縁膜（絶縁層）
29、35	コンタクトホール
31	保護絶縁膜（絶縁層）
32	スルーホール（コンタクトホール）
36	中間メタル膜
38	保護回路
40	ブラックマトリクス
41	コモン転移電極
42	コモン転移用配線
44	カラーフィルタ
45	凸部
50	凹凸部
51	画素回路
GL	走査信号線

S L

データ信号線

請求の範囲

- [請求項1] 第1基板と第2基板とが対向配置された表示パネルにおいて、
 上記第1基板の上記第2基板と対向する面には、第1電極パッドが
 設けられており、
 上記第2基板の上記第1基板と対向する面には、第2電極パッドが
 設けられており、
 上記第1電極パッドと上記第2電極パッドとは、平面視において少
 なくともその一部が重なっており、
 上記第2基板の上記第1基板と対向する面には、ブラックマトリク
 スが設けられており、
 上記第2電極パッドは、平面視において上記ブラックマトリクスと
 重ならない位置に設けられており、
 上記第1電極パッドは、上記第1基板上に形成されている凸部上に
 設けられていることを特徴とする表示パネル。
- [請求項2] 上記第1基板には絶縁層が設けられており、
 上記凸部は、上記絶縁層の厚さを厚くすることで表面が高く形成さ
 れていることを特徴とする請求項1に記載の表示パネル。
- [請求項3] 上記凸部の厚さが、上記ブラックマトリクスの厚さと同じであるこ
 とを特徴とする請求項1又は2に記載の表示パネル。
- [請求項4] 上記第1基板と、上記第2基板とが、シール材を介して貼り合わさ
 れており、
 上記シール材には、導電部材が含まれており、
 上記導電部材を介して、上記第1電極パッドと上記第2電極パッド
 とが接続されていることを特徴とする請求項1から3のいずれか1項
 に記載の表示パネル。
- [請求項5] 上記第1基板には、画素回路と、上記画素回路を駆動する駆動回路
 とが設けられており、
 上記駆動回路は、上記第1電極パッドに接続されており、

上記駆動回路は、上記第 1 電極パッド及び上記導電部材を介して、上記第 2 電極パッドに接続されていることを特徴とする請求項 4 に記載の表示パネル。

[請求項6] 上記駆動回路がモノリシックに設けられていることを特徴とする請求項 5 に記載の表示パネル。

[請求項7] 上記駆動回路と上記第 1 電極パッドとは、保護回路を介して接続されていることを特徴とする請求項 5 又は 6 に記載の表示パネル。

[請求項8] 上記保護回路は、抵抗体を備えており、
上記第 1 電極パッドと上記抵抗体とは、絶縁層を介して、平面視において重なっていることを特徴とする請求項 7 に記載の表示パネル。

[請求項9] 上記保護回路は、抵抗体、トランジスタ、及び容量体を備えていることを特徴とする請求項 7 又は 8 に記載の表示パネル。

[請求項10] 上記第 2 基板には、対向電極が設けられており、
上記第 1 基板には、コモン転移電極が設けられており、
上記コモン転移電極は、上記第 1 電極パッドに接続されており、
上記対向電極と上記コモン転移電極とは、上記導電部材を介して接続されていることを特徴とする請求項 4 ～ 9 の何れか 1 項に記載の表示パネル。


[請求項11] 上記第 2 電極パッドと、上記対向電極とが同一層のパターニングによって形成されていることを特徴とする請求項 10 に記載の表示パネル。

[請求項12] 上記第 1 基板には、反射性を備えた画素電極が設けられており、
上記第 1 基板と、上記画素電極との間には、凹凸部が設けられており、
上記凸部と上記凹凸部とが同じ材料で形成されていることを特徴とする請求項 1 から 11 のいずれか 1 項に記載の表示パネル。


[請求項13] 上記材料が感光性樹脂であることを特徴とする請求項 12 に記載の表示パネル。

- [請求項14] 請求項 1 から 1 3 のいずれか 1 項に記載の表示パネルに、さらに回路基板が備えられた表示装置において、
- 上記第 2 基板には、上記第 2 電極パッドに接続された第 2 基板端子が設けられており、
- 上記第 2 基板端子は、平面視において、上記第 1 基板と重ならない部分を有していることを特徴とする表示装置。
- [請求項15] 上記第 2 基板端子と、上記回路基板に設けられている回路基板端子とが、異方性導電材料を介して接続されていることを特徴とする請求項 1 4 に記載の表示装置。
- [請求項16] 上記異方性導電材料が、導電帯及び絶縁帯が縞状に形成されたコネクタであることを特徴とする請求項 1 5 に記載の表示装置。
- [請求項17] 上記第 2 基板端子が、上記第 2 基板の周縁の一辺に沿って設けられていることを特徴とする請求項 1 4 から 1 6 のいずれか 1 項に記載の表示装置。


[図1]




[図2]




[図4]




[図6]



[図7]



[図8]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2010/069722

A. CLASSIFICATION OF SUBJECT MATTER

G09F9/30(2006.01)i, G02F1/1339(2006.01)i, G02F1/1368(2006.01)i, G09F9/00(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09F9/30, G02F1/1339, G02F1/1368, G09F9/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2011
Kokai Jitsuyo Shinan Koho	1971-2011	Toroku Jitsuyo Shinan Koho	1994-2011

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X A	JP 2003-255853 A (Seiko Epson Corp.), 10 September 2003 (10.09.2003), entire text; all drawings (Family: none)	1 2-17
A	JP 2002-023662 A (Seiko Epson Corp.), 23 January 2002 (23.01.2002), entire text; all drawings (Family: none)	1-17
A	JP 2004-318074 A (Seiko Epson Corp.), 11 November 2004 (11.11.2004), entire text; all drawings & US 2004/0245533 A1 & TW 250347 B & KR 10-2004-0088347 A & CN 1534357 A	1-17

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search
11 January, 2011 (11.01.11)

Date of mailing of the international search report
25 January, 2011 (25.01.11)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. G09F9/30(2006.01)i, G02F1/1339(2006.01)i, G02F1/1368(2006.01)i, G09F9/00(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. G09F9/30, G02F1/1339, G02F1/1368, G09F9/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 1 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 1 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 1 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X A	JP 2003-255853 A（セイコーエプソン株式会社） 2003.09.10, 全文、全図 (ファミリーなし)	1 2-17
A	JP 2002-023662 A（セイコーエプソン株式会社） 2002.01.23, 全文、全図 (ファミリーなし)	1-17

☒ C 欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

1 1 . 0 1 . 2 0 1 1

国際調査報告の発送日

2 5 . 0 1 . 2 0 1 1

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）

郵便番号 1 0 0 - 8 9 1 5

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

中塚 直樹

2 I

4 7 4 4

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 2 7 3

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2004-318074 A (セイコーエプソン株式会社) 2004.11.11, 全文、全図 & US 2004/0245533 A1 & TW 250347 B & KR 10-2004-0088347 A & CN 1534357 A	1-17