

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：

95/47438

※申請日期：

95.12.18

※IPC 分類：

H01L 33/00

一、發明名稱：(中文/英文)

(2006.01)

半導體裝置之製造方法/METHOD FOR MANUFACTURING
SEMICONDUCTOR DEVICE

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

新光電氣工業股份有限公司/SHINKO ELECTRIC INDUSTRIES CO., LTD.

代表人：(中文/英文) 黑岩護/MAMORU KUROIWA

住居所或營業所地址：(中文/英文)

日本國長野縣長野市小島田町 80 番地

國 籍：(中文/英文) 日本/JAPAN

三、發明人：(共 7 人)

姓 名：(中文/英文)

1. 春原昌宏/MASHIRO SUNOHARA

2. 田口裕一/YUICHI TAGUCHI

3. 白石晶紀/AKINORI SHIRAISHI

4. 小泉直幸/NAOYUKI KOIZUMI

5. 村山啟/KEI MURAYAMA

6. 坂口秀明/HIDEAKI

SAKAGUCHI 7. 東光敏/MITSUTOSHI HIGASHI

國 籍：(中文/英文)

1.~7. 日本/JAPAN

四、聲明事項：

☐ 主張專利法第二十二條第二項 ☐ 第一款或 ☐ 第二款規定之事實，其事實發生日期為： 年 月 日。

☒ 申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

☒ 有主張專利法第二十七條第一項國際優先權：

1. 日本、2006/1/6、2006-001802

☐ 無主張專利法第二十七條第一項國際優先權：

☐ 主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

☐ 主張專利法第三十條生物材料：

☐ 須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

☐ 不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

本發明係關於一種半導體裝置之製造方法，此半導體裝置中一發光元件係固著於一基板上。

【先前技術】

製造其中有半導體裝置固著於基板上之半導體裝置時，於某些情形下需使用製造複數半導體裝置之方法。於該些情形下，複數個半導體裝置固定於基板上，此基板被切割而形成單一之半導體裝置。通常基板係使用切割（dicing）方式分離，例如（參考專利文獻 1）。切割係使用高速旋轉之刀片分割基板。

專利文獻 1：日本專利公開第 2005-129643 號

專利文獻 2：日本專利公開第 2001-345289 號

然而，當以切割方式分割基板時，刀片高速旋轉將導致基板破裂產生碎屑。此點將降低半導體裝置之性賴度。

尤其當切割接合多個基板之結構時，於某些情況下，必須依據基板之材料使用不同之刀片。因此於切割面上產生階程上之差異，所以於某些情況下即可能產生碎屑。

例如，第 1A 與第 1B 圖係例示使用切割法分割相結合之基板 1 與基板 2。

首先，第 1A 圖係顯示藉由切割置放於切割膠帶 3 上相結合之基板 1 與基板 2 以分割基板 1。於基板 1 上形成開口部 1A。

接著，第 1B 圖係顯示當基板 2 不同於基板 1 之材料時，使用相異於第 1A 圖之刀片分割基板 2 並形成開口部 2A。至此，基板 1 與基板 2 相結合之結構已被獨立分割。然而，於第 1B 圖之步驟中，需使用小於開口部 1A 寬度之刀片因此形成彎角 1B 於開口部 1A 之底面。

由是，彎角 1B 於某些情況下可能破裂產生碎屑。此外，當半導體裝置產生碎屑便可能導致裂縫或故障，使得半導體裝置之信賴度下降。

上述專利文獻 2（日本專利公開第 2001-345289 號）揭露一種利用劈裂方式分離半導體裝置之方法。然而，如第 1A 圖與第 1B 圖所示，並未揭露解決關於分離有不同材料相接合之結構所遭遇之問題。

【發明內容】

本發明之一般目的係提供一種改良且有用製造半導體裝置之方式可以消除上述之問題。

本發明之另一目的係提供一種半導體裝置之製造方法可以避免切割基板時產生碎屑並達到較佳之信賴度。

根據本發明所提供之半導體裝置之製造方法，其中一半導體裝置係固著於一第一基板上，本方法之特徵在於：接合固著半導體裝置之第一基板與第二基板以封裝半導體裝置，且第二基板係由不同於第一基板之材料所構成；形成第一溝槽於第一基板，與形成第二溝槽於第二基板；及分離第一溝槽與第二溝槽間之部份以形成單一半導體裝

置。

依據上述之半導體裝置之製造方法，可以避免切割基板時產生碎屑並生產具有較佳信賴度之半導體裝置。

較佳地，此半導體裝置係由光學功能元件構成以發射光線或接收光線。

較佳地，第二基板係由透光材料構成以利光線發射或接收。

較佳地，第一基板係藉由陽極結合方式與第二基板連接以乾淨地封裝半導體裝置。

較佳地，上述方法更包含形成通孔配線以貫穿第一基板，且半導體裝置係固著以連接至通孔配線。因此，可以輕易連接半導體裝置與其連接目標。

較佳地，一凹部係形成於第一基板上並使半導體裝置固著其上，且半導體裝置係藉由接合凹部之周緣與第二基板以形成封裝。由是，可以輕易封裝半導體裝置。

依據本發明可以避免切割基板時產生碎屑並達到較佳之信賴度之半導體裝置。

本發明之其他目的、特徵與優點由以下詳細說明與圖式將更易理解。

【實施方式】

以下本發明之實施例將參考圖式說明之。

依據本發明一種半導體裝置之製造方法，其中一半導體裝置係固著於一第一基板上，此方法之特徵在於：接合

固著半導體裝置之第一基板與第二基板以封裝半導體裝置，且第二基板係由不同於第一基板之材料所構成；形成第一溝槽於第一基板，與形成第二溝槽於第二基板；及分離第一溝槽與第二溝槽間之部份以形成單一半導體裝置。

傳統上，當以切割方式分割基板時，刀片高速旋轉將可能於基板上產生碎屑。尤其於接合有材料相異之基板之結構時，於某些情況下，必須使用不同之刀片。因此極可能產生碎屑，使得半導體裝置之信賴度下降。

相較之下，本發明之半導體裝置之製造方法，當分割材料相異之第一基板與第二基板之結合結構時，形成第一溝槽於第一基板，形成第二溝槽於第二基板，然後分離第一溝槽與第二溝槽間之部分。

由是，可以避免基板上碎屑的產生與因碎屑導致之裂縫或故障。所以，可以製造出具有較佳信賴度之半導體裝置。

本發明之半導體裝置之製造方法可以應用於製造多種之半導體裝置。以下，參考圖式說明本發明之實施例。

第 2A 至 2H 圖係例示依據本發明第一例之半導體裝置之製造步驟。以下圖式與相應說明中相同之元件將賦予相同之標號且不再贅述。

首先，於第 2A 圖之步驟中，準備基板（第一基板）101，其構成材料係例如矽（Si）。此外，基板 101 可以先研磨至預定之厚度（例如約 $200\mu\text{m}$ ）。

接著，於第 2B 圖之步驟中，形成複數個凹部 101B 以

於後續步驟中固定（封裝）半導體裝置，並形成複數個介層孔 101C 穿過各凹部 101B 之底部。形成凹部 101B 與介層孔 101C 時，於基板 101 上形成圖案化光阻構成之遮罩，然後例如以 RIE（Reactive Ion Etching）形成凹部 101B 與介層孔 101C。再者，藉由使介層孔 101C 之內壁面與基板 101 之表面氧化以形成由氧化矽膜構成之絕緣層 101A。較佳地，凹部周緣上接合面 101a 之氧化膜 101A 係於後續步驟中使用研磨或類似方式移除。甚者，於接合面 101a 上之氧化膜可以於後續步驟中除去。

接著，於第 2C 圖之步驟中，於介層孔 101C 中形成柱塞 102（銅），以及於柱塞 102 上電鍍由 Ni/Au 層所構成之連接層 102A。由 Ni/Au 層所構成之連接層 102A 係指在連接層 102A 表面（連接面）上 Au 與 Ni 之疊層。於上述之方法中，於絕緣膜 102A 之表面上形成一晶種層（未顯示於圖中之電力提供層），然後以電鍍法於晶種層上形成柱塞 102 與連接層 102A。之後，蝕刻除去殘留之晶種層。

接著，於第 2D 圖之步驟中，於基板 101 之背面（形成連接層 102A 之相對層）形成與柱塞 102 連接之圖案配線 103。

形成圖案配線 103 時，首先，於絕緣層 101A 之表面形成晶種層（未顯示），然後以微影法形成光阻圖案於晶種層上。之後以光阻圖案為遮罩電鍍形成圖案配線 103，再將光阻圖案移除。接著，蝕刻除去因光阻圖案移除所暴露之晶種層。

於第 2E 圖之步驟中，於基板 101 之背面形成焊料抵抗層 107 以暴露圖案配線之部分。接著，以非電鍍法於暴露之圖案配線 103 上形成 Ni/Au 之連接層 103A。

接著，於第 2F 圖之步驟中，於連接層 102A 上沉積金凸塊 104 以供打線。

接著，於第 2G 圖之步驟中，將由光功能元件構成之半導體裝置 105 覆晶固定於各個已形成之凹部 101B 中並藉由凸塊 104（連接層 102A）連接至柱塞 102。此例中，形成於半導體裝置 105 上之 Au 或 Al 連接墊可藉由超音波固定於凸塊 104 上。

作為半導體裝置 105 之光功能元件係例如發光元件與光接收元件（光電轉換元件）。尤以 LED 作為發光元件為佳，以降低電功率消耗。

接著，於第 2H 圖之步驟中，接合一個例如由玻璃等之透光材料構成之基板（第二基板）。基板 16 之材料係不同於基板 101 之材料。本例中，上述凹部 101B 周緣上之接合面 101a 係以陽極接合與基板 106 相結合。由是，半導體裝置 105 將封裝於各個劃分基板 101 與基板 106 之空間中（凹部 101B）。再者，當半導體裝置 105 係如發光元件時，基板 106 以採透光材料尤佳。

此外，雖然焊球 108 可以形成於連接層 103A 上，但亦可省略。

於第 2I 至第 2N 圖之步驟中，切割由不同材料接合成之基板 101 與 106 以形成半導體裝置。

首先，於第 2I 圖之步驟中，將切割膠帶 109（黏性樹脂材料）貼合至基板 106 之外表面（相對於基板 101 之接合側）。

接著，於第 2J 圖之步驟中，切割基板 101 之外表面（相對於基板 106 之接合側）形成深度 D1 之溝槽 101D（切口）。本例中，若基板 101 之厚度為 $200\mu\text{m}$ ，深度 D1 為 $150\mu\text{m}$ ，無溝槽 101D 之基板 101 之厚度 D2 約為 $50\mu\text{m}$ 。然後，移除切割膠帶 109。

接著，於第 2K 圖之步驟中，將切割膠帶 110 貼合至基板 101 之外表面。

接著，於第 2L 圖之步驟中，切割基板 106 之外表面（相對於基板 101 之接合側）形成深度 D3 之溝槽 106A（切口）。本例中，若基板 106 之厚度為 $200\mu\text{m}$ ，深度 D3 為 $150\mu\text{m}$ ，無溝槽 106A 之基板 106 之厚度 D4 約為 $50\mu\text{m}$ 。換言之，由厚度 $50\mu\text{m}$ 之基板 101 與厚度 $50\mu\text{m}$ 之基板 106 所構成之連接部 111 係形成於溝槽 101D 與溝槽 106A 間。

接著，於第 2M 圖之步驟中，拉伸切割膠帶 110 或以橡膠滾輪施加應力於基板 106（基板 101）上。因此，可劈裂形成於溝槽 101D 與溝槽 106A 間之連接部 111（基板 101 與基板 106）以形成各個半導體裝置 100。

於第 2N 圖之步驟中，使用如晶粒挾持器之裝置將分離之半導體裝置 100 自切割膠帶 110 移除。由以上步驟，可以形成本發明之半導體裝置 100。

依據本例中半導體裝置之製造方法，可以避免傳統上

分割時所產生之碎屑。並且可以避免半導體裝置產生碎屑所可能導致之裂縫或故障。因此可以製造具有較佳信賴度之半導體裝置。

尤其，若結合不同材料之結構時，傳統之分離法有時需要使用不同之刀片。因此更可能產生碎屑，半導體裝置之信賴度便可能降低。

例如，依據本實施例，將光功能元件構成之半導體裝置封裝於半導體裝置中，尤以使用如玻璃等之透明材料作為基板為佳。此外，尤以使用如矽等適於固裝之材料作為半導體裝置之固定基板為佳，而以使用透光材料作為接合基板為佳。

因此，依據本例之半導體裝置具有結合不同材料基板之結構，且須分離此結構。有鑑於此，當分離結合不同材料之第一基板（基板 101）與第二基板（基板 106）時，於第一基板上形成第一溝槽（溝槽 101D），並於第二基板上形成第二溝槽（溝槽 106A）。然後劈裂第一溝槽與第二溝槽間之部位（連接部 111）如此便分割第一基板與第二基板。

由是，可以消除由於切割刀片改變（例如刀片厚度）在切割面上形成之段差。再者，劈裂產生之切面較不易生突起或凹凸。此外，切面形狀較佳且較不易產生碎屑。因此，可以避免裂縫或故障之產生而製造出具有較高信賴度之半導體裝置。

此外，於本例中，當封裝業已固定之半導體裝置 105，

係使用矽基板 101 與玻璃基板 106，因此可以藉由陽極接合接合基板 101 與基板 106。所以，與使用樹脂接合基板之情形相較可以使半導體裝置 105 於一潔淨之環境下封裝。因此可以將半導體裝置（光功能元件）105 之特性維持於較佳之狀態之下。

再者，於本例中，連接至半導體裝置 105 並穿過基板 101 之柱塞 102 係形成於半導體裝置 105 固定前，因此可以製造出可容易與半導體裝置 105 與連接標的（載板或相似物）相連之半導體裝置。

此外，依據本例構成半導體裝置 100 之材料並不限於以上所述，亦可以使用各式種類之材料形成半導體裝置 100。

依據本發明，可以提供一種半導體裝置之製造方法，其可以避免切割基板產生之碎屑並可製造具有較佳信賴度之半導體裝置。

本發明並不限於以上揭露之特定實施例，任何變化或修改接不脫本發明之範圍。

【圖式簡單說明】

第 1A 圖係顯示傳統切割基板方式之（第一）示意圖；

第 1B 圖係顯示傳統切割基板方式之（第二）示意圖；

第 2A 圖係顯示依據本發明第一實施例製造半導體裝置之（第 1）示意圖；

第 2B 圖係顯示依據本發明第一實施例製造半導體裝

置之（第 2）示意圖；

第 2C 圖係顯示依據本發明第一實施例製造半導體裝置之（第 3）示意圖；

第 2D 圖係顯示依據本發明第一實施例製造半導體裝置之（第 4）示意圖；

第 2E 圖係顯示依據本發明第一實施例製造半導體裝置之（第 5）示意圖；

第 2F 圖係顯示依據本發明第一實施例製造半導體裝置之（第 6）示意圖；

第 2G 圖係顯示依據本發明第一實施例製造半導體裝置之（第 7）示意圖；

第 2H 圖係顯示依據本發明第一實施例製造半導體裝置之（第 8）示意圖；

第 2I 圖係顯示依據本發明第一實施例製造半導體裝置之（第 9）示意圖；

第 2J 圖係顯示依據本發明第一實施例製造半導體裝置之（第 10）示意圖；

第 2K 圖係顯示依據本發明第一實施例製造半導體裝置之（第 11）示意圖；

第 2L 圖係顯示依據本發明第一實施例製造半導體裝置之（第 12）示意圖；

第 2M 圖係顯示依據本發明第一實施例製造半導體裝置之（第 13）示意圖；及

第 2N 圖係顯示依據本發明第一實施例製造半導體裝

置之（第 14）示意圖。

【主要元件符號說明】

- 1~基板；
- 1A~開口部；
- 1B~彎角；
- 2~基板；
- 2A~開口部；
- 3~切割膠帶；
- 100~半導體裝置；
- 101~基板；
- 101a~接合面；
- 101A~絕緣膜；
- 101B~凹部；
- 101C~介層孔；
- 101D~溝槽；
- 102~柱塞；
- 102A~連接層；
- 103~圖案配線；
- 103A~連接層；
- 104~凸塊；
- 105~半導體裝置；
- 106~基板；
- 106A~溝槽；

107~焊料抵抗層；

108~焊球；

109~切割膠帶；

110~切割膠帶；

111~連接部。

五、中文發明摘要：

揭露一種半導體裝置之製造方法，其中一半導體裝置係固著於一第一基板上，本方法之特徵在於：接合固著半導體裝置之第一基板與第二基板以封裝半導體裝置，且第二基板係由不同於第一基板之材料所構成；形成第一溝槽於第一基板，與形成第二溝槽於第二基板；及分離第一溝槽與第二溝槽間之部份以形成單一半導體裝置。

六、英文發明摘要：

A disclosed method for manufacturing a semiconductor device having a structure where a semiconductor element is mounted on a first substrate is characterized by the steps of: bonding the first substrate on which the semiconductor element is mounted and a second substrate made of a material different from a material of the first substrate so as to encapsulate the semiconductor element; forming a first groove in the first substrate and a second groove in the second substrate; and cleaving a portion between the first groove and the second groove so as to individualize the semiconductor device.

十、申請專利範圍：

1. 一種半導體裝置之製造方法，其中一半導體裝置係固著於一第一基板上，

其特徵在於包含下列步驟：

接合固著該半導體裝置之該第一基板與一第二基板以封裝該半導體裝置，該第二基板係由不同於該第一基板之材料所構成；

形成一第一溝槽於該第一基板，與一第二溝槽於該第二基板；及

分離該第一溝槽與該第二溝槽間之一部份以形成單一半導體裝置。

2. 如申請專利範圍第 1 項之半導體裝置之製造方法，其中該半導體裝置係由一光學功能元件構成。

3. 如申請專利範圍第 2 項之半導體裝置之製造方法，其中該第二基板係由透光材料構成。

4. 如申請專利範圍第 1 至 3 項中任一項之半導體裝置之製造方法，其中該第一基板係以陽極結合與該第二基板連接。


5. 如申請專利範圍第 1 至 4 項中任一項之半導體裝置之製造方法，更包含下列步驟：

形成一通孔配線貫穿該第一基板；


其中該半導體裝置係固著以連接至該通孔配線。

6. 如申請專利範圍第 1 至 5 項中任一項之半導體裝置之製造方法，其中一凹部係形成於該第一基板上並使該半


導體裝置固著其上，及該半導體裝置係藉由接合該凹部之周緣與該第二基板以形成封裝。



第1A圖




第1B圖




101


第2A圖




第2B圖




第2C圖




第2D圖




第2E圖




第2F圖




第2G圖




第2H圖




第2圖




第2J圖



第2K圖



第2圖



第2N圖

七、指定代表圖：

(一)本案指定代表圖為：第(2M)圖。

(二)本代表圖之元件符號簡單說明：

100~半導體裝置；	101~基板；
101A~絕緣膜；	101B~凹部；
101D~溝槽；	102~柱塞；
102A~連接層；	103~圖案配線；
103A~連接層；	104~凸塊；
105~半導體裝置；	106~基板；
106A~溝槽；	107~焊料抵抗層；
108~焊球。	

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無