



СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) SU (11) 1755271 A1

(51) G 06 F 1/12

ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(21) 4798852/24

(22) 05.12.89

(71) Научно-исследовательский институт автоматики

(72) И.А. Белоусов и А.Сафин

(56) Авторское свидетельство СССР № 790225, кл. Н 03 К 5/153, 1977.

Авторское свидетельство СССР № 1432751, кл. Н 03 К 5/135, 1987 (прототип).

(54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ АСИНХРОННЫХ СИГНАЛОВ

(57) Изобретение относится к вычислительной технике и может быть

использовано для синхронизации устройств автоматики и вычислительной техники. Устройство обеспечивает синхронизацию входной асинхронной последовательности переменного периода с соответствующими разрешенными интервалами времени. Целью изобретения является расширение функциональных возможностей за счет обеспечения синхронизации с переменным периодом. Цель достигается за счет введения триггера, элемента И-НЕ, элемента НЕ. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано для синхронизации устройств автоматики и вычислительной техники.

Известно устройство для синхронизации импульсов, содержащее два триггера, пять элементов И и два инвертора.

Недостатком данного устройства является то, что оно не может обеспечить момента выдачи и снятия выходных тактовых импульсов по входному асинхронному сигналу в соответствующие разрешенные интервалы времени, что нередко необходимо в устройствах автоматики и вычислительной техники для фазовой синхронизации устройств, обменивающихся информацией, но работающих с различными частотами тактовых импульсов.

Наиболее близким техническим решением к предлагаемому является фазовый синхронизатор, содержащий задающий генератор, блок из n последовательно соединенных элементов задержки, выполняющий функции формирователя импульсных последовательностей, n элементов И, n триггеров и элемент ИЛИ, причем выход задающего генератора соединен с входом первого элемента задержки, выходы блока элементов задержки с первого по n -й соединены с синхровходом соответствующих триггеров, J -вход n -го триггера соединен с инверсным выходом первого триггера, J -вход i -го триггера, где $i=1 \dots (n-1)$, соединен с инверсным выходом $(i+1)$ -го триггера, K -входы триггеров соединены с шиной нулевого потенциала

(19) SU (11) 1755271 A1

синхронизатора, входы сброса в "0" триггеров - с входом запуска синхронизатора, инверсные выходы триггеров с первого по n -й соединены с первыми входами соответствующих элементов И, прямой выход первого триггера соединен с вторым входом n -го элемента И, прямой выход j -го триггера, где $j = 2, \dots, n$, соединен с вторым входом $(j-1)$ -го элемента И, третий вход n -го элемента И соединен с первым выходом блока элементов задержки, третий вход i -го элемента И соединен с $(i+1)$ -м выходом блока элементов задержки, выходы элементов И соединены с входами элемента ИЛИ, выход которого является выходом синхронизатора.

Это устройство обеспечивает строго фиксированную величину временного сдвига переднего фронта первого импульса вырабатываемой на выходе последовательности тактовых импульсов относительно переднего фронта запускающего импульса, но также не может обеспечить моменты выдачи и снятия выходных тактовых импульсов по входному асинхронному сигналу в соответствующие разрешенные интервалы времени.

Цель изобретения - расширение функциональных возможностей устройства за счет обеспечения синхронизации входной асинхронной последовательности переменного периода с соответствующими разрешенными интервалами времени.

Поставленная цель достигается тем, что в устройство для синхронизации асинхронных сигналов, содержащее тактовый генератор, распределитель импульсов, n -триггеров (где n - число разрядов группы выходов распределителя импульсов), элемент ИЛИ и группу из n элементов И, причем выход тактового генератора соединен с тактовым входом распределителя импульсов, R -входы n триггеров соединены с входом начальной установки распределителя импульсов, который является входом начальной установки устройства, инверсный выход i -го триггера ($i=1 \dots n$) соединен с первым входом i -го элемента И группы, введен $(n+1)$ -й триггер, элемент И-НЕ и элемент И, причем выход элемента ИЛИ соединен с входом элемента НЕ, выход которого соединен с

первым входом элемента И, второй вход которого соединен с $(2n+1)$ -м выходом распределителя импульсов, выход элемента И является выходом устройства, прямые выходы триггеров соединены с входами элемента ИЛИ, инверсный выход j -го триггера ($j=1 \dots n-1$) соединен с соответствующим

входом каждого элемента И группы, исключая j -й и $(j+1)$ -й, инверсный выход n -го триггера соединен с последним входом каждого элемента И с второго по $(n-1)$ -й группы, первый J -вход i -го триггера соединен с i -выходом первой группы распределителя импульсов, вторые J -входы которых объединены и подключены к входу асинхронной последовательности устройства, третий J -вход n -го триггера соединен с выходом первого элемента И группы, третий J -вход j -го триггера соединен с выходом $(j+1)$ -го элемента И группы, синхровходы триггеров соединены с выходом тактового генератора, первый K -вход i -го триггера соединен с i -ым выходом второй группы распределителя импульсов, вторые K -входы триггеров соединены между собой и с выходом $(n+1)$ -го триггера, синхровход которого является входом разрешения работы устройства, а вход сброса в нуль соединен с выходом элемента И-НЕ, входы которого соединены с инверсными выходами n триггеров.

Благодаря введению $(n+1)$ -го триггера, элемента И-НЕ и связи между ними, а также связей между выходами распределителя импульсов и первыми J - K -входами n триггеров, между инверсными выходами n триггеров с одной стороны и входами с второго по $(n-1)$ -й группы из n элементов И и входами элемента И-НЕ - с другой, связей между выходами n элементов И и третьими J -входами n триггеров и связи между прямым выходом $(n+1)$ -го триггера и вторыми K -входами n триггеров обеспечивается расширение функциональных возможностей устройства за счет обеспечения синхронизации входной асинхронной последовательности переменного периода с соответствующими разрешенными интервалами времени.

На фиг.1 представлена функциональная схема устройства; на фиг.2

один из вариантов временных диаграмм, поясняющих работу.

Устройство для синхронизации асинхронных сигналов содержит тактовый генератор 1, распределитель 2 импульсов, триггеры $3_1 - 3_n$, $(n+1)$ -й триггер 4, группу элементов И $5_1 - 5_n$, элемент И-НЕ 6, элемент ИЛИ 7, элемент НЕ 8, элемент И 9, выход 10 устройства, вход 11 начальной установки устройства, вход 12 асинхронной последовательности устройства, вход 13 разрешения работы устройства, выходы $14_1 - 14_n$ первой группы выходов распределителя 2 импульсов, выходы $15_1 - 15_n$ второй группы выходов распределителя 2 импульсов, $(2n+1)$ -й выход 16 распределителя 2 импульсов.

Выход тактового генератора 1 соединен с синхровходами триггеров $3_1 - 3_n$ и с первым входом распределителя 2 импульсов, второй вход которого соединен R-входами триггеров $3_1 - 3_n$ и с входом 11 начальной установки устройства. Выходы $14_1 - 14_n$ первой группы выходов распределителя 3 импульсов соединены соответственно с первыми J-входами триггеров $3_1 - 3_n$, выходы $15_1 - 15_n$ второй группы выходов - с первыми K-входами триггеров $3_1 - 3_n$. Вторые J-входы триггеров $3_1 - 3_n$ соединены с входом 12 асинхронной последовательности устройства, а вторые K-входы - с выходом триггера 4. Третий J-вход триггера 3_n соединен с выходом элемента И 5_1 , третий J-вход триггера 3_j (где $j = 1 \dots (n-1)$) соединен с выходом элемента И 5_{j+1} . Инверсные выходы триггеров $3_1 - 3_n$ соединены с входами элемента И-НЕ 6. Кроме того, инверсный выход триггера 3_j соединен с соответствующим входом каждого элемента И $5_1 - 5_{n-1}$, исключая элемент И 5_{j+1} , а инверсный выход триггера 3_n соединен с последним входом каждого элемента И $5_2 - 5_n$. Прямые входы триггеров $3_1 - 3_n$ соединены с входами элемента ИЛИ 7, выход которого соединен через элемент НЕ 8 с первым входом элемента И 9, второй вход которого соединен с выходом 16 распределителя 2 импульсов, а выход является выходом 10 устройства, вход 13 разрешения работы которого соединен с синхровходом триггера 4, вход сброса в

нуль которого соединен с выходом элемента И-НЕ 6.

Устройство работает следующим образом.

На вход 11 начальной установки устройства подается сигнал, обеспечивающий на выходах распределителя 2 импульсов и на прямых выходах триггеров $3_1 - 3_n$ состояние "0". Триггер 4 также находится в состоянии "0".

После снятия сигнала начальной установки на входе 11 устройства распределитель 2 вырабатывает последовательности импульсов на выходах $14_1 - 14_n$, соответствующих разрешенным интервалам привязки входного асинхронного сигнала (фиг.2, диаграммы $14_1 - 14_n$), а на выходах $15_1 - 15_n$ - последовательности импульсов, соответствующих разрешенным интервалам привязки входного сигнала разрешения работы устройства (фиг.2, диаграммы $15_1 - 15_n$).

До подачи асинхронного сигнала по входу 12 устройства триггеры $3_1 - 3_n$ и триггер 4 находятся в сброшенном состоянии, так как на вторые JK-входы триггеров $3_1 - 3_n$ подается "0" и поступающие на их синхровходы импульсы с выхода тактового генератора 1 не изменяют их состояния, а на вход сброса в "0" триггера 4 подается "0" с выхода элемента И-НЕ 6. При этом на третьи J-входы триггеров $3_1 - 3_n$ подается "1" с выходов элементов И $5_1 - 5_n$, тем самым подготавливая устройство к приему асинхронного сигнала. В это время через открытый элемент И 9 на выход 10 устройства подается последовательность тактовых импульсов с выхода 16 распределителя 2.

На вход 12 асинхронной последовательности устройства подается импульс, передний фронт которого приходит в произвольный момент времени (фиг.2, диаграмма 12), однако привязка асинхронного импульса произойдет в ближайшем разрешенном интервале с выхода 14_n распределителя 2, так как на все три J-входа триггера 3_n в это время подается "1" и срабатывает он по заднему фронту (фронту 1/0) синхриимпульса, который расположен внутри разрешенного интервала привязки с выхода 14_n распределителя 2. В результате

чего, с инверсного выхода триггера 3_n подается "0" через элементы И $5_2 - 5_n$ на третьи входы триггеров $3_1 - 3_{n-1}$, тем самым блокируя срабатывание триггеров $3_1 - 3_{n-1}$ в случае, если асинхронный импульс по входу 12 устройства будет захватывать два или более разрешенных интервалов привязки (фиг.2, диаграммы $14_1, 14_n, 12$). При этом с прямого выхода триггера 3_n через элемент ИЛИ 7 подается "1" на вход элемента НЕ 8, "0" с выхода которого блокирует прохождение тактовых импульсов через элемент И 9 на выход 10 устройства (фиг.2, диаграмма 10).

На вход 13 разрешения работы устройства подается импульс в произвольный момент времени, по переднему фронту которого (фронту 1/0) срабатывает триггер 4 (фиг.2, диаграмма 13). Однако работа устройства начинается в соответствующем разрешенном интервале привязки с выхода 15_n распределителя 2, следующем после разрешенного интервала привязки с выхода 14_n распределителя 2, так как на второй J-вход триггера 3_n в это время подается "0", а на первый и второй K-входы - "1", и триггер 3_n сбрасывается по заднему фронту (фронту 1/0) синхроимпульса, который по времени расположен внутри разрешенного интервала с выхода 15_n распределителя 2. После чего сбрасывается триггер 4 сигналом "0" с выхода элемента И-НЕ 6, на входы которого в это время подаются "1" с инверсных выходов триггеров $3_1 - 3_n$, и через открытый элемент И 9 на выход 10 устройства подается последовательность тактовых импульсов с выхода 16 распределителя 2.

В качестве тактового генератора 1 может быть использован кварцевый генератор импульсов, собранный по любой схеме. В качестве распределителя 2 импульсов может быть применен, например, $2n$ -разрядный распределитель, выполненный на двоичном счетчике и дешифраторе. Последовательность тактовых импульсов на выходе 16 распределителя 2 может быть получена произвольной (необходимой в каждом конкретном случае) частоты с помощью дешифратора распределителя 2 импульсов.


Таким образом, предлагаемое устройство обеспечивает синхронизацию входной асинхронной последовательности переменного периода с соответствующими интервалами времени.

Ф о р м у л а и з о б р е т е н и я

Устройство для синхронизации асинхронных сигналов, содержащее тактовый генератор, распределитель импульсов, n триггеров (где n - число разрядов группы выходов распределителя импульсов), элемент ИЛИ, группу из n элементов И, причем выход тактового генератора соединен с тактовым входом распределителя импульсов, R-входы n триггеров соединены с входом начальной установки распределителя импульсов, который является входом начальной установки устройства, инверсный выход i -го триггера ($i=1, \dots, n$) соединен с первым входом i -го элемента И группы, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения синхронизации с переменным периодом, в него введен $(n+1)$ -й триггер, элемент И-НЕ, и элемент И, причем выход элемента ИЛИ соединен с входом элемента НЕ, выход которого соединен с первым входом элемента И, второй вход которого соединен с $(2n+1)$ -м выходом распределителя импульсов, выход элемента И является выходом устройства, прямые выходы триггеров соединены с входами элемента ИЛИ, инверсный выход j -го триггера ($j=1, \dots, (n-1)$) соединен с соответствующим входом каждого элемента И группы, исключая j -ый, и $(j+1)$ -й инверсный выход n -го триггера соединен с последним входом каждого элемента И группы с второго по $(n-1)$ -й, первый I-вход i -го триггера соединен с i -м выходом первой группы распределителя импульсов, вторые I-входы которых объединены и подключены к входу асинхронной последовательности устройства, третий I-вход n -го триггера соединен с выходом первого элемента И группы, третий I-вход j -го триггера соединен с выходом $(j+1)$ -го элемента И группы, синхровходы триггеров соединены с выходом тактового генератора, первый K-вход i -го триг-

гера соединен с i -м выходом второй группы распределителя импульсов; вторые К-входы триггеров соединены с выходом $(n+1)$ -го триггера, синхровход которого является входом

разрешения работы устройства, выход элемента И-НЕ соединен с входом сброса в "0" $(n+1)$ -го триггера, входы элемента И-НЕ соединены с инверсными выходами n триггеров.



Фиг. 1




Fig. 2

Редактор И. Касарда Составитель И. Блоусов Техред М. Моргентал Корректор С. Лисина

Заказ 2893 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10