

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日

2012 年 1 月 5 日 (05.01.2012)

PCT

(10) 国際公開番号


W O 2012/002151 A 1

- (51) 国際特許分類 : G02F 1/133 (2006.01) G02F 1/1368 (2006m)
- (21) 国際出願番号 : PCT/JP201 1/063678
- (22) 国際出願日 : 201 1 年 6 月 15 日 (15.06.201 1)
- (25) 国際出願の言語 : 日本語
- (26) 国際公開の言語 : 日本語
- (30) 優先権データ :
特願 2010-147646 2010 年 6 月 29 日 (29.06.2010) JP
- (71) 出願人 (米国を除く全ての指定国について) : シャープ株式会社 (Sharp Kabushiki Kaisha)
[JP/JP]; 〒5458522 大阪府大阪市阿倍野区長池町
2 2 番 2 2 号 Osaka (JP).
- () 発明者 ; および
() 発明者 / 出願人 (米国についてのみ) : 鎌田 豪
(KAMADA Tsuyoshi) [JP/ —]. 大橋 誠二
(OHHASHI Seiji) [JP/ —].
- (74) 代理人 : 船山 武, 外 (FUNAYAMA Takeshi et al.);
〒1006620 東京都千代田区丸の内一丁目9番2
号 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能) : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能) : ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
- 添付公開書類 :
— 国際調査報告 (条約第 21 条(3))

(54) Title: LIQUID CRYSTAL DEVICE

(54) 発明の名称 : 液晶装置

[図3]



(57) Abstract: Disclosed is a liquid crystal device that corrects unevenness in brightness caused by unevenness in liquid crystal cell thickness. A control unit (21) of the liquid crystal device writes an electric potential to a sub-pixel electrode that configures a liquid crystal capacitance (cl1-n) of a pixel, hereafter, the control unit (21) controls a switching element (T2-n) that is connected to a first self-compensation capacitance (C1-n), and causes the charge of the liquid crystal capacitance (cl1-n) to fluctuate by the first self-compensation capacitance (C1-n). The present disclosure may be employed in both vertical alignment (VA) format and in-plane switching (IPS) format liquid-crystal devices in normally black mode, for example.

(57) 要約 :

[続葉有]



本発明の液晶装置は、液晶のセル厚のムラによる輝度ムラを補正することを課題とする。本発明の液晶装置の制御部(21)は、画素の液晶容量(c11-n)を構成するサブ画素電極に電位を書き込む。その後、制御部(21)は、第1の自己補償容量(C1-n)に接続されたスイッチング素子(T2-n)を制御し、液晶容量(c11-n)の電荷を第1の自己補償容量(C1-n)により変動させる。本発明は、例えば、ノーマリーブラックモードのVA(Vertical Alignment)方式およびIPS(In-Plane Switching)方式の液晶装置に用いられる。

明 細 書

発 明 の 名 称 ： 液 晶 装 置

技 術 分 野

[0001] 本発明は、液晶装置に関する。

本願は、2010年6月29日に、日本に出願された特願2010-147646号に基づき優先権を主張し、その内容をここに援用する。

背景技術

[0002] 液晶装置のパネルに用いられているガラス基板は、フロー法、フュージョン法などで製造されている。引き下げ法的一种であるフュージョン法によつて製造されたガラス基板は、フロー法のように製造時に物理的な接触による表面へのダメージがない。したがって、フュージョン法によって製造されたガラス基板は、表面精度が高い反面、フロー法に比べ製造コストが高い。フロー法によって製造されたガラス基板は、熔融した金属錫上に溶けたガラスを流して、熔融錫面を利用して連続的に形成された平面ガラスである。フロー法によって製造されたガラス基板は、フュージョン法より製造コストが安い、図25のような微細なうねりによる厚みムラが表面にできる。図25は、液晶装置における液晶パネルの断面図である。図25のように、液晶パネルは、対向するガラス基板901とガラス基板902との間の液晶層911に、セル厚を均一に保つため、スペーサ921を有する。例えば3 μ m~5 μ m程度の高さのスペーサ921が数十 μ m~数百 μ m間隔で複数配置されている。ガラス基板901とガラス基板902の表面にムラがあるため、セル厚dに、例えば最小でd2=0.05 μ mから最大でd1=0.2 μ m程度のムラ(変動)が発生する。

[0003] また、ガラス基板901とガラス基板902の表面精度を研磨により高くしても、液晶装置組み立て後、液晶装置を立てたときの重量の影響により液晶が液晶装置の下部に集まる重カムラ、液晶装置の組み立て時における局所的な加圧により、スペーサ921のいくつかが潰れてセル厚ムラなどが生じ

る。

[0004] 図26は、VA (Vertical Alignment) 方式の液晶装置をノーマリーブラックモードで駆動する場合の液晶911に電圧が印加されていない状態 (暗い表示状態) を説明する図である。図27は、VA方式の液晶装置をノーマリーブラックモードで駆動する場合の液晶911に電圧が印加されている状態 (明るい表示状態) を説明する図である。図26と図27のように、VA方式の液晶装置をノーマリーブラックモードで駆動する場合、対向するガラス基板901とガラス基板902との間の液晶層911の透過率は、 I/I_0 で表される。また、 I と I_0 との関係は、次式(1)のように表される。

[0005] [数1]

$$I = I_0 \sin^2(2\phi) \sin^2\left(\frac{\Delta n \cdot d \cdot \pi}{\lambda}\right) \quad \dots (1)$$

[0006] 式(1)において、 I は入射光の放射発散度である。 I_0 は液晶を通過した光の放射発散度である。 Δn は複屈折 (屈折率異方性とも言う) 率である (液晶の場合、例えば0.08)。 d はセル厚である。 λ は透過する光の波長である。 ϕ は液晶911の倒れ角度である。

VA方式の液晶装置において、構造的に ϕ は45度に設定されているので、 $\sin^2(20) = 1$ である。このため、式(1)は、次式(2)のように表される。

[0007] [数2]

$$I = I_0 \sin^2\left(\frac{\Delta n \cdot d \cdot \pi}{\lambda}\right) \quad \dots \text{は}$$

[0008] 式(2)のように、セル厚 d が増加すると入射光の放射発散度 I が増加する。したがって、透過率 I/I_0 が増加し、すなわち輝度が増加する。このため、ノーマリーブラックモードの場合、セル厚 d にムラが生じると、図28のように液晶への印加電圧が同じでも、セル厚の違いにより液晶の透過率が

異なる。図 28 は、セル厚の違いによる印加電圧対透過率の特性を説明する図である。図 28 のように、セル厚が厚くなると複屈折位相差 $\Delta n \cdot d$ (リタレーション) が増加し、光透過率が増加するため輝度が増加する関係にあるので表示に影響する。

- [0009] このようなセル厚ムラによる表示状態を液晶装置毎に実測し、実測したデータを液晶装置のメモリに記憶させ、記憶されている実測データに基づき駆動時に補正することでムラを補正する手法が提案されている (例えば、特許文献 1 参照)。

先行技術文献

特許文献

- [001 0] 特許文献 1 : 特開平 9 — 3 1 8 9 2 9 号公報

発明の概要

発明が解決しようとする課題

- [001 1] しかしながら、特許文献 1 の従来技術では、補正データを格納する大容量メモリや大規模補正回路が必要でコストアップになる。さらに特許文献 1 の従来技術では、ムラ補正用のデータを作成するために液晶装置 1 台毎に表示状態を実測する必要があり、データ作成工程が必要である。また、精度の良いムラ補正のためには空間と階調に対して 3 次元方向の精細な実測データを大量に取得して補正用データを生成する必要がある。このため、コストや生産性に対して大きな負担となる。

- [001 2] 本発明の一態様は、セル厚ムラによる輝度ムラを補正する液晶装置を提供することを課題とする。

課題を解決するための手段

- [001 3] 上記目的を達成するため、本発明の一態様に係る液晶装置は、非線形素子および画素電極を有する第 1 の画素が形成された第 1 の基板と、前記第 1 の基板と対向する第 2 の基板と、前記第 1 の基板と第 2 の基板の間に液晶層とを有し、前記液晶層の厚さに基づき、前記画素電極の電位を変動させる機構

を前記第 1 の基板に備える。

[0014] また、本発明の一態様に係る液晶装置において、前記機構部は、前記液晶層の厚さが減少したときは前記画素電極の電位を昇圧し、前記液晶層の厚さが増加したときは前記画素電極の電位を降圧するようにしてもよい。

[001 5] また、本発明の一態様に係る液晶装置において、前記液晶装置は、ノーマリーブラックモードの液晶装置であって、表示信号を供給する表示信号線と、共通電極とをさらに備え、前記第 1 の画素は、液晶容量を有し、前記画素電極の電位が変動させる機構は、前記液晶容量に前記表示信号線から電位を印加して書き込んだ後の、前記液晶容量に接続されている前記画素電極と前記共通電極との第 1 の電位差を、前記表示信号線と前記共通電極との第 2 の電位差より小さくし、前記第 1 の電位差に対する前記第 2 の電位差の差分の変動の極性が前記液晶容量の液晶層の厚みの変動の極性と逆であるように変動させるようにしてもよい。

[001 6] また、本発明の一態様に係る液晶装置において、前記第 1 の画素は、複数のサブ画素を備え、前記複数のサブ画素のうち少なくとも一つのサブ画素が、第 1 のゲート、ソース及びドレイン電極を有する第 1 のスイッチング素子と、第 2 のゲート、ソース及びドレイン電極を有する第 2 のスイッチング素子と、第 1 の走査線と第 2 の走査線と、第 1 の容量とを備え、前記液晶容量の一方は、前記第 2 のドレイン電極と前記第 1 のドレイン電極に接続され、前記液晶容量の他方は前記共通電極に接続され、前記第 2 のソース電極は前記表示信号線に接続され、前記第 2 のゲート電極は、前記第 1 の走査線に接続され、前記第 1 のソース電極は前記第 1 の容量の一端に接続され、前記第 1 の容量の他端は補助容量電極に接続され、前記第 1 のゲート電極は前記第 2 の走査線に接続され、前記画素電極の電位を変動させる前記機構は、前記第 1 の走査線を選択した後、前記第 2 の走査線を選択することで前記画素電極の電位を変動させるようにしてもよい。

[001 7] また、本発明の一態様に係る液晶装置において、前記複数のサブ画素はそれぞれ、少なくとも一つの他のサブ画素と容量結合となっているようにして

もよい。

- [001 8] また、本発明の一態様に係る液晶装置において、第2及び第3の画素をさらに有し、第2の画素は、第2の容量を有し、第3の画素は、第3の容量を有し、第2、及び第3の画素はRGBそれぞれの画素に対応し、前記第1、第2および第3の容量は、それぞれ容量が異なるようにしてもよい。

発明の効果

- [001 9] 本発明の一態様によれば、液晶装置が表示を行った場合に、セル厚ムラによる輝度ムラを補正することが可能になる。

図面の簡単な説明

- [0020] [図1] 本発明の実施形態に係る液晶装置の概略構成を示す斜視図である。
- [図2] 本発明の実施形態を適用した液晶装置の一例の構成図である。
- [図3] 第1実施形態に係る液晶装置におけるn番目の画素選択時の等価回路のLフレーム時の状態を説明する図である。
- [図4] 同実施形態に係る液晶装置におけるn番目の画素選択時の等価回路のL+1フレーム時の状態を説明する図である。
- [図5] 同実施形態に係る液晶装置のタイミングチャートである。
- [図6] 同実施形態に係る第1ガラス基板3上のレイアウトの例を説明する図である。
- [図7] 従来技術によるVAモードにおいて $d = 3.2 \text{ mm}$ を輝度変動の基準にした場合のセル厚の変動による輝度変動の一例を説明する図である。
- [図8] 第1実施形態に係るVAモードにおいて $d = 3.2 \text{ mm}$ を輝度変動の基準にした場合のセル厚の変動による輝度変動の一例を説明する図である。
- [図9] 第2実施形態に係る2つのサブ画素を備える液晶装置におけるn番目の画素選択時の等価回路の一例である。
- [図10] 同実施形態に係る図9の等価回路を簡略化して表現した図である。
- [図11] 同実施形態に係る2つのサブ画素を備える液晶装置のタイミングチャートである。
- [図12] 同実施形態に係る第1ガラス基板3上のレイアウトの例を説明する図

である。

[図13] 第3実施形態に係る2つのサブ画素を備える液晶装置におけるn番目の画素選択時の等価回路の一例である。

[図14] 同実施形態に係る図13の等価回路を簡略化して表現した図である。

[図15] 同実施形態に係る2つのサブ画素を備える液晶装置のタイミングチャートである。

[図16] 同実施形態に係る第1ガラス基板3上のレイアウトの例を説明する図である。

[図17] 第4実施形態に係る3つのサブ画素を備える液晶装置におけるn番目の画素選択時の等価回路の一例である。

[図18] 同実施形態に係る図17の等価回路を簡略化して表現した図である。

[図19] 同実施形態に係る3つのサブ画素を備える液晶装置のタイミングチャートである。

[図20] 第5実施形態に係る3つのサブ画素を備える液晶装置におけるn番目の画素選択時の等価回路の一例である。

[図21] 同実施形態に係る図20の等価回路を簡略化して表現した図である。

[図22] 第6実施形態に係る4つのサブ画素を備える液晶装置におけるn番目の画素選択時の等価回路の一例である。

[図23] 同実施形態に係る図21の等価回路を簡略化して表現した図である。

[図24] 同実施形態に係る4つのサブ画素を備える液晶装置のタイミングチャートである。

[図25] 従来技術に係る液晶装置における液晶パネルの断面図である。

[図26] 従来技術に係るVA方式の液晶装置をノーマリーブラックモードで駆動する場合の液晶911に電圧が印加されていない状態（暗い表示状態）を説明する図である。

[図27] 従来技術に係るVA方式の液晶装置をノーマリーブラックモードで駆動する場合の液晶911に電圧が印加されている状態（明るい表示状態）を説明する図である。

[図28] 従来技術に係るセル厚の違いによる印加電圧対透過率の特性を説明する図である。

発明を実施するための形態

[0021] 以下、図1～図24を用いて本発明の実施形態について詳細に説明する。

なお、本発明は斯かる実施形態に限定されず、その技術思想の範囲内で種々の変更が可能である。

[0022] 図1は、本実施形態における液晶装置の概略構成を示す斜視図である。図1のように、液晶装置は、バックライト1と、第1偏光板2と、第1ガラス基板3と、TFT（薄膜トランジスタ）アレイ4と、液晶5と、共通電極（対向電極）6と、カラーフィルタ7と、第2ガラス基板8と、第2偏光板9とを備えている。

バックライト1は、第1ガラス基板3の下から光を照射する。第1偏光板2は、第1ガラス基板3に入出力される光を偏光によりコントロールする。第1ガラス基板3の上には、スイッチング素子や画素電極等が形成されているTFTアレイ4が配置されている。第1の基板は、第1ガラス基板3とTFTアレイ4を備えている。TFTアレイ4の画素電極と共通電極6の間には、液晶5が封入されている。カラーフィルタ7は、共通電極6の上に配置され、RGBについてそれぞれのフィルターをかけて、制御された各画素に相当する液晶の光反射率または光透過率に基づく光をRGB各色として液晶装置上で表示する。第2ガラス基板8は、カラーフィルタ7の上に配置され、第2ガラス基板8の上には、第1偏光板2とクロスニコル（直交ニコル）に配置された第2偏光板9が配置されている。第2の基板は、共通電極6と第2ガラス基板8を備えている。

[0023] 図2は、本発明の実施形態を適用した液晶装置の一例の構成図である。図2のように、液晶装置は、制御部21と画素部22とを備えている。さらに、画素部22は、表示信号線（データバスライン） $11_1 \sim 11_m$ を n 本、走査線（ゲートバスライン） $12_1 \sim 12_n$ を n 本、画素を $n \times m$ 個（ $p(1, 1) \sim p(1, m)$, $p(2, 1) \sim p(2, m) \dots p(p(1, 1) \sim p(1, m), p(2, 1) \sim p(2, m) \dots p$ （

$n, 1) \sim p(n, m)$ を備えている。例えば、Full-HDの解像度の液晶装置の場合、データバスラインは、 $m = 1920 \times 3$ (3はRGB分) $= 5760$ 本、ゲートバスラインは、 $n = 1080$ 本である。制御部21は、表示信号線 $11_1 \sim 11_m$ および走査線 $12_1 \sim 12_n$ を介して、画素 $P(1, 1) \sim p(1, m)$, $p(2, 1) \sim p(2, m) \dots p(n, 1) \sim p(n, m)$ に接続されている。

[0024] [第1実施形態]

第1実施形態について、図3～図8を用いて説明する。

図3は、本実施形態における液晶装置における n 番目の画素選択時の等価回路の L フレーム時の状態を説明する図である。図4は、本実施形態における液晶装置における n 番目の画素選択時の等価回路の $L+1$ フレーム時の状態を説明する図である。なお、図3～図8は、1つの画素 p_n の構成および動作を表している。

[0025] 画素 p_n の構成を、図3を用いて説明する。スイッチング素子 $T1_n$ のゲート電極は、走査線 G_n に接続されている。スイッチング素子 $T1_n$ (第2のスイッチング素子)のソース電極は、表示信号線 S_m_n に接続されている。スイッチング素子 $T1_n$ のドレイン電極は、画素電極を介して容量成分を有する液晶容量 $c1_n$ の一方とスイッチング素子 $T2_n$ のドレイン電極に接続されている。液晶容量 $c1_n$ の他方は、共通電極6を介して接地 (「com」と言うことがある。) されている。すなわち、液晶容量 $c1_n$ は、共通電極6と画素電極との間に挟持されている。

また、スイッチング素子 $T2_n$ (第1のスイッチング素子)のソース電極は、第1の自己補償容量 $C1_n$ (第1の容量)の一方の端子に接続されている。第1の自己補償容量 $C1_n$ の他方の端子は接地されている。さらに、スイッチング素子 $T2_n$ のゲート電極は、走査線 G_n (第 $n+1$ 走査線)に接続されている。すなわち、第1実施形態においては、画素 p_n の容量は、液晶容量 $c1_n$ と第1の自己補償容量 $C1_n$ とにより形成されている。なお、スイッチング素子は、例えば、TFT (thin film transistor) である。

transistor ; 薄膜 トランジスタ) である。また、本実施形態において、画素電極の電位を変動させる機構は、スイッチング素子 T_{2_n} (第 1 のスイッチング素子) と第 1 の自己補償容量 C_{1_n} (第 1 の容量) により構成されている。なお、スイッチング素子 T_{2_n} のゲート電極に接続される走査線は、走査線 $G_{-(n+1)}$ でなくともよい。スイッチング素子 T_{2_n} のゲート電極に接続される走査線は、画素 p_n より後段の走査線、例えば $G_{-(n+2)}$ や $G_{-(n+3)}$ などでもよい。

[0026] 次に、L フレーム時の n 画素選択時の動作を、図 3 と図 5 を用いて説明する。図 5 は、本実施形態における液晶装置のタイミングチャートである。

制御部 21 は、表示信号線 S_{m_n} の信号を $-V_s$ に制御することで、画素 p_n のスイッチング素子 T_{1_n} のソース電極に表示信号線 S_{m_n} から $-V_s$ を供給する (図 5、時刻 t_{0a})。

次に、制御部 21 は、走査線 G_n の信号を時刻 $t_{1a} \sim t_{2a}$ の期間 (1 画素分の書き換え期間)、H レベル (高電位レベル。 「V high」 と言うことがある。) に制御することで、スイッチング素子 T_{1_n} をオン状態にし、液晶容量 c_{l1_n} に表示信号線 S_{m_n} から電位 $-V_s$ を供給する。このため、液晶容量 c_{l1_n} には、図 3 と図 5 のように、電位 $-V_s$ が発生する。なお、走査線 G_n の出力が H レベルになる期間は、例えば、Full-HD 対応の液晶装置においては、 $1/(60 \times 1080)$ (秒) に相当する。なお、ゼロ階調から最大階調を表示した場合の表示信号線 S_{m_n} の信号レンジは、 $+V_s \sim -V_s$ であり、例えば、正極性側の電位 $+5V \sim +1V$ 、負極性側の電位 $-5V \sim -1V$ である。この信号レベルは、用いる液晶容量の特性に合わせるようにしてもよい。

[0027] 時刻 $t_{1a} \sim t_{2a}$ の期間、制御部 21 は、走査線 $G_{-(n+1)}$ を L レベル (低電位レベル。 「V low」 と言うことがある。) に制御することで、スイッチング素子 T_{2_n} をオフ状態にする。このため、第 1 の自己補償容量 C_{1_n} には、スイッチング素子 T_{2_n} が直前のフレームでオン状態であった時の電位 V_x が保持されている。

[0028] 次に、L フレーム時の $n + 1$ 画素選択時の動作を説明する。

制御部 21 は、走査線 G_n を L レベルに制御することで、スイッチング素子 $T1_n$ をオフ状態にする (図 5、時刻 $t2a$)。次に、表示信号線 S_{m_n} の電位 $+V_s$ を供給する (図 5、時刻 $t3a$)。次に、走査線 $G_{(n+1)}$ を H レベルに制御することで、スイッチング素子 $T2_n$ をオン状態にする (図 5、時刻 $t4a$)。画素 p_n の液晶容量 c_{l1_n} に接続されているスイッチング素子 $T2_n$ がオン状態のため、液晶容量 c_{l1_n} に保持されている電荷が、スイッチング素子 $T2_n$ のソース電極に接続されている第 1 の自己補償容量 $C1_n$ に移動する。

そして、時刻 $t5a$ 以降、制御部 21 は、スイッチング素子 $T1_n \sim T2_n$ をオフ状態に制御することで、画素 p_n の液晶容量 c_{l1_n} には、時刻 $t5a$ 時点の電位が次の L + 1 フレームまで保持される。

[0029] セル厚を d 、液晶容量 c_{l1_n} の容量を C_{LC} 、第 1 の自己補償容量 $C1_n$ の容量を C_{down} とすると、液晶容量 c_{l1_n} の電位 V_{p_n} は、次式 (3) のように近似できる。

[0030] [数 3]

$$V_{p-n} \approx \frac{C_{LC}}{C_{LC} + C_{down}} V_s = \frac{1}{1 + \frac{C_{down}}{C_{LC}}} V_s = \frac{1}{1 + \frac{d}{\epsilon S_{p-n}}} V_s \quad \dots (3)$$

[0031] なお、式 (3) において、 ϵ は誘電率、 S_{p-n} は画素電極の面積である。液晶にかかる電圧は液晶容量 c_{l1_n} と第 1 の自己補償容量 $C1_n$ との比に依存する。液晶のセル厚 d が増加すると液晶容量 c_{l1_n} が減少し、自己補償容量 $C1_n$ に対して小さくなるため電圧が低下する。ノーマリ—ブラックモードでは電圧低下は輝度低下となる。従来技術の手法では、セル厚 d が増加すると輝度が増加する。この輝度増加分と電圧低下による輝度減少分のバランスをとるような容量を第 1 の自己補償容量 $C1_n$ として設定することで、セル厚 d 増加による輝度ムラを補償することができる。

また、液晶のセル厚 d が減少すると液晶容量 c_{l1_n} が増加し、自己

補償容量 C_{1_n} に対して大きくなるため電圧が増加する。ノーマリーブラックモードでは電圧増加は輝度増加となる。従来技術の手法では、セル厚 d が減少すると輝度が減少する。この輝度減少分と電圧増加による輝度増加分のバランスをとるような容量を第 1 の自己補償容量 C_{1_n} として設定することで、セル厚 d の減少による輝度ムラを補償することができる。

[0032] この点を詳細に説明する。図 5 の一番下に示す画素 p_n の波形図からも判明するように、 L フレームの動作時、制御部 21 は、表示信号線 S_{m_n} に電位 $-V_s$ を供給する (図 5、時刻 t_{0a})。次に、制御部 21 は走査線 G_n を H レベルに制御してスイッチング素子 T_{1_n} をオンに制御し、時刻 $t_{1a} \sim t_{2a}$ の期間、電位 $-V_s$ を液晶容量 C_{l1_n} に書き込む。時刻 t_{2a} 以降、スイッチング素子 T_{1_n} をオフ状態にし、次にスイッチング素子 T_{2_n} をオン状態にすることで、画素 p_n の液晶容量 c_{l_n} の電位が ΔV_{px} ($= V_s (1 - (c_{l1_n}) / ((c_{l_n}) + (c_{l1_n})))$) だけ上がり、 $-V_s$ から $-V_s + \Delta V_{px}$ に変化する。

すなわち、本実施形態における液晶装置は、セル厚 d の増加による光透過率の増加分を、第 1 の自己補償容量 C_{1_n} により逆の極性の光透過率になるような電位差 ΔV_{px} を発生させることで、液晶のセル厚の厚みムラを自己補正している。ここで、「セル厚 d の増加」とは、ある基準の厚さよりもセル厚 d が大きいことを意味する。また「セル厚 d の減少」とは、ある基準の厚さよりもセル厚 d が小さいことを意味する。

つまり、液晶装置において、異なる位置に形成された画素毎にセルの厚さが異なる場合であっても、輝度ムラの発生を抑えることができる。

[0033] また、 $L + 1$ フレームの動作時、制御部 21 は、表示信号線 S_{m_n} に、 L フレームと逆の極性である電位 $+V_s$ を供給する (図 5、時刻 t_{0b})。このため、画素 p_n の液晶容量 c_{l1_n} には、 L フレーム時とは逆の電位 $+V_s$ が発生する。すなわち、 $L + 1$ フレーム時においても、制御部 21 は、時刻 $t_{1b} \sim t_{2b}$ の期間、スイッチング素子 T_{1_n} をオン状態に制御することで、電位 $+V_s$ を液晶容量 c_{l1_n} に書き込む。次に、制御部

21は、時刻 t_{2b} 以降、スイッチング素子 T_{1-n} をオフ状態にし、次に、表示信号線 S_{m-n} に電位 $-V_s$ を供給する（図5、時刻 t_{3b} ）。次に、制御部21は、スイッチング素子 T_{2-n} をオン状態にすることで、画素 $P-n$ の液晶容量 c_{l1-n} の電位が第1の自己補償容量 C_{1-n} に基づき ΔV_{px} だけ下がり、 $+V_s$ から $+V_s - \Delta V_{px}$ に変化する。なお、1フレームは、例えば、60Hz駆動の液晶装置であれば、 $1/60$ 秒である。

[0034] 図6は、本実施形態における第1ガラス基板3上のレイアウトの例を説明する図である。図6のように、画素 $p-n$ について、第1ガラス基板3上には、走査線 $G-n \sim G-(n+1)$ と、スイッチング素子 $T_{1-n} \sim T_{2-n}$ と、 com 配線と、画素電極101と、第1の自己補償容量 C_{1-n} とが形成されている。図6において、画素電極101には、スイッチング素子 T_{1-n} のドレイン電極とスイッチング素子 T_{2-n} のドレイン電極とが接続されている。スイッチング素子 T_{1-n} のゲート電極は走査線 $G-n$ に接続されている。スイッチング素子 T_{2-n} のゲート電極は走査線 $G-(n+1)$ に接続されている。スイッチング素子 T_{2-n} のソース電極には第1の自己補償容量 C_{1-n} の一方が接続されている。第1の自己補償容量 C_{1-n} の他方は com 配線に接続され接地されているように形成されている。

[0035] 図7は、従来技術によるVAモードにおいてセル厚 $d = 3.2\text{ mm}$ を基準にした場合、セル厚が変動したときの輝度変動の一例を説明する図である。縦軸は $d = 3.2\text{ mm}$ に対する各セル厚の輝度の比である。横軸は階調0～256階調の例を示している。また、図8は、本実施形態による液晶装置におけるVAモードにおいて $d = 3.2\text{ mm}$ を基準にした場合、セル厚が変動したときの輝度変動の一例を説明する図である。なお、 $d = 3.2\text{ mm}$ のとき、表示信号線 S_{m-n} の電位に対して画素電極の電位が0.94倍になるように各自己補償容量を設計した場合の例である。図7において、従来技術による液晶装置では、例えば、セル厚 $d = 3.2\text{ mm}$ に対して0.2mm厚い $d = 3.4\text{ mm}$ の場合、点線51のように、階調0～10程度で急激に輝度変動値がプラス側に増加している。すなわち、輝度変動値が増加し、階調

10〜階調256にかけて輝度変動率が0に向かってゆるやかに減少していく。また、セル厚 $d = 3.2\text{ mm}$ に対して 0.2 mm 薄い $d = 3.0\text{ mm}$ の場合、点線52のように、階調0〜階調10程度で急激に輝度変動値がマイナス側に増加している。すなわち、輝度変動値が減少し、階調10〜階調256にかけて輝度変動率が0に向かってがゆるやかに変化する。

一方、本実施形態によれば、図8のように、例えば、セル厚 $d = 3.2\text{ mm}$ に対して 0.2 mm 厚い $d = 3.4\text{ mm}$ の場合、点線61のように、輝度変動値が大きく輝度ムラが目立ちやすい低階調〜中階調において、図7と比較して減少している。すなわちセル厚の厚みムラによる輝度ムラが低減されている。同様に、セル厚 $d = 3.2\text{ mm}$ に対して 0.2 mm 薄い $d = 3.0\text{ mm}$ の場合においても、点線62のように、輝度変動値が大きく輝度ムラが目立ちやすい低階調〜中階調において、図7と比較して減少している。すなわちセル厚の厚みムラによる輝度ムラが低減されている。

以上のように、異なる位置に形成された画素がそれぞれ異なる厚さを有する場合においても、輝度ムラが低減される。

[0036] 以上のように、制御部21は、画素の液晶容量 c_{11_n} を構成するサブ画素電極に電位を書き込む。その後、制御部21は、第1の自己補償容量 C_{1_n} に接続されたスイッチング素子 T_{2_n} を制御し、液晶容量 c_{11_n} の電荷を第1の自己補償容量 C_{1_n} により変動させる。これにより、液晶のセル厚による輝度ムラを減少することができる。

また、本実施形態による方法は、例えば、ノーマリーブラックモードを採用するVA (Vertical Alignment) 方式およびIPS (In-Plane Switching) 方式の液晶装置において効果的である。

[0037] [第2実施形態]

第2実施形態について、図9〜図12を用いて説明する。図9は、本実施形態における液晶容量のマトリクス構成を説明する図である。図9のように、複数の画素がマトリクス状に配置され、各画素は2つのサブ画素 (「s

u b p i x e l」 と言 っ た こ と が あ る 。) を 備 え る 。 例 え ば 画 素 $p(1, 1)$ は、サブ画素 $s p(1, 1, 1)$ 及 び サブ画素 $s p(2, 1, 1)$ を 備 え て い る。

[0038] 図 10 は、本実施形態における液晶装置における n 番目の画素選択時の等価回路の一例である。図 10 のように、本実施形態における液晶装置は、画素 p_n は、2 つのサブ画素 $s p_{21}_n$ 及 び $s p_{22}_n$ を 備 え る 。 そ し て、サブ画素 $s p_{21}_n$ 及 び $s p_{22}_n$ は、列方向に隣接して配置されている。

各サブ画素は、液晶容量と、画素電極上のスイッチング素子と、画素電極に対向する共通電極の部分とにより構成されている。液晶容量は、1 つの画素電極と対向する共通電極の間に挟まれた液晶材料を有する。液晶容量は、電氣的等価回路としては電気容量として表現される。

[0039] 画素 p_n の構成を、図 10 を用いて説明する。サブ画素 $s p_{21}_n$ (第 2 のスイッチング素子) のスイッチング素子 T_{21}_n のゲート電極は、走査線 G_n に接続されている。スイッチング素子 T_{21}_n のソース電極は、表示信号線 $S m_n$ に接続されている。スイッチング素子 T_{21}_n のドレイン電極は、画素電極を介して容量成分を有する液晶容量 c_{l21}_n の一方とスイッチング素子 T_{22}_n (第 1 のスイッチング素子) のソース電極に接続されている。液晶容量 c_{l21}_n の他方の端子は、共通電極 6 を介して接地されている。すなわち、液晶容量 c_{l21}_n は、共通電極 6 と画素電極との間に挟持されている。また、スイッチング素子 T_{22}_n のドレイン電極は、第 1 の自己補償容量 C_{21}_n (第 1 の容量) の一方の端子に接続されている。第 1 の自己補償容量 C_{21}_n の他方の端子は接地されている。さらに、スイッチング素子 T_{22}_n のゲート電極は、走査線 $G_{-(n+1)}$ に接続されている。

サブ画素 $s p_{22}_n$ のスイッチング素子 T_{23}_n (第 2 のスイッチング素子) のゲート電極は、走査線 G_n に接続されている。スイッチング素子 T_{23}_n のソース電極は、表示信号線 $S m_n$ に接続されている。スイ

ツチング素子 T_{23_n} のドレイン電極は、画素電極を介して容量成分を有する液晶容量 c_{122_n} の一方とスイッチング素子 T_{24_n} (第1のスイッチング素子) のソース電極に接続されている。液晶容量 c_{122_n} の他方の端子は、共通電極 6 を介して接地されている。すなわち、液晶容量 c_{122_n} は、共通電極 6 と画素電極との間に挟持されている。また、スイッチング素子 T_{24_n} のドレイン電極は、第2の自己補償容量 C_{22_n} (第1の容量) の一方の端子に接続されている。第2の自己補償容量 C_{22_n} の他方の端子は接地されている。さらに、スイッチング素子 T_{24_n} のゲート電極は、走査線 $G_{(n+1)}$ に接続されている。また、本実施形態において、画素電極の電位を変動させる機構は、スイッチング素子 T_{22_n} (第1のスイッチング素子) と第1の自己補償容量 C_{21_n} (第1の容量) により構成されている。また、画素電極の電位を変動させる機構は、スイッチング素子 T_{24_n} (第1のスイッチング素子) と第2の自己補償容量 C_{22_n} (第1の容量) により構成されている。なお、スイッチング素子 T_{22_n} のゲート電極とスイッチング素子 T_{24_n} のゲート電極に接続される走査線は、走査線 $G_{(n+1)}$ でなくともよく、画素 p_n より後段の走査線、例えば $G_{(n+2)}$ や $G_{(n+3)}$ などでもよい。

[0040] 次に、L フレーム時の n 画素選択時の動作を、図 10 と図 11 を用いて説明する。図 11 は、本実施形態における液晶装置のタイミングチャートである。

制御部 21 は、表示信号線 S_{m_n} の信号を V_s に制御することで、各サブ画素 $s_{p21_n} \sim s_{p22_n}$ のスイッチング素子 T_{21_n} とスイッチング素子 T_{23_n} の各ソース電極に表示信号線 S_{m_n} から V_s を供給する。(図 11、時刻 t_{0a})。

次に、制御部 21 は、走査線 G_n の信号を時刻 $t_{1a} \sim t_{2a}$ の期間 (1 画素分の書き換え期間)、H レベルに制御することで、スイッチング素子 T_{21_n} 、 T_{23_n} をオン状態にし、液晶容量 c_{121_n} と液晶容量 c_{122_n} とに表示信号線 S_{m_n} から電位 V_s を供給する。このため

、液晶容量 c_{l21-n} を構成する画素電極と液晶容量 c_{l22-n} を構成する画素電極とは、電位 $-V_s$ が発生する。なお、走査線 G_n の出力が H レベルになる期間は、例えば、Full-HD 対応の液晶装置においては、 $1/(60 \times 1080)$ (秒) に相当する。なお、ゼロ階調から最大階調を表示した場合の表示信号線 S_{m-n} の信号レンジは、 $+V_s \sim -V_s$ であり、例えば、正極性側の電位 $+5V \sim +1V$ 、負極性側の電位 $-5V \sim -1V$ である。この信号レベルは、用いる液晶容量の特性に合わせるようにしてもよい。

[0041] 時刻 $t_{1a} \sim t_{2a}$ の期間、制御部 21 は、走査線 $G_{-(n+1)}$ を L レベルに制御することで、スイッチング素子 T_{22-n} とスイッチング素子 T_{24-n} とをオフ状態にする。このため、第 1 の自己補償容量 C_{21-n} と第 2 の自己補償容量 C_{22-n} とには、スイッチング素子 T_{22-n} とスイッチング素子 T_{24-n} とが直前のフレームでオン状態であった時の電位 V_x が保持されている。

[0042] 次に、L フレーム時の $n+1$ 画素選択時の動作を説明する。

制御部 21 は、走査線 G_n を L レベルに制御することで、スイッチング素子 T_{21-n} とスイッチング素子 T_{23-n} とをオフ状態にする (図 11、時刻 t_{2a})。次に、表示信号線 S_{m-n} の電位 $+V_s$ を供給する (図 11、時刻 t_{3a})。次に、走査線 $G_{-(n+1)}$ を H レベルに制御することで、スイッチング素子 T_{22-n} とスイッチング素子 T_{24-n} をオン状態にする (図 11、時刻 t_{4a})。サブ画素 sp_{21-n} の液晶容量 c_{l21-n} に接続されているスイッチング素子 T_{22-n} がオン状態のため、液晶容量 c_{l21-n} に保持されている電荷が、スイッチング素子 T_{22-n} のソース電極に接続されている第 1 の自己補償容量 C_{21-n} に移動する。このため、液晶容量 c_{l21-n} の電位は、第 1 の自己補償容量 C_{21-n} に基づき $\Delta V_{px}(1)$ だけ上がり、 $-V_s$ から $-V_s + \Delta V_{px}(1)$ に変化する。

また、サブ画素 sp_{22-n} の液晶容量 c_{l22-n} に接続されているス

スイッチング素子 T_{24_n} がオン状態のため、液晶容量 c_{l22_n} に保持されている電荷が、スイッチング素子 T_{24_n} のソース電極に接続されている第2の自己補償容量 C_{22_n} に移動する。このため、液晶容量 c_{l22_n} を構成する画素電極の電位は、第2の自己補償容量 C_{22_n} に基づき $AV_{px}(2)$ だけ上がり、 $-V_s$ から $-V_s + \Delta v_{px}(2)$ に変化する。

そして、時刻 t_{5a} 以降、制御部 21 は、スイッチング素子 $T_{21_n} \sim T_{24_n}$ をオフ状態に制御することで、各サブ画素 $sp_{21_n} \sim sp_{22_n}$ の各液晶容量 $c_{l21_n} \sim c_{l22_n}$ には、時刻 t_{5a} 時点の電位が次の $L+1$ フレームまで保持される。

[0043] また、 $L+1$ フレームの動作時、制御部 21 は、表示信号線 Sm_n に、 L フレームと逆の極性である電位 $+V_s$ を供給する (図 11、時刻 t_{0b})。 $L+1$ フレーム時においても、制御部 21 は、時刻 $t_{1b} \sim t_{2b}$ の期間、スイッチング素子 T_{21_n} とスイッチング素子 T_{23_n} とをオン状態に制御する。このため、各サブ画素 $sp_{21_n} \sim sp_{22_n}$ の各液晶容量 $c_{l21} \sim c_{l22_n}$ を構成する画素電極には、 L フレーム時とは逆の電位 $+V_s$ が発生する。

次に、制御部 21 は、時刻 t_{2b} 以降、スイッチング素子 T_{21_n} とスイッチング素子 T_{23_n} とをオフ状態にし、次に、表示信号線 Sm_n に電位 $-V_s$ を供給する (図 11、時刻 t_{3b})。次に、制御部 21 は、時刻 $t_{3b} \sim t_{4b}$ の期間、スイッチング素子 T_{22_n} をオン状態にすることで、サブ画素 sp_{21_n} の液晶容量 c_{l21_n} を構成する画素電極の電位が第1の自己補償容量 C_{21_n} に基づき $\Delta v_{px}(1)$ だけ下がり、 $+V_s$ から $+V_s - \Delta v_{px}(1)$ に変化する。また、制御部 21 は、時刻 $t_{3b} \sim t_{4b}$ の期間、スイッチング素子 T_{24_n} をオン状態にすることで、サブ画素 sp_{22_n} の液晶容量 c_{l22_n} を構成する画素電極の電位が第2の自己補償容量 C_{22_n} に基づき $\Delta v_{px}(2)$ だけ下がり、 $+V_s$ から $+V_s - \Delta v_{px}(2)$ に変化する。なお、1 フレームは、例えば、6

0 Hz 駆動の液晶装置であれば、1/60 秒である。

[0044] 図12は、本実施形態における第1ガラス基板3上のレイアウトの例を説明する図である。図12のように、画素 p_n について、第1ガラス基板3上には、走査線 $G_n \sim G_{(n+1)}$ と、スイッチング素子 $T_{21-n} \sim T_{24-n}$ と、com配線と、画素電極201と202と、第1の自己補償容量 C_{21-n} と第2の自己補償容量 C_{22-n} とが形成されている。図12において、画素電極201には、スイッチング素子 T_{21-n} のドレイン電極とスイッチング素子 T_{22-n} のドレイン電極とが接続されている。スイッチング素子 T_{21-n} のゲート電極は走査線 G_n に接続されている。スイッチング素子 T_{22-n} のゲート電極は走査線 $G_{(n+1)}$ に接続されている。スイッチング素子 T_{22-n} のソース電極には第1の自己補償容量 C_{21-n} の一方が接続されている。第1の自己補償容量 C_{21-n} の他方はcom配線に接続されるように形成されている。また、画素電極202には、スイッチング素子 T_{23-n} のドレイン電極とスイッチング素子 T_{24-n} のドレイン電極とが接続されている。スイッチング素子 T_{23-n} のゲート電極は走査線 G_{na} に接続されている。スイッチング素子 T_{24-n} のゲート電極は走査線 $G_{(n+1)}$ に接続されている。スイッチング素子 T_{24-n} のソース電極には第2の自己補償容量 C_{22-n} の一方が接続されている。第2の自己補償容量 C_{22-n} の他方はcom配線に接続されるように形成されている。

なお、走査線 G_n と走査線 G_{na} とは同一の信号が同一のタイミングで印加される。

[0045] 以上のように、制御部21は、サブ画素 sp_{21-n} の液晶容量 c_{121-n} に電位を書き込む。その後、制御部21は、第1の自己補償容量 C_{1-n} に接続されたスイッチング素子 T_{22-n} を制御し、液晶容量 c_{121-n} の電荷が第1の自己補償容量 C_{21-n} との間で再配置を構成する画素電極させることで、液晶容量 c_{121-n} にかかる電位差が減少する。この電位差の減少の大きさが液晶のセル厚変動による透過率の変化を抑えることに

なる。つまり、この電位差の減少の大きさが、液晶セル厚が各液晶セルによって異なることにより、透過率が変化することを抑える。これにより、液晶のセル厚による輝度ムラを減少することができる。さらに、制御部 21 は、サブ画素 s_{p22_n} の液晶素子 c_{l22-n} に電位を書き込む。その後、制御部 21 は、第 2 の自己補償容量 C_{22-n} に接続されたスイッチング素子 T_{24-n} を制御し、液晶容量 c_{l22_n} の電荷が第 2 の自己補償容量 C_{22_n} との間で再配置させることで、液晶容量 c_{l22_n} にかかる電位差が減少する。この電位差の減少の大きさが液晶のセル厚変動による透過率の変化を抑えることになる。つまり、この電位差の減少の大きさが、液晶セル厚が各液晶セルによって異なることにより、透過率が変化することを抑える。これにより、液晶のセル厚による輝度ムラを減少することができる。

また、本実施形態によれば、サブ画素 $s_{p(1,1,1)}$ の第 1 の自己補償容量 C_{21-n} により、第 1 実施形態と同様に、輝度変動値が大きく輝度ムラが目立ちやすい低階調～中階調のセル厚による輝度ムラを改善する。サブ画素 $s_{p(2,1,1)}$ の第 2 の自己補償容量 C_{22_n} により、他の階調領域のセル厚による輝度ムラを改善する効果がある。

低～中階調領域はサブ画素 s_{p21_n} 、中～高階調はサブ画素 s_{p22-n} の補償機能が動作することで、第一の実施形態よりも広い階調範囲で補償が有効となる。

また、本実施形態による方法は、例えば、ノーマリーブラックモードを採用する VA 方式や IPS 方式の液晶装置において効果的である。

[0046] [第 3 実施形態]

第 3 実施形態について、図 13～図 16 を用いて説明する。

図 13 は、本実施形態における 2 つのサブ画素を備える液晶装置における n 番目の画素選択時の等価回路の一例である。なお、図 13～図 14 は、1 つの画素 p_n の構成を表している。

[0047] 図 13 のように、本実施形態における液晶装置は、画素 p_n は、2 つのサブ画素 $s_{p31-n} \sim s_{p32-n}$ を備える。そして、サブ画素 s_{p31}

- $n \sim s p 3 2 _ n$ は、列方向に隣接して配置されている。

図 14 は、図 13 の等価回路を簡略化して表現した図である。符号 301 ～ 302 を付した画素電極は、各サブ画素 $s p 3 1 - n \sim s p 3 2 - n$ の各画素電極である。図 14 のように、サブ画素 A ($s p 3 1 - n$) の画素電極 301 は、スイッチング素子 $T 3 1 _ n$ のドレイン電極と第 1 の自己補償容量 $C 3 1 _ n$ の一方が接続されている。サブ画素 B ($s p 3 2 - n$) の画素電極 302 は、スイッチング素子 $T 3 2 _ n$ のドレイン電極と第 1 の自己補償容量 $C 3 1 _ n$ の他方が接続されている。スイッチング素子 $T 3 3 _ n$ のソース電極は、第 2 の自己補償容量 $C 3 2 _ n$ の一方の端子に接続されている。

[0048] まず、サブ画素 $s p 3 1 _ n$ の構成を、図 13 と図 14 を用いて説明する。スイッチング素子 $T 3 1 _ n$ のゲート電極は、走査線 $G _ n$ に接続されている。スイッチング素子 $T 3 1 _ n$ のソース電極は、表示信号線 $S m _ n$ に接続されている。スイッチング素子 $T 3 1 _ n$ のドレイン電極は、画素電極 301 を介して容量成分を有する液晶容量 $c l 3 1 _ n$ の一方に接続され且つ第 1 の自己補償容量 $C 3 1 _ n$ (第 2 の容量) の一方の端子に接続されている。液晶容量 $c l 3 1 _ n$ の他方の端子は、共通電極 6 を介して接地されている。すなわち、液晶容量 $c l 3 1 _ n$ は、共通電極 6 と画素電極 301 との間に挟持されている。

次に、サブ画素 $s p 3 2 _ n$ の構成を説明する。スイッチング素子 $T 3 2 _ n$ (第 2 のスイッチング素子) のゲート電極は、走査線 $G _ n$ に接続されている。スイッチング素子 $T 3 2 _ n$ のソース電極は、表示信号線 $S m _ n$ に接続されている。スイッチング素子 $T 3 2 _ n$ のドレイン電極は、画素電極 302 を介して容量成分を有する液晶容量 $c l 3 2 _ n$ の一方に接続され且つ第 1 の自己補償容量 $C 3 1 _ n$ の他方の端子に接続され且つスイッチング素子 $T 3 3 _ n$ (第 1 のスイッチング素子) のドレイン電極に接続されている。液晶容量 $c l 3 2 _ n$ の他方の端子は、共通電極 6 を介して接地されている。

また、スイッチング素子 T_{33_n} のソース電極は、第 2 の自己補償容量 C_{32_n} (第 1 の容量) の一方の端子に接続されている。第 2 の自己補償容量 C_{32_n} の他方の端子は、コモン配線 $Cs_ (n+1)$ (補助容量電極) に接続されている。スイッチング素子 T_{33_n} のゲート電極は、走査線 $G_ (n+1)$ に接続されている。なお、コモン配線 $Cs_ (n+1)$ は、一定の電位に固定されていることが望ましく $Cs_ n$ 、あるいはその他のコモン配線と共通でも構わない。また、画素電極の電位が変動する機構は、スイッチング素子 T_{33_n} (第 1 のスイッチング素子) と第 2 の自己補償容量 C_{32_n} (第 1 の容量) および第 1 の自己補償容量 C_{31_n} (第 2 の容量) とで構成されている。なお、スイッチング素子 T_{33_n} のゲート電極に接続される走査線は、走査線 $G_ (n+1)$ でなくともよく、画素 $p_{1 \times n}$ より後段の走査線、例えば $G_ (n+2)$ や $G_ (n+3)$ などでもよい。

[0049] 次に、L フレーム時の n 画素選択時の動作を、図 13 と図 15 を用いて説明する。図 15 は、本実施形態における 2 つのサブ画素を備える液晶装置のタイミングチャートである。

制御部 21 は、表示信号線 $Sm_ n$ の信号を V_s に制御することで、各サブ画素 $sp_{31_n} \sim sp_{32_n}$ の各スイッチング素子 $T_{31} \sim n \sim T_{32_n}$ の各ソース電極に表示信号線 $Sm_ n$ から V_s を供給する。(図 15、時刻 t_{0a})。

次に、制御部 21 は、走査線 $G_ n$ の信号を時刻 $t_{0a} \sim t_{1a}$ の期間 (1 画素分の書き換え期間)、H レベル (高電位レベル。「V high」と言うことがある。) に制御することで、スイッチング素子 $T_{31_n} \sim T_{32_n}$ をオン状態にし、液晶容量 $cl_{31_n} \sim cl_{32_n}$ に表示信号線 $Sm_ n$ から電位 V_s を供給する。このため、液晶容量 $cl_{31_n} \sim cl_{32_n}$ には、図 15 のように、電位 V_s が発生する。なお、走査線 $G_ n$ の出力が H レベルになる期間は、液晶装置で用いる走査線 3 の総数に応じて設定され、例えば、Full HD 対応の液晶装置においては、 $1/ (60 \times$

1080) (秒) に相当する。なお、ゼロ階調から最大階調を表示した場合の表示信号線 S_{m_n} の信号レンジは、 $+V_s \sim -V_s$ であり、例えば、正極性側の電位 $+5V \sim +1V$ 、負極性側の電位 $-5V \sim -1V$ である。この信号レベルは、用いる液晶容量の特性に合わせるようにしてもよい。

[0050] 時刻 $t_{0a} \sim t_{1a}$ の期間、制御部 21 は、走査線 $G_{-(n+1)}$ を L レベルに制御することで、スイッチング素子 T_{33_n} をオフ状態にする。このため、第 2 の自己補償容量 C_{32_n} には、スイッチング素子 T_{33_n} が直前のフレームでオン状態であった時の電位 V_x が保持されている。

[0051] 次に、 $t_{1a} \sim t_{2a}$ の期間について、すなわち、L フレーム時の $n+1$ 画素選択時の動作を説明する。

制御部 21 は、走査線 G_n を L レベルに制御することで、スイッチング素子 $T_{31_n} \sim T_{32_n}$ をオフ状態にする。制御部 21 は、走査線 $G_{-(n+1)}$ を H レベルに制御することで、スイッチング素子 T_{33_n} をオン状態にする。サブ画素 s_{p32_n} の液晶容量 c_{l32_n} に接続されているスイッチング素子 33_n がオン状態のため、液晶容量 c_{l32_n} に保持されている電荷が、スイッチング素子 T_{33_n} のソース電極に接続されている第 2 の自己補償容量 C_{32_n} に移動する。この結果、液晶容量 c_{l32_n} の電位は、第 2 の自己補償容量 C_{32_n} に基づき $\Delta v_{px}(1)$ だけ下がり、 V_s から $V_s - \Delta V_{px}(1)$ に変化する。

[0052] 液晶容量 c_{l31_n} を構成する画素電極 301 と液晶容量 c_{l32_n} を構成する画素電極 302 は、第 1 の自己補償容量 C_{31_n} によって容量結合された状態となっている。従ってサブ画素 s_{p32_n} の液晶容量 c_{l32_n} を構成する画素電極 302 の電位が下がった結果、その電位変動は液晶容量 c_{l31_n} を構成する画素電極 301 にも起きる。このため、液晶容量 c_{l31_n} の電位は、 $\Delta v_{px}(2)$ だけ下がり、 V_s から $V_s - \Delta V_{px}(2)$ に変化する。電位差 $\Delta v_{px}(2)$ と $\Delta v_{px}(1)$ の関係は、液晶容量 c_{l31_n} 、液晶容量 c_{l32_n} 、第 1 の自己補償容量 C_{31_n} および第 2 の自己補償容量 C_{32_n} のバランスによって定まる。

なお、例えば、 $\Delta v_{p\chi}(1)$ の方が $\Delta v_{p\chi}(2)$ より大きい関係になるように、各容量を設定する。

時刻 t_{2a} 以降、制御部 21 は、スイッチング素子 T_{31-1} ～ スwitchング素子 T_{33-n} をオフ状態に制御することで、各サブ画素 $s_{p31-n} \sim s_{p32-n}$ の各液晶容量 $c_{l31-n} \sim c_{l32-n}$ には、時刻 t_{2a} 時点の電位が次のフレームまで保持される。

[0053] この結果、図 13 と図 15 のように、 t_{2a} 以降、各サブ画素の液晶容量の電位の大きさは、サブ画素 s_{p31-n} の液晶容量 c_{l31-n} を構成する画素電極 301 の電位がサブ画素 s_{p32-n} の液晶容量 c_{l32-n} を構成する画素電極 302 の電位より大きい。

このため、各サブ画素の各液晶容量の電位差に応じて、各サブ画素の各液晶容量の光透過率または光反射率が異なる。画素全体としては両サブ画素の階調輝度特性の合成と見なすことが出来るため、低～中階調領域はサブ画素 s_{p31-n} が、中～高階調領域はサブ画素 s_{p32-n} の特性が支配的となる。そして、各サブ画素は、セル厚変動に対して自己補償がかかるように画素電位が変動する。よって、低～中階調領域はサブ画素 s_{p31-n} 、中～高階調領域はサブ画素 s_{p32-n} の補償機能が動作することで、第 1 実施形態よりも広い階調範囲で補償が有効となる。

[0054] また、 $L+1$ フレーム時の動作は、制御部 21 は、表示信号線 S_{m-n} に L フレーム時とは逆極性の電位、すなわち $-V_s$ を供給する。このため、各サブ画素 $s_{p31-n} \sim s_{p32-n}$ には、 L フレーム時とは逆の電位が発生する。また、 $L+1$ フレーム時においても、制御部 21 は、時刻 $t_{0b} \sim t_{1b}$ の期間、スイッチング素子 $T_{31-n} \sim T_{32-n}$ がオン状態に制御することで、電位 $-V_s$ を書き込む。次に、制御部 21 は、時刻 t_{1b} 以降、スイッチング素子 $T_{31-n} \sim T_{32-n}$ をオフ状態にし、時刻 $t_{1b} \sim t_{2b}$ の期間、スイッチング素子 T_{33-n} をオン状態にすることで、 L フレーム時と同様に各サブ画素間に電位差を生じさせ階調表現を実現する。なお、1 フレームは、例えば、60 Hz 駆動の液晶装置であれば、 $1/60$ 秒

である。

[0055] 図16は、本実施形態における第1ガラス基板3上のレイアウトの例を説明する図である。図16のように、画素 p_n について、第1ガラス基板3上には、走査線 $G_n \sim G_{(n+1)}$ と、スイッチング素子 $T_{31-n} \sim T_{33-n}$ と、com配線と、画素電極301 $\sim$ 302と、第1の自己補償容量 C_{31-n} と第2の自己補償容量 C_{32-n} とが形成されている。図16において、画素電極301には、スイッチング素子 T_{31-n} のドレイン電極が接続されている。画素電極301と画素電極302との間に、第1の自己補償容量 C_{31-n} が形成されている。さらに、画素電極302には、スイッチング素子 T_{32-n} のドレイン電極とスイッチング素子 T_{34-n} のドレイン電極とが接続されている。スイッチング素子 T_{34-n} のゲート電極は走査線 $G_{(n+1)}$ に接続されている。スイッチング素子 T_{34-n} のソース電極には第2の自己補償容量 C_{32-n} の一方が接続されている。第2の自己補償容量 C_{32-n} の他方はcom配線に接続されるように形成されている。さらに、スイッチング素子 T_{31-n} のゲート電極とスイッチング素子 T_{32-n} のゲート電極は、共通の走査線 G_n に接続されるように形成されている。

[0056] また、図14および図16において、各サブ画素 $sp_{31-n} \sim sp_{32-n}$ の画素電極301 $\sim$ 302の面積は、例えば、全て同じでもよく、あるいは、画素電極301の面積 : 画素電極302の面積 = 1 : 2でもよい。走査線 $G_{(n+1)}$ に接続されているスイッチング素子 T_{33-n} をオン状態に制御することで、サブ画素 sp_{32-n} の液晶容量 c_{l32-n} を構成する画素電極302に書き込んだ電位を V_s から $V_s - \Delta v_{px}(1)$ に下げ、さらに、容量結合により液晶容量 c_{l31-n} を構成する画素電極301 $_n$ の電位を V_s から $V_s - \Delta V_{px}(2)$ に下げている。このため、スイッチング素子 T_{33-n} が接続されている液晶容量 c_{l32-n} が大きいほど液晶容量 c_{l31-n} を下げるのが容易であり、視角特性上、高階調で機能する画素の面積が大きい方が望ましい。

[0057] 以上のように、制御部 21 は、各サブ画素の各液晶容量 $c_{l31-n} \sim c_{l32-n}$ に電位を書き込んだ後、第 2 の自己補償容量 C_{32-n} に接続されたスイッチング素子 T_{33-n} を制御する。これにより、液晶容量 c_{l32-n} の電位を変動させ、さらに、液晶容量 c_{l31-n} と液晶容量 c_{l32-n} の間に接続された第 1 の自己補償容量 C_{31-n} を用いて液晶容量 c_{l31-n} の電位を変動させる。液晶のセル厚による輝度ムラを減少させつつ、1 画素を 2 つのサブ画素に分割して 2 階調表現を行う。

[0058] また、本実施形態では、全てのサブ画素 $sp_{31-n} \sim sp_{32-n}$ の液晶容量 $c_{l31-n} \sim c_{l32-n}$ が、各スイッチング素子 $T_{31-n} \sim T_{32-n}$ を介して表示信号線 S_{m-n} に接続される構成としている。複数のサブ画素ごとに結合容量を接続して 1 つのスイッチング素子で制御する手法と比べて、各液晶容量 $c_{l31-n} \sim c_{l32-n}$ がフローティングされていないため焼き付きが発生しない効果がある。

[0059] また、第 2 実施形態では、サブ画素 sp_{31-n} にもサブ画素 sp_{32-n} と同じように電位を変化させるためのスイッチング素子と自己補償容量を備える。本実施形態によれば、サブ画素 sp_{31-n} の画素電極 301 とサブ画素 sp_{32-n} の画素電極 302 との間に第 1 の自己補償容量を形成するだけなので、スイッチング素子を 4 つ設ける図 12 の第 2 実施形態と比較して、構造を簡単にできるので開口率の低下を抑える効果もある。

[0060] [第 4 実施形態]

第 4 実施形態について、図 17 ～図 19 を用いて説明する。

図 17 は、本実施形態における 3 つのサブ画素を備える液晶装置における n 番目の画素選択時の等価回路の一例である。なお、図 17 ～図 18 は、1 つの画素 p_n の構成を表している。図 18 は、図 17 の等価回路を簡略化して表現した図である。符号 401 ～ 403 を付した画素電極は、各サブ画素 $sp_{41-n} \sim sp_{43-n}$ の各画素電極である。

[0061] 図 17 と図 18 のように、サブ画素 sp_{41-n} のスイッチング素子 T_{41-n} のゲート電極は、走査線 G_n に接続されている。スイッチング素子

T_{41_n} のソース電極は、表示信号線 S_{m_n} に接続されている。スイッチング素子 T_{41_n} のドレイン電極は、画素電極 401 を介して容量成分を有する液晶容量 c_{l41_n} の一方と第 1 の自己補償容量 c_{41_n} の一方の端子に接続されている。液晶容量 c_{l41_n} の他方の端子は、共通電極 6 を介して接地されている。すなわち、液晶容量 c_{l41_n} は、共通電極 6 と画素電極 401 との間に挟持されている。

次に、サブ画素 sp_{42_n} の構成を説明する。スイッチング素子 T_{42_n} のゲート電極は、走査線 G_n に接続されている。スイッチング素子 T_{42_n} のソース電極は、表示信号線 S_{m_n} に接続されている。スイッチング素子 T_{42_n} のドレイン電極は、画素電極 402 を介して容量成分を有する液晶容量 c_{l42_n} の一方と第 1 の自己補償容量 C_{41_n} の他方の端子に接続され且つ第 2 の自己補償容量 C_{42_n} の一方の端子に接続されている。液晶容量 c_{l42_n} の他方の端子は、共通電極 6 を介して接地されている。

次に、サブ画素 sp_{43_n} の構成を説明する。スイッチング素子 T_{43_n} のゲート電極は、走査線 G_n に接続されている。スイッチング素子 T_{43_n} のソース電極は、表示信号線 S_{m_n} に接続されている。スイッチング素子 T_{43_n} のドレイン電極は、画素電極 403 を介して容量成分を有する液晶容量 c_{l43_n} の一方と第 2 の自己補償容量 C_{42_n} の他方の端子とスイッチング素子 T_{44_n} のドレイン電極に接続されている。液晶容量 c_{l43_n} の他方の端子は、共通電極 6 を介して接地されている。

また、スイッチング素子 T_{44_n} のソース電極は、第 3 の自己補償容量 C_{43_n} の一方の端子に接続されている。第 3 の自己補償容量 C_{43_n} の他方の端子は、コモン配線 $C_{s-(n+1)}$ (補助容量電極) に接続されている。スイッチング素子 T_{44_n} のゲート電極は、走査線 $G_{-(n+1)}$ に接続されている。また、画素電極の電位が変動する機構は、スイッチング素子 T_{44_n} (第 1 のスイッチング素子) と第 3 の自己補償容量 C_{43_n} (第 1 の容量)、第 2 の自己補償容量 C_{42_n} (第 2 の容量) および

第 1 の自己補償容量 C_{41_n} (第 2 の容量) で構成されている。なお、スイッチング素子 T_{44_n} のゲート電極に接続される走査線は、走査線 $G_{-(n+1)}$ でなくともよく、画素 p_n より後段の走査線、例えば $G_{-(n+2)}$ や $G_{-(n+3)}$ などでもよい。

[0062] 次に、L フレーム時の n 画素選択時の動作を、図 17 と図 19 を用いて説明する。図 19 は、本実施形態における 3 つのサブ画素を備える液晶装置のタイミングチャートである。

制御部 21 は、表示信号線 S_{m_n} の信号を V_s に制御することで、各サブ画素 $s_{p41_n} \sim s_{p43_n}$ の各スイッチング素子 $T_{41_n} \sim T_{43_n}$ の各ソース電極に表示信号線 S_{m_n} から V_s を供給する。(図 19、時刻 t_{0a})。

次に、制御部 21 は、走査線 G_{-n} の信号を時刻 $t_{0a} \sim t_{1a}$ の期間 (1 画素分の書き換え期間)、H レベルに制御することで、スイッチング素子 $T_{41_n} \sim T_{43_n}$ をオン状態にし、液晶容量 $c_{l41_n} \sim c_{l43_n}$ に表示信号線 S_{m_n} から電位 V_s を供給する。このため、液晶容量 $c_{l41_n} \sim c_{l43_n}$ には、図 18 と図 19 のように、電位 V_s が発生する。なお、走査線 G_{-n} の出力が H レベルになる期間は、例えば、Full-HD 対応の液晶装置においては、 $1/(60 \times 1080)$ (秒) に相当する。なお、ゼロ階調から最大階調を表示した場合の表示信号線 S_{m_n} の信号レンジは、 $+V_s \sim -V_s$ であり、例えば、正極性側の電位 $+5V \sim +1V$ 、負極性側の電位 $-5V \sim -1V$ である。この信号レベルは、用いる液晶容量の特性に合わせるようにしてもよい。

[0063] 時刻 $t_{0a} \sim t_{1a}$ の期間、制御部 21 は、走査線 $G_{-(n+1)}$ を L レベルに制御することで、スイッチング素子 T_{44_n} をオフ状態にする。このため、第 3 の自己補償容量 C_{43_n} には、スイッチング素子 T_{44_n} が直前のフレームでオン状態であった時の電位 V_x が保持されている。

[0064] 次に、 $t_{1a} \sim t_{2a}$ の期間について、すなわち、L フレーム時の $n+1$ 画素選択時の動作を説明する。

制御部 21 は、走査線 G_n を L レベルに制御することで、スイッチング素子 $T_{41n} \sim T_{43n}$ をオフ状態にし、走査線 $G_{(n+1)}$ を H レベルに制御することで、スイッチング素子 T_{44n} をオン状態にする。サブ画素 sp_{43n} の液晶容量 c_{l43n} に接続されているスイッチング素子 T_{44n} がオン状態のため、液晶容量 c_{l43n} に保持されている電荷が、スイッチング素子 T_{44n} のソース電極に接続されている第 3 の自己補償容量 C_{43n} に移動する。この結果、液晶容量 c_{l43n} の電位は、第 3 の自己補償容量 C_{43n} に基づき $\Delta V_{px}(1)$ だけ下がり、 V_s から $V_s - \Delta V_{px}(1)$ に変化する。

[0065] 液晶容量 c_{l41n} を構成する画素電極 401 と液晶容量 c_{l42n} を構成する画素電極 402 は、第 1 の自己補償容量 C_{41n} によって容量結合された状態となっている。また、液晶容量 c_{l42n} を構成する画素電極 402 と液晶容量 c_{l43n} を構成する画素電極 403 は、第 2 の自己補償容量 C_{42n} によって容量結合された状態となっている。従ってサブ画素 sp_{43n} の液晶容量 c_{l43n} を構成する画素電極 403 の電位が下がった結果、その電位変動は液晶容量 c_{l42n} を構成する画素電極 402 にも起きる。このため、液晶容量 c_{l42n} の電位は、 $\Delta V_{px}(2)$ だけ下がり、 V_s から $V_s - \Delta V_{px}(2)$ に変化する。さらに、サブ画素 sp_{42n} の液晶容量 c_{l42n} を構成する画素電極 402 の電位が下がった結果、その電位変動は液晶容量 c_{l41n} を構成する画素電極 401 にも起きる。このため、液晶容量 c_{l41n} の電位は、 $\Delta V_{px}(3)$ だけ下がり、 V_s から $V_s - \Delta V_{px}(3)$ に変化する。 $\Delta V_{px}(3)$ と $\Delta V_{px}(2)$ と $\Delta V_{px}(1)$ の関係は、液晶容量 c_{l41n} 、液晶容量 c_{l42n} 、液晶容量 c_{l43n} 、第 1 の自己補償容量 C_{41n} 、第 2 の自己補償容量 C_{42n} および第 3 の自己補償容量 C_{43n} のバランスによって定まる。なお、例えば、 $\Delta V_{px}(1)$ の電位の方が $\Delta V_{px}(2)$ の電位より大きい関係になり且つ $\Delta V_{px}(2)$ の電位の方が $\Delta V_{px}(3)$ の電位より大きい関係になるように、各容量を設定する。

[0066] 時刻 t_{2a} 以降、制御部 21 は、スイッチング素子 $T_{41} \sim T_{4n}$ をオフ状態に制御することで、各サブ画素 $sp_{41} \sim sp_{43}$ の各液晶容量 $c_{l41} \sim c_{l43}$ には、時刻 t_{2a} 時点の電位が次のフレームまで保持される。

[0067] この結果、図 17 と図 19 のように、 t_{2a} 以降、各サブ画素の液晶容量の電位の大きさは、以下になる。サブ画素 sp_{41} の液晶容量 c_{l41} を構成する画素電極 401 の電位がサブ画素 sp_{42} の液晶容量 c_{l42} を構成する画素電極 402 の電位より大きい。サブ画素 sp_{42} の液晶容量 c_{l42} を構成する画素電極 402 の電位がサブ画素 sp_{43} の液晶容量 c_{l43} を構成する画素電極 403 の電位より大きい。

このため、各サブ画素の各液晶容量の電位差に応じて、各サブ画素の各液晶容量の光透過率または光反射率が異なる。画素全体としては 3 つのサブ画素の階調輝度特性の合成と見なすことが出来る。したがって、低階調領域はサブ画素 sp_{41} の特性が支配的となる。中階調領域はサブ画素 sp_{42} の特性が支配的となる。高階調領域はサブ画素 sp_{43} の特性が支配的となる。そして、各サブ画素は、セル厚変動に対して自己補償がかかるように画素電位が変動することから、低階調領域はサブ画素 sp_{41} 、中階調領域はサブ画素 sp_{42} 、高階調領域はサブ画素 sp_{43} の補償機能が動作する。これにより、第 1 実施形態および第 2 実施形態よりも広い階調範囲で補償が有効となる。

[0068] また、 $L+1$ フレーム時の動作は、図 19 において時刻 t_{0b} 以降であり、制御部 21 は、表示信号線 $S_{m,n}$ に L フレーム時とは逆極性の電位、すなわち $-V_s$ を供給する。

このため、各サブ画素 $sp_{41} \sim sp_{43}$ には、 L フレーム時とは逆の電位が発生する。また、 $L+1$ フレーム時においても、制御部 21 は、時刻 $t_{0b} \sim t_{1b}$ の期間、スイッチング素子 $T_{41} \sim T_{43}$ がオン状態に制御することで、電位 $-V_s$ を書き込む。次に、制御部 21 は、時

時刻 t_{1b} 以降、スイッチング素子 $T_{41-n} \sim T_{43-n}$ をオフ状態にし、時刻 $t_{1b} \sim t_{2b}$ の期間、スイッチング素子 T_{44-n} をオン状態にすることで、1 フレーム時と同様に各サブ画素間に電位差を生じさせ階調表現を実現する。なお、1 フレームは、例えば、60 Hz 駆動の液晶装置であれば、 $1/60$ 秒である。

[0069] また、図18において、各サブ画素 $s_{p41-n} \sim s_{p43-n}$ の画素電極 $401 \sim 403$ の面積は、例えば、全て同じでもよい。あるいは、画素電極 401 の面積 : 画素電極 402 の面積 : 画素電極 403 の面積 = $1 : 1.5 : 2$ でもよい。走査線 $G_{(n+1)}$ に接続されているスイッチング素子 T_{44-n} をオン状態に制御することで、サブ画素 s_{p43-n} の液晶容量 c_{l43-n} を構成する画素電極 403 に書き込んだ電位を V_s から $V_s - \Delta V_{px}(1)$ に下げ、さらに、容量結合により液晶容量 c_{l42-n} を構成する画素 402 の電位を V_s から $V_s - \Delta V_{px}(2)$ に下げている。さらに、容量結合により液晶容量 c_{l41-n} を構成する画素 401 の電位を V_s から $V_s - \Delta V_{px}(3)$ に下げている。このため、スイッチング素子 T_{44-n} が接続されている液晶容量 c_{l43-n} が大きいほど液晶容量 c_{l42-n} と液晶容量 c_{l41-n} とを下げるのが容易であり、視角特性上、高階調で機能する画素の面積が大きい方が望ましい。

[0070] 以上のように、制御部21は、各サブ画素の各液晶容量 $c_{l41-n} \sim c_{l43-n}$ に電位を書き込む。その後、第3の自己補償容量 C_{43-n} に接続されたスイッチング素子 T_{44-n} を制御することで、液晶容量 c_{l43-n} の電位を変動させ、さらに、液晶容量 c_{l42-n} と液晶容量 c_{l43-n} の間に接続された第2の自己補償容量 C_{42-n} を用いて液晶容量 c_{l42-n} の電位を変動させ、さらに、液晶容量 c_{l41-n} と液晶容量 c_{l42-n} の間に接続された第1の自己補償容量 C_{41-n} を用いて液晶容量 c_{l41-n} の電位を変動させる。これにより、液晶のセル厚による輝度ムラを減少させつつ、1画素を3つのサブ画素に分割して3階調表現を行える。そして、サブ画素 s_{p41-n} の液晶容量 c_{l41-n} とサブ画素 s_{p4}

2 _ n の液晶容量 c_{l42_n} との間の第 1 の自己補償容量 C_{41_n} と、サブ画素 s_{p42_n} の液晶容量 c_{l42_n} とサブ画素 s_{p43_n} の液晶容量 c_{l43_n} との間の第 1 の自己補償容量 C_{41_n} は、単純な容量結合のため制御用のスイッチング素子等を形成する必要がないので、構造を簡単にできるので開口率が低下しない効果がある。

[0071] また、本実施形態では、全てのサブ画素 $s_{p41_n} \sim s_{p43_n}$ の液晶容量 $c_{l41_n} \sim c_{l43_n}$ が、各スイッチング素子 $T_{41_n} \sim T_{43_n}$ を介して表示信号線 S_{m_n} に接続される構成としている。複数のサブ画素ごとに結合容量を接続して 1 つのスイッチング素子で制御する手法と比べて、各液晶容量 $c_{l41_n} \sim c_{l43_n}$ がフローティングされていないため焼き付きが発生しない効果がある。

[0072] また、本実施形態によれば、サブ画素 $s_{p41_n} \sim s_{p42_n}$ にもサブ画素 s_{p43_n} と同じように電位を変化させるためのスイッチング素子と自己補償容量を備える構成する手法と比べて、サブ画素 s_{p42_n} の画素電極 402 とサブ画素 s_{p43_n} の画素電極 403 との間に第 2 の自己補償容量 C_{42_n} を形成するだけなので、構造を簡単にでき開口率の低下を抑える効果もある。

[0073] [第 5 実施形態]

第 5 の実施形態は、1 画素を 3 つのサブ画素に分割した液晶装置の他の実施形態である。第 5 の実施形態は、図 20 〜 図 21 を用いて説明する。図 20 は、本実施形態における 1 画素を 3 つのサブ画素に分割した液晶装置の等価回路の一例である。図 21 は、図 20 の等価回路を簡略化して表現した図である。符号 501 ~ 503 を付した画素電極は、各サブ画素 $s_{p51_n} \sim s_{p53_n}$ の各画素電極である。

[0074] 図 20 と図 21 のように、サブ画素 s_{p51_n} のスイッチング素子 T_{51_n} のゲート電極は、走査線 G_n に接続されている。スイッチング素子 T_{51_n} のソース電極は、表示信号線 S_{m_n} に接続されている。スイッチング素子 T_{51_n} のドレイン電極は、画素電極 501 を介して液晶容量

c_{l51-n} の一方と第 1 の自己補償容量 C_{51-n} の一方の端子に接続されている。液晶容量 c_{l51-n} の他方の端子は、共通電極 6 を介して接地されている。

サブ画素 s_{p53-n} のスイッチング素子 T_{53-n} のゲート電極は、走査線 G_n に接続されている。スイッチング素子 T_{53-n} のソース電極は、表示信号線 S_{m-n} に接続されている。スイッチング素子 T_{53-n} のドレイン電極は、画素電極 503 を介して液晶容量 c_{l53-n} の一方と第 1 の自己補償容量 C_{51-n} の他方の端子と第 2 の自己補償容量 C_{52-n} の一方とスイッチング素子 T_{54-n} のドレイン電極に接続されている。液晶容量 c_{l53-n} の他方の端子は、共通電極 6 を介して接地されている。スイッチング素子 T_{54-n} のソース電極は、第 3 の自己補償容量 C_{53-n} の一方の端子に接続されている。第 3 の自己補償容量 C_{53-n} の他方の端子は、コモン配線 $C_{s-(n+1)}$ (補助容量電極) に接続されている。スイッチング素子 T_{54-n} のゲート電極は、走査線 $G_{-(n+1)}$ に接続されている。

サブ画素 s_{p52-n} のスイッチング素子 T_{52-n} のゲート電極は、走査線 G_n に接続されている。スイッチング素子 T_{52-n} のソース電極は、表示信号線 S_{m-n} に接続されている。スイッチング素子 T_{52-n} のドレイン電極は、画素電極 502 を介して液晶容量 c_{l52-n} の一方と第 2 の自己補償容量 C_{52-n} の他方の端子に接続されている。液晶容量 c_{l52-n} の他方の端子は、共通電極 6 を介して接地されている。また、画素電極の電位が変動する機構は、スイッチング素子 T_{54-n} (第 1 のスイッチング素子) と第 3 の自己補償容量 C_{53-n} (第 1 の容量)、第 2 の自己補償容量 C_{52-n} (第 2 の容量) および第 1 の自己補償容量 C_{51-n} (第 2 の容量) で構成されている。なお、スイッチング素子 T_{54-n} のゲート電極に接続される走査線は、走査線 $G_{-(n+1)}$ でなくともよく、画素 p_n より後段の走査線、例えば $G_{-(n+2)}$ や $G_{-(n+3)}$ などでもよい。

[0075] 次に、L フレーム時の n 画素選択時の動作を、図20と図19を用いて説明する。制御部21は、表示信号線 S_{m_n} の信号を V_s に制御する (図19、時刻 t_{0a})。次に、制御部21は、走査線 G_n の信号を時刻 $t_{0a} \sim t_{1a}$ の期間 (1画素分の書き換え期間)、Hレベル (V_{high}) に制御することで、スイッチング素子 $T_{51_n} \sim T_{53_n}$ をオン状態にし、各サブ画素 $sp_{51_n} \sim sp_{53_n}$ に電位 V_s を書き込む。また、時刻 $t_{0a} \sim t_{1a}$ の期間、制御部21は、走査線 $G_-(n+1)$ をLレベルに制御することで、スイッチング素子 T_{54_n} をオフ状態にする。

[0076] 次に、 $t_{1a} \sim t_{2a}$ の期間について、すなわち、L フレーム時の $n+1$ 画素選択時の動作を説明する。

制御部21は、走査線 G_n をLレベルに制御することで、スイッチング素子 $T_{51_n} \sim T_{53_n}$ をオフ状態にする。また制御部21は、走査線 $G_-(n+1)$ をHレベルに制御することで、スイッチング素子 T_{54_n} をオン状態にする。サブ画素 sp_{53_n} の液晶容量 c_{l53_n} に接続されているスイッチング素子 T_{54_n} がオン状態のため、液晶容量 c_{l53_n} に保持されている電荷が、スイッチング素子 T_{54_n} のソース電極に接続されている第3の自己補償容量 C_{53_n} に移動する。この結果、液晶容量 c_{l53_n} の電位は、第3の自己補償容量 C_{53_n} に基づき $\Delta V_{px}(1)$ だけ下がり、 V_s から $V_s - \Delta V_{px}(1)$ に変化する。

[0077] 液晶容量 c_{l51_n} を構成する画素電極501と液晶容量 c_{l53_n} を構成する画素電極503は、第1の自己補償容量 C_{51_n} によって容量結合された状態となっている。また、液晶容量 c_{l52_n} を構成する画素電極502と液晶容量 c_{l53_n} を構成する画素電極503は、第2の自己補償容量 C_{52_n} によって容量結合された状態となっている。従ってサブ画素 sp_{53_n} の液晶容量 c_{l53_n} を構成する画素電極503の電位が下がった結果、その電位変動は液晶容量 c_{l51_n} を構成する画素電極501と液晶容量 c_{l52_n} を構成する画素電極502とも起きる。このため、液晶容量 c_{l52_n} の電位は、 $\Delta V_{px}(2)$ だけ下がり、 V

s から $V_s - \Delta v_{p\chi}(2)$ に変化する。さらに、液晶容量 c_{l51-n} の電位は、 $\Delta v_{p\chi}(3)$ だけ下がり、 V_s から $V_s - \Delta V_{yx}(3)$ に変化する。 $\Delta v_{p\chi}(3)$ と $\Delta v_{p\chi}(2)$ と $\Delta v_{p\chi}(1)$ の関係は、液晶容量 c_{l51-n} 、液晶容量 c_{l52-n} 、液晶容量 c_{l53-n} 、第1の自己補償容量 C_{51-n} 、第2の自己補償容量 C_{52-n} および第3の自己補償容量 C_{53-n} のバランスによって定まる。なお、例えば、 $\Delta v_{p\chi}(1)$ の電位の方が $\Delta v_{p\chi}(2)$ の電位より大きい関係になり且つ $\Delta v_{p\chi}(2)$ の電位の方が $\Delta v_{p\chi}(3)$ の電位より大きい関係になるように、各容量を設定する。

[0078] この結果、図19と図20のように、時刻 t_{2a} 以降、各サブ画素の液晶容量の電位の大きさは、以下になる。サブ画素 s_{p51-n} の液晶容量 c_{l51-n} を構成する画素電極501の電位がサブ画素 s_{p52-n} の液晶容量 c_{l52-n} を構成する画素電極502の電位より大きい。サブ画素 s_{p52-n} の液晶容量 c_{l52-n} を構成する画素電極502の電位がサブ画素 s_{p53-n} の液晶容量 c_{l53-n} を構成する画素電極503の電位より大きい。

このため、各サブ画素の電位差に応じて各サブ画素の各液晶容量の光透過率または光反射率が異なる。画素全体としては3つのサブ画素の階調輝度特性の合成と見なすことが出来る。よって、低階調領域はサブ画素 s_{p51-n} の特性が支配的となる。中階調領域はサブ画素 s_{p52-n} の特性が支配的となる。高階調領域はサブ画素 s_{p53-n} の特性が支配的となる。そして、各サブ画素は、セル厚変動に対して自己補償がかかるように画素電位が変動する。低階調領域はサブ画素 s_{p51-n} 、中階調領域はサブ画素 s_{p52-n} 、高階調領域はサブ画素 s_{p53-n} の補償機能が動作することで、第1実施形態および第2実施形態よりも広い階調範囲で補償が有効となる。

[0079] また、図21において、各サブ画素 $s_{p51-n} \sim s_{p53-n}$ の画素電極501～503の面積は、例えば、全て同じでもよい。あるいは、第4実

施形態と同様に、画素電極 503 の面積を他の画素電極 501 ~ 502 より大きくするようにしてもよい。

[0080] 以上のように、制御部 21 は、各サブ画素の各液晶容量 $c_{l51-n} \sim c_{l53-n}$ に電位を書き込む。その後、第 3 の自己補償容量 C_{53-n} に接続されたスイッチング素子 T_{54-n} を制御することで、液晶容量 c_{l53-n} の電位を変動させ、さらに、液晶容量 c_{l51-n} と液晶容量 c_{52-n} の間に接続された第 1 の自己補償容量 C_{51-n} を用いて電位を変動させ、液晶容量 c_{l53-n} と液晶容量 c_{51-n} の間に接続された第 2 の自己補償容量 C_{52-n} を用いて電位を変動させ、液晶のセル厚による輝度ムラを減少させつつ、1画素を 3 つのサブ画素に分割して階調表現を行う。このため、サブ画素 sp_{51-n} の液晶容量 c_{l51-n} とサブ画素 sp_{52-n} の液晶容量 c_{l52-n} との間の第 1 の自己補償容量 C_{51-n} は、単純な容量結合のため制御用のスイッチング素子等を形成する必要がない。また、サブ画素 sp_{53-n} の液晶容量 c_{l53-n} とサブ画素 sp_{51-n} の液晶容量 c_{l51-n} との間の第 2 の自己補償容量 C_{52-n} は、単純な容量結合のため制御用のスイッチング素子等を形成する必要がないので、構造を簡単にできるので開口率が低下しない効果がある。

[0081] また、本実施形態では、第 2 実施形態と同様に、全てのサブ画素 $sp_{51-n} \sim sp_{53-n}$ の液晶容量 $c_{l51-n} \sim c_{l53-n}$ が、各スイッチング素子 $T_{51-n} \sim T_{53-n}$ を介して表示信号線 S_{m-n} に接続する構成としている。各液晶容量 $c_{l51-n} \sim c_{l53-n}$ がフローティングされていないため焼き付きが発生しない効果がある。

[0082] [第 6 実施形態]

第 6 の実施形態は、1画素を 4 つのサブ画素に分割した液晶装置である。第 6 の実施形態は、図 22 ~ 図 24 を用いて説明する。図 23 は、本実施形態における 1画素を 4 つのサブ画素に分割した液晶装置の等価回路の一例である。図 24 は、図 23 の等価回路を簡略化して表現した図である。図 23 において、符号 601 ~ 604 を付した画素電極は、各サブ画素 sp_{61-n}

$n \sim s p 6 4 - n$ の各画素電極である。

[0083] 図 23 と図 24 のように、サブ画素 $s p 6 1 - n$ のスイッチング素子 $T 6 1 - n$ のゲート電極は、走査線 $G - n$ に接続されている。スイッチング素子 $T 6 1 - n$ のソース電極は、表示信号線 $S m - n$ に接続されている。スイッチング素子 $T 6 1 - n$ のドレイン電極は、画素電極 601 を介して液晶容量 $c l 6 1 - n$ の一方と第 1 の自己補償容量 $C 6 1 - n$ の一方の端子に接続されている。液晶容量 $c l 6 1 - n$ の他方の端子は、共通電極 6 を介して接地されている。

サブ画素 $s p 6 2 - n$ のスイッチング素子 $T 6 2 - n$ のゲート電極は、走査線 $G - n$ に接続されている。スイッチング素子 $T 6 2 - n$ のソース電極は、表示信号線 $S m - n$ に接続されている。スイッチング素子 $T 6 2 - n$ のドレイン電極は、画素電極 602 を介して液晶容量 $c l 6 2 - n$ の一方と第 1 の自己補償容量 $C 6 1 - n$ の他方の端子と第 2 の自己補償容量 $C 6 2 - n$ の他方の端子に接続されている。液晶容量 $c l 6 2 - n$ の他方の端子は、共通電極 6 を介して接地されている。

サブ画素 $s p 6 3 - n$ のスイッチング素子 $T 6 3 - n$ のゲート電極は、走査線 $G - n$ に接続されている。スイッチング素子 $T 6 3 - n$ のソース電極は、表示信号線 $S m - n$ に接続されている。スイッチング素子 $T 6 3 - n$ のドレイン電極は、画素電極 603 を介して液晶容量 $c l 6 3 - n$ の一方と第 2 の自己補償容量 $C 6 2 - n$ の他方の端子と第 3 の自己補償容量 $C 6 3 - n$ の一方の端子に接続されている。液晶容量 $c l 6 3 - n$ の他方の端子は、共通電極 6 を介して接地されている。

サブ画素 $s p 6 4 - n$ のスイッチング素子 $T 6 4 - n$ のゲート電極は、走査線 $G - n$ に接続されている。スイッチング素子 $T 6 4 - n$ のソース電極は、表示信号線 $S m - n$ に接続されている。スイッチング素子 $T 6 4 - n$ のドレイン電極は、画素電極 604 を介して液晶容量 $c l 6 4 - n$ の一方と第 3 の自己補償容量 $C 6 3 - n$ の他方の端子とスイッチング素子 $T 6 5 - n$ のドレイン電極に接続されている。液晶容量 $c l 6 4 - n$ の他方の端子は、共通

電極 6 を介して接地されている。

スイッチング素子 T_{65-n} のソース電極は、第 4 の自己補償容量 C_{64-n} の一方の端子に接続されている。第 4 の自己補償容量 C_{64-n} の他方の端子は、コモン配線 $C_{s-(n+1)}$ (補助容量電極) に接続されている。スイッチング素子 T_{65-n} のゲート電極は、走査線 $G_{-(n+1)}$ に接続されている。また、画素電極の電位が変動する機構は、スイッチング素子 T_{65-n} (第 1 のスイッチング素子) と第 4 の自己補償容量 C_{64-n} (第 1 の容量)、第 3 の自己補償容量 C_{63-n} (第 2 の容量)、第 2 の自己補償容量 C_{62-n} (第 2 の容量) および第 1 の自己補償容量 C_{61-n} (第 2 の容量) で構成されている。なお、スイッチング素子 T_{65-n} のゲート電極に接続される走査線は、走査線 $G_{-(n+1)}$ でなくともよく、画素 P_n より後段の走査線、例えば $G_{-(n+2)}$ や $G_{-(n+3)}$ などでもよい。

[0084] 次に、L フレーム時の n 画素選択時の動作を、図 22 と図 24 を用いて説明する。図 24 は、本実施形態における 4 つのサブ画素を備える液晶装置のタイミングチャートである。

制御部 21 は、表示信号線 S_{m-n} の信号を V_s に制御する (図 24、時刻 t_{0a})。

次に、制御部 21 は、走査線 G_n の信号を時刻 $t_{0a} \sim t_{1a}$ の期間 (1 画素分の書き換え期間)、H レベル (V_{high}) に制御することで、スイッチング素子 $T_{61-n} \sim T_{64-n}$ をオン状態にし、各サブ画素 $sp_{61-n} \sim sp_{64-n}$ に電位 V_s を書き込む。また、時刻 $t_{0a} \sim t_{1a}$ の期間、制御部 21 は、走査線 $G_{-(n+1)}$ を L レベルに制御することで、スイッチング素子 T_{65-n} をオフ状態にする。

[0085] 次に、 $t_{1a} \sim t_{2a}$ の期間について、すなわち、L フレーム時の $n+1$ 画素選択時の動作を説明する。

制御部 21 は、走査線 G_n を L レベルに制御することで、スイッチング素子 $T_{61-n} \sim T_{64-n}$ をオフ状態にする。走査線 $G_{-(n+1)}$ を H

レベルに制御することで、スイッチング素子 T_{65-n} をオン状態にする。サブ画素 s_{p64-n} の液晶容量 c_{l64-n} に接続されているスイッチング素子 T_{65-n} がオン状態のため、液晶容量 c_{l64-n} に保持されている電荷が、スイッチング素子 T_{65-n} のソース電極に接続されている第4の自己補償容量 C_{64-n} に移動する。この結果、液晶容量 c_{l64-n} の電位は、第4の自己補償容量 C_{64-n} に基づき $\Delta V_{px}(1)$ だけ下がり、 V_s から $V_s - \Delta V_{px}(1)$ に変化する。

[0086] 液晶容量 c_{l61-n} を構成する画素電極 601 と液晶容量 c_{l62-n} を構成する画素電極 602 は、第1の自己補償容量 C_{61-n} によって容量結合された状態となっている。また、液晶容量 c_{l62-n} を構成する画素電極 602 と液晶容量 c_{l63-n} を構成する画素電極 603 は、第2の自己補償容量 C_{62-n} によって容量結合された状態となっている。さらに、液晶容量 c_{l63-n} を構成する画素電極 603 と液晶容量 c_{l64-n} を構成する画素電極 604 は、第3の自己補償容量 C_{63-n} によって容量結合された状態となっている。従ってサブ画素 s_{p64-n} の液晶容量 c_{l64-n} を構成する画素電極 604 の電位が下がった結果、その電位変動は液晶容量 c_{l63-n} を構成する画素電極 603 にも起きる。このため、液晶容量 c_{l63-n} の電位は、 $\Delta V_{px}(2)$ だけ下がり、 V_s から $V_s - \Delta V_{px}(2)$ に変化する。さらに、サブ画素 s_{p63-n} の液晶容量 c_{l63-n} を構成する画素電極 603 の電位が下がった結果、その電位変動は液晶容量 c_{l62-n} を構成する画素電極 602 にも起きる。このため、液晶容量 c_{l62-n} の電位は、 $\Delta V_{px}(3)$ だけ下がり、 V_s から $V_s - \Delta V_{px}(3)$ に変化する。さらに、サブ画素 s_{p62-n} の液晶容量 c_{l62-n} を構成する画素電極 602 の電位が下がった結果、その電位変動は液晶容量 c_{l61-n} を構成する画素電極 601 にも起きる。このため、液晶容量 c_{l61-n} の電位は、 $\Delta V_{px}(4)$ だけ下がり、 V_s から $V_s - \Delta V_{px}(4)$ に変化する。

$\Delta V_{px}(4)$ と $\Delta V_{px}(3)$ と $\Delta V_{px}(2)$ と $\Delta V_{px}(1)$ の関

係は、液晶容量 c_{l61_n} 、液晶容量 c_{l62_n} 、液晶容量 c_{l63_n} 、液晶容量 c_{l64_n} 、第1の自己補償容量 C_{61_n} 、第2の自己補償容量 C_{62_n} 、第3の自己補償容量 C_{63_n} および第4の自己補償容量 C_{64_n} のバランスによって定まる。なお、例えば、 $\Delta v_{p\chi(1)}$ の電位の方が $\Delta v_{p\chi(2)}$ の電位より大きい関係になり且つ $\Delta v_{p\chi(3)}$ の電位の方が $\Delta v_{p\chi(2)}$ の電位より大きい関係になり且つ $\Delta v_{p\chi(4)}$ の電位の方が $\Delta v_{p\chi(3)}$ の電位より大きい関係になるように、各容量を設定する。

[0087] この結果、図22と図24のように、時刻 t_{2a} 以降、各サブ画素の液晶容量の電位の大きさは、以下になる。サブ画素 sp_{61_n} の液晶容量 c_{l61_n} を構成する画素電極601の電位がサブ画素 sp_{62_n} の液晶容量 c_{l62_n} を構成する画素電極602の電位より大きい。サブ画素 sp_{62_n} の液晶容量 c_{l62_n} を構成する画素電極602の電位がサブ画素 sp_{63_n} の液晶容量 c_{l63_n} を構成する画素電極603の電位より大きい。サブ画素 sp_{63_n} の液晶容量 c_{l63_n} を構成する画素電極603の電位がサブ画素 sp_{64_n} の液晶容量 c_{l64_n} を構成する画素電極604の電位より大きい。

[0088] この結果、各サブ画素の電位差に応じて各サブ画素の各液晶容量の光透過率または光反射率が異なる。画素全体としては4つのサブ画素の階調輝度特性の合成と見なすことが出来る。したがって、第1階調領域はサブ画素 sp_{61_n} の特性が支配的となる。第2階調領域はサブ画素 sp_{62_n} の特性が支配的となる。第3階調領域はサブ画素 sp_{63_n} の特性が支配的となる。第4階調領域はサブ画素 sp_{64_n} の特性が支配的となる。そして、各サブ画素は、セル厚変動に対して自己補償がかかるように画素電位が変動する。第1階調領域はサブ画素 sp_{61_n} 、第2階調領域はサブ画素 sp_{62_n} 、第3階調領域はサブ画素 sp_{63_n} が、第4階調領域はサブ画素 sp_{64_n} の補償機能が動作することで、第1実施形態〜第5実施形態よりも広い階調範囲で補償が有効となる。

[0089] また、図 22 において、各サブ画素 $s p 6 1_n \sim s p 6 4_n$ の画素電極 601 ~ 604 の面積は、例えば、全て同じでもよく、あるいは、画素電極 604 の面積を他の画素電極 601 ~ 603 より大きくするようにしてもよい。

[0090] 以上のように、制御部 21 は、各サブ画素の各液晶容量 $c l 6 1_n \sim c l 6 4_n$ に電位を書き込む。その後、第 4 の自己補償容量 $C 6 4_n$ に接続されたスイッチング素子 $T 6 5_n$ を制御することで、液晶容量 $c l 6 4_n$ の電位を変動させ、さらに、液晶容量 $c l 6 4_n$ と液晶容量 $c l 6 3_n$ の間に接続された第 3 の自己補償容量 $C 6 3_n$ を用いて電位を変動させ、液晶容量 $c l 6 3_n$ と液晶容量 $c l 6 2_n$ の間に接続された第 2 の自己補償容量 $C 6 2_n$ を用いて電位を変動させ、さらに、液晶容量 $c l 6 2_n$ と液晶容量 $c l 6 1_n$ の間に接続された第 1 の自己補償容量 $C 6 1_n$ を用いて電位を変動させ、液晶のセル厚による輝度ムラを減少させつつ、1 画素を 4 つのサブ画素に分割して 4 階調表現を行う。このため、サブ画素 $s p 6 1_n$ の液晶容量 $c l 6 1_n$ とサブ画素 $s p 6 2_n$ の液晶容量 $c l 6 2_n$ との間の第 1 の自己補償容量 $C 6 1_n$ は、単純な容量結合のため制御用のスイッチング素子等を形成する必要がない。サブ画素 $s p 6 2_n$ の液晶容量 $c l 6 2_n$ とサブ画素 $s p 6 3_n$ の液晶容量 $c l 6 3_n$ との間の第 2 の自己補償容量 $C 6 2_n$ は、単純な容量結合のため制御用のスイッチング素子等を形成する必要がない。サブ画素 $s p 6 3_n$ の液晶容量 $c l 6 3_n$ とサブ画素 $s p 6 4_n$ の液晶容量 $c l 6 4_n$ との間の第 3 の自己補償容量 $C 6 3_n$ は、単純な容量結合のため制御用のスイッチング素子等を形成する必要がない。よって、構造を簡単にできるので開口率が低下しない効果がある。

[0091] また、本実施形態では、全てのサブ画素 $s p 6 1_n \sim s p 6 4_n$ の液晶容量 $c l 6 1_n \sim c l 6 4_n$ が、各スイッチング素子 $T 6 1_n \sim T 6 4_n$ を介して表示信号線 $S m_n$ に接続する構成としている。各液晶容量 $c l 6 1_n \sim c l 6 4_n$ がフローティングされていないため焼き付き

が発生しない効果がある。

[0092] なお、本実施形態で説明した各画素が、RGBそれぞれの画素に対応する場合、当該画素の容量は、RGB毎に容量が異なるようにしてもよい。

[0093] なお、実施形態の図2の制御部21の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより各部の処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。

また、「コンピュータシステム」は、WWWシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。

また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに

「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。

産業上の利用可能性

[0094] セル厚ムラによる輝度ムラを補正する液層装置を提供することができる。

符号の説明

[0095] 1・・・バックライト、2・・・第1偏光板、3・・・第1ガラス基板、4・・・TFT（薄膜トランジスタ）アレイ、5・・・液晶（液晶層）、6・・・共通電極（対向電極）、7・・・カラーフィルタ、8・・・第2ガラス

基板、9・・・第2偏光板、 $11_1 \sim 11_m$ 、 S_{m-n} ・・・表示信号線、 $12_1 \sim 12_n$ 、 G_n 、 $G_-(n+1)$ 、 G_na ・・・走査線、21・・・制御部、22・・・画素部、 $T1_n$ 、 $T21_n \sim T24_n$ 、 $T31_n \sim T33_n$ 、 $T41_n \sim T44_n$ 、 $T51_n \sim T54_n$ 、 $T61_n \sim T64_n$ ・・・スイッチング素子、 $cl1_n$ 、 $cl21_n \sim cl22_n$ 、 $cl31_n \sim cl32_n$ 、 $cl41_n \sim cl43_n$ 、 $cl51_n \sim cl53_n$ 、 $cl61_n \sim cl64_n$ ・・・液晶容量、 $C1_n$ 、 $C21_n \sim C22_n$ 、 $C31_n \sim C32_n$ 、 $C41_n \sim C44_n$ 、 $C51_n \sim C54_n$ 、 $C61_n \sim C64_n$ ・・・自己補償容量、 $Cs_n \sim Cs_-(n+1)$ ・・・コモン配線（補助容量電極）、101、201～202、301～302、401～403、501～503、601～604・・・画素電極 p_n 、 $p(1, 1) \sim p(n, m)$ ・・・画素、 $sp(1, 1, 1) \sim sp(2, 3, 4)$ ・・・サブ画素

請求の範囲

- [請求項1] 非線形素子および画素電極を有する第1の画素が形成された第1の基板と、
前記第1の基板と対向する第2の基板と、
前記第1の基板と第2の基板の間の液晶層とを有し、
前記液晶層の厚さに基づき、前記画素電極の電位を変動させる機構を前記第1の基板に備える液晶装置。
- [請求項2] 前記機構は、前記液晶層の厚さが減少したときは前記画素電極の電位を昇圧し、前記液晶層の厚さが増加したときは前記画素電極の電位を降圧する請求項1に記載の液晶装置。
- [請求項3] 前記液晶装置は、ノーマリーブラックモードの液晶装置であつて、
表示信号を供給する表示信号線と、
共通電極と、
をさらに備え、
前記第1の画素は、液晶容量を有し、
前記画素電極の電位を変動させる前記機構は、前記液晶容量に前記表示信号線から電位を印加して書き込んだ後の、前記液晶容量に接続されている前記画素電極と前記共通電極との第1の電位差を、前記表示信号線と前記共通電極との第2の電位差より小さくし、前記第1の電位差に対する前記第2の電位差の差分の変動の極性が前記液晶容量の液晶層の厚みの変動の極性と逆であるように変動させる請求項1に記載の液晶装置。
- [請求項4] 前記第1の画素は、複数のサブ画素を備え、前記複数のサブ画素のうち少なくとも一つのサブ画素が、
第1のゲート、ソース及びドレイン電極を有する第1のスイッチング素子と、
第2のゲート、ソース及びドレイン電極を有する第2のスイッチング素子と、

第 1 の走査線と第 2 の走査線と、

第 1 の容量と、

を備え、


前記液晶容量の一方は、前記第 2 のドレイン電極と前記第 1 のドレイン電極に接続され、前記液晶容量の他方は前記共通電極に接続され、前記第 2 のソース電極は前記表示信号線に接続され、前記第 2 のゲート電極は、前記第 1 の走査線に接続され、前記第 1 のソース電極は前記第 1 の容量の一端に接続され、前記第 1 の容量の他端は補助容量電極に接続され、前記第 1 のゲート電極は前記第 2 の走査線に接続され、

前記画素電極の電位を変動させる前記機構は、前記第 1 の走査線を選択した後、前記第 2 の走査線を選択することで前記画素電極の電位を変動させる請求項 1 に記載の液晶装置。


[請求項 5] 前記複数のサブ画素はそれぞれ、少なくとも一つの他のサブ画素と容量結合となっている請求項 4 に記載の液晶装置。


[請求項 6] 第 2 及び第 3 の画素をさらに有し、
第 2 の画素は、第 2 の容量を有し、
第 3 の画素は、第 3 の容量を有し、
第 1、第 2、及び第 3 の画素は RGB それぞれの画素に対応し、
前記第 1、第 2 および第 3 の容量は、それぞれ容量が異なる請求項 4 に記載の液晶装置。

[図1]




[図2]







[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]




[図12]




[図13]




[図14]




[図15]




[図16]




[図17]




[図18]




[図19]







The diagram illustrates a pixel array structure with three subpixels: sub pixel A (501), sub pixel B (502), and sub pixel C (503). The circuit is organized into three horizontal rows, each corresponding to a subpixel. A vertical line labeled S_{m-n} runs through the top row. The top row (sub pixel A) includes transistor T_{51-n} and capacitor C_{51-n} . The middle row (sub pixel C) includes transistor T_{53-n} , transistor T_{54-n} , and capacitor C_{54-n} . The bottom row (sub pixel B) includes transistor T_{52-n} and capacitor C_{52-n} . The circuit is connected to horizontal lines labeled $G-n$, $G-(n+1)$, and $G-n$ (repeated). A common source line $Cs-(n+1)$ is connected to the bottom of the middle row. The subpixels are connected to the $G-n$ and $G-(n+1)$ lines.

[図22]







[図24]




[図25]




[図26]



[図27]



[図28]



INTERNATIONAL SEARCH REPORT

International application No.

PCT / JP2 011 / 063678

A. CLASSIFICATION OF SUBJECT MATTER

G02F1 / 133 (2006.01) i, G02F1 / 1368 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G02F1 / 133, G02F1 / 1368

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo	Shinan	Koho	1922-1	996	Jitsuyo	Shinan	Toroku	Koho	1996-2011
Kokai	Jitsuyo	Shinan	Koho	1971-2011	Toroku	Jitsuyo	Shinan	Koho	1994-2011

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	J P 2007 - 65076 A (Sony Corp.), 15 March 2007 (15.03.2007), entire text; all drawings (Family: none)	1-6
A	J P 2006 - 227453 A (Seiko Instruments Inc.), 31 August 2006 (31.08.2006), entire text; all drawings (Family: none)	1-6

☐ Further documents are listed in the continuation of Box C.☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"I" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search

03 August, 2011 (03.08.11)

Date of mailing of the international search report

16 August, 2011 (16.08.11)

Name and mailing address of the ISA/

Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A . 発明の属する分野の分類 (国際特許分類 (I P C))
 Int.Cl. G02F1/133 (2006. 01) i , G02F1/1368 (2006. 01) i

B . 調査を行った分野

調査を行った最小限資料 (国際特許分類 (I P C))
 Int.Cl. G02F1/133, G02F1/1368

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 — 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 — 2 0 1 1 年
日本国実用新案登録公報	1 9 9 6 — 2 0 1 1 年
日本国登録実用新案公報	1 9 9 4 — 2 0 1 1 年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C . 関連すると認められる文献

引用文献の カテゴリー	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	J P 2 0 0 7 - 6 5 0 7 6 A (ソニー株式会社) 2 0 0 7 . 0 3 . 1 5 , 全文 , 全図 (ファミリーなし)	1 - 6
A	J P 2 0 0 6 - 2 2 7 4 5 3 A (セイコーインスツル株式会社) 2 0 0 6 . 0 8 . 3 1 , 全文 , 全図 (ファミリーなし)	1 - 6

 c 欄の続きにも文献が列挙されている。

 パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

IA 「特に関連のある文献ではなく、一般的技術水準を示すもの」
 IE 「国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの」
 I 「優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)」
 IΘ 「口頭による開示、使用、展示等に言及する文献」
 P 「国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
 r x 「特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの」
 IY 「特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの」
 I& 「同一パテントファミリー文献」

国際調査を完了した日

0 3 . 0 8 . 2 0 1 1

国際調査報告の発送日

1 6 . 0 8 . 2 0 1 1

国際調査機関の名称及びあて先
 日本国特許庁 (I S A / J P)
 郵便番号 1 0 0 — 8 9 1 5
 東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

藤田 都志行

電話番号 0 3 — 3 5 8 1 — 1 1 0 1 内線 3 2 5 5

2 L

3 0 1 4