

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-9869

(P2008-9869A)

(43) 公開日 平成20年1月17日(2008.1.17)

(51) Int. Cl.	F I	テーマコード (参考)
<b>G05B 19/042 (2006.01)</b>	G05B 19/042	5B176
<b>G06F 9/44 (2006.01)</b>	G06F 9/06 620A	5H220

審査請求 未請求 請求項の数 11 O L (全 33 頁)

(21) 出願番号	特願2006-181650 (P2006-181650)	(71) 出願人	000004260 株式会社デンソー
(22) 出願日	平成18年6月30日 (2006.6.30)	(74) 代理人	100082500 弁理士 足立 勉
		(72) 発明者	植松 義貴 愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内
		(72) 発明者	荻野 哲也 愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内
		Fターム(参考)	5B176 DD02 5H220 AA01 AA04 BB12 CC07 CX02 JJ12 JJ47 KK01


(54) 【発明の名称】 プログラムコード生成装置

(57) 【要約】

【課題】 電子制御装置での制御プログラムの実行時間や処理負荷が低減できる制御プログラムのプログラムコードを、制御仕様を表す制御モデルから容易に生成できるプログラムコード生成装置を提供する。

【解決手段】 入力された制御モデルから、所定の処理と、特定条件が成立するか否かを判定する判定処理とを行い、判定処理により特定条件が成立するか或いは特定条件が成立しないと判定されると、所定の処理の演算結果を訂正するための追加処理を行うように設定された演算モデル部を検出すると (S110, S120: YES)、判定処理で判定される特定条件の成立頻度を取得し (S140)、その取得した成立頻度に基づき (S150)、追加処理の実行頻度が低くなるような前記演算モデル部に対応するプログラムコードを生成する (S160 或いは S170)。

【選択図】 図4



**【特許請求の範囲】****【請求項 1】**

所定の制御対象の制御仕様を表す制御モデルであって、制御のための演算処理を表す演算モデル部を少なくとも有する制御モデルを取得するための制御モデル取得手段と、

前記制御モデル取得手段により取得された制御モデル（以下、取得制御モデルと言う）に対応する制御プログラムのプログラムコードを、予め定められたルールに基づいて生成する生成手段と、

を備えたプログラムコード生成装置において、

前記生成手段は、

前記演算モデル部のうち、その処理内容が、コンピュータに、第 1 の処理と、特定の条件が成立するか否かを判定する判定処理とを実行させると共に、その判定処理により前記特定条件が成立したと判定されたなら、前記第 1 の処理を無効化して第 2 の処理を実行させる第 1 プログラムと、コンピュータに、前記第 2 の処理と、前記判定処理とを実行させると共に、その判定処理により前記特定条件が成立しないと判定されたなら、その第 2 の処理を無効化して前記第 1 の処理を実行させる第 2 プログラムとの何れでも表すことのできる演算モデル部（以下、条件判定演算モデル部と言う）を、前記取得制御モデルから検索するモデル解析手段と、

前記モデル解析手段により検索された条件判定演算モデル部について前記特定条件の成立頻度を取得するための成立頻度取得手段と、

前記成立頻度取得手段により取得される前記特定条件の成立頻度が既定値より高いか否かを判定する成立頻度判定手段とを備え、さらに、

前記成立頻度判定手段の判定結果に基づき、前記第 1 プログラムのプログラムコード（以下、第 1 プログラムコードと言う）と前記第 2 プログラムのプログラムコード（以下、第 2 プログラムコードと言う）との何れかを、前記条件判定演算モデル部のプログラムコードとして生成するようになっていることを特徴とするプログラムコード生成装置。

**【請求項 2】**

請求項 1 に記載のプログラムコード生成装置において、

前記生成手段は、

前記成立頻度判定手段により前記特定条件の成立頻度が規定値以下と判定されたならば、前記条件判定演算モデル部のプログラムコードとして、前記第 1 プログラムコードを生成し、前記成立頻度判定手段により前記特定条件の成立頻度が規定値より高いと判定されたならば、前記条件判定演算モデル部のプログラムコードとして、前記第 2 プログラムコードを生成するようになっていることを特徴とするプログラムコード生成装置。

**【請求項 3】**

請求項 2 に記載のプログラムコード生成装置において、

前記制御モデルに含まれる可能性のある前記条件判定演算モデル部のそれぞれについて、前記第 1 プログラムコードと前記第 2 プログラムコードとを記憶するコード記憶手段を備え、

前記生成手段は、前記成立頻度判定手段により前記特定条件の成立頻度が既定値以下と判定されたならば、前記コード記憶手段から、前記モデル解析手段により検索された前記条件判定演算モデル部に対応する前記第 1 プログラムコードを読み出し、前記成立頻度判定手段により成立頻度が既定値よりも高いと判定されたならば、前記コード記憶手段から、前記モデル解析手段により検索された前記条件判定演算モデル部に対応する前記第 2 プログラムコードを読み出すようになっていることを特徴とするプログラムコード生成装置。

**【請求項 4】**

請求項 2 又は請求項 3 に記載のプログラムコード生成装置において、

前記制御モデルに含まれる可能性のある前記条件判定演算モデル部のそれぞれについて、その条件判定演算モデル部を表すテンプレートとして、前記第 1 プログラムコードに対応する第 1 モデルと前記第 2 プログラムコードに対応する第 2 モデルとを記憶するモデル

記憶手段を備え、

前記生成手段は、前記成立頻度判定手段により前記特定条件の成立頻度が既定値以下と判定されたならば、前記モデル記憶手段から、前記モデル解析手段により検索された前記条件判定演算モデル部に対応する前記第1モデルを読み出して、該読み出した第1モデルに対応するプログラムコードを生成し、前記成立頻度判定手段により前記特定条件の成立頻度が既定値よりも高いと判定されたならば、前記モデル記憶手段から、前記モデル解析手段により検索された前記条件判定演算モデル部に対応する前記第2モデルを読み出して、該読み出した第2モデルに対応するプログラムコードを生成するようになっていることを特徴とするプログラムコード生成装置。

【請求項5】

10

請求項1ないし請求項4の何れか1項に記載のプログラムコード生成装置において、  
情報を表示する表示手段と、

前記成立頻度判定手段により前記特定条件の成立頻度が既定値以下と判定されたならば、前記第1プログラムコードに対応する条件判定演算モデル部の画像を前記表示手段に表示させ、前記成立頻度判定手段により前記特定条件の成立頻度が既定値よりも高いと判定されたならば、前記第2プログラムコードに対応する条件判定演算モデル部の画像を前記表示手段に表示させる画像表示制御手段と、

を備えていることを特徴とするプログラムコード生成装置。

【請求項6】

20

請求項1ないし請求項5の何れか1項に記載のプログラムコード生成装置において、  
情報を入力するための入力手段を備え、

前記成立頻度取得手段は、前記入力手段を介して入力される使用者からの情報に基づき、前記条件判定演算モデル部における前記判定処理で判定される前記特定条件の成立頻度を取得することを特徴とするプログラムコード生成装置。

【請求項7】

請求項1ないし請求項6の何れか1項に記載のプログラムコード生成装置において、  
前記取得制御モデルに対応する制御プログラムを実行して、前記モデル解析手段により検索された前記条件判定演算モデル部における前記判定処理で判定される前記特定条件が成立するか否かを検出する検出手段を備え、

前記成立頻度取得手段は、前記モデル解析手段により検索された前記条件判定演算モデル部における前記判定処理で判定される前記特定条件の成立頻度を、前記検出手段の検出結果に基づき取得することを特徴とするプログラムコード生成装置。

30

【請求項8】

請求項1ないし請求項7の何れか1項に記載のプログラムコード生成装置において、  
前記条件判定演算モデル部は少なくとも1つ以上あり、

前記条件判定演算モデル部における前記判定処理で判定される前記特定条件の成立頻度を、前記モデル解析手段により検索される条件判定演算モデル部と関連づけて記憶する成立頻度記憶手段を備え、

前記成立頻度取得手段は、前記成立頻度記憶手段に記憶された成立頻度から、前記モデル解析手段により検索された前記条件判定演算モデル部における前記判定処理で判定される前記特定条件の成立頻度を取得するようになっていることを特徴とするプログラムコード生成装置。

40

【請求項9】

所定の制御対象の制御仕様を表す制御モデルであって、制御のための演算処理を表す演算モデル部を少なくとも有する制御モデルを取得するための制御モデル取得手段と、

前記制御モデル取得手段により取得された制御モデル(以下、取得制御モデルと言う)に対応する制御プログラムのプログラムコードを、予め定められたルールに基づいて生成する生成手段と、

を備えたプログラムコード生成装置において、

前記生成手段は、

50

前記演算モデル部のうち、その処理内容が、互いに排他的な複数通りの条件のうちの何れが成立するかによって実行所要時間がそれぞれ異なる複数種類のプログラムの何れでも表すことのできる演算モデル部（以下、特定演算モデル部と言う）を前記取得制御モデルから検索するモデル解析手段と、

前記複数通りの条件のうち、最も成立頻度の高い条件を取得する条件取得手段とを備え、

前記複数種類のプログラムのうち、前記条件取得手段が取得した条件が成立した場合に実行所要時間が最も短くなるプログラムのプログラムコードを、前記特定演算モデル部のプログラムコードとして生成するようになっていることを特徴とするプログラムコード生成装置。

10

#### 【請求項 10】

請求項 9 に記載のプログラムコード生成装置において、

前記制御モデルに含まれる可能性のある前記特定演算モデル部のそれぞれについて、前記複数種類のプログラムのそれぞれのプログラムコードを記憶するコード記憶手段を備え、

前記生成手段は、前記コード記憶手段から、前記モデル解析手段により検索された前記特定演算モデル部に対応すると共に、前記条件取得手段が取得した条件が成立した場合に実行所要時間が最も短くなるプログラムのプログラムコードを読み出すようになっていることを特徴とするプログラムコード生成装置。

#### 【請求項 11】

20

請求項 9 又は請求項 10 に記載プログラムコード生成装置において、

前記制御モデルに含まれる可能性のある前記特定演算モデル部のそれぞれについて、前記複数種類のプログラムのそれぞれを表すテンプレートを記憶するテンプレート記憶手段を備え、

前記生成手段は、前記テンプレート記憶手段から、前記モデル解析手段により検索された前記特定演算モデル部に対応すると共に、前記条件取得手段が取得した条件が成立した場合に実行所要時間が最も短くなるプログラムのテンプレートを読み出し、該読み出したテンプレートが表すプログラムのプログラムコードを、前記モデル解析手段により検索された前記特定演算モデル部のプログラムコードとして生成するようになっていることを特徴とするプログラムコード生成装置。

30

#### 【発明の詳細な説明】

#### 【技術分野】

#### 【0001】

本発明は、入力された制御モデルに対応する制御プログラムのプログラムコードを生成するプログラムコード生成装置に関する。

#### 【背景技術】

#### 【0002】

従来より、使用者が、演算を行う演算ブロックを含む制御モデル等を入力すると共に、プログラムコードの生成指令を入力すると、予め設定された生成ルールに基づいて、入力された制御モデルに対応したプログラムコードを出力するプログラムコード生成装置が知られている（例えば、特許文献 1 参照）。

40

#### 【0003】

このようなプログラムコード生成装置では、例えば図 17 ( a ) に示すような制御モデルが使用者により入力される。

図 17 ( a ) の制御モデルは、車両に搭載される電子制御装置が車両の各部を制御する制御モデルの一例であり、後述するように、数値を表すブロックや、各種演算処理を行うブロック等から構成される。

#### 【0004】

まず、符号 A , B , C が付されたブロック（以下、それぞれ、ブロック A、ブロック B、ブロック C と記載する）は、変数を表すブロックである。また、変数は、本例の制御に

50

おける制御量を表すものである。尚、ブロック A , B は入力側（入力 1 及び入力 2）であり、ブロック C は出力側（出力 1）である。

【0005】

そして、ブロックの領域内に符号 D , E が記載された Constant ブロック（以下、それぞれ、ブロック D、ブロック E と記載する）は、定数を表すブロックである。

尚、以下、ブロック A が表す変数（制御量）を制御量 A と記載する。ブロック B , C についても同様とする。また、ブロック D が表す定数を定数 D と記載する。ブロック E についても同様とする。

【0006】

次に、ブロックの領域内に大小を表す符号（「>」）が記載された BLK1 ブロックは、比較演算処理を行うブロックである。具体的に、BLK1 ブロックには、数値が入力される入力ポートとして、BLK 第 1 ポートと BLK 第 2 ポートとがあり、この BLK1 ブロックでは、BLK 第 1 ポートと BLK 第 2 ポートとに入力される数値について、大小が比較される。そして、BLK 第 1 ポートの数値が BLK 第 2 ポートの数値よりも大きいという条件、つまり、「BLK 第 1 ポートの数値 > BLK 第 2 ポートの数値」という条件が成立する場合には、出力ポートの出力が「1」になり、一方、その条件が成立しない場合には、出力ポートの出力が「0」になるようになっている。

10

【0007】

ここで、図 17 (a) の例では、BLK1 ブロックに到達する矢印が 2 つ記述されており、一方は、ブロック A を始点として BLK 第 1 ポートに到達するように、また、他方は、ブロック B を始点として BLK 第 2 ポートに到達するように記述されている。これは、制御量 A が BLK 第 1 ポートに入力され、制御量 B が BLK 第 2 ポートに入力されるということを表している。

20

【0008】

つまり、この BLK1 ブロックでは、制御量 A と制御量 B との大小が比較され、「制御量 A > 制御量 B」という条件が成立する場合には、出力が「1」になり、「制御量 A > 制御量 B」という条件が成立しない場合、つまり「制御量 A 制御量 B」となる場合には、出力が「0」となるような比較演算処理が行われる。

【0009】

次に、ブロック D , E 及び BLK1 ブロックから延びる矢印の先端にある Switch ブロックは、出力を切り換える切換処理を行うブロックである。具体的に、Switch ブロックには、数値が入力される入力ポートとして、第 1 ~ 第 3 ポートとがあり、この Switch ブロックでは、第 2 ポートの入力が「0」の場合は、第 3 ポートに入力される数値が出力ポートから出力され、第 2 ポートの入力が「1」の場合は、第 1 ポートに入力される数値が出力ポートから出力されるように、出力が切り換えられる。

30

【0010】

そして、図 17 (a) の例では、ブロック D を始点とする矢印が第 1 ポートに到達するように、ブロック E を始点とする矢印が第 3 ポートに到達するように、さらに、BLK1 ブロックの出力ポートを始点とする矢印が第 2 ポートに到達するように記述されている。これは、第 1 ポートに定数 D が入力され、第 3 ポートに定数 E が入力され、第 2 ポートに BLK1 ブロックからの出力値（「0」或いは「1」）が入力されることを表している。

40

【0011】

つまり、Switch ブロックでは、BLK1 ブロックの出力（第 2 ポートの入力）が「0」の場合は、出力ポートから定数 E が出力され、BLK1 ブロックの出力（第 2 ポートの入力）が「1」の場合は、出力ポートから定数 D が出力される、という切換処理が行われる。

【0012】

そして、図 17 (a) では、Switch ブロックの出力ポートを始点とし、ブロック C に到達するように、矢印が記述されている。これは、制御量 C の数値は、Switch ブロックの出力ポートから出力される数値、つまり、定数 D 或いは定数 E の何れかである

50

ことを表すものである。

【0013】

以上のように構成された本制御モデルでは、次のような制御が実現されることとなる。つまり、「制御量Cに定数Eを代入する。ただし、制御量Aが制御量Bよりも大きい(制御量A > 制御量B)という条件が成立する場合は、制御量Cに定数Dを代入する」という制御(以下、制御1と言う)である。

【0014】

そして、従来のプログラムコード生成装置において、このような制御モデルに基づいてプログラムコードを生成する場合、図17(b)に示すようなプログラムコードが生成される。つまり、制御量Cに定数Eを代入するという意味の「C = E」、制御量A > 制御量Bの条件が成立する場合は制御量Cに定数Dを代入するという意味の「if (A > B) { C = D }」、という記述がされたプログラムコードが生成される。

10

【特許文献1】特願2003-173256号公報

【発明の開示】

【発明が解決しようとする課題】

【0015】

ところで、上述の図17(b)のようなプログラムコードが車両の電子制御装置に実装される場合において、制御量A > 制御量Bという条件(以下、条件Sと言う)が成立しない、つまり、制御量A ≦ 制御量Bとなる場合には、「制御量Cに定数Dを代入する」という部分に該当する処理(以下、処理Yと言う)はしなくてよい。

20

【0016】

一方、条件Sが成立する場合には、処理Yを実行して、制御量Cに定数Dを代入し直す必要がある。

そうすると、条件Sが成立する場合には、処理Yを実行して制御量Cに定数Dを代入し直す分、電子制御装置が実行すべき処理ステップ数が増加することとなり、プログラムの実行時間や、処理負荷が増大する。

【0017】

このため、条件Sの成立する頻度(確率)が高い場合(具体的に、50%を超える場合)には、以下の制御を実現するプログラムコードのほうが有利である。つまり、「制御量Cに定数Dを代入する。ただし、制御量A ≦ 制御量Bという条件が成立する場合は、制御量Cに定数Eを代入する。」という制御(以下、制御2と言う)である。このように変更すれば、上記の制御1と同じ制御結果が得られつつ、条件(ここでは、制御量A ≦ 制御量Bという条件)が成立することにより実行される処理(制御量Cに定数Eを代入し直す処理)の実行頻度を抑えることができるため、プログラムの実行時間や処理負荷を低減できる。

30

【0018】

そして、従来は、上述のような制御モデルにおいて、制御1及び制御2の何れを採用するかは、制御モデルを作成する設計者により決定されていた。また、設計者等は、実験やシミュレーションにより、対象とする条件(例えば条件S)の成立頻度を検証し、その成立頻度に応じて、制御モデルやプログラムコードを修正していた。一方、上述のBLK1ブロックのような比較演算処理を行うブロックは、車両の各部の制御を実現する制御モデルの中に多数存在する。

40

【0019】

このため、電子制御装置でのプログラムの実行時間や処理負荷を低減するために最適な制御プログラムを開発する場合、制御モデルやプログラムコードの作成、修正に手間がかかり、開発工数が増大してしまう、ということが問題となっていた。

【0020】

本発明は、こうした問題に鑑みなされたもので、電子制御装置に実装するための制御プログラムのプログラムコードを自動生成するプログラムコード生成装置において、電子制御装置での制御プログラムの実行時間や処理負荷が低減できる制御プログラムを、容易に

50

生成できるようにすることを目的とする。

【課題を解決するための手段】

【0021】

上記目的を達成するためになされた請求項1に記載のプログラムコード生成装置においては、制御モデル取得手段が、所定の制御対象の制御仕様を表す制御モデルを取得し、生成手段が、制御モデル取得手段により取得された制御モデル（以下、取得制御モデルと言う）に対応する制御プログラムのプログラムコードを、予め定められたルールに基づいて生成する。そして、制御モデル取得手段が取得する制御モデルは、制御のための演算処理を表す演算モデル部を少なくとも有している。

【0022】

ここで特に、請求項1のプログラムコード生成装置において、生成手段は、モデル解析手段と、成立頻度取得手段と、成立頻度判定手段とを備えている。

モデル解析手段は、演算モデル部のうち、その処理内容が、コンピュータに、第1の処理と、特定の条件が成立するか否かを判定する判定処理とを実行させると共に、その判定処理により特定条件が成立したと判定されたなら、第1の処理を無効化して第2の処理を実行させる第1プログラムと、コンピュータに、第2の処理と、判定処理とを実行させると共に、その判定処理により特定条件が成立しないと判定されたなら、その第2の処理を無効化して第1の処理を実行させる第2プログラムとの何れでも表すことのできる演算モデル部（以下、条件判定演算モデル部と言う）を、取得制御モデルから検索する。

【0023】

また、成立頻度取得手段は、モデル解析手段により検索された条件判定演算モデル部について、判定処理で判定される特定条件の成立頻度を取得し、成立頻度判定手段は、成立頻度取得手段により取得される特定条件の成立頻度が既定値より高いか否かを判定する。

【0024】

ところで、条件判定演算モデル部において、特定条件が成立すると、第1の処理を無効化して第2の処理を実行させるようになっている場合、その特定条件の成立頻度が高いのであれば、第1の処理を無効化して第2の処理を実行させる頻度も高い。逆に、特定条件の成立頻度が低ければ、第1の処理を無効化して第2の処理を実行させる頻度も低い。

【0025】

また、条件判定演算モデル部において、特定条件が成立しないと、第2の処理を無効化して第1の処理を実行させるようになっている場合、その特定条件の成立頻度が低ければ、第2の処理を無効化して第1の処理を実行させる頻度は高い。逆に、特定条件の成立頻度が高ければ、第2の処理を無効化して第1の処理を実行させる頻度は低い。

【0026】

そして、最初の処理を無効化して別の処理を実行させることとなると、その分、演算処理の処理ステップ数が増加することとなるため、最初の処理を無効化して別の処理を実行させる頻度が高くなることは、実行時間や処理負荷の点で不利である。

【0027】

そこで、本装置では、生成手段は、成立頻度判定手段による判定結果、つまり、特定条件の成立頻度が規定値より高いか否かの判定結果に基づき、前記第1プログラムのプログラムコード（以下、第1プログラムコードと言う）と前記第2プログラムのプログラムコード（以下、第2プログラムコードと言う）との何れかを、条件判定演算モデル部のプログラムコードとして生成する。

【0028】

これによれば、特定条件の成立頻度が高い場合と低い場合とのそれぞれに応じて、最初の処理を無効化して別の処理を実行する、ということがなるべく生じないようなプログラムコードを生成するように構成することができる。そして、このため、プログラムコードが所定の装置に実装された際のその装置におけるプログラムの実行時間や処理負荷を抑えることができるプログラムコードを、容易に生成できるようになる。

【0029】

10

20

30

40

50

そして、より詳しくは、請求項2のように構成すればよい。

請求項2のプログラムコード生成装置は、請求項1のプログラムコード生成装置において、生成手段は、成立頻度判定手段により特定条件の成立頻度が規定値以下と判定されたならば、条件判定演算モデル部のプログラムコードとして、第1プログラムコードを生成する。一方、生成手段は、成立頻度判定手段により特定条件の成立頻度が規定値より高いと判定されたならば、条件判定演算モデル部のプログラムコードとして、第2プログラムコードを生成する。

【0030】

その第1プログラムコードによれば、特定条件の成立頻度が規定値以下である場合、第1の処理を無効化して第2の処理を実行させる頻度が低くなり、また、第2プログラムコードによれば、特定条件の成立頻度が規定値より高い場合、第2の処理を無効化して第1の処理を実行させる頻度が低くなることとなる。

10

【0031】

また、このような第1、第2プログラムコードを生成するようにする場合、請求項3のように構成すればよい。

請求項3のプログラムコード生成装置は、請求項2のプログラムコード生成装置において、制御モデルに含まれる可能性のある条件判定演算モデル部のそれぞれについて、第1プログラムコードと第2プログラムコードとを記憶するコード記憶手段を備えている。尚、第1、第2プログラムコードは、予め生成しておき、コード記憶手段に記憶させておけばよい。

20

【0032】

そして、生成手段は、成立頻度判定手段により特定条件の成立頻度が既定値以下と判定されたならば、コード記憶手段から、モデル解析手段により検索された条件判定演算モデル部に対応する第1プログラムコードを読み出す。また、成立頻度判定手段により成立頻度が既定値よりも高いと判定されたならば、コード記憶手段から、モデル解析手段により検索された条件判定演算モデル部に対応する第2プログラムコードを読み出すようになっている。

【0033】

これによれば、コード記憶手段から、モデル解析手段により検索された条件判定演算モデル部に対応する第1プログラムコード或いは第2プログラムコードを読み出すだけでよい。そのため、その第1プログラムコード或いは第2プログラムコードを生成するための処理を省略することができる点で有利である。

30

【0034】

また一方、請求項4のように構成しても良い。

請求項4のプログラムコード生成装置は、請求項2又は請求項3のプログラムコード生成装置において、制御モデルに含まれる可能性のある条件判定演算モデル部のそれぞれについて、その条件判定演算モデル部を表すテンプレートとして、第1プログラムコードに対応する第1モデルと第2プログラムコードに対応する第2モデルとを記憶するモデル記憶手段を備えている。尚、第1、第2モデルは、予め生成しておき、モデル記憶手段に記憶させておけばよい。

40

【0035】

そして、生成手段は、成立頻度判定手段により特定条件の成立頻度が既定値以下と判定されたならば、モデル記憶手段から、モデル解析手段により検索された条件判定演算モデル部に対応する第1モデルを読み出して、該読み出した第1モデルに対応するプログラムコードを生成する。また、成立頻度判定手段により特定条件の成立頻度が既定値よりも高いと判定されたならば、モデル記憶手段から、モデル解析手段により検索された条件判定演算モデル部に対応する第2モデルを読み出して、該読み出した第2モデルに対応するプログラムコードを生成するようになっている。

【0036】

このような請求項4のプログラムコード生成装置によれば、例えば所望のプログラムコ

50

ードが生成されるように修正を加える場合、テンプレートとしての第1, 第2モデルを修正すれば済む。

【0037】

また、このような場合、特に、第1モデル或いは第2モデルが使用者に画像で認識できるようにすれば、使用者にとって使い勝手がよい。

つまり、プログラムコード生成装置においては、使用者等が、生成手段により生成されるプログラムコードに対応する制御モデルを視覚で認識できることが好ましい。

【0038】

そこで、請求項5のプログラムコード生成装置は、請求項1~4のプログラムコード生成装置において、情報を表示する表示手段と、画像表示制御手段とを備えている。

画像表示制御手段は、成立頻度判定手段により特定条件の成立頻度が既定値以下と判定されたならば、第1プログラムコードに対応する条件判定演算モデル部の画像を表示手段に表示させ、また、成立頻度判定手段により特定条件の成立頻度が既定値よりも高いと判定されたならば、第2プログラムコードに対応する条件判定演算モデル部の画像を表示手段に表示させる。

【0039】

これによれば、使用者は、第1プログラムコード或いは第2プログラムコードのそれぞれについて、対応する条件判定演算モデル部の画像を、表示手段を介して確認することができるため、使い勝手がよくなる。

【0040】

次に、請求項6のプログラムコード生成装置は、請求項1~5のプログラムコード生成装置において、情報を入力するための入力手段を備えている。そして、成立頻度取得手段は、入力手段を介して入力される使用者からの情報に基づき、条件判定演算モデル部における判定処理で判定される特定条件の成立頻度を取得する。

【0041】

つまり、本請求項6の装置によれば、使用者が、成立頻度を入力手段を介して入力することができる。またこの場合、条件判定演算モデル部が複数あれば、その複数の条件判定演算モデル部に対して個々に成立頻度を入力できる構成としても良いし、特定の入力値が、その複数の条件判定演算モデル部の一部(少なくとも2つ以上)或いは全部に同時に適用される構成としてもよい。これによれば、使用者にとって使い勝手が良くなる。

【0042】

また、成立頻度は、請求項7のように、自動で検出されるようにすれば、より使い勝手がよくなる。つまり、請求項7のプログラムコード生成装置は、請求項1~6のプログラムコード生成装置において、取得制御モデルに対応する制御プログラムを実行して、モデル解析手段により検索された条件判定演算モデル部における判定処理で判定される特定条件が成立するか否かを検出する検出手段を備えている。

【0043】

ここで、制御プログラムを実行する構成としては、コンピュータ装置に制御対象を接続し、コンピュータ装置と制御対象との間で制御のための各種信号が入出力されるようにした実際の状態で、コンピュータ装置が制御プログラムを実行する構成が考えられる。一方、コンピュータ装置に制御対象を接続せず、そのコンピュータ装置上のみで、制御プログラムを模擬的に実行する(所謂シミュレーションである)構成が考えられる。

【0044】

そして、請求項7では、シミュレーションが実行される後者のように構成することが好ましい。これによれば、容易に、特定条件が成立するか否かを表すデータ(以下、条件成立データと言う)が得られる。また、シミュレーションを繰り返し実行するようにすれば、条件成立データを多数取得できることとなる。このため、その条件成立データの信頼性を向上させることができる。

【0045】

そして、成立頻度取得手段は、モデル解析手段により検索された条件判定演算モデル部

10

20

30

40

50

における判定処理で判定される特定条件の成立頻度を、検出手段の検出結果に基づき取得する。

【0046】

尚、条件成立データは、特定条件が成立する回数及び成立しない回数を表すデータとすることが考えられる。この場合、成立頻度取得手段は、その回数を表すデータに基づき、特定条件の成立頻度を取得するようにすればよい。具体的に、特定条件が成立する回数と成立しない回数とから、成立する割合、即ち成立頻度を算出するようにできる。また、特定条件が成立する回数が成立しない回数よりも多ければ、頻度が高いという旨の成立頻度を取得し、逆に、特定条件が成立する回数が成立しない回数よりも少なければ、頻度が低いという旨の成立頻度を取得するようにできる。

10

【0047】

次に、請求項8のプログラムコード生成装置は、請求項1～7のプログラムコード生成装置において、条件判定演算モデル部における判定処理で判定される特定条件の成立頻度を、モデル解析手段により検索される条件判定演算モデル部と関連づけて記憶する成立頻度記憶手段を備えている。

【0048】

これによれば、条件判定演算モデル部のそれぞれについての特定条件の成立頻度を、成立頻度記憶手段に記憶させるようにすることができる。

そして、成立頻度取得手段は、成立頻度記憶手段に記憶された成立頻度から、モデル解析手段により検索された条件判定演算モデル部における判定処理で判定される特定条件の成立頻度を取得するようになっている。

20

【0049】

このような本請求項8の装置によれば、条件判定演算モデル部が複数ある場合でも、その条件判定演算モデル部のそれぞれについて、前述したように、成立頻度に応じたプログラムコードを生成するようにできる。つまり、条件判定演算モデル部のそれぞれについて、追加処理の実行頻度が低くなるようなプログラムコードを生成することができる。

【0050】

次に、請求項9のプログラムコード生成装置は、所定の制御対象の制御仕様を表す制御モデルであって、制御のための演算処理を表す演算モデル部を少なくとも有する制御モデルを取得するための制御モデル取得手段を備えている。また、制御モデル取得手段により取得された制御モデル（以下、取得制御モデルと言う）に対応する制御プログラムのプログラムコードを、予め定められたルールに基づいて生成する生成手段を備えている。

30

【0051】

この生成手段は、モデル解析手段と、条件取得手段とを備えている。

モデル解析手段は、演算モデル部のうち、その処理内容が、互いに排他的な複数通りの条件のうちの何れが成立するかによって実行所要時間がそれぞれ異なる複数種類のプログラムの何れでも表すことのできる演算モデル部（以下、特定演算モデル部と言う）を前記取得制御モデルから検索する。

【0052】

一方、条件取得手段は、複数通りの条件のうち、最も成立頻度の高い条件を取得する。

40

そして、生成手段は、複数種類のプログラムのうち、条件取得手段が取得した条件が成立した場合に実行所要時間が最も短くなるプログラムのプログラムコードを、特定演算モデル部のプログラムコードとして生成するようになっている。

【0053】

つまり、本請求項9のプログラムコード生成装置では、複数種類のプログラムの何れでも表すことのできる特定演算モデル部について、条件の成立頻度に応じて、実行所要時間が最も短くなるようなプログラムコードを生成する。

【0054】

このため、本請求項9の装置によれば、プログラムコードが所定の装置に実装された際のその装置におけるプログラムの実行時間や処理負荷を抑えることができるプログラムコ

50

ードを、容易に生成できるようになる。

【0055】

また、この場合、請求項10のように構成することが好ましい。

請求項10のプログラムコード生成装置は、請求項9の装置において、制御モデルに含まれる可能性のある特定演算モデル部のそれぞれについて、複数種類のプログラムのそれぞれのプログラムコードを記憶するコード記憶手段を備え、生成手段は、コード記憶手段から、モデル解析手段により検索された特定演算モデル部に対応すると共に、条件取得手段が取得した条件が成立した場合に実行所要時間が最も短くなるプログラムのプログラムコードを読み出すようになっている。

【0056】

これによれば、モデル解析手段により検索された特定演算モデル部に対応し、かつ条件取得手段が取得した条件が成立した場合に実行所要時間が最も短くなるプログラムのプログラムコードを、コード記憶手段から読み出すだけでよいため、そのプログラムコードを生成するための処理を省略することができる点で有利である。

【0057】

また一方、請求項11のように構成しても良い。

請求項11のプログラムコード生成装置は、請求項9又は請求項10の装置において、制御モデルに含まれる可能性のある特定演算モデル部のそれぞれについて、複数種類のプログラムのそれぞれを表すテンプレートを記憶するテンプレート記憶手段を備えている。

【0058】

そして、生成手段は、テンプレート記憶手段から、モデル解析手段により検索された特定演算モデル部に対応すると共に、条件取得手段が取得した条件が成立した場合に実行所要時間が最も短くなるプログラムのテンプレートを読み出し、該読み出したテンプレートが表すプログラムのプログラムコードを、モデル解析手段により検索された特定演算モデル部のプログラムコードとして生成するようになっている。

【0059】

このような請求項11のプログラムコード生成装置によれば、例えば所望のプログラムコードが生成されるように修正を加える場合、テンプレートを修正すれば済む。

ところで、テンプレートは、どのような形式のテンプレートでもよく、例えば、プログラムコードの形式で記述されたテンプレートでも良いし、モデルの形式で記述されたテンプレートでも良い。

【0060】

尚、請求項5～7はそれぞれ、請求項9～11に順次従属させることができる。

【発明を実施するための最良の形態】

【0061】

以下に、本発明の実施形態を図面に基づき説明する。

[実施形態1]

図1は、本発明が適用されたプログラムコード生成装置3の構成図である。

【0062】

プログラムコード生成装置3は、例えば車両制御用の制御プログラムのプログラムコードを生成するものであり、周知のコンピュータシステムとして構成されている。そして、そのハードウェア構成は従来より当業者によく知られたものである。このため、一部図示を省略するが、プログラムコード生成装置3は、CPU、ROM、RAM、I/Oおよびこれらを接続するバスラインをはじめ、周辺機器としてのハードディスク装置、キーボード・ポインティングデバイス等の各種入力部（後述するモデル入力部51、設定入力部52、開始指令入力部53等に相当）、ディスプレイ（後述する表示部40に相当）、及び外部との間で通信を行うための通信装置等を備えている。

【0063】

そして、図1では、プログラムコード生成装置3の機能をブロックにて表すようにしている。以下、具体的に説明する。

10

20

30

40

50

本実施形態のプログラムコード生成装置 3 は、制御仕様を表す後述の制御モデル 20 から、その制御モデル 20 に対応する制御プログラムのプログラムコード（ソースコード）を生成するコード生成ツール 10 と、制御モデル 20 を入力するためのモデル入力部 51 と、制御モデル 20 やコード生成ツール 10 に対して各種設定を行うための設定入力部 52 と、コード生成ツール 10 にプログラムコードの生成やシミュレーションの実行のための各種指令を入力する開始指令入力部 53 と、コード生成ツール 10 により生成されたプログラムコードをオブジェクトコードに変換するコンパイラ・リンカ 31 と、表示部 40 とを備えている。そして、コンパイラ・リンカ 31 により作成されたオブジェクトコードは、電子制御装置（以下「ECU」という）のフラッシュROM 32 に書き込まれる。また、表示部 40 には、モデル入力部 51 を介して入力された制御モデル 20 が表示されるようになっている。 10

【0064】

コード生成ツール 10 は、抽出エンジン 11 と、コード生成処理部 12 と、シミュレーション処理部 13 と、生成ルール記憶部 14 とを備えている。尚、プログラムコード生成装置 3 において演算が実行される際には、より高精度な演算を行うために浮動小数点演算により実行される。

【0065】

抽出エンジン 11 は、制御モデル 20 を読み込んで中間ファイルを出力する。具体的に、抽出エンジン 11 は、制御モデル 20 から、後述する演算ブロックの情報や、これらの演算ブロックに入力されるパラメータ及びそのパラメータ名の情報等、プログラムコードの生成のために必要な各種情報を抽出し、その抽出した各種情報を含む中間ファイルを出力する。 20

【0066】

コード生成処理部 12 は、抽出エンジン 11 から出力される中間ファイルに対応するプログラムコードを生成する。尚、詳細は後述する。

そして、生成ルール記憶部 14 は、コード生成処理部 12 が中間ファイルに対応するプログラムコードを生成するための生成ルールを記憶する。また、生成ルール記憶部 14 は、後述する比較演算ブロック 23 における判定処理で判定される特定条件の成立頻度を記憶する成立頻度記憶部 15 と、プログラムコードのテンプレートを記憶するコード記憶部 16 とを有している。 30

【0067】

また、シミュレーション処理部 13 は、抽出エンジン 11 から出力される前述の中間ファイルに基づきシミュレーションを行う。言い換えると、制御モデル 20 に対応する制御プログラムをソフトウェア上で実行し、その実行結果を表す各種データをログデータとして検出する。そして、シミュレーションにより得られたそのログデータは、図示しないRAM、或いはハードディスク装置の所定の格納領域に記憶される。

【0068】

次に、プログラムコード生成装置 3 において、プログラムコードの生成対象となる制御モデル 20 について説明する。

制御モデル 20 は、使用者等（例えば、設計者）により、前述のモデル入力部 51 を介して入力されるものである。そして、図 1 に示すように、制御モデル 20 は、加減算を行う加減算ブロック 21、乗除算を行う乗除算ブロック 22、比較演算を行う比較演算ブロック 23、入力値に応じて動作を換える切替ブロック 24、及び論理演算を行う論理演算ブロック 25 等の演算ブロックや、変数ブロック 28 及び定数ブロック 29 等のパラメータを表すブロック（以下、単にパラメータブロックとも言う）から構成される。 40

【0069】

ここで、図 2 は、制御モデル 20 の具体例を表す図面である。

図 2 に示す制御モデル 20 a は、図 17 (a) に示す制御モデルと同じである。尚、BLK1 ブロックは比較演算ブロック 23 に相当し、Switch ブロックは切替ブロック 24 に相当し、ブロック A, B, C は変数ブロック 28 に相当し、ブロック D, E は定数 50

ブロック 29 に相当している。

【0070】

そして、この制御モデル 20 a が表す制御仕様も図 17 ( a ) の制御モデルと同じである。つまり、制御モデル 20 a は、「制御量 C に定数 E を代入する。ただし、制御量 A が制御量 B よりも大きい ( 制御量 A > 制御量 B ) という条件が成立する場合は、制御量 C に定数 D を代入する」という制御仕様 ( 以下、第 1 の制御とも言う ) を表している。

【0071】

そして、図 3 ( a ) は、このような制御モデル 20 a に対応するプログラムコードである。つまり、図 3 ( a ) は、制御量 C に定数 E を代入するという意味の「 C = E」、制御量 A > 制御量 B の条件 ( 以下、特定条件 S とする ) が成立するか否かを判定し、成立すると判定すると、制御量 C に定数 D を代入し直すという意味の「 if ( A > B { C = D }」、という記述がされたプログラムコードである。

10

【0072】

一方、[ 発明が解決しようとする課題 ] にて説明したように、図 2 の制御モデル 20 a について、特定条件 S の成立頻度が高い場合、以下のようにしたほうが有利である。つまり、「制御量 C に定数 D を代入する。ただし、制御量 A が制御量 B よりも大きい ( 制御量 A > 制御量 B ) という条件が成立しない場合 ( 制御量 A ≤ 制御量 B が成立する場合は、制御量 C に定数 E を代入し直す」という制御仕様 ( 以下、第 2 の制御とも言う ) にする。特定条件 S の成立頻度が高い場合、この第 2 の制御によれば、制御量 C に定数 E を代入し直すという処理の実行頻度が低くなるためである。尚、以下、制御量 C に定数 D を代入し直す処理及び制御量 C に定数 E を代入し直す処理のように、代入し直す処理のことを、追加処理とも記載する。

20

【0073】

そして、この第 2 の制御に対応するプログラムコードが、図 3 ( b ) のプログラムコードである。つまり、図 3 ( b ) のプログラムコードは、制御量 C に定数 D を代入するという意味の「 C = D」、制御量 A ≤ 制御量 B の条件が成立するか否かを判定し、その条件が成立すると判定すると ( 特定条件 S が成立しないと判定すると )、制御量 C に定数 E を代入し直すという意味の「 if ( A ≤ B ) { C = E }」、という記述がされたプログラムコードである。

【0074】

そして、本実施形態のプログラムコード生成装置 3 によれば、制御モデル 20 a について、特定条件 S の成立頻度に応じて、追加処理の実行頻度が低くなるように、図 3 ( a ) のプログラムコード、或いは図 3 ( b ) のプログラムコードの何れかが生成される。以下、具体的に説明する。

30

【0075】

まず、図 4 は、プログラムコード生成装置 3 のコード生成処理部 12 が、制御モデル 20 に対応する制御プログラムのプログラムコードを生成する処理の流れを表すフローチャートである。そして、図 4 の処理は、以下のタイミングで開始される。

【0076】

まず、使用者により、制御モデル 20 がモデル入力部 51 を介して入力され、また、開始指令入力部 53 を介してプログラムコードの生成を指令する生成指令が、コード生成ツール 10 に入力されると、抽出エンジン 11 が、制御モデル 20 を読み込んで、図示しない処理にて前述の中間ファイルを出力する。そして、その中間ファイルは、コード生成処理部 12 に入力されるようになっており、コード生成処理部 12 は、その中間ファイルが入力されると、図 4 の処理を開始する。尚、使用者により制御モデル 20 が入力されると、自動的に、生成指令がコード生成ツール 10 に入力されるように構成してもよい。

40

【0077】

そして、図 4 の処理において、コード生成処理部 12 は、まず、S110 で、プログラムコードを生成するか否か、言い換えると、プログラムコードの生成対象があるか否かを、中間ファイルの情報に基づき判定する。

50

## 【 0 0 7 8 】

ところで、制御モデル 2 0 は、1 つ以上の演算ブロックやパラメータブロックから構成され、所定の処理を実現するひとかたまりのモデル部を少なくとも有する。例えば、モデル部としては、加減算ブロック 2 1 と、変数ブロック 2 8 と、定数ブロック 2 9 とから構成され、所定の変数及び定数に対して加減算を行うモデル部が考えられる。また、図 2 の制御モデル 2 0 a も、モデル部である。特に、制御モデル 2 0 a は、「C = E」という処理と、特定条件 S が成立するか否かを判定する判定処理とを行うとともに、判定処理により特定条件 S が成立すると判定されると、「C = D」という追加処理を行うように構成されたモデル部である。

## 【 0 0 7 9 】

尚、以下、所定の処理と、特定の条件が成立するか否かを判定する判定処理とを行うとともに、判定処理により特定条件が成立すると判定されるか、或いは判定処理により特定条件が成立しないと判定されるかの何れかの場合に、所定の処理の演算結果を訂正するための追加処理を行うように設定されたモデル部を、条件判定演算モデル部とも言う。

## 【 0 0 8 0 】

そして、S 1 1 0 では、プログラムコードの生成対象のモデル部があるか否かを判定する。

そして、生成対象のモデル部があると判断すると、プログラムコードを生成すると判定し ( S 1 1 0 : Y E S )、S 1 2 0 へ移行する。

## 【 0 0 8 1 】

S 1 2 0 では、生成対象のモデル部が、前述の条件判定演算モデル部であるか否かを判定する。そして、条件判定演算モデル部でないと判定すると ( S 1 2 0 : N O )、S 1 3 0 へ移行し、その条件判定演算モデル部でないと判定したモデル部に対応するプログラムコードを生成する。尚、S 1 3 0 の処理は一般的なものであり、ここでは詳しい説明を省略する。そして、その後、再び S 1 1 0 へ戻る。

## 【 0 0 8 2 】

一方、S 1 2 0 で、条件判定演算モデル部であると判定すると ( S 1 2 0 : Y E S )、次に S 1 4 0 へ移行する。

S 1 4 0 では、条件判定演算モデル部における判定処理 ( 特定条件が成立するか否かを判定する処理 ) で判定される特定条件の成立頻度を、前述の成立頻度記憶部 1 5 から読み出す。また、この成立頻度は、後述するが、設定入力部 5 2 を介して使用者が入力することができるように構成されている。つまり、成立頻度は、予め使用者に入力され、成立頻度記憶部 1 5 に記憶される。また、シミュレーション処理部 1 3 が、シミュレーションにより特定条件が成立するか否かを検出し、その検出結果を、成立頻度記憶部 1 5 に記憶させておく構成とすることもできる ( 後述する第 2 実施形態 )。この場合、その検出結果に基づき、成立頻度を取得するようにすればよい。

## 【 0 0 8 3 】

そして、S 1 4 0 で特定条件の成立頻度を読み出すと、S 1 5 0 へ進み、その読み出した成立頻度が規定値より高いか否かを判定する。尚、規定値は、予め使用者等により設定され、ROM やハードディスク装置等の所定の領域に記憶されるが、例えば 5 0 % ( 5 割 ) と設定しておくことが考えられる。

## 【 0 0 8 4 】

そして、成立頻度が規定値以下であると判定すると ( S 1 5 0 : N O )、S 1 6 0 へ移行し、一方、成立頻度が規定値より高いと判定すると ( S 1 5 0 : Y E S )、S 1 7 0 へ移行する。S 1 6 0 及び S 1 7 0 ではそれぞれ、条件判定演算モデル部のプログラムコードを生成するが、具体的に以下のようにする。

## 【 0 0 8 5 】

まず、本実施形態において、コード記憶部 1 6 ( 図 1 参照 ) には、プログラムコードのテンプレートとして、図 5 に示すようなテンプレートが記憶されている。

図 5 ( a ) のテンプレート 1 では、out に in 1 を代入するという意味の「out =

10

20

30

40

50

in1」、 $in2 > in3$ という特定条件が成立するか否かを判定し、特定条件が成立すると判定すると、outにin4を代入し直す処理を行うという意味の「if(in2 > in3){out=in4}」、という記述がされている。

**【0086】**

また、図5(b)のテンプレート2は、outにin4を代入するという意味の「out=in4」、 $in2 \leq in3$ という条件が成立するか否かを判定し、その条件が成立すると判定すると( $in2 > in3$ という特定条件が成立しないと判定すると)、outにin1を代入し直す処理を行うという意味の「if(in2 ≤ in3){out=in1}」、という記述がされている。尚、out, in1, in2, in3, in4にはそれぞれ、具体的なパラメータ名が記述される。

10

**【0087】**

そして、S160では、コード記憶部16からテンプレート1を読み出し、そのテンプレート1に基づき、プログラムコードを生成する。つまり、「 $in2 > in3$ 」の成立頻度が規定値以下である場合には(S150:NO)、「 $in2 > in3$ 」が成立する場合に追加処理(out=in4)が行われるようになるテンプレート1を採用する。そして、S160の後、再びS110へ戻る。

**【0088】**

一方、S170では、コード記憶部16からテンプレート2を読み出し、そのテンプレート2に基づき、プログラムコードを生成する。つまり、「 $in2 > in3$ 」の成立頻度が規定値より高い場合には(S150:NO)、「 $in2 > in3$ 」が成立しない場合( $in2 \leq in3$ が成立する場合)に追加処理(out=in1)が行われるようになるテンプレート2を採用する。そして、S170の後、再びS110へ戻る。

20

**【0089】**

そして、S110で、プログラムコードを生成すべき対象のモデル部がないと判定すると(S110:NO)、当該処理を終了する。

このような本実施形態のプログラムコード生成装置3において、前述の図2の制御モデル20aが入力されると、以下のようにして、その制御モデル20aに対応するプログラムコードが生成される。

**【0090】**

制御モデル20aが入力されると共に生成指令が入力され、図4の処理が開始されると、まず、生成対象のモデル部があると判定し(S110:YES)、また、生成対象のモデル部が条件判定演算モデル部であると判定する(S120:YES)。そしてS140へ移行して、「制御量A > 制御量B」という特定条件Sの成立頻度を成立頻度記憶部15から読み出す。

30

**【0091】**

ここで、図6は、成立頻度が入力できるように構成された制御モデル20aを表す図面であり、成立頻度は、予め、制御モデル20aを入力する際に入力することができる。この図6では、BLK1ブロックで判定される特定条件Sの成立頻度FREQを設定するためのパラメータ設定領域23aが、BLK1ブロックと接続線で接続された形態で設けられている。そして、このパラメータ設定領域23aは、設定入力部52を介して、BLK1ブロックに対して設けることができるようになっている。また、BLK1ブロックが複数ある場合には、それぞれ設けることができるし、Switchブロックに対しても設けることができる。さらに、パラメータ設定領域23aを介して設定されるパラメータの種類は、成立頻度FREQに限らず、使用者が任意に選択できる。

40

**【0092】**

そして、特定条件Sの成立頻度FREQは、設定入力部52を介して、パラメータ設定領域23a内に記述することができ、本例では、%(パーセント)を表す数値で記述するようにされている。尚、成立頻度FREQの記述方法は、任意に設定することができる。例えば、「高い」或いは「低い」の何れかで記述する方法でもよいし、度数を表す数字(例えば、5であれば5割を表す)で記述する方法でもよいし、成立回数及び不成立回数を

50

記述するような方法でもよく、どのような形態を用いても良い。後述するパラメータ設定領域 23b についても同様である。

【0093】

そして、パラメータ設定領域 23a に記述された成立頻度 FREQ は、成立頻度記憶部 15 に、その設定対象の BLK1 ブロックと関連づけて記憶される。

そして、S140 で、特定条件 S の成立頻度を成立頻度記憶部 15 から読み出すと、その読み出した成立頻度が規定値より高いか否かを判定し (S150)、成立頻度が規定値以下であると判定すると S160 へ移行し、一方、成立頻度が規定値より高いと判定すると S170 へ移行する。尚、成立頻度記憶部 15 に記憶されている成立頻度が、例えば「高い」、「低い」という頻度である場合には、S150 では、成立頻度が「高い」か否かを判定するようにすればよい。

10

【0094】

そして、S160 では、コード記憶部 16 から、図 5(a) のテンプレート 1 を読み出し、そのテンプレート 1 に基づき、図 2 の制御モデル 20a に対応するプログラムコードを生成する。具体的に、中間ファイルの情報及び生成ルール記憶部 14 に記憶された生成ルールに基づき、図 5(a) のテンプレート 1 における out, in1, in2, in3, in4 に対して、それぞれ順に、図 2 の制御モデル 20a のパラメータ名として、C, E, A, B, D を当てはめる。これにより、図 3(a) のプログラムコードが生成される。そしてその後、S110 へ戻ると共に、当該処理を終了する (S110: NO)。

【0095】

一方、S170 では、コード記憶部 16 から、図 5(b) のテンプレート 2 を読み出し、そのテンプレート 2 に基づき、図 2 の制御モデル 20a に対応するプログラムコードを生成する。パラメータ名の当てはめについては、前述の通りである。これにより、図 3(b) のプログラムコードが生成される。そしてその後、S110 へ戻ると共に、当該処理を終了する (S110: NO)。

20

【0096】

尚、コード記憶部 16 に、図 3(a), (b) のプログラムコードがそれぞれ、テンプレート 1, 2 として記憶されるようにし、S160、S170 では、その記憶されたテンプレート 1 或いはテンプレート 2、即ち、図 3(a) 或いは図 3(b) のプログラムコードを読み出すように構成してもよい。

30

【0097】

このように、本装置では、図 2 の制御モデル 20a について、特定条件 S の成立頻度が規定値以下である場合には (S150: NO)、特定条件 S が成立する場合に追加処理 (「C = D」) が行われるようになる図 3(a) のプログラムコードが生成される (S160)。つまり、特定条件 S の成立頻度が規定値以下である場合、その図 3(a) のプログラムコードによれば、追加処理の実行頻度は低くなることとなる。

【0098】

一方、本装置では、特定条件 S の成立頻度が規定値より高い場合には (S150: NO)、特定条件 S が成立しない場合 (制御量 A 制御量 B の条件が成立する場合) に追加処理 (「C = E」) が行われるようになる図 3(b) のプログラムコードが生成される (S170)。つまり、特定条件 S の成立頻度が規定値より高い場合、その図 3(b) のプログラムコードによれば、追加処理の実行頻度は低くなることとなる。

40

【0099】

次に、図 2 の制御モデル 20a とは別の制御モデルの例を用いて、説明する。

図 7 は、制御モデル 20 (図 1 参照) の他の具体例を表す図面である。また、この図 7 の制御モデル 20b も、車両に搭載される電子制御装置が車両の各部を制御する場合の例である。

【0100】

図 7 の制御モデル 20b は、まず、変数を表すブロック A, B, C, D を有している。また、ブロック A, B, C, D はそれぞれ、入力側 (入力 1, 2, 3, 4) である。尚、

50

ブロック A が表す変数（制御量）を、制御量 A と記載する。ブロック B , C , D についても同様とする。

【0101】

次に、制御モデル 20 b は、制御モデル 20 a と同じ B L K 1 ブロックを有している。また、制御モデル 20 b において、ブロック A を始点として B L K 1 ブロックの B L K 第 1 ポートに到達する矢印と、ブロック B を始点として B L K 1 ブロックの B L K 第 2 ポートに到達する矢印とが記述されている。つまり、B L K 1 ブロックの B L K 第 1 ポートに制御量 A が入力され、B L K 1 ブロックの B L K 第 2 ポートに制御量 B が入力されて、B L K 1 ブロックでは、制御量 A > 制御量 B の条件（特定条件 S）が成立するか否かが判定される。そして、B L K 1 ブロックにおいて、特定条件 S が成立する場合には、出力が「1」になり、特定条件 S が成立しない場合には、出力が「0」となる。

10

【0102】

また、制御モデル 20 b は、大小を表す符号として「<」が記載された B L K 2 ブロックを有している。また、制御モデル 20 b において、ブロック C を始点として B L K 2 ブロックの B L K 第 1 ポートに到達する矢印と、ブロック D を始点として B L K 2 ブロックの B L K 第 2 ポートに到達する矢印とが記述されている。つまり、B L K 2 ブロックの B L K 第 1 ポートに制御量 C が入力され、B L K 2 ブロックの B L K 第 2 ポートに制御量 D が入力されて、B L K 2 ブロックでは、制御量 C < 制御量 D の条件（以下、特定条件 T とする）が成立するか否かが判定される。そして、B L K 2 ブロックにおいて、特定条件 T が成立する場合には、出力が「1」になり、特定条件 T が成立しない場合には、出力が「0」となる。

20

【0103】

さらに、制御モデル 20 b は、「AND」が記載された AND ブロックを有している。この AND ブロックには、入力ポートとして、第 1 ポートと第 2 ポートとがある。そして、この AND ブロックにおいて、第 1 ポートの入力が「1」であり、かつ第 2 ポートの入力も「1」であれば、出力ポートの出力は「1」となる。一方、第 1 ポートの入力が「1」であっても、第 2 ポートの入力が「0」であれば出力は「0」になり、また、第 1 ポートの入力が「0」であれば出力は「0」となる。つまり、AND ブロックは、論理積演算を行うブロックである。

【0104】

そして、制御モデル 20 b においては、B L K 1 ブロックの出力ポートを始点として AND 回路の第 1 ポートに到達する矢印と、B L K 2 ブロックの出力ポートを始点として AND 回路の第 2 ポートに到達する矢印とが記述されている。つまり、AND ブロックでは、B L K 1 ブロック、B L K 2 ブロックからの出力値に対し、上記のような論理積演算が行われる。

30

【0105】

さらに、制御モデル 20 b においては、符号 X が付された X ブロックが記述されている。この X ブロックには、入力ポートがあり、また、この X ブロック内には、所定の処理を表す記述がなされるようになっていて、そして、X ブロックは、入力ポートの入力が「1」である間、X ブロック内に記述された処理を行うようになっていて、逆に、入力ポートの入力が「0」であれば、その記述された処理は行わない。

40

【0106】

ここで、図 7 に示すように、制御モデル 20 b では、AND ブロックの出力ポートを始点として X ブロックの入力ポートに到達する矢印が記述されている。また、X ブロック内には、ハイ信号を出力する処理を表す記述がされている。つまり、X ブロックは、AND ブロックの出力が「1」である間、ハイ信号を出力する処理（以下、処理 X とする）を行う。尚、X ブロックは、AND ブロックの出力が「0」の間、ロー信号を出力する。

【0107】

以上のように構成された図 7 の制御モデル 20 b は、次のような制御仕様を表す。つまり、「ロー信号を出力し、制御量 A が制御量 B よりも大きい（制御量 A > 制御量 B）とい

50

う条件が成立し、かつ、制御量Cが制御量Dよりも小さい(制御量C < 制御量D)という条件が成立すると、その間ハイ信号を出力する」という制御仕様(以下、第3の制御と言う)である。尚、このような制御モデル20bは、上述した条件判定演算モデル部に相当する。つまり、ロー信号を出力する処理が所定の処理に相当し、制御量A > 制御量Bかつ制御量C < 制御量Dが成立するか否かを判定する処理が判定処理に相当し、ハイ信号を出力する処理が追加処理に相当する。そして、本例では、その判定処理は、さらに、制御量A > 制御量Bが成立するか否かの判定処理と、制御量C < 制御量Dが成立するか否かの判定処理とから構成され、本装置では、それぞれの判定処理についての成立頻度に基づき、プログラムコードが生成されるようになっている。

【0108】

10

そして、このような第3の制御に対応するプログラムコードが、図8(a)に示すプログラムコードである。つまり、図8(a)のプログラムコードは、制御量A > 制御量Bかつ制御量C < 制御量Dが成立するか否かを判定し、成立すると判定すると(「if((A > B) && (C < D))」)、処理Xを実行する(「X( );」)ことを表すものである。

【0109】

一方、第3の制御仕様と同じ制御仕様を表すものとして、以下のような制御仕様が考えられる。つまり、「ロー信号を出力し、制御量Cが制御量Dよりも小さい(制御量C < 制御量D)という条件が成立し、かつ、制御量Aが制御量Bよりも大きい(制御量A > 制御量B)という条件が成立すると、その間ハイ信号を出力する」という制御(以下、第4の制御と言う)である。

20

【0110】

そして、このような第4の制御に対応するプログラムコードが、図8(b)に示すプログラムコードである。つまり、図8(b)のプログラムコードは、制御量C < 制御量Dかつ制御量A > 制御量Bが成立するか否かを判定し、成立すると判定すると(「if((C < D) && (A > B))」)、処理Xを実行する(「X( );」)ことを表すものである。

【0111】

ところで、第3の制御では、特定条件S(制御量A > 制御量B)が成立するか否かを判定する判定処理(以下、判定処理Sと言う)を実行し、判定処理Sにより特定条件Sが成立すると判定された場合に、特定条件T(制御量C < 制御量D)が成立するか否かを判定する判定処理(以下、判定処理Tと言う)を実行する。逆に、判定処理Sにより特定条件Sが成立しないと判定された場合は、判定処理Tは実行しない。このため、特定条件Sの成立頻度(以下、成立頻度Sと言う)が高い場合、判定処理Tの実行頻度は高くなる。逆に、成立頻度Sが低い場合、判定処理Tの実行頻度も低くなる。

30

【0112】

また一方、第4の制御では、判定処理Tにより特定条件Tが成立すると判定された場合に、判定処理Sを実行し、逆に、判定処理Tにより特定条件Tが成立しないと判定された場合は、判定処理Sは実行しない。このため、特定条件Tの成立頻度(以下、成立頻度Tと言う)が高い場合、判定処理Sの実行頻度は高くなる。逆に、成立頻度Tが低い場合、判定処理Sの実行頻度も低くなる。

40

【0113】

そして、成立頻度Sが成立頻度Tよりも高い場合、第3の制御と第4の制御とでは、第4の制御のほうが、2回目の判定処理(ここでは、判定処理S)の実行頻度を抑えられる。また、成立頻度Sが成立頻度Tよりも低い場合、第3の制御と第4の制御とでは、第3の制御のほうが、2回目の判定処理(ここでは、判定処理T)の実行頻度を抑えられる。尚、成立頻度Sと成立頻度Tが同じである場合には、第3の制御と第4の制御とでは、2回目の判定処理の実行頻度は同じである。

【0114】

そして、本実施形態のプログラムコード生成装置3は、図7の制御モデル20bについ

50

て、成立頻度 S 及び成立頻度 T に応じて、2 回目の判定処理の実行頻度が低くなるような、制御モデル 20b に対応するプログラムコードを生成する。尚、2 回目の判定処理の実行頻度が低くなることは、処理 X（追加処理に相当）の実行頻度が低くなることを意味する。以下、図 4 のフローチャートに基づき説明する。

【0115】

図 7 の制御モデル 20b が入力されると共に生成指令が入力され、図 4 の処理が開始されると、まず、生成対象のモデル部があると判定し（S110：YES）、生成対象が条件判定演算モデル部であると判定する（S120：YES）。そして、S140 へ移行して、成立頻度 S 及び成立頻度 T をそれぞれ、成立頻度記憶部 15 から読み出す。

【0116】

ここで、成立頻度 S 及び成立頻度 T は、図 6 に示す場合と同様に、予め、使用者により設定されるように構成されている。図 9 に、その構成を示す。

図 9 では、BLK1 ブロックと BLK2 ブロックとのそれぞれに対して、成立頻度 FREQ を設定するためのパラメータ設定領域 23b が設けられている。

【0117】

そして、設定入力部 52 を介して、BLK1 ブロックについてのパラメータ設定領域 23b に成立頻度 S を設定し、BLK2 ブロックについてのパラメータ設定領域 23b に成立頻度 T を設定できるようになっている。

【0118】

そして、パラメータ設定領域 23b に設定された成立頻度 S 及び成立頻度 T は、成立頻度 S が BLK1 ブロックと関連づけられ、成立頻度 T が BLK2 ブロックと関連づけられて、成立頻度記憶部 15 に記憶される。

【0119】

そして、S140 で、成立頻度 S 及び成立頻度 T を成立頻度記憶部 15 から読み出すと、次の S150 では、この例では、成立頻度 S が成立頻度 T より高いか否かを判定する。そして、成立頻度 S が成立頻度 T 以下であると判定すると（S150：NO）、S160 へ移行し、一方、成立頻度 S が成立頻度 T より高いと判定すると（S150：YES）、S170 へ移行する。

【0120】

ここで、コード記憶部 16 には、図 10 に示すようなテンプレートが記憶されている。図 10 (a) のテンプレート 1 は、「 $in1 > in2$  かつ  $in3 < in4$  の場合、処理 X を実行する」というプログラムコードを表すテンプレートであり、前述の第 3 の制御に対応する。また、図 10 (b) のテンプレート 2 は、「 $in3 < in4$  かつ  $in1 > in2$  の場合、処理 X を実行する」というプログラムコードを表すテンプレートであり、前述の第 4 の制御に対応する。尚、 $in1$ 、 $in2$ 、 $in3$ 、 $in4$  にはそれぞれ、具体的なパラメータ名が記述される。

【0121】

そして、S160 では、コード記憶部 16 から、図 10 (a) のテンプレート 1 を読み出し、そのテンプレート 1 に基づき、図 7 の制御モデル 20b に対応するプログラムコードを生成する。具体的に、中間ファイルの情報及び生成ルール記憶部 14 に記憶された生成ルールに基づき、図 10 (a) のテンプレート 1 における  $in1$ 、 $in2$ 、 $in3$ 、 $in4$  に対して、それぞれ順に、図 7 の制御モデル 20b のパラメータ名として、A、B、C、D を当てはめる。これにより、図 8 (a) のプログラムコードが生成される。そしてその後、S110 へ戻ると共に、当該処理を終了する（S110：NO）。

【0122】

一方、S170 では、コード記憶部 16 から、図 10 (b) のテンプレート 2 を読み出し、そのテンプレート 2 に基づき、図 7 の制御モデル 20a に対応するプログラムコードを生成する。パラメータ名の当てはめについては、前述の通りである。これにより、図 8 (b) のプログラムコードが生成される。そしてその後、S110 へ戻ると共に、当該処理を終了する（S110：NO）。

10

20

30

40

50

## 【 0 1 2 3 】

尚、コード記憶部 1 6 に、図 8 ( a ) , ( b ) のプログラムコードがそれぞれ、テンプレート 1 , 2 として記憶されるようにし、S 1 6 0、S 1 7 0 では、その記憶されたテンプレート 1 或いはテンプレート 2、即ち、図 8 ( a ) 或いは図 8 ( b ) のプログラムコードを読み出すように構成してもよい。

## 【 0 1 2 4 】

このように、本装置では、図 7 の制御モデル 2 0 b について、成立頻度 S が成立頻度 T 以下である場合には ( S 1 5 0 : N O )、まず判定処理 S が実行され、判定処理 S で特定条件 S が成立すると判定されると、次に判定処理 T が実行されるようになる図 8 ( a ) のプログラムコードが生成される ( S 1 6 0 )。つまり、成立頻度 S が成立頻度 T 以下である場合、その図 8 ( a ) のプログラムコードによれば、2 回目の判定処理 T の実行頻度が低くなることとなる。また、処理 X の実行頻度も低くなることとなる。

10

## 【 0 1 2 5 】

一方、本装置では、成立頻度 S が成立頻度 T より高い場合には ( S 1 5 0 : : Y E S )、まず判定処理 T が実行され、判定処理 T で特定条件 T が成立すると判定されると、次に判定処理 S が実行されるようになる図 8 ( b ) のプログラムコードが生成される ( S 1 6 0 )。つまり、成立頻度 S が成立頻度 T より高い場合、その図 8 ( b ) のプログラムコードによれば、2 回目の判定処理 S の実行頻度が低くなることとなる。また、処理 X の実行頻度も低くなることとなる。

## 【 0 1 2 6 】

尚、本実施形態において、抽出エンジン 1 1 が制御モデル取得手段に相当し、コード生成処理部 1 2 が生成手段に相当し、S 1 1 0 及び S 1 2 0 の処理がモデル解析手段に相当し、S 1 4 0 の処理が成立頻度取得手段に相当し、S 1 5 0 の処理が成立頻度判定手段に相当し、コード記憶部 1 6 がコード記憶手段に相当し、設定入力部 5 2 が入力手段に相当し、成立頻度記憶部 1 5 が成立頻度記憶手段に相当している。

20

## 【 0 1 2 7 】

以上のように、本実施形態によれば、例えば、制御モデル 2 0 a に対応するプログラムコードとして、追加処理の実行頻度が低くなるように、特定条件 S の成立頻度が規定値より高い場合に追加処理の実行頻度が低くなるプログラムコードと、特定条件 S の成立頻度が規定値以下である場合に追加処理の実行頻度が低くなるプログラムコードとの何れかが、特定条件 S の実行頻度に応じて生成される。

30

## 【 0 1 2 8 】

一方、追加処理の実行頻度が低くなるようなプログラムコードが E C U に実装された場合、その E C U において、追加処理の実行頻度が低くなる分、プログラムの実行時間や処理負荷が低減されるため有利となる。

## 【 0 1 2 9 】

また、本実施形態によれば、例えば、制御モデル 2 0 b に対応するプログラムコードとして、2 回目の判定処理の実行頻度が低くなるように、特定条件 S の成立頻度 S が特定条件 T の成立頻度 T より高い場合に 2 回目の判定処理の実行頻度が低くなるプログラムコードと、特定条件 S の成立頻度 S が特定条件 T の成立頻度 T 以下である場合に 2 回目の判定処理の実行頻度が低くなるプログラムコードとの何れかが、成立頻度 S 及び成立頻度 T に応じて生成される。尚、2 回目の判定処理の実行頻度が低くなると、2 回目の判定処理の後の処理 X の実行頻度も低くなることとなる。

40

## 【 0 1 3 0 】

一方、2 回目の判定処理の実行頻度が低くなるようなプログラムコードが E C U に実装された場合、その E C U において、2 回目の判定処理や処理 X の実行頻度が低くなる分、プログラムの実行時間や処理負荷が低減されるため有利となる。

## 【 0 1 3 1 】

そして、本実施形態のプログラムコード生成装置 3 によれば、E C U に実装した際、実行時間や処理負荷の点で有利となるプログラムコードを、容易に生成できるようになる。

50

また、本実施形態によれば、制御モデル 20 a , 20 b に対応するプログラムコードのテンプレートがそれぞれ、コード記憶部 16 に記憶されており、コード生成処理部 12 は、特定条件の成立頻度に応じて、コード記憶部 16 に記憶されたテンプレートを読み出して、その読み出したテンプレートに基づき、プログラムコードを生成する。つまり、コード生成処理部 12 は、テンプレートに基づきプログラムコードを生成すればよく、これによれば、制御モデル 20 a , 20 b に基づきプログラムコードを生成する場合と比較して、プログラムコード生成装置 3 の処理負荷を抑えることができる。

#### 【0132】

そして、本実施形態によれば、制御モデル 20 a , 20 b に限られず、モデル入力部 51 を介して入力される制御モデル 20 について、特定条件の成立頻度に応じて、追加処理の実行頻度が低くなるようなその制御モデル 20 に対応するプログラムコードが生成されるようにすることができる。また、その制御モデル 20 に対応するプログラムコードのテンプレートをコード記憶部 16 に記憶させておき、特定条件の成立頻度に応じて、コード記憶部 16 に記憶されたテンプレートが読み出され、その読み出されたテンプレートに基づき、プログラムコードが生成されるようにすることができる。

10

#### 【0133】

また、本実施形態において、制御量 A > 制御量 B の条件、及び制御量 A 制御量 B の条件は、請求項 9 の互いに排他的な複数通りの条件に相当する。そして、制御モデル 20 a は、請求項 9 の特定演算モデル部に相当する。つまり、本実施形態は、請求項 9 ~ 11 にも対応するものである。

20

#### 【0134】

そして、抽出エンジン 11 は請求項 9 の制御モデル取得手段にも相当し、コード生成処理部 12 は請求項 9 の生成手段にも相当し、S110 及び S120 の処理は請求項 9 のモデル解析手段にも相当し、S140 及び S150 の処理は請求項 9 の条件取得手段にも相当し、コード記憶部 16 は請求項 10 のコード記憶手段にも相当する。

#### [第2実施形態]

次に、本発明の第2実施形態について説明する。

#### 【0135】

本第2実施形態のプログラムコード生成装置 3 は、第1実施形態のプログラムコード生成装置 3 と同じ構成である(図1参照)。また、図4の処理が実行される点も同じである。

30

#### 【0136】

一方、本第2実施形態のプログラムコード生成装置 3 は、特定条件(例えば特定条件 S , T ) が成立するか否かをシミュレーションにより検出し、その検出結果に基づき、成立頻度を取得するようになっている点が第1実施形態と異なっている。以下、図2の制御モデル 20 a に場合について具体的に説明する。

#### 【0137】

まず、図11は、制御モデル 20 a について、パラメータ設定領域 23 a が設けられた構成を表す図面である。そして、本第2実施形態の場合、図11に示すように、パラメータ設定領域 23 a 内には、特定条件 S の成立回数 CNTT と不成立回数 CNTF とがそれぞれ記述される構成となっている。

40

#### 【0138】

具体的に、特定条件 S の成立回数及び不成立回数がシミュレーションにより検出され、その検出された成立回数の値が成立回数 CNTT として、また、検出された不成立回数の値が不成立回数 CNTF として、それぞれパラメータ設定領域 23 a 内に記述される。加えて、成立頻度記憶部 15 に、BLK1 ブロックと関連づけて、成立回数 CNTT と不成立回数 CNTF とが記憶される。以下、説明する。

#### 【0139】

図12は、シミュレーション処理部 13 が行う処理の流れを表すフローチャートである。この処理では、制御モデル 20 (本例では、制御モデル 20 a ) に対応する制御プログ

50

ラムのシミュレーションが実行されると共に、シミュレーション結果を表すログデータが解析されて、特定条件（本例では、特定条件 S）の成立回数及び不成立回数が検出される。そして、以下のタイミングで実施される。

【0140】

まず、使用者により、制御モデル 20 がモデル入力部 51 を介して入力され、また、開始指令入力部 53 を介してシミュレーションの実行を指令する実行指令が、コード生成ツール 10 に入力されると、抽出エンジン 11 が、制御モデル 20 を読み込んで、図示しない処理にて制御モデル 20 に対応する制御プログラムの情報を含む中間ファイルを出力する。そして、その中間ファイルは、シミュレーション処理部 13 に入力されるようになっており、シミュレーション処理部 13 は、その中間ファイルが入力されると、図 12 の処理を開始する。尚、使用者により制御モデル 20 が入力されると、自動的に、実行指令がコード生成ツール 10 に入力されるように構成してもよい。

10

【0141】

図 12 の処理では、まず、S 210 にて、制御モデル 20 a に対応する制御プログラムをシミュレーションする。つまり、その制御プログラムをソフトウェア上で実行する。尚、この S 210 において、シミュレーションにより得られたシミュレーション結果を表すログデータは、図示しない RAM に一旦記憶されると共に、ハードディスク装置に記憶される。

【0142】

そして、次に S 220 では、シミュレーションを終了するか否かを判定する。具体的に、シミュレーションを実行する回数が予め定められており、この S 220 では、シミュレーションが、予め定められた回数（規定回数）実行されたか否かを判定する。

20

【0143】

そして、シミュレーションが規定回数実行されていないと判断すると、シミュレーションを終了しないと判定して（S 220：NO）、再び S 210 へ戻り、シミュレーションを実行する。

【0144】

一方、S 220 で、シミュレーションが規定回数実行されたと判断すると、シミュレーションを終了すると判定して（S 220：YES）、S 230 へ移行する。S 230 では、以下の処理を行う。

30

【0145】

シミュレーション処理部 13 では、シミュレーションにより検出される特定条件 S の成立回数 NT と不成立回数 NF とがそれぞれ、図示しないカウンタによりカウントされるようになっており、この S 230 では、そのカウンタにおける成立回数 NT の値及び不成立回数 NF の値を 0（初期値）にする。尚、成立回数 NT 及び不成立回数 NF が、RAM 等の所定の格納領域に更新記憶されるように構成してもよい。

【0146】

そして、S 230 の次は、S 240 へ進み、S 210 で得られたログデータのうち、解析すべきログデータ、言い換えると、解析していないログデータがあるか否かを判定する。そして、解析すべきログデータがあると判定すると（S 240：YES）、S 250 へ移行し、その解析すべきログデータを解析して、そのログデータから、特定条件 S が成立したか否かを表すデータ（以下、成立頻度検出データと言う）を読み込む。また、成立頻度検出データの値は、0、1 の何れかであり、0 は特定条件 S が成立していないことを表し、1 は特定条件 S が成立したことを表す。

40

【0147】

そして、S 250 で成立頻度検出データを読み込むと、S 260 へ進み、その読み込んだ成立頻度検出データの値が 1 であるか否かを判定する。そして、1 であると判定すると（S 260：YES）、特定条件 S が成立したと判断して S 270 へ移行し、成立回数 NT の値を 1 増加させる。そして、再び S 240 へ戻る。

【0148】

50

一方、S 2 6 0で成立頻度検出データが1でない、即ち、0であると判定すると(S 2 6 0 : N O)、特定条件Sが成立していないと判断してS 2 8 0へ移行し、不成立回数N Fの値を1増加させる。そして、再びS 2 4 0へ戻る。

【0 1 4 9】

また、S 2 4 0で解析すべきログデータがないと判定すると(S 2 4 0 : N O)、S 2 9 0へ移行し、S 2 3 0 ~ S 2 7 0で検出された成立回数N Tの値を、成立回数C N T Tとして設定し、S 2 3 0 ~ S 2 6 0及びS 2 8 0で検出された不成立回数N Fの値を、不成立回数C N T Fとして設定する。尚、設定するとは、前述のように、成立回数C N T T及び不成立回数C N T Fを、パラメータ設定領域2 3 a内に記述すると共に、成立頻度記憶部1 5に、B L K 1ブロックと関連づけて記憶させることである。そしてその後、当該処理を終了する。

10

【0 1 5 0】

そして、本第2実施形態において、図4の処理は、この図1 2の処理が終了し、使用者により、開始指令入力部5 3を介して前述の生成指令が入力されると開始される。尚、図1 2の処理が終了すると、図4の処理が自動で開始されるように構成してもよい。

【0 1 5 1】

そして、本第2実施形態の図4のS 1 4 0では、成立頻度記憶部1 5から成立回数C N T T及び不成立回数C N T Fを読み出して、その読み出した成立回数C N T T及び不成立回数C N T Fに基づき、成立頻度を取得する。例えば成立回数C N T Tが3 0 0(回)であり、不成立回数C N T Fが1 8 0(回)であれば、成立頻度は $3 0 0 / (3 0 0 + 1 8 0) = 6 2 . 5 \%$ と算出することができる。尚、成立回数C N T Tと不成立回数C N T Fの大小を比較し、成立頻度が「高い」或いは「低い」と算出するようにしてもよい。

20

【0 1 5 2】

尚、本第2実施形態において、シミュレーション処理部1 3及びS 2 4 0 ~ S 2 9 0の処理が検出手段に相当している。

以上のように、本第2実施形態によれば、シミュレーション処理部1 3が、制御モデル2 0 aに対応する制御プログラムについてシミュレーションを実行すると共に、特定条件Sの成立回数及び不成立回数を検出し、コード生成処理部1 2は、その検出結果に基づき、特定条件Sの成立頻度を取得する。このため、使用者が制御モデル2 0 aに対して成立頻度を設定したりしなくてもよく、成立頻度が自動で容易に得られるようにすることができ、使用者にとって使い勝手がよくなる。また、シミュレーションを繰り返し実行するようになれば、特定条件Sが成立するか否かを表すデータを多数取得できることとなり、これによれば、シミュレーションで得られる成立頻度の信頼性を向上させることができる。このため、追加処理の実行頻度が低くなるプログラムコードが確実に生成されるようにすることができる。

30

[実施形態3]

次に、本発明の第3実施形態について説明する。

【0 1 5 3】

図1 3は、本第3実施形態のプログラムコード生成装置3の構成図である。

本第3実施形態のプログラムコード生成装置3は、第1実施形態のプログラムコード生成装置3(図1参照)と比較して、生成ルール記憶部1 4に、モデル記憶部1 7を備えている点が異なっている。

40

【0 1 5 4】

モデル記憶部1 7は、制御モデル2 0を表すためのモデルのテンプレートを記憶するものである。具体的に、モデル記憶部1 7には、図1 4及び図1 5に示すようなモデルのテンプレートが記憶されている。

【0 1 5 5】

図1 4(a)のテンプレート1は、前述した第1の制御に対応する制御モデルのテンプレートであり、図1 4(b)のテンプレート2は、前述した第2の制御に対応する制御モデルのテンプレートである。

50

## 【 0 1 5 6 】

ここで、図 1 4 ( a ) は、図 1 7 ( a ) と同じであるため、ここでは詳しい説明を省略する。一方、図 1 4 ( b ) について説明すると、図 1 4 ( a ) と異なり、B L K 1 ブロックには、大小を表す符号として、「 $>$ 」が記述され、また、S w i t c h ブロックの第 1 ポートには定数 E が入力され、S w i t c h ブロックの第 3 ポートには定数 D が入力されるように構成されている。この構成によれば、「制御量 C に定数 D を代入する。ただし、制御量 A > 制御量 B という条件が成立する場合は、制御量 C に定数 E を代入する」という前述の第 2 の制御が実現される。

## 【 0 1 5 7 】

また、図 1 5 ( a ) のテンプレート 1 は、前述した第 3 の制御に対応する制御モデルのテンプレートであり、図 1 5 ( b ) のテンプレート 2 は、前述した第 4 の制御に対応する制御モデルのテンプレートである。

## 【 0 1 5 8 】

ここで、図 1 5 ( a ) は、図 7 と同じであるため、ここでは詳しい説明を省略する。一方、図 1 5 ( b ) について説明すると、図 1 5 ( a ) と異なり、B L K 1 ブロックの出力値は A N D 回路の第 2 ポートに入力され、B L K 2 ブロックの出力値は A N D 回路の第 1 ポートに入力されるように構成されている。この構成によれば、「ロー信号を出力し、制御量 C < 制御量 D という条件が成立し、かつ、制御量 A > 制御量 B という条件が成立する間は、ハイ信号を出力する」という前述の第 4 の制御が実現される。

## 【 0 1 5 9 】

そして、本第 3 実施形態では、コード生成処理部 1 2 は、図 4 の処理に代えて、図 1 6 の処理を実行する。尚、この図 1 6 の処理が開始されるタイミングは、図 4 の処理が実行される場合と同じであり、つまり、制御モデル 2 0 が入力されると共に生成指令が入力され、抽出エンジン 1 1 から所定の間中ファイルがコード生成処理部 1 2 に入力されたタイミングである。

## 【 0 1 6 0 】

図 1 6 の処理では、まず S 3 1 0 にて、抽出エンジン 1 1 からの中間ファイルに基づき、プログラムコードの生成対象のモデル部を検索してそのモデル部があるか否かを判定し、生成対象のモデル部がないと判定すると ( S 3 1 0 : N O )、そのまま当該処理を終了する。一方、対象のモデル部があると判定すると ( S 3 1 0 : Y E S )、S 3 2 0 へ移行し、その生成対象のモデル部が、条件判定演算モデル部であるか否かを判定する。

## 【 0 1 6 1 】

S 3 2 0 で、条件判定演算モデル部でないと判定すると ( S 3 2 0 : N O )、S 3 8 0 へ移行し、その条件判定演算モデル部でないと判定したモデル部について、プログラムコードを生成する。尚、S 3 8 0 の処理の内容については、ここでは詳しい説明を省略する。

## 【 0 1 6 2 】

一方、S 3 2 0 で、条件判定演算モデル部であると判定すると ( S 3 2 0 : Y E S )、S 3 3 0 へ移行する。S 3 3 0 では、その条件判定演算モデル部における判定処理で判定される条件の成立頻度を取得する。尚、成立頻度は、図 6 を用いて前述したように、予め、使用者により設定入力部 5 2 を介して入力され、成立頻度記憶部 1 5 に記憶される。そして、S 3 3 0 では、成立頻度記憶部 1 5 から、S 3 1 0 で検索された条件判定演算モデル部に対応する成立頻度を読み出す。

## 【 0 1 6 3 】

また、図 1 1 及び図 1 2 を用いて説明したように構成してもよい。つまり、シミュレーション処理部 1 3 が、入力された制御モデル 2 0 に対応する制御プログラムのシミュレーションを実行すると共に、条件判定演算モデル部で判定される条件の成立回数及び不成立回数を検出し、その検出値を、成立頻度記憶部 1 5 に記憶させる。そして、S 3 3 0 では、その検出値を成立頻度記憶部 1 5 から読み出すと共に、その読み出した検出値に基づき、成立頻度を取得するように構成してもよい。

10

20

30

40

50

## 【 0 1 6 4 】

そして、S 3 3 0の後、S 3 4 0へ移行し、取得した成立頻度が規定値より高いか否かを判定する。そして、成立頻度が規定値以下であると判定すると(S 3 4 0 : N O)、S 3 5 0へ移行し、一方、成立頻度が規定値より高いと判定すると(S 3 4 0 : : Y E S)、S 3 6 0へ移行する。

## 【 0 1 6 5 】

S 3 5 0では、モデル記憶部 1 7から、テンプレート 1 (図 1 4 ( a ) 或いは図 1 5 ( a ) ) を読み出すと共に、その後、S 3 7 0へ移行し、その読み出したテンプレート 1 を、表示部 4 0に表示させる。この場合、読み出したテンプレート 1 が、入力された制御モデル 2 0の一部を構成するものである場合、その入力された制御モデル 2 0のテンプレート 1 に対応する部分とS 3 5 0で読み出したテンプレート 1 とを置き換えて、その置き換えを行った後の制御モデル 2 0全体を、表示部 4 0に表示させるようにすればよい。また、入力された制御モデル 2 0と、読み出したテンプレート 1 とをそれぞれ別々に、1 画面上に表示させるようにしてもよい。さらに、読み出したテンプレート 1 のみを表示させるようにしてもよい。テンプレート 2 についても同様である。

10

## 【 0 1 6 6 】

そして、S 3 7 0の処理の後、S 3 8 0へ移行し、S 3 7 0で表示部 4 0に表示させたテンプレート 1 に対応するプログラムコードを生成する。そして再び、S 3 1 0へ戻る。

一方、S 3 6 0では、モデル記憶部 1 7から、テンプレート 2 (図 1 4 ( b ) 或いは図 1 5 ( b ) ) を読み出すと共に、その後、S 3 7 0へ移行し、その読み出したテンプレート 2 を、表示部 4 0に表示させる。そして、S 3 8 0へ移行し、S 3 7 0で表示部 4 0に表示させたテンプレート 2 に対応するプログラムコードを生成する。そして再び、S 3 1 0へ戻る。

20

## 【 0 1 6 7 】

次に、具体例を用いて説明する。

まず、図 2 の制御モデル 2 0 a の場合について説明する。

制御モデル 2 0 a が入力されると共に生成指令が入力されて、図 1 6 の処理が開始されると、生成対象のモデル部があると判定し(S 3 1 0 : Y E S)、また、その生成対象のモデル部が、条件判定演算モデル部であると判定する(S 3 2 0 : : Y E S)。

## 【 0 1 6 8 】

そして、成立頻度記憶部 1 5 から、制御モデル 2 0 a において判定される特定条件 S の成立頻度を取得し(S 3 3 0)、その後、取得した成立頻度が規定値より高いか否かを判定する(S 3 4 0)。尚、規定値は、予め使用者等により設定され、R O M やハードディスク装置等の所定の領域に記憶されるが、例えば 5 0 % ( 5 割 ) と設定しておくことが考えられる。

30

## 【 0 1 6 9 】

そして、成立頻度が規定値以下であると判定すると(S 3 4 0 : N O)、モデル記憶部 1 7 から、図 1 4 ( a ) のテンプレート 1 を読み出す(S 3 5 0)。このテンプレート 1 は、前述のように、第 1 の制御を表すものであり、第 1 の制御によれば、特定条件 S ( 制御量 A > 制御量 B ) の成立頻度が低い(規定値以下)の場合、「C = D」の追加処理、即ち、C に D を代入し直すという追加処理の実行頻度が低くなる。

40

## 【 0 1 7 0 】

そしてその後、読み出した図 1 4 ( a ) のテンプレート 1 を、表示部 4 0 に表示させると共に(S 3 7 0)、その表示させたテンプレート 1 に対応するプログラムコードを生成する(S 3 8 0)。これによれば、図 3 ( a ) に示すプログラムコードが生成される。そしてその後、再び S 3 1 0 へ戻る。

## 【 0 1 7 1 】

一方、S 3 4 0 で成立頻度が規定値より高いと判定すると(S 3 4 0 : : Y E S)、モデル記憶部 1 7 から、図 1 4 ( b ) のテンプレート 2 を読み出す(S 3 6 0)。このテンプレート 2 は、前述のように、第 2 の制御を表すものであり、第 2 の制御によれば、特定

50

条件 S ( 制御量 A > 制御量 B ) の成立頻度が高い ( 規定値より高い ) 場合、「 C = E 」の追加処理、即ち、C に E を代入し直すという追加処理の実行頻度が低くなる。

【 0 1 7 2 】

そしてその後、読み出した図 1 4 ( b ) のテンプレート 2 を、表示部 4 0 に表示させると共に ( S 3 7 0 )、そのテンプレート 2 に対応するプログラムコードを生成する ( S 3 8 0 )。これによれば、図 3 ( b ) に示すプログラムコードが生成される。そしてその後、再び S 3 1 0 へ戻る。

【 0 1 7 3 】

つまり、本第 3 実施形態のプログラムコード生成装置 3 によれば、第 1 及び第 2 実施形態のプログラムコード生成装置 3 と同様に、制御モデル 2 0 a については、特定条件 S の成立頻度が規定値以下である場合には、図 3 ( a ) のプログラムコードが生成され、特定条件 S の成立頻度が規定値より高い場合には、図 3 ( b ) プログラムコードが生成される。つまり、追加処理の実行頻度が低くなるようなプログラムコードが生成される。

【 0 1 7 4 】

次に、図 7 の制御モデル 2 0 b の場合について説明する。

制御モデル 2 0 b が入力されると共に生成指令が入力されて、図 1 6 の処理が開始されると、生成対象のモデル部があると判定し ( S 3 1 0 : Y E S )、また、その生成対象のモデル部が、条件判定演算モデル部であると判定する ( S 3 2 0 : : Y E S )。

【 0 1 7 5 】

そして、成立頻度記憶部 1 5 から、制御モデル 2 0 b で判定される特定条件 S の成立頻度 S と、特定条件 T の成立頻度 T とを読み出し ( S 3 3 0 )、その後、本例では、成立頻度 S が成立頻度 T より高いか否かを判定する。

【 0 1 7 6 】

そして、成立頻度 S が成立頻度 T 以下であると判定すると ( S 3 4 0 : N O )、モデル記憶部 1 7 から、図 1 5 ( a ) のテンプレート 1 を読み出す。このテンプレート 1 は、前述のように、第 3 の制御を表すものであり、第 3 の制御によれば、成立頻度 S が成立頻度 T 以下である場合、2 回目の判定処理 ( 判定処理 T ) の実行頻度が低くなる。

【 0 1 7 7 】

そしてその後、読み出した図 1 5 ( a ) のテンプレート 1 を、表示部 4 0 に表示させると共に ( S 3 7 0 )、その表示させたテンプレート 1 に対応するプログラムコードを生成する ( S 3 8 0 )。これによれば、図 8 ( a ) に示すプログラムコードが生成される。そしてその後、再び S 3 1 0 へ戻る。

【 0 1 7 8 】

一方、S 3 4 0 で成立頻度 S が成立頻度 T より高いと判定すると ( S 3 4 0 : : Y E S )、S 3 6 0 へ移行し、モデル記憶部 1 7 から、図 1 5 ( b ) のテンプレート 2 を読み出す。このテンプレート 2 は、前述のように、第 4 の制御を表すものであり、第 4 の制御によれば、成立頻度 S が成立頻度 T より高い場合、2 回目の判定処理 ( 判定処理 S ) の実行頻度が低くなる。

【 0 1 7 9 】

そしてその後、S 3 7 0 へ移行し、読み出した図 1 5 ( b ) のテンプレート 2 を、表示部 4 0 に表示させると共に、S 3 8 0 へ移行し、そのテンプレート 2 に対応するプログラムコードを生成する。これによれば、図 8 ( b ) に示すプログラムコードが生成される。そしてその後、再び S 3 1 0 へ戻る。

【 0 1 8 0 】

つまり、本第 3 実施形態のプログラムコード生成装置 3 によれば、第 1 及び第 2 実施形態のプログラムコード生成装置 3 と同様に、制御モデル 2 0 b については、成立頻度 S が成立頻度 T 以下である場合には、図 8 ( a ) のプログラムコードが生成され、成立頻度 S が成立頻度 T より高い場合には、図 8 ( b ) プログラムコードが生成される。つまり、2 回目の判定処理の実行頻度が低くなるようなプログラムコードが生成される。また、2 回目の判定処理の実行頻度が低くなることは、2 回目の判定処理の後の処理 X ( 追加処理に相

10

20

30

40

50

当)の実行頻度が低くなることを意味する。

【0181】

尚、本第3実施形態において、モデル記憶部17がモデル記憶手段に相当し、表示部40が表示手段に相当し、S370の処理が画像表示制御手段に相当している。

以上のように、本第3実施形態によれば、特定条件の成立頻度に応じて、モデル記憶部17から、モデルのテンプレートが読み出されて、その読み出されたモデルのテンプレートが、表示部40に表示されるようになっていく。このため、使用者は、どのようなモデルに基づきプログラムコードが生成されるのかが、視覚で認識できるようになる。よって、使用者にとって使い勝手がよくなる。例えば、入力した制御モデルと、その入力した制御モデルに基づき作成されたプログラムコードが対応しないというような不都合が生じることを防止することができる。

[実施形態4]

次に、本発明の第4実施形態について説明する。

【0182】

第4実施形態のプログラムコード生成装置の構成は、第3実施形態のプログラムコード生成装置3と同じ構成である(図13参照)。

そして、本第4実施形態では、少なくとも3つ以上の複数種類のプログラムの何れでも表すことができる制御モデル(以下、特定演算モデル部)のプログラムコードを生成するようになっていく。ここでは、特定演算モデル部が、車両制御用の制御プログラムを表し、特に、所定の制御量(例えば燃料噴射量やスロットル開度等)を補正するための補正値をエンジンの回転数に応じて算出するためのマップデータを、そのマップデータが記憶された記憶領域から読み出す処理の制御プログラムを表す場合について説明する。

【0183】

本第4実施形態の例では、エンジンの回転数が高回転の時に用いるマップデータ(以下、第1マップデータと言う)と、中回転の時に用いるマップデータ(以下、第2マップデータと言う)と、低回転の時に用いるマップデータ(以下、第3マップデータと言う)とがあり、特定演算モデル部は、その第1~3のマップデータを読み出す処理の制御プログラムを表すものである。尚、この特定演算モデル部が表す制御プログラムにより読み出されたマップデータは、所定の格納領域に格納されると共に、特定の補正実施条件が成立すると、別のプログラムで読み込まれ、その時のエンジン回転数に応じた補正値を算出するために使用される。

【0184】

以下、どのように特定演算モデル部に対応するプログラムコードを生成するかについて説明する。

まず、使用者により、特定演算モデル部を含む制御モデル20(図13参照)がモデル入力部51を介して入力され、また、開始指令入力部53を介してシミュレーションの実行を指令する実行指令が、コード生成ツール10に入力されると、抽出エンジン11が、制御モデル20を読み込んで、図示しない処理にて制御モデル20に対応する制御プログラムの情報を含む中間ファイルを出力する。そして、その中間ファイルは、シミュレーション処理部13に入力されるようになっており、シミュレーション処理部13は、その中間ファイルが入力されると、その中間ファイルに基づき、制御モデル20に対応する制御プログラムをシミュレーションする。尚、使用者により制御モデル20が入力されると、自動的に、実行指令がコード生成ツール10に入力されるように構成してもよい。また、このシミュレーションの際、エンジンの実機が実際に接続され、そのエンジンの回転数のデータが利用される。

【0185】

ここで、まず、そのシミュレーションを含め、以下に説明する処理は、シミュレーション処理部13が行う処理である。

ところで、シミュレーションにより得られたシミュレーション結果を表すログデータは、図示しないRAMに一旦記憶されると共に、ハードディスク装置に記憶される。また、

10

20

30

40

50

シミュレーションは、予め定められた回数実行される。

【0186】

そして、シミュレーション処理部13は、シミュレーション結果を表すログデータから、前記補正実施条件成立時のエンジン回転数について、高回転、中回転、低回転となる割合を算出する。言い換えると、高回転となる頻度、中回転となる頻度、低回転となる頻度をそれぞれ算出する。

【0187】

次に、最も成立の頻度が高くなるエンジンの回転状態の情報（以下、回転状態情報と言う）を取得する。例えば、高回転となる割合（頻度）が最も高ければ、「高回転」である旨の情報を取得する。尚、回転状態情報は、図示しないRAM等に記憶される。

10

【0188】

以上が、シミュレーション処理部13が行う処理である。

次に説明する処理は、コード生成処理部12が行う処理である。

コード生成処理部12は、特定演算モデル部について、回転状態情報に基づき、実行所要時間が最も短くなるようなプログラムコードを生成する処理を行う。

【0189】

具体的に、回転状態情報をRAM等から読み出すと共に、その回転状態情報が表す回転状態（高回転、中回転、低回転の何れか）の時に用いるマップデータ（第1～第3マップデータの何れか）を、最初に読み出すようになるプログラムコードを生成する。

【0190】

例えば、回転状態情報が「高回転」を表す場合、高回転の時に用いる第1マップデータを最初に読み出すようなプログラムコードを生成する。また、第1マップデータを読み出した後は、第2マップデータ、第3マップデータの順で読み出すように構成する。尚、第2、第3マップデータについて、第3マップデータ、第2マップデータの順で読み出すように構成してもよい。

20

【0191】

また、回転状態情報が「中回転」を表す場合、中回転の時に用いる第2マップデータを最初に読み出すようなプログラムコードを生成する。また、第2マップデータを読み出した後は、第1マップデータ、第3マップデータの順で読み出すように構成する。尚、第1、第3マップデータについて、第3マップデータ、第1マップデータの順で読み出すように構成してもよい。

30

【0192】

さらに、回転状態情報が「低回転」を表す場合、低回転の時に用いる第3マップデータを最初に読み出すようなプログラムコードを生成する。また、第3マップデータを読み出した後は、第1マップデータ、第2マップデータの順で読み出すように構成する。尚、第1、第2マップデータについて、第2マップデータ、第1マップデータの順で読み出すように構成してもよい。

【0193】

以上のように、コード生成処理部12は、シミュレーション処理部13の処理により得られた回転状態情報に基づき、実行所要時間が最も短くなるプログラムコードを生成する。

40

【0194】

このような構成によれば、最も成立の頻度が高くなるエンジンの回転状態の時に使用されるマップデータが、まず最初に読み出されるようなプログラムコードを生成することができる。つまり、補正値を算出する際に使用しないマップデータを最初に読み出してしまふ、ということが生じる頻度を抑えることができる。このため、実行所要時間や処理負荷を抑えることができるプログラムコードを生成できるようになる。

【0195】

ところで、第1マップデータが最初に読み出されるようになるプログラムコード（以下、第1プログラムコードと言う）、第2マップデータが最初に読み出されるようになるプ

50

プログラムコード（以下、第2プログラムコードと言う）、及び第3マップデータが最初に読み出されるようになるプログラムコード（以下、第3プログラムコードと言う）をそれぞれ、コード記憶部16に記憶しておき、回転状態情報に基づいて、そのコード記憶部16から、第1～第3プログラムコードの何れかを読み出すように構成してもよい。つまり、回転状態情報が「高回転」を表すものであれば、第1プログラムコードを読み出し、「中回転」を表すものであれば、第2プログラムコードを読み出し、「低回転」を表すものであれば、第3プログラムコードを読み出すように構成してもよい。

【0196】

また、第1～第3プログラムコードに代えて、第1～第3プログラムコードを表すテンプレート（以下、それぞれ、第1、第2、第3テンプレートと言う）を、例えばモデル記憶部17に記憶しておくようにしてもよい。そして、この場合、回転状態情報に基づいて、モデル記憶部17から、第1～第3テンプレートの何れかを読み出して、その読み出した第1～第3テンプレートの何れかに基づき、プログラムコードを生成するように構成すればよい。つまり、回転状態情報が「高回転」を表すものであれば、第1テンプレートを読み出すと共に、その第1テンプレートに基づいて第1プログラムコードを生成し、「中回転」を表すものであれば、第2テンプレートを読み出すと共に、その第2テンプレートに基づいて第2プログラムコードを生成し、「低回転」を表すものであれば、第3テンプレートを読み出すと共に、その第3テンプレートに基づいて第3プログラムコードを生成するように構成すればよい。

【0197】

尚、本第4実施形態において、コード生成処理部12が請求項9～11の生成手段に相当し、シミュレーション処理部13の回転状態情報を取得する処理が条件取得手段に相当し、コード記憶部16が請求項10のコード記憶手段に相当し、モデル記憶部17が請求項11のテンプレート記憶手段に相当している。

【0198】

以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の技術範囲内で種々の形態をとることができる。

例えば、上記第1、第2実施形態において、コード生成処理部12がコード記憶部16からテンプレートを読み出すと、その読み出したテンプレートに対応する制御モデルが表示部40に表示されるように構成してもよい。

【0199】

また、条件判定演算モデル部における判定処理は、2つ以上の判定処理で構成されていてもよい。

また、図7の例において、成立頻度 $S >$  成立頻度 $T$ という条件についての成立頻度 $U$ を取得するようにし、その成立頻度 $U$ に応じて、プログラムコードが生成されるような構成としてもよい。

【図面の簡単な説明】

【0200】

【図1】第1実施形態のプログラムコード生成装置3の構成図である。

【図2】制御モデルの一例を表す図面である（例1）。

【図3】第1の例の制御モデルのプログラムコードを表す図面である（例1）。

【図4】コード生成処理部12が実行する処理の流れを表すフローチャートである。

【図5】プログラムコードのテンプレートを表す図面である（例1）。

【図6】パラメータ設定の構成を表す図面である（例1）。

【図7】制御モデルの一例を表す図面である（例2）。

【図8】制御モデルのプログラムコードを表す図面である（例2）。

【図9】パラメータ設定の構成を表す図面である（例2）。

【図10】プログラムコードのテンプレートを表す図面である（例2）。

【図11】パラメータ設定の構成を表す図面である（例3）。

【図12】シミュレーション処理部13が実行する処理の流れを表すフローチャートであ

10

20

30

40

50

る。

【図13】第3実施形態のプログラムコード生成装置3の構成図である。

【図14】制御モデルのテンプレートを表す図面である(例1)。

【図15】制御モデルのテンプレートを表す図面である(例2)。

【図16】第3実施形態のコード生成処理部12が実行する処理の流れを表すフローチャートである。

【図17】従来のプログラムコード生成方法を説明するための図面である。


【符号の説明】

【0201】


3...プログラムコード生成装置、10...コード生成ツール、11...抽出エンジン、12...コード生成処理部、13...シミュレーション処理部、14...生成ルール記憶部、15...成立頻度記憶部、16...コード記憶部、17...モデル記憶部、20, 20a, 20b...制御モデル、21...加減算ブロック、22...乗除算ブロック、23...比較演算ブロック、23a, 23b...パラメータ設定領域、24...切換ブロック、25...論理演算ブロック、28...変数ブロック、29...定数ブロック、31...コンパイラ・リンカ、40...表示部、51...モデル入力部、52...設定入力部、53...開始指令入力部、32...フラッシュROM。

10

【図1】



【図2】



【図3】

(a)

```

C = E ;
if ( A > B ){
  C = D ;
}

```


(b)

```


C = D ;
if ( A <= B ){
  C = E ;
}

```


【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 9 】




【 図 8 】




【図10】




【図11】




【図12】




【図13】




【図14】



【 図 1 5 】



【 図 1 6 】



【 図 1 7 】

