

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5426124号
(P5426124)

(45) 発行日 平成26年2月26日(2014.2.26)

(24) 登録日 平成25年12月6日(2013.12.6)

(51) Int.Cl.		F I			
HO 1 L 33/38	(2010.01)	HO 1 L 33/00	2 1 0		
HO 1 L 33/44	(2010.01)	HO 1 L 33/00	3 0 0		
HO 1 L 33/32	(2010.01)	HO 1 L 33/00	1 8 6		

請求項の数 13 (全 30 頁)

(21) 出願番号	特願2008-220144 (P2008-220144)	(73) 特許権者	000003078
(22) 出願日	平成20年8月28日 (2008.8.28)		株式会社東芝
(65) 公開番号	特開2010-56323 (P2010-56323A)		東京都港区芝浦一丁目1番1号
(43) 公開日	平成22年3月11日 (2010.3.11)	(74) 代理人	100108062
審査請求日	平成22年9月28日 (2010.9.28)		弁理士 日向寺 雅彦
		(72) 発明者	勝野 弘
			東京都港区芝浦一丁目1番1号 株式会社東芝内
		(72) 発明者	大場 康夫
			東京都港区芝浦一丁目1番1号 株式会社東芝内
		(72) 発明者	金子 桂
			東京都港区芝浦一丁目1番1号 株式会社東芝内

最終頁に続く

(54) 【発明の名称】 半導体発光装置の製造方法及び半導体発光装置

(57) 【特許請求の範囲】

【請求項1】

第1半導体層と、第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、を有する積層構造体と、

前記積層構造体の主面上に設けられ、前記第1半導体層に接続された第1電極と、

前記積層構造体の前記主面上に設けられ、前記第2半導体層に接続された第2電極と、

前記主面上において、前記第1電極及び前記第2電極により覆われていない前記第1半導体層及び前記第2半導体層の上に設けられ、屈折率の異なる誘電体膜が積層されてなり、前記第1電極及び前記第2電極の少なくともいずれかの周縁の少なくとも一部に立設された突出部を有する誘電体積層膜と、

前記誘電体積層膜に覆われていない前記第1電極及び前記第2電極の上、前記第1電極及び前記第2電極の周辺部の前記誘電体積層膜の上面の上、並びに、前記誘電体積層膜の側面の上に設けられたガイド部導電膜と、

を有する半導体発光素子と、

前記第1電極及び前記第2電極の少なくともいずれかと接続される接続部材を有する実装部材と、

を対向させ、

前記突出部をガイドとして前記接続部材を前記第1電極及び前記第2電極の前記少なく

ともいづれかに接触させ接合することを特徴とする半導体発光装置の製造方法。

【請求項 2】

前記接合する工程は、

前記半導体発光素子と前記実装部材とを概略の位置合わせした状態で、前記半導体発光素子と前記実装部材とを接触させる工程と、

前記接触させた状態で、前記半導体発光素子及び前記実装部材の少なくともいづれかに振動を印加して、前記突出部に囲まれた凹部に前記接続部材を挿入させ前記接続部材を前記第 1 及び第 2 電極の前記少なくともいづれかに接触させる工程と、

を有することを特徴とする請求項 1 記載の半導体発光装置の製造方法。

【請求項 3】

前記接合する工程は、

前記挿入させ前記接続部材を前記第 1 及び第 2 電極の前記少なくともいづれかに接触させる工程の後に、前記接続部材と、前記第 1 及び前記第 2 電極の前記少なくともいづれかと、を溶接する工程をさらに有することを特徴とする請求項 2 記載の半導体発光装置の製造方法。

【請求項 4】

前記溶接する工程は、前記突出部の一部を、前記接続部材により被覆する工程を含むことを特徴とする請求項 3 記載の半導体発光装置の製造方法。

【請求項 5】

前記接続部材の高さは、前記突出部の高さよりも高いことを特徴とする請求項 1 ~ 4 のいずれか 1 つに記載の半導体発光装置の製造方法。

【請求項 6】

前記主面に平行な面内における前記接続部材の形状は、前記主面に平行な面内における前記突出部に囲まれた凹部の形状よりも小さいことを特徴とする請求項 1 ~ 5 のいずれか 1 つに記載の半導体発光装置の製造方法。

【請求項 7】

前記接続部材は、ハンダであることを特徴とする請求項 1 ~ 6 のいずれか 1 つに記載の半導体発光装置の製造方法。

【請求項 8】

基板の上に、前記第 1 半導体層、前記発光層、及び、前記第 2 半導体層を積層する工程と、

前記第 2 半導体層と前記発光層の一部を除去して前記第 1 半導体層を露出させる工程と、

前記露出した前記第 1 半導体層の上に、前記第 1 電極を形成する工程と、

前記第 2 半導体層の上に、前記第 2 金属膜を形成する工程と、

前記第 1 金属膜及び前記第 2 金属膜により覆われていない前記第 1 半導体層及び前記第 2 半導体層の上に、屈折率の異なる誘電体膜を交互に積層して、前記誘電体積層膜を形成する工程と、

をさらに備えたことを特徴とする請求項 1 ~ 7 のいずれか 1 つに記載の半導体発光装置の製造方法。

【請求項 9】

基板の上に、前記第 1 半導体層、前記発光層、及び、前記第 2 半導体層を積層する工程と、

前記第 2 半導体層と前記発光層の一部を除去して前記第 1 半導体層を露出させる工程と、

前記露出した前記第 1 半導体層の一部の上と、前記第 2 半導体層の一部の上と、に、屈折率の異なる誘電体膜を交互に積層して、前記誘電体積層膜を形成する工程と、

前記誘電体積層膜により覆われていない前記第 1 半導体層の上に、前記第 1 電極を形成する工程と、

前記誘電体積層膜により覆われていない前記第 2 半導体層の上に、前記第 2 電極を形成

10

20

30

40

50

する工程と、

をさらに備えたことを特徴とする請求項 1 ~ 7 のいずれか 1 つに記載の半導体発光装置の製造方法。

【請求項 10】

前記第 1 半導体層を露出させる工程と、前記誘電体積層膜を形成する工程と、の間に、前記露出した前記第 1 半導体層の一部の上と、前記第 2 半導体層の一部の上と、に、前記第 1 半導体層及び前記第 2 半導体層に対する被覆性が前記誘電体積層膜よりも高い誘電体膜を形成する工程をさらに有することを特徴とする請求項 8 または 9 に記載の半導体発光装置の製造方法。

【請求項 11】

前記第 1 半導体層を露出させる工程は、前記積層構造体に、前記積層構造体の層面に対して傾斜したテーパ形状部を形成する工程を含むことを特徴とする請求項 8 ~ 10 のいずれか 1 つに記載の半導体発光装置の製造方法。

【請求項 12】

実装基板の上に、前記実装基板の表面に平行な面内における形状が、前記突出部により囲まれた前記第 1 及び第 2 電極の前記少なくともいずれかの形状よりも小さい前記接続部材を形成する工程をさらに備えたことを特徴とする請求項 1 ~ 11 のいずれか 1 つに記載の半導体発光装置の製造方法。

【請求項 13】

第 1 半導体層と、第 2 半導体層と、前記第 1 半導体層と前記第 2 半導体層との間に設けられた発光層と、を有する積層構造体と、

前記積層構造体の主面上に設けられ、前記第 1 半導体層に接続された第 1 電極と、
前記積層構造体の前記主面上に設けられ、前記第 2 半導体層に接続された第 2 電極と、

前記主面上において、前記第 1 電極及び前記第 2 電極により覆われていない前記第 1 半導体層及び前記第 2 半導体層の上に設けられ、屈折率の異なる誘電体膜が積層されてなり、前記第 1 電極及び前記第 2 電極の少なくともいずれかの周縁に立設された突出部を有する誘電体積層膜と、

前記誘電体積層膜に覆われていない前記第 1 電極及び前記第 2 電極の上、前記第 1 電極及び前記第 2 電極の周辺部の前記誘電体積層膜の上面の上、並びに、前記誘電体積層膜の側面の上に設けられたガイド部導電膜と、

を有する半導体発光素子と、

前記半導体発光素子の前記主面に対向して設けられ、前記第 1 電極及び前記第 2 電極の前記少なくともいずれかと溶接され前記突出部一部を被覆する接続部材を有する実装部材と、

を備えたことを特徴とする半導体発光装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体発光装置の製造方法及び半導体発光装置に関する。

【背景技術】

【0002】

発光層から生じた光を基板側から取り出すフリップチップ型の半導体発光素子では、電極形成面における反射領域の反射率向上と面積を広げることで、光取り出し効率を向上させることができる。

【0003】

例えば、オーミック特性と高効率反射特性を両立させた p 側電極を用いた場合、電極が形成されていない領域の反射率は低く、光取り出し効率低下の原因となっているため、p 側電極と n 側電極の距離を縮めるなどの工夫により、反射領域の面積を増やすことで光取

10

20

30

40

50

り出し効率を向上させている。

【0004】

このような光取り出し効率に重点を置いた電極設計を行うと、半導体発光素子をフリップチップマウントする際に、高いマウント精度が求められる。

【0005】

一方、半導体発光素子を用いた発光ダイオードは、大量生産によるコスト競争力強化が求められているため、1つの素子をマウントするのに要求される時間は通常0.5秒以下であり、マウント精度は非常に低い。

【0006】

特許文献1には、フリップチップマウント型の半導体発光素子において、金属ハンダを用いてマウントする技術が開示されている。

【特許文献1】特開2007-324585号公報

【発明の開示】

【発明が解決しようとする課題】

【0007】

本発明は、高精度で高速に組み立てることができる、光取り出し効率が高い半導体発光装置の製造方法及び半導体発光装置を提供する。

【課題を解決するための手段】

【0008】

本発明の一態様によれば、第1半導体層と、第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、を有する積層構造体と、前記積層構造体の主面上に設けられ、前記第1半導体層に接続された第1電極と、前記積層構造体の前記主面上に設けられ、前記第2半導体層に接続された第2電極と、前記主面上において、前記第1電極及び前記第2電極により覆われていない前記第1半導体層及び前記第2半導体層の上に設けられ、屈折率の異なる誘電体膜が積層されてなり、前記第1電極及び前記第2電極の少なくともいずれかの周縁の少なくとも一部に立設された突出部を有する誘電体積層膜と、前記誘電体積層膜に覆われていない前記第1電極及び前記第2電極の上、前記第1電極及び前記第2電極の周辺部の前記誘電体積層膜の上面の上、並びに、前記誘電体積層膜の側面の上に設けられたガイド部導電膜と、を有する半導体発光素子と、前記第1電極及び前記第2電極の少なくともいずれかと接続される接続部材を有する実装部材と、を対向させ、前記突出部をガイドとして前記接続部材を前記第1電極及び前記第2電極の前記少なくともいずれかに接触させ接合することを特徴とする半導体発光装置の製造方法が提供される。

【0009】

本発明の別の態様によれば、第1半導体層と、第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、を有する積層構造体と、前記積層構造体の主面上に設けられ、前記第1半導体層に接続された第1電極と、前記積層構造体の前記主面上に設けられ、前記第2半導体層に接続された第2電極と、前記主面上において、前記第1電極及び前記第2電極により覆われていない前記第1半導体層及び前記第2半導体層の上に設けられ、屈折率の異なる誘電体膜が積層されてなり、前記第1電極及び前記第2電極の少なくともいずれかの周縁に立設された突出部を有する誘電体積層膜と、前記誘電体積層膜に覆われていない前記第1電極及び前記第2電極の上、前記第1電極及び前記第2電極の周辺部の前記誘電体積層膜の上面の上、並びに、前記誘電体積層膜の側面の上に設けられたガイド部導電膜と、を有する半導体発光素子と、前記半導体発光素子の前記主面に対向して設けられ、前記第1電極及び前記第2電極の前記少なくともいずれかと溶接され前記突出部一部を被覆する接続部材を有する実装部材と、を備えたことを特徴とする半導体発光装置が提供される。

【発明の効果】

【0010】

本発明によれば、高精度で高速に組み立てることができる、光取り出し効率が高い半導

10

20

30

40

50

体発光装置の製造方法及び半導体発光装置が提供される。

【発明を実施するための最良の形態】

【0011】

以下に、本発明の各実施の形態について図面を参照しつつ説明する。

なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同じとは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。

また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

【0012】

(第1の実施の形態)

図1は、本発明の第1の実施形態に係る半導体発光装置の製造工程を例示する工程順模式的断面図である。

図2は、本発明の第1の実施形態に係る半導体発光装置の製造工程に適用される半導体発光素子の構成を例示する模式図である。

すなわち、同図(b)は平面図であり、同図(a)は同図(b)のA-A'線断面図である。

図3は、本発明の第1の実施形態に係る半導体発光装置の製造工程によって製造される半導体発光装置の構成を例示する模式的断面図である。

図4は、本発明の第1の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。

【0013】

まず、図2により、本実施形態の半導体発光装置の製造装置が適用される半導体発光素子101の構成について説明する。

図2(a)に表したように、本発明の第1の実施形態に係る半導体発光素子101においては、例えばサファイアからなる基板10の上にn型半導体層(第1半導体層)1、発光層3及びp型半導体層(第2半導体層)2がこの順に積層された積層構造体1sが形成されている。

【0014】

そして、この積層構造体1sの同一の主面1aの上に、p側電極(第2電極)4とn側電極(第1電極)7と誘電体積層膜11とが設けられている。

【0015】

すなわち、p型半導体層2の上には、p側電極4が設けられる。なお、p側電極4は、後述するように、高効率反射膜となる第2金属膜(第2p側電極膜)4b(図示しない)と、必ずしも高効率反射特性を必要としない金属からなる第1金属膜(第1p側電極膜)4a(図示しない)とを有することができる。

【0016】

そして、p型半導体層2と発光層3の一部は例えばエッチングにより除去され、露出したn型半導体層1の上にはn側電極7が設けられる。

図2(b)に表した具体例においては、n側電極7は、四角形状の半導体発光素子101の一角を占めるが、n側電極7の形状はこれに限定されない。

【0017】

そして、主面1a上において、n側電極7及びp側電極4に覆われていない、n型半導体層1及びp型半導体層2の上に、誘電体積層膜11が設けられている。誘電体積層膜11は、屈折率の異なる誘電体膜が積層されて構成される。この誘電体積層膜11は、後述するように、発光層3から出射した光を反射させる機能の他、半導体発光素子101を用いた半導体発光装置を製造する際の組み立て時のガイドとして機能する。

【0018】

上記の誘電体積層膜11は、n側電極7及びp側電極4の少なくともいずれかの周縁の少なくとも一部に設けられれば良い。すなわち、誘電体積層膜11は、n側電極7及びp

10

20

30

40

50

側電極の少なくともいずれかの周縁を完全に取り囲むように設けられても良く、n側電極7及びp側電極4の少なくともいずれかの周縁の一部に設けられても良い。

また、誘電体積層膜11の一部は、n側電極7及びp側電極4の少なくとも一部の上に設けられていても良い。

【0019】

すなわち、半導体発光素子101においては、誘電体積層膜11が設けられているので、n側電極7及びp側電極4と、誘電体積層膜11と、の間に段差が設けられている。すなわち、半導体発光素子101において、誘電体積層膜11は、n側電極7及びp側電極4よりも突出した突出部11bを有している。

この突出部11bは、n側電極7及びp側電極4の少なくともいずれかの周縁の少なくとも一部に立設される。

【0020】

そして、この突出部11bによって、突出部11bどうしの間に凹部11cが設けられる。

【0021】

次に、図3により、このような半導体発光素子101を有する半導体発光装置について説明する。なお、図3は、図2に例示した半導体発光素子101を上下逆にして、描かれている。

【0022】

図3に表したように、本実施形態に係る半導体発光装置の製造工程によって製造される半導体発光装置201は、上記の半導体発光素子101と、半導体発光素子101が実装される実装部材13と、を有する。実装部材13は、半導体発光素子がマウントされる、例えばサブマウントや、実装基板等である。

【0023】

実装部材13と半導体発光素子101とは、半導体発光素子101の電極(n側電極4及びp側電極7)と接続されている接続部材14によって接合されている。接続部材14には、導電性があり、金属と溶接できる材料を用いることができる。例えば、室温で固体であり、高温で液体状態となり、導電性を有する材料を用いることができ、例えばハンダを用いることができる。

【0024】

接続部材14は、半導体発光素子101のn側電極4と接続されるn側接続部材14a、及び、半導体発光素子101のp側電極7と接続されるp側接続部材14bを有する。なお、接続部材14(n側接続部材14a及びp側接続部材14b)は、実装部材13に設けられた図示しない電極の上に設けることができる。なお、n側接続部材14a及びp側接続部材14bは、実装部材13の主面よりも突出している。

【0025】

これにより、実装部材13に設けられた図示しない電極と、半導体発光素子101の電極(n側電極4及びp側電極7)と、を電気的に接続しつつ、半導体発光素子101と実装部材13とが、固定される。

【0026】

そして、図1に表したように、このような構成を有する半導体発光装置201を製造する、本実施形態に係る半導体発光装置の製造方法においては、半導体発光素子101と実装部材13とを対向させ、誘電体積層膜11の前記突出部11bをガイドとして、前記接続部材14をn側電極7及びp側電極4に接触させ接合する。

なお、前記突出部11bは、n側電極7及びp側電極7の少なくともいずれかの周縁の少なくとも一部に設けられている。従って、上記の製造方法においては、上記の突出部11bをガイドとして、接続部材14を、突出部11bが設けられた方のn側電極7及びp側電極4(すなわち、前記少なくともいずれか)に接触させ接合する。

【0027】

以下、より詳しく説明する。

10

20

30

40

50

まず、図1(a)に表したように、例えば、コレットなどを用いて、半導体発光素子101を真空チャックで吸着し、実装部材13の上方に運び、実装部材13と半導体発光素子101とを概略の位置合わせを行う。

【0028】

そして、その概略に位置合わせされた状態で、実装部材13と半導体発光素子101とを互いに接触させる。

すなわち、図4に表したように、凹部11cと接続部材14とを概略に位置合わせした状態で、半導体発光素子101と実装部材13とを接触させる(ステップS110)。

【0029】

この時、半導体発光素子101に設けられた誘電体積層膜11は、n側電極7及びp側電極4よりも突出しており、それぞれの突出部11bが、n側ガイド部12a及びp側ガイド部12bとなる。そして、このn側ガイド部12a及びp側ガイド部12bが、実装部材13のn側接続部材14a及びp側接続部材14bと接触し、互いに位置合わせされ、n側ガイド部12a及びp側ガイド部12bの内部に、n側接続部材14a及びp側接続部材14bが挿入され、嵌め合わされるように設計されている。

【0030】

すなわち、n側接続部材14a及びp側接続部材14bの平面形状は、n側ガイド部12a及びp側ガイド部12bの内部にそれぞれ入り込むように、n側ガイド部12a及びp側ガイド部12bの凹部の形状よりも小さい形状とされる。

すなわち、主面1aに平行な面内における接続部材14の形状は、主面1aに平行な面内における凹部11cの形状よりも小さい。

【0031】

そして、n側接続部材14a及びp側接続部材14bの高さは、それぞれ、n側ガイド部12a及びp側ガイド部12bの段差(n側ガイド部12aとn側電極7との段差、及び、p側ガイド部12bとp側電極4との段差)のそれぞれよりも高く設定されている。

すなわち、接続部材14の高さは、突出部11bの高さ(n側ガイド部12aとn側電極7との段差、及び、p側ガイド部12bとp側電極4との段差)よりも高い。

【0032】

そして、図1(b)に表したように、例えば、コレットを通じて半導体発光素子101に振動(例えば超音波振動)を与えると、半導体発光素子101が数十 μm の範囲で瞬時に動き回り、n側ガイド部12a及びp側ガイド部12bの内部に、n側接続部材14a及びp側接続部材14bが挿入され、嵌め合わされ、半導体発光素子101は、その位置で固定される。なお、上記において、振動は、半導体発光素子101及び実装部材13の少なくともいずれかに与えられれば良い。なお、上記の振動の周波数に関しては、特に制限はないが、20kHz以上の超音波振動が望ましい。

【0033】

すなわち、図4に表したように、前記接触させた状態で、半導体発光素子101及び実装部材13の少なくともいずれかに振動を印加して、突出部11bに囲まれた凹部11cに接続部材14を挿入させ、n側電極7及びp側電極7の前記少なくともいずれかに接続部材14を接触させる(ステップS120)。

【0034】

その後、例えば、接続部材14の融点以上の温度まで昇温して、接続部材14と、p側電極4及びn側電極7と、をそれぞれ溶接する。

【0035】

すなわち、前記嵌め合わせる工程の後に、接続部材14と、n側電極7及びp側電極4の前記少なくともいずれかと、を溶接する(ステップS130)。

これにより、光取り出し効率が高い半導体発光素子101と実装部材13とを高精度で、高速に組み立て、半導体発光装置201を製造することができる。また、このような製造方法を用いることによって、精度が向上し、半導体発光装置201の光取り出し効率が高まる。

10

20

30

40

50

【 0 0 3 6 】

なお、上記のステップ S 1 3 0 における加熱は、接続部材 1 4 の性質によって実施すれば良い。例えば、接続部材 1 4 がハンダの場合は、加熱することによって接続部材 1 4 が溶け、接続部材 1 4 と、n 側電極 7 及び p 側電極 4 の少なくともいずれかと、が溶接される。

【 0 0 3 7 】

さらに、上記のステップ S 1 3 0 は、接続部材 1 4 の性質、及び、半導体発光装置において必要とされる電気的特性や信頼性によって実施すれば良い。

すなわち、上記のステップ S 1 2 0 における嵌め合わせ工程の後、接続部材 1 4 と、n 側電極 7 及び p 側電極 4 の少なくともいずれかと、が実用的に必要とされる接触抵抗と信頼性によって電気的に接続されれば、上記のステップ S 1 3 0 は省略可能である。また、ステップ S 1 2 0 の後に、例えば、半導体発光素子 1 0 1 と実装部材 1 3 とが、別のホルダなどの内部に格納され、ホルダからの力によって、接続部材 1 4 と、n 側電極 7 及び p 側電極 4 の少なくともいずれかと、が実用的に必要とされる接触抵抗と信頼性によって電気的に接続されれば、ステップ S 1 3 0 は省略可能である。

【 0 0 3 8 】

本実施形態に係る半導体発光装置の製造方法において、半導体発光素子 1 0 1 の位置合わせを行うことができる範囲は、コレットによって半導体発光素子 1 0 1 を押し付ける（または接触させる）強さ、振動の周波数や強さ、振動振幅を増幅させるためのコレット自身の材質の工夫、などによって調整することができる。

【 0 0 3 9 】

本実施形態に係る半導体発光装置の製造方法によれば、ボールボンダーによる金バンプなどを使う必要がなく、且つ高精度な位置合わせが可能になるため、n 側電極 7 の面積を従来構造よりも小さくすることができる。これにより、p 側電極 4 の面積を増やすことができるため、発光領域と反射領域が広がり、光出力を向上させることができる。

【 0 0 4 0 】

そして、半導体発光素子 1 0 1 が形成される基板 1 0 の上に、各電極（n 側電極 4 及び p 側電極 7）に対応する各位置ガイド（n 側ガイド部 1 2 a 及び p 側ガイド部 1 2 b）を高精度に形成することができるため、各電極の設計自由度が向上し、光取り出し効率が高まり、光出力の向上が見込まれる。

【 0 0 4 1 】

さらに、誘電体積層膜 1 1 を、p 側電極 4 及び n 側電極 7 の端を覆うように形成することで、半導体層に接続部材（ハンダ）1 4 が接触することを防ぐことができ、接続部材（ハンダ）1 4 と半導体層との間に応力やボイドが発生するのを防ぐことができる。

【 0 0 4 2 】

このように、半導体発光素子 1 0 1 の誘電体積層膜 1 1 により、電極を形成した半導体層の主面の大部分を反射構造にすることができ、且つ位置ガイドとして使用することで容易に位置合わせ精度の高いマウントが可能となる。これにより、電極設計の自由度が増し、反射領域の増加による光取り出し効率の向上や高速マウントによるコスト低減が見込まれる他、半導体発光装置内における発光点のズレが少ない光源を提供することができる。

【 0 0 4 3 】

以下、本実施形態の半導体製造方法に適用される半導体発光素子 1 0 1 について詳しく説明する。

まず、基板 1 0 の上に形成される半導体層の積層構造の具体例について説明する。

本実施形態に係る半導体発光素子 1 0 1 は、例えば、サファイアからなる基板 1 0 の上に形成された窒化物半導体から構成される。

【 0 0 4 4 】

すなわち、例えば、有機金属気相成長法を用いて、表面がサファイア c 面からなる基板 1 0 の上に、高炭素濃度の第 1 A l N バッファ層（炭素濃度 $3 \times 10^{18} \text{ cm}^{-3} \sim 5 \times 10^{20} \text{ cm}^{-3}$ ）を $3 \text{ nm} \sim 20 \text{ nm}$ 、高純度第 2 A l N バッファ層（炭素濃度 1×1

10

20

30

40

50

$0.16 \text{ cm}^{-3} \sim 3 \times 10^{18} \text{ cm}^{-3}$)を $2 \mu\text{m}$ 、ノンドープGa_{0.99}Nバッファ層を $3 \mu\text{m}$ 、Siドープn型Ga_{0.99}Nコンタクト層(Si濃度 $1 \times 10^{18} \text{ cm}^{-3} \sim 5 \times 10^{18} \text{ cm}^{-3}$)を $4 \mu\text{m}$ 、Siドープn型Al_{0.10}Ga_{0.90}Nクラッド層(Si濃度 $1 \times 10^{18} \text{ cm}^{-3}$)を $0.02 \mu\text{m}$ 、Siドープn型Al_{0.11}Ga_{0.89}Nバリア層(Si濃度 $1.1 \sim 1.5 \times 10^{19} \text{ cm}^{-3}$)とGaInN発光層(波長 380 nm)とが交互に3周期積層されてなる多重量子井戸構造の発光層を $0.075 \mu\text{m}$ 、多重量子井戸の最終Al_{0.11}Ga_{0.89}Nバリア層(Si濃度 $1.1 \sim 1.5 \times 10^{19} \text{ cm}^{-3}$)を $0.01 \mu\text{m}$ 、Siドープn型Al_{0.11}Ga_{0.89}N層(Si濃度 $0.8 \sim 1.0 \times 10^{19} \text{ cm}^{-3}$)を $0.01 \mu\text{m}$ 、ノンドープAl_{0.11}Ga_{0.89}Nスペーサ層を $0.02 \mu\text{m}$ 、Mgドープp型Al_{0.28}Ga_{0.72}Nクラッド層(Mg濃度 $1 \times 10^{19} \text{ cm}^{-3}$)を $0.02 \mu\text{m}$ 、Mgドープp型Ga_{0.99}Nコンタクト層(Mg濃度 $1 \times 10^{19} \text{ cm}^{-3}$)を $0.1 \mu\text{m}$ 、高濃度Mgドープp型Ga_{0.99}Nコンタクト層(Mg濃度 $2 \times 10^{20} \text{ cm}^{-3}$)を $0.02 \mu\text{m}$ の厚みで、それぞれ順次積層した構造を採用することができる。

【0045】

ここで、図2(a)に例示したn型半導体層1は、上記の高炭素濃度の第1AlNバッファ層、高純度第2AlNバッファ層、ノンドープGa_{0.99}Nバッファ層、Siドープn型Ga_{0.99}Nコンタクト層、及び、Siドープn型Al_{0.10}Ga_{0.90}Nクラッド層を含むことができる。

【0046】

また、図2(a)に例示した発光層3は、上記のSiドープn型Al_{0.11}Ga_{0.89}Nバリア層)とGaInN発光層(波長 380 nm)とが交互に3周期積層されてなる多重量子井戸構造の発光層、及び、多重量子井戸の最終Al_{0.11}Ga_{0.89}Nバリア層を含むことができる。

【0047】

そして、図2(a)に例示したp型半導体層2は、上記のMgドープp型Al_{0.28}Ga_{0.72}Nクラッド層、Mgドープp型Ga_{0.99}Nコンタクト層、及び、高濃度Mgドープp型Ga_{0.99}Nコンタクト層を含むことができる。

【0048】

Mgドープp型Ga_{0.99}Nコンタクト層のMg濃度を、 $1 \times 10^{20} \text{ cm}^{-3}$ 台と高めに設定することで、p側電極とのオーミック接触特性を向上させることができる。ただし、半導体発光ダイオードの場合、半導体レーザダイオードとは異なり、前記コンタクト層と発光層4との距離が短い場合、Mg拡散による特性の劣化が懸念される。そこで、p側電極4と前記コンタクト層の接触面積が広く、動作時の電流密度が低いことを利用して、電気特性を大きく損ねることなく前記Mg濃度を $1 \times 10^{19} \text{ cm}^{-3}$ 台に抑えることで、Mgの拡散を防ぐことができ、発光特性を改善させることができる。

【0049】

高炭素濃度の第1AlNバッファ層は基板との結晶型の差異を緩和する働きをし、特に螺旋転位を低減する。

また、高純度第2AlNバッファ層は、表面が原子レベルで平坦化する。そのため、この上に成長するノンドープGa_{0.99}Nバッファ層の欠陥が低減されるが、そのためには高純度第2AlNバッファ層の膜厚は、 $1 \mu\text{m}$ よりも厚いことが好ましい。また、歪みによるそり防止のためには、高純度第2AlNバッファ層の厚みは $4 \mu\text{m}$ 以下であることが望ましい。高純度第2AlNバッファ層は、AlNに限定されず、Al_xGa_{1-x}N($0.8 < x < 1$)でも良く、ウェーハのそりを補償することができる。

【0050】

ノンドープGa_{0.99}Nバッファ層は、高純度第2AlNバッファ層上で3次元島状成長をすることにより欠陥低減の役割を果たす。成長表面が平坦化するには、ノンドープGa_{0.99}Nバッファ層の平均膜厚は、 $2 \mu\text{m}$ 以上であることが必要である。再現性とそり低減の観点からノンドープGa_{0.99}Nバッファ層の総膜厚は、 $4 \sim 10 \mu\text{m}$ が適切である。

10

20

30

40

50

【0051】

これらのバッファ層を採用することで、従来の低温成長AlNバッファ層と比較して欠陥を約1/10に低減することができる。この技術によって、n型GaNコンタクト層への高濃度Siドーピングや、紫外帯域発光でありながらも高効率な半導体発光素子を作ることができる。また、バッファ層における結晶欠陥を低減することにより、バッファ層での光の吸収も抑制できる。

【0052】

次に、半導体発光素子101における半導体層上の電極の形成について説明する。

以下では、半導体発光素子101のp側電極4が、必ずしも高効率反射特性を必要としない金属からなる第1金属膜(第1p側電極膜)4aと、第1金属膜(第1p側電極膜)4aとp型半導体層2との間に設けられ、高効率反射膜となる第2金属膜(第2p側電極膜)4bと、を有する場合として説明する。

10

【0053】

図5は、本発明の第1の実施形態に係る半導体発光装置の製造方法に適用される半導体発光素子の製造工程を例示する工程順模式的工程断面図である。

図6は、図5に続く工程順模式的工程断面図である。

まず、図5(a)に表したように、p型半導体層2の一部の領域において、n型コンタクト層が表面に露出するまで、マスクを用いたドライエッチングによってp型半導体層2と発光層3を取り除く。その際、マスクの形状やドライエッチング条件を最適化することで、p型半導体層2とn型半導体層1の段差を任意の角度のテーパ形状に加工することができる。すなわち、半導体層にはテーパ形状部1tを設けることができる。なお、ここで、テーパ形状部1tの斜面と、半導体層の層面とのなす角度をテーパの角度(°)とすることにする。すなわちテーパの角度が小さいほど、テーパ形状部1tの傾斜が緩やかな斜面となり、テーパの角度が90度の時は、n型半導体層1及びp型半導体層2の段差部は階段状の側面を有する。

20

【0054】

次に、図5(b)に表したように、オーミック特性を有するn側電極7の形成を行う。すなわち、図示しないパターニングされたリフトオフ用レジストを、露出したn型コンタクト層上に形成し、真空蒸着装置を用いて、オーミックコンタクト領域用のn側電極7として、例えば、Ti/Al/Ni/Auの膜を、500nmの膜厚で形成し、リフトオフ後に550の窒素雰囲気中でシンター処理を行う。

30

【0055】

次に、図5(c)に表したように、p側電極4を形成するため、図示しないパターニングされたリフトオフ用レジストをp型コンタクト層上に形成し、真空蒸着装置を用いて、第2p側電極膜4bとして、例えば、Ag膜を200nmの膜厚で形成し、リフトオフ後に350の窒素雰囲気中でシンター処理を行う。

【0056】

次に、図6(a)に表したように、図示しないパターニングされたリフトオフ用レジストを半導体層上に形成し、Ag膜が形成された領域に、第1p側電極膜4bとして、例えば、Pt/Au膜を500nmの膜厚で形成する。これにより、p側電極4が形成される。

40

【0057】

続いて、図6(b)に表したように、真空蒸着装置を用いて、例えば、SiO₂膜とTiO₂膜の組み合わせを5ペア、合計10層を半導体上に形成する。

【0058】

そして、図6(c)に表したように、その上に図示しないパターニングされたレジストを形成し、フッ化アンモン処理でp側電極4とn側電極7とが露出するように上記の誘電体を除去し、誘電体積層膜11を形成する。

【0059】

このように、誘電体積層膜11を形成することによって、n側電極7及びp側電極より

50

も誘電体積層膜 11 が突出し、n 側電極 7 及び p 側電極 4 のそれぞれの周縁の少なくとも一部に設けられた突出部 11b が、n 側ガイド部 12a 及び p 側ガイド部 12b となる。

【0060】

次いで、劈開若しくはダイヤモンドブレード等により切断し、個別の発光素子とする。このようにして図 2 に例示した半導体発光素子 101 が形成される。

【0061】

そして、この後、図 1 で説明したように、半導体発光素子 101 を、実装部材 13 にマウントして半導体発光装置 201 が作製される。

【0062】

さらに、半導体発光素子 101 について説明する。

10

既に説明したように、誘電体積層膜 11 は、屈折率の異なる 2 種類以上の誘電体として、第 1 誘電体層（例えば、 SiO_2 ）と、第 2 誘電体層（例えば、 TiO_2 ）と、の積層膜の組み合わせを例えば 5 組み、すなわち、例えば合計 10 層の誘電体層からなる積層膜を用いることができる。この時、第 1 誘電体層及び第 2 誘電体層のそれぞれの膜厚は、それぞれの屈折率を n とし、発光層 3 からの発光波長を λ とした時、 $\lambda / (4n)$ の厚さに設定される。

【0063】

すなわち、誘電体積層膜 11 は、第 1 屈折率 n_1 を有する第 1 誘電体層と、前記第 1 屈折率 n_1 とは異なる第 2 屈折率 n_2 を有する第 2 誘電体層と、を交互に複数積層してなり、前記発光層 3 の発光波長を λ とした時、前記第 1 誘電体層のそれぞれの厚さは実質的に $\lambda / (4n_1)$ であり、前記第 2 誘電体層のそれぞれの厚さは実質的に $\lambda / (4n_2)$ である。

20

【0064】

誘電体積層膜 11 においては、組み合わせた誘電体の屈折率比が大きいほど、また、異なる屈折率を有する層の組み合わせ数（ペア数）が多いほど、反射率が高く、膜厚や波長に対するマージンも広くなる。

【0065】

図 7 は、本発明の第 1 の実施形態に係る半導体発光装置の製造方法が適用される半導体発光素子の特性を例示するグラフ図である。

すなわち、同図は、GaN から誘電体積層膜 11 へ垂直に入射した発光光の反射率に関するシミュレーション結果を例示しており、同図（a）は、反射率の屈折率比依存性を例示しており、同図（b）は、反射率のペア数依存性を例示している。なお、同図（a）の横軸は、誘電体積層膜 11 における 2 種類の組み合わせの誘電体の屈折率比を表し、同図（b）の横軸は、誘電体積層膜 11 における 2 種類の組み合わせの誘電体のペア数を表し、同図（a）、（b）の縦軸は、反射率を表す。

30

なお、本シミュレーションにおいては、既に説明した半導体発光素子 101 の誘電体積層膜 11 の材料の物性値を用いて、各パラメータを変化させている。

【0066】

図 7（a）、（b）に表したように、屈折率比及びペア数のいずれの条件においても、条件を適切に選ぶことにより、反射率は 100% に近い値が得られる。

40

例えば、図 7（a）に表したように、反射率が 95% 以上とするには、屈折率比は 1.4 以上が望ましい。

また、図 7（b）に表したように、反射率が 95% 以上とするには、ペア数は 3 以上とすることが望ましい。

【0067】

なお、GaN から誘電体積層膜 11 に対する入射角が垂直から傾くほど、反射率は増加し、あるしきい角度で全反射する。

【0068】

これらの性質から、設計条件を選べば金属反射膜よりも高性能な反射膜として機能する誘電体積層膜 11 を採用することにより、光取り出し効率の向上が見込まれる。本具体例

50

の半導体発光素子 101 においては、誘電体積層膜 11 の設計反射率は、99.7%である。

【0069】

発光層 3 を挟む半導体層断面に入射した発光光は、半導体層断面に形成された誘電体積層膜 11 の法線方向の膜厚の影響を受けるため、テーパの角度が 0° ではない限り、設計膜厚よりも薄い方向にずれた誘電体積層膜 11 の影響を受けることになる。テーパの角度は緩いほど、半導体層断面における誘電体積層膜は設計どおりに機能する。

【0070】

図 8 は、本発明の第 1 の実施形態に係る半導体発光装置の製造方法が適用される半導体発光素子の特性を例示するグラフ図である。

すなわち、同図は、テーパの角度と誘電体積層膜 11 の反射率の関係の計算結果を例示しており、横軸はテーパの角度を表し、縦軸は誘電体積層膜 11 の反射率を表す。そして、同図は、半導体発光素子 101 に関して既に説明した設計条件を用いた計算結果を例示している。

【0071】

図 8 に表したように、テーパの角度 が約 40 度以下の場合には、高い反射特性を示しているが、テーパの角度 が 40 度よりも大きくなると、誘電体積層膜 11 の膜厚が薄すぎるため、設計どおりの高い反射特性を示さなくなる。

なお、このテーパの角度に対する高い反射特性のマージンは、積層する 2 種類の誘電体の屈折率比が大きいほど広がる。

【0072】

また、テーパ形状部 1 t を設けることで、発光層 3 を挟む半導体層断面における誘電体積層膜 11 の段切れを防ぐことができる。また、半導体層内で反射を繰り返して外に取り出されない発光光の角度を変える領域として機能するため、光取り出し効率を向上させる。

【0073】

テーパ形状部 1 t のテーパの角度 は、半導体発光素子の素子面積や発光特性、加工精度などに基づいて適切に定めることができる。

【0074】

誘電体積層膜 11 には、シリコン (Si)、アルミニウム (Al)、ジルコニウム (Zr)、チタン (Ti)、ニオブ (Nb)、タンタル (Ta)、マグネシウム (Mg)、ハフニウム (Hf)、セリウム (Ce)、亜鉛 (Zn) などの酸化物、窒化物又は酸窒化物などを用いることができる。積層する誘電体膜の総膜厚は、絶縁性確保のために 50 nm 以上、誘電体膜のクラック抑制のために 1000 nm 以下とすることが好ましい。

【0075】

そして、位置ガイドとしての性能を向上させるには、なるべく誘電体積層膜 11 の膜厚は厚いほうが良いことから、1000 nm 以上、10000 nm 以下とすることがさらに好ましい。

【0076】

また、素子動作時の発熱による異種材料間の応力を押さえるため、誘電体積層膜 11 の半導体層側の第 1 層目は、半導体層に近い線膨張係数を持つ材料が好ましい。例えば、半導体層が GaN である場合は、誘電体積層膜 11 の半導体層側の第 1 層目は、例えば SiN を用いることが好ましい。

【0077】

誘電体積層膜 11 は、異なる種類の誘電体を積層することにより、内部に掛かる応力を緩和させることができるため、総膜厚が増加しても、単層の場合と比較すると割れやひびなどの破損は起きにくく、且つ半導体層に対する応力も緩和させることができるため、位置ガイドとしての性能が向上する他、信頼性も向上する。

特に、引っ張り応力と圧縮応力を有する誘電体を積層することにより、応力緩和効果は促進される。

10

20

30

40

50

【0078】

そして、各位置ガイドとなる誘電体積層膜11が、接続部材14の周囲に設けられることから、熱処理によるマウント工程時の接続部材(ハンダ)の過度な広がりを防止することができる。これにより、接続部材(ハンダ)14の面積や膜厚などの設計自由度が広がり、各電極に対する濡れ性の自由度が増した、短時間マウントが可能となる。

【0079】

本実施形態の半導体製造装置の製造方法が適用される半導体発光素子は、少なくとも、n型の半導体層とp型の半導体層、及びそれらに挟まれた発光層を含む半導体層からなり、半導体層の材料は、特に限定されるものではないが、例えば、 $Al_xGa_{1-x-y}In_yN$ ($x > 0, y > 0, x + y < 1$)等の窒化ガリウム系化合物半導体が用いられる。これらの半導体層の形成方法は、特に限定されるものではないが、例えば、有機金属気相成長法、分子線エピタキシャル成長法等の技術を用いることができる。

10

【0080】

また、本実施形態の半導体製造装置の製造方法が適用される半導体発光素子において、基板材料は、特に限定されるものではないが、サファイア、SiC、GaN、GaAs、Siなどの一般的な基板を用いることができる。基板は最終的に取り除いても良い。

【0081】

また、既に説明したようにp側電極4は、少なくとも銀または銀合金を含む第2p側電極膜4bと、少なくとも銀または銀合金を含まない金属からなる第1p側電極膜4aから構成されることができる。第2p側電極膜4bの材料は、銀単層でも良いし、銀やアルミニウム以外の金属を含む合金層であっても良い。

20

【0082】

通常の金属単層膜の可視光帯域に対する反射効率は、400nm以下の紫外域では波長が短くなるほど低下する傾向にあるが、銀は370nm以上400nm以下の紫外帯域の光に対しても高い反射効率特性を有する。そのため、紫外発光の半導体発光素子で、且つ第2p側電極膜4bが銀または銀合金の場合、半導体界面側の第2p側電極膜4bは銀の成分比が大きいほうが望ましい。第2p側電極膜4bの膜厚は、光に対する反射効率を確保するため、100nm以上であることが好ましい。

【0083】

第2p側電極膜4bに銀または銀合金を採用した際、第2p側電極膜4bとn側電極7の距離は離れるほど、銀または銀合金からのマイグレーションによる絶縁不良、耐圧不良のリスクが減少する。素子の中心付近におけるn側電極7に対向したp側電極4は、露光精度などのプロセス条件が許す限り、p型コンタクト層の端まで形成したほうが光取り出し効率が高くなる。第2p側電極膜4bからn側電極7への電流経路を考えた際、第2p側電極膜4bとn側電極7の距離が最も短い領域に電流が集中する傾向にあるため、電界集中を緩和させるには、第2p側電極膜4bとn側電極7が対向する領域のうち、上記距離の最も短い領域をなるべく長く設計するほうが好ましい。

30

【0084】

また、平面視した際、第2p側電極膜4bとn側電極7が対向する領域の長さは長ければ長いほど、第2p側電極膜4bとn側電極7への電流経路が増えるため、電界集中が緩和され、第2p側電極膜4bの劣化が抑えられる。これらの効果を考慮して、第2p側電極膜4bの面積と形状、第2p側電極膜4bとn側電極7の距離は適切に決めることができる。

40

【0085】

第1p側電極膜4aは、銀を含まない金属から構成されており、第2p側電極膜4bと電氣的に接触している。第1p側電極膜4aの材料は、特に限定されるものではなく、金属の単層膜や多層膜、金属の合金層、導電性酸化物膜の単層膜や多層膜、これらの組み合わせであっても良い。第1p側電極膜4aの膜厚は、特に限定されるものではなく、例えば100nmから1000nmの間で選ぶことができる。

【0086】

50

n側電極7の材料は、特に限定されるものではなく、n型半導体のオーミック電極として用いられる導電性の単層膜または多層膜で構成される。n側電極7の膜厚は、特に限定されるものではなく、5nmから1000nmの間で選ぶことができる。

【0087】

p側電極4とn側電極7とは、別途パッドを設けることができる。パッドの膜厚は、特に限定されるものではなく、例えば1000nmから10000nmの間で選ぶことができる。パッドを形成することで、接続部材(例えばハンダ)14との溶接時の濡れ性改善や、各電極が接続部材(例えばハンダ)14と過度な合金化反応を起こすリスクを減らすことができる。

【0088】

また、単結晶AlNバッファ上の結晶を用いることによって、結晶欠陥低減により通常は効率が低下する400nmより短波長域でも高い発光効率を実現できる。

また、サファイア基板上的の結晶型の差異を緩和するために、非晶質または多結晶のAlN層を設けた場合には、バッファ層自体が光の吸収体となるため、発光素子としての光の取り出し効率が低下してしまう。これに対して、サファイアからなる基板10上に、高炭素濃度単結晶AlNバッファ層、高純度単結晶AlNバッファ層を介して、n型半導体層1、発光層3及びp型半導体層2が形成されることにより、バッファ層は光の吸収体とはなりにくく、結晶欠陥も大幅に減らせることから、結晶内における吸収体を大幅に減らすことができる。この場合、発光した光は結晶内で何度も反射を繰り返すことが可能となり、電極形成面の反射領域を増やした効果が高くなる。これらの効果により、発光強度の向上が見込まれる。

【0089】

図9は、比較例の半導体発光素子の構造を示す模式断面図である。

図9に表したように、比較例の半導体発光素子90においては、誘電体積層膜11が設けられていない。すなわち、誘電体積層膜11の代わりに、図示されていない単層の誘電体膜として、例えばSiO₂が400nm形成されている。このため、n側電極7及びp側電極4との間に段差が設けられず、ガイド部となる突出部がない。

【0090】

このような構成を有する半導体発光素子90においては、電極は以下のようにして形成される。

まず、n側電極7を形成するため、パターンニングされたリフトオフ用レジストを露出したn型コンタクト層上に形成し、真空蒸着装置を用いてオーミックコンタクト領域となる、例えば、Ti/Al/Ni/Auからなるn側電極7を500nmの膜厚で形成し、550の窒素雰囲気でシンター処理を行う。

【0091】

そして、p側電極4を形成するため、パターンニングされたリフトオフ用レジストを半導体層上に形成し、p型コンタクト層上に、真空蒸着装置を用いて第2p側電極膜4bとなるAg膜を200nmの膜厚で形成し、リフトオフ後に350の窒素雰囲気ですインター処理を行う。同じくパターンニングされたリフトオフ用レジストを半導体層上に形成し、第2p側電極膜4bのAg膜が形成された領域を被覆するように、第1p側電極膜4aのPt/Au膜を500nmの膜厚で形成する。

【0092】

次いで、劈開若しくはダイヤモンドブレード等により切断し個別の発光素子とする。

このようにして、比較例の半導体発光素子90が作製できる。

【0093】

このような構成を有する半導体発光素子90を実装部材13に実装する方法は以下のようになる。

実装部材13へのマウント工程は、まず、半導体発光素子101を、コレットなどを用いて、実装部材13の上方に運び、実装部材13上の接続部材(ハンダ)14と各電極の位置合わせした後、実装部材13上に押し付ける。その後、接続部材(ハンダ)14の融

10

20

30

40

50

点以上の温度まで実装部材を昇温して、接続部材（ハンダ）14と、p側電極4及びn側電極7と、をそれぞれ溶接する。

【0094】

この比較例の場合、コレットを移動させる例えばモーターの位置決め精度で、半導体発光素子90と実装部材13の相対位置が決まるため、マウントの精度は高くない。また、タクトタイムを上げるため、素子を運ぶ速度を上げると、さらにマウント精度は下がる。この低いマウント精度に対応するため、半導体発光素子101の各電極を互いに遠ざけたり、n側電極7の面積を増やしたりすることで、位置決めのマージンを稼ぐ必要がある。その結果、電極設計の自由度が減り、必ずしも光取り出し効率や光出力に対して最適な電極構造を選ぶことができない。

10

【0095】

これに対して、本実施形態によれば、誘電体積層膜11を位置ガイドとして利用することで、高精度なマウントが容易に可能となるため、電極設計の自由度が広がる。同時に、誘電体積層膜11を高効率反射膜として使うこともできる。これらの効果により、光取り出し効率や光出力を向上させることができる。

【0096】

このように、本実施形態に係る半導体発光装置の製造方法によれば、高精度で高速に組み立てることができる、光取り出し効率が高い半導体発光装置製造方法が提供できる。

【0097】

図10は、本発明の第1の実施形態に係る半導体発光装置の製造工程によって製造される別の半導体発光装置の構成を例示する模式的断面図である。

20

図10に表したように、半導体発光装置202においては、接続部材14（n側接続部材14a及びp側接続部材14b）が、誘電体積層膜11の一部を覆っている。

【0098】

すなわち、本実施形態に係る半導体発光装置202は、n型半導体層（第1半導体層）1と、p型半導体層（第2半導体層）2と、前記第1半導体層と前記第2半導体層との間に設けられた発光層3と、を有する積層構造体1sと、前記積層構造体1sの主面1a上に設けられ、前記第1半導体層に接続されたn側電極（第1電極）7と、前記積層構造体1sの前記主面1a上に設けられ、前記第2半導体層2に接続されたp側電極（第2電極）4と、前記主面1a上において、前記第1電極及び前記第2電極により覆われていない前記第1半導体層及び前記第2半導体層の上に設けられ、屈折率の異なる誘電体膜が複数積層されてなり、前記第1電極及び前記第2電極の少なくともいずれかの周縁の少なくとも一部に立設された突出部11bを有する誘電体積層膜11と、を有する半導体発光素子101と、前記半導体発光素子101の前記主面1aに対向して設けられ、前記第1電極及び前記第2電極の前記少なくともともいづれかと溶接され前記突出部11bの一部を被覆する接続部材14を有する実装部材13と、を備えている。

30

【0099】

このように、誘電体積層膜11の突出部11bの一部を接続部材14（例えばハンダ）で覆うことで、誘電体積層膜11と接続部材14との間の界面から、例えば水分などが進入し、n側電極7やp側電極4に到達して、これらの電極が劣化することを防止できる。

40

【0100】

このような半導体発光装置202を製造するには、本実施形態に係る半導体発光装置の製造方法において、図4に例示したステップS130の溶接する工程は、前記誘電体積層膜11の突出部11bの一部を、前記接続部材14により被覆する工程を含む。

【0101】

この時、接続部材14は、n側電極7とp側電極とが電氣的に短絡されないように、高精度のパターンによって、半導体発光素子101と実装部材13とを固定することが要求される。

【0102】

本実施形態に係る半導体発光装置の製造方法のように、誘電体積層膜11による突出部

50

11bをガイドとして、すなわち、突出部11bによる凹部11cと接続部材14とを嵌め合わせることで、半導体発光素子101と実装部材13とを組み立てることで、組み立ての精度が高まる。このため、半導体発光素子101と実装部材13とを組み立てて固定した後において、接続部材14の形状は精度が高い。これにより、誘電体積層膜11の一部を高精度に、接続部材14によって被覆することができる。

【0103】

すなわち、誘電体積層膜11が設けられない比較例においては、組み立ての精度が低いので、接続部材14の量が過剰な場合は、n側電極7とp側電極とが電氣的に短絡してしまう。また、接続部材14の量が過少ない場合は、電極の劣化の防止ができない。

【0104】

さらに、誘電体積層膜11を設けたとしても、これをガイドとして組み立てない比較例の製造方法においては、組み立ての精度が低いので、接続部材14の量が過剰である場合には、誘電体積層膜11の上に覆うべき領域以外の部分にも接続部材14が流れ出して配置され、n側電極7とp側電極4とが電氣的に短絡されてしまう。一方、接続部材14の量が過少である場合は、接続部材14は、誘電体積層膜11の所定の領域を覆うことができず、上記で説明した電極の劣化の防止効果が得られない。さらに、精度が低く、そして接続部材14の量が少ない場合には、誘電体積層膜11によって設けられ凹部11cの内部を接続部材14によって充分充填することができず、隙間が発生し、電極の劣化の防止ができず、信頼性が悪い。

【0105】

これに対して、既に説明したように、本実施形態に係る半導体発光装置の製造方法によれば、誘電体積層膜11を組み立て時の位置ガイドとして用いるので、精度が高く、誘電体積層膜11の一部の上を所定の形状で精度良く、接続部材14で被覆することができる。これにより、信頼性の高い半導体発光装置が実現できる。そして、本実施形態に係る半導体発光装置202は、接続部材14によって、被覆する誘電体積層膜11の一部の上を所定の形状で精度良く被覆しているので信頼性が高い。

【0106】

図11は、本発明の第1の実施形態に係る半導体発光装置の製造工程に適用される別の半導体発光素子の構成を例示する模式図である。

図12は、本発明の第1の実施形態に係る半導体発光装置の製造方法に適用される別の半導体発光素子の製造工程を例示する工程順模式的工程断面図である。

図13は、図12に続く工程順模式的工程断面図である。

図11に表したように、本実施形態に係る半導体発光装置の製造方法に適用される別の半導体発光素子102においては、誘電体積層膜11と、n型半導体層1及びp型半導体層2と、の間に、誘電体膜11aが設けられている。この誘電体膜11aは、段差に対しての被覆性が、誘電体積層膜11よりも高く、これにより、発光層3を挟む半導体層断面が垂直(テーパの角度が90°)の場合でも、その断面を誘電体膜11aによって良好に被覆することができる。これ以外は、既に説明した半導体発光素子101と同様なので説明を省略する。

なお、図11では省略されているが、p側電極4は、第1p側電極膜4aと、第1p側電極膜4aとp型半導体層2との間に設けられた第2p側電極膜4bと、を有する。

【0107】

このような半導体発光素子102は、以下のようにして作製される。

まず、図12(a)に表したように、p型半導体層2の一部の領域において、n型コンタクト層が表面に露出するまで、マスクを用いてドライエッチングによってp型半導体層2と発光層3を取り除く。

【0108】

次に、図12(b)に表したように、半導体層に熱CVD装置を用いて誘電体膜11aとなるSiO₂を200nmの膜厚で形成する。熱CVD装置を用いることで、段差に対しての被覆性が良好な膜を形成することができ、垂直な断面に対しても被覆性良く、誘電

10

20

30

40

50

体膜 1 1 a を形成することができる。

【 0 1 0 9 】

次に、図 1 2 (c) に表したように、オーミック特性を有する n 側電極 7 の形成を行う。すなわち、図示しないパターニングされたリフトオフ用レジストを半導体層上に形成し、露出した n 型コンタクト層上の SiO_2 膜の一部をフッ化アンモン処理で取り除く。 SiO_2 膜が取り除かれ、露出した n 型コンタクト層上に形成し、真空蒸着装置を用いてオーミックコンタクト領域となる、例えば、 $\text{Ti} / \text{Al} / \text{Ni} / \text{Au}$ 膜からなる n 側電極 7 を 5 0 0 nm の膜厚で形成し、5 5 0 の窒素雰囲気ですインター処理を行う。

【 0 1 1 0 】

次に、図 1 3 (a) に表したように、p 側電極 4 を形成するため、図示しないパターニングされたリフトオフ用レジストを半導体層上に形成し、p 型コンタクト層上の SiO_2 膜の一部をフッ化アンモン処理で取り除く。そして、パターニングされたリフトオフ用レジストを p 型コンタクト層上に形成し、真空蒸着装置を用いて第 2 p 側電極膜 4 b として、例えば、Ag 膜を 2 0 0 nm の膜厚で形成し、リフトオフ後に 3 5 0 の窒素雰囲気ですインター処理を行う。

10

【 0 1 1 1 】

次に、図 1 3 (b) に表したように、パターニングされたリフトオフ用レジストを半導体層上に形成し、Ag 膜が形成された領域に、第 1 p 側電極膜 4 a として、例えば、 Pt / Au 膜を 5 0 0 nm の膜厚で形成し、p 側電極 4 を形成する。

【 0 1 1 2 】

続いて、図示しないパターニングされたリフトオフ用レジストを半導体層上に形成し、真空蒸着装置を用いて、例えば、 SiO_2 膜と TiO_2 膜の組み合わせを 5 ペア、合計 1 0 層を半導体層に形成し、リフトオフによって誘電体積層膜 1 1 を形成する。それぞれの膜厚は、それぞれの屈折率を n、発光層 3 からの発光波長を λ として、 $\lambda / (4 n)$ と表される。

20

【 0 1 1 3 】

このように、誘電体積層膜 1 1 を形成することによって、マウント時に使用する p 側電極 4 用の p 側ガイド部 1 2 b と、p 側電極 7 用の p 側ガイド部 1 2 a と、を形成することができる。

【 0 1 1 4 】

このように、半導体発光素子 1 0 2 では、誘電体積層膜 1 1 よりも段差に対する被覆性の高い、例えば熱 CVD 法によって形成された誘電体膜 1 1 a を設けているので、発光層 3 を挟む半導体層断面の段差が急峻でもその上に誘電体膜 1 1 a が被覆性良く形成できる。このため、発光層 3 を挟む半導体層断面の段差をテーパ形状に加工する必要がないため、より簡単で工程数の少ない半導体層加工工程を採用することができる。

30

【 0 1 1 5 】

さらに、n 側電極 7 及び p 側電極 4 を形成する前に p 型コンタクト層及び n 型コンタクト層の上を誘電体膜 1 1 a で保護することにより、これらの電極形成工程で電極と半導体層の界面に付着するコンタミネーションを大幅に減らすことができるため、信頼性や歩留り、電気特性、光学特性を向上させることができる。

40

【 0 1 1 6 】

誘電体膜 1 1 a を形成することによる、誘電体積層膜 1 1 及び誘電体膜 1 1 a の反射率への影響はほとんどなく、誘電体積層膜 1 1 において、異なる屈折率の誘電体が複数ペア積層されていれば、設計反射率は十分高められる。本具体例の半導体発光素子 1 0 2 においては、誘電体膜 1 1 a と誘電体積層膜 1 1 とが重ね合わさった領域の設計反射率は 9 9 . 5 % である。

【 0 1 1 7 】

図 1 4 は、本発明の第 1 の実施形態に係る半導体発光装置の製造工程に適用される別の半導体発光素子の構成を例示する模式図である。

図 1 4 に表したように、本実施形態に係る半導体発光装置の製造方法に適用される別の

50

半導体発光素子 103 においては、p 側電極 4 は、第 1 p 側電極膜 4 a と、第 1 p 側電極膜 4 a と p 型半導体層 2 との間に設けられた第 2 p 側電極膜 4 b と、を有し、さらに、第 1 p 側電極膜 4 a と第 2 p 側電極膜 4 b の間に、第 3 p 側電極膜 4 c が設けられている。これ以外は、既に説明した半導体発光素子 101 と同様なので説明を省略する。

この第 3 p 側電極膜 4 c は、第 1 p 側電極膜 4 a や、マウント時の接続部材 14 のハンダなどに含まれる材料が、第 2 p 側電極膜 4 b へ拡散する、または、第 1 p 側電極膜 4 a や接続部材 14 に含まれる材料と、第 2 p 側電極膜 4 b に含まれる材料と、が反応するのを防ぐ機能を有する。なお、第 3 p 側電極膜 4 c は、第 1 p 側電極膜 4 a と第 2 p 側電極膜 4 b と電氣的に接続されている。

【0118】

第 3 p 側電極膜 4 c には、銀と反応しない、または、銀に積極的に拡散しない材料が用いられる。

第 3 p 側電極膜 4 c に用いられる材料としては、拡散防止層として使用可能な高融点金属、例えば、バナジウム (V)、クロム (Cr)、鉄 (Fe)、コバルト (Co)、ニッケル (Ni)、ニオブ (Nb)、モリブデン (Mo)、ルテニウム (Ru)、ロジウム (Rh)、タンタル (Ta)、タングステン (W)、レニウム (Re)、オスミウム (Os)、イリジウム (Ir)、白金 (Pt) などの単層膜または積層膜が挙げられる。

【0119】

さらに好ましくは、第 2 p 側電極膜 4 b に多少拡散しても問題がないように、仕事関数が高く、p-GaN コンタクト層とのオーミック性が得られやすい金属として、鉄 (Fe)、コバルト (Co)、ニッケル (Ni)、ロジウム (Rh)、タングステン (W)、レニウム (Re)、オスミウム (Os)、イリジウム (Ir)、白金 (Pt) が挙げられる。

【0120】

第 3 p 側電極膜 4 c の膜厚は、単層膜の場合は膜状態を保てる 5 nm から 200 nm の範囲であることが好ましい。積層膜の場合は、特に限定されるものではなく、例えば、10 nm から 10000 nm の間で選ぶことができる。

【0121】

拡散防止層として第 3 p 側電極膜 4 c を設けることで、より高温のマウントが可能になるため、マウント速度を上げることができ、コスト競争力を上げることができる。

【0122】

なお、半導体発光素子 103 において、半導体発光素子 102 で説明した誘電体膜 11 a を設けても良い。

【0123】

図 15 は、本発明の第 1 の実施形態に係る半導体発光装置の製造工程に適用される別の半導体発光素子の構成を例示する模式図である。

図 15 に表したように、本実施形態に係る半導体発光装置の製造方法に適用される別の半導体発光素子 104 においては、誘電体積層膜 11 に覆われていない p 側電極 4 及び n 側電極 7 の上、p 側電極 4 及び n 側電極 7 の周辺部の誘電体積層膜 11 の上面 (誘電体積層膜 11 の半導体層とは反対の側) の上、並びに、誘電体積層膜 11 の側面の上、にガイド部導電膜 12 m が設けられている。これ以外は、既に説明した半導体発光素子 101 と同様なので説明を省略する。

n 側電極 7 の周辺部においては、誘電体積層膜 11 とこのガイド部導電膜 12 m とで、n 側ガイド部 12 a が形成される。また、p 側電極 4 の周辺部においては、誘電体積層膜 11 とこのガイド部導電膜 12 m とで、p 側ガイド部 12 b が形成される。すなわち、誘電体積層膜 11 の側面に設けられたガイド部導電膜 12 m により凹部 11 c が形成され、この凹部 11 c と接続部材 14 とが嵌め合わされて、半導体発光素子 104 と実装部材 13 とが組み立てられる。

このように、誘電体積層膜 11 の突出部の一部にガイド部導電膜 12 m が設けられる場合も、誘電体積層膜 11 の突出部 11 b をガイドとして、接続部材 14 を、n 側電極 7 及

10

20

30

40

50

びp側電極4の前記少なくともいずれかに接触させ接合することができる。

【0124】

このガイド部導電膜12mは、例えば、誘電体積層膜11を形成した後に、パターンニングされたリフトオフ用レジストを半導体層上に形成し、ガイド部導電膜12mとなる、例えば、Ti/Pt/Au膜を500nmの膜厚で成膜して、形成することができる。

【0125】

n側ガイド部12a及びp側ガイド部12bにおいて、誘電体積層膜11の上面の一部及び側面を覆うように、ガイド部導電膜12mを設けることで、マウント時において、n側ガイド部12a及びp側ガイド部12bと、接続部材14（例えばハンダ）と、が接触する際の衝撃や、加えられる振動によって、各ガイド部が破損するのを防ぐことができる。

10

【0126】

なお、ガイド部導電膜12mが誘電体積層膜11の側面に形成し易いように、誘電体積層膜11の断面はテーパ形状であるほうが好ましい。

【0127】

n側ガイド部12a及びp側ガイド部12bとなる誘電体積層膜11をガイド部導電膜12mで保護することによって、より強い条件の振動を使うことが可能となり、半導体発光素子104がより広い範囲を移動することができるため、マウント速度をさらに上げることができ、コスト競争力をさらに上げることができる。

【0128】

（第2の実施の形態）

図16は、本発明の第2の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。

図16に表したように、本発明の第2の実施形態に係る半導体発光装置の製造方法においては、図4に例示したステップS110の前に以下の工程をさらに備える。

【0129】

すなわち、まず、基板10の上に、第1半導体層（n型半導体層1）、発光層3、及び、第2半導体層（p型半導体層2）を積層する（ステップS210）。

そして、前記第2半導体層と前記発光層の一部を除去して前記第1半導体層を露出させる（ステップS220）。

30

そして、前記露出した前記第1半導体層の上に、第1電極（n側電極7）を形成する（ステップS230）。

そして、前記第2半導体層の上に、第2金属膜（p側電極4）を形成する（ステップS240）。

前記第1金属膜及び前記第2金属膜に覆われていない露出した前記第1半導体層及び前記第2半導体層の上に、屈折率の異なる複数種の誘電体膜を交互に積層し、前記誘電体積層膜11を形成する（ステップS250）。

上記のステップS210～ステップS250においては、例えば、図5及び図6に関して説明した方法を用いることができる。

【0130】

このように、本実施形態に係る半導体発光装置の製造方法によれば、ガイド部となる誘電体積層膜11を形成し、それを利用して半導体発光素子と実装部材13とを組み立てることができる、高精度で高速に組み立てることができる、光取り出し効率が高い半導体発光装置製造方法が提供できる。

40

【0131】

なお、上記においてステップS210～S250は技術的に可能な限り入れ替えが可能であり、また同時に実施することができる。例えば、n側電極7及びp側電極4を形成するステップS230、S240は入れ替えが可能であり、また、同時に実施することができる。

【0132】

50

(第3の実施の形態)

図17は、本発明の第3の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。

図17に表したように、本発明の第3の実施形態に係る半導体発光装置の製造方法においては、図4に例示したステップS110の前に以下の工程をさらに備える。

【0133】

すなわち、基板10の上に、第1半導体層(n型半導体層1)、発光層3、及び、第2半導体層(p型半導体層2)を積層する(ステップS310)。

そして、前記第2半導体層と前記発光層の一部を除去して前記第1半導体層を露出させる(ステップS320)。

そして、前記露出した前記第1半導体層の一部の上と、前記第2半導体層の一部の上と、に、屈折率の異なる誘電体膜を交互に積層して、前記誘電体積層膜11を形成する(ステップS330)。

そして、誘電体積層膜11に覆われていない前記第1半導体層の上に、前記第1電極(n側電極7)を形成する(ステップS340)。

そして、誘電体積層膜11に覆われていない前記第2半導体層の上に、前記第2電極(p側電極4)を形成する(ステップS350)。

上記のステップS310~ステップS350の各工程においては、例えば、図5及び図6に関して説明した方法を変形して用いることができる。

【0134】

(第4の実施の形態)

図18は、本発明の第4の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。

図18に表したように、本発明の第4の実施形態に係る半導体発光装置の製造方法においては、第1半導体層を露出させた後で、誘電体積層膜11を形成する前に、既に説明した誘電体膜11aを設ける。

【0135】

すなわち、図18に表したように、前記第1半導体層を露出させる工程(ステップS220)と、前記誘電体積層膜を形成する工程(ステップS250)と、の間に、前記覆われていない前記第1半導体層の一部の上と、前記第2半導体層の一部の上と、に、前記第1半導体層及び前記第2半導体層に対する被覆性が前記誘電体積層膜11よりも高い誘電体膜11aを形成する(ステップS225)。

本具体例においては、ステップS225は、第1半導体層を露出させる工程(ステップS220)と、第1電極を形成する工程(ステップS230)との間に実施される。この場合、ステップS230~ステップS250の順序は入れ替えが可能であり、また、同時に実施することができる。

【0136】

上記のステップS210~ステップS250においては、例えば、図12及び図13に関して説明した方法を用いることができる。

【0137】

(第5の実施の形態)

図19は、本発明の第5の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。

図19に表したように、本発明の第5の実施形態に係る半導体発光装置の製造方法においても、第1半導体層を露出させた後で、誘電体積層膜11を形成する前に、既に説明した誘電体膜11aを設ける。

【0138】

すなわち、図19に表したように、前記第1半導体層を露出させる工程(ステップS320)と、前記誘電体積層膜を形成する工程(ステップS330)と、の間に、前記露出した前記第1半導体層の一部の上と、前記第2半導体層の一部の上と、に、前記第1半導

10

20

30

40

50

体層及び前記第2半導体層に対する被覆性が前記誘電体積層膜11よりも高い誘電体膜11aを形成する(ステップS325)。

なお、上記において、ステップS330～ステップS350の順序は入れ替えが可能であり、また、同時に実施することができる。

【0139】

上記の第3～第5の実施形態に係る半導体発光装置の製造方法においても、ガイド部となる突出部11bを有する誘電体積層膜11を形成し、それを利用して半導体発光素子と実装部材13とを組み立てることができ、高精度で高速に組み立てることができる、光取り出し効率が高い半導体発光装置製造方法が提供できる。

【0140】

上記の第2～第5の実施形態に係る半導体発光装置の製造方法において、第1半導体層を露出させる工程(ステップS220またはステップS320)は、前記積層構造体1sに、前記積層構造体1sの層面に対して傾斜したテーパ形状部1tを形成する工程を含むことができる。これにより、この上に形成される誘電体積層膜11の被覆性が向上し、また、この段差によって誘電体積層膜11の反射性能を高めることができ、光取り出し効率がより高い半導体発光装置が得られる。

【0141】

また、第1～第5の実施形態に係る半導体発光装置の製造方法において、実装基板の上に、前記実装基板の表面に平行な面内における形状が、前記突出部11bに囲まれた前記n側電極7及び前記p側電極4の前記少なくともいずれかの形状よりも小さい接続部材14を形成する工程をさらに含むことができる。これにより、所定形状の接続部材14を形成することができ、半導体発光素子と実装部材13とを精度良く組み立てることが可能となる。この時、接続部材14の高さは、前記突出部11bの高さよりも高くすることができる。

【0142】

図20は、本発明の実施形態に係る半導体発光装置の製造方法によって製造される別の半導体発光装置の構造を例示する模式的断面図である。

本具体例の半導体発光装置301は、上記の実施形態に係る半導体発光素子のいずれかと、蛍光体と、を組み合わせた白色LEDである。すなわち、本実施形態に係る半導体発光装置301は、上記のいずれかの半導体発光素子と、前記半導体発光素子で発光された光が照射される蛍光体層と、を備える。

なお、以下では、上記の半導体発光素子101と、蛍光体と、を組み合わせした場合として説明する。

【0143】

図20に表したように、本実施形態に係る半導体発光装置301においては、セラミック等からなる容器22の内面に反射膜23が設けられており、反射膜23は容器22の内側面と底面に分離して設けられている。反射膜23は、例えばアルミニウム等からなるものである。このうち容器22の底部に設けられた反射膜23の上に、半導体発光素子101がサブマウント24を介して設置されている。このサブマウント24が実装部材13である。

【0144】

既に説明したように、半導体発光素子101とサブマウント24(実装部材13)とは、接続部材14(例えばハンダ)によって接続され、固定されている。

【0145】

これら半導体発光素子101、サブマウント24及び反射膜23の固定には、接着剤による接着やハンダ等を用いることが可能である。

【0146】

サブマウント24の半導体発光素子側の表面には、半導体発光素子101のp側電極4とn側電極7とが絶縁されるようにパターンニングされた電極が形成されており、それぞれ容器22側に設けられた図示しない電極に対してボンディングワイヤ26により接続され

10

20

30

40

50

ている。この接続は、内側面の反射膜 2 3 と、底面の反射膜 2 3 と、の間の部分において行われている。

【 0 1 4 7 】

また、半導体発光素子 1 0 1 やボンディングワイヤ 2 6 を覆うように赤色蛍光体を含む第 1 蛍光体層 2 1 1 が設けられており、この第 1 蛍光体層 2 1 1 の上には青色、緑色或いは黄色の蛍光体を含む第 2 蛍光体層 2 1 2 が形成されている。この蛍光体層の上にはシリコン樹脂からなる蓋部 2 7 が設けられている。

【 0 1 4 8 】

第 1 蛍光体層 2 1 1 は、樹脂及びこの樹脂中に分散された赤色蛍光体を含む。

赤色蛍光体としては、例えば Y_2O_3 、 YVO_4 、 $Y_2(P, V)O_4$ 等を母材として用いることができ、これに 3 価の $Eu(Eu^{3+})$ を付活物質として含ませる。すなわち、 $Y_2O_3:Eu^{3+}$ 、 $YVO_4:Eu^{3+}$ 等を赤色蛍光体として用いることができる。 Eu^{3+} の濃度は、モル濃度で 1% ~ 10% とすることができる。赤色蛍光体の母材としては、 Y_2O_3 、 YVO_4 の他に、 $LaOS$ や $Y_2(P, V)O_4$ 等を用いることができる。また、 Eu^{3+} の他に Mn^{4+} 等を利用することもできる。特に、 YVO_4 母体に、3 価の Eu と共に少量の Bi を添加することにより、380 nm の吸収が増大するので、さらに発光効率を高くすることができる。また、樹脂としては、例えば、シリコン樹脂等を用いることができる。

【 0 1 4 9 】

また、第 2 蛍光体層 2 1 2 は、樹脂、並びに、この樹脂中に分散された青色、緑色及び黄色の少なくともいずれかの蛍光体、を含む。例えば、青色蛍光体と緑色蛍光体を組み合わせた蛍光体を用いても良く、また、青色蛍光体と黄色蛍光体とを組み合わせた蛍光体を用いても良く、青色蛍光体、緑色蛍光体及び黄色蛍光体を組み合わせた蛍光体を用いても良い。

【 0 1 5 0 】

青色蛍光体としては、例えば $(Sr, Ca)_{10}(PO_4)_6Cl_2:Eu^{2+}$ や $BaMg_2Al_{16}O_{27}:Eu^{2+}$ 等を用いることができる。

緑色蛍光体としては、例えば 3 価の Tb を発光中心とする $Y_2SiO_5:Ce^{3+}, Tb^{3+}$ を用いることができる。この場合、 Ce イオンから Tb イオンへエネルギーが伝達されることにより励起効率が向上する。緑色蛍光体としては、例えば、 $Sr_4Al_{14}O_{25}:Eu^{2+}$ 等を用いることができる。

黄色蛍光体としては、例えば $Y_3Al_5:Ce^{3+}$ 等を用いることができる。

また、樹脂として、例えば、シリコン樹脂等を用いることができる。

特に、3 価の Tb は、視感度が最大となる 550 nm 付近に鋭い発光を示すので、3 価の Eu の鋭い赤色発光と組み合わせると発光効率が著しく向上する。

【 0 1 5 1 】

本実施形態に係る半導体発光装置 3 0 1 によれば、半導体発光素子 1 0 1 から発生した 380 nm の紫外光は、半導体発光素子 1 0 1 の基板 1 0 側に放出され、反射膜 2 3 における反射をも利用することにより、各蛍光体層に含まれる上記蛍光体を効率良く励起することができる。

【 0 1 5 2 】

例えば、第 1 蛍光体層 2 1 1 に含まれる 3 価の Eu 等を発光中心とする上記蛍光体は、620 nm 付近の波長分布の狭い光に変換され、赤色可視光を効率良く得ることが可能である。

また、第 2 蛍光体層 2 1 2 に含まれる青色、緑色、黄色の蛍光体が、効率良く励起され、青色、緑色、黄色の可視光を効率良く得ることができる。

これらの混色として、白色光やその他様々な色の光を、高効率でかつ演色性良く得ることが可能である。

【 0 1 5 3 】

次に、本実施形態に係る半導体発光装置 3 0 1 の製造方法について説明する。

なお、半導体発光素子 1 0 1 を作製する工程は、既に説明した方法を用いることができ

10

20

30

40

50

るので、以下では、半導体発光素子101が出来上がった後の工程について説明する。

【0154】

まず、容器22の内面に反射膜23となる金属膜を、例えばスパッタリング法により形成し、この金属膜をパターンングして容器22の内側面と底面にそれぞれ反射膜23を残す。

【0155】

次に、半導体発光素子101を、サブマウント24（実装部材13）の上に、第1の実施形態に関して説明した方法により固定し、このサブマウント24を容器22の底面の反射膜23上に設置して固定する。これらの固定には接着剤による接着やハンダ等を用いることが可能である。

10

【0156】

次に、サブマウント24上の図示しないn側電極及びp側電極をそれぞれ容器22側に設けられた図示しない電極に対してボンディングワイヤ26により接続する。

【0157】

さらに、半導体発光素子101やボンディングワイヤ26を覆うように赤色蛍光体を含む第1蛍光体層211を形成し、この第1蛍光体層211上に青色、緑色或いは黄色の蛍光体を含む第2蛍光体層212を形成する。

【0158】

蛍光体層のそれぞれの形成方法は、各蛍光体を樹脂原料混合液に分散させたものを滴下し、さらに熱処理を行うことにより熱重合させて樹脂を硬化させる。なお、各蛍光体を含む樹脂原料混合液を滴下してしばらく放置した後に硬化させることにより、各蛍光体の微粒子が沈降し、第1、第2蛍光体層211、212の下層に各蛍光体の微粒子を偏在させることができ、各蛍光体の発光効率を適宜制御することが可能である。その後、蛍光体層上に蓋部27を設け、本実施形態に係る半導体発光装置301、すなわち、白色LEDが作製される。

20

【0159】

なお、本明細書において「窒化物半導体」とは、 $B_x In_y Al_z Ga_{1-x-y-z} N$ ($0 < x < 1, 0 < y < 1, 0 < z < 1, x + y + z < 1$)なる化学式において組成比 x, y 及び z をそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N（窒素）以外のV族元素もさらに含むものや、導電型などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。

30

【0160】

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子を構成する半導体多層膜、金属膜、誘電体膜など各要素の形状、サイズ、材質、配置関係などに関して、また製造方法に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

40

【0161】

その他、本発明の実施の形態として上述した半導体発光装置の製造方法及び半導体発光装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光装置の製造方法及び半導体発光装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

【0162】

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものとして解される。

【図面の簡単な説明】

【0163】

50

【図 1】本発明の第 1 の実施形態に係る半導体発光装置の製造工程を例示する工程順模式的断面図である。

【図 2】本発明の第 1 の実施形態に係る半導体発光装置の製造工程に適用される半導体発光素子の構成を例示する模式図である。

【図 3】本発明の第 1 の実施形態に係る半導体発光装置の製造工程によって製造される半導体発光装置の構成を例示する模式的断面図である。

【図 4】本発明の第 1 の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。

【図 5】本発明の第 1 の実施形態に係る半導体発光装置の製造方法に適用される半導体発光素子の製造工程を例示する工程順模式的工程断面図である。

10

【図 6】図 5 に続く工程順模式的工程断面図である。

【図 7】本発明の第 1 の実施形態に係る半導体発光装置の製造方法が適用される半導体発光素子の特性を例示するグラフ図である。

【図 8】本発明の第 1 の実施形態に係る半導体発光装置の製造方法が適用される半導体発光素子の特性を例示するグラフ図である。

【図 9】比較例の半導体発光素子の構造を示す模式断面図である。

【図 10】本発明の第 1 の実施形態に係る半導体発光装置の製造工程によって製造される別の半導体発光装置の構成を例示する模式的断面図である。

【図 11】本発明の第 1 の実施形態に係る半導体発光装置の製造工程に適用される別の半導体発光素子の構成を例示する模式図である。

20

【図 12】本発明の第 1 の実施形態に係る半導体発光装置の製造方法に適用される別の半導体発光素子の製造工程を例示する工程順模式的工程断面図である。

【図 13】図 12 に続く工程順模式的工程断面図である。

【図 14】本発明の第 1 の実施形態に係る半導体発光装置の製造工程に適用される別の半導体発光素子の構成を例示する模式図である。

【図 15】本発明の第 1 の実施形態に係る半導体発光装置の製造工程に適用される別の半導体発光素子の構成を例示する模式図である。

【図 16】本発明の第 2 の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。

【図 17】本発明の第 3 の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。

30

【図 18】本発明の第 4 の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。

【図 19】本発明の第 5 の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。

【図 20】本発明の実施形態に係る半導体発光装置の製造方法によって製造される別の半導体発光装置の構成を例示する模式的断面図である。

【符号の説明】

【0164】

1 n型半導体層(第1半導体層)

40

1a 主面

1s 積層構造体

1t テーパ形状部

2 p型半導体層(第2半導体層)

3 発光層

4 p側電極(第2電極)

4a 第1p側電極膜

4b 第2p側電極膜

4c 第3p側電極膜

7 n側電極(第1電極)


50

- 1 0 基板
- 1 1 誘電体積層膜
- 1 1 a 誘電体膜
- 1 1 b 突出部
- 1 1 c 凹部
- 1 2 a n側ガイド部
- 1 2 b p側ガイド部
- 1 2 m ガイド部導電膜
- 1 3 実装部材
- 1 4 接続部材 (ハンダ)
- 1 4 a n側接続部材
- 1 4 b p側接続部材
- 2 2 容器
- 2 3 反射膜
- 2 4 サブマウント
- 2 6 ボンディングワイヤ
- 2 7 蓋部
- 9 0、1 0 1、1 0 2、1 0 3、1 0 4 半導体発光素子
- 2 0 1、2 0 2、3 0 1 半導体発光装置
- 2 1 1、2 1 2 蛍光体層


10

20


【図 1】




【図 2】




【図3】




【図5】





【図4】




【図6】





【図7】




【 図 8 】






【 図 9 】




【 図 10 】




【 図 12 】




【 図 11 】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】



【図19】



【図20】



フロントページの続き

(72)発明者 櫛部 光弘
東京都港区芝浦一丁目1番1号 株式会社東芝内

審査官 高椋 健司

(56)参考文献 特開2005-150386(JP,A)
特開2007-324585(JP,A)
国際公開第2008/017232(WO,A1)
特開平08-330631(JP,A)
特開2008-071910(JP,A)
特開2002-353504(JP,A)

(58)調査した分野(Int.Cl., DB名)
H01L 33/00 - 33/64
H01L 21/447 - 21/449, 21/60 - 21/607