

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4104746号
(P4104746)

(45) 発行日 平成20年6月18日(2008.6.18)

(24) 登録日 平成20年4月4日(2008.4.4)

(51) Int.Cl.

F I

G O 6 F 13/14 (2006.01)

G O 6 F 13/14 3 2 O E

G O 6 F 13/36 (2006.01)

G O 6 F 13/36 3 2 O A

請求項の数 3 (全 42 頁)

(21) 出願番号 特願平10-278559

(22) 出願日 平成10年9月30日(1998.9.30)

(65) 公開番号 特開平11-175454

(43) 公開日 平成11年7月2日(1999.7.2)

審査請求日 平成17年8月9日(2005.8.9)

(31) 優先権主張番号 940367

(32) 優先日 平成9年9月30日(1997.9.30)

(33) 優先権主張国 米国(US)

(73) 特許権者 591030868

コンパック・コンピューター・コーポレー
ションCOMPAQ COMPUTER COR
PORATIONアメリカ合衆国テキサス州77070, ヒ
ューストン, ステイト・ハイウェイ 24
9, 2055520555 State Highway
249, Houston, Texas
77070, United States
of America

(74) 代理人 100089705

弁理士 社本 一夫

最終頁に続く

(54) 【発明の名称】 自動直接メモリ・アクセス機能を備えたコンピュータ・システム

(57) 【特許請求の範囲】

【請求項1】

自動直接メモリ・アクセス機能を備えたコンピュータ・システムにおいて、
ホスト・バスと、ホスト・バスに接続され、パケットの少なくとも1つのプールを記憶する主メモリであ
って、各プールはパケットのリンク・リストで構成され、各パケットは、リンク・リスト
を構成するために次のパケットの物理アドレスを含んでいる物理アドレス・フィールドを
備えたヘッダを備えている、主メモリと、

ホスト・バスに接続されたプロセッサと、

ローカル・バスと、

ローカル・バスに接続された大容量記憶サブシステムと、

ホスト・バスとローカル・バスとの間に接続され、大容量記憶サブシステムと主メモリ
との間でパケットを通信するための分散型バースト・エンジンを含んでいるホスト/ロー
カル・バス・ブリッジと

からなり、分散型バースト・エンジンは、

リンク・リストの次のパケットの物理アドレスを保持する要求ヘッド・レジスタと、

リンク・リストの最後のパケットの物理アドレスを保持するフリー・キュー・レジスタ
と、パケットを保持するための要求キューであって、パケットが保持されているときにキュー
の充ち具合を示す指示を提供する要求キューと、

処理すべき次のパケットが存在することを表す指示をホストから受け取る要求ドアベル・レジスタと、

完了リストの物理アドレスを保持する完了ヘッド・レジスタと、

パケットを保持する完了キューと、

完了キューが既に提供されかつプロセッサがパケットを受信する準備が完了していることを表す指示をプロセッサから受け取る完了ドアベル・レジスタと、

要求キューに接続され、要求ドアベル・レジスタの出力に応答して、要求ドアベル・レジスタが駆動された時に、要求ヘッド・レジスタに記憶された物理アドレスに応じて、主メモリからパケットを読み出して、要求キューに該パケットを記憶する第1のフロント・エンド・コントローラと、

10

要求キュー及び完了キューに接続され、キューの充ち具合を示す指示に**応答して**、要求キューが空ではないことを示しているときに、要求キューからパケットを読み出して大容量記憶サブシステムに提供し、また、大容量記憶サブシステムがパケットの処理を完了したときに、パケットを完了キューに供給する第1バック・エンド・コントローラと、

完了キューに接続され、完了ドアベル・レジスタ及び完了ヘッド・レジスタの出力に**応答して**、完了キューからのパケットを主メモリに戻す完了コントローラとを含んでいることを特徴とするコンピュータ・システム。

【請求項2】

請求項1記載のコンピュータ・システムにおいて、分散型バースト・エンジンは、

リンク・リスト中の次のパケットの物理アドレスを保持するポストド・ヘッド・レジスタと、

20

プロセッサの請求に基づくことなくデータをプロセッサに転送する際に大容量記憶サブシステムにより使用されるパケットを保持するポストド・キューと、

主メモリ中の次のパケットが大容量記憶サブシステムのために取得できることを表すプロセッサからの指示を受け取るポストド・ドアベル・レジスタと、

ポストド・キューに接続され、ポストド・ドアベル・レジスタの出力に**応答して**、主メモリからポストド・パケットを受け取ってポストド・キューに書き込む第2フロント・エンド・コントローラと、

ポストド・キュー及び完了キューに接続され、かつ大容量記憶サブシステムの出力に**応答し**、ポストド・キューが空ではないときにポストド・キューからパケットを受け取って該パケットを大容量記憶サブシステムに提供し、大容量記憶サブシステムがパケットの処理を完了したときに、完了キューに該パケットを供給する第2バック・エンド・コントローラと

30

を備えていることを特徴とするコンピュータ・システム。

【請求項3】

請求項2記載のコンピュータ・システムにおいて、第2バック・エンド・コントローラはさらに、プロセッサがポストド・ドアベル・レジスタを駆動した場合に、主メモリからパケットを取得することを特徴とするコンピュータ・システム。

【発明の詳細な説明】

【発明の属する技術分野】

40

【0001】

本発明は、インテリジェント入出力デバイスと通信する方法、及び入出力デバイスとホストとの間で自動的にデータ転送を行なう装置に関するものである。

【0002】

【従来の技術】

コンピュータ・システムが発展するに連れて、その都度一層強力かつ先進の特徴が取り入れられている。P C Iバス、即ち、周辺要素相互接続バスのような多くの新しい進んだバス構造が開発され、コンピュータ・システムの性能向上をもたらした。加えて、近年のパーソナル・コンピュータが接続及びマルチメディア指向システム(connected and multimedia oriented system)の色合いを強めるに連れて、ユニバーサル・シリアル・バス及びフ

50

ファイアウエア(Firewire)としても知られている I . E . E . E . 1 3 9 4 (電気電子学会) のような新たなシリアル通信バスが開発されている。しかしながら、これらの投入は、その度毎に、プロセッサに対するデータの管理及び移動の要求を増々増大させることになる。

今日のオペレーティング・システムは、真のマルチタスク・オペレーティング・システムであり、所与のタイム・スライス間で多数のタスクのバランスを保つ役割を担っている。プロセッサに対して入出力動作を処理する要求が増大するに連れて、各タスクに適当なプロセッサ時間を与えるようにタスクのバランスを適正に保つことが一層難しくなる。更に、割り込みが問題を複雑にする。何故なら、割り込みは予測不可能であり、通常素早くそれに対応しなければならないからである。

【 0 0 0 3 】

【発明が解決しようとする課題】

過去において、ある種の処理をコプロセッサに割り振る(load off)ことによって、プロセッサの負荷配分(loading)の問題を解決しようとする試みがなされている。算術演算用コプロセッサ(math co-processor)又はダイレクト・メモリ・アクセス・コントローラ(DMA)が、よく知られている例である。しかしながら、算術演算用コプロセッサは、企業に固有のインターフェース及び命令によってプロセッサに強く結び付けられているので、汎用の入出力への応用には適していない。DMAは、一旦そのコンフィギュレーションが設定されたならば、データの移動には好適であるが、各データ・ブロック毎にコンフィギュレーションを必要とする。したがって、DMAコントローラは、単一のデータ・ブロックを超えて独立して機能することができない(そのコンフィギュレーションをデマンド・モード用に設定するのではない場合)。更に、DMAコントローラは、ハードウェアのレベルで機能する。DMAコントローラは、処理(service)対照のデータ型又はデバイス型についての理解(comprehension)を有していない。したがって、プロセッサが常に関与している。過去において、DMAコントローラは、データのあるアドレスから他のアドレスに移動させるには格段に効率的であったが、しかしながら、今日のプロセッサはそれよりもはるかに効率的であるので、そのリード/ライト・サイクル・タイムはDMAコントローラのそれに近づきつつある。したがって、DMAコントローラの利点は、時とともに減少している。更に、高性能DMAコントローラによって与えられるいずれの価値(gain)も、典型的に、次世代プロセッサによって相殺されてしまっている。

他にも、インテリジェント入出力(I₂O)処理を開発する試みがなされたが、これらは、Intel i960RPプロセッサのような埋め込み型プロセッサを対象としたものであった。これらの解決策はプロセッサの独立を達成するが、それを行なうためのコストは非常に高い。したがって、インテリジェント入出力処理に対する安価な解決策が必要とされている。

【 0 0 0 4 】

【課題を解決するための手段】

本発明は、ホスト・プロセッサ、メモリ、及び1つ以上の入出力(I/O)デバイスを含む。ホスト・プロセッサはパケットを発生し、I/Oデバイスが後に使用するために、これらをメモリに提出する(submit)。パケットは、アドレス及びその他の情報を収容するためのヘッダ部分と、データ又はメッセージを搬送するためのペイロード部分とを含む。パケットは、リスト内において互いにリンクされ、パケット・プールを形成する。パケット・ヘッダは、物理アドレス・フィールド、次パケット物理アドレス・フィールド、仮想アドレス・フィールド、及び次パケット仮想アドレス・フィールドを含む。したがって、一旦パケットが読み込まれたなら、パケットの仮想及び物理アドレス、ならびに次のパケットの仮想及び物理アドレスは知られることになる。第1パケットが、次のパケットの物理アドレス及び仮想アドレスを収容し、リンク・リスト(linked list)を形成する。一旦リンクが確立されたなら、仮想アドレス上又は物理アドレス上のいずれかにおいて、それ以上のアドレス変換を必要とすることなく、パケット・プールを処理することができる。仮想及び物理アドレス・フィールドは、ヘッダの予め規定された位置にあるので、インデックス機能(indexing)を用いて必要なアドレスを読み出すことができる。

【 0 0 0 5 】

パケットの移動を容易に行なうために、分散型バースト・エンジン (D B E : distribute d burst engine) を開示する。これは、1つ以上の入出力 (I / O) デバイスと主メモリとを結合するものである。分散型バースト・エンジンは、単一の I / O デバイスのバス・インターフェース、ブリッジ・デバイス、又はメモリ・コントローラのいずれにも位置することができる汎用性のある構成物であり、これによって多数の I / O デバイスに結合する。

分散型バースト・エンジン・アーキテクチャは、キュー・スキームを定義し、プロセッサにパケットの物理アドレスをデバイス・レジスタに書き込ませることなく、プロセッサが連続的にパケットを I / O デバイスに整列 (キュー : queue) することを可能にする。パケットが互いにリンクされているので、D B E は常に、次のパケットがどこで得られるかについて知っている。これにより、D B E がプロセッサの介入を受けずに、メモリからのデータをバーストすることを可能にする。

10

【 0 0 0 6 】

D B E は、フロント・エンドとバック・エンドとの間に、パケットを保持するための3つのデータ・バッファ、即ち、先入れ先出しメモリ (F I F O) を含む。それらは、要求バッファ、ポストッド・バッファ (posted buffer)、及び完了バッファである。D B E のフロント・エンドは、全体的に、メモリからパケットを引き出し、要求バッファ及びポストッド・バッファを満杯に保持しつつ、パケットをメモリに押し出して、完了バッファを空の状態に保つ役割を担っている。D B E のバック・エンドは、1つ以上の I / O デバイスと双方向処理を行い、パケットからのコマンド、制御、アドレス、及びデータ情報を I / O デバイスに提示する。

20

リンク・リストにおける加入及び削除に対するパケットの移動を容易に行なうために、D B E 及びプロセッサによって、ヘッド・レジスタ及びテール・レジスタが保持されている。また、D B E は、新たな要求パケットが要求キューにリンクされたというような、イベントが発生したことの指示をプロセッサから受け取るためのドアベル・レジスタ (doorbell register) も含む。例えば、プロセッサが要求パケットを要求キューに整列した後、プロセッサは要求ドアベルを鳴らす。パケットはリンクされており、D B E は次のパケットの位置を保持しているので、D B E は、これに応答して、単にメモリからパケットを引き出し、それを I / O デバイスに提示する。コマンド又はデータは、パケット内に収容されている。

30

【 0 0 0 7 】

単一の I / O デバイスが多数の機能を提供することができるので、多数の要求チャネルが利用可能となり、各要求チャネル毎に、要求バッファ、要求ドアベル、ならびに対応するヘッド・レジスタ及びテール・レジスタを有する。

パケットは、当該パケットに関する情報を搬送するためのヘッダを含む。パケットは、非同期、割り込み又はポール・パケット (polled packet) として指定することができる。非同期パケットは、当該パケットが完了したことの通知を必要としない要求に有用である。割り込みパケットは、完了の通知を必要とする要求パケットに有用である。非請求 (unsolicited) パケットも、割り込みパケットとして指定される。割り込みパケットが完了した場合、D B E によってプロセッサに割り込みを発生する。ポール・パケットは、完了の通知を必要とするが、ハードウェア割り込みの形態ではない通知でよい要求に有用である。この形式のパケットは、ハードウェアの割り込みに伴うオーバーヘッドを回避するのに役立つ。

40

パケット・ヘッダ内に、ポール・パケットが完了したか否かを示すビットが1つある。したがって、プロセッサは、連続的にこのアドレス上で読み出し即ち「スピン (spin)」を行い、通知を受け取らなければならない。プロセッサがパケットをポールしている間メモリ・バス帯域を占領することを防止するために、パケット・ヘッダは、都合よくプロセッサのキャッシュライン内に位置するように設計されている。したがって、プロセッサは、D B E が前述のビットを変化させたときに、キャッシュ・ミスが発生するまで、そのキャッ

50

シュ上でボールする。

【 0 0 0 8 】

【 発明の実施の形態 】

図 1 は、本発明の好適な実施形態によるコンピュータ・システム C を示している。コンピュータ・システム C は、インテル社のペンティウム・プロ・プロセッサ (Intel Pentium Pro processor) 等のような、1 つ以上のプロセッサ 1 0 0 を含む。1 つのプロセッサ 1 0 0 のみを示すが、本発明は単一プロセッサ・コンピュータに限定される訳ではない。プロセッサ 1 0 0 は、ホスト・バス 1 0 2 に結合されている。

ホスト・バス 1 0 2 には、メモリ・サブシステム 1 0 4、及び Intel 82454KX 等のような、ホスト - P C I 間のブリッジ・デバイス 1 0 6 が結合されている。ホスト - P C I 10
ブリッジ・デバイスは、プロセッサ・サイクルを P C I サイクルに、及びその逆に変換し、P C I バス 1 1 4 に接続する。メモリ・サブシステム 1 0 4 は、それ自体、Intel 82453 KX 等のようなメモリ・コントローラ 1 0 8、Intel 82452KX 等のようなメモリ・データ・バス・デバイス、及び主メモリ・アレイ 1 1 2 からなる。メモリ・コントローラ 1 0 8 は、主メモリ 1 1 2 にアドレス信号及び制御信号を供給する。主メモリ 1 1 2 は、複数のダイナミック・ランダム・アクセス・メモリ (D R A M) デバイス (具体的には示さない) で構成されている。メモリ・データ・バス・デバイス 1 1 0 は、メモリ・コントローラ 1 0 8 と共に動作し、ホスト・バス 1 0 2 のデータ部分と複数の D R A M との間のバッファ動作 (buffering) を行なう。勿論、他の公知の様々なメモリ・サブシステムを利用することも可能である。20

【 0 0 0 9 】

また、P C I バス 1 1 4 には、P C I / I S A (業界標準アーキテクチャ) ブリッジ 1 1 6、小型コンピュータ・システム・インターフェース (S C S I) コントローラ 1 2 0 のような 1 つ以上の P C I バス・マスタ 1 1 8、及びネットワーク・インターフェース・コントローラ 1 2 8 も接続されている。更に、P C I バス 1 1 4 には、ビデオ・システム 1 2 2 及び 1 つ以上の P C I スロット 1 2 4 が接続されている。P C I / I S A ブリッジ 1 1 6 は、P C I サイクルを I S A バス・サイクルに、及びその逆に変換し、I S A バス 1 2 6 に接続する。また、P C I / I S A ブリッジ 1 1 6 は、強化したダイレクト・メモリ・アクセス (D M A) コントローラ、割り込みコントローラ、タイマ / カウンタ、及びノンマスカブル割り込みロジック (non-maskable interrupt logic) ならびに種々の周辺デバ
30
イス用デコード・ロジックを統合する。S C S I コントローラ 1 2 0 は、ハード・ディスク 1 4 4、テープ・ドライブ、及び C D - R O M のような S C S I 周辺機器に接続可能である。ビデオ・システム 1 2 2 は、ビデオ・コントローラ、フレーム・バッファ、及びモニタ 1 3 0 に接続するための種々のロジックを含む。ネットワーク・インターフェース・コントローラ 1 2 8 は、イーサネット・ネットワークに接続するための種々のインターフェース回路、又は代わりにトークン・リング・ネットワークを含む。S C S I コントローラ 1 2 0 及びネットワーク・コントローラ 1 2 8 は、バス・マスタの多くの例の内の 2 つに過ぎず、これらを総称して P C I バス・マスタ 1 1 8 と呼ぶことにする。尚、ここに開示する原理は、P C I バス 1 1 4 以外にも、I S A 又は E I S A のようなバス・マスタリング (bus mastering) に対応するその他のバスにも適用可能である。40

I S A バス 1 2 6 は、更に、マルチ I / O デバイス 1 3 2、リード・オンリ・メモリ (R O M) 1 3 4、及びキーボード・コントローラ 1 3 6 にも接続する。マルチ I / O デバイスは、フロッピ・ディスク・ドライブ 1 3 8 に接続するためのフロッピ・ディスク・コントローラを含む。また、マルチ I / O デバイス内には、多数のシリアル・ポート回路及びパラレル・ポート回路が収容されている。R O M は、電力投入時にハードウェアを起動するための低レベル・コードを与える。キーボード・コントローラは、キーボード 1 4 0 及びマウス 1 4 2 との通信を扱う。

【 0 0 1 0 】

システム・アーキテクチャ

次に、図 2 の A のブロック図を参照する。本発明で特に興味深いのは、プロセッサ 1 0 0 50

がP C Iバス・マスタ1 1 8と、及びその逆方向に、通信する方法である。各P C Iバス・マスタ1 1 8毎に、主メモリ1 1 2において初期化時に、請求 packets・プール(solicited packet pool) 2 0 0 及び非請求 packets・プール(unsolicited packet pool) 2 0 2 が形成される。Packets・プールを収容するメモリ1 1 2 のエリアは、プロセッサ1 0 0 とP C Iバス・マスタ1 1 8との間で共有される。請求 packets・プール2 0 0は、1つ以上のPackets 2 5 0を収容し、これらは、プロセッサ1 0 0によって、目標のP C Iバス・マスタ1 1 8へ/からのデータを請求する際に用いられる。非請求 packets・プール2 0 2は、2つ以上のPackets 2 5 0を収容し、これらは、P C Iバス・マスタ1 1 8によって、非請求データ(unsolicited data)をプロセッサ1 0 0に伝達する際に用いられる。非請求データとは、マウス1 4 2又はネットワーク・コントローラ1 2 8によって受け取られたデータのように、P C Iバス・マスタ1 1 8によって、非同期データ源から自動的に受け取られたデータのことである。

10

Packets・プールを構成するPackets 2 5 0は、初期化時にリンクされ、リストを形成する。各リストは、ヘッドHポイントとテールTポイントとを有し、これらに他のPackets 2 5 0をリンクすることができる。請求 packets・プール2 0 0内に位置するPackets 2 5 0は、好ましくは同一の長さで、共に仮想アドレスによってリンクされている。非請求 packets・プール2 0 2内に位置するPackets 2 5 0は、好ましくは同一の長さで、共に物理アドレスによってリンクされている。

【0 0 1 1】

メモリ1 1 2とP C Iバス・マスタ1 1 8との間のPacketsの移動を容易に行なうために、各P C Iバス・マスタ1 1 8は、分散型バースト・エンジン(D B E) 2 0 6を含むことが好ましい。D B E 2 0 6は、本質的に、I / Oデバイス2 0 8のためのインテリジェント・ダイレクト・メモリ・アクセス(D M A)コントローラである。D B Eの機能は、プロセッサ1 0 0からの介入なく、Packets 2 5 0を読み出し、送ることである。I / Oデバイス2 0 8は、本質的に、S C S Iコントローラのように、D B E 2 0 6と通信するように構成された従来からのI / Oコントローラである。

20

各D B E 2 0 6は、1つ以上のドアベル・レジスタ(doorbell register) 2 0 4を含む。ドアベル2 0 4は、プロセッサ1 0 0が「鳴らして(ring)」、メモリ1 1 2において1つ以上のPackets 2 5 0の準備が完了しており、使用可能であることを、目標I / Oデバイス2 0 8に通知する。その後、I / Oデバイス2 0 8は、D B E 2 0 6を介して、Packetsをメモリ1 1 2から引き出し、即ち、読み出し、Packets 2 5 0の内容に応じてそれら进行处理する。

30

【0 0 1 2】

I / Oデバイス2 0 8が外部ソースからデータを受け取った場合、D B E 2 0 6によって非請求Packetsが準備され、メモリ1 1 2内に格納される。D B E 2 0 6が未請求データ・Packetsをメモリ1 1 2内に格納した後、プロセッサ1 0 0に割り込みをかけ、Packetsが処理可能であることをプロセッサ1 0 0に通知する。

1つ以上の論理通信チャネル2 1 4が、プロセッサ1 0 0とI / Oデバイス2 0 8との間に存在する可能性がある。例えば、I / Oデバイス2 0 8は、入来データ専用1つのチャネル2 1 4、出立データに別のチャネル2 1 4、ならびにコマンド及び制御のために第3のチャネル2 1 4を有することができる。

40

したがって、プロセッサ1 0 0とP C Iバス・マスタ1 1 8との間の直接通信は、このコマンド・Packets・アーキテクチャによって減少即ち制限される。このプロセッサ1 0 0及びP C Iバス・マスタ1 1 8間の、コマンド・Packets・アーキテクチャによる切り離しの結果、多数の利点を得られる。その利点の中には、ハードウェア割り込みの減少、グラフィックスやオーディオのようなプロセッサ1 0 0の集約的アプリケーション(intensive application)に対する処理能力向上、及びプロセッサ1 0 0の目標I / Oデバイス2 0 8から読み出し不要が含まれる。

【0 0 1 3】

次に図2のBを参照すると、本発明のデバイス・ドライバがどのようにしてメモリ1 1 2

50

と通信するかについて示されている。従来技術では、プロセッサ 100 は、デバイス・ドライバを介して I/O デバイスと直接通信し、デバイス・ドライバが、I/O デバイス上のメモリ・マップ I/O レジスタ(memory mapped I/O register)のコンフィギュレーション(環境設定)を行い、I/O デバイスに処理を行なわせていた。その処理が完了した後、I/O デバイスはプロセッサ 100 に割り込みをかけ、一方プロセッサ 100 は、割り込み源に関して、I/O デバイス上のステータス・レジスタをプロセッサ 100 にチェックさせる。

本発明の好適な実施形態によれば、要求は、ホスト・ソフトウェア・アプリケーション 220 から、Windows NT のようなオペレーティング・システム(OS) 222 に発生する。OS 222 は、全体として、ある実行サービス 224、マイクロカーネル 226、ハードウェア抽象レイヤ(HAL: hardware abstraction layer) 228、及び 1 つ以上のデバイス・ドライバ 230 を有する I/O システムを含むカーネルで構成されている。デバイス・ドライバ 230 は、メモリ 112 や PCI バス・マスタ 118 のようなハードウェア C と直接通信することを許可されている。各 PCI バス・マスタ 118 毎に、少なくとも 1 つのデバイス・ドライバ 230 があることは理解されよう。DBE デバイス 206 に対するデバイス・ドライバ 230 は、いずれかのプロセッサ 100 の特権レベル(インテル社のプロセッサ上における「リング」レベル)で実行するためには不要である。ドライバ 230 は、カーネル・モード又はユーザ・モードで実行することができる。

【0014】

デバイス・ドライバ 230 とは、ここでは、Windows、Windows NT、OS/2 等のようなオペレーティング・システムに関係する技術分野では公知のデバイス・ドライバのクラスを意味する。しかしながら、本発明にしたがって記載されるデバイス・ドライバ 230 は、当技術分野では新規なものであることは理解されよう。この開示は、本発明にしたがってデバイス・ドライバを開発するための十分な手引きを当業者に提供する。

デバイス・ドライバ 230 は、DBE デバイス 206 及びホスト・ソフトウェア 220 との双方向処理に関して、6 つの主要な機能を有するものと見ることができる。これらの機能は、初期化/初期化解除(initialization/deinitialization)、パケット提出(packet submission)、パケット完了(packet completion)、同期ダイレクト・アクセス、パケット取り消し、パケット・プールの増減である。

ドライバ 230 は、システムの初期化中に、DBE デバイス 206 及び I/O デバイス 208 を初期化しなければならない。一旦 DBE デバイス 206 及び I/O デバイス 208 が初期化され、要求を受け入れ可能となったなら、ドライバ 230 は、デバイス要求を開始することができ、DBE デバイス 206 はデータ転送を開始することができる。次いで、デバイス・ドライバ 230 は、パケットに対して適切な完了シーケンスを実行することができる。これらの詳細については、以下で論ずる。

尚、デバイス・ドライバ 230 はプロセッサ 100 上で実行することが好ましいので、オペレーティング・システム 222 によって実行されるパケット処理に言及する場合、用語は相互交換可能に用いることができることを注記しておく。加えて、「ホスト」という用語は、ときとして、プロセッサ 100、ホスト・ソフトウェア 220、及びデバイス・ドライバ 230 全体に論理的に言及するために用いることもある。このような場合、番号指定はプロセッサ 100 と同一とする。即ち、ホスト 100 とする。

【0015】

パケット

DBE 206 の更なる詳細に進む前に、パケット 250 について更に詳しく理解する必要がある。ここで図 3 を参照すると、好適な実施形態によるパケット 250 が示されている。パケット 250 は、2 つの主要部分、即ち、32 バイトのヘッダ 252 及び可変サイズのペイロード 254 からなる。各パケットは、64 バイトの境界、即ち、Pentium のキャッシュラインに整合されている。このようにすれば、最初のキャッシュラインがヘッダ 252 を収容し、後続のキャッシュラインはペイロード 254 を収容することができる。ペイロード 254 は、デバイスに特定のデータを保持し、4 バイト刻みで 4 ~ 256 バイト

10

20

30

40

50

の範囲を取ることができる。

ヘッダ 252 は、8 つの 32 ビット・フィールドで構成され、ソフトウェア・コンテキスト (SwContext) フィールド 256、チャンネル・フィールド 258、仮想アドレス・リンク (VaLink) フィールド 260、物理アドレス (Pa) フィールド 262、ハードウェア・コンテキスト (HwContext) フィールド 264、物理アドレス・リンク Dword (PaLinkDwords) フィールド 266、物理アドレス・リンク (PaLink) フィールド 268、及び仮想アドレス (Va) フィールド 270 を含む。リンク・フィールドは、パケットのリンク・リスト形成を可能にする。

【0016】

SwContext フィールド 256 は、ホスト・ソフトウェア 220 が、適切と見なすいずれかの方法で使用するために予約されている 32 ビット・フィールドである。ソフトウェアは、このフィールドを用いて、このパケット 250 に関連する OS に特定の情報を埋め込むことができる。その一例をあげるとすれば、パケット 250 内の I/O 要求と関連する I/O 要求パケット (IRP) の仮想アドレスを置くことであろう。これによって、デバイス・ドライバ 230 は、I/O 完了の間に、I/O 要求パケットを直接復元することができる。未決要求のリストを管理する必要がなくなる。

チャンネル・フィールド 258 は、パケットが関連した最後のチャンネル 214 の番号を収容する 32 ビット・フィールドである。チャンネル 214 は、論理通信リンクである。各 I/O デバイス 208 は、2 つ以上のチャンネル 214 を有する場合がある。一方、1 つ以上の I/O デバイスに対応する DBE 206 は、2 つ以上のチャンネル 214 を有する場合がある。例えば、1 つのチャンネル 214 をデータ転送のために割り当て、他方のチャンネル 214 をコマンド及びステータスのために割り当てる場合もある。このフィールドは、非請求パケット・プール 202 内のパケットに対しては、「0」を収容する。

【0017】

Va フィールド 270、VaLink フィールド 260、Pa フィールド 262、及び PaLink フィールド 268 は、パケット・ヘッダ 252 内に収容され、物理メモリ及び仮想メモリ間の多数のアドレス変換を不要とする。物理メモリはメモリ 112 である。Pentium 及び同等のプロセッサ 100 は、物理メモリ 112 を効率的に使用するために、ハードウェア・メモリ管理機構を採用している。典型的に、プロセッサ 100 上で実行するプログラムは直接物理メモリ 112 にアドレス指定するのではなく、代わりに、仮想アドレスを用いてメモリ 112 にアクセスする。各パケット 250 内に仮想アドレス・フィールド及び物理アドレス・フィールドの双方を備えることにより、パケット 250 を初期化するときに、変換を 1 回だけ行えば済むようになる。このように、デバイス・ドライバは仮想アドレスを用いて動作することができ、一方 DBE 206 は物理アドレスを用いて動作することができ、各々同じパケット 250 を用いて通信する。

【0018】

Va フィールド 270 は、以下のフィールドで構成された 32 ビット・フィールドである。

【表 1】

10

20

30

表 1

ビット	説明
31:6	デバイス・ドライバが見る場合のこのパケットに対する仮想アドレスを収容する。
5	予約
4	0－プロセス・パケット 1－キャンセル・パケット 取り消しビット。パケットの処理状態を表す。デバイス・ドライバはこのビットをセットして、パケット250を処理せず、直ちに完了しなければならないことを、DBEデバイス206に示す。
3	0－通常の提出 1－ダイレクト・アクセスの開始 ダイレクト・アクセス・ビット。ドライバは、このパケットの完了後ダイレクト・アクセスを行うことを、DBEデバイス206に示す。受け取られた場合、DBE206は、ダイレクト・アクセスが終了するまで、それ以上のデータを引き出さない。「1」の場合、このパケットを直ちに完了する。
2:1	00－ヌル提出状態 01－非同期パケット 10－ボール・パケット 11－割り込みパケット 提出型ビット。このパケットがどのようにDBEデバイスに提出されたかを表す値を収容する。未請求ボール内のパケットは、このフィールドには全て0を有する。
0	0－未請求パケット・プール 1－請求パケット・プール パケット型ビット。どのプールにパケットが属するかを示す。

【0019】

VaLinkフィールドは、リスト内の次のパケットの仮想アドレスを収容する32ビット・フィールドである。このフィールドは、リンクされているパケットがない場合、ヌルとなる。このフィールドは、DBEデバイス206が完了したときに、空きパケットを再び請求パケット・プール200にリンクする際にDBEデバイス206によって用いられる。空きパケット(free packet)とは、既に完了し、現在は再び「自由に」使用できるパケットのことである。DBE206デバイスは必ずしも仮想アドレス処理を理解している訳ではないが、単純にパケット250内に収容されている仮想アドレスのリード及びライトを行うことによって、仮想アドレスを用いてパケット250をリンクすることができる。

Paフィールド262は、パケット250の物理アドレスを収容する32ビット・フィールドである。これは、DBEデバイス206が見て使用するアドレスである。

PaLinkフィールド268は、リスト内の次のパケット250の物理アドレスを収容する32ビット・フィールドである。

HwContextフィールド264は、DBEデバイス206が適切とみなすいずれかの方法で、その特定の実装によって用いるために予約されている32ビット・フィールドである。例えば、これを用いて、キャッシュされていないメモリ範囲へのアドレスを埋め込むことにより、ペイロード254なしでパケット250を作成することが可能となる。

PaLinkDwordsフィールド262は、次のパケットのペイロード254のサイズを収容する32ビット・フィールドである。そのサイズは、連続する4バイトのチャンク(chunk)の数として表現することが好ましい。

【 0 0 2 0 】

このように、パケット構造及びプロトコルが定義され、これによって、デバイス・ドライバ 2 3 0 は、I / O デバイス 2 0 8 とパケットを通信することが可能となる。デバイスの初期化時に、プロセッサ 1 0 0 は、I / O デバイス 2 0 8 に対して、特定数のパケットを形成する。次に、デバイス・ドライバ 2 3 0 は、I / O デバイス 2 0 8 と通信する際、メモリ 1 1 2 に格納されているパケット 2 5 0 にコマンド及びデータを書き込み、パケット 2 5 0 を処理する準備ができていることを D B E 2 0 6 に通知する。D B E 2 0 6 は、メモリ 1 1 2 からパケット 2 5 0 を読み出し、それを解析してドライバ 2 3 0 が要求した処理を判定する。どのようにパケット 2 5 0 を D B E 2 0 6 に発行したかに応じて、D B E デバイスがどのように処理を完了し、ドライバ 2 3 0 のためにパケット 2 5 0 をメモリ 1 1 2 に戻すのかが決定される。

10

パケット 2 5 0 は、Va フィールド 2 7 0 に示される 3 つの方法、即ち、非同期、ポール、又は割り込みの内の 1 つで提出することができる。デバイス・ドライバ 2 3 0 は、完了通知を必要としない又は望まない場合に、非同期パケットを提出する。グラフィックス・コントローラ 1 2 2 のビット・ブリット (B L T : bit-blit) 処理が、その一例である。

【 0 0 2 1 】

デバイス・ドライバ 2 3 0 は、完了通知を必要とする場合、I / O デバイス 1 1 8 によってアサートされたハードウェア割り込みによって、割り込みパケットを提出する。デバイス・ドライバ 2 3 0 は、ホスト・ソフトウェア 2 2 0 がポーリングを要求するような状況に対して、ポール・パケットを提出する。場合によって、ポール・パケットの方が効率的な手段完了通知 (means completion notification) となることもある。例えば、S C S I コントローラ 1 2 0 に対する典型的な要求は、「セクタ・リード」及び「セクタ・ライト」動作である。従来技術のオペレーティング・システムは、その殆どが、デバイス・ドライバに要求を完了するのを「待つ」ように要求するセクタ・データのリード及びライトを行うためのコール側アプリケーションの目標バッファを表す、物理ページのリストを備えている。要求の完了を示すディスク・デバイスによる通知の際に、ドライバは、コール側のアプリケーションの目標バッファのために、メモリを解放することができる。目標デバイスに基づいて、ドライバにとっては、ハードウェア割り込みの結果としてコンテキストの切り替えを誘発するよりはむしろ、特定の処理上で「ポール」することによって、完了通知を「待つ」方が一層効率的な場合がある。したがって、本発明は、デバイス・ドライバ 2 3 0 が、D B E デバイス 2 0 6 に要求を提出し、I / O デバイス 2 0 8 がその要求を終了するまで、パケット 2 5 0 上でポールするための方法を提供する。

20

30

【 0 0 2 2 】

パケット・キュー

初期化時に、デバイス・ドライバ 2 3 0 は、請求パケット・プール 2 0 0 及び非請求パケット・プール 2 0 2 を形成する。図 4 には、これらのパケットのリンク・リストの形成に関して更に詳細に示されている。デバイス・ドライバ 2 3 0 及びメモリ 1 1 2 間ならびに D B E デバイス 2 0 6 及びメモリ 1 1 2 間双方におけるパケットのフローを管理するために、4 つのキュー 2 7 2 ~ 2 7 8 が形成される。即ち、フリー・キュー (F Q : free queue) 2 7 2 、要求キュー (R Q : request queue) 2 7 4 、完了キュー (C Q : completion queue) 2 7 6 、及びポストッド・キュー (P Q : posted queue) 2 7 8 である。フリー・キュー 2 7 2 は、請求パケット・プール 2 0 0 と同一であり、ポストッド・キュー 2 7 8 は非請求パケット・プール 2 0 2 と同一である。これら 4 つのキュー 2 7 2 ~ 2 7 8 の各々は、ヘッド H ポインタ及びテール T ポインタを有する。

40

デバイス・ドライバ 2 3 0 は、フリー・キュー 2 7 2 のヘッド H 及び残りの 3 つのキュー 2 7 4 ~ 2 7 8 のテール T を保持する。D B E デバイス 2 0 6 は、フリー・キュー 2 7 2 のテール T 及び残りの 3 つのキュー 2 7 4 ~ 2 7 8 のヘッド H を保持する。

【 0 0 2 3 】

フリー・キュー 2 7 2 は、デバイス・ドライバ 2 3 0 が D B E デバイス 2 0 6 との通信に使用する際に利用可能なパケット 2 5 0 を収容する。ホスト・ソフトウェア 2 2 0 から

50

要求が出されると、デバイス・ドライバ230は、フリー・キュー272のヘッドHからパケット250のリンクを解除し、パケットのペイロード254を満たし、パケット250を要求キュー272のテールTにリンクする。パケット250は、非同期的(A)、ポール(P)又は割り込み(I)のいずれかによって提出することができる。

D B Eデバイス206は、受け取った要求を処理する際に、パケット250のリンクを要求キュー274から解除し、ペイロード254をI/Oデバイス208に受け渡し、それらの提出方法にしたがってパケット250を完了する。更に具体的には、非同期パケットAの完了は、デバイス・ドライバ230に通知せずに行い、フリー・キュー272のテールTで完了する。ポール・パケットPは、デバイス・ドライバ230によって、フリー・キュー272のヘッドHに戻され、割り込みパケットIの完了は、完了キュー276を通じて行う。

10

【0024】

割り込みパケットについては、D B Eデバイス206が割り込みパケットIを完了キューのヘッドHにリンクした後、ハードウェア割り込みを発生すればよい。完了キュー276が空の場合、パケット250をリンクするときに割り込みを発生する。完了キュー276が空でない場合、続いてリンクされるパケットは割り込みを発生しない。デバイス・ドライバ230は、完了キュー276からのパケット250のリンクを解除し、ペイロード254を除去し、Vaフィールド270のビット0に基づいて、パケットをフリー・キュー272又はポストッド・キュー278のいずれかに戻す。

ポストッド・キュー278は、ホスト側の請求に基づくことなくホスト側にデータを転送することを要求する非請求要求のためにパケット250を保持する。非請求要求が発生した場合、D B Eデバイス206は、ポストッド・キュー278からのパケット250のリンクを解除し、ペイロード254をデータで満たし、パケット250を完了キュー276にリンクする。パケットのリストが未だ完了キュー276上にない場合、ハードウェア割り込みを発生する。

20

【0025】

D B Eに対するソフトウェア・インターフェース

D B Eデバイス206は、D B Eデバイス・オブジェクト272(図2のA)を通じて、デバイス・ドライバ230に対して抽象化される。D B Eデバイス・オブジェクト272は、関連するデータ構造、及びドライバ230とD B Eデバイス206との間でパケット・プロトコルを管理するために必要なリソースを収容する。D B Eデバイス・オブジェクト272は、メモリ112に格納され、D B Eデバイス・ドライバ230によって管理される。

30

D B Eデバイス・オブジェクト272は、コンピュータ・システムC内の特定のD B Eデバイス206に対応する。D B Eデバイス206は、このデータ構造の概念を有していない。オブジェクト272は、目標D B Eデバイス206のリソースを管理するために、デバイス・ドライバ230のみによって作成され使用される。D B Eデバイス・オブジェクトのメモリ・フォーマットを変更しても、新たなファンクショナリティがデバイスによって要求されなければ、デバイスには影響を与えない。D B Eオブジェクト272をPentiumのキャッシュ・ラインの境界と整合させ、頻繁に参照される隣接するデータ項目上でキャッシュ・ラインが満杯になる回数を減少させる。D B Eデバイス・オブジェクト272は、表2に示したデータ構造からなる。

40

【0026】

【表2】

表 2

パラメータ	説 明
DeviceID	このDBEオブジェクトの一意のデバイスIDとして使用される32ビット・フィールド。
FreeQueue	ヘッド・パケットに対するアドレスを含む、フリー・キューを管理するためのフィールドを収容する32ビット・メモリ位置。
CompletionQueue	テール・パケットに対するアドレスを含む、完了キューを管理するためのフィールドを収容する32ビット・メモリ位置。
RequestQueue	テール・パケットに対するアドレスを含む、要求キューを管理するためのフィールドを収容する32ビット・メモリ位置。
PostedQueue	ポストッド・パケットに対するアドレスを含む、フリー・キューを管理するためのフィールドを収容する32ビット・メモリ位置。
RegistersVa	DBEデバイス206のレジスタの仮想アドレスを保持するためのフィールドを収容する32ビット・メモリ位置。
RegisterPa	DBEデバイス206のレジスタの物理アドレスを保持するためのフィールドを収容する32ビット・メモリ位置。
MmioAddressRange	DBEデバイスのレジスタをマップするために必要なバイトの範囲を収容する32ビット・メモリ位置。
RequestPacketCount	請求パケット・プールに割り当てられるパケット数を収容する32ビット・メモリ位置。
RequestPacketSize	請求パケット・プールの各パケット毎に DeviceContext フィールドの Dword サイズを収容する32ビット・メモリ位置。
PostedPacketCount	非請求パケット・プールに割り当てられるパケット数を収容する32ビット・メモリ位置。
PostedPacketSize	非請求パケット・プールの各パケット毎に DeviceContext フィールドの Dword サイズを収容する32ビット・メモリ位置。
DbeFlink	この1つ前のDBEデバイス・オブジェクトへのポインタを収容する32ビット・メモリ位置。
Dbeblink	この1つ後ろのDBEデバイス・オブジェクトへのポインタを収容する32ビット・メモリ位置。
DummyPacket	このフィールドは、デバイス・ドライバが、要求キューのテール上にあるパケットがそれ自体を参照しないことを保証するために用いられるダミー・コマンド・パケットを示す。この状態は、最後に提出したパケットが、別のパケットを割り当ててデバイスに提出する前に、フリー・キューに戻されてきた場合に発生する可能性がある。 DBE_AllocatePacket ルーチンが、パケット・アドレスをコール元に戻す前に、この状態をチェックする。フリー・キューから除去されたパケットが偶然DBEデバイスに提出された最後のパケットであった場合、DBE_AllocatePacket ルーチンは、除去されたパケット・アドレスを DummyPacket のアドレスと交換する。

【 0 0 2 7 】

DBEデバイス・インターフェース

次にDBEデバイス206に言及するために、図5に注意を向けると、DBEデバイス206のレジスタ・インターフェースが示されている。DBEデバイス206は、1組のメモリ・マップI/Oレジスタ280～292を含み、DBEプロトコルに便宜を図っている。DBEドライバ206に対応するデバイス・ドライバ230は、システムの初期化中に、コンフィギュレーション情報をレジスタ280～292に書き込む。レジスタ280～292は、プロセッサ100（デバイス・ドライバ）及びDBEデバイス206双方にアクセス可能である。これらのレジスタは、イベント・イネーブル・レジスタ(EN_REG) 280、イベント・ディスエーブル・レジスタ(DI_REG) 282、フリー・キュー・テール

・レジスタ(FQ_REG) 284、完了キュー・ヘッド・レジスタ(CQ_REG) 286、ポストッド・バッファ・キュー・ヘッド・レジスタ(PQ_REG) 288、及び1つ以上の要求キュー・ヘッド・レジスタ(RQ_n_REG) 290を含む。

イベント・イネーブル・レジスタ(EN_REG) 280は、実装に特定の情報を収容するための32ビット・レジスタである。ビット31:2は、カスタム化(customization)のために使用可能である。ビット1:0については、以下で定義する。このレジスタは、32ビット、リード/ライト、ビット・マップ、及びメモリ・マップI/Oレジスタであることの属性を有する。ビットの定義は以下の通りである。

【0028】

【表3】

10

表 3

EN_REG		
ビット	プロセッサ・サイクル	説明
0	W	0-このビットに影響なし 1-DBEデバイスをRESETに置く
0	R	0-DBEデバイスはRESETにない 1-DBEデバイスはRESETにある
1	W	0-このビットに影響なし 1-ホスト・プロセッサへのDBE デバイス割り込みをイネーブルする
1	R	0-DBEデバイス割り込みはイネー ブルされていない 1-DBEデバイス割り込みはイネー ブルされている
31:2	R/W	これらのビットはカスタム使用のため に定義される

20

【0029】

イベント・ディスエーブル・レジスタ(DI_REG) 282は、デバイス・ドライバ230が、EN_REG 280によってイネーブルされたイベントをディスエーブルする際に用いられる。EN_REG 280及びDI_REG 282レジスタは、同一レジスタに対するセット/クリア動作に対して、個々のビット位置を自動的に反映させる(affect)ために通常必要なリード/修正/ライト動作を不要とするために実装する。このレジスタは、32ビット、リード/ライト、ビット・マップ及びメモリ・マップI/Oレジスタであることの属性を有する。ビット定義は以下の通りである。

【表4】

30

表 4

DI_REG		
ビット	プロセッサ・サイクル	説明
0	W	0－このビットに影響なし。 1－DBEデバイスを RESET から取りだす。
0	R	0－DBEデバイスは未だ RESET にある。 1－DBEデバイスは RESET 外にある。
1	W	0－このビットに影響なし 1－ホスト・プロセッサへのDBEデバイス割り込みをディスエーブルする。
1	R	0－DBEデバイス割り込みをイネーブルする。 1－DBEデバイス割り込みをディスエーブルする。
31:2	R/W	これらのビットはカスタム使用のために定義される。

【 0 0 3 0 】

フリー・キュー・テール・レジスタ(FQ_REG) 2 8 4 は、請求パケット・プール 2 0 0 上の最後のパケット 2 5 0、即ち、テール・パケット T の物理アドレスを格納するための 3 2 ビット・レジスタである。このレジスタは、システムの初期化中に、デバイス・ドライバ 2 3 0 によって初期化される。その後、このレジスタは、DBE デバイス 2 0 6 によって維持される。この手順を実装するために、DBE デバイス 2 0 6 は、DBE デバイス 2 0 6 が RESET モードにある場合 (EN_REG[0]="1")、このレジスタのビット [31:5] へのプロセッサ 1 0 0 のライトをラッチする。DBE デバイス 2 0 6 は、物理アドレスのビット [4:0] が "0" を含むことを想定する。

DBE デバイス 2 0 6 は、デバイス・ドライバ 2 3 0 に通知を返送することなく、請求パケット・プール 2 0 0 のテール T への非同期パケット (以下で論ずる) を完了する。デバイス・ドライバ 2 3 0 は、DBE デバイス 2 0 6 が、完了した非同期パケット 2 5 0 にリンクするための場所を有するために、請求パケット・プール 2 0 0 上に少なくとも 1 つのフリー・パケット 2 5 0 を保持しなければならない。このレジスタは、3 2 ビット、リード/ライト、ビット・マップ及びメモリ・マップ I/O レジスタであることの属性を有する。ビット定義は以下の通りである。

【表 5】

10

20

30

40

表 5

FQ_REG		
ビット	プロセッサ・サイクル	説明
31:5	W	Pentium キャッシュラインに整合した請求パケット・プールのテール上のパケットの物理アドレス。ライトは、RESET モードにある DBE デバイスによってのみラッチされる。
4:0	W	DBE デバイスは常に無視する。
31:0	R	請求パケット・プール上の最後のパケットの物理アドレスを生成する。

10

【 0 0 3 1 】

完了キュー・レジスタ(CQ_REG) 2 8 6 は、メモリ 1 1 2 内に位置する完了リスト・ヘッドの物理アドレスを格納するための 3 2 ビット・レジスタである。CQ_REG 2 8 6 は、DBE デバイス 2 0 6 によって構築された完了リストのヘッドを置く位置の 4 ビット整合物理アドレスを用いて、デバイス・ドライバ 2 3 0 によって初期化される。その後、CQ_REG 2 8 6 は、DBE デバイス 2 0 6 によって維持される。この手順を実装するために、DBE デバイス 2 0 6 は、DBE デバイス 2 0 6 が RESET モードにある場合(EN_REG[0]="1")、このレジスタのビット[31:2]へのプロセッサ 1 0 0 の書き込みをラッチする。DBE デバイス 2 0 6 は、物理アドレスのビット[1:0]が"0"を含むことを想定する。

20

【表 6】

表 6

CQ_REG		
ビット	プロセッサ・サイクル	説明
31:2	W	DWORD に整合した、完了キュー・ヘッドの物理アドレス。ライトは RESET モードにある DBE デバイスによってのみラッチされる。
1	W	0 - DBE デバイスは常に無視する。
0	W	0 - このビット位置には影響なし。 1 - DBE デバイスが RESET モード以外の場合にのみ、CQ ドアベルをセットする。
31:0	R	このレジスタの現内容を生成する。

30

40

【 0 0 3 2 】

ポストッド・キュー・レジスタ(PQ_REG) 2 8 8 は、非請求パケット・プール 2 0 2 内の最初のパケット 2 5 0 の 3 2 ビット整合物理アドレスを格納するための 3 2 ビット・レジスタである。PQ_REG 2 8 8 は、システムの初期化中に、デバイス・ドライバ 2 3 0 によって初期化される。その後、PQ_REG 2 8 8 は、DBE デバイス 2 0 6 によって維持される。この手順を実装するために、DBE デバイス 2 0 6 は、DBE デバイス 2 0 6 が RESET モードにある場合(EN_REG[0]="1")、このレジスタのビット[31:5]へのプロセッサ 1 0 0 のライトをラッチする。DBE デバイス 2 0 6 は、物理アドレスのビット[4:0]が"0"を含むこ

50

とを想定する。D B E デバイスはこのレジスタを読み取り、非請求データをメモリ 1 1 2 のどこに書き込むかの決定を行う。

【表 7】

図 7

PQ_REG		
ビット	プロセッサ・サイクル	説明
31:5	W	Pentium キャッシュラインに整合した非請求バケット・プール内の最初のバケットの物理アドレス。ライトは、RESET モードにある D B E デバイスによってのみラッチされる。
4:1	W	0 0 0 0 - D B E デバイスは常に無視する。
0	W	0 - このビット位置には影響なし。 1 - D B E デバイスが RESET モード以外の場合にのみ、CQ ドアベルをセットする。
31:0	R	このレジスタの現内容を生成する。

10

20

【 0 0 3 3 】

要求キュー・ヘッド・レジスタ(RQ_n_REG) 2 9 0 は、次の要求バケット 2 5 0 がデバイス・ドライバ 2 3 0 によってどこに置かれたかの、3 2 ビット整合物理アドレスを格納するための 3 2 ビット・レジスタである。各(RQ_n_REG) 2 9 0 は、システムの初期化中に、チャンネル n に対応する「ダミー」バケット 2 5 0 の物理アドレスを用いて、デバイス・ドライバ 2 3 0 によって初期化される。その後、RQ_n_REG 2 9 0 は、D B E デバイス 2 0 6 によって維持される。この手順を実装するために、D B E デバイス 2 0 6 は、D B E デバイス 2 0 6 が RESET モードにある場合(EN_REG[0]="1")、このレジスタのビット[31:5]へのプロセッサ 1 0 0 のライトをラッチする。D B E デバイス 2 0 6 は、物理アドレスのビット[4:0]が"0"を含むことを想定する。D B E デバイス 2 0 6 は、このレジスタを用いてバケット 2 5 0 をフェッチする。

30

【表 8】

表 8

RQn_REG		
ビット	プロセッサ・サイクル	説明
31:5	W	Pentium キャッシュラインに整合したチャンネル _n に対する「ダミー」パケットの物理アドレス。ライトは、RESET モードにある DBE デバイスによってラッチされる。
31:5	R	DBE デバイスによって処理された最後の要求パケットの物理アドレスのビット [31:5] を生成する。
4:2	W	0 0 0 0 - DBE デバイスは常に無視する。
4:2	R	常に 0 0 0 を返す。
1	W	0 - このビットには影響なし。 1 - DBE デバイスが RESET モード以外にある場合のみ、DBE デバイスにおけるチャンネル _n に対する同期ダイレクト・アクセスを終了する。
0	R	0 - ダイレクト・アクセスのためにチャンネル _n を同期させる。 1 - チャンネル _n はパケット処理中である。
0	W	RQ_DOORBELL 0 - このビット位置に影響なし。 1 - デバイスが RESET モード以外にある場合のみ、RQ _n ドアベルをセットする。
0	R	RQ_DOORBELL 0 - DBE デバイスによるドアベル・イベントのクリア。 1 - DBE デバイスにおいて保留中のドアベル・イベント。

【 0 0 3 4 】

ソフトウェア・アーキテクチャ

DBE プロトコルの機構を隠すように、1 組のルーチンがホスト・ソフトウェア 2 2 0 に使用可能である。各ルーチンは、ホスト・ソフトウェア 2 2 0 によってコールされるためのエントリポイントを含む。以下に各エントリポイントを説明する。

DBE_AcknowledgeInterrupt

このルーチンは、完了したパケット 2 5 0 のリストを返し、目標 DBE デバイス 2 0 6 における割り込みを承認する。このルーチンは、デバイス・ドライバの割り込みサービス・ルーチン (I R S : Interrupt Service Routine) 又は遅延プロシージャ・コール (D P C : Deferred Procedure Call) によってコールすることができる。このルーチンをコールして、DBE デバイス・オブジェクト・ハンドル内に位置する完了キュー・ヘッドから、完了リストを除去する。コール元は、同期を与える必要はない。

DBE_AllocatePacket

このルーチンは、請求パケット・プール 2 0 0 のヘッド H から最初のパケット 2 5 0 を原子的に除去する。このルーチンは、ドライバ 2 3 0 がある処理を目標 DBE デバイス 2 0 6 に請求したい場合に、当該ドライバによってコールされる。ドライバ 2 3 0 は、パケット 2 5 0 を割り当て、指定された請求要求のためにそれを満たし、DBE 提出ルーチンの 1 つを用いてそれを目標 DBE デバイス 2 0 6 に発行する。このルーチンは、ドライバ

230による同期を必要としない。

【0035】

DBE_BeginDirectAccess

このルーチンは、DBEデバイス206に対するダイレクト・アクセスを、チャンネル・パラメータによって指定された請求要求チャンネルに以前に提出されたパケット250と同期させる。同期を取るには、ドライバ230が指定されたチャンネル214に対するDBE_EndDirectAccessをコールするまで、指定されたチャンネル214に対するDBEデバイス206上での入力処理を停止する。通常、ドライバのダイレクト・アクセスは、DBEデバイス230において保留となっている請求パケットとの同期は必要としない。ドライバ230は、そのダイレクト・アクセスが、指定された請求要求チャンネル214に以前に提出された未決のパケットの完了に依存する場合に、このルーチンをコールする。このルーチンは、他のスレッドが、指定された請求要求チャンネル214に要求を提出するのを禁止する。

10

DBE_CancelPacket

このルーチンは、指定されたパケットに、取り消しのためのマークを付ける。このルーチンは、以前に提出したパケットが目標DBEデバイスによって処理されるべきでない場合に、ドライバによってコールされる。次に、DBEドライバ206は、パケットのペイロード254をバースト・ダウンする(burst down)ことなく、取り消されたパケットを完了する。パケットの完了は、パケット250がドライバ230によってどのように提出されたかによって判定される。ドライバ230は、I/O取り消しプロトコルを実装するために、DBEデバイス206において保留となっているパケット250を追跡する役割を担う。このルーチンは、I/O完了のためのマークを、指定されたパケットに付ける方法を与えるに過ぎない。

20

【0036】

DBE_CompletionListIsReady

このルーチンは、完了リストのために、完了キュー・ヘッドを「のぞき見る」。このルーチンは、完了リスト・キューから完了リストを除去することはない。このルーチンは、ドライバ230が、DBEデバイス・オブジェクト272内の完了リスト・キュー上の完了リストをチェックするためにコールされる。ドライバ230が完了キューから完了リストを除去したい場合、DBE_AcknowledgeInterruptルーチンをコールしなければならない。

30

DBE_DecreasePool

このルーチンは、指定されたパケット・プールからパケットを除去する。DBEプロトコルは、2つのパケット・プールを定義する。1つのプールは、DBEデバイスに対する請求要求のためのものであり、他方のプールは、DBEデバイスから受け取った非請求データのためのものである。

DBE_Deinitialize

このルーチンは、目標デバイスのためにDBE_Initializeによって作成された、全ての割り当てリソースを削除する。

DBE_FreePacket

このルーチンは、指定されたパケットを、請求パケット・プールのヘッド上に置く。

40

【0037】

DBE_EndDirectAccess

このルーチンは、チャンネル214によって指定された請求要求チャンネル214に対して、DBE状態機械(マシン)を起動する。

DBE_GetDevice

このルーチンは、システム内の全てのDBEデバイスのマスタ・リストを走査し、指定されたデバイスIDに対する一致を調べる。このルーチンは、指定されたデバイスIDを有するDBEデバイスを作成するのではない。代わりに、このルーチンは、DBE_Initializeルーチンによって既に作成されている、指定されたデバイスIDを有するDBEデバイスを検索する。このルーチンは、マルチスレッド及びマルチプロセッサ・セーフ(multith

50

read and multiprocessor safe)である。

DBE_GetHwContext

このルーチンは、D B E パケット・ヘッダ内の、特定ハードウェア・データ・フィールドの32ビットの内容を返す。

DBE_GetNextPacketToComplete

このルーチンは、完了したパケットのリストにおいて、次のパケットを読み出し、現パケットを適切なパケット・プール上に返す。このルーチンは、DBE_AcknowledgeInterruptルーチンによって既に除去されている、完了リスト上の次のパケットの仮想アドレスを返す。このルーチンは、マルチスレッド及びマルチプロセッサ・セーフである。DBE_AcknowledgeInterruptによって完了リストを除去した各実行コンテキスト(execution context)は、当該リストの独占所有権を有する。

10

【0038】

DBE_GetSwContext

このルーチンは、D B E パケット・ヘッダ内の特定ソフトウェア・データ・フィールドの32ビットの内容を返す。

DBE_IncreasePool

このルーチンは、パケットを、指定されたパケット・プールに追加する。D B E プロトコルは2つのパケット・プールを定義する。一方のプールは、D B E デバイスに対する請求要求のためのものであり、他方のプールは、D B E デバイスから受け取った非請求データのためのものである。

20

DBE_Initialize

このルーチンは、D B E デバイス・オブジェクトを作成する。このルーチンは、ドライバがD B E デバイス・オブジェクトを作成し初期化するためにコールされる。このルーチンは、DeviceIDによって指定された同一デバイスIDを有する別のD B E デバイスが既に存在する場合は、実行されない(succeed)。

DBE_PacketIsBusy

このルーチンは、指定されたパケットが目標D B E デバイスにおいて保留となっているか否かについて判定を行う。このルーチンは、パケット・ヘッダ内のVaLinkフィールド260のビット2の検査を行うのみである。何故なら、ドライバの完了及び承認を必要とするのは、ポール・パケット及び割り込みパケットだけであるからである。このルーチンは、非同期パケットとして提出されたパケット250にはNULL(ヌル)を返す。

30

【0039】

DBE_SetHwContext

このルーチンは、D B E パケット・ヘッダ252内の特定ハードウェア・データ・フィールドの32ビットの内容をセットする。

DBE_SetSwContext

このルーチンは、D B E パケット・ヘッダ252内の特定ソフトウェア・データ・フィールドの32ビットの内容をセットする。

DBE_SubmitPacketA

このルーチンは、請求パケットを目標D B E デバイス206に発行する。このパケットは、D B E デバイス206が当該処理を完了したときに、D B E デバイス206によって自動的に請求パケット・プール200のテールTに再循環される。このルーチンは、プロセッサ割り込みをディスエーブルせず、目標請求要求キューに対するアクセスの同期を取るために、「スピン」ループを必要としない。

40

DBE_SubmitPacketI

このルーチンは、請求パケットを目標D B E デバイスに発行する。このパケットを発行して、目標D B E デバイスからのハードウェア割り込みに、このパケットの完了を承認するように要求する。このルーチンは、この要求を発行後直ちに、コール元に戻る。ドライバは、目標オペレーティング・システム環境によって定義された標準的な割り込み処理を通じて、このパケットの完了を承認しなければならない。このルーチンは、プロセッサ割り

50

込みをディスエーブルせず、目標請求要求キューに対するアクセスの同期を取るために、「スピン」ループを必要としない。このルーチンは、マルチスレッド及びマルチプロセッサ・セーフである。

【 0 0 4 0 】

DBE_SubmitPacketP

このルーチンは、請求パケットを目標 D B E デバイスに発行する。このパケットは、目標 D B E デバイスに対する「ボール」要求として発行される。このルーチンは、この要求を発行後直ちにコール元に戻る。ドライバは、DBE_PacketIsBusyルーチンを用いて、このパケットの完了を承認しなければならない。ドライバは、何らかの I O 完了処理をパケット上で実行した後、DBE_FreePacketを用いて、当該パケットを解放しなければならない。このルーチンは、プロセッサ割り込みをディスエーブルせず、目標請求要求キューに対するアクセスの同期を取るために、「スピン」ループを必要としない。

10

DBE_SubmitPacketPdeferred

このルーチンは、請求パケットを、目標 D B E デバイスにボール・パケットとして発行する。このルーチンは、直ちにコール元に戻り、D B E デバイスとプロセッサとの間の処理の重複を最大化する。このルーチンは、目標 D B E デバイスによるこのパケットの提出後直ちにコール元に戻る。D B E デバイスは、パケット 2 5 0 のVaLinkフィールド内の「提出」ビット（ビット[2:1]）をクリアすることによって、完了を指示する。ドライバは、何らかの I O 完了をパケット上で実行した後は、DBE_FreePacketを用いて当該パケットを解放しなければならない。このルーチンは、プロセッサ割り込みをディスエーブルせず、目標請求要求キューに対するアクセスの同期を取るために、「スピン」ループを必要としない。

20

上述のエントリポイントは、概略的に、以下のカテゴリの 1 つに該当する。即ち、初期化 / 初期化解除、パケット提出、パケット完了、同期ダイレクト・アクセス、パケット取り消し、及びパケット・プール増減である。

【 0 0 4 1 】

初期化 / 初期化解除

初期化 / 初期化解除ルーチンは、ホスト・ソフトウェアが、D B E ハードウェア及びソフトウェア・リソースの初期化及び初期化解除を実行する際に用いられる。このカテゴリは、DBE_Initialize、DBE_Deinitialize及びDBE_GetDeviceという 3 つのルーチンを含む。ホスト・ソフトウェアは、その初期化フェーズ中にDBE_Initializeをコールし、D B E デバイス・オブジェクト 2 7 2 のハンドルを作成し、適切なアドレス情報を用いて D B E ハードウェア・レジスタ 2 8 0 ~ 2 9 2 を設定し、自動化 D M A を容易にする。

30

ホスト・ソフトウェア 2 2 0 が、システムのリブート又は O S 2 2 2 による動的アンローディング(dynamic unloading)によって再初期化される場合、DBE_Initializeルーチンを再度コールし、目標 D B E デバイス 2 0 6 に対する新たな接続を作成し、新たなアドレス情報を用いて、D B E ハードウェア・レジスタ 2 8 0 ~ 2 9 2 を再初期化しなければならない。

DBE_Deinitializeルーチンは、ホスト・ソフトウェア 2 2 0 が、目標 D B E デバイス 2 0 6 のために割り当てられたメモリ・リソースを一掃し、目標 D B E デバイス 2 0 6 を RESET モードに設定する際に用いられる。

40

DBEソフトウェア・アーキテクチャは、システム全体で作成された D B E デバイス・オブジェクト 2 7 2 全てを追跡する。ホスト・ソフトウェア 2 2 0 は、DBE_GetDeviceをコールすることによって、他のソフトウェア・エンティティが既に初期化した D B E デバイス 2 0 6 に対する接続を確立することができる。ホスト・ソフトウェア 2 2 0 は、その初期化コンテキスト内からのこのルーチンのコールに限定されるのではない。DBE_GetDeviceは、いずれの実行コンテキスト内からでもコールすることができる。

【 0 0 4 2 】

パケット提出

パケット提出ルーチンは、ホスト・ソフトウェアが、請求パケットの割り当て、及び D B

50

E デバイス 2 0 6 への提出を実行する際に用いられる。このカテゴリは、DBE_AllocatePacket、DBE_SubmitPacketA、DBE_SubmitPacketP、DBE_SubmitPacketPdeferred、及びDBE_SubmitPacketIの5つのルーチンを含む。

ホスト・ソフトウェア 2 2 0 が、請求要求を D B E デバイス 2 0 6 に提出可能となる前に、請求パケット・プール 2 0 0 から請求パケット 2 5 0 を割り当てなければならない。ホスト・ソフトウェア 2 2 0 は、DBE_AllocatePacketをコールし、使用可能なパケット 2 5 0 を請求パケット・プール 2 0 0 から除去する。ソフトウェアは、パケット 2 5 0 が使用可能となるまで、リトライ・カウントを指定するか、あるいはいつまでも待つことができる。DBE_AllocatePacketルーチンは、アプリケーション/デバイスが定義するいずれの方法でも使用可能な、空パケットのペイロード・データ・エリアへのポインタを返す。

一旦空パケット 2 5 0 が割り当てられたなら、ホスト・ソフトウェア 2 2 0 は、指定された請求要求チャネル 2 1 4 への請求トランザクション(solicited transaction)を実行するために必要な関連情報で、パケットのペイロード・データ・エリア 2 5 4 を満たす。ホスト・ソフトウェア 2 2 0 は、非同期、ポール、又は割り込みの3つの方法の内の1つで、パケット 2 5 0 を D B E デバイス 2 0 6 に発行する。

【 0 0 4 3 】

非同期パケットは、D B E デバイス 2 0 6 からの完了通知を必要としない。ホスト・ソフトウェア 2 2 0 は、ソフトウェアが特定の処理に対して完了通知を必要としない場合、即ち、グラフィック処理が要求されたような場合に、非同期パケット 2 5 0 を提出する。D B E デバイス 2 0 6 は、パケットの完了時に、請求パケット・プール 2 0 0 のテールに、自動的に非同期パケットを置く。ホスト・ソフトウェア 2 2 0 は、DBE_SubmitPacketAルーチンを用いて、非同期パケットを発行する。典型的な非同期処理は、グラフィックス・デバイス 1 2 2 によって実行される、スクリーン - スクリーン間 B L T (screen- screen-BLT)である。ポール要求は、ドライバ 2 3 0 が I / O デバイス 1 1 8 に処理の完了を指示するように要求したときに、デバイス・ドライバ 2 3 0 によって発行されるが、ハードウェア割り込みの形態ではない。デバイス・ドライバ 2 3 0 は、パケット・ヘッダ 2 5 2 内のキャッシュに基づくフィールドにポールすることによって、I / O デバイス 1 1 8 が処理を完了するのを待つ。ポール・パケットは、パケット・ヘッダ 2 5 2 内のビットをクリアすることによって、D B E デバイス 2 0 6 からの完了通知を要求する。ホスト・ソフトウェア 2 2 0 は、パケット 2 5 0 の完了時に D B E デバイス 2 0 6 が提出ビット (Va +Flagsフィールドのビット[2:1])のビット位置に"00"を書き込むまで、パケット・ヘッダ 2 5 2 内の提出ビット上で「スピン」即ちポールする。ドライバ 2 3 0 は、修正されたデータによる「無効化」サイクルがキャッシュ・ラインを更新するまで、そのキャッシュ内においてスピニングを行う。これによって、I / O デバイス 1 1 8 に直接ポールし、プロセッサ 1 0 0 をホスト・バス 1 0 2 から分離しておく必要性がなくなる。

【 0 0 4 4 】

ホスト・ソフトウェア 2 2 0 は、DBE_SubmitPacketP及びDBE_SubmitPacketPdeferredルーチンを用いて、ポール・パケットを発行する。DBE_SubmitPacketPルーチンは、D B E デバイス 2 0 6 がパケット・ヘッダ 2 5 2 内の提出ビットをクリアするまで、そのビット上での「スピン」動作を与える。DBE_SubmitPacketPdeferredルーチンは、要求を D B E デバイス 2 0 6 に提出した後直ちに返る。ホスト・ソフトウェア 2 2 0 は、パケット 2 5 0 が D B E デバイス 2 0 6 によって処理されている間、他のタスクの処理を続けることができる。

割り込み要求は、ホスト・ソフトウェア 2 2 0 がハードウェア割り込みによる完了通知を要求するときに、デバイス・ドライバ 2 3 0 によって発行される。これは、より古典的なドライバ 2 3 0 とその目標 P C I バス・マスタ 1 1 8 との間の通信方法である。D B E デバイス 2 0 6 は、割り込み要求を完了する際、完了したパケットの仮想アドレスを、システム・メモリ内の既知のメモリ・キューに書き込み、ハードウェア割り込みをアサートする。D B E デバイス 2 0 6 は、ドライバ 2 3 0 が未だ直前の完了に対応していない場合、要求を完了し続けることができる。この場合、D B E デバイス 2 0 6 は、システム・メ

メモリ内に完了パケットのリストを構築し、完了キューが他の完了リストを受け取る準備ができたことをI/Oデバイス118が示すまで、他のハードウェア割り込みをアサートしない。ホスト・ソフトウェア220は、DBE_SubmitPacketルーチンをコールすることによって、割り込みパケットを発行する。このルーチンは、パケット250の提出時に、直ちにコール元に戻る。ホスト・ソフトウェア220は、要求された割り込みイベントの到着まで、実行コンテキストの「ポスティング(posting)」を扱う。

【0045】

パケット完了

パケット完了ルーチンは、ホスト・ソフトウェアが、DBEデバイス206に提出されたパケット250上で完了処理を実行する際に用いられる。このカテゴリは、DBE_PacketIsBusy, DBE_FreePacket, DBE_CompletionListIsReady, DBE_AcknowledgeInterrupt, 及びDBE_GetNextPacketToCompleteという5つのルーチンを含む。

非同期で提出された請求パケット250は、ホスト・ソフトウェア220による完了処理を要求しない。DBEデバイス206は、完了した非同期パケット250を自動的に「解放」し、請求パケット・プール200のテールTに配する。

プール・パケット250は、何らかの完了処理がホスト・ソフトウェア220によって実行された後、請求パケット・プール200上に返されなければならない。ソフトウェア220は、DBE_FreePacketをコールし、完了したパケット250を、請求パケット・プール200のヘッド上に置く。

DBE_SubmitPacketDeferredルーチンによって発行されたパケット250は、DBE_FreePacketを用いて請求パケット・プール200のヘッド上にパケット250を置く前に、最初にDBD_PacketIsBusyルーチンをコールしなければならない。

【0046】

DBEデバイス206は、割り込みパケット250を完了する際に、パケット完了リストを構築し、このリストの先頭を、DBEデバイス・オブジェクト272内に位置する完了キュー・ヘッド内に置く。DBEデバイス206は、完了リストを完了キュー・ヘッド内に置いた後、プロセッサ100へのハードウェア割り込みをアサートして、ホスト・プロセッサにリストを通知する。

ホスト・ソフトウェアは、完了キュー・ホストを「覗いて」、DBE_CompletionListIsReadyをコールすることにより、完了キュー・ヘッドからリストを実際に除去することなく、DBEデバイス206が実際にその割り込みをアサートしているか否か確認することができる。DBE_AcknowledgeInterruptルーチンは、ソフトウェア220が、完了キュー・ヘッドから完了リストを除去し、DBEデバイス割り込みを承認する際にコールされる。一旦このリストが除去されると、完了リストの終端に到達するまで、後続のDBE_GetNextPacketToCompleteへのコールによって、「検索(walk)」することができる。DBE_GetNextPacketToCompleteは、次のパケットを抽出しそれから完了させた後、直ちに、現パケットを請求パケット・プールのヘッド上に置くことによって、それを「解放」することができる。

【0047】

同期ダイレクト・アクセス

同期ダイレクト・アクセスは、プロセッサ100が共有DBEハードウェア・リソースに対するダイレクト・アクセスを要求する場合に有用である。ホスト・ソフトウェア220は、DBE_BeginDirectAccessをコールして、プール・パケット250を提出し、指定されたチャネル(群)に対するDBEデバイス206に、後続のパケット250の処理を停止させる。これによって、以前に提出されたパケットの処理とダイレクト・アクセス処理との間の接続がなくとも、ホスト・ソフトウェア220の目標デバイスのハードウェア・リソースに対するダイレクト・アクセスが可能となる。ホスト・ソフトウェア220は、DBE_EndDirectAccessルーチンをコールすることによって、指定されたチャネル(群)に対する同期ダイレクト・アクセスを終了する。

【0048】

パケット取り消し

D B E デバイス 2 0 6 に発行され、D B E デバイス 2 0 6 による完了が未だ保留中のパケット 2 5 0 は、ホスト・ソフトウェアが DBE_CancelPacket をコールすることによって取り消すことができる。D B E デバイス 2 0 6 は、パケット 2 5 0 が Va フィールド 2 7 0 において I O 取り消しのためのマークが付けられている場合、パケットのペイロード 2 5 4 をバーストしてはならない。取り消されたパケット 2 5 0 は、当該パケット 2 5 0 がどのように提出されたかに応じて、直ちに D B E デバイス 2 0 6 によって完了される。

【 0 0 4 9 】

パケット・プールの増減

ホスト・ソフトウェア 2 2 0 は、より多くのパケット 2 5 0 を請求パケット・プール 2 0 0 及び非請求パケット・プール 2 0 2 に追加することによって、それ自体と目標 D B E デバイス 2 0 6 との間の切り離し (decoupling) 量を増加させることができる。ソフトウェア 2 2 0 は、DBE_IncreasePool をコールし、指定されたプールにパケット 2 5 0 を更に追加する。ソフトウェア 2 2 0 が、パケット・プール上に過剰に多いパケット 2 5 0 があり、いくつかのパケット 2 5 0 を O S のメモリ・マネージャに戻せることを発見した場合、ホスト・ソフトウェア 2 2 0 は DBE_DecreasePool をコールし、指定されたパケット・プールからパケット 2 5 0 を除去することができる。

【 0 0 5 0 】

D B E アーキテクチャ

図 6 の A 及び図 6 の B を参照すると、分散型バースト・エンジン (D B E) 2 0 6 に対する少なくとも 2 つの選択可能な位置が示されている。図 6 の A では、多数の P C I バス・マスタ 1 1 8 が D B E インターフェース 2 0 6 を含み、P C I バス・マスタ 1 1 8 とメモリ 1 1 2 との間で効率的にパケットをバーストする。図 6 の B では、ホスト・P C I 間ブリッジ 1 0 6 a が D B E 2 0 6 を含み、ユニバーサル・シリアル・バスのホスト・コントローラ又はファイアウエア・コントローラのような I / O デバイス 2 0 8 とメモリ 1 1 2 との間で、パケット・アドレスを受け渡しを行う。

図 6 の B の更に別の変形として、図 6 の C は、ホスト・ブリッジ 2 1 0 が、1 つ以上のプロセッサ 1 0 0 と通信するためのホスト・バス 1 0 2 , メモリ 1 1 2 と通信するためのメモリ・バス 2 1 2 , 及び周辺機器と通信するための P C I バス 1 1 4 に取り付けられた、コンピュータ・システムを示す。ホスト・ブリッジ 2 1 0 内には、ユニバーサル・シリアル・バス (U S B) 、ファイアウエアとしても知られている I . E . E . E . (電気電子学会) 1 3 9 4 、又は小型コンピュータ・システム・インターフェース (S C S I) というような、I / O チャンネル 2 0 8 がある。I / O チャンネル 2 0 8 は、分散型バースト・エンジン 2 0 6 に接続されている。この実施形態は、図 6 の A 及び図 6 の B の実施形態とは異なる。何故なら、D B E 2 0 6 は一層緊密にメモリ 1 1 2 に結合されているからである。これによって、D B E は、I / O デバイス 2 0 8 に対してパケットをバーストする代わりに、パケット・アドレスを I / O デバイス 2 0 8 に渡すことが可能となる。このようにして、I / O デバイス 2 0 8 は、直接メモリ 1 1 2 からのパケット上で処理を行うことができる。P C I バス 1 1 4 を通じてパケットをバーストする際に伴うレイテンシが排除されるので、これは図 6 の A 及び図 6 の B の結合が緩い D B E に対する利点である。このように、D B E デバイス 2 0 6 は、種々の状況に対する適合性が非常に高い。

【 0 0 5 1 】

分散型バースト・エンジン (D B E)

図 7 を参照すると、D B E デバイス 2 0 6 及び I / O デバイス 2 0 8 を含む、P C I バス・マスタ 1 1 8 のブロック図が示されている。D B E デバイス 2 0 6 は、D B E デバイス 2 0 6 とメモリ 1 1 2 との間で P C I バス 1 1 4 を通じてデータ・パケット 2 5 0 を交換するための、バス・マスタ・インターフェース (I / F) 3 0 0 を含む。あるいは、D B E 2 0 6 は、E I S A バス又は他のいずれかの所望のバスに対するバス・マスタ・インターフェースを有することも可能である。また、D B E デバイス 2 0 6 は、あるフロント・エンド状態機械 3 0 2 ~ 3 0 6 とあるバック・エンド状態機械 3 0 8 ~ 3 1 0 との間に結合された 3 つのバッファ 3 1 2 ~ 3 1 6 も含む。これら 3 つのバッファは、要求キュー・

バッファ(RQ_n_BFR) 3 1 2、完了キュー・バッファ(CQ_BRF) 3 1 4、及びポストッド・キュー・バッファ(PQ_BFR) 3 1 6である。フロント・エンドの目的は、要求キュー・バッファ 3 1 2 及びポストッド・キュー・バッファ 3 1 6 を満杯に保持し、完了キュー・バッファ 3 1 4 を空に保持することである。バック・エンドの目的は、要求キュー・バッファ 3 1 2 及びポストッド・キュー・バッファ 3 1 6 からパケット・アドレス及びデータ情報を引き出し、パケットを処理し、完了したパケットをプロセッサ 1 0 0 に戻すことである。

【 0 0 5 2 】

要求キュー・バッファ 3 1 2 は、ホスト側から出された要求を整列するための先入れ先出し(F I F O)バッファである。供給キュー・バッファ 3 1 2 は、I / O デバイス 2 0 8 が対応するチャンネル数 2 1 4 に応じた、並列な n 個のバッファからなる。好ましくは、要求キュー・フロント・エンド状態機械 3 0 2 及び要求キュー・バック・エンド状態機械 3 0 8 は、要求キュー・バッファ 3 1 2 全ての管理を担うが、状態機械の別個の集合を、各要求キュー・バッファ 3 1 2 毎に用いることも可能であると考えられる。簡略化のために、要求キュー・バッファ 3 1 2 は、ここでは単一のバッファとして扱う。

完了キュー・バッファ 3 1 4 は、完了したパケットを整列するための F I F O である。ポストッド・キュー・バッファ 3 1 6 は、ホスト側の請求に基づくことなくホスト側にデータを転送することを要求する非請求要求を整列するための F I F Oである。バッファ 3 1 2 ~ 3 1 6 は、キューのデータ全体(キュー 2 7 4 ~ 2 7 8)の一部分のみを収容する場合もあるので、バッファ 3 1 2 ~ 3 1 6 はそれらの各キュー 2 7 4 ~ 2 7 8 のサブセットと見なされる。バッファ 3 1 2 ~ 3 1 6 は、典型的にバス調定の結果として起こる P C I バス 1 1 4 のレイテンシイから、I / O デバイス 2 0 8 を切り離す。この結果、以前に得られたものよりも、I / O 性能が向上する。

【 0 0 5 3 】

ここで、図示する D B E デバイス 2 0 6 は、単一ストリーム D B E デバイスであることを注記しておく。D B E デバイス 2 0 6 が多機能周辺機器に対応することを要求される場合、多数の状態機械の集合を並列に実装し、単一の I / O デバイス内に結合されている各機能毎に対応することができる。単一の状態機械の集合が、対応する I / O デバイス 2 0 8 に対する全てのチャンネル 2 1 4 を処理する。

フロント・エンド状態機械は、要求キュー・フロント・エンド状態機械(RQSMFEND) 3 0 2、ポストッド・キュー・フロント・エンド状態機械(PQSMFEND) 3 0 6、及び完了キュー・フロント・エンド状態機械(CQSM) 3 0 4 を含む。要求キュー・フロント・エンド状態機械 3 0 2 は、デバイス・ドライバ 2 3 0 によって要求キュー 2 7 4 上に置かれたパケット 2 5 0 を処理し、要求キュー・バッファ 3 1 2 に供給する役割を担う。ポストッド・キュー・フロント・エンド状態機械 3 0 6 は、メモリ 1 1 2 からポストッド・パケット・アドレスを引き出し、それらをポストッド・キュー・バッファ 3 1 6 内に置く役割を担う。

【 0 0 5 4 】

バック・エンド状態機械 3 0 8 ~ 3 1 0 は、要求キュー・バック・エンド状態機械(RQSMBEND) 3 0 8 及びポストッド・キュー・バック・エンド状態機械(PQSMBEND) 3 1 0 を含む。要求キュー・バック・エンド状態機械 3 0 8 は、要求キュー・バッファ 3 1 2 からパケット情報を引き出し、それを I / O デバイス 2 0 8 に供給する役割を担う。ポストッド・キュー・バック・エンド状態機械 3 1 0 は、ポストッド・キュー・バッファ 3 1 6 から非請求パケット・アドレスを引き出し、それらを I / O デバイス 2 0 8 に提示する役割を担う。

完了キュー状態機械(CQSM) 3 0 4 は、フロント・エンド及びバック・エンドと協同してパケットを完了し、完了キュー 2 7 6 及びフリー・キュー 2 7 2 のリンクを維持する役割を担う。また、D B E デバイス 2 0 6 には、多数のソース、即ち、I / O デバイス 2 0 8、要求キュー・バック・エンド状態機械 3 0 8、及びポストッド・キュー・バック・エンド状態機械 3 1 0 から、データのフローを完了キュー・バッファ 3 1 4 に方向付けるための、完了キュー・マルチプレクサ(CQMUX) 3 1 8 も含まれる。完了キュー・マルチプレクサ 3 1 8 は、ポストッド・キュー・バック・エンド状態機械 3 1 0 によって制御される。

【 0 0 5 5 】

次に図 8 を参照すると、要求キュー・フロント・エンド状態機械 3 0 2 及びポスト・キュー・フロント・エンド状態機械 3 0 6 のフロント・エンドの更に詳細なブロック図が示されている。要求キュー・フロント・エンド状態機械 3 0 2 について最初に説明する。図 9 の A、図 9 の B 及び図 9 の C は、要求キュー・フロント・エンド状態機械 3 0 2 のフロー・チャート、状態遷移図、及び出力を示す。要求キュー・フロント・エンド状態機械 3 0 2 の出力は、図 9 の C に示されている。他に特に示さない限り、出力は、それに割り当てられた論理レベルから不変のままであるとする。

要求キュー・フロント・エンド状態機械 3 0 2 は、プロセッサ 1 0 0 によって要求キュー 2 7 4 上に置かれたパケットを処理する役割を担う。要求キュー・フロント・エンド状態機械 3 0 2 は、Rq_n_REG 2 9 0 を用いて、プロセッサ 1 0 0 が次のパケット・アドレスを置くメモリ・アドレスを得る。プロセッサ 1 0 0 は、システムの初期化中に 1 回 Rq_n_REG 2 9 0 に書き込み、再度それに書き込むことは決してない。要求キュー・フロント・エンド状態機械 3 0 2 は、要求キュー・フロント・エンド状態機械 3 0 2 が処理した最後のパケットの物理アドレスを用いて、Rq_n_REG 2 9 0 の内容を実行時間中保持する。要求キュー・フロント・エンド状態機械 3 0 2 は、要求キュー・バッファ 3 1 2 を満杯に維持し、要求キュー・バック・エンド状態機械 3 0 8 をバス・マスタ I / F 3 0 0 から切り離そうとする。

【 0 0 5 6 】

要求キュー・フロント・エンド状態機械 3 0 2 は、PA_LINK フィールド 2 6 8 を保持するために、要求キュー PA_LINK レジスタ (RQ_PALINK) 3 2 0 を制御する。要求キュー・フロント・エンド状態機械 3 0 2 内部には、要求キュー・ヘッド・レジスタ (RQ_REG) 2 9 0、現パケットの PALINKDWORD フィールドを保持するためのパケット長レジスタ (RQ_LENGTH)、及び次のパケットの PaLinkDWORD を保持するための次パケット長レジスタ (RQ_NXPLENGTH) がある。RQ_LENGTH レジスタの出力は、バス・マスタ I / F 3 0 0 に供給されるので、パケット 2 5 0 の中を適正に読み取ることができる。以下の検討は単一のチャネル要求キューについてのみ言及するが、多数のチャネルが使用可能であることは理解されよう。パケット 2 5 0 が互いにリンクされていることを思い出すのは重要である。したがって、リンク・リスト内のどのパケット 2 5 0 を状態機械が処理しているのかを明確にするために、以下の規則を用いる。「現パケット」とは、現在処理又は転送されている最中のパケットを意味する。「前パケット」とは、現パケットに先立ってリンクされ、現パケットよりも前に処理されたパケットを意味する。「次パケット」とは、現パケットの後にリンクされ、現パケットよりも後に処理されるパケットを意味する。したがって、前パケットの PaLink フィールド 2 6 8 は現パケットを示し、現パケットの PaLinkDWORD フィールド 2 6 6 は、次パケットに対する DWORD の数を示す。これは全てのパケット型に対して一貫している。

【 0 0 5 7 】

要求キュー・フロント・エンド状態機械 3 0 2 は、システム・リセットから IDLE 状態に初期化する。RESET モードにある間、デバイス・ドライバ 2 3 0 は、請求パケット・プール 2 0 0 (又はフリー・キュー 2 7 2) 上の最後のパケット 2 5 0 の物理アドレスを用いて、RQ_REG 2 9 0 を初期化する。フリー・キュー 2 7 2 は、D B E デバイス 2 0 6 が完了した非同期パケットを整列する場所を有するために、請求パケット・プール 2 0 0 上に少なくとも 1 つの空きパケット 2 5 0 を維持する必要がある。

IDLE 状態 3 3 0 において、要求キュー・フロント・エンド状態機械 3 0 2 は、RQ_DOORBELL が鳴らされるのを待つ。RQ_DOORBELL を待っている間、要求キュー・フロント・エンド状態機械 3 0 2 は、RQ_REG 2 9 0 からの値 (通常、D B E によって処理された最後の要求パケットの物理アドレス) を用いて、要求キュー・リード・アドレス・レジスタ (RQ_READADDR_B) を初期化し、RQ_LENGTH レジスタは 2 h に初期化される。D B E 2 0 6 が丁度デバイス・ドライバ 2 3 0 によって初期化されたばかりである場合、RQ_READADDR_B は、デバイス・ドライバ 2 3 0 によって RQ_REG 2 9 0 に書き込まれた値によって初期化される。RQ_D

10

20

30

40

50

DOORBELL信号がアサートされると、要求キュー・フロント・エンド状態機械 3 0 2 は、クリア要求キュー・ドアベル(CLR_RQ_DOORBELL)信号をアサートし、NEXTPKT状態 3 3 2 に遷移する。

【 0 0 5 8 】

NEXTPKT状態 3 3 2 において、RQ_DOORBELLがクリアされ、パケット 2 5 0 がメモリ 1 1 2 から読み出され、要求キュー・バッファ 3 1 2 に書き込まれる。バス・マスタ I / F 3 0 0 は、PaLinkDWORDフィールド 2 6 6 を用いてパケット情報を供給し始め、ペイロードの終端に到達するまで続ける。PaLinkDWORDフィールド 2 6 6 の前のフィールド (図 3 参照) は、要求キュー・フロント・エンド状態機械 3 0 2 には必要ではない。

現パケット 2 5 0 が書き込まれると、前パケットからの値が要求キュー・バッファ 3 1 2 上に押し出される。現パケットのPaLinkDWORDフィールド値 2 6 6 がRQ_NXPLENGTHレジスタにラッチされると、RQ_LENGTHレジスタに現在保持されているPaLinkDWORDフィールド値 2 6 6 は、要求キュー・バッファ 3 1 2 上に押し出される。マルチプレクサ(MUX) 3 2 2 は 0 入力から 1 入力に切り替えられるので、現在RQ_PALINKレジスタ 3 2 0 に保持されているPaLinkフィールド値 2 6 8 は、現パケットのPaLinkフィールド値 2 6 8 がRQ_PALINKレジスタ 3 2 0 にラッチされると、要求キュー・バッファ 3 1 2 上に押し出される。その後、マルチプレクサ 3 2 2 は、0 入力からのデータを受け取るように、再度切り替えられる。

【 0 0 5 9 】

現パケットのVa+Flagsフィールド値 2 7 0 は、現パケットの残りのペイロード 2 5 4 であるので、要求キュー・バッファ 3 1 2 上に押し出される。現パケット 2 5 0 が要求キュー・バッファ 3 1 2 に書き込まれる際、Va+Flagsフィールド 2 7 0 をチェックし、I / O 取り消しか又はダイレクト・アクセスかを調べる。Va+Flagsフィールド 2 7 0 のビット 3 又はビット 4 のいずれかがセットされている場合、ペイロードを読み出す前にパケット転送サイクルを中断する。パケット 2 5 0 の各DWORDを読み出すに連れて、RQ_READADDR_Bレジスタをそれに応じて増分する。

ペイロード 2 5 4 が転送されたとき、RQ_RDDONE E信号がバス・マスタ I / F 3 0 0 から受け取られる。RQ_RDDONE信号が受け取られ、RQ_PALINKレジスタが 0 値を収容している場合、要求キュー・フロント・エンド状態機械はIDLE状態 3 3 0 に戻り、別のRQ_DOORBELLを待つ。

【 0 0 6 0 】

RQ_RDDONE信号が受け取られ、更にRQ_PALINKレジスタが 0 値を収容している場合、別のパケット転送サイクルが必要となる。この場合、状態機械 3 0 2 は、RQ_NXPLENGTH内の次パケット長値を、3 h だけ増分し、この値をRQ_LENGTHレジスタにラッチし、RQ_PALINKレジスタからの値をPQ_READADDR_Bレジスタにラッチする。

RQ_RDDONE信号が受け取られ、RQ_PALINKレジスタが 0 ではないが、要求キュー・バッファ 3 1 2 が満杯である場合(RQFULL)、要求キュー・フロント・エンド状態機械 3 0 2 はWAIT状態に遷移する。状態機械 3 0 2 は、要求キュー・バッファ 3 1 2 が満杯でない場合、再びWAIT状態からNEXTPKT状態に遷移する。RQFULL信号は、要求キュー・バッファ 3 1 2 によって供給される。いずれの状態においても、要求キュー・バッファ 3 1 2 が満杯でない場合、RQ_PALINKレジスタ内に格納されている値がRQ_REGにラッチされる。RQ_LENGTH, RQ_READADDR_B, 及びRQ_REGレジスタにロードされた後、別のパケット転送サイクルが始まる。

【 0 0 6 1 】

次に、図 8 及び図 1 0 を参照して、ポストッド・キュー・フロント・エンド状態機械 3 0 6 を更に詳細に説明する。図 1 0 の A 及び B は、ポストッド・キュー・フロント・エンド状態機械 3 0 6 のフロー・チャート及び状態遷移条件を示す。ポストッド・キュー・フロント・エンド状態機械 3 0 6 の出力を図 1 0 の C に示す。他に特に示していない限り、出力は不変のままとする。

ポストッド・キュー・フロント・エンド状態機械(PQSMFEND) 3 0 6 は、メモリ 1 1 2 から

10

20

30

40

50

ポステッド・パケット・アドレスを引き出し、それらをポステッド・キュー・バッファ 316 内に置く役割を担う。ポステッド・キュー・フロント・エンド状態機械 306 は、常に、3つのDWORD (現パケット 250 に対してPALINKDWORDS, PA_LINK 及びVA+FLAGS) を初期リード上で要求し、2つのDWORD (PA_LINK及びVA+FLAGS)を後続の全てのリード上で要求する。プロセッサ 100 は、システムの初期化中にポステッド・パケット 250 のリストを構築し、次に、ポステッド・キュー 278 内の最初のパケット 250 の物理アドレスをPQ_REG 288 に書き込む。ポステッド・キュー・フロント・エンド状態機械 306 は、ポステッド・パケット 250 のリストを見渡し、パケット・アドレスをプリフェッチする。アドレス(PA_LINK及びVA)は、バッファ 316 が満杯になるまで、又はメモリ 112 内の非請求パケット・プール 202 上にもはやポステッド・パケット 250 がなくなるまで、ポステッド・キュー・バッファ 316 内に置かれる。リスト上に残っているパケット 250 が1つのみの場合、非請求パケット・プール 202 は、空と見なされる。

10

【0062】

ポステッド・キュー・フロント・エンド状態機械 306 は、ポステッド・キュー・レジスタ(PQ_REG) 288、ならびに次のパケットのペイロードのPA_LINK及び長さ(PQ_PALINK及びPQ_LENGTH)を保持するための他のレジスタを内蔵する。

ポステッド・キュー・フロント・エンド状態機械 306 は、システム・リセットからREAL IDLE状態 336 に初期化する。RESETモードにある間、デバイス・ドライバ 230 は、非請求パケット・プール 202 内の最初のパケットの物理アドレスを用いて、PQ_REG 288 を初期化する。その後、ポステッド・キュー・フロント・エンド状態機械は、非請求パケット・プール 202 のヘッ드의物理アドレスを、PQ_REG 288 に保持する。

20

REAL IDLE状態 336 では、ポステッド・キュー・フロント・エンド状態機械 306 は、PQ_DOORBELLが鳴らされるのを待つ。デバイス・ドライバ 230 がPQ_DOORBELLを鳴らすのは、パケット 250 がDBE 206 に使用可能となったときである。これは、DBE_FreePacket又はDBE_GetNextPacketToCompleteが非請求パケットによってコールされる毎に発生する。PQ_DOORBELLビットがセットされると、ポステッド・キュー・フロント・エンド状態機械 306 は、IDLE状態 338 に遷移する。

【0063】

IDLE状態 338 では、PQ_DOORBELLがクリアされ、ポステッド・キュー・リード要求信号(PQ_RDREQ)がアサートされる。ポステッド・キュー・フロント・エンド状態機械 306 は自動的にIDLE状態 338 からGETPAVA状態 340 に遷移する。

30

GETPAVA状態 340 における第1リード・サイクルにおいて、PA_LINKフィールド値 268 はポステッド・キューPaLinkレジスタ(PQ_PALINK)にラッチされ、PaLinkDWORDフィールド値 266 はポステッド・キュー長レジスタ(PQ_LENGTH)にラッチされ、Va+Flagsフィールド値 270 はラッチされる。後続のリード・サイクルでは、PA_LINK及びVa+FLAGSフィールドのみが読み取られる。何故なら、ペイロード 254 のサイズが既にわかっているからである。各リード・サイクル毎に、PA_LINKフィールド及びVA+FLAGSフィールドは、ポステッド・キュー・バッファ 316 に押し出される。現パケット 250 のPA_LINKフィールドが0に等しい場合、ポステッド・キュー・フロント・エンド状態機械 306 は、再びREAL IDLE状態に遷移し、PQ_DOORBELLビットが再度セットされるのを待つ。

40

現パケット 250 のPA_LINKフィールドが0に等しくない場合、現パケットには追加のパケット 250 がリンクされていることになる。この場合、ポステッド・キュー・フロント・エンド状態機械 306 は、QVA状態 342 に遷移し、更にIDEL状態 338 に戻り、次パケット 250 をフェッチする。ポステッド・キュー・バッファ 316 が満杯となっている場合(PWFULL信号)、パケットのフェッチは抑制される。

【0064】

次に図 11 を参照すると、要求キュー・バック・エンド状態機械(RQSMBEND) 308 及びポステッド・キュー・バック・エンド状態機械(PQSM BEND) 310 の更に詳細なブロック図が示されている。要求キュー・バック・エンド状態機械 308 について最初に説明する。

図 12 及び図 13 は、要求キュー・バック・エンド状態機械 308 のフロー・チャート及

50

び状態遷移条件を示す。要求キュー・バック・エンド状態機械 308 の出力を、図 14 に示す。他に特に示されていない限り、出力は、それらに予め割り当てられた論理値から不変のままとする。

要求キュー・バック・エンド状態機械 308 は、要求キュー・バッファ 312 の 1 つからパケット情報を引き出す役割を担う。要求キュー・バック・エンド状態機械 308 は、要求キュー・バッファ 312 から物理アドレス及び仮想アドレスを引き出し、I/O デバイス 208 にデータ 254 を引き出させる。パケット 250 が既に I/O デバイス 208 によって処理されている場合、I/O デバイス 208 は、要求キュー・バック・エンド状態機械 308 に通知し、パケット 250 を完了する。パケット 250 には、割り込み、ポール、又は非同期完了とマークが付けられる。要求キュー・バック・エンド状態機械 308 は、完了の間、プロセッサ 100 の DBE デバイス 206 へのダイレクト・アクセスをパケット 250 と同期させる役割も担っている。

【0065】

要求キュー・バック・エンド状態機械 308 は、システム・リセット又は RESET モードから IDLE 状態 350 に初期化し、要求キュー・バッファ 312 からの !RQEMPTY 信号が、要求キュー・バッファ 312 が空でないことを示すのを待つ。空でない場合、要求キュー・バック・エンド状態機械 308 は GETLENGTH 状態 352 に遷移し、要求キュー (dq_RQ) 信号をアサートし、最初の DWORD を要求キュー・バッファ 312 からポップする (pop)。

GETLENGTH 状態 352 において、状態機械 308 は最初の DWORD を長さレジスタ (RQB_LENGTH) に書き込む。最初の DWORD は、現パケット 250 の PALINKWORD フィールド値 266 である。要求キュー・バッファ 312 が空でない場合、要求キュー・バック・エンド状態機械 308 は GETPALINK 状態 354 に遷移し、要求キュー (dq_RQ) 信号をアサートし、他の DWORD を要求キュー・バッファ 312 からポップする。要求キュー・バッファ 312 が空の場合、要求キュー・バック・エンド状態機械 308 は、要求キュー・バッファ 312 が空でなくなるまで、GETLENGTH 状態 352 に止まる。

【0066】

GETPALINK 状態 354 において、状態機械 308 は 2 番目の DWORD を要求キュー PA_LINK レジスタ (RQB_PALINK) に書き込む。2 番目の DWORD は、現パケット 250 の PA_LINK フィールド値 268 である。要求キュー・バッファ 312 が未だ空でない場合、要求キュー・バック・エンド状態機械 308 は GETVA 状態 356 に遷移し、要求キュー (dq_RQ) 信号をアサートし、別の DWORD を要求キュー・バッファ 312 からポップする。要求キュー・バッファ 312 が空になった場合、要求キュー・バック・エンド状態機械 308 は、GETPALINK 状態 354 に止まる。

GETVA 状態 356 において、状態機械 308 は 3 番目の DWORD を要求キュー VA+FLAGS レジスタ (RQB_VA+FLAGS) に書き込む。3 番目の DWORD は、現パケット 250 の VA+FLAGS フィールド値 270 である。VA+FLAGS フィールド値 270 を書き込む間、状態機械 308 は、ビット 4 で I/O 取り消しをチェックし、更にビット 3 でダイレクト・アクセスをチェックする。ビット 3 は、RQB_LENGTH=0 の場合にのみチェックするように制限が設けられる。いずれかのビットがセットされている場合、状態機械 308 は WRITE 状態 360 (以下で論ずる) に遷移し、パケットは I/O デバイス 208 に提出されない。ビット 3 及び 4 がセットされていないが、RQB_LENGTH=0 である場合、状態機械 308 は、DONE 状態 362 (以下で論ずる) に遷移する。その他の場合、状態機械 308 は NEXTDWORD 状態 358 に遷移し、DQRDY 信号をアサートして、I/O デバイス 208 にデータが準備できていることを示す。

【0067】

NEXTDWORD 状態 358 において、DQ_RQ 信号をアサートし、DWORD を要求キュー・バッファ 312 からポップする。DWORD が I/O デバイス 208 によって読み込まれる毎に、デバイス・レディ (DEVICEDQRDY) 信号が I/O デバイス 208 から受け取られ、LENGTH レジスタを 1 だけ減分する。LENGTH 値が 1 h に達したとき、DQRDY 信号をディアサートし、状態機械 308 は DONE 状態 362 に遷移する。

DONE状態362において、状態機械308は、非同期、割り込み、又はボールの内どの型のパケットが完了したかについて判定を行なう。DQ_RQ信号をディアサートし、パケット情報をキューから取り出す(dequeue)のを停止する。パケット型を判定するために、状態機械308はRQB_VALINKレジスタ内に格納されているVALINKフィールド値270のビット1及び2を検査する。ビット2:1 = 1h (DBE_PKT_SUBMIT_A)の場合、状態機械308はWRITE状態360に遷移する。ビット2:1 = 2h (DBE_PKT_SUBMIT_P)又は2:1 = 3h (DBE_PKT_SUBMIT_I)の場合、状態機械308はWAIT状態366に遷移し、I/Oデバイス208へのDONE信号をアサートし、パケット250が処理されたことの承認を要求する。

【0068】

WAIT状態366において、状態機械308はI/Oデバイス208からの完了通知を待つ。PROCESS_DONE信号がI/Oデバイス208から受け取られ、パケットが非同期パケットであった場合、DONE信号はディアサートされ、状態機械308は再びIDLE状態350に遷移する。PROCESS_DONE信号がI/Oデバイス208から受け取られ、パケットが非同期パケットでなかった場合、DONE信号はディアサートされ、状態機械308はWRITE状態360に遷移する。PROCESS_DONE信号が受け取られない場合、状態機械はWAIT状態366において待機する。

WRITE状態360において、現パケット250のPA_LINK268及びVA+FLAGS270フィールドの値を、完了キュー276に書き込む。パケットの型もキュー上でマークするので、フロント・エンドは、それが処理しようとするパケットの型がわかる。

【0069】

状態機械308は、完了キュー276が満杯でなく(CQFULL)、ポストッド・キュー・バック・エンド状態機械310が使用中でない(CQBUSY)場合、AGAIN信号に基づいて、WRITE状態360を通じて2回のパスを行なう。その他の場合、状態機械308は、完了キュー276が満杯でなくなり、使用可能となるまで待機する。AGAINは最初にセットされるので、最初のパスではAGAINはセットされず、2回目のパスでセットされる。

最初のパスでは、現パケットの物理アドレス(PA)が、完了キュー276に書き込まれる。2回目のパスは、パケット型によって異なる。

パケット型が非同期の場合、現パケット250の仮想アドレスが完了キュー276に書き込まれ、ビット33:34に2hが書き込まれ、非同期パケットであることを意味する。

状態機械308は、パケット250にI/O取り消しのマークが付けられている場合、又はダイレクト・アクセスのマークが付けられていない場合、WAIT状態366に遷移する。その他の場合(パケット250に、I/O取り消しのマークが付けられていなかったが、ダイレクト・アクセスのマークが付けられていた場合)、状態機械308はDIRECTACC状態364に遷移し、対応する要求レジスタ(Rq_n_REG)内のダイレクト・アクセス・ビットをクリアし、チャンネルが使用可能であることあるいは同期されていることを、デバイス・ドライバ230に示す。

【0070】

パケット型がボールの場合、現パケット250の仮想アドレスが完了キュー276に書き込まれ、ビット33:34に1hが書き込まれ、ボール・パケットであることを意味する。

状態機械308は、パケット250にI/O取り消しのマークが付けられていたか、あるいはダイレクト・アクセスのマークが付けられていなかった場合、IDLE状態350に遷移する。その他の場合(パケット250にはI/O取り消しのマークが付けられていなかったが、ダイレクト・アクセスのマークが付けられていた場合)状態機械308はDIRECTACC状態364に遷移し、対応する要求レジスタ(Rq_n_REG)内のダイレクト・アクセス・ビットをクリアし、デバイス・ドライバ230に、チャンネルが使用可能であることあるいは同期されていることを示す。

パケット型が割り込みの場合、現パケット250の仮想アドレスが完了キュー276に書き込まれ、ビット33:34に3hが書き込まれ、割り込みパケットであることを意味する。状態機械308は、パケット250にI/O取り消しのマークが付けられていた場合

10

20

30

40

50

、IDLE状態350に遷移する。パケット250にダイレクト・アクセスのマークが付けられていた場合、状態機械308はDIRECTACC状態350に遷移し、対応する要求レジスタ(Rq_n_REG)内のダイレクト・アクセス・ビットをクリアし、デバイス・ドライバ230に、チャンネルが使用可能であることあるいは同期されていることを示す。その他の場合、状態機械308はWAIT状態350に遷移する。

DIRECTACC状態364において、状態機械308は、デバイス・ドライバ230がダイレクト・アクセス動作を完了するのを待つ。状態機械308は、デバイス・ドライバ230が要求レジスタ(Rq_n_REG)内の終了ダイレクト・アクセス・ビット(ビット3)をセットするまで、要求キュー・バッファ312からいかなる追加データも引き出さない。

【0071】

図15A、及びBには、図11のポストッド・キュー・バック・エンド状態機械(PQSMBEN D)310の対応するフロー・チャート、及び状態遷移条件が示されている。ポストッド・キュー・バック・エンド状態機械310の出力を図15のCに示す。他に特に示されていない限り、出力は、それらに予め割り当てられた論理値から不変のままとする。

ポストッド・キュー・バック・エンド状態機械310は、ポストッド・キュー・バッファ316から非請求パケットのアドレスを引き出し、それらをI/Oデバイス208に提示する役割を担う。I/Oデバイス208は、これらのアドレスをメモリ112内の位置として用い、非請求データを「ダンプ」する。ポストッド・キュー・バック・エンド状態機械310は、常に、2つのDWORD (PALINK及びVA+FLAGS)をポストッド・キュー・バッファ316から除去する。DBEデバイス206によって受け取られた非請求データは、ポストッド・キュー・フロント・エンド状態機械306によって供給された物理アドレス及び仮想アドレスを用いて、メモリ112に書き込まれる。

【0072】

ポストッド・キュー・バック・エンド状態機械310は、非請求パケットの物理ペイロード・アドレスを完了キュー・バッファ314に書き込む。次いで、ポストッド・キュー・バック・エンド状態機械310は、I/Oデバイス208に、その非請求データを、現パケット250のための非請求パケットのペイロード・データ・エリアの長さだけ、完了キュー・バッファ314に「ダンプ」するように要求する。一方、I/Oデバイス208は、データの「ダンプ」を完了したときに、ポストッド・キュー・バック・エンド状態機械310に通知する。次に、ポストッド・キュー・バック・エンド状態機械310は、非請求パケットの仮想及び物理アドレス・ヘッダ情報を、完了キュー・バッファ314内に置く。完了キュー状態機械304は、このパケットを割り込み型パケット250として完了する。

ポストッド・キュー・バック・エンド状態機械310は、システム・リセット又はRESETモードからIDLE状態370に初期化し、I/Oデバイス208からのポストッド・パケット要求(POSTPACKETREQ)信号を待つ。POSTPACKETREQ信号がアサートされ、ポストッド・キュー・バッファ310が空いておらず(PQEMPTY)、更にマルチプレクサ制御信号(MUXVA)がアサートされていない場合、完了キュー・ビジー(CQBUSY)信号がセットされ、現パケットの物理アドレスがポストッド・キュー・バッファ310から除去されてラッチされ、ペイロードの物理アドレスが完了キュー上に置かれ、マルチプレクサ制御信号がセットされ(1)、I/Oデバイス208からデータを受け取り、状態機械310はGETVA状態372に遷移する。

【0073】

GETVA状態372において、ポストッド・キュー・バッファ316が空でない場合(PQEMPTY)、状態機械は、I/Oデバイス208に、ポストッド・パケット250が準備できている(POSTPACKETRDY)ことを通知し、データを完了キュー・バッファ314に「ダンプ」し、WAIT状態374に遷移する。

WAIT状態374において、ポストッド・パケット終了(POSTPACKETDONE)信号がI/Oデバイス208から受け取られた場合、マルチプレクサ制御信号を再度セットし(0)、ポストッド・キュー・バック・エンド状態機械310からパケット仮想アドレス(VA+FLAGS)を

10

20

30

40

50

受け取る。POSTPACKETDONE信号が受け取られ、完了キュー・バッファ314は満杯ではなく、POSTPACKETRDY信号がアサートされた場合、状態機械310はPOSTPACKETRDY信号をディアサートし、現パケットの物理アドレス(PA_LINK)を完了キュー・バッファ314上に押し出す。完了キュー・バッファ314が満杯でなく、POSTPACKETRDY信号がディアサートされた場合、仮想アドレス(VA+FLAGS)を完了キュー276上に置く。

【0074】

次に、図16～図19を参照すると、完了キュー状態機械304を更に詳細に説明する。図17は、バス・マスタI/F300の制御のフロー・チャートである。完了キュー状態機械304は、バス・マスタI/F300が完了キュー・バッファ314からアドレス及びデータを引き出す際、マルチプレクサ(MUX2)324を通じて、データのフローを制御する。

図17を参照する。バス・マスタI/F300は、IDLE状態400において待機している。ステップ400において、完了キューVAリンク要求(CQ_VALINKREQ)信号が受け取られたか、あるいは完了キュー・バッファ314が空でない場合、バス・マスタI/F300はステップ402に遷移し、CQ_VALINKREQ信号を検査する。CQ_VALINKREQが完了キュー状態機械304によってアサートされている場合、バス・マスタI/F300はステップ404に進む。CQ_VALINKREQがない場合、バス・マスタI/F300はステップ406に進み、完了キュー・バッファ314の出力のビット33:32を検査する。ビット33:32が0に等しい場合、バス・マスタI/F300はステップ408に進む。ビット33:32が0でない場合、バス・マスタI/F300はステップ410に進み、ビット33を検査する。ステップ410において、ビット33が0に等しくない場合、バス・マスタI/F300はステップ402に戻る。ステップ410において、ビット33が0に等しい場合、バス・マスタI/F300はステップ412に進み、パケット・アドレス情報を除去する。ステップ412から、バス・マスタI/F300はステップ414に進み、完了キュー・バッファ314からパケット・データを除去する。ステップ414から、制御はIDLE状態400に戻る。

【0075】

ステップ404において、バス・マスタI/F300は、完了キューVAリンク承認(CQ_VALINKACK)信号をアサートする。ステップ404から、制御はステップ412に進み、パケット・アドレス情報を除去し、CQ_VALINKACK信号をディアサートする。

ステップ408において、バス・マスタI/F300は、パケット・アドレス情報を除去する。ステップ408から、制御はステップ416に進み、除去したパケット・アドレスのビット34:32を検査する。ビット34:32が0に等しい場合、制御はステップ418に進み、完了キュー・バッファ314からパケット・データを除去する。ステップ416, 418は、ビット34:32がもはや0に等しくなくなる(パケット・データを除去する)まで繰り返される。ステップ416において、ビット34:32が0に等しくない場合、制御はIDLE状態400に戻る。

完了キュー状態機械(CQSM)304は、完了及びフリー・キュー・リンクを維持する役割を担う。また、完了リンク・リストをCQ_REG286に提示し、CQ_REG286のライト完了時に、バス・マスタI/F300に割り込みをセットすることを通知する役割も担う(ポステッド・パケット及び割り込みパケットのみ)。完了キュー状態機械304は、請求及び非請求イベントから完了パケットを受け取る。要求キュー274に発行された割り込みパケット、及びI/Oデバイス208によって非請求データで満たされた非請求パケット・プール202から発した全てのパケットには、完了が要求される。

【0076】

プロセッサ100は、完了キューが処理され(service)、プロセッサ100が他の完了パケットのリストの準備ができたときに、CQ_REG286のCQ_DOORBELLビットを鳴らす(ring)。メモリ112内の完了キュー276がプロセッサ100によって処理されていない場合、完了キュー状態機械304は、現完了パケットの仮想アドレスを、直前に完了したパケット250のVAフィールド270に書き込む。完了キュー状態機械304は、次回パケ

10

20

30

40

50

ットが完了を要求するときのために、現パケット 2 5 0 の物理アドレスをテール T としてセーブする。

メモリ 1 1 2 内の完了キュー 2 7 6 が完了パケット 2 5 0 のリストを受け入れる準備ができている場合、完了パケットのリストにおける最初のパケット 2 5 0 の仮想アドレス VA が、メモリ 1 1 2 の完了キュー 2 7 6 に書き込まれる。完了キュー 2 7 6 のヘッ드의物理アドレスは、CQ_REG 2 8 6 内に位置付けられる。その後、完了キュー状態機械 2 0 4 の内部ヘッド/テール・レジスタは消去(null)され、新たな完了リストを開始する。

完了キュー状態機械 3 0 4 は、ドライバによって非同期要求として提出されたパケット 2 5 0 も完了させる。非同期パケット 2 5 0 内に指定されている処理が終了したなら、完了キュー状態機械 3 0 4 は、パケット 2 5 0 の仮想アドレス VA を請求パケット・プール 2 0 0 のテール T 上に置く。請求パケット・プール 2 0 0 のテール T は、FQ_REG 2 8 4 を通じて、DBE デバイス 2 0 6 によって維持される。パケットの仮想アドレス VA が直前のパケットの VALINK フィールド 2 6 0 に書き込まれた後、完了キュー状態機械 3 0 4 は、パケットの物理アドレス PA を FQ_REG 2 8 4 内に置く。

【 0 0 7 7 】

図 1 8 及び図 1 9 を参照し、完了キュー状態機械の動作について説明する。完了キュー状態機械 3 0 4 は、システム・リセット時又は RESET モード時に、IDEL 状態 4 3 0 に初期化する。完了キュー状態機械 3 0 4 は、次の 3 つのイベントの 1 つが発生するまで、IDLE 状態で待機する。1) 完了キュー・ドアベル(CQ_DOORBELL)が鳴らされ、完了キュー・バッファ 3 1 4 がヌルでない。2) 完了した割り込みパケット 2 0 を、完了キュー 2 7 6 のテールにリンクする必要がない。又は 3) 完了した非同期パケットが、完了キュー 2 7 6 のテール T にリンクする必要がある。

完了キュー・ドアベル(CQ_DOORBELL)が鳴らされ、完了キュー・ヘッド・レジスタ(CQ_HEAD) 4 3 8 がヌルでない場合、完了キュー状態機械 3 0 4 は、CQ_VALINKREQ 信号及びバス・マスタ I / F 3 0 0 へのセット割り込み(SET INTERRUPT)信号をアサートし、バス・マスタ I / F 3 0 0 が割り込みの準備ができていないか否かを調べる。CQ_HEAD 4 3 8 は、状態機械 3 0 4 によって維持され、完了リストを追跡する。バス・マスタ I / F 3 0 0 は、CQ_VALINKACK 信号によって応答し、状態機械 3 0 4 は、MUX2 に、CQ_REG 内の物理アドレスを通して、次いで、CQ_HEAD 内に位置する完了リストのヘッ드의仮想アドレスをバス・マスタ I / F 3 0 0 に受け渡す。次に、CQ_HEAD 及び完了キュー・ドアベル・ビット(CQ_DOORBELL)をクリアし、状態機械 3 0 4 は WAIT 状態 4 3 4 に遷移する。

【 0 0 7 8 】

CQ_DOORBELL がセットされていないか、あるいは CQ_HEAD が 0 に等しい場合で、かつバス・マスタ I / F 3 0 0 からのレディ信号(GO)がセットされている場合、状態機械 3 0 4 は、完了キュー 2 7 6 から最初の DWORD を引き出し(現パケットの物理アドレス)、それを完了キュー・テール・レジスタ CQ_TAIL 4 4 0 に書き込む。この DWORD は、完了キュー 2 7 6 上の最後のパケットの物理アドレスである。次に、状態機械 3 0 4 は、BFR_HEAD 状態 4 3 6 に遷移する。

BFR_HEAD 状態において、現パケットの仮想アドレスを格納する。完了キュー・ヘッド・レジスタが 0 に等しくなく、CQ_DOORBELL がセットされていない場合、状態機械 3 0 4 は CQ_VALINKREQ 信号をアサートし、直前のパケットの物理アドレス(CQ_TAIL)をバス・マスタ I / F 3 0 0 に受け渡す。バス・マスタ I / F 3 0 0 が CQ_VALINKACK 信号で応答すると、完了キュー・バッファ 3 1 4 の最初の DWORD が CQ_TAIL レジスタ 4 4 0 に書き込まれ、状態機械 3 0 4 は ASYNCHPAK 状態 4 3 2 に遷移する。(現パケットの仮想アドレスは、直前のパケットの物理アドレス(CQ_TAIL)に書き込まれる。)

【 0 0 7 9 】

CQ_DOORBELL がセットされていないか、あるいは CQ_HEAD が 0 に等しい場合で、かつバス・マスタ I / F 3 0 0 からのレディ信号(GO)がセットされ、現パケットが非同期パケットであることをビット 3 4 : 3 3 が示す場合、状態機械 3 0 4 は CQ_VALINKREQ 信号をアサートし、次のパケットの仮想アドレスをバス・マスタ I / F 3 0 0 に受け渡す。バス・マスタ

10

20

30

40

50

I / F 3 0 0 が CQ_VALINKACK 信号で応答すると、FQ_REG 2 8 4 の内容がバス・マスタ I / F 3 0 0 に受け渡され、完了キュー・バッファ 3 1 4 からの最初の DWORD が FQ_REG 2 8 4 に書き込まれ、完了キュー・バッファ 3 1 4 からの仮想アドレスが FQ_REG 2 8 4 の直前の内容に書き込まれ、状態機械 3 0 4 は ASYNCHPAK 状態 4 3 2 に遷移する。

ASYNCHPAK 状態 4 3 2 において、状態機械 3 0 4 は、GO 信号がディアサートされ、IDLE 状態 4 3 0 に遷移するのを待つ。デバイス・ディキュー (DEVICEDQ) 信号が受け取られ、AGAIN 信号がアサートされていない場合、MUX2 がセットされ、完了キュー・バッファ 3 1 4 からのアドレスを受け取る。DEVICEDQ 信号は、バス・マスタ I / F 3 0 0 によって供給され、完了キュー・バッファ 3 1 4 からデータを引き出す。AGAIN 信号は、状態機械 3 0 4 を ASYNCHPAK 状態 4 3 2 に止めておく。MUX2 は、本質的に、完了キュー・バッファ 3 1 4 と FQ_REG 2 8 4 との間の切り替えを制御する。GO 信号がディアサートされると、状態機械は IDLE 状態 4 3 0 に再び遷移する。

WAIT 状態 4 3 4 において、状態機械 3 0 4 は IDLE 状態 4 3 0 に戻る前に、割り込みが発生したことの確認を待つ。IN_TROUTB 信号をバス・マスタ I / F 3 0 0 から受け取った場合、CQ_HEAD を消去し、状態機械は IDLE 状態 4 3 0 に戻る。

BRF_HEAD 状態 4 3 6 では、完了中の現パケットの仮想アドレスを、完了した直前のパケットの VALINK フィールド 2 6 0 に書き込む。

【 0 0 8 0 】

D B E / ブリッジ

次に図 2 0 を参照すると、図 6 の D の D B E / ブリッジ 2 1 6 の更に詳細なブロック図が示されている。これは、一次 P C I バス I / F コントローラ 5 0 0 及び二次 P C I バス I / F コントローラ 5 0 2 と共に示されているが、代わりに、ホスト・バス 1 0 2 を含むその他のバスに、これらのインターフェースを適合化させることも可能である。各 P C I コントローラ 5 0 0 , 5 0 2 は、マスタ及びスレーブ I / F を内蔵する。上述した同じパケット・アーキテクチャ及びプロトコルが図 1 1 のハードウェアに適用されるので、ここでは繰り返さないことにする。

D B E / ブリッジ 2 1 6 は、2 つの機能的半部分において見る事ができる。即ち、一方の半部分は一次 P C I バス 1 1 4 と通信し、他方の半部分は二次 P C I バス 1 1 5 と通信する。一次 P C I バス半部分は、一次 P C I バス I / F コントローラ 5 0 0 , 一次 F I F O 5 0 4 , 一次ダイレクト・メモリ・アクセス (D M A) コントローラ 5 0 6 , 及び一次バースト・バッファ (P B B) 5 0 8 を内蔵する。二次 P C I バス半部分は、二次 P C I バス I / F コントローラ 5 0 2 , 二次 F I F O 5 1 0 , 二次 D M A コントローラ 5 1 2 , 及び二次バースト・バッファ (S B B) 5 1 4 を内蔵する。バースト・バッファ 5 0 8 , 5 1 4 は、好ましくは、デュアル・ポート型とし、I / O プロセッサ 5 1 6 及び D M A エンジン (5 0 6 又は 5 1 2) 又は P C I I / F (5 0 0 又は 5 1 2) のいずれか双方の同時アクセスを可能とすることによって、P C I デバイス 1 1 8 , I / O プロセッサ 5 1 6 , 及びプロセッサ 1 0 0 間の潜在的なボトルネックを全て解消する。しかしながら、従来の D R A M 又は S R A M のような他の形式のメモリも、バースト・バッファ 5 0 8 , 5 1 4 を形成するために使用可能である。

【 0 0 8 1 】

また、D B E / ブリッジ 2 1 6 には、埋め込み I / O プロセッサ 5 1 6 も含まれており、プロセッサ 1 0 0 からの介入を受けずに、データを転送するために必要なインテリジェンス (intelligence) を与える。これは、D B E / ブリッジ 2 1 6 に接続されている P C I デバイス 1 1 8 を効果的にプロセッサ 1 0 0 から切り離し、プロセッサ 1 0 0 , D B E / ブリッジ 2 1 6 , 及び P C I デバイス 1 1 8 間の同時性及び負荷均衡配分を最大に高める。I / O プロセッサ 5 1 6 は、好ましくは、Advanced Micro Devices 486 プロセッサであるが、いずれの形式のプロセッサでも使用可能である。データ・キャッシュは、I / O プロセッサ 5 1 6 においてはディスエーブルされる。メモリ・コントローラを含ませ、データ・キャッシュのコヒーレンスを確保することも可能である。

一次バースト・バッファ 5 0 8 の一部は、I / O プロセッサ 5 1 6 のためのコードを格納

10

20

30

40

50

するために割り当てられる。あるいは、別個のリード・オンリ・メモリ (ROM) を用いて、コード又はコンフィギュレーション情報を格納することも可能である。メモリ・コントローラは、I/Oプロセッサ516に結合され、プロセッサ・サイクルを、以下の分類にデコードする。ROMリード/ライト、バースト・バッファ (ローカル・メモリ) ヒット、FIFOリード/ライト、DMAコントローラ・コンフィギュレーション、ローカル・レジスタ・リード/ライト、16進ステータス・ディスプレイ・ライト、PCIコンフィギュレーション、及びその他 (PCIサイクル) である。あるサイクルがローカル・アドレス空間に該当しない場合、このサイクルをPCIサイクルに変換する。

【0082】

異なるPCIデバイス118と通信するときに、種々のステータス及びコマンド・フォーマットを、デバイス・ドライバ230が理解することのできるパケット250にカプセル化するのは、I/Oプロセッサ516の役割である。

PCIバスの最大速度でのバースト処理を容易に行うために、一次 (PBB) 及び二次 (SBB) バースト・バッファ504, 506が設けられており、これらは、一次及び二次ダイレクト・メモリ・アクセス (DMA) コントローラ508, 510によってそれぞれ制御される。一次DMAコントローラ508は、一次バースト・バッファ504と一次PCIバス114との間でデータを転送する役割を担う。二次DMAコントローラ510は、二次バースト・バッファ506と二次PCIバス115との間でデータを転送する役割を担う。

一次及び二次FIFO504, 510は、DMAコントローラ506, 512に転送を行わせることに加えて、そしてそれに代わる更に効率的な代替案として、データを転送するために設けられている。DMAコントローラ506又は512の一方によってデータが転送される場合、一次及び二次PCIバス114, 115双方を利用する。例えば、二次DMAコントローラ512がデータを二次バースト・バッファ514からメモリ112に転送しようとした場合、二次PCIバス115だけでなく、一次PCIバス114も使用不可能となる。データは、一次及び二次バースト・バッファ508, 514において、主にDBE/ブリッジ216内に受け取られる。したがって、DMAコントローラ506, 512にデータを一次及び二次バースト・バッファ508, 514からDBE/ブリッジ216外部に移動させる代わりに、DMAコントローラ506, 512は、データをFIFO504, 510内に移動させることができる。その後、PCIバス114, 115双方に影響を与えることなく、FIFO504, 510の一方からデータを移動させることができる。例えば、PCIデバイス118がデータを二次バースト・バッファ514に書き込む場合、二次DMAコントローラ512は、データを一次FIFO504に移動させることができる。一旦これが行われたなら、二次PCI I/F 502が他のデータ・ブロックを受け取っている間、一次PCI I/F 500からデータを転送することができる。

【0083】

このバースト・バッファ508, 514と一次及び二次FIFO間のデータの移動を容易に行うために、スイッチ518及びマルチプレクサ520を設け、図20に示すようにデータを通させ、データの経路を決定する。加えて、DBE/ブリッジ216は、ドアベル・レジスタ520を含む多数のレジスタを備えている。

また、一次PCIバス114と二次PCIバス115との間に接続されているI/Oプロセッサ・ブリッジ・バイパス回路 (IOPブリッジ・バイパス) 530も示されている。好ましくは、これは、IBM 82352PCI-PCIブリッジのような、従来からのPCI-PCI間ブリッジ・デバイスである。バイパス・ブリッジ530は、二次PCIバス115に対する調停を行い、二次PCIバス115及びそれに関連する割り込みを、一次PCIバス114から効果的に分離する。

【0084】

図21のAは、PCIデバイス118及びホスト100間の転送を示すフロー・チャートである。このプロセスは、典型的に、PCIデバイス118がメッセージ/データを二次バースト・バッファ514に転記(post)したときに開始する。あるいは、PCIデバイス

10

20

30

40

50

118がDBEプロトコルに準拠する場合、PCIデバイス118はデータを直接メモリ112に転記することができる。ステップ550において、PCIデバイス118が適正なフォーマットでデータを供給可能か否かについて判定を行う。可能であれば、処理はステップ552に進み、PCIデバイス118は、適正にフォーマットされたデータ/メッセージを直接メモリ112に転記する。この場合、I/Oプロセッサ516は、PCIデバイス118に対してアドミニストレータ(administrator)となり、バイパス・ブリッジ530を用いて、データ/メッセージをホスト100に移動させる。可能でない場合、処理はステップ554に進み、PCIデバイス118はデータ/メッセージを二次バースト・バッファ514に転記する。ステップ556において、I/Oプロセッサ516は、このデータ/メッセージをDBEと互換性のあるプロトコルに変換し、データ/メッセージをパケット250にカプセル化する。データ/メッセージをフォーマットした後、ステップ558において、データ/メッセージは、DMA転送によってホスト100に送出するか、あるいは一次FIFO554に転記することができる。データ/メッセージを一次FIFO554に転記することによって、データの連続的な順序が保証される。

10

【0085】

図21の(B)に示すホスト-PCIデバイス118間の転送では、データ/メッセージをPCIデバイス118に送るプロセスは、PCIデバイス-ホスト間転送(図21のA)と同様である。ステップ560において、ホスト100がPCIデバイス118と直接通信可能か否かについて判定を行う。可能であれば、ステップ562において、ホストはデータ/メッセージを直接バイパス・ブリッジ530を通じてPCIデバイス118に送る。可能でない場合、ステップ564において、ホスト100は要求をメモリ112に書き込み、対応するドアベル520を鳴らす。ドアベル520は、I/Oプロセッサ516に割り込みを発生させる。ドアベルが鳴らされた場合、ステップ566においてI/Oプロセッサ516は、割り込み源を判定し、その割り込みを処理し、ドアベルをクリアする。I/Oプロセッサは、請求パケット及び非請求パケットを、DBEデバイス206と同様に取り扱う。

20

以上、ホスト100とI/Oデバイス208との間でパケット250を移動するためのパケット・プロトコル及び複数の選択可能なハードウェア・エンジンを説明した。

【0086】

本発明の上述の開示及び説明は、本発明の例示及び説明のためのものであり、サイズ、形状、材料、構成部品、回路素子、配線接続及びコンタクト、ならびに図示の回路及び構造や、動作方法の詳細において、本発明の精神から逸脱することなく、様々な変更が可能である。

30

【図面の簡単な説明】

【図1】本発明によるコンピュータ・システムCのブロック図である。

【図2】Aは、好適な実施形態による本発明のシステム・アーキテクチャを示すブロック図である。

Bは、好適な実施形態による本発明のソフトウェア・システム・アーキテクチャを示すブロック図である。

【図3】好適な実施形態によるパケット・アーキテクチャを示すブロック図である。

40

【図4】好適な実施形態によるパケット・キューを示すブロック図である。

【図5】好適な実施形態によるDBEデバイスのハードウェア・レジスタを示すブロック図である。

【図6】Aは、PCIバスに沿ったDBEデバイスの第1の配置を示すブロック図である。

Bは、図1のホスト/PCIブリッジにおけるDBEデバイスの第2の実施形態を示すブロック図である。

Cは、ブリッジ/メモリ・コントローラ・デバイスにおけるDBEデバイスの第3の実施形態を示すブロック図である。

Dは、PCI/PCIブリッジにおけるDBEデバイスの第4の実施形態を示すブロック図である。

50

【図 7】好適な実施形態による DBE デバイスの更なる詳細を示すブロック図である。

【図 8】好適な実施形態による DBE デバイスの要求キュー・フロント・エンド状態機械及びポスト・キュー・フロント・エンド状態機械のブロック図である。

【図 9】要求キュー・フロント・エンド状態機械の状態遷移図、状態遷移条件、及び出力を示す図である。

【図 10】ポスト・キュー・フロント・エンド状態機械の状態遷移図、状態遷移条件、及び出力を示す図である。

【図 11】好適な実施形態による DBE デバイスの要求キュー・バック・エンド状態機械及びポスト・キュー・バック・エンド状態機械のブロック図である。

【図 12】要求キュー・フロント・エンド状態機械の状態遷移図である。

【図 13】要求キュー・フロント・エンド状態機械の状態遷移条件、及び出力を示す図である。

【図 14】要求キュー・フロント・エンド状態機械の出力を示す図である。

【図 15】ポスト・キュー・フロント・エンド状態機械の状態遷移図、状態遷移条件、及び出力を示す図である。

【図 16】好適な実施形態による DBE デバイスの完了キュー状態機械のブロック図である。

【図 17】好適な実施形態による図 7 のバス・マスタ・インターフェースのプロセスを示すフロー・チャートである。


【図 18】完了キュー状態機械の状態遷移図、及び状態遷移条件を示す図である。

【図 19】完了キュー状態機械の出力を示す図である。


【図 20】DBE デバイスの代替実施例を示すブロック図である。

【図 21】デバイス・ホスト間転送及びホスト・デバイス間転送を示すフロー・チャートである。

【図 1】




【図 2】




10

20


【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【圖 8】



【图 9】



【 図 1 0 】



RQSMFEND 出力

```

ABORT_CYCLE = 1# NEXTPKT * ROLATCH_EN * CHECKNA * RDATA[4] + RDATA[3];
ABORT_CYCLE = 0# NEXTPKT * ROLATCH_EN * R0_DOONE;
CLR_RQ_DOORBELL = 1# IDLE * RQ_DOORBELL
DISABLE_LATCH = 1# IDLE * IDLE *
NEXTPKT * ROLATCH_EN * CHECKNA * RDATA[4] (INCLUDING redstart + RDATA[3])
DISABLE_LATCH = 0# NEXTPKT * R0_DOONE;
Q_R0 = 0# IDLE * WAIT;
RQ_DOORBELL = 1# NEXTPKT * ROLATCH_EN * DISABLE_LATCH;
RQ_LEW[0:3] = 2# IDLE;
RQ_LEW[3:0] = NEXTPKT * RQ_DOONE * RQ_PALINK[31:5] - 0#;
RQ_MUX_EN = 0# NEXTPKT * ROLATCH_EN * ROMUX_EN;
RQ_R0RED = 1# IDLE * RQ_DOORBELL *
(WAIT * IROWFL)
RQ_R0RED = 1# NEXTPKT * RQ_DOONE * RQ_PALINK[31:5] - 0# * IROWFL;
RQ_R0RED = 0# NEXTPKT * ROLATCH_EN * ROMUX_EN;
RQ_R0RED = 0# NEXTPKT * ROLATCH_EN * ROMUX_EN;
RQ_READADDR[0:31:5] <= RQ_R0RED[31:5] IDLE;
RQ_READADDR[0:31:5] <= RQ_READADDR[0:31:5] - 0# * IROWFL * INCRADD;
RQ_READADDR[0:31:5] <= RQ_PALINK[31:5] * NEXTPKT * RQ_DOONE * RQ_PALINK[31:5] - 0#;
RQ_READADDR[0:31:5] <= RQ_PALINK[31:5] * NEXTPKT * RQ_DOONE;
RQ_READ[31:5] <= RQ_READADDR[31:5] IDLE * RQDOORF;
RQ_READ[31:5] <= RQ_PALINK[31:5] * WAIT * IROWFL;
RQ_READ[31:5] <= RQ_PALINK[31:5] * NEXTPKT * RQ_DOONE * RQ_PALINK[31:5] - 0# * IROWFL;
RQ_PALINK[31:5] <= RQ_READADDR[31:5] * NEXTPKT * ROLATCH_EN * ROMUX_EN;

```

POSMFEND 狀態遷移條件

```
A: REALDLE * PQ_DOORBELL;
B: don't care;
C: GETPAVA * VA_LATCHEN * PQ_PALINK[31:5] = 0h;
D: GETPAVA * VA_LATCHEN * !PQ_PALINK[31:5] = 0h;
E: don't care;
```


PQSMFEND 出力

```

PQ_RES[31:5] <- PQ_ALINK[31:5] if GETPAVA * VA_LATCHEN * !PQ_PALINK[31:5] = Oh;
PQ_PALINK[31:5] <- RRDATA[31:5] if GETPAVA * VA_LATCHEN * !PQ_PALINK[31:5] = Oh;
O_PQ <= 0 if READBLE + IDLE + GETPAVA;
O_PQ <= 1 if GETPAVA * VA_LATCHEN * !PQ_PALINK[31:5] = Oh;
VALINK <= 1 if GETPAVA * VA_LATCHEN * !PQ_PALINK[31:5] = Oh;

```

【 図 1 2 】




【 図 1 4 】

```

CLR_DAC_DOORBELL<-0 if
  CLR_DAC_DOORBELL<-1 if
    IDLE+DIRECTACC;
    [WRITE*ICOFULL&ICOBUSY+RO_VALINK(2:1)-DBE_PKT_SUBMIT_A*AGAIN+IRQ_VALINK(4)+
    (RO_VALINK(3))]+
    [WRITE*ICOFULL&ICOBUSY+RO_VALINK(2:1)-DBE_PKT_SUBMIT_P*AGAIN+IRQ_VALINK(4)+
    (RO_VALINK(3))]+
    WRITE*ICOFULL&ICOBUSY+RO_VALINK(2:1)-DBE_PKT_SUBMIT_I*AGAIN+IRQ_VALINK(4)+
    RO_VALINK(3)];
DO_RQ<-1 if
  IDLE+IREMPTY+
  GETLENGTH*IREMPTY+
  GETPALINK*IREMPTY;
otherwise DO_RQ<=0;
DOORDY<-1 if
  DOORDY<-0 if
    NEXTWORD*DEVICEDORDY+LENGTH(9:0)-1b;
  RO_CO<-1 if
    WRITE*ICOFULL*ICOBUSY;
  RO_CO<-0 if
    IDLE+DIRECTACC+WAIT;

```

【図15】



POSMBEND 状態遷移条件

A: IDLE * COBUSY;
 B: GETVA * !PQEMPTY;
 C: WAIT * !CQFULL * !POSTPACKETRDY;


(B)

POSMBEND 出力


COBUSY < -0 if WAIT * !CQFULL * !POSTPACKETRDY;
 COBUSY < -1 if IDLE * POSTPACKETREQ * !PQEMPTY * !MUXVA;
 DQ_CQ < -1 if (IDLE * COBUSY) +
 (WAIT * POSTPACKETDONE * !CQFULL * POSTPACKETRDY) +
 (WAIT * !CQFULL * !POSTPACKETRDY);
 DQ_CQ < -0 if (IDLE * !COBUSY) + GETVA + WAIT;
 DQ_PQ < -1 if IDLE * (MUXVA + COBUSY);
 otherwise DQ_PQ = 0;
 POSTPACKETRDY < -0 if WAIT * POSTPACKETDONE * !CQFULL * POSTPACKETRDY;
 POSTPACKETRDY < -1 if GETVA * !PQEMPTY;

(C)


【図16】



【図17】



【図18】



COSM 状態遷移条件

A: IDLE * CQ_DOORBELL * (CQ_HEAD[31:2] != 0h) * CQ_VALINKACK;
 B: IDLE * !CQ_DOORBELL * (CQ_HEAD[31:2] != 0h) * GO * !CQ_BFR_ADR[34] *
 (CQ_BFR_ADR[33:32] ~ 3h) * (CQ_HEAD[31:2] = 0);
 C: IDLE * !CQ_DOORBELL * (CQ_HEAD[31:2] != 0h) * GO * !CQ_BFR_ADR[34] *
 (CQ_BFR_ADR[33:32] ~ 3h) * !CQ_HEAD[31:2] = 0 * CQ_VALINKACK +
 IDLE * !CQ_DOORBELL * (CQ_HEAD[31:2] != 0h) * GO * !CQ_BFR_ADR[34] *
 (CQ_BFR_ADR[33:32] ~ 2h) * CQ_VALINKACK;
 D: ASYNCH * !GO;
 E: WAIT * !INTRUTB;
 F: don't care;

(B)

【 図 2 0 】

[illegible]

ホストから
デバイスへの転送

開始

550 データは
通信可能か？

Y

552 PCIデバイス
はアドレスを
通知する

554 PCIデバイス
はアドレスを
SMBに転送
する

556 IOPは
パケットを
変換する

558 マルチジ
ブホストに
送る

終了

(A)

ホストから
デバイスへの転送

開始

560 直接通信
？

Y

562 デバイス
はデータを
マルチジ
ブホストに
送る

566 IOPは
データを変換
し、マルチ
ジブホスト
に送る

終了

(B)

フロントページの続き

- (74)代理人 100071124
弁理士 今井 庄亮
- (74)代理人 100076691
弁理士 増井 忠弐
- (74)代理人 100075236
弁理士 栗田 忠彦
- (74)代理人 100075270
弁理士 小林 泰
- (74)代理人 100096068
弁理士 大塚 住江
- (72)発明者 マイケル・ピー・モリアーティ
アメリカ合衆国テキサス州 77379, スプリング, サニー・ポイント・ドライブ 8830
- (72)発明者 トーマス・ジェイ・ボノラ
アメリカ合衆国テキサス州 77375, トンボール, クレアーショルム 12331
- (72)発明者 ブライアン・ティー・パーセル
アメリカ合衆国テキサス州 77375, トンボール, エガンビル・サークル 18130

審査官 石井 茂和

(56)参考文献 特開平 10 - 049481 (JP, A)

(58)調査した分野(Int.Cl., DB名)

G06F 13/14

G06F 13/36

WPI(DIALOG)