

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5026025号
(P5026025)

(45) 発行日 平成24年9月12日(2012.9.12)

(24) 登録日 平成24年6月29日(2012.6.29)

(51) Int. Cl. F I
 HO 1 L 21/3205 (2006.01) HO 1 L 21/88 J
 HO 1 L 23/522 (2006.01) HO 1 L 23/12 5 O 1 P
 HO 1 L 21/768 (2006.01)
 HO 1 L 23/12 (2006.01)

請求項の数 2 (全 9 頁)

(21) 出願番号	特願2006-227748 (P2006-227748)	(73) 特許権者	000005186
(22) 出願日	平成18年8月24日(2006.8.24)		株式会社フジクラ
(65) 公開番号	特開2008-53430 (P2008-53430A)		東京都江東区木場1丁目5番1号
(43) 公開日	平成20年3月6日(2008.3.6)	(74) 代理人	100064908
審査請求日	平成21年5月29日(2009.5.29)		弁理士 志賀 正武
		(74) 代理人	100108578
			弁理士 高橋 詔男
		(74) 代理人	100089037
			弁理士 渡邊 隆
		(74) 代理人	100101465
			弁理士 青山 正和
		(72) 発明者	富田 道和
			千葉県佐倉市六崎1440番地 株式会社 フジクラ 佐倉事業所内

最終頁に続く

(54) 【発明の名称】 半導体装置

(57) 【特許請求の範囲】

【請求項1】

基板の一方の面に配された第一の導電部と、
 前記基板の他方の面から前記第一の導電部の少なくとも一部が露呈するように、前記基板内に設けられた貫通孔と、
 前記貫通孔内の側面および露呈された前記第一の導電部を覆うとともに、前記基板の他方の面上を覆うように延びて配され、前記第一の導電部と電気的に接続される第二の導電部と、
 前記基板の他方の面上においてのみ、前記第二の導電部上に配され電気的に接続される第三の導電部と、を備えてなる半導体装置であって、
 前記第二の導電部の厚さが、前記第三の導電部の厚さよりも薄く、
 前記貫通孔内には、前記第二の導電部を被覆するように封止樹脂が配されている、
 ことを特徴とする半導体装置。

【請求項2】

前記封止樹脂は、前記貫通孔内の側面に沿うように配され、半導体装置の外部へ連通する空間を有することを特徴とする請求項1に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、貫通電極を備えた半導体装置に関する。

【背景技術】

【0002】

近年、携帯電話等の電子機器の高機能化が進み、これらの機器に用いられるICやLSI等の電子デバイス、及びOEICや光ピックアップ等の光デバイスにおいて、デバイス自体の小型化や高機能化を図るための開発が各所で進められている。例えば、このようなデバイスを積層して設ける技術が提案されており、具体的には、何らかの機能素子が一方の面に設けられている基板に対し、該基板の一方の面から他方の面に貫通してなる貫通電極を用いる技術が挙げられる。

【0003】

また、これらの基板の配線材料として、銅や銀等が次世代材料として期待されている。特に、銅は比抵抗が低いこと、エレクトロマイグレーション耐性がアルミニウム系合金に比べて高いこと、銀に比べて安価である等の理由により、最も期待され、配線材料として用いられている。

【0004】

図4は、従来の貫通電極を用いた半導体装置の一例を概略説明する部分断面図である。

図4に示す半導体装置においては、セラミックスやシリコン等の硬質材からなる基板101と、基板101の両面を貫通して設けられた貫通孔102と、貫通孔102の内側面に配され、銅材等からなる導電部103と、貫通孔102内に露呈するようにして半導体装置100の一方の面に配される電極104と、から概略構成されている。

半導体装置100は、電極104と電気的に接続された導電部103を介して基板両面が電気的に接続可能となっている。

【0005】

このような貫通電極の形成方法として、超先端電子技術開発機構(ASET)の技術が従来技術として挙げられる(非特許文献1参照)。これは貫通電極として、貫通孔内に電解めっきにて均一にCu膜を形成した例であるが、この技術の問題点としては、Cu膜が厚膜であるため、熱等による膨張収縮により発生する応力が大きく、導電部の破壊ひいては断線等の損傷を引き起こし、電気的信頼性の確保が非常に難しい。また、孔内への均一なめっきは技術的に難易度が高く手間がかかる(特にアスペクト比が高い微細孔の場合めっき加工が困難である)などといったことが挙げられる。

【非特許文献1】http://www.aset.or.jp/press_release/si_20040218/si_20040218.html

【発明の開示】

【発明が解決しようとする課題】

【0006】

本発明は、このような従来の実情に鑑みて考案されたものであり、熱変化等により導電部にかかる応力を低減し、導電部の破壊や断線等の損傷を防止して、貫通電極における電気的な接続信頼性を向上した半導体装置を提供することを第一の目的とする。

また、本発明は、簡便な方法により、貫通孔内の側面部に導電部を薄くかつ均一に形成することが可能な半導体装置の製造方法を提供することを第二の目的とする。

【課題を解決するための手段】

【0007】

本発明の請求項1に記載の半導体装置は、基板の一方の面に配された第一の導電部と、前記基板の他方の面から前記第一の導電部の少なくとも一部が露呈するように、前記基板内に設けられた貫通孔と、前記貫通孔内の側面および露呈された前記第一の導電部を覆うとともに、前記基板の他方の面上を覆うように延びて配され、前記第一の導電部と電気的に接続される第二の導電部と、前記基板の他方の面上においてのみ、前記第二の導電部上に配され電気的に接続される第三の導電部と、を備えてなる半導体装置であって、前記第二の導電部の厚さが、前記第三の導電部の厚さよりも薄く、前記貫通孔内には、前記第二の導電部を被覆するように封止樹脂が配されている、ことを特徴とする。

本発明の請求項2に記載の半導体装置は、請求項1において、前記封止樹脂は、前記貫通孔内の側面に沿うように配され、半導体装置の外部へ連通する空間を有することを特徴

10

20

30

40

50

とする。

【発明の効果】

【0008】

本発明では、第三の導電部を、基板の他方の面上において第二の導電部上に配することにより、貫通孔内の側面部に形成された第二の導電部の厚さを薄くすることができる。これにより、熱変化等により第二の導電部にかかる応力を低減することができる。その結果、第二の導電部の破壊ひいては断線等の損傷を防止して、貫通電極における電氣的な接続信頼性を向上した半導体装置を提供することができる。

【発明を実施するための最良の形態】

【0009】

以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。

【0010】

図1は、本発明の半導体装置の一例を示す断面図である。

この半導体装置1は、基板2の一方の面2aに配された第一の導電部(電極部)3と、前記基板2の他方の面2bから前記電極部3の少なくとも一部が露呈するように、前記基板2内に設けられた貫通孔4と、少なくとも前記貫通孔4の内側面および開口部周辺に配された絶縁層5と、前記貫通孔4内の側面および露呈された前記電極部3を覆うとともに、前記基板2の他方の面2b上を覆うように延びて配され、前記電極部3と電氣的に接続される第二の導電部6と、前記基板2の他方の面2b上において、前記第二の導電部6上に配され電氣的に接続される第三の導電部8と、を備える。

上記半導体基板2の一方の面2aから他方の面2bに向かう貫通孔4が形成され、この貫通孔4に第二の導電部6が形成されることにより貫通電極7が形成されている。

【0011】

そして本発明の半導体装置1は、第三の導電部8を、前記基板2の他方の面上において、前記第二の導電部6上に配している。これにより、貫通孔4内の側面部に形成される第二の導電部6を薄膜化することができる。

本発明では、第二の導電部6を薄膜化することで、熱などによる膨張収縮に起因して第二の導電部6にかかる応力を低減することができる。その結果、第二の導電部6の破壊ひいては断線等の損傷を防止して、貫通電極7における電氣的な接続信頼性を向上することができる。

【0012】

前記基板2の他方の面上において、前記第三の導電部8が前記第二の導電部6の上に積層形成されていることにより、配線の段差の影響を受けず、第三の導電部8の断線等の損傷を抑制することができる。

また、前記基板2の他方の面上において、前記第二の導電部6の厚さが、前記第三の導電部8の厚さよりも薄いことが好ましい。具体的には、第三の導電部8の厚さは、第二の導電部6の厚さの10倍以上であることが好ましい。これにより、熱などによる膨張収縮に起因して第二の導電部6にかかる応力をより効果的に低減して、第二の導電部6の破壊ひいては断線等の損傷をより確実に抑制することができる。

【0013】

前記第二の導電部6および前記第三の導電部8を被覆するように、前記貫通孔4内および基板2の他方の面2b上に、封止樹脂層9が配されている。封止樹脂が配されることにより、熱などによる膨張収縮に起因して第二の導電部6および前記第三の導電部8にかかる応力をより効果的に低減して、導電部の破壊ひいては断線等の損傷をより確実に抑制することができる。

また、前記封止樹脂層9は、前記貫通孔4内の側面に沿うように配されていることが好ましい。貫通孔4内の側面部に配される封止樹脂を薄くすることができるので、第二の導電部6にかかる熱応力の影響をさらに受けにくくすることができる。

【0014】

基板2は、例えばシリコン(Si)等からなる半導体基材や、ガラス基材、セラミック

10

20

30

40

50

基材等、絶縁性の硬質材料からなる。

基板 2 の厚さは、例えば数百 μm 程度である。

図 1 に示す例では、基板 2 を Si 等の半導体基材から構成し、貫通孔 4 と第二の導電部 6 との間に絶縁層 5 を配し、基板 2 と第二の導電部 6 とを電氣的に絶縁した構成とされている。また、基板 2 を半導体基材から構成する場合は、基板 2 の一方の面 2 a および他方の面 2 b に加え、貫通孔 4 の側面の表層部が絶縁化された領域をなすように構成としてもよい。

【0015】

貫通孔 4 は、図 1 に示すように、基板 2 において、他方の面 2 b から一方の面 2 a に配された後述する第一の導電部（電極部）3 が孔内に露呈するように、基板 2 内に開けられてなる。

10

貫通孔 4 の口径は、例えば数十 μm 程度である。

また、基板 2 上に設けられる貫通孔 4 の数は、特に限定されない。

【0016】

第一の導電部（電極部）3 は、基板 2 の一方の面 2 a に設けられ、露呈部が貫通孔 4 の一方の開口部から孔内に露呈するようにして設けられている。

第一の導電部 3 は、一方の面 2 a 上に設けられた配線部（樹脂略）を介して、該一方の面 2 a 内にある後述の機能素子（図示略）と電氣的に接続されている。

第一の導電部 3 の材質としては、例えばアルミニウム（Al）や銅（Cu）、アルミニウム - シリコン（Al - Si）合金、アルミニウム - シリコン - 銅（Al - Si - Cu）合金等の導電性に優れる材質が好適に用いられる。

20

【0017】

機能素子（図示略）は、本実施形態では、例えば IC チップや、CCD 素子等の光素子からなる。

また、機能素子の他の例としては、例えばマイクロリレー、マイクロスイッチ、圧力センサ、加速度センサ、高周波フィルタ、マイクロミラー、マイクロリアクター、 μ -TDS、DNA チップ、MEMS デバイス、マイクロ燃料電池等が挙げられる。

【0018】

第二の導電部 6 は、貫通孔 4 内の側面の少なくとも一部に配されることにより、導電体として有効に働く。

30

図 1 の断面図に示す例では、第二の導電部 6 は、側面の全体を覆うように配されているが、これには限定されない。例えば、第二の導電部 6 が、側面の一部に、基板 2 の一方の面 2 a と他方の面 2 b との間に渡って配された構成としてもよい。

【0019】

第二の導電部 6 および第三の導電部 8 の材質としては、導電性に優れた材料を用いることが好ましい。また、第二の導電部 6 および第三の導電部 8 は、第一の導電部（電極部）3 との密着性に優れるとともに、第二の導電部 6 および第三の導電部 8 を構成する元素が電極部や基板 2 内に拡散しない材料を用いれば、さらに好ましい。例えば、Al、Cu、Ni、Au 等の金属材料を用いれば、導電性や電極部との密着性等の点で好ましい。

【0020】

40

封止樹脂層 9 は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば 1 ~ 50 μm である。封止樹脂層 9 には、外部への端子を出力するための開口部 9 a が設けられる。さらに、封止樹脂層 9 の上に、バンプ 10 等の外部への出力端子等の構造物を付加することができる。

【0021】

次に、上述したような半導体装置 1 の製造方法について、図 2 および図 3 を用いて説明する。

本発明の半導体装置の製造方法は、一方の面に第一の導電部（電極部）3 が配された基板 2 の、他方の面 2 b から前記第一の導電部 3 の少なくとも一部が露呈するように、前記基板 2 内に貫通孔 4 を形成する工程と、前記貫通孔 4 内の側面および露呈された前記第一

50

の導電部 3 を覆うとともに、前記基板 2 の他方の面上を覆うように延びて配され、前記第一の導電部 3 と電氣的に接続される第二の導電部 6 を形成する工程と、前記第二の導電部 6 を被覆するようにめっきレジストを形成する工程と、前記基板 2 の他方の面上において、前記第二の導電部 6 上に配され電氣的に接続される第三の導電部 8 をめっきにより形成する工程と、を少なくとも備えることを特徴とする。

【0022】

本発明では、意図的に貫通孔 4 の内側をめっきしない、という手法を採用する。しかしながら、一般的にバンプ材料として用いられる半田 (S n A g C u など) は、非常に C u に拡散しやすいため、半田バンプと接触する部分の C u 膜はある程度以上の膜厚が必要となる。ある程度以上の厚膜の C u 膜を形成するためには、やはりめっき等の手法が適している。

10

そのため、本発明では第二の導電部 6 をめっき以外の方法により形成し、第三の導電部 8 は選択めっきにより形成する手法を採る。

【0023】

本発明では、貫通孔 4 の内側をめっきする必要がないため、特殊な前処理、プロセス条件または特殊なめっき液、添加剤等の材料が必要なく、従来のめっき技術がそのまま応用できるため簡便である。そのため、本方法は、めっきでは配線形成が難しいアスペクト比の高い微細孔でも、問題なく適用が可能である。

【0024】

具体的な実施例として、ウエハレベルパッケージでの貫通電極形成例を示す。

20

まず、基板 2 を用意し、その一方の面 2 a に第一の導電部 (電極部) 3 (I/O パッド) を形成する。

基板 2 は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断 (ダイシング) した半導体チップであってもよい。基板 2 が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子や IC、機能素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。

第一の導電部 (電極部) 3 としては、例えば A I パッドが用いられる。

【0025】

次いで、基板 2 に、貫通孔 4 を形成する (図 2 (a) 参照)。

この貫通孔 4 は、前記基板 2 の他方の面 2 b 側から、前記第一の導電部 3 が露呈するように形成される。孔の縦断面形状は、基板 2 の表面に対して 90° (垂直) であることが理想的だが、80~100° 程度であってもよい。

30

貫通孔 4 の形成にはドライエッチング、D R I E (D e e p - R I E)、レーザー加工、P A E C E など、孔を垂直に形成できる方法を用いることができる。

貫通孔 4 を、基板 2 に対して垂直に形成するため、後述する工程において、孔底面に形成された絶縁層 5 のエッチングの際に、側面に形成された絶縁層 5 がエッチングされないので、貫通電極と基板 2 との絶縁を確実に取ることができる。

【0026】

次いで、少なくとも前記貫通孔 4 の内側面および開口部周辺に絶縁層 5 を形成する。

この絶縁層 5 としては、例えば S i O₂ をプラズマ C V D 等により成膜される。

40

次いで、前記絶縁層 5 のうち、前記貫通孔 4 の底面を覆う部分を除去する (図 2 (b) 参照)。

上記絶縁層 5 形成の際には、孔底面にも絶縁層 5 が形成されてしまうため、これをドライエッチングによる異方性エッチングで除去する。

孔底面の絶縁層 5 のエッチングは、イオン性の高い反応性イオンエッチング (R I E) で行うことが一般的だが、物理的にイオンを照射するようなイオンミリングや逆スパッタのような方法も使用可能である。

貫通孔 4 は、基板 2 に対してほぼ垂直に形成されているため、孔底面に形成された絶縁層 5 を除去する際に行われる、ドライプロセスの異方性エッチングにおいて、側面に形成された絶縁層 5 はイオン照射を受けにくい (受けない) ためエッチングされない。これに

50

より貫通電極 7 と基板 2 との絶縁を確実に取ることができる。

【0027】

次いで、図 2 (c) に示すように、前記絶縁層 5 を覆うように、前記貫通孔 4 内に第二の導電部 6 を形成するとともに、該第二の導電部 6 を前記第一の導電部 3 と電氣的に接続する。

すなわち、スパッタリング法等により、電解めっき用の薄い (第二の導電部 6) を少なくとも前記貫通孔 4 の内側面および開口部周辺に形成する。シード層は、例えばスパッタリング法により形成された Cr / Cu あるいは TiN / Cu、TiW / Cu 等からなる積層体である。また、無電解 Cu めっき層でもよいし、蒸着法、塗布法または化学気相成長法 (CVD) 等により形成された金属薄膜層であってもよいし、上記の金属層形成方法を組み合わせてもよい。

貫通電極 7 ではこの薄膜がそのまま配線 (第二の導電部 6) となるため、配線抵抗等を考慮して形成膜厚を決定する。第二の導電部 6 の厚さとしては、通常は Cr 500 nm、Cu 500 nm 前後だが、状況に応じて変更可能である。

【0028】

次に、第二の導電部 6 の上であって配線不要箇所および貫通孔 4 上部に、電解めっき用のレジスト膜 20 を形成する (図 2 (d) 参照)。このレジスト膜には第三の導電部 8 の形成すべき領域に開口部 20 a を設け、該開口部 20 a において、前記第二の導電部 6 を露出させておく。レジスト膜 20 は、例えば、フォトリソグラフィ技術によるパターンング、フィルムレジストをラミネートする方法、液体レジストを回転塗布する方法等により形成することができる。

貫通孔 4 を有する構造へのレジスト形成は、ワニスを用いると孔上の膜形成が困難なため、ドライフィルムタイプのレジストが適する。このとき、貫通孔 4 内へめっきを行なう必要がないため、特殊な前処理等は必要なく、通常のエッチングと同様にセミアディティブ法でめっきを行うことができる。

【0029】

そして、前記レジスト膜 20 をマスクとして露出した第二の導電部 6 上に、電解めっき法等により、Cu 等から構成された第三の導電部 8 を形成する (図 3 (a) 参照)。第三の導電部 8 の厚さとしては、通常は 10 μm 膜厚前後で形成する。このように、所望の領域に第三の導電部 8 が形成された後、貫通電極部のみ、または貫通電極部および第三の導電部 8 をレジストで保護し、不要なレジスト膜や第二の導電層等のみをエッチングにて除去する (図 3 (b) 参照)。

【0030】

そして、貫通電極 7 を覆うような形で第三の導電部 8 上に、外部への端子を出力するための開口部 9 a を有する絶縁性の封止樹脂層 9 を形成する。その厚さは、例えば 1 ~ 50 μm である。

このような封止樹脂層 9 は、例えば、感光性ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ技術によりパターンングすることによって、所望の位置に開口部 9 a を有する封止樹脂層 9 を形成することができる。なお、封止樹脂層 9 の形成方法は、この方法に限定されるものではなく、例えば窒化シリコン等の薄膜で保護してもよい。

次いで、開口部 9 a 上に、ボール搭載法または印刷法により半田ペーストを載置した後、リフロー工程を行い、半田パンプ 10 を形成する (図 3 (c) 参照)。

これにより、図 3 (c) に示す構成、すなわち、封止樹脂層 9 が、貫通孔 4 内を満たすとともに、第三の導電部 8 側において基板 2 を平坦に覆うように配されている構成、からなる半導体装置が得られる。

その後、前記封止樹脂層 9 のうち、前記貫通孔 4 内に配された封止樹脂を、該貫通孔 4 の側面に沿うように薄くする (図 3 (d) 参照)。貫通孔 4 内の側面部に形成される封止樹脂層を薄くすることで、第二の導電部 6 にかかる熱応力の影響をさらに受けにくくすることができる。

従って、本発明によれば、図 3 (d) に示す構成、すなわち、封止樹脂層 9 が、貫通孔

10

20

30

40

50

4内の側面に沿うように配され、半導体装置の外部へ連通する空間を有する構成、からなる半導体装置の提供が可能となる。

【0031】

上述したとおり、本発明に係る半導体装置の製造方法は、一方の面に第一の導電部が配された基板の、他方の面から前記第一の導電部の少なくとも一部が露呈するように、前記基板内に貫通孔を形成する工程と、前記貫通孔内の側面および露呈された前記第一の導電部を覆うとともに、前記基板の他方の面上を覆うように延びて配され、前記第一の導電部と電氣的に接続される第二の導電部を形成する工程と、前記第二の導電部を被覆するようにめっきレジストを形成する工程と、前記基板の他方の面上において、前記第二の導電部上に配され電氣的に接続される第三の導電部をめっきにより形成する工程と、を少なくとも備えてなる。

10

本発明では、前記貫通孔内の側面および前記基板の他方の面上を覆うように第二の導電部を形成し、第三の導電部を基板の他方の面上において第二の導電部上にめっきにより形成することにより、貫通孔内の側面部において導電部（第二の導電部）を薄くかつ均一に形成することが可能な半導体装置の製造方法を提供することができる。

このようにして作製された半導体装置1では、貫通孔4の側面部に配された第二の導電部6を極限まで薄くすることができる。これにより、熱などによる膨張収縮に起因する第二の導電部6にかかる応力を低減することができる。その結果、第二の導電部の破壊ひいては断線等の損傷を防止して、貫通配線7における電氣的な接続信頼性を向上することができる。

20

【0032】

以上、本発明の半導体装置について説明してきたが、本発明は上記の例に限定されるものではなく、必要に応じて適宜変更が可能である。

【0033】

例えば、本発明は、機能素子の有無にかかわらず、貼り合わせ基板等についても適用可能である。また、貼り合わせのない基板に対してもこの方法は適用可能である。

【産業上の利用可能性】

【0034】

本発明は、貫通電極を備えた半導体装置およびその製造方法に広く適用可能である。

30

【図面の簡単な説明】

【0035】

【図1】本発明に係る半導体装置の一例を示す断面図である。

【図2】図1に示す半導体装置の製造工程の一例を示す断面図である。

【図3】図2に示す工程に続く、製造工程の一例を示す断面図である。

【図4】従来の半導体装置の一例を示す断面図である。

【符号の説明】


【0036】

1 半導体装置、2 基板、3 第一の導電部（電極部）、4 貫通孔、5 絶縁層、6 第二の導電部、7 貫通電極、8 第三の導電部、9 封止樹脂層、10 半田バン


40

プ。


【図1】




【図2】



【図3】



【図4】



フロントページの続き

審査官 吉田 安子

(56)参考文献 特開2006-128637(JP,A)
特開平10-303198(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 21/3205
H01L 21/768
H01L 23/12
H01L 23/522
H01L 23/52
H01L 25/00