

# 發明專利說明書

**公告本**

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：96119259

※ 申請日期：96.5.30

※ IPC 分類：H01M 3/07 (2006.01)

## 一、發明名稱：(中文/英文)

用於轉移電荷的裝置

APPARATUS FOR TRANSFERRING CHARGE

## 二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

英特希爾美國公司

INTERSIL AMERICAS LLC

代表人：(中文/英文)

保羅 A. 伯恩寇夫 / BERNKOPF, PAUL A.

住居所或營業所地址：(中文/英文)

美國 加州 95035 密匹塔斯市 摩菲農場路 1001 號

1001 Murphy Ranch Road, Milpitas, CA 95035, U.S.A.

國 籍：(中文/英文)

美國 / U.S.A.

## 三、發明人：(共 1 人)

姓 名：(中文/英文)

麥可 P 安東尼 / ANTHONY, MICHAEL P.

國 籍：(中文/英文)

美國 / U.S.A.

#### 四、聲明事項：

☐ 主張專利法第二十二條第二項 ☐ 第一款或 ☐ 第二款規定之事實，  
其事實發生日期為： 年 月 日。

☒ 申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

☒ 有主張專利法第二十七條第一項國際優先權：

美國、2006.05.31、60/809,485

☐ 無主張專利法第二十七條第一項國際優先權：

☐ 主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

☐ 主張專利法第三十條生物材料：

☐ 須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

☐ 不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

**五、中文發明摘要：**

一種電荷轉移電路，例如一電荷耦合元件或是其它貯體隊伍元件，其含有一放大器用以幫助進行電荷轉移。

**六、英文發明摘要：**

A charge transfer circuit, such as a charge coupled device or other bucket brigade device, which incorporates an amplifier to assist with charge transfer.

**七、指定代表圖：**

(一)本案指定代表圖為：第 ( 3 ) 圖。

(二)本代表圖之元件符號簡單說明：

|       |         |
|-------|---------|
| $V_X$ | 輸入電壓    |
| $V_R$ | 參考電壓    |
| 31    | 電容器     |
| 32    | N型場效電晶體 |
| 33    | 電容器     |
| 34    | 節點      |
| 35    | 節點      |
| 36    | 放大器     |
| 37    | 節點      |

**八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：**

無

## 九、發明說明：

### 【發明所屬之技術領域】

本發明係有關於一種電荷轉移電路，其含有一放大器用以幫助進行電荷轉移。

### 【先前技術】

在電荷域訊號處理電路中，其係以電荷封包來代表訊號。該些電荷封包係被儲存，從一儲存位置被轉移至另一儲存位置，並且會經過處理用以施行特定的訊號處理功能。電荷封包能夠代表類比的量，以庫倫為單位的電荷封包大小係與所代表的訊號成正比。電荷域作業(例如電荷轉移)係由「時脈」電壓來驅動，用以提供離散時間處理。因此，電荷域電路係提供類比、離散時間訊號處理功能。

電荷域電路係被做成電荷耦合元件(CCD)、被設計成金屬氧化物半導體(MOS)貯體隊伍元件(BBD)、以及雙載子BBD。本發明主要係關於 MOS BBD；不過，在電荷封包產生的領域中，其亦可應用於 CCD。請注意的是，下文所討論的所有電路均假設以電子作為訊號-電荷載體，並且使用 N 通道場效電晶體(NFET)或是 N 通道 CCD 來進行訊號-電荷處理。藉由運用 PFET 或 P 通道 CCD 以及相反的訊號與控制電壓極性，便可以電洞作為電荷載體而應用相同的電路。

在 MOS BBD 中，該等電荷封包係被儲存在電容器之中。從一儲存電容器將電荷轉移至下一個儲存電容器係透過一以共閘極組態方式來連接的 FET 來進行。本文將借助

於圖 1 與圖 2 來解釋於一 BBD 之中的電荷轉移過程。該些圖式省略眾多實際的細節，不過卻已足以顯現習知 BBD 中的電荷轉移的基本特性。

圖 1 所示的係用於一 BBD 類型電荷轉移的基本電路元件。在圖 1 中， $V_x$  是一被施加至電容器 1 的第一端子的輸入電壓。電容器 1 的第二端子以及 FET 2 的源極端子係在節點 4 處相連。FET 2 的閘極係被連接至一電壓  $V_G$ ，在本討論中假設該電壓係保持恆定。FET 2 的汲極與負載電容器 3 的第一端子係在節點 5 處相連。負載電容器 3 的另一端子則被連接至電路共同接地。

圖 2 所示的係與圖 1 的電路相關的電壓波形。在電荷轉移週期的起始處， $V_x$  係位於高電壓 21 處；節點 5 已經被初始化至比較高的電壓 23；而節點 4 則被初始化至一較低的電壓 22。對此基礎解釋來說，假設電壓 22 較  $V_G - V_T$  為正，其中  $V_T$  為 FET 2 的臨界電壓。於此等條件下，FET 2 係被偏壓在臨界電壓以下，所以，不會有任何大量的電流流過它。

電荷轉移係從時間  $t_1$  處開始，其係藉由朝一較為負的電壓處來降低  $V_x$ 。剛開始，節點 4 的電壓  $V_4$  係在負向方向上跟隨  $V_x$ 。在時間  $t_2$  處， $V_4$  變成  $V_G - V_T$ ，用以導通 FET 2。所生成的流過 FET 2 的電流係限制  $V_4$  進一步負向的偏離。在時間  $t_3$  處， $V_x$  係抵達其較低的數值 24。電流係繼續流過 FET 2，進入電容器 1，讓節點 4 在正向方向上充電。當  $V_4$  抵達  $V_G - V_T$  時，流經 FET 2 的電流便會變小。 $V_4$  係

以持續縮減的速率朝  $V_G - V_T$  處趨穩，從而會在時間  $t_4$  處抵達電壓 26。在  $t_4$  處， $V_X$  係返回其原始電壓。此正向轉變係經由電容器 1 耦合至節點 4，從而完全關閉 FET 2 並且結束電荷轉移。

在上面所述的事件期間，電流係經由 FET 2 從電容器 3 流入電容器 1 之中。此電流的積分係構成被轉移電荷  $Q_T$ 。 $Q_T$  可以用  $V_X$ 、節點 4、與節點 5 處的電壓變化以及個別電容來表示。乎略 FET 2 的元件電容，被傳遞至電容器 3 的電荷可以利用熟知的表示式  $Q=CV$ ，用跨於其上的電壓變化來表示之。以  $C_3$  來表示電容器 3 的電容且以  $\Delta V_5$  來表示該電壓變化，可獲得下面公式：

$$Q_T = C_3 \Delta V_5 \quad \text{公式 1}$$

請注意，利用圖中所示的波形， $\Delta V_5 = (\text{電壓 25} - \text{電壓 23})$  為負的，所以  $Q_T$  為負的；也就是，其係由電子所組成。

$Q_T$  亦可以用跨於電容器 1 的電壓變化來表示。使用相同的符號，可獲得下面公式：

$$Q_T = C_1 (\Delta V_X - \Delta V_4) \quad \text{公式 2}$$

因此，對圖 2 的波形來說，出現在電荷轉移的開始與結束之間的相關電壓變化如下：

$$\Delta V_X = (\text{電壓 24} - \text{電壓 21}) \quad \text{公式 3}$$

以及

$$\Delta V_4 = (\text{電壓 26} - \text{電壓 22}) \quad \text{公式 4}$$

針對上面所述的條件來說，電壓 22 為一恆定值(其係一初始條件)。倘若節點 4 欲完美地趨穩至其標稱漸近線

(asymptote) $V_G - V_T$ (其同樣係一恆定值)的話，那麼 $\Delta V_4$  便會係一恆定值。於此情況中，公式 2 便可改寫如下：

$$Q_T = C_1 \Delta V_X + (\text{恆定值}) \quad \text{公式 5}$$

此表示式代表完美線性的電荷轉移作業的理想化結果。對節點 4 的趨穩現象並不完美的實際情況來說，公式 2 可被重新寫成：

$$Q_T = C_1 [\Delta V_X - (\text{電壓 } 26)] + (\text{恆定值}) \quad \text{公式 6}$$

從此公式中可以看出，電荷轉移的任何非線性或不完全趨穩現象均可能會反應在電壓 26，電荷轉移結束處的節點 4 的電壓。

在所有習知的 BBD 之中均會使用到基本上和上面所述者類似的電荷轉移作業。實際上的細節(例如用於建立上面所述初始條件的構件、實際的時脈波形、...等)和本發明無關且將不會在本文中作進一步說明。相同的電荷轉移技術亦可在眾多 CCD 訊號處理電路中提供電荷封包輸入。(CCD 中的後續電荷轉移係使用不同的原理，本文並未說明。)

上面所述的電荷轉移模型在下文的討論中將被稱為「被動式」電荷轉移。此詞語所指的是在該電荷轉移過程期間，被施加至 FET 2 的閘極電壓  $V_G$  係靜態的，其並不會響應於被轉移的電荷而主動地受控。(在實際的 BBD 中， $V_G$  通常會受到時脈控制，而並非靜態的，但並不會響應於被轉移的電荷。)此被動式電荷轉移過程係受到兩項重大誤差來源的影響。

第一項誤差來源係衍生自圖 2 中的  $t_3$  至  $t_4$  間隔期間節

點 4 的趨穩性質。如上面所述，於此時間期間，節點 4 係在正向方向上充電，從而會降低 FET 2 的閘極-源極電壓。此遞減的閘極-源極電壓係造成流經該 FET 的電流下降。接著，此下降的電流便會造成節點 4 的充電速率下降。此過程在時間上是相當非線性的，並且還會以非線性的方式相依於被轉移的電荷封包的大小。因此，圖 2(以及公式 6) 中的殘餘電壓 26 便會非線性地相依於  $Q_T$ ，從而會造成有整體非線性的電荷轉移作業。又，對高速的電路作業來說，利用實際的電路數值係讓節點 4 的趨穩時間非常地長而讓人無法接受。因此，被動式電荷轉移既慢且又非線性；於眾多的應用中，該些限制條件係損及速度與精確性而讓人無法接受。

第二項誤差來源係肇因於 FET 汲極電壓  $V_5$  的變化  $\Delta V_5$ 。如上面所示(公式 1)，此變化係與  $Q_T$  成正比。FET 係呈現一回授效應，其中，汲極電壓中的變化實際上係導致臨界電壓  $V_T$  的變化。因此， $V_4$  朝其趨穩的「最終」電壓  $V_G - V_T$  實際上便不會是一恆定值(如上述理想化的討論)，而會是被轉移電荷的函數。此效應等同於電壓 26 相依於  $Q_T$  的大小： $|Q_T|$  越大，電壓 26 的負值便越大。此效應係使得電荷轉移增益小於 100%。一般來說，其還會包含一小額的非線性分量，使得上面所討論的非線性問題更形惡化。

#### 【發明內容】

本發明的實施例提供一種電荷轉移電路，其中會大幅

地降低上面所述的兩項誤差來源的效應。和習知的 BBD 中所使用的被動式電荷轉移不同的是，本發明的電荷轉移方法係所謂的「升壓式」。升壓電荷轉移電路的效能已獲得改良而遠優於該被動式電路的效能，其可施行高速、高精確性的應用。

### 【實施方式】

下文將說明本發明的較佳實施例。

本發明提供一種電荷轉移電路，其中會大幅地降低上面所述的兩項誤差來源的效應。和習知的 BBD 中所使用的被動式電荷轉移不同的是，本發明的電荷轉移方法係所謂的「升壓式」。升壓電荷轉移電路的效能已獲得改良而遠優於該被動式電路的效能，其可施行高速、高精確性的應用。借助於圖 3 與 4 便能夠瞭解此升壓電荷轉移技術，此兩圖係圖解其作業的基礎特點。

圖 3 的元件和圖 1 中具有類似符號的元件相同，不過，增加了放大器 36 與其參考電壓  $V_R$ ，並且省略了電壓  $V_G$ 。圖 3 中的電容器 31 對應於圖 1 中的電容器 1，節點 34 對應於節點 4....等。新增的放大器 36 係本發明特有的特點；其具有中等的電壓增益(通常為 10 至 100)以及非常高的速度。

此電路的操作波形係如圖 4 中所示，其係使用和圖 2 中所運用者相同的命名慣例(舉例來說，節點 34 的電壓稱為  $V_{34}$ ...等)。圖 4 中的初始條件和圖 2 中的初始條件類似。輸入電壓  $V_X$  係起始於一高數值 41 處。汲極節點 35 係被

初始化至一高電壓 43。源極節點 34 則被初始化至一較低的電壓 42，其較  $V_R$  為正。因為  $V_{34} > V_R$ ，所以，放大器 36 係將其輸出(節點 37)驅動至一低電壓 48。節點 37 也被連接至 FET 32 的閘極，俾使  $V_{37}$  的低數值確保 FET 32 剛開始會先被關閉並且不會有任何電流流過它。

電荷轉移係從時間  $t_1$  處開始，其係藉由朝一較為負的電壓處來降低  $V_X$ 。剛開始， $V_{34}$  係在負向方向上跟隨  $V_X$ 。在時間  $t_2$  處， $V_{34}$  變成較  $V_R$  為負，從而會讓放大器 36 將其輸出節點 37 驅動至一高電壓。此高電壓係導通 FET 32；所生成的流過 FET 32 的電流係限制節點 34 的負向偏離。接著，放大器 36 係藉由經過 FET 32 的回授來運作，用以將  $V_{34}$  保持在略低於  $V_R$  處。此平衡係持續到時間  $t_3$  處， $V_X$  係在時間  $t_3$  處抵達其較低的數值 44。接著，流過 FET 32 的電流便會朝正向來充電節點 34 直到時間  $t_4$  處， $V_{34}$  係在時間  $t_4$  處接近  $V_R$ 。當其輸入驅動電壓( $V_{34} - V_R$ )接近零時，放大器 36 便會朝一較低的數值 49 來驅動其輸出電壓 37，並且流經 FET 32 的電流係快速地下降。最後，在時間  $t_5$  處， $V_X$  係返回其原始數值。此正向轉變係經由電容器 31 耦合至節點 34，從而導致放大器 36 再度將其輸出節點 37 驅動至一低電壓，關閉 FET 32 並且結束電荷轉移。

和前面所述的被動式電荷轉移相同，流經 FET 32 的電流係藉由電容器 33 來積分，從而會在節點 35 處造成電壓波形  $V_{35}$ 。此經過積分的電流係構成被轉移電荷  $Q_T$ 。電容器 33 上的電荷與電壓的關係就如同公式 1：

$$Q_T = C_{33} \Delta V_{35} \quad \text{公式 7}$$

不過， $\Delta V_{35} = (\text{電壓 45} - \text{電壓 43})$ 。

同樣地，

$$Q_T = C_{31} (\Delta V_X - \Delta V_{34}) \quad \text{公式 8}$$

類同於公式 6，

$$Q_T = C_{31} [\Delta V_X - (\text{電壓 46})] + (\text{恆定值}) \quad \text{公式 9}$$

$V_{34}$  欲趨穩的漸近線為  $V_R$ ，其為放大器 36 的參考電壓。在圖 4 中， $V_{34}$  在電荷轉移結束處(時間  $t_5$ )的數值為電壓 46。和被動式電荷轉移相同，介於電壓 46 與  $V_R$  之間的任何差異均代表被轉移電荷的誤差。升壓電荷轉移與被動式電荷轉移之間的關鍵差異在於  $V_{34}$  接近  $V_R$  時的改良精確性與速度。

在被動式電荷轉移電路與升壓電荷轉移電路兩者中，該 FET 的源極電壓(分別為圖 1 中的節點 4 及圖 3 中的節點 34)係在  $t_3$  之後藉由 FET 電流而朝正向充電。如上面所述，此充電係導致降低閘極-源極電壓  $V_{GS}$  以及 FET 電流  $I_D$ 。在圖 1 的被動式電路中，閘極電壓  $V_G$  係固定的，所以， $V_{GS}$  的變化速率便係  $V_4$  的變化速率的負值：

$$dV_{GS}/dt = -dV_4/dt = -I_D/C_1 \quad \text{公式 10}$$

在圖 3 的升壓電荷轉移電路中亦可套用相同的公式(分別套用至  $V_{34}$  與  $C_{31}$ )。不過，FET 32 的閘極卻不會維持在一恆定的電壓處，而係會受到放大器 36 的輸出驅動，其係響應於節點 34 處的電壓並且具有增益  $A$ (如上面所述，通常係介於 10 至 100 之間)。因此 FET 32 的閘極-源極電

壓為：

$$V_{GS} = V_{37} - V_{34} = -A(V_{34} - V_R) - V_{34} = A[V_R - (1 + A^{-1})V_{34}] \quad \text{公式 11}$$

因為  $V_R$  為恆定的，所以，圖 3 的升壓電荷轉移電路的  $V_{GS}$  的變化速率係：

$$dV_{GS}/dt = -(A+1)dV_{34}/dt = -(A+1)I_D/C_1 \quad \text{公式 12}$$

比較公式 12 與公式 10 顯示出，相較於被動式的情況， $V_{GS}$  的趨穩速率係因放大器 36 的增益而提高。在  $t_3$  之後用於趨穩至任意給定的精確位準處所需的時間同樣會縮短。相較於圖 2 中的最終電壓 26，最終電壓 46 的非線性同樣會下降約相同的倍數。

於前面的說明內容中，為清楚起見，在基礎的解釋之中省略了數項重要的電路細節。在下面的段落中將會說明該些細節。

如上所述，升壓電荷轉移電路中的放大器(例如圖 3 中的放大器 36)的增益必須夠高，足以大幅地改良線性結果與速度。落在範圍 10 至 100 之中的電壓增益係提供實質的好處。非常低的增益係降低線性的改良效果，而較高的增益則會造成下文會作更詳細說明的動態問題。電荷轉移趨穩時間同樣和該放大器的速度有關，即如下文所討論者。因此，該放大器的設計係受到中等增益與超高速度兩項必要條件限制。下文係說明符合上述限制條件的數種實用電路。

圖 5 所示的係含有一基礎的 CMOS 放大器以提供必要效能的升壓電荷轉移電路。元素  $V_X$ 、電容器 51 與 53、以

及電荷轉移 FET 52 的排列就如圖 3 中所示。該放大器(圖 3 中的 36)係在圖 5 中被設計成共源極連接的 NFET 56 與 PFET 58，其係連接正供應電壓  $V_{DD}$  與偏壓電壓  $V_B$  作為一電流源。此電路的運作方式如同配合圖 3 與 4 所述者。圖 3 中的放大器參考電壓  $V_R$  在圖 5 中的等效電壓為節點 54 處的電壓，於該節點 54 處，NFET 56 的汲極電流係平衡 PFET 58 的汲極電流。此電壓略高於 NFET 56 的臨界電壓。此類型的電路可具有落在必要範圍之中的電壓增益。其速度可藉由縮放 FET 56 與 58 以及其操作電流來作選擇：FET 越大且電流越大，則產生越高速度，上限為該特定半導體製程的特徵。

雖然適用於特定的應用，不過，圖 5 的電路卻具有嚴重的效能限制。所有的電荷轉移電路均會增加該被轉移電荷封包的熱雜訊。此附加的雜訊通常稱為「kTC」雜訊，因為在簡單的情況中，其係遵守下面定律：

$$Q_n = (kTC)^{1/2} \quad \text{公式 13}$$

其中， $Q_n$  為附加的雜訊，其單位為庫倫； $T$ =絕對溫度； $k$ =波茲曼常數；而  $C$  則係該電荷轉移中所包含的電容器的電容。舉例來說，公式 13 適用於圖 1 的被動式電荷轉移電路，其中，相關的  $C$  為電容器 1 的電容加上先前所忽略之節點 4 處的寄生電容。(於特定的情況中，圖 1 的電路所附加的雜訊可能略小於公式 13 所示的數額。)

在圖 5 的電路中，會造成雜訊生成的總電容包含三個主要項：電容器 51 的確切數值；放大器 FET 56 的閘極-輸

入電容；以及從節點 57 至節點 54 的電容乘以該放大器的增益。後面的電容項(其係乘以該放大器增益)有時候會稱為(基於歷史的緣故)「米勒(Miller)」電容。在圖 5 中，其係由 FET 56 的汲極-閘極電容加上 FET 52 的閘極-源極電容所組成。即使 FET 52 與 56 的元件寄生電容可能會小於電容器 51 的數值，不過，因為該米勒電容係乘以該放大器增益，所以可能會在此電路中變成嚴重的雜訊問題。

圖 6 所示的係藉由降低米勒電容來改良圖 5 之電路的一升壓電荷轉移電路。圖 6 的電路中的放大器係由 FET 66 與 68 所組成，它們的功能與圖 5 中的 FET 56 與 58 具有相同的功能。在圖 6 中新增一源極隨動器 PFET 69，其係由一 PFET 電流源來供應。因為其係在節點 64 與節點 70 之間提供電壓緩衝作用，所以便會大幅地降低 FET 66 的汲極-閘極電容對米勒電容的貢獻度。因此，在圖 6 中，僅有 FET 62 的閘極-源極電容係明顯地提高米勒電容。結果便係會相應地降低和圖 5 的電路有關的 kTC 雜訊生成。

圖 7 所示的係具有減少的米勒電容的另一升壓電荷轉移電路。此電路和圖 5 的電路相同，不過，會在 FET 76 的汲極與放大器輸出節點 77 之間增加 NFET 79。FET 79 係充當一共閘極放大器，其閘極係被偏壓在一恆定的電壓  $V_{B2}$  處。FET 76 與 79 的共源極+共閘極合成組態便係熟知的「串疊(cascode)」組態。在本申請案中，其效應主要係降低從 FET 76 的閘極至汲極的增益，同時維持或提高從節點 74 至節點 77 的增益。雖然並未降低 FET 76 的汲極-

開極電容，不過卻已縮小其會相乘的增益，從而便會降低對 kTC 雜訊生成的貢獻度。已在上面略為提及但卻並未詳述的該升壓電荷轉移電路的其中一項嚴重問題係：目前為止所討論的電路的動態行為可能會呈現一種不穩定性，其可能會破壞所要的線性電荷轉移效果。在非常高的放大器增益中特別會產生此問題，其可能會希望降低非線性現象。

此動態問題係出現在電荷轉移的早期部份期間，介於圖 4 中的  $t_2$  與  $t_4$  之間。於此區域中，在圖 3 中所看見的從節點 34、經由放大器 36 至節點 37、經由 FET 32 回到節點 34 所組成的封閉迴路係呈現一雙極點(第二階)增益特徵。其中一個極點係肇因於該放大器的  $g_m$  以及節點 37 處的電容；而另一個極點則係肇因於 FET 32 的  $g_m$  以及電容器 1。應該明白的係，第二階迴路增益係此基礎電路拓樸固有的增益。因為流經 FET 32 的電流係從  $t_2$  之前的零處開始，上升至一尖峰值，並且然後會在  $t_3$  至  $t_5$  間隔期間衰降至一非常小的數值，所以，該電路並不具有一可於該處建立穩定條件的 DC「靜態點」。當該 FET 電流降至接近  $t_5$  處的非常低位準處時，那麼流經 FET 32 的開極-源極電容的電流便會淹沒該汲極-源極電流，且該第二極點係被消除。結果，該電路的最終趨穩狀態便會無條件地非常穩定。在該電荷轉移的中途期間的第二階響應可能會在節點 37 與 34 處造成「過衝現象(overshoot)」，從而會導致  $Q_T$  的非線性干擾。

如圖 8 中所示的便是此問題的一種解決方式。此電路與圖 3 的基礎升壓電荷轉移電路相同，具有類似符號的元件，不過卻新增了電阻器 88 與 89。當經過適當的大小設計之後，該些電阻器的總合係增加一零點，其係部份消除上面所述的第二極點，從而會提供一充份的阻尼總響應。倘若該組合阻值大於必要值的話，其便會降低該電荷轉移作業的速度，從而會削減該升壓電路的好處。利用實際的電路參數之下，存在一相當大的範圍以供適當選擇電阻器數值。電阻器 88 或 89 或兩者組合均可用來達成所要的效應。

在討論圖 3 至 4 中，節點 34 處的初始電壓已經過選擇以確保 FET 32 係被關閉。因而不會有任何電流流經該 FET，直到在  $t_1$  之後  $V_x$  開始改變為止。同樣地，當  $V_x$  返回其初始數值時電流便會結束流動。在特定的升壓電荷轉移應用中係希望藉由其它手段來控制電流的開始與結束。其中一種手段係如圖 9 中所示。此電路和圖 3 的基礎電路相同，具有類似符號的元件，不過，新增了 NFET 98，其係受控於一邏輯電壓訊號  $V_{OFF}$ 。當  $V_{OFF}$  為高位準時，FET 98 便導通，並且會將節點 97 驅動至接近零伏特。因此節點 94 可具有任何低至零(或甚至略低於零)的初始電壓，而不會讓 FET 92 導通(因為 FET 92 的  $V_{GS}$  的正值不大)。當  $V_{OFF}$  被設為低位準時，那麼 FET 98 便會關閉。於此情況中，該電路的行為便和圖 3 的電路相同：每當節點 94 的電壓小於  $V_R$  時，放大器 96 便能夠將節點 97 朝正值驅動，從

而會導通 FET 92 並且讓電流流動。倘若  $V_{94} < V_R$  的話，當  $V_{OFF}$  變成低位準時，那麼放大器 96 將會立刻將節點 97 驅動為高位準，從而開始讓電流流動。同樣地，不論  $V_{94}$  的狀態為何，將  $V_{OFF}$  設為高位準便會終止電荷轉移。下文將討論此功能的應用。

探討圖 5、6、以及 7 中的詳細放大器電路係顯示出一如圖 9 中所示之方式來連接的 FET 亦能夠使用於每一種特定的情況中，以達到針對圖 9 中比較理論性之電路所述的結果。

於眾多應用中可能會希望最小化整體電路功率消耗。於一升壓電荷轉移電路中，電荷轉移通常僅發生在一整個作業週期的一部份期間，通常係 50% 或更小部份。舉例來說，在圖 4 中，電流僅會在  $t_1$  與  $t_5$  之間流動。於該作業週期的其餘部份期間，該放大器(或是一開關 FET，例如上面所討論的 FET 98)係讓該共閘極電荷轉移 FET 保持在關閉狀態中。於此狀態中，該放大器並不需要回應該輸入訊號(舉例來說，節點 94 處的輸入訊號)。因此，便可禁能作為該放大器的一部份的該一或多個電流源，從而消除功率消耗。倘若透過一訊號(例如  $V_{OFF}$ )來進行電流控制的話，那麼便還可使用相同的訊號來控制功率消耗。

此類電路的其中一種範例係如圖 10 中所示。此電路和圖 5 的電路類似，不過新增了 NFET 109 與 PFET 110，兩者均受控於邏輯電壓訊號  $V_{OFF}$ 。當  $V_{OFF}$  為高位準時，FET 109 係將節點 107 保持在低電壓處，禁止電流流經 FET 102。

同一時間，FET 110 係被關閉，所以，不會有任何電流流經電流源 FET 108；因此，因該放大器所造成的功率消耗便會消滅。當  $V_{OFF}$  被設為低位準時，那麼 FET 110 便會導通，從而會讓電流流經 FET 108；並且 FET 109 係關閉，其係讓節點 107 上升並且導通 FET 102，從而會讓訊號電荷從節點 104 流至節點 105。

圖 6 與 7 的電路可以和上面所述之修改類似的方式來作修改，用以在控制訊號  $V_{OFF}$  被發出期間禁能電荷轉移並且消弭因它們的放大器所造成的功率消耗。

在上面所述的所有電荷轉移電路中，輸入訊號  $V_X$  均係代表一抽象電壓源。另外，在電荷轉移 FET 的源極處的電壓，舉例來說圖 1 中的節點 4 則描述為「被初始化至電壓 22」。針對圖 3 的電路亦假設類似的抽象初始化。為達瞭解目前為止所討論的電荷轉移電路原理的目的，此抽象表示已經足夠。不過，在升壓電荷轉移電路的實際應用中，則必須以真實的電路來取代該些抽象表示。圖 11 中所示的便係一應用範例，其中，該抽象電壓控制器已經由比較不抽象的開關來取代。在一完全開發的實用電路中，該些開關可分別被設計成 NFET、PFET、或 NFET-PFET 組合，稱為「傳輸閘」。本文並不會討論用於控制該些開關的電路細節。

圖 11 所示的係和圖 3 的升壓電荷轉移電路類似的升壓電荷轉移電路，其具有下面三個額外元件：開關 119、120、以及 121。此外，圖 3 中受到  $V_X$  驅動的節點在本圖中標示

為節點 118。此電路係提供一電壓-電荷取樣-保持功能，其中，被傳送至電容器 113 的輸出電荷封包  $Q_T$  係三個輸入電壓  $V_1$ 、 $V_2$ 、以及  $V_3$  的線性函數。此電路的其中一種作業模式係借助於圖 12 來說明。此作業非常類似於圖 3 的電路的作業，圖 3 的電路的波形如圖 4 中所示。

在圖 12 中繪製著三個開關狀態以及兩個電壓與時間的關係圖。開關狀態  $S_{119}$ 、 $S_{120}$ 、以及  $S_{121}$  分別代表圖 11 中開關 119、120、以及 121 的狀態。一開關狀態的高數值表示該開關為導通的，而低數值則表示關斷的。節點 118 與 114 的電壓係繪製在該等開關狀態的下方。圖中標示著六個時間  $t_0$  至  $t_5$ 。時間  $t_1$  至  $t_5$  對應於圖 4 中的五個時間，此再次強調圖 3 與圖 11 的電路之作業的類似性。一開始，開關 119 與 121 係導通，而開關 120 則關斷。因此，節點 118 係被連接至  $V_2$ ，其數值在圖 12 中標示為 123；而節點 114 係被連接至  $V_3$ ，其數值在圖 12 中標示為 122。因此，電壓 123 與 122 係對應於圖 4 中的初始電壓 41 與 42。

在  $t_0$  處，開關 121 係關斷的，從而會讓節點 114 留在電壓 122 處(因為沒有任何電流流經 FET 112)。在  $t_1$  處，開關 119 係關斷且開關 120 係導通，用以將節點 118 連接至  $V_1$ 。節點 118 係以由開關 120 的導通阻值所決定的時間常數朝  $V_1$  進行充電，最後會抵達等於  $V_1$  的趨穩電壓 124。 $V_{118}$  的波形和圖 4 中的  $V_X$  的波形類似。同樣地，如同圖 4 中的  $V_{34}$ ， $V_{114}$  一開始會先跟隨  $V_{118}$ ，然後當電流流經 FET 112 時便會停止，並且最後會趨穩在非常接近  $V_R$  的電壓 126

處。在  $t_5$  處，所有三個開關均會返回它們的原始狀態，重新將節點 118 連接至  $V_2$  並且重新將節點 114 連接至  $V_3$ ，並且結束該電荷轉移過程。

依照對圖 3 與 4 所進行的分析，吾人可對電容器 113 所收集到的最終輸出電荷  $Q_T$  寫出一表示式。和公式 8 類同：

$$Q_T = C_{111} (\Delta V_{118} - \Delta V_{114}) \quad \text{公式 14}$$

相關的電壓變化係發生在該電荷轉移的開始與結束之間；因此，對圖 12 的波形來說：

$$\Delta V_{118} = (\text{電壓 124} - \text{電壓 123}) = (V_1 - V_2) \quad \text{公式 15}$$

及

$$\Delta V_{114} = (\text{電壓 126} - \text{電壓 122}) \approx (V_R - V_3) \quad \text{公式 16}$$

其中，公式 16 中的近似值忽略了電壓 126 與  $V_R$  之間的差值。

結合前述公式，便可以得出：

$$Q_T = C_{111} [(V_1 - V_2) - (V_R - V_3)] \quad \text{公式 17}$$

此表示式顯示出，在公式 16 中的近似值內， $Q_T$  相依於四個電壓  $V_1$ 、 $V_2$ 、 $V_3$ 、以及  $V_R$ 。於此分析之中已經省略和開關 121 相關聯的寄生電容與電荷轉移以及節點 114 處的其它寄生電容。它們的效應係增加  $Q_T$  表示式的偏移值，不過，結果仍會在該等四個電壓之中保持線性。

圖 12 中的波形是隱含根據假設公式 17 中的所有四個電壓在圖中所示的時間期間均係靜態的。圖 13 所示的是倘若  $V_2$  為隨時間變化，而  $V_1$ 、 $V_3$ 、以及  $V_R$  保持固定時所

產生的關係圖。於此情況中將會看出，圖 11 的電路係產生一相依於  $S_{121}$  關斷時的  $V_2$  之數值的輸出電荷  $Q_T$ 。因此，此電路便會提供一電壓-電荷取樣-保持功能。

對圖 13 中  $t < t_0$  來說，開關 119 與 121 係被導通。如同前面的討論，開關 121 係讓節點 114 保持在電壓 132(等於  $V_3$  的數值)處。開關 119 係將節點 118 連接至該時變的電壓源  $V_2$ ，俾使節點 118 的電壓追蹤  $V_2$ (此處假設相較於  $V_2$  的變化速率，開關 119 與電容器 111 的時間常數夠短而可被忽略)。在  $t_0$  處，開關 121 係關斷。因為節點 114 不再被連接至  $V_3$ ，所以，其係因經由電容器 111 的耦合作用而跟隨節點 118(請注意，在圖 12 中，節點 118 為靜態，所以， $V_{114}$  於此時點處並不會改變)。在忽略寄生電容之下，跨越電容器 111 的電壓係維持恆定並且等於其在  $t_0$  處的數值。明確地說，以節點 118 作為電容器 111 的正端子：

$$\Delta V_{C111} = \text{電壓 } 133 - \text{電壓 } 132 = V_2[t_0] - V_3 \quad \text{公式 18}$$

其中， $V_2[t_0]$  為  $V_2$  在  $t_0$  處的數值。此條件係維持到時間  $t_1$  處當開關 119 關斷且開關 120 導通為止。接著，節點 118 便會如同在圖 12 中朝電壓  $V_1$ (電壓 134)被驅動。如同在圖 12 中，節點 114 一開始會先跟隨節點 118，接著當電流流經 FET 112 時便會停止，並且最後會趨穩在非常接近  $V_R$  的電壓 136 處。如上述，在  $t_5$  處，該等開關均會返回它們的原始狀態並且停止電荷轉移。節點 114 係被重新連接至  $V_3$  並且返回其初始數值 132。節點 118 係被重新連接至  $V_2$  並且趨穩至  $V_2$  的當時的電流數值 139 處

在電荷轉移結束處( $t_5$ )，跨越電容器 111 的電壓為：

$$\Delta V_{C111} = \text{電壓 } 134 - \text{電壓 } 136 = V_1 - V_R \quad \text{公式 19}$$

和公式 1 的討論相同，應該注意的係，在電荷轉移期間由電容器 111 所傳送的電荷的數額便係其電壓變化乘以其電容。初始電壓(電荷轉移之前)係由公式 18 來給定，而最終電壓則係由公式 19 來給定。因此：

$$\begin{aligned} Q_T &= C_{111}[(V_1 - V_R) - (V_2[t_0] - V_3)] \\ &= C_{111}[(V_1 - V_2[t_0]) - (V_R - V_3)] \end{aligned} \quad \text{公式 20}$$

公式 20 和公式 17 完全相同，不過，公式 17 中  $V_2$  的靜態數值已在公式 20 中以  $t_0$  處的取樣數值來取代。這便係所要的取樣-保持特性。

應該注意的是，倘若  $V_1$ 、 $V_3$ 、以及  $V_R$  為如上所假設的恆定的話，那麼，公式 20 的電壓-電荷轉換函數便可寫成：

$$Q_T = -C_{111}V_2[t_0] + (\text{constant}) \quad \text{公式 21}$$

倘若  $V_2$  為靜態的話，那麼便可使用此電路來產生受控於  $V_2$  之數值(和  $V_1$ 、 $V_3$ 、以及  $V_R$  之數值)的一連串均勻大小的電荷封包。倘若  $V_2$  為時變的話，那麼其結果便係會在一(時脈)訊號  $S_{121}$  控制下的  $V_2$  的取樣。如公式 21 所示，所生成的電荷封包含有經取樣的電荷加上一恆定項。此恆定項可藉由改變  $V_1$ 、 $V_3$ 、及/或  $V_R$  的數值來調整。

在上面所討論的所有電路中，被轉移的電荷  $Q_T$  係被一輸出電容器收集，舉例來說圖 3 中的 C33。於升壓電荷轉移電路的另一應用中，亦可將被轉移的電荷收集在一電荷

耦合元件(CCD)的儲存井之中。如前面的討論，此功能可用來創造一連串恆定(可調整)的電荷封包，或是用來產生會與一時變電壓訊號之取樣成正比的一連串電荷封包。

圖 14A 所示的係一和圖 3 的升壓電荷轉移電路類似的升壓電荷轉移電路，其中，該電荷轉移 FET 與該輸出電容器已由 CCD 元件來取代。 $V_X$ 、電容器 141、節點 144、參考電壓  $V_R$ 、放大器 146、以及放大器輸出節點 147 均與它們在圖 3 中的等同者完全類同。圖 14A 中新的特徵是 CCD 148，其係由一被連接至節點 144 的輸入端子以及三個閘極 142、143、與 145 所組成。(於一實際的施行方式中，該 CCD 通常在閘極 145 以外還會具有額外的閘極。不過，三個閘極便足以說明此電路的功能)

圖 14B 所示的係 CCD 148 的元件結構的剖面代表圖。該輸入端子係由擴散區 149 所組成，該擴散區具有和半導體基板 150 相反的導電類型。該等三個閘極 142、143、與 145 係相鄰的電極，它們係藉由一閘極介電層而與該基板隔離，並且會藉由填充著介電質的間隙而彼此隔離。圖 14A 中所使用的 CCD 電路符號係以逐個特徵元件的方式對應於圖 14B 中所示之結構。圖中所示的結構通常係單層多晶矽 CCD、雙層多晶矽 CCD、以及熟知且同樣可適用於圖 14A 之電路中的其它 CCD 結構。

在圖 14A 中，節點 144 係被連接至 CCD 148 的輸入端子 149。此端子的功能如同圖 3 中 FET 32 的源極。CCD 148 的第一閘極 142 係被連接至放大器輸出節點 147。此閘極

的功能如同圖 3 中 FET 32 的閘極，藉由控制電流從節點 144 流入該 CCD 之中。當被驅動至一高電壓處時，時脈訊號  $\Phi_1$  便會在閘極 143 的下方創造一電位井。此電位井類同圖 3 中 FET 32 的汲極以及電容器 33：在閘極 142 下方流動的電流係以電荷的方式聚集在閘極 143 下方的該電位井之中，就如同流經圖 3 中 FET 32 的電流係以電荷的方式聚集在電容器 33 之上。在電荷轉移期間，時脈電壓  $\Phi_2$  係對閘極 145 產生偏壓，用以防止電流進一步沿著該 CCD 來流動；因此，在閘極 142 下方流動的所有電流便會聚集在閘極 143 下方的該電位井之中。

閘極 143 下方該電位井的初始條件為零電荷。除了前面所述之被轉移電荷之聚集的手段不同之外，圖 14A 的作業與時序均和圖 4 的作業與時序相同。在該電荷轉移作業的結束處(圖 4 中的  $t_5$ )，該被轉移電荷  $Q_T$  係累積在閘極 143 下方，而閘極 142 係被放大器 146 驅動至關斷處。結果，使用熟知的 CCD 方法(其並非係本發明的一部份)，藉由提供正確的時脈  $\Phi_1$  與  $\Phi_2$  便可沿著 CCD 148 來轉移  $Q_T$ 。

上面所討論的所有電路均係以單端組態來顯示；也就是，所有的電壓均稱為共同參考電壓(接地)，且所有的電荷封包均僅能夠具有一個正負號(於以電子作為電荷載體的情況中，該等電荷封包必定為負；在代數中，最大的封包為零)。為抑制第二諧振失真並且基於其它理由，在實際的電路應用中通常會運用差動電路來提供用以代表具有任一正負號之變數的對稱手段。上面所討論的電荷轉移電路全

部可使用在使用一對電荷封包的所謂的「類差動」組態之中。於此等組態中，該訊號係以該電荷封包對的兩個封包成員之間的差異來表示；該電荷封包對中的每一個封包成員除了具有該訊號成分之外，還會具有一偏壓模式電荷或共模電荷。此等電路組態係利用數對圖中所示的電荷轉移電路來施行，其中一個此類電路係用以處理該電荷封包對中的每一個封包成員。

雖然本文已經參考本發明的較佳實施例來特別顯示與說明過本發明，不過，熟習本技術的人士便會瞭解，亦可在不脫離隨附申請專利範圍所涵蓋的本發明的範疇下對本發明的形式與細節進行各種變更。

#### 【圖式簡單說明】

如隨附圖式中所示，從上文本發明示範實施例的更明確說明中便可以明白在發明內容中所述者，其中，在不同的圖式中，相同的元件符號代表相同的部件。該等圖式並未必依比例繪製，重點僅在於圖解本發明的實施例。

圖 1 所示的係一電荷轉移電路的簡化圖式。

圖 2 所示的係與圖 1 相關的電壓波形。

圖 3 所示的係根據本發明觀點的升壓電荷轉移電路。

圖 4 所示的係圖 3 的電路的電壓波形。

圖 5 所示的係含有一 CMOS 放大器的升壓電荷轉移電路。

圖 6 所示的係使用一放大器來降低米勒(Miller)電容的另一升壓電荷轉移電路。

圖 7 所示的係使用一 NFET 作為共閘極放大器的升壓電荷轉移電路。

圖 8 所示的係使用電阻器元件來衰減該電路響應的升壓電荷轉移電路。

圖 9 所示的係用以對電流的起始與結束提供更大控制的升壓電荷轉移電路。

圖 10 所示的係使用一 FET 來控制功率消耗的升壓電荷轉移電路。

圖 11 所示的係提供一電壓-電荷取樣-保持功能的升壓電荷轉移電路。

圖 12 所示的係在靜態輸入電壓的情況中和圖 11 的電路相關的電壓波形。

圖 13 所示的係在時變輸入電壓的情況中和圖 12 的電路相關的電壓波形。

圖 14A 與 14B 所示的係提供輸入電荷給一 CCD 的升壓電荷轉移電路的電路圖與剖面元件結構圖。

#### 【主要元件符號說明】

|       |          |
|-------|----------|
| 1     | 電容器      |
| 2     | N 型場效電晶體 |
| 3     | 電容器      |
| 4     | 節點       |
| 5     | 節點       |
| $V_G$ | 電壓       |
| $V_X$ | 輸入電壓     |

|          |         |
|----------|---------|
| $V_R$    | 參考電壓    |
| 31       | 電容器     |
| 32       | N型場效電晶體 |
| 33       | 電容器     |
| 34       | 節點      |
| 35       | 節點      |
| 36       | 放大器     |
| 37       | 節點      |
| $V_B$    | 偏壓電壓    |
| $V_{B1}$ | 偏壓電壓    |
| $V_{B2}$ | 偏壓電壓    |
| $V_{DD}$ | 正供應電壓   |
| 51       | 電容器     |
| 52       | N型場效電晶體 |
| 53       | 電容器     |
| 54       | 節點      |
| 55       | 節點      |
| 56       | N型場效電晶體 |
| 57       | 節點      |
| 58       | P型場效電晶體 |
| 61       | 電容器     |
| 62       | N型場效電晶體 |
| 63       | 電容器     |
| 64       | 節點      |

|    |               |
|----|---------------|
| 65 | 節 點           |
| 66 | N 型 場 效 電 晶 體 |
| 67 | 節 點           |
| 68 | P 型 場 效 電 晶 體 |
| 69 | P 型 場 效 電 晶 體 |
| 70 | 節 點           |
| 71 | 電 容 器         |
| 72 | N 型 場 效 電 晶 體 |
| 73 | 電 容 器         |
| 74 | 節 點           |
| 75 | 節 點           |
| 76 | N 型 場 效 電 晶 體 |
| 77 | 節 點           |
| 78 | P 型 場 效 電 晶 體 |
| 79 | N 型 場 效 電 晶 體 |
| 81 | 電 容 器         |
| 82 | N 型 場 效 電 晶 體 |
| 83 | 電 容 器         |
| 84 | 節 點           |
| 85 | 節 點           |
| 86 | 放 大 器         |
| 87 | 節 點           |
| 88 | 電 阻 器         |
| 89 | 電 阻 器         |

|           |               |
|-----------|---------------|
| 91        | 電 容 器         |
| 92        | N 型 場 效 電 晶 體 |
| 93        | 電 容 器         |
| 94        | 節 點           |
| 95        | 節 點           |
| 96        | 放 大 器         |
| 97        | 節 點           |
| 98        | N 型 場 效 電 晶 體 |
| $V_{OFF}$ | 邏 輯 電 壓 訊 號   |
| 101       | 電 容 器         |
| 102       | N 型 場 效 電 晶 體 |
| 103       | 電 容 器         |
| 104       | 節 點           |
| 105       | 節 點           |
| 106       | N 型 場 效 電 晶 體 |
| 107       | 節 點           |
| 108       | P 型 場 效 電 晶 體 |
| 109       | N 型 場 效 電 晶 體 |
| 110       | P 型 場 效 電 晶 體 |
| $V_1$     | 輸 入 電 壓       |
| $V_2$     | 輸 入 電 壓       |
| $V_3$     | 輸 入 電 壓       |
| 111       | 電 容 器         |
| 112       | N 型 場 效 電 晶 體 |

|          |             |
|----------|-------------|
| 113      | 電 容 器       |
| 114      | 節 點         |
| 115      | 節 點         |
| 116      | 放 大 器       |
| 117      | 節 點         |
| 118      | 節 點         |
| 119      | 開 關         |
| 120      | 開 關         |
| 121      | 開 關         |
| 141      | 電 容 器       |
| 142      | 閘 極         |
| 143      | 閘 極         |
| 144      | 節 點         |
| 145      | 閘 極         |
| 146      | 放 大 器       |
| 147      | 節 點         |
| 148      | 電 荷 耦 合 元 件 |
| 149      | 擴 散 區       |
| 150      | 半 導 體 基 板   |
| $\Phi_1$ | 時 脈 訊 號     |
| $\Phi_2$ | 時 脈 電 壓     |

## 十、申請專利範圍：

1. 一種用於轉移電荷的裝置，其係包括：

一輸入電荷保持元件，其經佈置以串聯且直接耦接至一輸入電荷來源( $V_x$ )，該輸入電荷保持元件用以保持一輸入電荷；

一輸出電荷保持元件，用以保持一輸出電荷；

一電荷轉移元件，其具有一輸入端子、一輸出端子、以及一控制端子，該輸入端子係被耦接用以接收來自該輸入電荷保持元件的電荷，且該輸入端子並未被直接耦接至該輸入電荷來源，而該輸出端子係被耦接用以在被施加至該控制端子的一電荷轉移控制訊號的控制下來提供電荷給該輸出電荷保持元件的電荷；以及

一放大器，其具有一被耦接至該輸入電荷保持元件的輸入端子，以及一被耦接至該電荷轉移元件之控制端子的輸出端子，用以提供該電荷轉移控制訊號。

2. 如申請專利範圍第 1 項之裝置，其中，該放大器係提供至少為 10 的增益。

3. 如申請專利範圍第 1 項之裝置，其中，該放大器包括一 NFET 與 PFET，每一者均係處於共源極組態之中，它們的源極係被連接至一共同節點，該共同節點係提供該放大器的該輸出端子。

4. 如申請專利範圍第 3 項之裝置，其中，該 PFET 的一汲極端子係被連接至一供應電壓，該 NFET 的一汲極端子係被連接至一接地電壓，該 PFET 的一閘極端子係被連接至一

偏壓電壓，以及該 NFET 的一閘極端子係被連接至一該電荷轉移元件的該輸入端子。

5.如申請專利範圍第 3 項之裝置，其中，一汲極端子係被連接至該電荷轉移元件的該閘極端子。

6.如申請專利範圍第 3 項之裝置，其額外包括：

一源極隨動器 PFET，其係被耦接在該 NFET 與該電荷轉移元件的該輸入端子之間。

7.如申請專利範圍第 3 項之裝置，其進一步包括一第二 NFET，其係被耦接在該電荷轉移元件的該輸入端子與該 NFET 之間。

8.如申請專利範圍第 1 項之裝置，其額外包括：

一第一電阻性元件，其係被耦接在該輸入電荷保持元件與一輸入電壓源之間；

一第二電阻性元件，其係被耦接在該輸入電荷保持元件與該電荷轉移元件之間。

9.如申請專利範圍第 1 項之裝置，其額外包括：

一電流控制 FET，其係被耦接在該放大器的該輸出端子與一參考電壓之間，用以控制該電荷轉移元件的導通時間與關斷時間。

10.如申請專利範圍第 9 項之裝置，其額外包括：

一功率控制 FET，其係被耦接在該 PFET 與該電壓源之間。

11.如申請專利範圍第 1 項之裝置，其額外包括：

一第一輸入電荷控制開關，其係被串聯耦接在一第一

輸入電壓源與該輸入電荷儲存元件之間；以及

一第二輸入電荷控制開關，其係被串聯耦接在該電荷轉移元件的該輸入端子與一第二電壓源之間。

12.如申請專利範圍第1項之裝置，其中，該電荷轉移元件包括一形成在一基板之中的擴散區，其中，一第一控制電極係形成在該基板之上並且會提供該電荷轉移元件輸入端子。

13.如申請專利範圍第12項之裝置，其額外包括一第二控制電極，其係形成在該基板之上並且提供該輸出電荷保持端子。

14.如申請專利範圍第1項之裝置，其中，該放大器包括一電流源，其係被耦接至該放大器的該輸出端子。

15.如申請專利範圍第14項之裝置，其進一步包括一電壓緩衝器，其係被配置成用以隔離該電荷轉移元件的該輸入端子與該閘極端子之間的電壓。

16.如申請專利範圍第1項之裝置，其進一步包括一電阻性元件，其係被耦接至該輸入電荷保持元件的一第一端子。

17.如申請專利範圍第16項之裝置，其中，該電阻性元件係被配置成用以在該輸入電荷保持元件與輸出電荷保持元件之間進行電荷轉移期間來降低非線性訊號失真。

18.如申請專利範圍第17項之裝置，其中，該電阻性元件係被串聯耦接在該輸入電荷保持元件與該電荷轉移元件的該輸入端子之間。

19.如申請專利範圍第 17 項之裝置，其中，該電阻性元件係被耦接在一輸入電壓與該輸入電荷保持元件之間。

20.如申請專利範圍第 17 項之裝置，其額外包括一額外的電阻性元件，其係被耦接至該輸入電荷保持元件的第一端子。

21.如申請專利範圍第 1 項之裝置，其額外包括一開關，用於響應一功率開關控制訊號來禁能電流流經該電荷轉移元件與該電流源中的一或多者。

22.如申請專利範圍第 21 項之裝置，其中，該開關係被配置成用於響應一開關控制訊號來禁能電流流經該電荷轉移元件。

23.如申請專利範圍第 22 項之裝置，其中，該放大器包括一被耦接至該放大器之該輸出端子的電流源，且其中，該開關係被配置成用於響應一開關控制訊號來禁能電流流經該電流源。

24.一種用於轉移電荷的裝置，其係包括：

一輸入電荷保持元件，其經佈置以串聯一輸入電荷來源( $V_x$ )，該輸入電荷保持元件用以保持一輸入電荷；

一電荷耦合元件，其包括：

一第一元件，其具有一輸入端子、一輸出端子、以及一控制端子，該輸入端子係被耦接用以接收來自該輸入電荷保持元件的電荷、且因此並未被直接耦接至該輸入電荷來源，而該輸出端子係被耦接用以在被施加至該控制端子的一電荷轉移控制訊號的控制下來提供電荷；以及

一 第二元件，用以保持一輸出電荷，並且被耦接用以接收來自該第一元件的電荷；以及

一 放大器，用以提供該電荷轉移控制訊號，該放大器具有一被耦接至該輸入電荷保持元件的輸入端子，一被耦接至該電荷轉移元件之控制端子的輸出端子。

25.如申請專利範圍第 24 項之裝置，其進一步包括一被耦接至該輸出端子的電流源。

26.如申請專利範圍第 24 項之裝置，其進一步包括一電阻性元件，其係被耦接至該輸入電荷保持元件並且被配置成用以在該輸入電荷保持元件與該電荷保持元件的該第二元件之間進行電荷轉移期間來降低非線性訊號失真。

## 十一、圖式：

如次頁




圖 1  
(先前技術)




圖 2




圖 3




圖 4




圖 5




圖 6




圖 7




圖 8




圖 9




圖 10




圖 11




圖 12




圖 13




圖 14A




圖 14B