

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.



# [12] 发明专利说明书

H01L 21/60 (2006.01)

H01L 25/00 (2006.01)

H01L 23/48 (2006.01)

专利号 ZL 200610125646.8

[45] 授权公告日 2009年12月2日

[11] 授权公告号 CN 100565830C

[22] 申请日 2006.8.25

[21] 申请号 200610125646.8

[73] 专利权人 日月光半导体制造股份有限公司

地址 中国台湾高雄楠梓加工出口区经三路26号

[72] 发明人 黄敏龙 王维中 郑博仁 余国宠  
苏清辉 罗建文 林千琪

[56] 参考文献

CN1812075A 2006.8.2

US5380681A 1995.1.10

US6903442B2 2005.6.7

US20050224921A1 2005.10.13

US5266912A 1993.11.30

审查员 陈 凯

[74] 专利代理机构 上海翼胜专利商标事务所(普通合伙)

代理人 翟 羽


权利要求书3页 说明书8页 附图11页

[54] 发明名称

立体式封装结构及其制造方法

[57] 摘要

一种立体式封装结构及其制造方法，该制造方法包括以下步骤：(a)提供一半导性本体；(b)形成至少一盲孔在该半导性本体上；(c)形成一绝缘层在该盲孔的侧壁上；(d)形成一导电层在该绝缘层上；(e)图案化该导电层；(f)移除该半导性本体下表面的一部分以及该绝缘层的一部份，以暴露出该导电层的一部分；(g)形成一焊料在该导电层的下端；(h)堆叠复数个该半导性本体，并进行回焊；以及(i)切割该堆叠后的半导性本体，以形成复数个立体式封装结构。藉此，该导电层的下端及其上的焊料“插入”下方的半导性本体的导电层所形成的空间中，从而使得该导电层与该焊料的接合更为稳固，并且接合后该立体式封装结构的整体高度可以有效地降低。



- 1、 一种立体式封装结构的制造方法，包括提供一半导性本体，该半导性本体具有一第一表面以及一第二表面，该第一表面具有至少一焊垫以及一保护层，该保护层暴露出该焊垫，其特征在于：该制造方法进一步包括以下步骤：
  - (a) 形成至少一盲孔在该半导性本体的第一表面；
  - (b) 形成一绝缘层在该盲孔的侧壁上；
  - (c) 形成一导电层，该导电层覆盖该焊垫、该保护层以及该绝缘层；
  - (d) 图案化该导电层；
  - (e) 移除该半导性本体第二表面的一部分以及该绝缘层的一部份，以暴露出该导电层的一部分；
  - (f) 形成一焊料在该导电层的下端；
  - (g) 堆叠复数个该半导性本体，并进行回焊；以及
  - (h) 切割该堆叠后的半导性本体，以形成复数个立体式封装结构。
- 2、 如权利要求1所述的制造方法，其特征在于进一步包括一形成至少一焊球在该立体式封装结构的下方的步骤。
- 3、 如权利要求1所述的制造方法，其特征在于该盲孔是位于该焊垫旁或贯穿该焊垫。
- 4、 如权利要求1所述的制造方法，其特征在于步骤(d)之后进一步包括一形成一钝化层在该导电层上的步骤，以保护该图案化的导电层。
- 5、 如权利要求1所述的制造方法，其特征在于步骤(e)之后进一步包

括一形成一阻绝层的步骤，该阻绝层覆盖该暴露的导电层。

6、一种立体式封装结构，包括：

一第一单元，包括：一第一半导性本体，具有一第一表面以及一第二表面，该第一表面具有至少一第一焊垫以及一第一保护层，该第一保护层暴露出该第一焊垫；至少一第一孔，贯穿该第一半导性本体；一第一导电层，覆盖该第一焊垫以及部分该第一保护层；以及一第一焊料，位于该第一孔内，该第一焊料透过该第一导电层电气连接该第一焊垫；以及

一第二单元，堆叠在该第一单元之上，该第二单元包括：一第二半导性本体，具有一第一表面以及一第二表面，该第一表面具有至少一第二焊垫以及一第二保护层，该第二保护层暴露出该第二焊垫；至少一第二孔，贯穿该第二半导性本体；以及一第二导电层，覆盖该第二焊垫以及部分该第二保护层；

其特征在于：该第一单元进一步包括一第一绝缘层，位于该第一孔的侧壁上；该第一导电层覆盖该第一绝缘层并位于该第一孔内，该第一导电层下端是相连接的并突伸出该第一半导性本体的第二表面的下方；该第一焊料位于第一孔内并位于该第一导电层上；

该第二单元进一步包括一第二绝缘层，位于该第二孔的侧壁上；该第二导电层覆盖该第二绝缘层并位于该第二孔内，该第二导电层下端是相连接的并突伸出该第二半导性本体的第二表面的下方，并伸入第一单元的第一孔与第一焊料的上端接触。

- 
- 7、 权利要求6所述的立体式封装结构，其特征在于该第一孔是位于该第一焊垫旁或者贯穿该第一焊垫，而该第二孔也是位于该第二焊垫旁或者贯穿该第二焊垫。
  - 8、 如权利要求6或7所述的立体式封装结构，其特征在于该第一单元进一步包括一第一钝化层，覆盖该第一导电层；该第二单元进一步包括一第二钝化层，覆盖该第二导电层。
  - 9、 如权利要求6或7所述的立体式封装结构，其特征在于该第一单元进一步包括一第一阻绝层，覆盖该第一导电层的下端；该第二单元进一步包括一第二阻绝层，覆盖该第二导电层的下端。

## 立体式封装结构及其制造方法

### 技术领域

本发明涉及一种封装结构及其制造方法，特别是关于一种立体式封装结构及其制造方法。

### 背景技术

图1为美国第4,499,655号专利所揭示的一种立体式封装结构在回焊前的示意图。该立体式封装结构1包括一第一单元10以及一第二单元20。该第一单元10包括一第一半导体性本体11、至少一第一孔12、一第一导电层(conductive layer)13以及一第一焊料(solder)14。该第一半导体性本体11具有一第一表面111以及一第二表面112，该第一表面111具有至少一第一焊垫(未图示)以及一第一保护层(protection layer)113，该第一保护层113暴露出该第一焊垫。该第一孔12贯穿该第一半导体性本体11。该第一导电层13位于该第一孔12的侧壁上，并覆盖该第一焊垫以及该第一保护层113。该第一焊料14位于该第一孔12内，并透过该第一导电层13电气连接该第一焊垫。该第一焊料14上端延伸至该第一半导体性本体11的第一表面111之上方，其下端延伸至该第一半导体性本体11的第二表面112的下方。

该第二单元20堆叠在该第一单元10之上。该第二单元20包括一第二半导体性本体21、至少一第二孔22、一第二导电层23以及一第二焊料24。该第二半导体性本体21具有一第一表面211以及一第二表面212，该第一表面211具有至少一第二焊垫(未图示)以及一第二保护

层 213, 该第二保护层 213 暴露出该第二焊垫。该第二孔 22 贯穿该第二半导体性本体 21。该第二导电层 23 位于该第二孔 22 的侧壁上, 并覆盖该第二焊垫以及该第二保护层 213。该第二焊料 24 位于该第二孔 22 内, 该第二焊料 24 透过该第二导电层 23 电气连接该第二焊垫。该第二焊料 24 上端延伸至该第二半导体性本体 21 的第一表面 211 的上方, 其下端延伸至该第二半导体性本体 21 的第二表面 212 的下方。该第二焊料 24 的下端对准接触该第一焊料 14 的上端, 经过回焊(reflow)后, 使得该第一单元 10 以及该第二单元 20 接合而成为该立体式封装结构 1, 如图 2 所示。

在该立体式封装结构 1 中, 该第一焊料 14 以及该第二焊料 24 的形成方式是将该第一半导体性本体 11 以及该第二半导体性本体 21 设置在一焊料浴(solder bath)的上方, 利用毛细管现象使焊料进入该第一孔 12 以及第二孔 22, 而形成该第一焊料 14 以及该第二焊料 24。

该立体式封装结构 1 的缺点如下: 由于该第一焊料 14 以及该第二焊料 24 是利用毛细管现象所形成的, 因此其上端以及下端均为半圆球状(图 1), 从而使该第一单元 10 以及该第二单元 20 在对准接合时, 会增加对准的困难, 而且回焊(reflow)后该第一单元 10 以及该第二单元 20 之间的接合并不稳固。此外, 该等多余的半圆球状的焊料使得该第一单元 10 以及该第二单元 20 接合后, 无法有效地降低整体高度。

因此, 有必要提供一种创新并具进步性的立体式封装结构及其制造方法, 以解决上述问题。

## 发明内容

本发明的目的在于提供一种立体式封装结构的制造方法,包括提供一半导体性本体(semiconductor body),该半导体性本体具有一第一表面以及一第二表面,该第一表面具有至少一焊垫以及一保护层(protection layer),该保护层暴露出该焊垫,该制造方法进一步包括以下步骤:

- (a) 形成至少一盲孔在该半导体性本体的第一表面;
- (b) 形成一绝缘层(isolation layer)在该盲孔的侧壁上;
- (c) 形成一导电层(conductive layer),该导电层覆盖该焊垫、该保护层以及该绝缘层;
- (d) 图案化该导电层;
- (e) 移除该半导体性本体第二表面的一部分以及该绝缘层的一部份,以暴露出该导电层的一部分;
- (f) 形成一焊料在该导电层的下端; 以及
- (g) 堆叠复数个该半导体性本体,并进行回焊(reflow)。

与现有技术相比,在本发明中,由于该导电层的下端外露于该半导体性本体的第二表面之下,因此在堆叠后的回焊制程中,该导电层下端连同其焊料"插入"下方的半导体性本体的盲孔中,因而使得上下两半导体性本体的接合更为稳固,并且接合后该立体式封装结构的整体高度可以有效降低。

本发明的另一目的在于提供一种立体式封装结构,包括一第一单元以及一第二单元。该第一单元包括:一第一半导体性本体、至少一第一孔、一第一绝缘层、一第一导电层以及一第一焊料。

该第一半导体性本体具有一第一表面以及一第二表面,该第一表面具有至少一第一焊垫以及一第一保护层,该第一保护层暴露出该第一焊垫。该第一孔贯穿该第一半导体性本体。该第一绝缘层位于该第一孔的侧壁上。该第一导电层覆盖该第一焊垫、部分该第一保护层以及该第一绝缘层,该第一导电层的下端延伸至该第一半导体性本体的第二表面的下方。该第一焊料位于该第一孔内,该第一焊料透过该第一导电层电气连接该第一焊垫。

该第二单元堆叠在该第一单元之上。该第二单元包括一第二半

导性本体、至少一第二孔、一第二绝缘层以及一第二导电层。该第二半导性本体具有一第一表面以及一第二表面，该第一表面具有至少一第二焊垫以及一第二保护层，该第二保护层暴露出该第二焊垫。该第二孔贯穿该第二半导性本体。该第二绝缘层位于该第二孔的侧壁上。该第二导电层覆盖该第二焊垫、部分该第二保护层以及该第二绝缘层，该第二导电层的下端延伸至该第二半导性本体的第二表面的下方，并接触该第一焊料的上端。

以下结合附图与实施例对本发明作进一步的说明。

## 附图说明

图 1 为美国第 4,499,655 号专利所揭示的立体式封装结构在回焊前的示意图；

图 2 显示美国第 4,499,655 号专利所揭示的立体式封装结构在回焊后的示意图；

图 3 显示本发明立体式封装结构的制造方法的第一实施例的流程示意图；

图 4 至图 15 显示本发明立体式封装结构的制造方法的第一实施例中各个制程步骤示意图；

图 16 显示本发明立体式封装结构的制造方法的第二实施例的流程示意图；

图 17 至图 18 显示本发明立体式封装结构的制造方法的第二实施例中部分制程步骤示意图；以及

图 19 显示本发明立体式封装结构的剖视示意图。

## 具体实施方式

有关本发明的详细说明以及技术内容，现就结合附图说明如下：

图 3 为本发明立体式封装结构的制造方法的第一实施例的流程

示意图。配合参考图 4 至图 15，显示本发明立体式封装结构的制造方法的第一实施例中各个制程步骤示意图。首先，配合参考图 3 以及图 4，如步骤 S301 所示，提供一半导体性本体(semiconductor body)31。该半导体性本体 31 可以是一晶圆或是一芯片。该半导体性本体 31 具有一第一表面 311 以及一第二表面 312，该第一表面 311 具有至少一焊垫 32 以及一保护层(protection layer)33，该保护层 33 暴露出该焊垫 32。

接着，配合参考图 3 以及图 5，如步骤 S302 所示，形成至少一盲孔 34 在该半导体性本体 31 的第一表面 311。在本实施例中，该盲孔 34 位于该焊垫 32 的旁边。然而，在其它应用中，该盲孔 34 可贯穿该焊垫 32。

接着，配合参考图 3 以及图 6，如步骤 S303 所示，形成一绝缘层(isolation layer)35 在该盲孔 34 的侧壁上。

接着，配合参考图 3 以及图 7，如步骤 S304 所示，形成一导电层(conductive layer)36，该导电层 36 覆盖该焊垫 32、该保护层 33 以及该绝缘层 35。该导电层 36 的材料为钛、铜、铜/钛合金或其它金属。

接着，配合参考图 3 以及图 8，如步骤 S305 所示，图案化该导电层 36。

接着，配合参考图 3 以及图 9，较佳地，如步骤 S306 所示，形成一钝化层(passivation layer)37 在该导电层 36 上，以保护该图案化的导电层 36。该钝化层 37 可以利用任何现有的方式形成。此外，可以理解的是，本步骤为一选择性的步骤。

接着，如步骤 S307 所示，移除该半导体性本体 31 第二表面 312 的一部分以及该绝缘层 35 的一部份，以暴露出该导电层 36 的一部分。参考图 10，在本实施例中，先以背面研磨(backside grinding)的方式研磨该半导体性本体 31 第二表面 312，直到该第二表面 312 与该绝缘层 35 的下端切齐，即该绝缘层 35 的下端显露于该第二表面 312。接着，再蚀刻该半导体性本体 31 第二表面 312 以及该绝缘层 35 的下端，以暴露出该导电层 36 的下端，此时该导电层 36 的下端延伸至该半导体性本体 31 的第二表面 312 的下方，如图 11 所示。然而，可以理解的是，在其它应用中，可以不使用该背面研磨的方式，而直接以蚀刻方式加工该半导体性本体 31 第二表面 312，以暴露出该导电层 36 的下端。

接着，配合参考图 3 以及图 12，较佳地，如步骤 S308 所示，形成一

阻绝层(barrier layer)38 在该导电层 36 的下端,该阻绝层 38 覆盖该暴露的导电层 36 的下端。该阻绝层 38 可以是镍、铬、铬/铜合金或其它金属。可以理解的是,本步骤为一选择性的步骤。

接着,配合参考图 3 以及图 13,如步骤 S309 所示,形成一焊料 39 附着在该导电层 36 的下端。可以理解的是,该焊料 39 可以利用例如电镀(plating)或其它现有的方式形成。

接着,配合参考图 3 以及图 14,如步骤 S310 所示,堆叠复数个该半导体性本体 31,其中位于上方的半导体性本体 31 的焊料 39 对准位于下方的半导体性本体 31 的导电层 36 所形成的空间。

接着,配合参考图 3 以及图 15,如步骤 S311 所示,进行回焊(reflow)制程,使得位于上方的半导体性本体 31 的焊料 39 熔融在下方的半导体性本体 31 的导电层 36 所形成的空间内,因此上下两半导体性本体 31 透过该导电层 36 以及该焊料 39 的熔接而接合在一起。最后,如步骤 S312 所示,切割该堆叠后的半导体性本体 31,以形成复数个立体式封装结构 40。较佳地,如步骤 S313 所示,形成至少一焊球 43 在该立体式封装结构 40 的下方,该焊球 43 由位于最下方的半导体性本体 31 内的该导电层 36 下端的焊料 39 所形成。可以理解的是,本步骤为一选择性的步骤。

图 16 为本发明立体式封装结构的制造方法的第二实施例的流程图示意图。本实施例的步骤 S401 至 S409 与第一实施例的步骤 S301 至 S309 完全相同。本实施例与该第一实施例不同之处在于:在本实施例的步骤 S410 切割该半导体性本体 31,以形成复数个单元 41、42。接着,步骤 S411 堆叠该等单元 41、42,其中上下两半导体性本体 31 的该导电层 36 以及该焊料 39 互相对准,如图 17 所示。最后,步骤 S412 进行回焊(reflow),以形成复数个立体式封装结构 40,如图 18 所示。本实施例所制得的该立体式封装结构 40(图 18)与该第一实施例所制得的该立体式封装结构 40(图 15)完全相同。

较佳地,步骤 S413 形成至少一焊球 43 在该立体式封装结构 40 的下方,该焊球 43 位于最下方的半导体性本体 31 内的该导电层 36 的下端。可以理解的是,本步骤为一选择性的步骤。

图 19 为本发明立体式封装结构的剖视示意图。本图的立体式封装结构 5 与图 15 以及图 18 所示的立体式封装结构 40 完全相同，但是为了便于说明，相同元件赋予不同的标号。该立体式封装结构 5 包括一第一单元 50 以及一第二单元 60。该第一单元 50 包括一第一半导性本体 51、至少一第一孔 52、一第一绝缘层(isolation layer)53、一第一导电层(conductive layer)54 以及一第一焊料 55。

该第一半导性本体 51 为一晶圆或芯片，具有一第一表面 511 以及一第二表面 512，该第一表面 511 具有至少一第一焊垫 513 以及一第一保护层 514，该第一保护层 514 暴露出该第一焊垫 513。该第一孔 52 贯穿该第一半导性本体 51，在本实施例中，该第一孔 52 位于该第一焊垫 513 的旁边。然而，在其它应用中，该第一孔 52 可贯穿该第一焊垫 513。

该第一绝缘层 53 位于该第一孔 52 的侧壁上。该第一导电层 54 覆盖该第一焊垫 513、部分该第一保护层 514 以及该第一绝缘层 53，该第一导电层 54 的下端是相连接的，并延伸至该第一半导性本体 51 的第二表面 512 的下方。较佳地，该第一单元 50 进一步包括一第一阻绝层(barrier layer)(未图示)，覆盖该第一导电层 54 的下端。较佳地，该第一导电层 54 上方进一步包括一钝化层(passivation layer)(未图示)覆盖该第一导电层 54，以保护该第一导电层 54。

该第一焊料 55 位于该第一孔 52 内并位于第一导电层 54 上，该第一焊料 55 透过该第一导电层 54 电气连接该第一焊垫 513。

该第二单元 60 堆叠在该第一单元 50 之上。该第二单元 60 包括一第二半导性本体 61、至少一第二孔 62、一第二绝缘层(isolation layer)63 以及一第二导电层(conductive layer)64。该第二半导性本体 61 为一晶圆或芯片，具有一第一表面 611 以及一第二表面 612，该第一表面 611 具有至少一第二焊垫 613 以及一第二保护层(protection layer)614，该第二保护层 614 暴露出该第二焊垫 613。该第二孔 62 贯穿该第二半导性本体 61，在本实施例中，该第二孔 62 位于该第二焊垫 613 的旁边。然而，在其它应用中，该第二孔 62 可贯穿该第二焊垫

613。

该第二绝缘层 63 位于该第二孔 62 的侧壁上。该第二导电层 64 覆盖该第二焊垫 613、部分该第二保护层 614 以及该第二绝缘层 63，该第二导电层 64 的下端是相连接的，并延伸至该第二半导体本体 61 的第二表面 612 的下方，并接触该第一焊料 55 的上端。较佳地，该第二单元 60 进一步包括一第二阻绝层(未图示)，覆盖该第二导电层 64 的下端。较佳地，该第二导电层 64 上方进一步包括一钝化层(未图示)覆盖该第二导电层 64，以保护该第二导电层 64。

此外，如果需要的话，可以将一第二焊料(未图示)填入该第二孔 62 内。因此，在本发明中，该第二孔 62 可以是空的或是另外再填入该第二焊料。较佳地，该立体式封装结构 5 进一步包括至少一焊球 43，位于该第一导电层 54 的下端。

与现有技术相比，本发明立体式封装结构 5 中，由于该第二导电层 64 的下端及其上的焊料 39 外露于该第二单元 60 的第二表面 612 之下，因此在回焊的制程中，该第二导电层 64 的下端及其上的焊料 39"插入"该第一导电层 54 所形成的空间内，并且该焊料 39 熔融在该第一导电层 54 所形成的空间内而形成该第一焊料 55。藉此，可使得该第一导电层 54 以及该第二导电层 64 之间的接合更为稳固。此外，该第一孔 52 以及该第二孔 62 可以设计成如图中所示的锥状，以进一步增加上述的接合效果。另外，由于该第二导电层 64 的下端"插入"该第一焊料 55 中，因此接合后该立体式封装结构 5 的整体高度可以有效降低。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 . 16




图 17




图 18




图 19