



# (12)发明专利

(10)授权公告号 CN 105474238 B

(45)授权公告日 2018.09.21

(21)申请号 201480045694.9

(22)申请日 2014.08.18

(65)同一申请的已公布的文献号  
申请公布号 CN 105474238 A

(43)申请公布日 2016.04.06

(30)优先权数据  
61/867,343 2013.08.19 US  
61/867,353 2013.08.19 US  
14/267,974 2014.05.02 US

(85)PCT国际申请进入国家阶段日  
2016.02.17

(86)PCT国际申请的申请数据  
PCT/US2014/051478 2014.08.18

(87)PCT国际申请的公布数据  
W02015/026716 EN 2015.02.26

(73)专利权人 高通股份有限公司

地址 美国加利福尼亚州

(72)发明人 Y·C·赫什科 Y·里莫尼

(74)专利代理机构 上海专利商标事务所有限  
公司 31100

代理人 李小芳

(51)Int.Cl.  
G06K 19/07(2006.01)  
G06F 13/42(2006.01)

(56)对比文件  
CN 104050114 A,2014.09.17,  
审查员 李楠楠


权利要求书2页 说明书11页 附图13页

## (54)发明名称

在基于大容量存储的接口上操作基于M-PHY的通信以及相关连接器、系统和方法

## (57)摘要

在基于大容量存储的接口上提供M-PHY通信。还公开了相关连接器、系统和方法。具体而言,本公开的实施例获取M-PHY标准兼容信号并引导它们通过存储卡兼容连接器从而允许具有基于存储卡的连接器的两个M-PHY标准兼容设备能通信。



1. 一种配置成使用M-PHY协议来操作的电子设备,包括:  
具有遵循所述M-PHY协议的多个数据路径的通信接口;以及  
具有多个引脚的存储卡式连接器,所述多个引脚包括:  
电耦合至所述通信接口的M-PHY RXDN和RXDP数据路径的第一差分数据输出引脚对;  
电耦合至所述通信接口的M-PHY TXDN和TXDP数据路径的第一差分数据输入引脚对;以  
及  
配置成允许插入检测并通过其供电的引脚;  
其中所述第一差分数据输出引脚对被配置成响应于传送自所述第一差分数据输入引  
脚对的命令消息而接收指示哪种类型的存储卡已被插入到所述存储卡式连接器中的标识  
信号。
2. 如权利要求1所述的电子设备,其特征在于,所述多个引脚中的其他引脚被配置成通  
过其提供附加数据信道。
3. 如权利要求1所述的电子设备,其特征在于,所述存储卡式连接器遵循选自包括以下  
各项的组的标准之一:致密闪存(I和II)、安全数字(SD)(SD、miniSD、microSD、SDHC、  
miniSDHC、microSDHC、SDXC)、存储棒(标准、Pro、Pro Duo、Pro-HG Duo、Micro(M2)、xC)、多  
媒体卡(MMC)(MMC、RS-MMC、MMCmobile、MMCplus、MMCmicro、eMMC)、串行外设接口(SPI)、xD  
(标准、类型M、类型H、类型M+)、XQD、或超高速(UHS)(I和II)。
4. 如权利要求1所述的电子设备,其特征在于,所述多个引脚中的其他引脚被配置成通  
过其提供时钟信号。
5. 如权利要求1所述的电子设备,其特征在于,所述设备被集成到集成电路(IC)中。
6. 如权利要求1所述的电子设备,其特征在于,进一步包括所述电子设备被集成到其中  
的从包括以下各项的组中选取的设备:机顶盒、娱乐单元、导航设备、通信设备、固定位置数  
据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人  
数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、  
数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放  
器和便携式数字视频播放器。
7. 一种配置成使用M-PHY协议来操作的电子设备,包括:  
用于将所述电子设备与另一设备对接的装置,所述用于对接的装置具有遵循所述M-  
PHY协议的多个数据路径;以及  
具有多个连接装置的存储卡式连接器,所述多个连接装置包括:  
电耦合至所述用于对接的装置的差分M-PHY RXDN和RXDP数据路径的第一数据输出装  
置;  
电耦合至所述用于对接的装置的差分M-PHY TXDN和TXDP数据路径的第一数据输入装  
置;以及  
配置成允许插入检测并通过其供电的引脚;  
其中所述多个连接装置中的至少一者被配置成提供指示哪种类型的存储卡被用于所  
述多个连接装置的标识信号。
8. 如权利要求7所述的电子设备,其特征在于,所述用于对接的装置包括通信接口。
9. 如权利要求7所述的电子设备,其特征在于,所述多个连接装置包括多个引脚。

10. 如权利要求9所述的电子设备,其特征在于,进一步包括其他引脚,并且其中所述其他引脚被配置成通过其提供时钟信号。

11. 如权利要求7所述的电子设备,其特征在于,所述存储卡式连接器遵循选自包括以下各项的组的标准之一:致密闪存(I和II)、安全数字(SD)(SD、miniSD、microSD、SDHC、miniSDHC、microSDHC、SDXC)、存储棒(标准、Pro、Pro Duo、Pro-HG Duo、Micro(M2)、xC)、多媒体卡(MMC)(MMC、RS-MMC、MMCmobile、MMCplus、MMCmicro、eMMC)、串行外设接口(SPI)、xD(标准、类型M、类型H、类型M+)、XQD、或超高速(UHS)(I和II)。

12. 一种将配置成使用M-PHY协议来操作的电子设备连接至第二设备的方法,包括:

提供遵循所述M-PHY协议的多个数据路径;

提供具有多个引脚的存储卡式连接器;

基于被配置成允许插入检测的引脚来检测所述存储卡式连接器的插入;

基于所述被配置成允许插入检测的引脚来向所述存储卡式连接器供电;

将第一差分数据输出引脚对电耦合至M-PHY RXDN和RXDP数据路径;

将第一差分数据输入引脚对电耦合至M-PHY TXDN和TXDP数据路径;以及

响应于传送自所述第一差分数据输入引脚对的命令消息而从所述第一差分数据输出引脚对接收指示哪种类型的存储卡已被插入到所述存储卡式连接器中的标识信号。

13. 如权利要求12所述的方法,其特征在于,进一步包括提供一个或多个附加数据信道。

14. 一种配置成使用M-PHY协议来操作的电子设备,包括:

具有遵循所述M-PHY协议的多个数据路径的通信接口;以及

具有多个引脚的存储卡式连接器,所述多个引脚包括:

配置成允许插入检测并通过其供电的第一引脚;

电耦合至所述通信接口的M-PHY RXDN数据路径的第一数据输出引脚;以及

电耦合至所述通信接口的M-PHY TXDN数据路径的第一数据输入引脚;

其中所述第一数据输出引脚被配置成响应于传送自所述第一数据输入引脚的命令消息而接收指示哪种类型的存储卡已被插入到所述存储卡式连接器中的标识信号。

## 在基于大容量存储的接口上操作基于M-PHY的通信以及相关连接器、系统和方法

[0001] 优先权申请

[0002] 本申请要求于2013年8月19日提交的题为“OPERATING M-PHY BASED COMMUNICATIONS OVER MASS STORAGE-BASED INTERFACES, AND RELATED CONNECTORS, SYSTEMS AND METHODS (在基于大容量存储的接口上操作基于M-PHY的通信以及相关连接器、系统和方法)”的美国临时专利申请S/N.61/867,343的优先权和权益,其通过援引整体纳入于此。

[0003] 本申请还要求于2013年8月19日提交的题为“OPERATING M-PHY BASED COMMUNICATIONS OVER MASS STORAGE-BASED INTERFACES, AND RELATED CONNECTORS, SYSTEMS AND METHODS (在基于大容量存储的接口上操作基于M-PHY的通信以及相关连接器、系统和方法)”的美国临时专利申请S/N.61/867,353的优先权和权益,其通过援引整体纳入于此。

[0004] 本申请要求于2014年5月2日提交的题为“OPERATING M-PHY BASED COMMUNICATIONS OVER MASS STORAGE-BASED INTERFACES, AND RELATED CONNECTORS, SYSTEMS AND METHODS (在基于大容量存储的接口上操作基于M-PHY的通信以及相关连接器、系统和方法)”的美国专利申请S/N.14/267,974的优先权和权益,其通过援引整体纳入于此。

[0005] 背景

[0006] I. 公开领域

[0007] 本公开的技术一般涉及用于电子设备间通信的通信接口。

### II. 背景技术

[0008] 电子设备已经遍布整个社会激增,从而支持广泛的应用和使用范围。随着设备数量和种类的扩大,对电子设备彼此通信的需求不断增大。作为对这一需求的响应,提出并采用了各种协议。在许多情况中,这些协议定义在电子设备间传达的信号电平、相关联的数据表示和定时。这些协议的示例包括无线通信,诸如由电气电子工程师协会(IEEE)提出的IEEE 802.11标准和蓝牙<sup>®</sup>。无线信号协议还可指定频率和功率电平。这些协议中的其他协议基于有线。在协议基于有线的情况下,可能需要标准化的物理连接器来实现设备间的通信。针对各种目的和协议已经成功地使用了各种物理连接器,例如已注册的插孔-11 (RJ-11)、RJ-14、RJ-21、RJ-45和RJ-49。

[0009] 随着移动平台设备的增加以及这些设备中每一者的功能性增强,外设间的数据率已经呈指数级增长。为此,移动行业处理器接口(MIPI<sup>®</sup>)联盟最近已提出定义每通道10Kbps至5.8Gbps的数据率的M-PHY<sup>®</sup>物理层标准。该M-PHY标准针对移动应用(诸如相机、移动终端的显示器、智能电话等等)而优化。然而,尽管M-PHY标准提供了具有高带宽能力的串行接口技术,但是M-PHY规范故意避免了连接器定义并提倡设备间的基于永久迹线的连接。基于永久迹线的连接消除了用户期望的连接的灵活性。

### [0010] 公开概述

[0011] 详细描述中公开的实施例包括在基于大容量存储的接口上操作M-PHY通信。还公开了相关连接器、系统和方法。具体而言,本公开的实施例获取M-PHY标准兼容信号并引导它们通过存储卡兼容连接器从而允许具有基于存储卡的连接器的两个M-PHY标准兼容设备能通信。重用存储卡形状因子允许高制造效率和业内接受度,因为存在针对这些连接器的坚实的制造基础和对其物理限制的理解,这帮助设计者将此类连接器纳入到他们的产品中。

[0012] 就此,在一个示例性实施例中,电子设备被配置成使用M-PHY协议来操作。该设备包括具有遵循M-PHY协议的多个数据路径的通信接口以及具有多个引脚的存储卡式连接器。这多个引脚包括电耦合至通信接口的M-PHY RXDN和RXDP数据路径的第一差分数据输出引脚对。该多个引脚还包括电耦合至通信接口的M-PHY TXDN和TXDP数据路径的第一差分数据输入引脚对。另外,公开了插入检测和功率递送的各种方法。

[0013] 在另一实施例中,电子设备被配置成使用M-PHY协议来操作。该设备包括用于将该电子设备与另一设备对接的装置,该对接装置具有遵循M-PHY协议的多个数据路径。该设备进一步包括具有连接装置的存储卡式连接器。该连接装置包括电耦合至用于对接的装置的差分M-PHY RXDN和RXDP数据路径的第一数据输出装置。该连接装置还包括电耦合至用于对接的装置的差分M-PHY TXDN和TXDP数据路径的第一数据输入装置。

[0014] 在另一实施例中,提供了将配置成使用M-PHY协议来操作的电子设备连接至第二设备的方法。该方法包括提供遵循M-PHY协议的多个数据路径。该方法还包括提供具有多个引脚的存储卡式连接器。该方法还包括将第一差分数据输出引脚对电耦合至M-PHY RXDN和RXDP数据路径。该方法还包括将第一数据输入引脚对电耦合至M-PHY TXDN和TXDP数据路径。

[0015] 就此,在一个示例性实施例中,电子设备被配置成使用M-PHY协议来操作。该设备包括具有遵循M-PHY协议的多个数据路径的通信接口以及具有多个引脚的存储卡式连接器。这多个引脚包括电耦合至通信接口的M-PHY RXDN数据路径的第一数据输出引脚。这多个引脚还包括电耦合至通信接口的M-PHY TXDN数据路径的第一数据输入引脚。另外,公开了插入检测和功率递送的各种方法。

### [0016] 附图简述

[0017] 图1A是具有引脚布局的示例性常规安全数字(Secure Digital™(SD))式存储卡的俯视图;

[0018] 图1B是具有引脚布局的示例性常规多媒体卡(MMC)式存储卡的俯视图;

[0019] 图1C是具有引脚布局的示例性常规MMCplus式存储卡的俯视图;

[0020] 图1D是插入主机设备的常规存储卡的简化示意图;

[0021] 图2A是解说串行外设接口(SPI)式存储卡引脚到M-PHY标准的M-PHY数据路径的示例性映射的表;

[0022] 图2B是解说SD式存储卡引脚到M-PHY标准的M-PHY数据路径的示例性映射的表;

[0023] 图2C是解说UHS-II式存储卡引脚到M-PHY标准的M-PHY数据路径的示例性映射的表;

[0024] 图2D是解说MMC式存储卡引脚到M-PHY标准的M-PHY数据路径的示例性映射的表;

[0025] 图2E是被转用于M-PHY标准的SD式存储卡形状因子的示例性实施例的俯视图；

[0026] 图3A是M-PHY标准兼容电子设备的连接的常规M-PHY单通道信号路径布局的示例性实施例的框图；

[0027] 图3B是插入主机设备的经转用的存储卡形状因子的简化示意图的示例性实施例；

[0028] 图4是解说用于将存储卡形状因子的存储卡引脚映射到M-PHY标准数据路径的示例性过程的流程图；

[0029] 图5是解说容适不同类型的存储卡引脚布局的示例性设备检测过程的流程图；以及

[0030] 图6是根据本文所公开的各实施例的基于处理器的示例性电子设备和系统的框图，其中任一者可包括具有映射到M-PHY标准数据路径的引脚的存储卡式连接器。

[0031] 详细描述

[0032] 现在参照附图，描述了本公开的若干示例性实施例。措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。

[0033] 详细描述中公开的实施例包括在基于大容量存储的接口上操作M-PHY通信。还公开了相关连接器、系统和方法。具体而言，本公开的实施例获取M-PHY标准兼容信号并引导它们通过存储卡兼容连接器从而允许具有基于存储卡的连接器的两个M-PHY标准兼容设备能通信。重用存储卡形状因子允许高制造效率和业内接受度，因为存在针对这些连接器的坚实的制造基础和对其物理限制的理解，这帮助设计者将此类连接器纳入到他们的产品中。

[0034] 移动行业处理器接口 (MIPI<sup>®</sup>) 联盟已经提出了M-PHY标准，M-PHY标准是详述设备如何彼此通信的物理层协议。然而，MIPI<sup>®</sup>联盟迄今尚未将M-PHY标准定义或限制于遵从该标准的特定连接器类型，从而将对物理连接器的设计留给了在这一领域中部署产品的实体。尽管在不参考任何现有连接器类型的情况下设计此种物理连接器是可能的，但是本文将现有连接器适配成满足MIPI<sup>®</sup>联盟M-PHY标准的信号完好性和其他要求。具体而言，存储卡业内具有数个预定义的形状因子，每个形状因子具有多个电连接(引脚)。甚至在现有存储卡标准中，可以存在子形状因子(例如，安全数字(SD)具有包括SD、miniSD、microSD、SDHC、miniSDHC、microSDHC等格式)。如所提及的，这些形状因子中的每个形状因子具有允许与存储卡内的逻辑和/或存储器单元通信的多个电连接(引脚)。这些引脚的存在允许可将形状因子转用以便与M-PHY兼容设备联用的机会，并且该形状因子上的这些引脚被用于携带M-PHY兼容信号。尽管存储卡业内存在若干专有引脚布局，但是与每种存储卡相关联的形状因子被很好地记录和理解，并因此可如本文所进一步公开的那样被转用。作为非限制性示例，被适配成用于MIPI<sup>®</sup>联盟M-PHY标准的存储卡形状因子可以是以下任一者：致密闪存(I和II)、SD(SD、miniSD、microSD、SDHC、miniSDHC、microSDHC、SDXC)、存储棒(标准、Pro、Pro Duo、Pro-HG Duo、Micro(M2)、xC)、多媒体卡(MMC)(MMC、RS-MMC、MMCmobile、MMCplus、MMCmicro、eMMC)、卡格式中的串行外设接口(SPI)操作模式、xD(标准、类型M、类型H、类型M+)、XQD、或超高速(UHS)(I和II)引脚布局。在讨论将存储卡连接器适配于M-PHY标准的实施例之前，首先参照图1A-1D讨论存储卡连接器。以下参照图2A开始讨论本公开的各示例性实

施例。

[0035] 就这一点而言,图1A-1D解说了单独的以及与主机设备(注意,主机设备有时被称为存储卡控制器或卡控制器)联用的示例性常规存储卡。此类存储卡的典型用途是用于数码相机、智能手机、以及其他小型便携式设备中。数据通常通过小型便携式设备来捕捉并被存储在存储卡上。随后,卡被移除并被插入计算设备(诸如台式计算机)上的插槽,然后文件被传输到该计算设备。此类用途在业内是很好理解的。然而,为了完整性起见,提供了物理属性和功能的简要概览。

[0036] 就这一点而言,图1A解说了具有引脚12A-12I(统称为引脚12)的SD卡10。SD卡10具有通常由塑料或其他聚合材料制成的大致五边形的外壳14。引脚12在外壳14内通常是齐平或略微凹陷的,并且形成可藉以进行电连接的导电触点区域。下表1列出了常规引脚指派连同本公开对每个引脚12的参考标记。

[0037] 表1:常规SD引脚指派

[0038]

SD引脚#	公开#	SD信号名称	SD描述
1	12B	CD/DAT3	卡检测/数据#3
2	12C	CMD	命令/响应
3	12D	VSS1	接地
4	12E	VDD	供电电压
5	12F	CLK	时钟
6	12G	VSS2	接地
7	12H	DAT0	数据#0
8	12I	DAT1	数据#1
9	12A	DAT2	数据#2

[0039] 对于关于SD规范的更多信息,感兴趣的读者可以参考可在[mac6.ma.psu.edu/](http://mac6.ma.psu.edu/)从SD小组获取的于2006年9月25日发布的SD规范第1部分:物理层简化规范版本2.00(SD Specifications,Part 1,Physical Layer Simplified Specification,version 2.00),其通过援引整体纳入于此。再进一步,感兴趣的读者可以能够访问由该SD小组发布的版本3.00或4.00。

[0040] SD存储卡10是较早的卡(即MMC)的演进。图1B中解说了示例性常规MMC 16。MMC 16具有引脚18A-18G(统称为引脚18)。MMC 16具有基本上等同于SD卡10的外壳14的大致五边形的外壳20。主要区别在于SD卡10具有超过MMC 16的七个引脚的两个附加引脚(即,引脚12A和12I)。下表2列出了常规引脚指派连同本公开对每个引脚18的参考标记。

[0041] 表2:常规MMC引脚指派

[0042]

MMC引脚#	公开#	MMC信号名称	MMC描述
1	18A	CS	芯片选择
2	18B	CMD	命令/响应
3	18C	GND	接地
4	18D	VCC	供电电压

5	18E	CLK	时钟
6	18F	GND	接地
7	18G	DAT	数据

[0043] 如以上所提及的,MMC是比SD标准甚至更老的标准,并且业内对制造遵从该标准的卡及其操纵非常熟悉。还注意到,尽管标准MMC具有七个引脚,但是具有更多引脚的MMC的置换(例如,MMCPlus、MMCmicro、eMMC)也的确存在。仅具有七个引脚的较老的基本MMC(以及RS-MMC和SecureMMC)并不是很适合于如本文所描述的转用。然而,从MMCPlus开始的MMC标准的具有十三个引脚的后续迭代(例如,MMCplus、MMCmobile)适合于本文所描述的转用。因此,图1C解说了具有基本上类似于外壳20的外壳20'的常规MMCplus卡16'。MMCplus卡16'具有等同于MMC 16的引脚18A-18G(图1B)的引脚18A-18G,但还添加了允许附加数据信道的附加引脚18H-18L。下表3列出了常规引脚指派连同本公开对每个引脚18的参考标记。

[0044] 表3:常规MMCPLUS引脚指派

[0045]

MMC引脚#	公开#	MMC信号名称	MMC描述
1	18A	DAT3	数据
2	18B	CMD	命令/响应
3	18C	VSS	接地
4	18D	VDD	供电电压
5	18E	CLK	时钟
6	18F	VSS	接地
7	18G	DAT0	数据
8	18H	DAT1	数据
9	18I	DAT2	数据
10	18J	DAT4	数据
11	18K	DAT5	数据
12	18L	DAT6	数据
13	18M	DAT7	数据

[0046] 尽管图1A-1C中仅解说了三种常规卡引脚布局,但应当领会,其他常规存储卡同样是很好理解的。因此,尽管没有提供MMCmicro、致密闪存、存储棒、SPI、xD、XQD或UHS的引脚布局,但是使用这些格式的卡已被很好地建立且存在针对每种格式的已发布标准,并且感兴趣的读者可以通过相关标准设置机构(例如,JEDEC)的出版物来学习更多内容。

[0047] 每个存储卡被配置成用于某种设备(有时被称为主机设备或存储卡控制器)中,无论该设备是便携式电子设备(诸如数码相机)还是更固定的设备(诸如台式计算机)。图1D解说了插入常规主机24的常规卡22的简化示意图。具体而言,主机24包括大小设置成容适标准大小的卡22的插槽26。另外,主机24包括发射(TX)元件28和接收(RX)元件30,它们被配置成与电触点32互操作以向卡22提供信号并从卡22接收信号。具体而言,卡22包括触点或引脚34,其电耦合至主机24的电触点32以实现通信路径,这是很好理解的。卡22进一步包括RX元件36和TX元件38以及计算机可读存储器40。RX元件36和TX元件38与引脚34互操作以从主机24接收信号并向主机24发送信号,这是很好理解的。



[0048] 可针对其他存储卡格式容易地创建类似的表。由于很好地建立了存储卡标准,因此业内已经有时间来发展标准化的形状因子。存在能够根据建立好的形状因子来制造连接器的众多制造商。同样,使用此类连接器的人很好理解应力和弯曲容限以及其他疲劳相关容限等。存储卡规范中阐述了许多具体定义和要求,并且业内已经适应了满足这些定义和要求。

[0049] 本公开利用业内对存储卡式连接器的熟悉性且特别是对卡10、16、16'、22的外壳(以及对应的插槽26)的熟悉性的优势并提出转用此类连接器以便与M-PHY标准兼容设备联用。具体而言,在M-PHY标准兼容设备中使用现有的存储卡式连接器允许利用业内对存储卡式连接器的所有专长及熟悉性来现成地接受其与M-PHY标准兼容设备联用。良好开发的制造基础允许易于保护连接器以纳入到M-PHY标准兼容设备中。即,在争取可接受的连接器制造商现成地加入M-PHY标准兼容设备方面将存在很少滞后时间或不存在滞后时间,并且现有制造商间的竞争意味着单个连接器的成本将很可能是合理的。类似地,因为这些连接器目前以高产量来制造,所以由于恰适的规模经济可在成本上得以减少。

[0050] 尽管可根据本公开的各示例性实施例来转用各种卡格式中的许多卡格式,但本文仅解说了少数卡格式。一般而言,该转用占用专用于数据的引脚或被保留的引脚并使用此类引脚来形成携带差分M-PHY数据信号的差分数据引脚对。时钟信号、功率信号、和插入检测引脚可被保留。尽管具体构想了这种一般转用,但完全混洗现有形状因子中的引脚用途的其他转用也是可能的。就这一点而言,参照图2A,提供了用于解说各M-PHY标准兼容引脚名称到处于串行外设接口(SPI)模式的相应SD卡连接器的映射的图表42。具体而言,图2A解说了用于数据输入(DI)、保留(RSV)、数据输出(DO)、以及第二RSV线的引脚从它们各自相应的SPI信号用途转用成对应的M-PHY信号用途。由此,在本公开的示例性实施例中,用于数据输入的DI引脚被用于TXDP信号;为将来标准开发所保留的第一RSV引脚被用于TXDN信号;用于数据输出信号的DO引脚被用于RXDN信号;以及为将来标准开发所保留的第二RSV引脚被用于RXDP信号。

[0051] 参照图2B,图表44解说了M-PHY标准兼容引脚名称到对应的SD卡连接器信号的映射(无SPI操作)。具体而言,图2B解说了用于DAT0、DAT1、DAT2、和DAT3线的引脚从它们各自相应的SD信号用途转用成对应的M-PHY信号用途。由此,在本公开的示例性实施例中,用于数据输入的DAT0引脚被用于TXDP信号;用于数据输入的DAT1引脚被用于TXDN信号;用于数据输出信号的DAT2引脚被用于RXDN信号;以及用于数据输出信号的DAT3引脚被用于RXDP信号。

[0052] 参照图2C,图表46解说了M-PHY标准兼容引脚名称到对应的UHS-II卡连接器信号的映射。具体而言,图2C解说了用于D0+、D0-、D1+、和D1-线的引脚从它们各自相应的UHS-II信号用途转用成对应的M-PHY信号用途。由此,在本公开的示例性实施例中,用于数据输入的D0+引脚被用于TXDP信号;用于数据输入的D0-引脚被用于TXDN信号;用于数据输出信号的D1+引脚被用于RXDN信号;以及用于数据输出信号的D0-引脚被用于RXDP信号。注意,由引脚1、2、3和5形成的第二通道是可任选的,并且针对第二差分通道使用四个保留引脚。

[0053] 参照图2D,图表48解说了M-PHY标准兼容引脚名称到对应的MMCplus连接器信号的映射。具体而言,图2D解说了用于DAT0到DAT7线的引脚从它们各自相应的MMC信号用途转用成对应的M-PHY信号用途。由此,在本公开的示例性实施例中,用于数据输入的DAT0和DAT1

引脚被用于TXDP0和TXDN0信号；用于数据输出的DAT2和DAT3引脚被用于RXDN0和RXDP0信号；用于数据输入信号的DAT4和DAT5引脚被用于TXDP1和TXDN1信号；以及用于数据输出信号的DAT6和DAT7引脚被用于RXDN1和RXDP1信号。注意，由引脚10、11、12、和13形成的第二通道是可任选的，一实现可仅使用由引脚1、7、8和9形成的一个差分通道。

[0054] 在图2A-2D中的图表有助于了解针对特定存储卡形状因子的重新指派模式的同时，查看经转用的存储卡形状因子也可能是有帮助的。就这一点而言，图2E解说了具有引脚12A'-12I'（统称为引脚12'）的经转用SD式存储卡形状因子连接器10'的俯视图。引脚12'被置于外壳14'内。外壳14'的大小设置成等同于图1A的外壳14，并且引脚12'被置于与图1A的引脚12相同的位置。然而，如上所解释的，引脚12的转用允许存储卡形状因子连接器10'根据M-PHY协议来操作。另外，引脚布局 and 转用被设计成将每个差分对的两个引脚放置为彼此邻近（例如，引脚1和9携带TXDN和TXDP差分对且引脚7和8携带RXDP和RXDN差分对），而各实际对是彼此分开的（例如，传送是在存储卡连接器的一边而接收是在对边）。下表4中概述了引脚12'的转用。

[0055] 表4:M-PHY SD引脚指派

[0056]

SD引脚#	公开#	M-PHY信号名称	SD描述
1	12B'	TXDP	数据#3
2	12C'	CMD(可任选的)	命令/响应
3	12D'	Ground	接地
4	12E'	Supply	供电电压
5	12F'	Clock(可任选的)	时钟
6	12G'	Ground	GND
7	12H'	RXDP	数据#0
8	12I'	RXDN	数据#1
9	12A'	TXDN	数据#2

[0057] 对来自存储卡标准和协议的数据信道的这种重映射允许常规存储卡的相同形状因子与M-PHY兼容设备联用。进一步，在给定业内的认知和用于生产具有标准化存储卡形状因子的存储卡的非常稳定的制造工艺的情况下，应该存在实现此类标准化连接的M-PHY设备的现成制造链。

[0058] 参照图3A，提供了具有引脚要求的示例性常规M-PHY信号路径布局50。即，第一电子设备52连接至第二电子设备54。第一电子设备52可包括控制系统或处理器（以下关于图6讨论），该控制系统或处理器可通过适当的设备驱动器根据M-PHY标准来控制通信接口（在本文中有时称作用于对接的装置）的信号通道56A、56B。信号通道56A是第一电子设备52通过TXDP和TXDN引脚58A、58B到RXDP和RXDN引脚60A、60B向第二电子设备54传送数据的通道。同样，第二电子设备54通过TXDP和TXDN引脚62A、62B到RXDP和RXDN引脚64A、64B向第一电子设备52传送数据。每一电子设备52、54具有其自己的由相应通道管理模块70A、70B控制的相应发射机M-TX 66A、68B和接收机M-RX 68A、66B。通道管理模块70A、70B可根据需要是硬件或软件或二者的混合，并且可经由链路78A、78B与控制系统通信。引脚58A、58B、64A、64B可以在单个M-端口72中，而引脚60A、60B、62A、62B可由于其存在于第二不同设备上而被定义

在第二M-端口74中。

[0059] 继续参照图3A,通道管理模块70A可通过外设互换格式(PIF)链路76A与发射机66A通信并且可通过PIF链路76B与接收机68A通信。同样,通道管理模块70B可通过PIF链路76C与接收机66B通信并且可通过PIF链路76D与发射机68B通信。在M-PHY标准中阐述了通道管理模块70A、70B,链路78A、78B,发射机66A、68B,接收机66B、68A,以及PIF链路76A-76D,有兴趣的读者可在该标准中找到关于这些元素的更多信息。如所解说的,第一电子设备52直接连接至第二电子设备54。尽管没有显式地解说,但应领会,直接连接可被连接器、电缆或组合来替代。再者,M-PHY标准定义了信号和通道管理元件,但是对引脚和任何连接器的安排未作定义。然而,如参照图2A-2E所提及的,可通过将数据引脚映射到TXDP、TXDN、RXDN、以及RXDP信号路径来转用存储卡式连接器,而不需要对存储卡形状因子进行任何物理改变。就这一点而言,存储卡形状因子在本文中有时可被称作用于连接的装置。

[0060] 图3B中提供了插入主机设备24的经转用的存储卡形状因子连接器10'的示例性简化示图。具体而言,存储卡形状因子连接器10'具有引脚12',这些引脚12'通过恰当的引脚58A、58B、64A、64B(图3A)耦合至来自主机设备24的发射机M-TX 66A和接收机M-RX 68A的输出。存储卡形状因子连接器10'的外壳14'内部是接收机66B和发射机68B以及常规通道管理70B。

[0061] 转到图4,提供了解说通过配对连接、具有配对连接器的电缆等将配置成使用M-PHY标准来操作的第一电子设备(诸如电子设备52)连接至第二电子设备(诸如电子设备54)的方法的流程图。最初,该方法提供电子设备(框100)并且在该电子设备中形成多个数据路径,其中每个路径均遵循M-PHY标准(框102)。该方法向第一电子设备提供具有多个引脚的存储卡式连接器(框104)。在示例性实施例中,存储卡式连接器遵循以下标准形状因子之一:SD、MMC、致密闪存、存储棒、SPI、xD、XQD、或UHS。

[0062] 继续参考图4,该方法将存储卡式形状因子中的引脚电耦合至数据路径(框106)。在示例性实施例中,通过将第一传送引脚电耦合至M-PHY TXDP数据路径、将第二传送引脚电耦合至M-PHY TXDN数据路径、将第一接收引脚电耦合至M-PHY RXDN数据路径、以及将第二接收引脚电耦合至M-PHY RXDP数据路径来映射引脚。如果存储卡连接器形状因子不是通常地具有四个数据路径,则代替地使用保留的触点。同样,如果数据路径没有被具体指定为传送或接收数据路径,则可选择此类指定。

[0063] 继续参照图4,在数据路径连接至存储卡式形状因子中的相应引脚的情况下,第一电子设备可连接至第二电子设备(例如,第二设备54)(框108)。在连接期间或稍后,与连接器相关联的控制系统可执行插入检测(框110)和/或向第二电子设备54供电(框112)。

[0064] 以上讨论专注于转用存储卡式形状因子中的数据路径,但存储卡式形状因子内存在可被用于其他目的(诸如插入检测和/或功率供应)的其他引脚。例如,大部分存储卡包括功率引脚。功率引脚的存在允许插入检测并且提供向第二电子设备54供电的能力。插入检测允许第一电子设备52知晓何时发送数据或监听来自第二电子设备54的数据是可接受的。同样,第二电子设备54应该检测已经连接了第一电子设备52。通过插入检测还可实现其他优点,并且本公开不局限于此。同样,向第二电子设备54供电允许设计者避免不得不为第二电子设备54提供电源线或替代电源。

[0065] 由于存在具有相同大致形状因子但具有潜在不同引脚配置和用途的许多存储卡,

因此需要某种方式供主机设备查明已插入何种类型的卡。图5中解说用于确定已插入何种类型的卡的示例性过程120。过程120在框122开始,并且第一电子设备52向插槽26中的卡发送CMD5消息(框124)。如果卡在框126应答,则第一电子设备52确定插槽26中的卡是安全数字输入输出(SDIO)卡(框128)。然而,如果在框126没有提供应答,则第一电子设备52向插槽26中的卡发送CMD41消息(框130)。如果卡在框132应答,则第一电子设备52确定插槽26中的卡是SD卡(框134)。然而,如果在框132没有提供应答,则第一电子设备52向插槽26中的卡发送CMD1消息(框136)。

[0066] 继续参照图5,如果卡在框138应答,则第一电子设备52确定插槽26中的卡是MMC(框140)。然而,如果在框138没有提供应答,则第一电子设备52推断插槽26中的卡正根据M-PHY协议进行操作并且改变成M-PHY接口且尝试访问该卡(框142)。如果插槽26中的卡在框144应答,则主机设备52确定插槽26中的卡是M-PHY兼容设备(框146)。如果插槽26中的卡仍然不应答,则该过程生成错误(框148)。

[0067] 虽然过程120已构想并列举了具体命令以确定插入插槽26中的卡是否为特定类型的卡,但应当领会,这些卡类型中的每种类型的标准具有多种唯一性命令(即,只针对该标准存在的命令,并且其他标准中不具有对应的命令(例如,只针对SD存在但针对MMC、UHS等不存在的命令))。由此,可使用其他命令来帮助作出关于哪种卡类型被插入的确定而不脱离本公开的范围。

[0068] 尽管以上讨论关注于转用存储卡形状因子内的引脚,但本公开不被如此限定。另外,本公开构想了结合存储卡形状因子来使用通用闪存(UFS)存储系统。注意,迄今仅提议UFS用于固定存储器单元,诸如焊接在计算设备的主板上的闪存。UFS已被紧密绑定到M-PHY协议,如由Yuping Chung于2011年10月12日发布的JEDEC出版物UFS PHY和UNIPRO (UFS PHY and UNIPRO®)所证实的,该出版物通过援引整体纳入于此。尽管Chung构想了通过M-PHY物理层来实现的UFS,但Chung没有构想将UFS和可拆卸存储卡一起使用或经由如上所述的标准化连接器使用M-PHY来与存储卡通信。本公开构想了通过使UFS可用于可拆卸存储卡连接器、使用现成可用的卡形状因子和本文所公开的转用技术来扩展UFS能力。

[0069] 尽管本公开已专注于将来自各种存储卡标准的特定引脚转用为M-PHY用途,但应注意,存储卡形状因子上的任何引脚可被转用以携带发射机和接收机差分对。作为设计选择,将来自存储卡形状因子的数据引脚转用为充当M-PHY用途下的发射机和接收机差分对更为有意义。同样,在许多实例中,在M-PHY用途中保留其他存储卡形状因子引脚的用途是有意义的。例如,将接地连接保留为接地连接是有意义的。同样,被指定为功率引脚的引脚可被保留为M-PHY系统中的功率引脚。此种引脚功能性的保留促进了互操作性并允许熟悉一个系统的设计者容易地适应转用系统中的引脚布局。值得重复的是,尽管仅显式地解说了SD和MMCplus,但藉此所解说的转用概念可应用于各种其他存储卡连接器,诸如致密闪存(I和II)、安全数字(SD)(SD、miniSD、microSD、SDHC、miniSDHC、microSDHC、SDXC)、存储棒(标准、Pro、Pro Duo、Pro-HG Duo、Micro(M2)、xC)、多媒体卡(MMC)(MMC、RS-MMC、MMCmobile、MMCplus、MMCmicro、eMMC)、串行外设接口(SPI)、xD(标准、类型M、类型H、类型M+)、XQD、或超高速(UHS)(I和II)。

[0070] 进一步注意,可以提供对共享时钟的使用(使用现有时钟引脚或使用经转用的不同引脚来携带时钟信号)。使用共享时钟允许对M-PHY类型II的使用,并且还使用M-PHY类

型I的UFS一致(即使M-PHY类型I不需要时钟),因为UFS需要时钟信号。

[0071] 在替换实施例中(未解说),存储器可以是仅需要TXDP/TXDN对的只写存储器,因此将仅需要两个引脚用于数据传输。此种使用的示例性情境将是将数据写入存储器但从不将其读回的监视站、传感阵列、或遥测系统(例如,写入勘测器、火箭、气象气球、飞机黑匣子等)。

[0072] 根据本文中所公开的实施例,使用存储卡形状因子接口的M-PHY通信协议的操作以及相关设备、系统和方法可被设于或集成到任何基于处理器的设备中。不作为限定的示例包括机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话或智能电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、和便携式数字视频播放器。

[0073] 就此,图6解说了可采用其中应用了图2A-2D的映射(或与本文所公开的概念一致的其他映射)的存储卡式连接器的基于处理器的系统170的示例。控制器200与通道管理模块70A互操作,如所解说的。出于图6起见,该存储卡式连接器被称为连接器202。在这一示例中,基于处理器的系统170包括一个或多个中央处理单元(CPU)172,其各自包括一个或多个处理器174。(诸)CPU 172可以是主设备。(诸)CPU 172可具有耦合至(诸)处理器174以用于对临时存储的数据进行快速访问的高速缓存存储器176。(诸)CPU 172被耦合到系统总线180,且可互耦合基于处理器的系统170中所包括的主设备和从设备。系统总线180可以是总线互连。如众所周知的,(诸)CPU 172通过在系统总线180上交换地址、控制、和数据信息来与这些其他设备通信。例如,(诸)CPU 172可向作为从设备的示例的存储器控制器168(N)传达总线事务请求。尽管未在图6中解说,但可提供多个系统总线180,其中每个系统总线180构成不同的结构。

[0074] 其他主设备和从设备可被连接到系统总线180。如图6中所解说的,作为示例,这些设备可包括存储器系统182、一个或多个输入设备184、一个或多个输出设备186、一个或多个网络接口设备188、以及一个或多个显示控制器190。(诸)输入设备184可包括任何类型的输入设备,包括但不限于输入键、开关、语音处理器等。(诸)输出设备186可包括任何类型的输出设备,包括但不限于音频、视频、其他视觉指示器等。(诸)网络接口设备188可以是被配置成允许来往于网络192的数据交换的任何设备。网络192可以是任何类型的网络,包括但不限于:有线或无线网络、专用或公共网络、局域网(LAN)、广域网(WLAN)和因特网。(诸)网络接口设备188可被配置成支持所期望的任何类型的通信协议。存储器系统182可包括一个或多个存储器单元193(0-N)。可在系统总线180与耦合到系统总线180的主设备及从设备(诸如举例而言,在存储器系统182中提供的存储器单元193(0-N))之间提供仲裁器。

[0075] (诸)CPU 172还可被配置成通过系统总线180访问(诸)显示控制器190以控制发送给一个或多个显示器194的信息。(诸)显示控制器190经由一个或多个视频处理器196向(诸)显示器194发送要显示的信息,视频处理器196将要显示的信息处理成适于(诸)显示器194的格式。(诸)显示器194可包括任何类型的显示器,包括但不限于:阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器等。

[0076] (诸)CPU 172和(诸)显示控制器190还可充当用以通过系统总线180向仲裁器提出

存储器访问请求的主设备。(诸) CPU 172和(诸)显示控制器190中的不同线程可向仲裁器提出请求。


[0077] 本领域技术人员将进一步领会,结合本文所公开的实施例描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其他处理设备执行的指令、或这两者的组合。作为示例,本文描述的仲裁器、主设备和从设备可用在任何电路、硬件组件、集成电路(IC)、或IC芯片中。本文所公开的存储器可以是任何类型和大小的存储器,且可被配置成存储所需的任何类型的信息。为清楚地解说这种可互换性,以上已经以其功能性的形式一般地描述了各种解说性组件、框、模块、电路和步骤。此类功能性如何被实现取决于具体应用、设计选择和/或加诸于整体系统上的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性,但此类实现决策不应被解读为致使脱离本公开的范围。

[0078] 结合本文所公开的实施例描述的各种解说性逻辑块、模块、和电路可用设计成执行本文所描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立门或晶体管逻辑、分立硬件组件,或其任何组合来实现或执行。处理器可以是微处理器,但在替代方案中,处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合,例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或任何其他此类配置。

[0079] 本文所公开的各实施例可被体现为硬件和存储在硬件中的指令,并且可驻留在例如随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的计算机可读介质中。示例性存储介质耦合到处理器以使得该处理器能从该存储介质读取信息以及向该存储介质写入信息。替换地,存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在远程站中。在替换方案中,处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。


[0080] 还注意到,本文任何示例性实施例中描述的操作步骤被描述是为了提供示例和讨论。所描述的操作可按除了所解说的顺序以外的众多不同顺序来执行。而且,在单个操作步骤中描述的操作实际上可在多个不同步骤中执行。另外,在示例性实施例中讨论的一个或多个操作步骤可被组合。应理解,如对本领域技术人员显而易见地,在流程图中解说的操作步骤可进行众多不同的修改。本领域技术人员还将理解,信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如,贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。

[0081] 提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的,且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此,本公开并非旨在被限定于本文中所描述的示例和设计,而是应被授予与本文中所公开的原理和新颖特征一致的最广义的范围。




现有技术

图1A



现有技术


图1B



现有技术

图1C





现有技术

图1D

42

引脚 编号	SD SPI		M-PHY	
	主/主机侧 角色	从/设备侧 角色	主/主机侧 角色	从/设备侧 角色
1	CS	芯片选择		
2	DI	数据输出	TXDP	RXDP
3	VSS	接地	接地(可任选的)	接地(可任选的)
4	VDD	供电	供电(可任选的)	供电(可任选的)
5	SCLK	时钟	时钟(可任选的)	
6	VSS2	接地	接地(可任选的)	接地(可任选的)
7	DO	数据输入	RXDP	TXDP
8	RSV	保留	TXDN	RXDN
9	RSV	保留	RXDN	TXDN

图2A

44

引脚编号	SD		M-PHY	
	主/主机侧 角色	从/设备侧 角色	主/主机侧 角色	从/设备侧 角色
1	CD/DAT3	卡检测/数据 #3	RXDP	TXDP
2	CMD	命令	命令 (可任选的)	响应 (可任选的)
3	VSS1	接地	接地(可任选的)	接地(可任选的)
4	VDD	供电	供电(可任选的)	供电(可任选的)
5	CLK	时钟	时钟(可任选的)	
6	VSS2	接地	接地(可任选的)	接地(可任选的)
7	DAT0	数据 #0	TXDP	RXDP
8	DAT1	数据 #1	TXDN	RXDN
9	DAT2	数据 #2	RXDN	TXDN

图2B

46

引脚编号	UHS-II		M-PHY	
	主/主机侧角色	从/设备侧角色	主/主机侧角色	从/设备侧角色
1	RSV	传统模式	TXDP1	RXDP1
2	RSV	传统模式	TXDN1	RXDN1
3	RSV	传统模式	RXDN1	TXDN1
4	VDD1	供电	供电(可任选的)	供电(可任选的)
5	RSV	传统模式	RXDP1	TXDP1
6	RSV	传统模式	保留	保留
7	RCLK+	时钟输入	时钟(可任选的)	保留
8	RCLK-	时钟输入	时钟(可任选的)	保留
9	RSV	传统模式	保留	保留
10	VSS3	接地	接地(可任选的)	接地(可任选的)
11	D0+	输出数据	TXDP0	RXDP0
12	D0-	输出数据	TXDN0	RXDN0
13	VSS4	接地	接地(可任选的)	接地(可任选的)
14	VDD4	供电	供电(可任选的)	供电(可任选的)
15	D1-	输入数据	RXDN0	TXDN0
16	D1+	输入数据	RXDP0	TXDP0
17	VSS5	接地	接地(可任选的)	接地(可任选的)

图2C

48

引脚 编号	MMC PLUS		M-PHY	
	引脚 名称	主/主机侧 角色	主/主机侧 角色	供应/设备侧 角色
1	DAT3	数据比特 3	RXDPO	
2	CMD	命令/响应	命令/响应(可任选的)	
3	VSS	接地	接地	
4	VDD	供电电压	供电电压	
5	CLK	时钟	时钟	
6	VSS	接地	接地	
7	DAT0	数据比特 0	TXDPO	
8	DAT1	数据比特 1	TXDN0	
9	DAT2	数据比特 2	RXDN0	
10	DAT4	数据比特 4	TXDP1	
11	DAT5	数据比特 5	TXDN1	
12	DAT6	数据比特 6	RXDN1	
13	DAT7	数据比特 7	RXDP1	

图2D





图2E



现有技术

图3A




图3B






图4




图5




图6