



(12) 发明专利申请

(10) 申请公布号 CN 103872012 A

(43) 申请公布日 2014. 06. 18

(21) 申请号 201310087533. 3

(22) 申请日 2013. 03. 19

(30) 优先权数据

13/714, 087 2012. 12. 13 US

(71) 申请人 台湾积体电路制造股份有限公司

地址 中国台湾新竹

(72) 发明人 赖威志 吕孟升 叶恩祥 王垂堂

余振华

(74) 专利代理机构 北京德恒律治知识产权代理

有限公司 11409

代理人 章社杲 孙征

(51) Int. Cl.

H01L 23/528(2006. 01)

H01L 23/48(2006. 01)

H01L 25/16(2006. 01)

H01Q 1/22(2006. 01)


权利要求书2页 说明书9页 附图23页

(54) 发明名称

天线装置和方法

(57) 摘要

本发明公开了一种天线装置,包括具有多个有源电路的半导体管芯;形成在半导体管芯上方的模塑料层,其中半导体管芯和模塑料层形成扇出封装件;形成在模塑料层上方且在半导体管芯的第一侧上的第一介电层;形成在第一介电层中的第一再分配层;以及形成在半导体管芯上方并且通过第一再分配层连接至多个有源电路的天线结构。本发明还公开了一种形成天线装置的方法。



1. 一种器件,包括:  
半导体管芯,嵌入模塑料层中;  
多个后钝化互连件,形成在所述模塑料层上方;以及  
天线结构,通过所述多个后钝化互连件电连接至所述半导体管芯,所述天线结构由所述半导体管芯的互连件形成。
2. 根据权利要求1所述的器件,其中,所述多个后钝化互连件形成在所述半导体管芯的第一侧上方;以及  
所述天线结构形成在所述半导体管芯的第二侧上方,其中,所述天线结构通过通孔电连接至所述多个后钝化互连件。
3. 根据权利要求2所述的器件,其中,所述通孔形成在所述模塑料层中。
4. 一种器件,包括:  
半导体管芯,包括多个有源电路;  
模塑料层,形成在所述半导体管芯上方,其中,所述半导体管芯和所述模塑料层形成扇出封装件;  
第一介电层,形成在所述模塑料层上方且在所述半导体管芯的第一侧上;  
第一互连结构,形成在所述第一介电层中;以及  
天线结构,形成在所述半导体管芯上方并且通过所述第一互连结构电连接至所述多个有源电路,其中,所述天线结构由互连件形成。
5. 根据权利要求4所述的器件,进一步包括:  
第二介电层,形成在所述模塑料层上方的所述第一介电层上;以及  
后钝化互连件,形成在所述第二介电层中,所述天线结构通过所述后钝化互连件电连接至所述多个有源电路。
6. 根据权利要求4所述的器件,进一步包括:  
通孔,形成在所述模塑料层中;  
第二侧介电层,形成在所述模塑料层上方且在所述半导体管芯的第二侧上;以及  
金属凸块,形成在所述第二侧介电层上方。
7. 一种方法,包括:  
将半导体管芯嵌入模塑料层中;  
在所述模塑料层中形成第一组通孔;  
在所述半导体管芯的第一侧上形成第一互连结构,其中,所述第一互连结构通过所述第一组通孔连接所述半导体管芯;  
在所述模塑料层上方沉积第一介电层,其中,所述第一互连结构嵌入所述第一介电层中;  
在所述第一介电层上方形成后钝化互连件;以及  
在所述后钝化互连件上方形成天线结构,其中,所述天线结构电连接至所述半导体管芯。
8. 根据权利要求7所述的方法,进一步包括:  
将所述半导体管芯附接在第一载具上;  
在所述半导体管芯上方形成第一侧结构;

从所述半导体管芯卸离所述第一载具；  
翻转所述半导体管芯；  
将所述半导体管芯附接在第二载具上；  
在所述半导体管芯上方形成第二侧结构；以及  
从所述半导体管芯卸离所述第二载具。

9. 根据权利要求7所述的方法,进一步包括:使用通孔、所述第一互连结构将所述天线结构与所述半导体管芯连接,其中,所述通孔形成在所述模塑料层中。

10. 根据权利要求7所述的方法,进一步包括:使用通孔、所述第一互连结构将所述天线结构与所述半导体管芯连接,其中,所述通孔形成在所述半导体管芯中。

## 天线装置和方法

### 技术领域

[0001] 本发明涉及半导体技术领域,更具体地,涉及一种天线装置和方法。

### 背景技术

[0002] 自集成电路发明以来,由于各种电子部件(例如,晶体管、二极管、电阻器、电容器等)的集成密度持续改进,半导体工业经历了快速发展。集成密度的改进在极大程度上是由于最小部件尺寸的不断缩小,这使得更多的部件被集成到给定的区域。近来由于对更小电子器件的需求的增长,日益需求用于半导体管芯的更小和更创新的封装技术。

[0003] 随着半导体技术的发展,基于半导体器件的晶圆级封装作为一种有效的选择应运而生以进一步缩小半导体芯片的物理尺寸。在基于半导体器件的晶圆级封装中可以存在两个信号路由机制,即扇入信号路由机制和扇出信号路由机制。在具有扇入信号路由机制的半导体器件中,每一管芯的输入和输出焊盘都被限制在半导体管芯占用的空间内的区域中。在管芯的有限区域的情况下,由于输入和输出焊盘的节距的限制,因而输入和输出焊盘的数目是有限的。

[0004] 在具有扇出信号路由机制的半导体器件中,可以将管芯的输入和输出焊盘重新分配到管芯区域之外的区域。这样,输入和输出焊盘可以将信号传输到比管芯的区域更大的区域中并且为互连提供额外的间距。因此,能够增加半导体器件的输入和输出焊盘的数目。

[0005] 在扇出结构中,可以通过使用再分配层来实施信号再分配。再分配层可以将管芯区域内的输入和输出焊盘与管芯区域外部的另一输入和输出焊盘连接,从而使得来自半导体管芯的信号可以传输至半导体管芯占用的空间的外部。

[0006] 可以在半导体管芯上方形成模塑料层。模塑料层可以由环氧树脂或类似物形成。位于管芯的边缘至半导体器件的边缘的模塑料层的一部分通常被称为半导体器件的扇出区。

### 发明内容

[0007] 为了解决现有技术中所存在的问题,根据本发明的一个方面,提供了一种器件,包括:

[0008] 半导体管芯,嵌入模塑料层中;

[0009] 多个后钝化互连件,形成在所述模塑料层上方;以及

[0010] 天线结构,通过所述多个后钝化互连件电连接至所述半导体管芯,所述天线结构由所述半导体管芯的互连件形成。

[0011] 在可选实施例中,所述多个后钝化互连件形成在所述半导体管芯的第一侧上方;以及,所述天线结构形成在所述半导体管芯的第二侧上方,其中,所述天线结构通过通孔电连接至所述多个后钝化互连件。

[0012] 在可选实施例中,所述通孔形成在所述模塑料层中。

[0013] 在可选实施例中,所述通孔形成在所述半导体管芯中。

[0014] 在可选实施例中,所述多个后钝化互连件形成在所述半导体管芯的第一侧上方;以及,所述天线结构形成在所述半导体管芯的第一侧上方,其中,所述天线结构通过互连结构电连接至所述多个后钝化互连件。

[0015] 在可选实施例中,所述器件进一步包括:多个金属凸块,形成在所述半导体管芯的第二侧上方;以及,第一互连结构,形成在所述半导体管芯的第一侧上方,其中,所述天线结构通过所述第一互连结构电连接至所述半导体管芯。

[0016] 在可选实施例中,所述第一互连结构和所述多个后钝化互连件被配置成使得:所述半导体管芯中的各种有源电路通过由所述第一互连结构和所述多个后钝化互连件形成的连接路径电连接至所述天线结构。

[0017] 根据本发明的另一方面,还提供了一种器件,包括:

[0018] 半导体管芯,包括多个有源电路;

[0019] 模塑料层,形成在所述半导体管芯上方,其中,所述半导体管芯和所述模塑料层形成扇出封装件;

[0020] 第一介电层,形成在所述模塑料层上方且在所述半导体管芯的第一侧上;

[0021] 第一互连结构,形成在所述第一介电层中;以及

[0022] 天线结构,形成在所述半导体管芯上方并且通过所述第一互连结构电连接至所述多个有源电路,其中,所述天线结构由互连件形成。

[0023] 在可选实施例中,所述器件进一步包括:第二介电层,形成在所述模塑料层上方的所述第一介电层上;以及,后钝化互连件,形成在所述第二介电层中,所述天线结构通过所述后钝化互连件电连接至所述多个有源电路。

[0024] 在可选实施例中,所述器件进一步包括:通孔,形成在所述模塑料层中;第二侧介电层,形成在所述模塑料层上方且在所述半导体管芯的第二侧上;以及,金属凸块,形成在所述第二侧介电层上方。

[0025] 在可选实施例中,所述通孔、所述第一互连结构、所述金属凸块和所述天线结构被配置成使得:所述半导体管芯中的所述多个有源电路通过由所述通孔、所述第一互连结构和多个后钝化互连件形成的连接路径电连接至所述天线结构和所述金属凸块。

[0026] 在可选实施例中,所述第一互连结构是互连通孔。

[0027] 在可选实施例中,所述天线结构由铜形成。

[0028] 在可选实施例中,所述天线结构具有弯折线形状。

[0029] 根据本发明的又一方面,还提供了一种方法,包括:

[0030] 将半导体管芯嵌入模塑料层中;

[0031] 在所述模塑料层中形成第一组通孔;

[0032] 在所述半导体管芯的第一侧上形成第一互连结构,其中,所述第一互连结构通过所述第一组通孔连接所述半导体管芯;

[0033] 在所述模塑料层上方沉积第一介电层,其中,所述第一互连结构嵌入所述第一介电层中;

[0034] 在所述第一介电层上方形成后钝化互连件;以及

[0035] 在所述后钝化互连件上方形成天线结构,其中,所述天线结构电连接至所述半导体管芯。

[0036] 在可选实施例中,所述方法进一步包括:将所述半导体管芯附接在第一载具上;在所述半导体管芯上方形成第一侧结构;从所述半导体管芯卸离所述第一载具;翻转所述半导体管芯;将所述半导体管芯附接在第二载具上;在所述半导体管芯上方形成第二侧结构;以及,从所述半导体管芯卸离所述第二载具。

[0037] 在可选实施例中,所述方法进一步包括:使用通孔、所述第一互连结构将所述天线结构与所述半导体管芯连接,其中,所述通孔形成在所述模塑料层中。

[0038] 在可选实施例中,所述方法进一步包括:使用通孔、所述第一互连结构将所述天线结构与所述半导体管芯连接,其中,所述通孔形成在所述半导体管芯中。

[0039] 在可选实施例中,所述方法进一步包括:通过所述后钝化互连件和所述第一互连结构将所述天线结构与所述半导体管芯连接。

[0040] 在可选实施例中,所述方法进一步包括:在所述模塑料层上方且在所述半导体管芯的第二侧上沉积第二侧介电层;以及,在所述第二侧介电层上方形成金属凸块。

#### 附图说明

[0041] 为更充分地理解本发明的实施例,现将结合附图所作的以下描述作为参考,其中:

[0042] 图 1 示出根据一个实施例的具有多个天线结构的半导体器件的截面图;

[0043] 图 2 示出根据另一实施例的具有多个天线结构的半导体器件的截面图;

[0044] 图 3A 示出根据一个实施例的半导体器件的截面图;

[0045] 图 3B 示出根据另一实施例的半导体器件的截面图;

[0046] 图 4A 示出根据一个实施例的在半导体器件上方形成模塑料层之后图 3A 中示出的半导体器件的截面图;

[0047] 图 4B 示出根据一个实施例的在半导体器件上方形成模塑料层之后图 3B 中示出的半导体器件的截面图;

[0048] 图 5A 示出根据一个实施例的在模塑料层中形成多个开口之后图 4A 中示出的半导体器件的截面图;

[0049] 图 5B 示出根据一个实施例的在模塑料层中形成多个开口之后图 4B 中示出的半导体器件的截面图;

[0050] 图 6 示出根据一个实施例的在模塑料层中形成多个通孔之后图 5 中示出的半导体器件的截面图;

[0051] 图 7 示出根据一个实施例的在模塑料层上方形成第一介电层之后图 6 中示出的半导体器件的截面图;

[0052] 图 8 示出根据一个实施例的在第一介电层中形成多个通孔之后图 7 中示出的半导体器件的截面图;

[0053] 图 9 示出根据一个实施例的在第一介电层上方形成第一后钝化互连件之后图 8 中示出的半导体器件的截面图;

[0054] 图 10 示出根据一个实施例的在模塑料层上方形成第二介电层之后图 9 示出的半导体器件的截面图;

[0055] 图 11 示出根据一个实施例的在第二介电层上方形成第二后钝化互连件之后图 10

示出的半导体器件的截面图；

[0056] 图 12 示出根据一个实施例的在第二介电层上方形成第三介电层之后图 11 示出的半导体器件的截面图；

[0057] 图 13 示出从半导体器件移除载具的工序；

[0058] 图 14 示出根据一个实施例的在将半导体器件翻转并且将其附接至载具之后图 13 示出的半导体器件的截面图；

[0059] 图 15 示出根据一个实施例的在模塑料层上方形成第一背侧介电层之后图 14 示出的半导体器件的截面图；

[0060] 图 16 示出根据一个实施例的在第一背侧介电层上方形成背侧后钝化互连件之后图 15 示出的半导体器件的截面图；

[0061] 图 17 示出根据一个实施例的在第一背侧介电层上方形成第二背侧介电层之后图 16 示出的半导体器件的截面图；

[0062] 图 18 示出根据一个实施例的多个凸块下金属化结构和金属凸块的形成；

[0063] 图 19 示出从半导体器件移除载具的工序；

[0064] 图 20-33 是根据一个实施例的在另一具有天线结构的半导体器件的制造过程中的中间阶段的截面图；

[0065] 图 34 示出根据一个实施例的具有天线结构的半导体器件的俯视图和截面图；

[0066] 图 35 示出根据另一实施例的具有天线结构的半导体器件的俯视图和截面图；

[0067] 图 36 示出根据又一实施例的具有天线结构的半导体器件的俯视图和截面图；

[0068] 图 37 示出根据又一实施例的具有天线结构的半导体器件的俯视图和截面图；

[0069] 图 38 示出根据一个实施例的天线结构的俯视图；

[0070] 图 39 示出根据另一实施例的天线结构的俯视图；以及

[0071] 图 40 示出根据又一实施例的天线结构的俯视图。

[0072] 除非另有指示，不同附图中相同的编号和符号一般指相同的部件。附图的绘制是为了清晰地示出各种实施例的相关方面，附图不必按比例绘制。

## 具体实施方式

[0073] 以下详细论述了本发明实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所论述的具体实施例仅是制造和使用本发明的示例性具体方式，而不用于限制本发明的范围。

[0074] 将就具体环境中的实施例来描述本发明，即通过后钝化互连件形成的具有天线结构的半导体器件。然而，本发明的实施例还可以应用到多种天线结构和半导体器件中。下文将参考附图详细地描述各种实施例。

[0075] 图 1 示出根据一个实施例的具有多个天线结构的半导体器件的截面图。半导体器件 100 包括嵌入模塑料层 106 中的半导体管芯 102。为了给出对各种实施例的发明方面的基本理解，没有详细地绘制半导体管芯 102。然而，应该注意半导体管芯 102 可以包括诸如源电路层、衬底层、层间介电 (ILD) 层和金属间介电 (IMD) 层 (未示出) 的基本半导体层。

[0076] 根据一个实施例，半导体管芯 102 可以包括多个逻辑电路诸如中央处理器 (CPU) 和图像处理器 (GPU) 等。可选地，半导体管芯 102 可以包括多个存储电路诸如静态随机存

取存储器 (SRAM) 和动态随机存取存储器 (DRAM) 等。而且, 半导体管芯 102 可以包括用于射频应用的集成电路。应该注意, 半导体管芯 102 可以有多个实施例, 这些实施例都包括在本发明的范围内。

[0077] 如图 1 所示, 可以在模塑料层 106 中形成多个通孔。此外, 在模塑料层 106 上方且在半导体管芯 102 的第一侧形成多个再分配层。再分配层、通孔和半导体管芯 102 可以形成扇出封装件。

[0078] 随后在模塑料层 106 上方且在半导体管芯 102 的第一侧形成多个介电层 110。在每一介电层中存在多个通孔和后钝化互连件。顶部介电层中的后钝化互连件可用作天线结构。如图 1 所示, 天线结构 104 和 108 嵌入在顶部介电层中并且通过由多个互连件和通孔形成的导电通道电连接至半导体管芯 102。

[0079] 如图 1 所示, 随后在模塑料层 106 上方且在半导体管芯 102 的第二侧形成多个第二侧介电层 120。可以在第二侧介电层 120 中形成再分配层和互连件。而且, 在第二侧介电层 120 上方形成多个金属凸块 125。

[0080] 如图 1 所示, 金属凸块 125 连接至半导体管芯 102 以及天线结构 104 和 108。以下参考图 3A 至图 19 详细地描述半导体器件 100 的形成工艺。

[0081] 将天线结构 (例如, 天线结构 104 和 108) 集成到扇出晶圆级封装件的一个有利特点是图 1 示出的天线结构 104 和 108 为无线通信系统提供了形状因数小、低成本和低信号损失的解决方案。

[0082] 图 2 示出根据另一实施例的具有多个天线结构的半导体器件的截面图。如图 2 所示, 除了天线结构 204 形成在半导体管芯 202 的第二侧之外, 半导体器件 200 的结构类似于图 1 示出的半导体器件 100 的结构。天线结构 204 通过模塑料层 208 中形成的通孔 206 电连接至半导体管芯 202。如本领域已知的, 模塑料层 208 可以由于环氧树脂或类似物形成。模塑料层 208 有助于保护半导体管芯 202 免受来自热、震动、潮湿和腐蚀的影响。以下参考图 20 至图 33 详细描述半导体器件 200 的形成工艺。

[0083] 应该注意, 虽然图 2 示出天线结构 204 通过形成在模塑料层 208 中的通孔电连接至半导体管芯 202, 但是本领域普通技术人员会认识到图 2 示出的通孔 206 仅是一个实例, 而不应该不适当地限制权利要求的范围。本领域技术人员将认识到许多变化、替代和修改。例如, 可以在管芯 202 中形成通孔 206。

[0084] 图 3A 至图 19 是根据一个实施例的在具有天线结构的半导体器件制造中的中间阶段的截面图。图 3A 示出根据一个实施例的半导体器件的截面图。如图 3 所示, 半导体管芯 304 的背侧安装在载具 302 上。在半导体管芯 304 的前侧形成多个铜柱。半导体管芯 304 可以包括衬底、多个 ILD 层和 IMD 层 (未示出)。

[0085] 衬底可以由硅形成, 但是还可以由其它的 III 族、IV 族和 / 或 V 族元素形成, 诸如硅、锗、镓、砷和它们的组合。衬底还可以是绝缘体上硅 (SOI) 的形式。SOI 衬底可以包括形成在绝缘层 (例如, 隐埋氧化物等) 上方的半导体材料 (例如, 硅和 / 或锗等) 层, 其中绝缘层形成在硅衬底中。此外, 可以使用的其他衬底包括多层衬底、梯度衬底和 / 或混合取向衬底等。

[0086] 衬底可以进一步包括各种电路 (未示出)。形成在衬底上的电路可以是适合于特定应用的任何类型的电路。根据一个实施例, 电路可以包括各种 n 型金属氧化物半导体

(NMOS) 和 / 或 p 型金属氧化物半导体 (PMOS) 器件, 诸如晶体管、电容器、电阻器、二极管、光电二极管和 / 或熔丝等。电路可以互连以实现一个或多个功能。这些功能可以包括存储结构、处理结构、传感器、放大器、功率分布和 / 或输入 / 输出电路等。本领域技术人员将认识到, 以上实例仅用于说明的目的而不用来将各种实施例限制在任何特定的应用中。

[0087] 在整个说明书中, 半导体管芯具有有源电路的一侧可选地被称为半导体管芯的前侧。另一方面, 半导体管芯不具有有源电路的一侧被称为半导体管芯的背侧。应该注意, 虽然图 3 示出了在载具 302 上安装有单个半导体管芯, 然而载具 302 可以容纳任何数目的半导体管芯。

[0088] 图 3B 示出根据另一实施例的半导体器件的截面图。除了半导体管芯 304 的前侧上形成铜柱之前将半导体管芯 304 附接至载具 302 外, 图 3B 示出的半导体器件类似于图 3A 示出的半导体器件。

[0089] 图 4A 示出根据一个实施例的在半导体器件上方形成模塑料层之后图 3A 示出的半导体器件的截面图。通过合适的半导体沉积技术在载具 302 上方沉积模塑料层 502。结果, 半导体管芯 304 嵌入到模塑料层 502 中, 如图 4A 所示。

[0090] 模塑料层 502 可以由环氧树脂或类似物形成。可选地, 可以由包括聚苯并恶唑 (PBO)、SU-8 感光环氧树脂和 / 或膜式聚合物材料等的感光材料取代模塑料层 502。

[0091] 根据一个实施例, 模塑料层 502 被层压或覆盖在半导体管芯 304 上。具有层压或覆盖在半导体管芯 304 的顶部上的模塑料层的一个有利特点是可以扩展半导体管芯 304 的有效管芯区域, 从而可以基于模塑料层 502 形成扇出封装件。以下参考图 5A 至图 19 详细地描述扇出封装件的形成工艺。

[0092] 图 4B 示出根据一个实施例的在半导体器件上方形成模塑料层之后图 3B 示出的半导体器件的截面图。图 4B 的沉积工艺类似于图 4A 的沉积工艺, 在此不再论述以避免重复。

[0093] 图 5A 示出根据一个实施例的在模塑料层中形成多个开口之后图 4A 示出的半导体器件的截面图。考虑到电和热的需要, 通过光刻工艺来图案化模塑料层 502。可以使用诸如干蚀刻和 / 或湿蚀刻的蚀刻工艺来去除模塑料层 502 的被选区域。因此, 形成各种开口 602。如图 5A 所示, 开口 602 延伸穿过模塑料层 502。

[0094] 图 5B 示出根据一个实施例的在模塑料层中形成多个开口之后图 4B 示出的半导体器件的截面图。除了开口 604 形成在半导体管芯 304 的顶部上外, 图 5B 的结构类似于图 5A 的结构。开口的形成方法类似于以上参考图 5A 描述的形成方法, 在此不再论述。

[0095] 图 6 示出根据一个实施例的在模塑料层中形成多个通孔之后图 5A 或图 5B 示出的半导体器件的截面图。如图 6 所示, 采用诸如电镀工艺的任何合适的制造技术将导电材料填充到开口 602 (图 5A 和图 5B) 和 604 (图 5B)。因此, 多个通孔 (例如, 通孔 702) 形成在模塑料层 502 中。导电材料可以是铜, 但也可以是任何合适的导电材料, 诸如铜合金、铝、钨、银和 / 或它们的任何组合等。

[0096] 图 7 示出根据一个实施例得在模塑料层上方形成第一介电层之后图 6 示出的半导体器件的截面图。在模塑料层 502 上形成第一介电层 802。第一介电层 802 可以由光刻胶材料或非光刻胶材料形成。根据一个实施例, 第一介电层 802 可以由诸如聚苯并恶唑 (PBO)、SU-8 感光环氧树脂和 / 或膜式聚合物材料等的光刻胶材料形成。可以通过诸如旋涂等合适的制造技术来形成第一介电层 802。

[0097] 图 8 示出根据一个实施例的在第一介电层中形成多个互连通孔之后图 7 示出的半导体器件的截面图。如图 8 所示,在通孔上方形成互连通孔 902 并且在半导体管芯 304 上方形成互连通孔 904。可以通过诸如电镀工艺的任何合适的制造技术来形成互连通孔 902 和 904。可选地,可以通过诸如化学镀工艺、化学汽相沉积 (CVD) 和 / 或类似工艺的其他技术来形成互连通孔 902 和 904。互连通孔 902 和 904 可以由导电材料形成。导电材料可以是铜,但也可以是任何合适的导电材料,诸如铜合金、铝、钨、银和 / 或它们的任何组合等。

[0098] 图 9 示出根据一个实施例的在第一介电层上方形成第一后钝化互连件之后图 8 示出的半导体器件的截面图。在第一介电层 802 上形成后第一钝化互连件 1002 和 1004。如图 9 所示,第一后钝化互连件通过通孔连接至半导体管芯 304。

[0099] 图 10 示出根据一个实施例的在模塑料层上方形成第二介电层之后图 9 示出的半导体器件的截面图。在第一介电层 802 上形成第二介电层 1102。如图 10 所示,第一后钝化互连件 1002 和 1004 嵌入到第二介电层 1102 中。形成第二介电层 1102 的材料可以与形成第一介电层 802 的材料相同。根据一个实施例,第二介电层 1102 可以由诸如 PBO 等合适的介电材料形成。可以通过诸如旋涂等合适的制造技术来形成第二介电层 1102。

[0100] 图 11 示出根据一个实施例的在第二介电层上方形成第二后钝化互连件之后图 10 示出的半导体器件的截面图。类似于图 8 示出的制造步骤,在第二介电层 1102 中形成多个互连通孔,并且在第二介电层 1102 上形成第二后钝化互连件 1202 和 1204。应该注意,第二后钝化互连件 1202 和 1204 可以用作半导体器件的天线结构 (例如,图 1 示出的天线结构 104 和 108)。天线结构 1202 和 1204 通过由一些通孔和互连件形成的短传输路径电连接至半导体管芯 304。

[0101] 图 11 示出形成在第二介电层 1102 上的天线结构 1202 和 1204。图 11 的截面图仅是一个实例,不应该不适当地限制权利要求的范围。本领域技术人员将认识到许多变化、替代和修改。例如,在天线结构 1202、1204 和半导体管芯 304 之间可以存在另外的介电层、通孔和互连件。

[0102] 图 11 示出的天线结构 1202 和 1204 的一个有利特点是从天线结构 1202 和 1204 至半导体管芯 304 的信号传输路径非常短。这样,可以减少基于图 11 示出的天线结构的无线系统的信号损失。

[0103] 图 12 示出根据一个实施例的在第二介电层上方形成第三介电层之后图 11 示出的半导体器件的截面图。第三介电层 1302 形成在第二介电层 1102 上。如图 12 所示,天线结构 1202 和 1204 嵌入第三介电层 1302 中。第三介电层 1302 可以由与形成第一介电层 802 和第二介电层 1102 的材料相同的材料形成。根据一个实施例,第三介电层 1302 可以由诸如 PBO 等合适的介电材料形成。可以通过诸如旋涂等合适的制造技术来形成第三介电层 1302。

[0104] 图 13 示出从半导体器件移除载具的工序。根据一个实施例,可以从半导体器件卸离载具 302 (图 12 示出)。可以使用各种分离工艺将半导体器件与载具 302 分离。各种分离工艺可以包括化学溶剂和 / 或 UV 曝光等。

[0105] 图 14 示出根据一个实施例的翻转半导体器件并将半导体器件附接至载具之后图 13 示出的半导体器件的截面图。在从载具卸离半导体器件之后,翻转半导体器件。随后,将半导体器件的前侧安装在载具 1402 上。

[0106] 图 15 示出根据一个实施例的在模塑料层上方形成第一背侧介电层之后图 14 示出的半导体器件的截面图。在半导体管芯 304 的背侧上方且模塑料层 402 上形成第一背侧介电层 1502。

[0107] 第一背侧介电层 1502 可以由光刻胶材料或者非光刻胶材料形成。根据一个实施例,第一背侧介电层 1502 可以由任何合适的介电材料形成,诸如 PBO、SU-8 感光环氧树脂和 / 或膜式聚合物材料等。可以通过旋涂等任何合适的半导体制造技术来形成第一背侧介电层 1502。

[0108] 图 16 示出根据一个实施例的在第一背侧介电层上方形成背侧后钝化互连件之后图 15 示出的半导体器件的截面图。类似于图 11 示出的制造步骤,在第一背侧介电层 1502 中形成多个互连通孔并且在第一背侧介电层 1502 上形成背侧后钝化互连件 1602。

[0109] 图 17 示出根据一个实施例的在第一背侧介电层上方形成第二背侧介电层之后图 16 示出的半导体器件的截面图。在第一背侧介电层 1502 上形成第二背侧介电层 1702。如图 17 所示,背侧后钝化互连件 1602 嵌入到第二背侧介电层 1702 中。第二背侧介电层 1702 可以由与形成第一背侧介电层 1502 的材料相同的材料形成。

[0110] 根据一个实施例,第二背侧介电层 1702 可以由诸如 PBO 等合适的介电材料形成。可以通过诸如旋涂等合适的制造技术来形成第二背侧介电层 1702。

[0111] 图 18 示出根据一个实施例的多个凸块下金属结构和金属凸块的形成。在后钝化互连件和金属凸块 1802 之间形成多个凸块下金属结构(未示出)。凸块下金属结构有助于阻止金属凸块 1802 和半导体器件的集成电路之间的扩散,同时提供低电阻导电连接。金属凸块 1802 是半导体器件的输入 / 输出 (I/O) 焊盘。根据一个实施例,金属凸块 1802 可以是多个焊料球。可选地,金属凸块 1802 可以是多个连接网格阵列 (LGA) 焊盘。

[0112] 图 19 示出从半导体器件移除载具的工序。根据一个实施例,可以从半导体器件卸离载具 1402。可以使用各种分离工艺将半导体器件与载具 1402 分离。各种分离工艺可以包括化学溶剂、UV 曝光等。

[0113] 在传统的无线系统中,天线结构可以形成在印刷电路板 (PCB) 中 / 上。在天线结构和其相应的半导体管芯之间可能存在长的信号传输路径。与传统的天线结构相比,图 19 示出的天线结构的一个有利特点是从天线结构至半导体管芯的信号传输路径非常短。这样,可以减少基于图 19 示出的天线结构的无线系统的信号损失。图 19 示出的天线结构的另一有利特点是可以通过将天线结构集成到半导体封装件中来提高无线系统的形状因数。

[0114] 图 20 至图 33 是根据一个实施例的在另一具有天线结构的半导体器件制造中的中间阶段的截面图。除了由后钝化互连件形成的天线结构(例如,图 23 中的天线结构 2402) 设置在半导体管芯(例如,半导体管芯 2106 和 2108) 的背侧而不是半导体管芯的前侧之外,半导体器件 2100 的制造工艺类似于图 3A-19 中示出的半导体器件 300 的制造工艺。

[0115] 此外,天线结构(例如,图 32 中的天线结构 3302) 通过形成在模塑料层中的通孔(例如,图 32 中的通孔 3304) 电连接至半导体管芯(例如,图 32 中的半导体管芯 2106) 和前侧互连件(例如,图 32 中的前侧互连件 3306)。

[0116] 图 34 示出根据一个实施例的具有天线结构的半导体器件的俯视图和截面图。截面图 3502 示出天线结构 3506 通过由通孔 3510、第一输入和输出焊盘、再分配层和第二输入和输出焊盘形成的导电通道电连接至半导体管芯 3508。在半导体器件的扇出区中成通孔

3510。更具体而言,通孔 3510 位于模塑料层 3512 中(如图 34 所示)。

[0117] 俯视图 3504 示出根据一个实施例的天线结构 3506 的形状。天线结构 3506 可以是双极子形状。天线结构 3506 形成在模塑料层 3512 上方,并且具有一个端子,电连接至形成在模塑料层 3512 中的通孔 3510。

[0118] 应该注意,天线结构 3506 的形状基本上为双极子的形状(如图 34 所示)。这种形状包括在用于天线结构的各种实施例的范围和精神内,天线结构也包括诸如卵形、正方形、矩形、圆形、三角形和椭圆形等的其他形状。

[0119] 图 35 示出根据另一实施例的具有天线结构的半导体器件的俯视图和截面图。除了天线结构 3606 形成在半导体管芯的前侧之外,图 35 示出的天线结构类似于图 34 示出的天线结构。以上参考图 3A-19 详细地描述了在半导体管芯的前侧制造天线结构的形成工艺,在此不再论述以避免重复。

[0120] 图 36 示出根据又一实施例的具有天线结构的半导体器件的俯视图和截面图。除了天线结构 3706 形成在半导体管芯的上方而不是半导体器件扇出区上之外,图 36 示出的天线结构类似于图 34 示出的天线结构。图 36 示出的制造天线结构的详细形成工艺类似于图 34 示出的天线结构形成工艺,在此不再论述以避免重复。

[0121] 图 37 示出根据又一实施例的具有天线结构的半导体器件的俯视图和截面图。除了电连接至天线结构 3806 的通孔 3808 形成在半导体管芯中而不是半导体器件的模塑料层中之外,图 37 示出的天线结构类似于图 36 示出的天线结构。

[0122] 图 38 示出根据一个实施例的天线结构的俯视图。天线结构 3902 可以是弯折线形状。如图 38 所示,天线结构 3902 的弯折线部分可以包括三条平行的“腿”。天线结构 3902 的另一端子连接至通孔 3904。应该认识到,虽然图 38 示出具有三条平行“腿”的天线结构 3902,但是天线结构 3902 可以具有任何数目的平行“腿”。

[0123] 图 39 示出根据另一实施例的天线结构的俯视图。天线结构可以是补丁形状。如图 39 所示,天线结构 4002 的形状是矩形。天线结构 4002 的一个端子连接至通孔 4004。应该注意,图 39 示出的形状仅是一个实例,不应该不适当地限制权利要求的范围。本领域技术人员将认识到许多变化、替代和修改。例如,该补丁形状可以是狭缝形补丁、狭槽形补丁和 / 或类似物。

[0124] 图 40 示出根据又一实施例的天线结构的俯视图。如图 40 所示,天线结构 4102 的形状是圆形,但具有多条狭缝。天线结构 4102 的一个端子连接至通孔 4104。

[0125] 尽管已经详细地描述了实施例及其优势,但应该理解,可以在不背离所附权利要求限定的本发明的构思和范围的情况下,进行各种改变、替换和更改。

[0126] 而且,本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明应很容易理解,根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此,所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。




图 1




图 2




图 3A




图 3B




图 4A




图 4B




图 5A




图 5B




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13

300  
⚡




图 14

300  
⚡




图 15

300  
⚡




图 16

300  
⚡




图 17




图 18




图 19




图 20




图 21




图 22




图 23




图 24




图 25




图 26




图 27




图 28




图 29




图 30




图 31




图 32




图 33




图 34




图 35




图 36




图 37




图 38




图 39




图 40