

【公報種別】特許法第 17 条の 2 の規定による補正の掲載
 【部門区分】第 6 部門第 3 区分
 【発行日】平成 23 年 7 月 28 日 (2011.7.28)

【公表番号】特表 2010-529534 (P2010-529534A)
 【公表日】平成 22 年 8 月 26 日 (2010.8.26)
 【年通号数】公開・登録公報 2010-034
 【出願番号】特願 2010-510322 (P2010-510322)
 【国際特許分類】

G 0 6 F 12/08 (2006.01)

G 0 6 F 12/10 (2006.01)

【 F I 】

G 0 6 F 12/08 5 1 7 B

G 0 6 F 12/08 5 0 9 B

G 0 6 F 12/08 5 5 9 F

G 0 6 F 12/10 5 0 1 Z

G 0 6 F 12/08 5 1 3

G 0 6 F 12/08 5 0 9 F

G 0 6 F 12/08 5 0 1 B

【手続補正書】

【提出日】平成 23 年 5 月 27 日 (2011.5.27)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

少なくとも第 1 の 1 次キャッシュおよび高次キャッシュを含むキャッシュ階層を有するプロセッサであって、前記プロセッサは、

物理メモリ空間の第 1 の部分を前記高次キャッシュの第 1 の部分にマップし、

少なくとも一部がマイクロコードを含む命令を実行し、

前記命令の第 1 の命令をデコードし、

前記第 1 の命令の前記デコードに応答してマイクロコードアクセス信号が検出された場合に、前記第 1 の命令がマイクロコードを表していると判定すると共に前記第 1 の命令が前記高次キャッシュの前記第 1 の部分にアクセスするのを許可し、

前記第 1 の命令の前記デコードに応答してマイクロコードアクセス信号が検出されなかった場合に、前記第 1 の命令がマイクロコードを表していないと判定すると共に前記第 1 の命令が前記高次キャッシュの前記第 1 の部分にアクセスするのを阻止するように構成されているプロセッサ。

【請求項 2】

前記物理メモリ空間の前記第 1 の部分は、マイクロコードが使用するために恒久的に割り当てられる請求項 1 に記載のプロセッサ。

【請求項 3】

前記プロセッサは、

前記高次キャッシュの前記第 1 の部分の 1 つ以上のキャッシュラインを、前記高次キャッシュから前記第 1 の 1 次キャッシュの第 1 の部分に移動させ、

マイクロコードが、前記第 1 の 1 次キャッシュの前記第 1 の部分にアクセスするのを許可し、

マイクロコードを含まない命令が、前記第 1 の 1 次キャッシュの前記第 1 の部分にアクセスするのを阻止するように更に構成されている請求項 1 に記載のプロセッサ。

【請求項 4】

前記プロセッサは、前記第 1 の命令の 1 つ以上のビットが所定の状態を有しているのを検出することによって前記デコードの間に前記第 1 の命令がマイクロコードを表していると判定するように更に構成されている請求項 1 に記載のプロセッサ。

【請求項 5】

変換ルックアサイドバッファ (TLB) を更に有し、前記プロセッサは、マイクロコードを含まない命令が、前記物理メモリ空間の前記第 1 の部分にアクセスするのを阻止するために、前記物理メモリ空間の前記第 1 の部分への TLB リフィルを禁止するように更に構成されている請求項 4 に記載のプロセッサ。

【請求項 6】

少なくとも第 1 のコアおよび第 2 のコアを更に有し、前記第 2 のコアは、前記物理メモリ空間の第 2 の部分を前記高次キャッシュの第 2 の部分にマップし、少なくとも一部がマイクロコードを含む命令を実行し、マイクロコードが、前記高次キャッシュの前記第 2 の部分にアクセスするのを許可し、マイクロコードを含まない命令が、前記高次キャッシュの前記第 2 の部分にアクセスするのを阻止するように構成されている請求項 1 に記載のプロセッサ。

【請求項 7】

前記第 1 のコアは前記第 1 の 1 次キャッシュを有し、前記第 2 のコアは第 2 の 1 次キャッシュを有し、

前記第 1 のコアは、

前記高次キャッシュの前記第 1 の部分にマップされている 1 つ以上のキャッシュラインを、前記高次キャッシュから前記第 1 の 1 次キャッシュの一部に移動させ、

マイクロコードが、前記第 1 の 1 次キャッシュの前記一部にアクセスするのを許可し、

マイクロコードを含まない命令が、前記第 1 の 1 次キャッシュの前記一部にアクセスするのを阻止するように更に構成され、

前記第 2 のコアは、

前記高次キャッシュの前記第 2 の部分にマップされている 1 つ以上のキャッシュラインを、前記高次キャッシュから前記第 2 の 1 次キャッシュの一部に移動させ、

マイクロコードが、前記第 2 の 1 次キャッシュの前記一部にアクセスするのを許可し、

マイクロコードを含まない命令が、前記第 2 の 1 次キャッシュの前記一部にアクセスするのを阻止するように構成されている請求項 6 に記載のプロセッサ。

【請求項 8】

プロセッサのキャッシュ階層において、物理メモリ空間の第 1 の部分を高次キャッシュの第 1 の部分にマップするステップと、

第 1 のプロセッサコアにより、少なくとも一部がマイクロコードを含む命令を実行するステップと、

少なくとも第 1 の 1 次キャッシュおよび高次キャッシュを含むキャッシュ階層を有するプロセッサであって、前記プロセッサは、

物理メモリ空間の第 1 の部分を前記高次キャッシュの第 1 の部分にマップし、

少なくとも一部がマイクロコードを含む命令を実行し、

前記命令の第 1 の命令をデコードするステップと、

前記第 1 の命令の前記デコードに応答してマイクロコードアクセス信号が検出された場合に、前記第 1 の命令がマイクロコードを表していると判定すると共に前記第 1 の命令が前記高次キャッシュの前記第 1 の部分にアクセスするのを許可するステップと、

前記第 1 の命令の前記デコードに応答してマイクロコードアクセス信号が検出されなかった場合に、前記第 1 の命令がマイクロコードを表していないと判定すると共に前記第 1 の命令が前記高次キャッシュの前記第 1 の部分にアクセスするのを阻止するように構成さ

れているステップと、を含む方法。

【請求項 9】

前記物理メモリ空間の前記第 1 の部分をマイクロコードが使用するために恒久的に割り当てるステップを更に含む、請求項 8 に記載の方法。

【請求項 10】

前記高次キャッシュの前記第 1 の部分の 1 つ以上のキャッシュラインを、前記高次キャッシュから、前記プロセッサの第 1 の 1 次キャッシュの第 1 の部分に移動させるステップと、
マイクロコードが、前記第 1 の 1 次キャッシュの前記第 1 の部分にアクセスするのを許可するステップと、

マイクロコードを含まない命令が、前記第 1 の 1 次キャッシュの前記第 1 の部分にアクセスするのを阻止するステップとを更に含む、請求項 8 に記載の方法。

【請求項 11】

前記プロセッサは、前記第 1 の命令の 1 つ以上のビットが所定の状態を有しているのを検出することによって前記デコードの間に前記第 1 の命令がマイクロコードを表していると判定するように更に構成されているステップを更に含む、請求項 8 に記載の方法。

【請求項 12】

前記マイクロコードアクセス信号がアサートされていない場合、命令が前記物理メモリ空間の前記第 1 の部分にアクセスするのを阻止する前記ステップは、変換ルックアサイドバッファ (TLB) からの前記物理メモリ空間の前記第 1 の部分へのリフィルを禁止するステップを更に含む、請求項 11 に記載の方法。

【請求項 13】

前記物理メモリ空間の第 2 の部分を前記高次キャッシュの第 2 の部分にマップするステップと、

第 2 のプロセッサコアにより、少なくとも一部がマイクロコードを含む命令を実行するステップと、

前記第 2 のプロセッサコアにより、マイクロコードが、前記高次キャッシュの前記第 2 の部分にアクセスするのを許可するステップと、

前記第 2 のプロセッサコアにより、マイクロコードを含まない命令が、前記高次キャッシュの前記第 2 の部分にアクセスするのを阻止するステップとを更に含む、請求項 8 に記載の方法。

【請求項 14】

前記高次キャッシュの前記第 1 の部分にマップされている 1 つ以上のキャッシュラインを、前記高次キャッシュから第 1 の 1 次キャッシュの一部に移動させるステップと、

前記高次キャッシュの前記第 2 の部分にマップされている 1 つ以上のキャッシュラインを、前記高次キャッシュから第 2 の 1 次キャッシュの一部に移動させるステップと、

マイクロコードが、前記第 1 の 1 次キャッシュの前記一部および / または前記第 2 の 1 次キャッシュの前記一部にアクセスするのを許可するステップと、

マイクロコードを含まない命令が、前記第 1 の 1 次キャッシュの前記一部にアクセスするのを阻止するステップと、

マイクロコードを含まない命令が、前記第 2 の 1 次キャッシュの前記一部にアクセスするのを阻止するステップと、を更に有する請求項 13 に記載の方法。