(12) 특허협력조약에 의하여 공개된 국제출원

(19) 세계지식재산권기구
국제사무국

(43) 국제공개일
2020 년 10 월 29 일 (29.10.2020)

WIPO | PCT

(10) 국제공개번호
WO 2020/218757 A1

(51) 국제특허분류:
H01L 31/18 (2006.01) *H01L 31/0368* (2006.01)
H01L 31/0236 (2006.01) *H01L 31/05* (2006.01)

(21) 국제출원번호: PCT/KR2020/004758

(22) 국제출원일: 2020 년 4 월 8 일 (08.04.2020)

(25) 출원언어: 한국어

(26) 공개언어: 한국어

(30) 우선권정보:
10-2019-0048780 2019 년 4 월 25 일 (25.04.2019) KR

(71) 출원인: 엘지전자 주식회사 (**LG ELECTRONICS INC.**) [KR/KR]; 07336 서울시 영등포구 여의대로 128, Seoul (KR).

(72) 발명자: 이대용 (**LEE, Daeyong**); 06772 서울시 서초구 양재대로11길 19 LG전자 특허센터, Seoul (KR). 김진성 (**KIM, Jinsung**); 06772 서울시 서초구 양재대로11길 19 LG전자 특허센터, Seoul (KR).


(74) 대리인: 특허법인 로얄 (**ROYAL PATENT & LAW OFFICE**); 06648 서울시 서초구 반포대로 104 서일빌딩 4 층, Seoul (KR).

(81) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 국내 권리의 보호를 위하여): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 역내 권리의 보호를 위하여): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 유라시아 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 유럽 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK,

(54) **Title:** METHOD FOR MANUFACTURING SOLAR CELL

(54) **발명의 명칭:** 태양전지의 제조 방법



(57) **Abstract:** A manufacturing method of an embodiment according to the present invention may comprise the steps of: locating a solar cell, including a semiconductor substrate and a semiconductor layer which has an absorption coefficient higher than that of the semiconductor substrate and is formed on at least one side of the semiconductor substrate, such that the semiconductor layer is oriented toward a laser; emitting a laser beam toward the semiconductor layer to form a groove on the solar cell; and dividing the solar cell along the groove into a plurality of pieces.

(57) **요약서:** 본 발명에 따른 일 실시예의 제조 방법은, 반도체 기판과, 상기 반도체 기판보다 높은 흡수 계수를 갖는 반도체층이 상기 반도체 기판의 적어도 어느 한 면에 형성된 태양전지에서 상기 반도체층이 레이저를 향하도록 위치하는 단계, 상기 반도체층을 향해 레이저를 조사해 상기 태양전지에 그루브(groove)를 형성하는 단계, 상기 그루브를 따라 상기 태양전지를 복수 개로 분할하는 단계를 포함할 수 있다.

WO 2020/218757 A1

[다음 쪽 계속]

MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

공개:

— 국제조사보고서와 함께 (조약 제21조(3))

명세서

발명의 명칭: 태양전지의 제조 방법

기술분야

[1] 본 발명은 태양전지를 복수 개로 분할하는 경우에 열적 손상(thermal damage)을 줄인 태양전지의 제조 방법에 관한 것이다.

배경기술

[2] 최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.

[3] 일반적인 태양전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비해 만들어진다. 이 같은 구성의 태양전지는 여러 장을 연결시켜 만든 태양전지 모듈을 이용해 발전하고 전력을 얻는다.

[4] 태양전지의 발전 효율을 좋게 하기 위한 하나의 방법으로 모든 구성요소가 형성된 완성품의 태양전지를 여러 개로 분할하고, 이 분할된 셀들을 연결해 태양전지 모듈을 제조하는 방법이 제안되었다.

[5] 태양전지를 여러 개로 분할 하는 경우, 태양전지 자체가 반도체이므로, 반도체의 스크라이빙(scribing) 공정이 채용된다. 이 스크라이빙 공정은 웨이퍼를 다수의 칩으로 잘라내기 위해 다이아몬드 커터, 레이저 등으로 웨이퍼의 표면에 홈을 만드는 과정을 일컫는다.

[6] 지금까지 알려진 스크라이빙 공정 중 하나는 스크라이빙 선을 따라 레이저를 태양전지의 어느 한 면에 조사해 그루브(groove)를 형성하고, 이 그루브를 따라 물리적으로 태양전지로 여러 개로 분할하는 과정을 포함한다.

[7] 그런데, 레이저는 높은 에너지를 갖고 있기 때문에 레이저가 조사된 태양전지에서는 레이저 조사에 따른 열적 손상이 발생하면서 태양전지의 효율이 떨어지는 문제가 발생한다.

발명의 상세한 설명

기술적 과제

[8] 본 발명은 이 같은 기술적 배경에서 창안된 것으로, 본 발명의 일 실시예에서는 태양전지에 레이저를 조사하는 과정에서 발생하는 열적 손상을 줄이는데 그 목적이 있다.

과제 해결 수단

[9] 본 발명에 따른 일 실시예의 제조 방법은, 반도체 기판과, 상기 반도체 기판보다 높은 흡수 계수를 갖는 반도체층이 상기 반도체 기판의 적어도 어느 한 면에 형성된 태양전지에서 상기 반도체층이 레이저를 향하도록 위치하는 단계, 상기 반도체층을 향해 레이저를 조사해 상기 태양전지에 그루브(groove)를 형성하는

단계, 상기 그루브를 따라 상기 태양전지를 복수 개로 분할하는 단계를 포함할 수 있다.

[10] 상기 그루브는 상기 반도체층을 통과해 상기 반도체 기판의 일부에까지 형성될 수 있고, 상기 그루브의 깊이는 상기 반도체 기판의 두께 대비 30 ~ 70(%)일 수 있다.

[11] 상기 그루브는 상기 태양전지를 2분할하도록 상기 태양전지의 중심 선을 따라 형성되거나, 상기 그루브는 상기 태양전지를 3분할 이상하도록 상기 태양전지에 복수 개 형성될 수 있다.

[12] 상기 레이저의 파장이 1024(nm)일 때, 상기 반도체층의 두께는 600(nm) 이상이고, 상기 레이저의 파장이 532(nm)일 때, 상기 반도체층의 두께는 180(nm) 이상일 수 있다.

[13] 상기 반도체층은 다결정 실리콘이고, 상기 반도체 기판은 단결정 실리콘일 수 있다.

[14] 상기 반도체층은 상기 반도체 기판의 후면에 형성될 수 있다.

[15] 상기 반도체층은 상기 반도체 기판의 극성과 반대인 제1 도전형 도펀트가 포함된 제1 도전형 영역과 상기 반도체 기판과 동일한 극성의 제2 도전형 도펀트가 포함된 제2 도전형 영역을 포함할 수 있고, 상기 그루브는 상기 제2 도전형 영역에 형성될 수 있다.

[16] 상기 반도체층은 상기 반도체 기판의 극성과 반대인 제1 도전형 도펀트를 포함할 수 있고, 또한 상기 반도체층과 상기 반도체 기판 사이로 제어 패시베이션층이 더 형성될 수 있다.

발명의 효과

[17] 본 발명의 일 실시예에 따르면, 레이저가 태양전지에 조사될 때 레이저의 에너지 일부를 흡수하는 층으로 기능하는 반도체층이 배치되어 있기 때문에, 반도체 기판의 열적 손상을 줄일 수가 있다.

[18] 상기 반도체층은 반도체 기판보다 흡수 계수가 높은 반도체층 중 어느 하나로 구성될 수 있고, 특히 본 발명에서는 반도체층이 다결정 실리콘층으로 구성해 새로운 층을 태양전지에 추가할 필요없이 종전 구성의 일부를 흡수층으로 사용할 수 있다.

도면의 간단한 설명

[19] 도 1은 태양전지를 복수 개로 분할하기 위해 그루브(groove)를 형성하는 과정을 모식적으로 설명하는 도면이다.

[20] 도 2는 본 발명의 일 실시예에 따른 제조 방법을 설명하는 흐름도이다.

[21] 도 3은 실리콘의 결정성에 따른 흡수 계수의 관계를 보여주는 그래프이다.

[22] 도 4는 다결정 실리콘으로 구성된 반도체층의 유무에 따른 그루브의 가공 깊이를 실험한 결과를 보여주는 그래프이다.

[23] 도 5는 누적 펄스 에너지에 따른 태양전지의 출력 감소를 보여주는 그래프이다.

[24] 도 6은 실리콘의 결정성에 따른 흡수 깊이(absorption depth)를 보여주는 그래프이다.

[25] 도 7 및 도 8은 태양전지에 그루브를 형성하는 레이저를 설명하기 위한 도면이다.

[26] 도 9는 본 발명에 따른 제조 방법이 적용되는 일 실시예의 태양전지 구성을 보여주는 도면이다.

[27] 도 10은 도 9에 도시한 태양전지의 단면 모습을 보여주는 도면이다.

[28] 도 11은 본 발명에 따른 제조 방법이 적용되는 다른 실시예의 태양전지 구성을 보여주는 도면이다.

발명의 실시를 위한 최선의 형태

[29] 이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.

[30] 도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.

[31] 그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.

[32] 아울러, 어떤 특정 구성 요소의 두께, 폭 또는 길이가 다른 특정 구성 요소의 두께, 폭 또는 길이와 동일하다는 의미는 다른 특정 구성 요소의 두께, 폭 또는 길이가 어떤 특정 구성 요소의 두께, 폭 또는 길이의 공정 오차 범위에서 동일하다는 것을 의미한다.

[33] 따라서, 공정 오차 범위가 10%인 경우, 두께가 동일하다는 의미는 10% 범위 내에서 동일한 것을 의미한다. 이하에서는 공정 오차 범위가 10%인 경우를 전제로 설명한다.

[34] 또한, 반도체 기판의 일면 또는 반대면이란, 반도체 기판의 평면 중 서로 반대되는 면을 의미한다. 따라서, 일례로, 반도체 기판의 일면이 빛이 입사되는 반도체 기판의 전면인 경우, 반도체 기판의 반대면이란 반도체 기판의 후면을 의미한다. 또는 이와 반대로 반도체 기판의 일면이 반도체 기판의 후면인 경우, 반도체 기판의 반대면이란 반도체 기판의 전면을 의미할 수 있다.

[35] 이하에서는 설명의 편의상 반도체 기판의 일면이 반도체 기판의 전면, 반도체

기판의 반대면이 반도체 기판의 후면인 경우를 전제로 설명한다.

[36] 도 1은 본 발명의 일 실시예에 따라 태양전지에 태양전지를 복수 개로 분할하기 위해 그루브(groove)를 형성하는 것을 모식적으로 설명하는 도면이고, 도 2는 본 발명의 일 실시예에 따른 제조 방법을 설명하는 흐름도이다.

[37] 여기서, 태양전지라 함은 이하에서 설명하는 태양전지들(100, 1000)과 같이 반도체 기판 상에 발전을 위해 다수의 구성 요소들, 일 예로 반도체 기판, 제어 패시베이션층, 불순물을 포함하는 제1 및 제2 도전형 영역, 진성 반도체부, 절연층, 후면 패시베이션층, 제1 및 제2 전극을 포함하는 완성 제품을 말한다. 또한, 그루브(groove)는 태양전지를 복수 개로 분할하기 위해서 태양전지에 레이저를 조사해 만든 홈을 말한다.

[38] 도 1 및 도2를 참조하면, 본 발명의 일 실시예에 따른 태양전지(100)는, 반도체 기판(10)과 이 반도체 기판(10)의 적어도 어느 일 면으로 형성된 반도체층(20)을 포함하도록 구성될 수 있다.

[39] 반도체 기판(10)은 제 1 도전형 또는 제2 도전형의 도펀트가 도핑되는 단결정 실리콘, 다결정 실리콘 중 적어도 어느 하나로 형성될 수 있다. 일례로, 반도체 기판은 단결정 실리콘 웨이퍼에 제 1 도전형 또는 제2 도전형의 도펀트가 낮은 농도로 도핑되어 형성될 수 있다.

[40] 여기서, 제1 도전형 도펀트는 p형 또는 n형 도펀트 중 어느 하나일 수 잇으며, 제2 도전형 도펀트는 p형 또는 n형 도펀트 중 나머지 하나일 수 잇다.
구체적으로, 제1 도전형 도펀트가 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소 중 어느 하나인 p형인 경우, 제2 도전형 도펀트는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소 중 어느 하나인 n형일 수 있다. 따라서, 일례로, 제1 및 제2 도전형 도펀트 중 하나가 보론(B)이고 다른 하나가 인(P)일 수 있다.

[41] 이 반도체 기판(10)은 태양전지의 전체 두께 중 90% 이상을 차지하는 두께를 가질 수 있으며, 바람직한 한 형태에서, 반도체 기판(10)의 두께는 실질적으로 160(um)일 수가 있다. 여기서, 실질적으로는 공정 오차 범위를 감안해 ±10% 범위 내의 두께는 동일한 두께임을 의미한다.

[42] 그리고, 반도체층(20)은 상기 반도체 기판(10)의 어느 일 면 전체에 형성되며, 또한 상기 반도체 기판(10)보다 흡수 계수(absorption coefficient)가 높은 반도체 물질로 구성될 수 있다. 일례로, 상기 반도체 기판(10)이 단결정 실리콘인 경우에, 반도체층(20)은 단결정 실리콘보다 흡수 계수가 높은 다결정 실리콘일 수가 있다.

[43] 이 반도체층(20)은 레이저가 반도체 기판(10)으로 조사될 때, 레이저 빛을 부분적으로 흡수해 레이저의 높은 에너지에 의해 반도체 기판(10)이 열적 손상되는 것을 방지하는 기능층으로 작용할 수가 있다. 이 반도체층(20)은 효과적인 흡수층으로 기능하기 위해서 흡수 깊이(Absorption depth)를 고려해 그 두께가 설정될 수가 있는데, 이에 대해서는 자세히 후술한다.

[44] 또한 이 반도체층(20)은 태양전지를 구성하는 하나의 층(layer)으로 기능할 수 있도록 소정의 두께를 갖는 것이 바람직한데, 일 예에서 이 반도체층(20)은 도전형 영역이 형성되는 층으로 구성될 수가 있고, 이 경우에 이 반도체층(20)의 두께는 250~300(um)의 두께를 가질 수 있다. 반도체층(20)의 태양전지를 구성하는 하나의 층으로 구성되면, 태양전지를 분할하는 과정에서 흡수층으로 기능해 태양전지가 열화되는 것을 방지할 뿐만 아니라, 불필요하게 새로운 구성요소를 태양전지에 추가할 필요가 없으므로 생산성 향상에 기여할 수가 있다.

[45] 한편, 도 1은 반도체층(20)이 반도체 기판(10)의 어느 일면에 바로 형성되는 것을 예시하나, 본 발명이 이에 한정되고자 함은 아니며 이 두 층 사이에 다른 층이 개입되는 것도 가능하다. 여기서, 바로가 뜻하는 바는 반도체층(20)과 반도체 기판(10) 사이에 다른 층이 개입하지 않은 상태로 반도체층(20)의 한 면이 반도체 기판(10)의 한 면에 형성되는 것을 말한다.

[46] 도 1에서 (A)는 반도체 기판(10)에 레이저(30)가 조사되는 것을 예시하는데, 본 발명의 제조 방법에 따르면 레이저(30)는 시간적으로 반도체 기판(10)에 바로 조사되지 않고 반도체층(20)에 먼저 조사된 후에 반도체 기판(10)에 조사가 되는 것이 바람직하다. 일 예로, 반도체층(20)이 레이저(30)를 향하도록 위치한 상태로 배치되고(S10), 레이저(30)는 반도체층(20)의 수직 상방에서 반도체 기판(10)을 향해 조사될 수가 있다(S20).

[47] 레이저(30)는 범용적으로 시장에서 많이 사용되는 다양한 종류의 레이저가 사용될 수가 있다. 일 예로, 레이저(30)는 레이저 빛의 파장에 따른 분류로 532(nm) 레이저, 1024(nm) 레이저가 사용될 수가 있고, 레이저에 따라서 반도체층(20)의 두께는 조절될 수가 있다.

[48] 도 1에서 (B)는 레이저(30)의 조사에 의해 형성된 그루브(40)를 보여준다. 레이저가 반도체 기판(10)에 조사되면, 레이저가 조사된 국부 영역이 가열되면서 레이저 융발(ablaation)이 발생해 그루브(40)가 형성될 수가 있다. 그런데, 본 발명의 일 실시예에서는 레이저(30)가 반도체 기판(10)보다 흡수 계수가 높은 반도체층(20)을 먼저 투과한 후에 반도체 기판(10)에 조사가 되기 때문에, 레이저 빛의 일부가 반도체층(20)에서 흡수가 일어나 반도체 기판(10)에 가해지는 열적 손상을 줄일 수가 있다. 이에 대해서는 도면을 달리해서, 그 효과에 대해 자세히 설명한다.

[49] 그루브(40)가 태양전지(100)의 어느 일면에 형성된 후에는, 태양전지(100)에 물리적인 충격을 가해 태양전지(100)를 복수 개로 분할할 수가 있다(S30).

[50] 태양전지(100)에 형성된 그루브(40)의 깊이(dt)는 태양전지(100)의 두께(ds) 대비 30(%) ~ 70(%)인 것이 바람직하다. 여기서, 태양전지(100)의 두께(ds)는 반도체 기판 위로 형성된 층의 두께가 반도체 기판의 두께 대비해 매우 작기 때문에 실질적으로 반도체 기판의 두께와 실질적으로 동일할 수가 있다. 만약 그루브(40)의 깊이(dt)가 두께(ds)의 30(%)보다 작으면 태양전지를 그루브(40)를

따라 복수 개로 분할할 때, 태양전지가 그루브(40)를 따라 쪼개지지 않고 깨질 수가 있으며, 70(%)보다 크게 되면 그루브(40)를 형성하는 과정에서 태양전지(100)에 가해지는 열적 손상이 너무 커서 태양전지의 효율이 현격히 떨어질 수가 있다.

[51] 도 3은 실리콘의 결정성에 따른 흡수 계수의 관계를 보여주는 그래프이다. 도 2에서, silicon은 단결정 실리콘의 파장에 따른 빛의 흡수 계수를 보여주며, poly silicon은 다결정 실리콘의 파장에 따른 흡수 계수를 보여준다.

[52] 그래프는 파장이 약 400(nm)일 때까지 단결정 실리콘이나 다결정 실리콘 모두 흡수 계수에 차이가 없음 보여준다. 이 같은 사실을 통해 파장이 400(nm) 이하인 레이저를 사용하는 경우에는 반도체층(20)이 흡수층으로 기능을 하지 못하기 때문에, 반도체 기판(10)에 가해지는 열적 손상을 줄이기가 어렵다는 것을 알 수 있다.

[53] 그리고, 그래프는 파장이 400(nm) 이상인 경우에 파장이 커질수록 완연히 다결정 실리콘의 흡수 계수가 단결정 실리콘보다 커지는 것을 보여주며, 400(nm) 이상의 파장을 갖는 레이저를 사용하는 경우에 다결정 실리콘에서 레이저 빛의 흡수가 단결정 실리콘보다 잘 일어나, 그 결과 반도체 기판(10)에 가해지는 열적 손상을 줄일 수 있다.

[54] 한편, 도 4는 다결정 실리콘으로 구성된 반도체층의 유무에 따른 그루브의 가공 깊이를 실험한 결과를 보여주는 그래프이다. 여기서, x축의 누적 펄스 에너지는 태양전지에 조사된 레이저의 총 에너지를 말한다.

[55] 도 4의 그래프를 통해 알 수 있듯이, 누적 펄스 에너지가 증가함에 따라 가공 깊이 역시 선형적으로 증가함을 알 수가 있다. 그리고 동일한 누적 펄스 에너지에 대해서, 반도체층을 포함하는 태양전지에 레이저를 조사했을 때가 반도체층이 없는 태양전지에 레이저를 조사했을 때보다 그루브가 더 깊게 형성됨을 알 수 있다.

[56] 이 실험 결과는 태양전지에 그루브를 형성할 때, 반도체층을 포함하는 태양전지에 반도체층이 없는 태양전지보다 에너지가 적은 레이저를 조사해 동일한 깊이의 그루브를 형성할 수가 있고, 그 결과 반도체층을 포함하는 태양전지에 가해지는 열적 손상이 적다는 것을 보여준다.

[57] 이 같은 사실은 도 5를 통해서 보다 명확해 질 수가 있다. 도 4는 누적 펄스 에너지에 따른 태양전지의 출력 감소를 보여주는 그래프이다.

[58] 도시된 바와 같이, 누적 펄스 에너지가 증가할수록 태양전지의 출력이 선형적으로 감소함을 알 수가 있고, 이 결과를 도 3에 반영하면 반도체층을 포함하는 태양전지가 반도체층이 없는 태양전지보다 열적 손상이 적음을 알 수가 있다.

[59] 아래의 표 1은 상술한 도 4 내지 도 5의 실험에 사용된 레이저의 조건을 보여주며, 레이저의 스캔 횟수는 10회이다.

[60] [표1]

LASER 파장 [nm]	Frequency [kHz]	Scanspeed [m/sec]	LASER power [W]	Pulse energy [uJ]	총 Shot 수 [1E3 ea]	누적 Pulse energy [J]
532	300	2.6	11.2	37.3	224	8351

[61] 도 6은 실리콘의 결정성에 따른 흡수 깊이(absorption depth)를 보여주는 그래프이다. 흡수 깊이는 "1/흡수계수"로 정의되는 값으로, 조사된 빛 에너지의 약 36%를 흡수할 수 있는 입사표면에서부터의 투과 깊이를 의미한다. 그래프를 통해서 알 수 있듯이, 파장이 커질수록 흡수 계수는 선형적으로 커지며, 또한 동일한 파장에 대해 단결정 실리콘보다 다결정 실리콘의 흡수 계수가 좋음을 알 수 있다.

[62] 한편, 도 3은 파장 400(nm) 이상에서, 다결정 실리콘의 흡수 계수가 단결정 실리콘보다 상대적으로 높다는 것을 보여준다. 이 점을 고려해, 본원 발명의 일 실시예에서는 파장이 400(nm) 이상인 레이저를 사용하는 것이 바람직하며, 보다 바람직하게 파장이 532(nm)인 레이저(이하, 532 레이저)와 1024(nm)인 레이저(이하, 1024 레이저)를 사용할 수가 있다.

[63] 그런데, 도 6에서 보여지는 바처럼 파장이 532(nm)인 빛은 다결정 실리콘인 경우에 두께가 180(nm)에서 빛의 36%가 흡수가 된다. 따라서, 도 1과 같은 구성을 갖는 태양전지에서, 반도체층(20)의 두께가 180(nm) 이상이 되면, 레이저의 약 36%가 반도체층(20)에서 흡수가 되고, 나머지가 반도체 기판(10)에 조사되므로, 반도체 기판(10)의 열적 손상을 줄일 수가 있다.

[64] 비교해서, 만약 532 레이저가 바로 단결정 실리콘에 조사된다면, 두게가 1280(nm)가 되어야만 동일한 효과를 얻을 수 있다.

[65] 즉, 본원 발명의 일 실시예처럼 반도체층(20)을 반도체 기판(10) 위에 형성함으로써 효과적으로 레이저에 의한 열적 손상을 효과적으로 줄일 수가 있다.

[66] 그리고, 1024 레이저를 사용한다면, 다결정 실리콘인 경우에 두께가 600(nm)에서 빛의 36%가 흡수가 된다. 따라서, 도 1과 같은 구성을 갖는 태양전지에서, 반도체층(20)의 두께가 600(nm) 이상이 되어야 효과적으로 반도체 기판(10)의 열적 손상을 줄일 수 있다.

[67] 도 7은 태양전지에 그루브를 형성하는 레이저를 설명하기 위한 도면이다.

[68] 레이저는 발진 형태에 따라 선형 레이저와 펄스 타입 레이저로 나눌 수 있다. 먼저 선형 레이저는 시간 축을 기준으로 끊김 없이 발진하는 형태로, 이 선형 레이저를 그루브를 형성하는데 사용하게 되면 태양전지는 휴지기(냉각기간)없이 가열되므로, 시간축에 비례해 태양전지는 열적 손상이 누적될 수 밖에 없어 바람직하지 못하다.

[69] 이와 비교해, 펄스 타입 레이저는 펄스를 갖는 발진 주파수에 싱크(sync)되어

레이저가 간헐적으로 조사되는 방식이므로, 태양전지는 가열 구간과 냉각 구간을 교차로 가질 수 있어 열적 손상을 선형 레이저보다 효과적으로 줄일 수가 있다.

[70] 펄스 타입 레이저에서 레이저의 1샷(shot)을 스팟(spot)(60)이라고 하며, 같이 스캔 타임 동안 레이저가 조사된다. 여기서 스캔 타임은 레이저가 스크라이빙 선(50)을 따라 조사되는 시간 구간을 의미한다.

[71] 그루브를 형성할 때, 태양전지에 가해지는 열적 손상을 줄이기 위해서는 한번의 스캔을 통해 그루브를 형성하기 보다는 여러 번 스캔을 통해 그루브를 형성하는 것이 열적 손상을 줄이는 것이 효과적이다.

[72] 스캔 횟수는 펄스 에너지에 의해 조절될 수 있다. 펄스 에너지는 레이저의 1샷당 에너지를 의미한다. 펄스 에너지(uJ)에 총 샷 수를 곱하면 그루브를 형성할 때 사용한 총 누적 펄스 에너지를 구할 수 있으며, 이 총 누적 펄스 에너지에 따라 그루브의 깊이, 레이저의 최대 파워(Pmax)가 결정된다.

[73] 레이저는 스캔 라인(또는 스크라이빙 라인)(50)에 맞춰 태양전지를 스캔하는데, 약 10회 스캔을 통해 1라인 형태의 그루브가 태양전지 표면에 형성될 수가 있으며, 스캔 횟수는 스캔 스피드, 펄스 에너지 등을 변수로 조정될 수가 있다.

[74] 도 8에서는 스캔 라인(50)이 태양전지(100)를 2분할 할 수 있도록 태양전지의 중심 선을 따라 형성되는 것을 예시하고 있다. 여기서, 2분할이라 함은 태양전지를 2장으로 분할했을 때, 분할된 2장의 태양전지의 너비(도면을 기준으로 세로 길이)가 동일하도록 태양전지를 분할하는 것을 말한다.

[75] 본 발명의 일 실시예에서, 또한 태양전지(100)는 도 8에서 예시하는 바와 같이 n개로 분할되는 것도 가능하다. 여기서 n개는 정수를 말하며, 도 8에서는 n이 3인 경우를 예시한다. 도 8을 참조하면, 제1 스캔라인(501)은 태양전지(100)를 3분할할 수 있도록 태양전지의 상방에 배치되고, 제2 스캔라인(502)은 태양전지의 하방에 배치될 수가 있다. 여기서, 분할 후 태양전지는 모두 동일한 너비를 가질 수 있도록 태양전지의 끝에서 제1 스캔라인(501) 사이의 제1 너비(d1), 제1 스캔라인(501)과 제2 스캔라인(502) 사이의 제2 너비(d2), 제2 스캔라인(502)과 태양전지의 끝 사이의 제3 너비(d3)는 모두 동일할 수가 있다.

[76] 제1 스캔라인(501)과 제2 스캔라인(502)를 따라 상술한 바와 같이 레이저는 조사되고, 그 결과 태양전지의 표면에 2라인의 그루브가 형성되고, 태양전지에 물리적 충격을 가함으로써 태양전지는 제1 내지 제3 태양전지(100n)로 분할될 수가 있다.이하, 상술한 본 발명의 제조 방법이 적용될 수 있는 태양전지에 대해 설명한다. 도 9는 본 발명이 적용되는 일 실시예의 태양전지 구성을 보여주는 도면이며, 도 10은 이의 단면 모습을 보여주는 도면이다.

[77] 이 도면들을 참조하면, 태양 전지의 일례는 반도체 기판(110), 제어 패시베이션층(132)(160), 제1 도전형 영역(170), 제2 도전형 영역(120), 진성 반도체부(190), 절연층(130), 후면 패시베이션층(180), 복수의 제1 전극(140) 및

복수의 제2 전극(150)을 구비할 수 있다.

[78] 반도체 기판(110)은 제 1 도전형 또는 제2 도전형의 도펀트가 도핑되는 단결정 실리콘, 다결정 실리콘 중 적어도 어느 하나로 형성될 수 있다. 일례로, 반도체 기판(110)은 단결정 실리콘 웨이퍼에 제 1 도전형 또는 제2 도전형의 도펀트가 낮은 농도로 도핑되어 형성될 수 있다.

[79] 여기서, 제1 도전형 도펀트는 p형 또는 n형 도펀트 중 어느 하나일 수 잇으며, 제2 도전형 도펀트는 p형 또는 n형 도펀트 중 나머지 하나일 수 잇다.

[80] 구체적으로, 제1 도전형 도펀트가 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소 중 어느 하나인 p형인 경우, 제2 도전형 도펀트는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소 중 어느 하나인 n형일 수 있다.

[81] 따라서, 일례로, 제1 및 제2 도전형 도펀트 중 하나가 보론(B)이고 다른 하나가 인(P)일 수 있다.

[82] 제어 패시베이션층(132)(160)은 반도체 기판(110)의 후면 전면(全面)에 직접 접촉하여 배치되며, 유전체 재질을 포함할 수 있다.

[83] 이와 같은 제어 패시베이션층(132)(160)은 반도체 기판(110)에서 생성된 캐리어를 통과시키며, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다. 이를 위해, 제어 패시베이션층(132)(160)의 두께는 0.5nm ~ 2nm 사이로 형성될 수 있다.

[84] 이와 같은, 제어 패시베이션층(132)(160)은 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다.

[85] 제1 도전형 영역(170)는 반도체 기판(110)의 전면(front surface) 또는 후면에 구비될 수 있으며, 반도체 기판(110)과 동일한 도전형 영역을 함유할 수 있다.

[86] 일례로, 반도체 기판(110)의 도전형 도펀트와 동일한 도펀트가 반도체 기판(110)의 도펀트 농도보다 고농도로 도핑된 영역을 의미한다.

[87] 일례로, 제1 도전형 영역(170)은 전면 전계부(171) 및 후면 전계부(172)를 구비할 수 있다.

[88] 전면 전계부(171)는 반도체 기판(110)의 전면(前面)에 전체적으로 구비되며, 반도체 기판(110)과 동일한 도전형 도펀트가 고농도로 도핑될 수 있다.

[89] 일례로, 전면 전계부(171)는 반도체 기판(110)의 전면 내에 도전형 도펀트가 열확산 방법으로 확산되어 형성될 수 있다. 따라서, 전면 전계부(171)는 반도체 기판(110)과 동일한 실리콘 재질로 형성될 수 있다.

[90] 일례로, 반도체 기판(110)이 단결정 실리콘 재질로 형성된 경우, 전면 전계부(171)도 단결정 실리콘 재질로 형성될 수 있다.

[91] 후면 전계부(172)는 반도체 기판(110)의 후면에 제2 도전형 영역(120)과 나란한 방향으로 길게 뻗어 배치되어, 반도체 기판(110)과 동일한 도전형 도펀트가 고농도로 도핑되는 다결정 실리콘 재질로 형성되어, 후면 전계부(172)로서 역할을 수행할 수 있다.

[92] 일례로, 후면 전계부(172)는 제어 패시베이션층(132)(160)의 후면 위에 직접

접촉하여 형성되되, 제2 도전형 영역(120)과 이격될 수 있다.

[93] 제2 도전형 영역(120)은 반도체 기판(110)의 후면에 후면 전계부(172)와 나란한 방향으로 길게 뻗어 배치되어, 반도체 기판(110)과 반대되는 도전형 도펀트가 도핑되어, 제어 패시베이션층(132)을 사이에 두고, 반도체 기판(110)과 p-n 접합을 형성하여, 에미터부로서 역할을 수행할 수 있다.

[94] 진성 반도체부(190)는 제어 패시베이션층(132)의 후면 위의 영역 중에서 제1 도전형 영역(170)의 후면 전계부(172)와 제2 도전형 영역(120) 사이의 공간에 형성될 수 있고, 이와 같은 진성 반도체부(190)은 제1 도전형 영역(170) 및 제2 도전형 영역(120)과 다르게 제1 도전형의 도펀트 또는 제2 도전형의 도펀트가 도핑되지 않은 진성 다결정 실리콘층으로 형성될 수 있다.

[95] 이와 같이, 제어 패시베이션층(132) 위에 위치하는 제1 도전형 영역(170)의 후면 전계부(172), 제2 도전형 영역(120) 및 진성 반도체부(190) 는 반도체 기판(110)의 실리콘 재질과 다른 결정질을 갖는 실리콘 재질로 형성될 수 있으며, 이들은 상술한 바와 같이 레이저 가공시 흡수층으로 기능하는 반도체층이 될 수 있다. 이 같은 경우에, 태양전지에 별도로 층을 구성하지 않아도, 있는 구성 중 하나를 흡수층으로 기능하도록 할 수가 있어, 제조 비용 및 제조 프로세스를 늘리지 않으면서도 효과적으로 태양전지의 열적 손상을 손쉽게 줄일 수 있다.

[96] 이 반도체층은 일례로, 반도체 기판(110)의 실리콘 재질이 단결정 실리콘으로 형성되는 경우, 제1 도전형 영역(170)의 후면 전계부(172), 제2 도전형 영역(120) 및 진성 반도체부(190)는 반도체 기판(110)보다 흡수 계수가 높은 물질, 일 예로 다결정 실리콘으로 형성되거나 다결정 실리콘과 비정질 실리콘이 혼합된 재질로 형성될 수 있다. 이 제1 도전형 영역(170)의 후면 전계부(172), 제2 도전형 영역(120)이 다결정 실리콘으로 구성되는 경우에, 이들의 두께는 상술한 바와 같이 어떤 파장의 레이저를 사용하느냐에 따라서 결정될 수가 있다. 레이저의 파장이 532(nm)이라면, 반도체층의 두께는 180(nm) 이상인 것이 바람직하며, 레이저의 파장이(1024(nm)이라면, 반도체층은 두께가 600(nm) 이상인 것이 바람직하다.

[97] 절연층(130)은 반도체 기판(110)의 일면 또는 반대면 중 적어도 하나 위에 위치할 수 있다. 일례로, 도 1에 도시된 바와 같이, 반도체 기판(110)의 전면인 일면 위에 위치할 수 있다. 그러나, 도 1에 반드시 한정되는 것은 아니고, 경우에 따라, 반도체 기판(110)의 일면뿐만 아니라, 반대면으로 빛을 입사받는 양면형 태양 전지의 경우, 반도체 기판(110)의 반대면인 후면 위에 위치하는 것도 가능하다.

[98] 아울러, 절연층(130)은 반도체 기판(110)에 도 1과 같이, 전면 전계부(171)와 같은 도전형 영역이 구비된 경우, 전면 전계부(171) 위에 위치할 수 있다. 그러나, 만약 도 1과 다르게 전면 전계부(171)가 구비되지 않은 경우, 절연층(130)은 반도체 기판(110)의 전면에 직접 접촉하여 위치하는 것도 얼마든지 가능하다.

[99] 여기서, 반도체 기판(110)의 일면은 반도체 기판(110)에서 빛이 직접적으로

입사되는 태양 전지의 전면(front surface)일 수 있으며, 반도체 기판(110)의 반대면은 일면의 반대측에 위치하는 면으로, 빛이 반사되어 입사되는 태양 전지의 후면일 수 있다.

[100] 이와 같은 절연층(130)은 외부로부터 반도체 기판(110)으로 입사되는 빛의 반사도를 최소화하며, 외부로부터의 자외선(UV)을 차단함과 동시에, 태양 전지 모듈의 구성 요소 중 하나인 에바(EVA)와 같은 밀봉재에서 수분 침투로 인해 생성되는 아세트산(Acetic acid)에 의한 절연층(130)의 에칭을 방지하고, 기판에서 생성된 캐리어가 자외선(UV)에 의해 소실되는 현상을 방지하여, 태양 전지 모듈의 개방 전압(Voc) 및 단락 전류(Isc)를 보다 향상시켜, 태양 전지 모듈의 효율을 전반적으로 향상시킬 수 있다.

[101] 복수의 제1 전극(140)은 제2 도전형 영역(120)에 접속하여, 길게 뻗어 형성될 수 있다. 이와 같은, 제1 전극(140)은 제2 도전형 영역(120) 쪽으로 이동한 캐리어를 수집할 수 있다.

[102] 복수의 제2 전극(150)은 제1 도전형 영역(170)의 후면 전계부(172)에 접속하고, 제1 전극(140)과 나란한 방향으로 길게 뻗어 형성될 수 있다. 이와 같은, 제2 전극(150)은 제1 도전형 영역(170) 쪽으로 이동한 캐리어를 수집할 수 있다.

[103] 후면 패시베이션층(180)은 제1 도전형 영역(170)의 후면 전계부(172), 제2 도전형 영역(120) 및 진성 반도체부(190)의 후면 전체 영역 중 제1, 2 전극(140, 150)이 형성된 영역을 제외한 나머지 영역에 형성될 수 있다.

[104] 후면 패시베이션층(180)은 제2 도전형 영역(120), 제1 도전형 영역(170) 및 진성 반도체부(190)에 형성되는 다결정 실리콘 재질의 층의 후면에 형성된 댕글링 본드(dangling bond)에 의한 결함을 제거하여, 반도체 기판(110)으로부터 생성된 캐리어가 댕글링 본드(dangling bond)에 의해 재결합되어 소멸되는 것을 방지하는 역할을 할 수 있다.

[105] 본 발명에 따른 태양 전지 모듈에 적용된 태양 전지는 반드시 도 1에만 한정하지 않으며, 태양 전지에 구비되는 제1, 2 전극(140, 150)이 반도체 기판(110)의 후면에만 형성되는 점을 제외하고 다른 구성 요소는 얼마든지 변경이 가능하다.

[106] 예를 들어, 제1 도전형 영역(170)의 전면 전계부(171)는 생략될 수 있다. 이와 같은 경우, 절연층(130)이 반도체 기판(110)의 전면에 직접 접촉하여 위치할 수 있다.

[107] 한편, 이 같은 구성의 태양전지에 레이저는 빛을 받는 수광면의 반대면(일례로, 후면)에 레이저가 조사되는 것이 바람직하다. 레이저를 반도체 기판(110)에 조사하는 경우, 레이저에 의해 반도체 기판(110)의 표면이 용융되었다 식으면서 그루브(40)을 형성한다. 그런데, 이때 레이저의 높은 열로 인해 그루브(40) 형성 주변이 같이 열에너지를 받게 되고, 이 과정에서 안정화된 결합을 이루고 있던 결정들 사이의 결합이 깨지면서 재결합 사이트(recombination site)가 늘어나게 된다. 때문에, 레이저가 태양전지에

조사될 때, 반도체 기판(110)의 수광면보다는 반대면에 조사되는 것이 바람직하다.

[108] 이때, 이 태양전지의 후면은 제1 도전형 영역(170)과 제2 도전형 영역(120)을 포함하도록 구성되며, 제1 도전형 영역(170)은 반도체 기판(110)과 pn 접합을 형성하므로, 레이저는 바람직하게 pn 접합을 이루는 영역을 벗어나 조사되는 것이 바람직하다. 주지하는 바처럼, 태양전지는 반도체 기판과 에미터 사이의 pn 접합에 의해 전기를 생산한다. 그런데, 에미터가 형성된 영역에 레이저가 조사되면, 레이저에 의해 pn 접합 영역이 손상되므로 태양 전지의 발전 효율이 떨어질 수 밖에 없다.

[109] 본 발명에서는 이러한 점들을 고려해서, 레이저는 에미터가 형성된 영역을 벗어나 조사되는 것이 바람직하다. 일 례로, 제1 도전형 영역(170)이 에미터를 이루고, 제2 도전형 영역(120)이 후면 전계부를 형성한다면, 레이저는 수광면의 반대면인 후면으로 조사되나, 에미터가 형성된 영역을 벗어나도록 제2 도전형 영역(120)에 형성된 영역으로 조사될 수 있다. 이때, 레이저는 전극(140)의 길이 방향을 따라 조사될 수가 있는데, 이처럼 제2 도전형 영역(120)에 조사되는 경우에 전극(140)의 길이 방향이 레이저의 스캔 방향에 해당해, 레이저는 금속의 전극을 가로지르도록 형성되지 않아, 전극의 간섭없이 태양전지에 그루브를 형성하는 이점이 있다.

[110] 도 11은 본 발명의 제조 방법이 적용될 수 있는 다른 형태의 태양전지를 보여준다. 이 실시예의 태양전지는 상술한 태양전지가 태양전지의 후면을 통해 입사되는 백컨택(back contact) 구조라면, 이 실시예의 태양전지는 전면과 후면으로 입사되는 빛을 모두 수광할 수 있는 양면 수광형 태양전지로 구성될 수 있다.

[111] 태양 전지(1000)는, 반도체 기판(1200)과, 반도체 기판(1200)에 또는 위에 형성되는 도전형 영역(2000, 3000)과, 도전형 영역(2000, 3000)에 연결되는 전극(4200, 4400)을 포함해 구성될 수 있다.

[112] 일 예로, 도전형 영역(2000, 3000)은 서로 다른 도전형을 가지는 제1 도전형 영역(2000)과 제2 도전형 영역(3000)을 포함할 수 있고, 전극(4200, 4400)은 제1 도전형 영역(2000)에 연결되는 제1 전극(4200)과 제2 도전형 영역(3000)에 연결되는 제2 전극(4400)을 포함할 수 있다.

[113] 반도체 기판(1200)은 제1 또는 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하며, 결정형, 일 예로 단결정 실리콘 또는 다결정 실리콘 기판 중 어느 하나일 수 있다. 이때, 반도체 기판(1200)의 전면 및 후면 중 적어도 하나에는 반사를 최소화할 수 있도록 피라미드 등의 형태의 요철을 가지는 텍스쳐링(texturing) 구조 또는 반사 방지 구조가 구비될 수 있다. 도면에서는 양면 수광형 태양전지에 맞춰 전면 및 후면에 모두 요철이 형성된 경우를 예시한다.

[114] 도전형 영역(2000, 3000)은, 반도체 기판(1200)의 일면(일 예로, 전면 또는 후면)

쪽에 위치하며 제1 도전형을 가지는 제1 도전형 영역(2000)과, 반도체 기판(1200)의 다른 일면(일 예로, 타면) 쪽에 위치하며 제2 도전형을 가지는 제2 도전형 영역(3000)을 포함할 수 있다. 도전형 영역(2000, 3000)은 반도체 기판과 다른 도전형을 가지거나, 반도체 기판(1200)보다 높은 도핑 농도를 가질 수 있다.

[115] 바람직한 한 형태에서, 에미터로 기능하는 제1 도전형 영역(2000)은 반도체 기판(12)의 일부로 구성되는 도핑 영역으로 구성되어, 반도체 기판(1200)과의 접합 특성을 향상할 수 있다.

[116] 그리고, 후면전계부로 기능하는 제2 도전형 영역(3000)은 반도체 기판(1200)의 위에서 반도체 기판(1200)과 별개로 형성되는 반도체층으로 구성되는 것이 바람직하다. 여기서, 이 반도체층(3000)은 상술한 바와 같이 레이저가 조사될 때 흡수층으로 기능하기 위해 반도체 기판(1200)보다는 흡수 계수가 높은 물질, 일례로, 반도체 기판(1200)이 단결정 실리콘으로 구성될 때, 제2 도전형 영역(3000)은 다결정 실리콘으로 구성될 수가 있다.

[117] 또한, 이 제2 도전형 영역(3000)의 두께는 조사되는 레이저에 기반해 532 레이저라면 반도체층(3000)의 두께는 180(nm) 이상이고, 1024 레이저라면 반도체(3000)의 두께는 600(nm)이상일 수가 있다.

[118] 그리고 반도체 기판(12)의 전면 위(좀더 정확하게는, 반도체 기판(12)의 전면에 형성된 제1 도전형 영역(20) 위)에 제1 절연막인 제1 패시베이션층(22) 및/또는 반사 방지층(24)이 위치(일 예로, 접촉)할 수 있다. 그리고 반도체 기판(12)의 후면 위(좀더 정확하게는, 반도체 기판(12)의 후면에 형성된 제2 도전형 영역(30) 위)에 제2 절연막인 제2 패시베이션층(32)이 위치(일 예로, 접촉)할 수 있다. 제1 패시베이션층(22), 반사 방지층(24) 및 제2 패시베이션층(32)은 다양한 절연 물질로 형성될 수 있다. 일례로, 제1 패시베이션층(22), 반사 방지층(24) 또는 제2 패시베이션층(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, 실리콘 탄화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.

[119] 또한, 반도체 기판(1200)과 반도체층(3000) 사이로는 터널링 효과를 위해 제어 패시베이션층(3100)이 더 형성될 수 있다. 제어 패시베이션층(3100)은 반도체 기판(1200)에서 생성된 캐리어를 통과시키며, 반도체 기판(1200)의 후면에 대한 패시베이션 기능을 수행할 수 있다. 이를 위해, 제어 패시베이션층(3100)의 두께는 0.5nm ~ 2nm 사이로 형성될 수 있다.

[120] 이와 같은, 제어 패시베이션층(1300)은 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다.

[121] 제1 전극(42)은 제1 절연막을 관통하는 개구부를 통하여 제1 도전형 영역(20)에 전기적으로 연결되고, 제2 전극(44)은 제2 절연막을 관통하는 개구부를 통하여 제2 도전형 영역(30)에 전기적으로 연결된다. 제1 및 제2 전극(42, 44)은 다양한

전도성 물질(일 예로, 금속)으로 구성되며 다양한 형상을 가질 수 있다.

[122] 이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

청구범위

[청구항 1] 반도체 기판과, 상기 반도체 기판보다 높은 흡수 계수를 갖는 반도체층이 상기 반도체 기판의 적어도 어느 한 면에 형성된 태양전지에서 상기 반도체층이 레이저를 향하도록 위치하는 단계;
상기 반도체층을 향해 레이저를 조사해 상기 태양전지에 그루브(groove)를 형성하는 단계; 그리고,
상기 그루브를 따라 상기 태양전지를 복수 개로 분할하는 단계;
를 포함하는 태양전지의 제조 방법.

[청구항 2] 제1항에 있어서,
상기 그루브는 상기 반도체층을 통과해 상기 반도체 기판의 일부에까지 형성되는 태양전지의 제조 방법.

[청구항 3] 제1항에 있어서,
상기 그루브의 깊이는 상기 반도체 기판의 두께 대비 30 ~ 70(%)인 태양전지의 제조 방법.

[청구항 4] 제1항에 있어서,
상기 그루브는 상기 태양전지를 2분할하도록 상기 태양전지의 중심 선을 따라 형성된 태양전지의 제조방법.

[청구항 5] 제1항에 있어서,
상기 그루브는 상기 태양전지를 3분할 이상하도록 상기 태양전지에 복수 개 형성된 태양전지의 제조방법.

[청구항 6] 제1항에 있어서,
상기 레이저의 파장이 1024(nm)일 때, 상기 반도체층의 두께는 600(nm) 이상인 태양전지의 제조 방법.

[청구항 7] 제1항에 있어서,
상기 레이저의 파장이 532(nm)일 때, 상기 반도체층의 두께는 180(nm) 이상인 태양전지의 제조 방법.

[청구항 8] 제1항에 있어서,
상기 반도체층은 다결정 실리콘이고, 상기 반도체 기판은 단결정 실리콘인 태양전지의 제조 방법.

[청구항 9] 제8항에 있어서,
상기 반도체층은 상기 반도체 기판의 후면에 형성된 태양전지의 제조 방법.

[청구항 10] 제9항에 있어서,
상기 반도체층은 상기 반도체 기판의 극성과 반대인 제1 도전형 도펀트가 포함된 제1 도전형 영역과 상기 반도체 기판과 동일한 극성의 제2 도전형 도펀트가 포함된 제2 도전형 영역을 포함하는 태양전지의 제조 방법.


[청구항 11] 제10항에 있어서,

상기 그루브는 상기 제2 도전형 영역에 형성된 태양전지의 제조 방법.


[청구항 12] 제9항에 있어서,
상기 반도체층은 상기 반도체 기판의 극성과 반대인 제1 도전형 도펀트를 포함하는 태양전지의 제조 방법.

[청구항 13] 제10항 또는 제12항에 있어서,
상기 반도체층과 상기 반도체 기판 사이로 제어 패시베이션층이 더 형성된 태양전지의 제조 방법.

[도1]



30
20
10

(A)



40
20
10

(B)


[도2]


시작
반도체 층이 레이저를 향하도록 배치
S10
그루브 형성
S20
태양전지를 복수개로 분할
S30
종료


[도3]


Silicon
Poly Silicon
absorption coeffcient(/cm)
1.E+07
1.E+06
1.E+05
1.E+04
1.E+03
1.E+02
1.E+01
1.E+00
1.E-01
1.E-02
1.E-03
1.E-04
1.E-05
1.E-06
1.E-07
1.E-08
200 300 400 500 600 700 800 900 1000 1100 1200 1300 1400 1500
wavelength(nm)


[도4]


Polysilicon 있을 경우
Polysilicon 없을 경우
가공 깊이 [um]
95
85
75
65
55
45
35
3000
8000
13000
누적 Pulse energy[uJ]


[도5]


ΔPmax3[W]
선형(ΔPmax3[W])
0.08
0.07
0.06
0.05
0.04
0.03
0.02
0.01
0
0
5000
10000
15000
20000
가공후 태양전지 출력 감소분 [W]
누적 Pulse energy[J]


[도6]


Silicon
Poly Silicon
100
10
1
0.1
0.01
0.001
1.E+06
1.E+05
1.E+04
1.E+03
1.E+02
1.E+01
1.E+00
1.E-01
1.E-02
1.E-03
1.E-04
1.E-05
1.E-06
1.E-07
1.E-08
1.E-09
200
300
400
500
600
700
800
900
1000
1100
1200
absorption depth(um)
absorption depth(um)
wavelength(nm)


[도7]




[도8]




[도9]


130
171
110
120
160
172
150
140
150
190
140
180
150
140
170
171
172
z
x
y

[도10]


레이저
140
150
180
140
190
150
140
150
172
160
120
110
171
130
40
170
171
172

[도11]



INTERNATIONAL SEARCH REPORT

International application No.
PCT/KR2020/004758

A. CLASSIFICATION OF SUBJECT MATTER

H01L 31/18(2006.01)i, H01L 31/0236(2006.01)i, H01L 31/0368(2006.01)i, H01L 31/05(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L 31/18; H01L 21/20; H01L 31/0224; H01L 31/0236; H01L 31/04; H01L 31/072; H01L 31/0747; H01L 31/0368; H01L 31/05

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
Korean utility models and applications for utility models: IPC as above
Japanese utility models and applications for utility models: IPC as above

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

eKOMPASS (KIPO internal) & Keywords: solar cell, laser, cut, groove, semiconductor layer

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	KR 10-1460915 B1 (HEESUNG ELECTRONICS CO., LTD.) 17 November 2014 See paragraphs [0003], [0005], [0025], [0030]; and figure 1.	1,4-10
Y		2-3,11-13
Y	JP 2011-146678 A (KYOCERA CORP.) 28 July 2011 See paragraphs [0015], [0023], [0035]-[0036]; and figure 3.	2-3,11-13
A	KR 10-2018-0058099 A (LG ELECTRONICS INC.) 31 May 2018 See paragraphs [0015]-[0116]; and figures 1-23.	1-13
A	US 2015-0243806 A1 (AU OPTRONICS CORPORATION) 27 August 2015 See paragraphs [0072]-[0089]; and figures 4A-4K.	1-13
A	US 2011-0284066 A1 (ZIMMERMAN, Scott M. et al.) 24 November 2011 See paragraphs [0076]-[0085]; and figures A-2B.	1-13

☐ Further documents are listed in the continuation of Box C. ☒ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
20 JULY 2020 (20.07.2020)	**20 JULY 2020 (20.07.2020)**

Name and mailing address of the ISA/KR	Authorized officer
Korean Intellectual Property Office Government Complex Daejeon Building 4, 189, Cheongsa-ro, Seo-gu, Daejeon, 35208, Republic of Korea Facsimile No. +82-42-481-8578	Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/KR2020/004758

Patent document cited in search report	Publication date	Patent family member	Publication date
KR 10-1460915 B1	17/11/2014	None	
JP 2011-146678 A	28/07/2011	None	
KR 10-2018-0058099 A	31/05/2018	CN 108110072 A	01/06/2018
		EP 3327793 A1	30/05/2018
		JP 2018-085509 A	31/05/2018
		KR 10-1942783 B1	17/04/2019
		KR 10-2019-0008390 A	23/01/2019
		US 2018-0145196 A1	24/05/2018
US 2015-0243806 A1	27/08/2015	CN 103811591 A	21/05/2014
		CN 103811591 B	05/10/2016
		DE 112014006427 T5	08/12/2016
		TW 201533918 A	01/09/2015
		TW I549306 B	11/09/2016
		US 9178086 B2	03/11/2015
		WO 2015-127686 A1	03/09/2015
US 2011-0284066 A1	24/11/2011	US 2010-0200837 A1	12/08/2010
		US 8017415 B2	13/09/2011
		US 8298840 B2	30/10/2012

국 제 조 사 보 고 서

국제출원번호
PCT/KR2020/004758

A. 발명이 속하는 기술분류(국제특허분류(IPC))

H01L 31/18(2006.01)i, H01L 31/0236(2006.01)i, H01L 31/0368(2006.01)i, H01L 31/05(2006.01)i

B. 조사된 분야

조사된 최소문헌(국제특허분류를 기재)
H01L 31/18; H01L 21/20; H01L 31/0224; H01L 31/0236; H01L 31/04; H01L 31/072; H01L 31/0747; H01L 31/0368; H01L 31/05

조사된 기술분야에 속하는 최소문헌 이외의 문헌
한국등록실용신안공보 및 한국공개실용신안공보: 조사된 최소문헌란에 기재된 IPC
일본등록실용신안공보 및 일본공개실용신안공보: 조사된 최소문헌란에 기재된 IPC

국제조사에 이용된 전산 데이터베이스(데이터베이스의 명칭 및 검색어(해당하는 경우))
eKOMPASS(특허청 내부 검색시스템) & 키워드: 태양전지 (solar cell), 레이저 (laser), 분할 (cut), 그루브 (groove), 반도체층 (semiconductor layer)

C. 관련 문헌

카테고리*	인용문헌명 및 관련 구절(해당하는 경우)의 기재	관련 청구항
X	KR 10-1460915 B1 (희성전자 주식회사) 2014.11.17 단락 [0003], [0005], [0025], [0030]; 및 도면 1	1,4-10
Y		2-3,11-13
Y	JP 2011-146678 A (KYOCERA CORP.) 2011.07.28 단락 [0015], [0023], [0035]-[0036]; 및 도면 3	2-3,11-13
A	KR 10-2018-0058099 A (엘지전자 주식회사) 2018.05.31 단락 [0015]-[0116]; 및 도면 1-23	1-13
A	US 2015-0243806 A1 (AU OPTRONICS CORPORATION) 2015.08.27 단락 [0072]-[0089]; 및 도면 4A-4K	1-13
A	US 2011-0284066 A1 (SCOTT M. ZIMMERMAN 등) 2011.11.24 단락 [0076]-[0085]; 및 도면 A-2B	1-13

☐ 추가 문헌이 C(계속)에 기재되어 있습니다.

☒ 대응특허에 관한 별지를 참조하십시오.

* 인용된 문헌의 특별 카테고리:

"A" 특별히 관련이 없는 것으로 보이는 일반적인 기술수준을 정의한 문헌

"D" 본 국제출원에서 출원인이 인용한 문헌

"E" 국제출원일보다 빠른 출원일 또는 우선일을 가지나 국제출원일 이후에 공개된 선출원 또는 특허 문헌

"L" 우선권 주장에 의문을 제기하는 문헌 또는 다른 인용문헌의 공개일 또는 다른 특별한 이유(이유를 명시)를 밝히기 위하여 인용된 문헌

"O" 구두 개시, 사용, 전시 또는 기타 수단을 언급하고 있는 문헌

"P" 우선일 이후에 공개되었으나 국제출원일 이전에 공개된 문헌

"T" 국제출원일 또는 우선일 후에 공개된 문헌으로, 출원과 상충하지 않으며 발명의 기초가 되는 원리나 이론을 이해하기 위해 인용된 문헌

"X" 특별한 관련이 있는 문헌. 해당 문헌 하나만으로 청구된 발명의 신규성 또는 진보성이 없는 것으로 본다.

"Y" 특별한 관련이 있는 문헌. 해당 문헌이 하나 이상의 다른 문헌과 조합하는 경우로 그 조합이 당업자에게 자명한 경우 청구된 발명은 진보성이 없는 것으로 본다.

"&" 동일한 대응특허문헌에 속하는 문헌

국제조사의 실제 완료일	국제조사보고서 발송일
2020년 07월 20일 (20.07.2020)	2020년 07월 20일 (20.07.2020)

ISA/KR의 명칭 및 우편주소
대한민국 특허청
(35208) 대전광역시 서구 청사로 189,
4동 (둔산동, 정부대전청사)
팩스 번호 +82-42-481-8578

심사관
양정록
전화번호 +82-42-481-5709

국제조사보고서
대응특허에 관한 정보

국제출원번호
PCT/KR2020/004758

국제조사보고서에서 인용된 특허문헌	공개일	대응특허문헌	공개일
KR 10-1460915 B1	2014/11/17	없음	
JP 2011-146678 A	2011/07/28	없음	
KR 10-2018-0058099 A	2018/05/31	CN 108110072 A	2018/06/01
		EP 3327793 A1	2018/05/30
		JP 2018-085509 A	2018/05/31
		KR 10-1942783 B1	2019/04/17
		KR 10-2019-0008390 A	2019/01/23
		US 2018-0145196 A1	2018/05/24
US 2015-0243806 A1	2015/08/27	CN 103811591 A	2014/05/21
		CN 103811591 B	2016/10/05
		DE 112014006427 T5	2016/12/08
		TW 201533918 A	2015/09/01
		TW I549306 B	2016/09/11
		US 9178086 B2	2015/11/03
		WO 2015-127686 A1	2015/09/03
US 2011-0284066 A1	2011/11/24	US 2010-0200837 A1	2010/08/12
		US 8017415 B2	2011/09/13
		US 8298840 B2	2012/10/30