

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4445836号
(P4445836)

(45) 発行日 平成22年4月7日(2010.4.7)

(24) 登録日 平成22年1月22日(2010.1.22)

(51) Int.Cl.

F I

H03K 17/00 (2006.01)

H03K 17/00 D

H03K 3/313 (2006.01)

H03K 3/313

請求項の数 6 (全 9 頁)

(21) 出願番号 特願2004-328262 (P2004-328262)
 (22) 出願日 平成16年11月11日(2004.11.11)
 (65) 公開番号 特開2006-140742 (P2006-140742A)
 (43) 公開日 平成18年6月1日(2006.6.1)
 審査請求日 平成19年3月29日(2007.3.29)

(73) 特許権者 390005175
 株式会社アドバンテスト
 東京都練馬区旭町1丁目32番1号
 (74) 代理人 100104156
 弁理士 龍華 明裕
 (72) 発明者 山川 雅裕
 東京都練馬区旭町1丁目32番1号 株式
 会社アドバンテスト内
 (72) 発明者 梅村 芳春
 東京都練馬区旭町1丁目32番1号 株式
 会社アドバンテスト内
 (72) 発明者 淡路 利明
 東京都練馬区旭町1丁目32番1号 株式
 会社アドバンテスト内

最終頁に続く

(54) 【発明の名称】 サンプリグ回路及び試験装置

(57) 【特許請求の範囲】

【請求項1】

与えられる入力信号をサンプリグするサンプリグ回路であって、
 前記入力信号をサンプリグするべきタイミングに応じて与えられるパルス信号に基づいて、サンプリグパルスを出力するステップリカバリダイオードと、
 前記サンプリグパルスに応じて前記入力信号の値を検出する検出器と、
 前記ステップリカバリダイオードの近傍の温度を検出する温度検出回路と、
前記温度検出回路が検出した温度が高くなった場合に、前記ステップリカバリダイオードに印加するバイアス電圧を減少させ、前記温度検出回路が検出した温度が低くなった場合に、前記ステップリカバリダイオードに印加する前記バイアス電圧を増大させることにより、前記サンプリグパルスを出力するタイミングを制御する温度補償部とを備えるサンプリグ回路。

【請求項2】

前記温度補償部は、
 前記ステップリカバリダイオードの温度と、前記ステップリカバリダイオードが出力する前記サンプリグパルスの位相との関係を示す温度テーブルと、
 前記ステップリカバリダイオードに印加される前記バイアス電圧と、前記ステップリカバリダイオードが出力する前記サンプリグパルスの位相との関係を示すバイアステーブルとを予め格納する請求項1に記載のサンプリグ回路。

10

20

【請求項 3】

前記入力信号をサンプリングするべきタイミングに応じて前記パルス信号を生成するパルサーを更に備える

請求項 1 又は 2 項に記載のサンプリング回路。

【請求項 4】

前記ステップリカバリダイオードのカソード端子は接地され、

前記サンプリング回路は、

一端が前記パルサーに接続され、他端が前記ステップリカバリダイオードのアノード端子に接続され、一定の遅延時間を有する伝送経路と、

前記伝送経路の前記一端と、接地電位との間に設けられたコンデンサとを更に備える請求項 3 に記載のサンプリング回路。

10

【請求項 5】

前記サンプリング回路は、前記サンプリングパルスを前記検出器に伝送するトランスを更に備え、

前記検出器は、前記トランスの正転出力及び反転出力をサンプリングパルスとして前記入力信号の値を検出するダイオードブリッジを有する

請求項 1 から 4 のいずれか 1 項に記載のサンプリング回路。

【請求項 6】

被試験デバイスを試験する試験装置であって、

前記被試験デバイスを試験するための試験パターンを生成するパターン生成部と、

前記試験パターンに応じた試験信号を生成する波形成形部と、

前記被試験デバイスが出力する出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と

を備え、

20

前記判定部は、前記出力信号をサンプリングする請求項 1 から 5 のいずれか 1 項に記載のサンプリング回路を有する試験装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、与えられる入力信号をサンプリングするサンプリング回路に関する。特に本発明は、ステップリカバリダイオードを用いてサンプリングパルスを発生するサンプリング回路に関する。

30

【背景技術】

【0002】

従来、入力信号をサンプリングする回路として、SRD（ステップリカバリダイオード）を用いた回路が知られている（例えば、特許文献 1 参照）。この回路は、SRD によりサンプリングパルスを生成し、ダイオードブリッジ等により入力信号をサンプリングする回路である。

【0003】

図 5 は、従来のサンプリング回路 200 の構成の一例を示す図である。サンプリング回路 200 は、パルサー 210、コンデンサ 220、伝送経路 230、SRD 240、及びダイオードブリッジ 250 を備える。

40

【0004】

パルサー 210 は、入力信号をサンプリングするべきタイミングに応じてパルス信号を生成する。SRD 240 は、パルス信号を受け取り、当該パルス信号に基づいてサンプリングパルスを生成する。そして、ダイオードブリッジ 250 は、入力信号を、当該サンプリングパルスのタイミングでサンプリングする。

【0005】

パルサー 210 が生成したパルス信号は、遅延量が t_{pd} である伝送経路 230 を介して SRD 240 に印加され、また SRD 240 に到達したパルス信号は、SRD 240 で

50

反射し、伝送経路 230 を介してコンデンサ 220 に到達する。コンデンサ 220 に到達したパルス信号は、コンデンサ 220 で反転反射し、伝送経路 230 を介して SRD240 に印加される。つまり、SRD240 には、パルス信号と、当該パルス信号から $2t_{pd}$ だけ遅延した当該パルス信号の反転信号とが印加される。これらの合成波により、SRD240 は、伝送経路 230 により遅延時間 $2t_{pd}$ に応じたパルス幅を有するサンプリングパルスを生成する。

【0006】

【特許文献1】特開 2004 - 179912 号公報

【発明の開示】

【発明が解決しようとする課題】

10

【0007】

しかし、SRD がサンプリングパルスを出力するタイミングは、一般に SRD の温度に依存する。つまり、SRD240 がパルス信号を受け取ってから、サンプリングパルスを出力するまでの期間は、SRD240 の温度に依存する。パルス信号を受け取ってから、サンプリングパルスを出力するまでの期間は、SRD240 のいわゆる蓄積時間 t_s (逆方向電流が流れている時間) によって定まるが、当該蓄積時間は、SRD240 の温度に依存するためである。

【0008】

ここで、SRD240 の温度は、動作頻度や周囲環境等によって変動する。このため、従来のサンプリング回路では、SRD がサンプリングパルスを出力するタイミングに誤差が生じ、入力信号を精度よくサンプリングすることが困難であった。

20

【0009】

このため本発明は、上述した課題を解決することのできるサンプリング回路を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

【課題を解決するための手段】

【0010】

上記課題を解決するために、本発明の形態においては、与えられる入力信号をサンプリングするサンプリング回路であって、入力信号をサンプリングするべきタイミングに応じてパルス信号を生成するパルサーと、パルス信号に応じてサンプリングパルスを出力するステップリカバリダイオードと、サンプリングパルスに応じて入力信号の値を検出する検出器と、ステップリカバリダイオードの近傍の温度を検出する温度検出回路と、温度検出回路が検出した温度に基づいて、ステップリカバリダイオードがサンプリングパルスを出力するタイミングを制御する温度補償部とを備えるサンプリング回路を提供する。

30

【0011】

温度補償部は、温度検出回路が検出した温度に基づいて、ステップリカバリダイオードに印加するバイアス電圧を制御してよい。温度補償部は、温度検出回路が検出した温度が高くなった場合に、ステップリカバリダイオードに印加するバイアス電圧を減少させ、温度検出回路が検出した温度が低くなった場合に、ステップリカバリダイオードに印加するバイアス電圧を増大させてよい。

40

【0012】

温度補償部は、ステップリカバリダイオードの温度と、ステップリカバリダイオードが出力するサンプリングパルスの位相との関係を示す温度テーブルと、ステップリカバリダイオードに印加されるバイアス電圧と、ステップリカバリダイオードが出力するサンプリングパルスの位相との関係を示すバイアステーブルとを予め格納してよい。

【0013】

ステップリカバリダイオードのカソード端子は接地され、サンプリング回路は、一端がパルサーに接続され、多端がステップリカバリダイオードのアノード端子に接続され、一定の遅延時間を有する伝送経路と、伝送経路の一端と、接地電位との間に設けられたコンデンサとを更に備えてよい。

50

【 0 0 1 4 】

サンプリング回路は、サンプリングパルスを検出器に伝送するトランスを更に備え、検出器は、トランスの正転出力及び反転出力をサンプリングパルスとして入力信号の値を検出するダイオードブリッジを有してよい。

【 0 0 1 5 】

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【発明を実施するための最良の形態】

【 0 0 1 6 】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【 0 0 1 7 】

図 1 は、本発明の実施形態に係るサンプリング回路 1 0 0 の構成の一例を示す図である。サンプリング回路 1 0 0 は、与えられる入力信号をサンプリングする回路であって、パルサー 1 0、コンデンサ 1 2、温度補償部 1 6、コンデンサ 2 2、伝送経路 2 4、及びサンプリングヘッド 3 0 を備える。

【 0 0 1 8 】

パルサー 1 0 は、入力信号をサンプリングするべきタイミングに応じてパルス信号を生成する。コンデンサ 1 2 は、パルサー 1 0 が出力する信号の高周波成分を通過させる。つまり、コンデンサ 1 2 は、パルサー 1 0 が出力する直流成分を除去し、パルス成分を通過させる。

【 0 0 1 9 】

伝送経路 2 4 は、一端がコンデンサ 1 2 に接続され、他端がサンプリングヘッド 3 0 と接続される。つまり、伝送経路 2 4 は、パルサー 1 0 が生成したパルス信号をコンデンサ 1 2 を介して受け取り、サンプリングヘッド 3 0 に供給する。また伝送経路 2 4 は、伝送遅延時間 t_{pd} を有する。つまり、伝送経路 2 4 は、パルス信号を遅延時間 t_{pd} で遅延してサンプリングヘッド 3 0 に供給する。

【 0 0 2 0 】

コンデンサ 2 2 は、コンデンサ 1 2 に接続された伝送経路 2 4 の一端と、接地電位との間に設けられる。伝送経路 2 4 からサンプリングヘッド 3 0 に供給されたパルス信号は、ステップリカバリダイオード (SRD) 2 6 のアノード端子で反射され、伝送経路 2 4 を介してコンデンサ 2 2 に入力される。このとき、パルス信号はコンデンサ 2 2 において反転反射し、伝送経路 2 4 を介してサンプリングヘッド 3 0 に供給される。つまり、サンプリングヘッド 3 0 には、パルス信号と、当該パルス信号を $2 t_{pd}$ 遅延させて反転した信号との合成波が供給される。

【 0 0 2 1 】

サンプリングヘッド 3 0 は、SRD 2 6、トランス 2 8、検出器 3 4、及び温度検出回路 3 2 を有する。SRD 2 6 は、前述した合成波に基づいてサンプリングパルスを生成して出力する。

【 0 0 2 2 】

検出器 3 4 は、例えばダイオードブリッジ回路等を有し、与えられるサンプリングパルスに応じて、与えられる入力信号の値を検出する。トランス 2 8 は、SRD 2 6 が出力するサンプリングパルスを、検出器 3 4 に伝送する。本例において検出器 3 4 は、トランス 2 8 の正転出力及び反転出力をサンプリングパルスとして入力信号の値を検出するダイオードブリッジ回路を有する。

【 0 0 2 3 】

温度検出回路 3 2 は、SRD 2 6 の近傍に設けられ、SRD 2 6 近傍の温度を検出する。温度検出回路 3 2 は、例えば温度に依存する特性を有する素子を有してよい。温度検出回路 3 2 は、例えばダイオード、SRD、サーミスタ等を有する。温度検出回路 3 2 がダ

10

20

30

40

50

イオード、SRDを有する場合、当該ダイオード又はSRDは、SRD26の近傍に設けられ、ダイオード等の順方向電圧を検出することにより、温度を検出する。また、温度検出回路32がサーミスタを有する場合、当該サーミスタはSRD26の近傍に設けられ、サーミスタの抵抗を検出することにより、温度を検出する。

【0024】

温度補償部16は、温度検出回路32が検出した温度に基づいて、SRD26がサンプリングパルスを出力するタイミングを制御する。本例において、温度補償部16は、SRD26に印加するバイアス電圧を制御することにより、サンプリングパルスのタイミングを制御するが、他の方法によってサンプリングパルスのタイミングを制御してもよい。例えば、SRD26に与えるパルス信号の位相を制御することにより、サンプリングパルスのタイミングを制御してもよい。

10

【0025】

温度補償部16は、電源18及び制御部20を有する。電源18は、SRD26にバイアス電圧を印加する。本例においてSRD26のカソード端子は接地されており、電源18は、SRD26のアノード端子に、伝送経路24を介してバイアス電圧を印加する。

【0026】

制御部20は、温度検出回路32が検出した温度に基づいて、電源18が生成するバイアス電圧を制御する。SRD26がサンプリングパルスを出力するタイミングは、印加されるバイアス電圧により変動するため、制御部20は、温度変動によるサンプリングパルスの出力タイミングのずれを補償するべく、温度変動に基づいて電源18が生成するバイアス電圧を制御する。例えば制御部20は、温度検出回路32が検出した温度が高くなった場合に、電源18が生成するバイアス電圧を減少させ、温度検出回路32が検出した温度が低くなった場合に、電源18が生成するバイアス電圧を増大させる。

20

【0027】

このような構成により、温度変動によるサンプリングパルスの出力タイミングのずれを補償することができる。このため、入力信号を精度よくサンプリングすることができる。

【0028】

図2は、SRD26に入力されるパルス信号と、SRD26が出力するサンプリングパルスの波形の一例を示す図である。図2(a)は、温度変動が無い場合の波形を示し、図2(b)は、温度変動が有る場合の波形を示し、図2(c)は、温度変動が有るときに、バイアス電圧を制御した場合の波形を示す。

30

【0029】

図2(b)に示すように、SRD26に温度変動が生じた場合、温度変動が無い場合に対して、サンプリングパルスの位相がずれる。制御部20は、温度検出回路32が検出した温度に基づいて、当該位相のずれを算出する。そして、算出した位相のずれを補償するように、電源18が生成するバイアス電圧を制御する。このような制御により、図2(c)に示すように、温度変動によるサンプリングパルスの位相のずれを補償することができる。

【0030】

図3は、制御部20の動作を説明する図である。図3(a)は、SRD26の温度と、SRD26が出力するサンプリングパルスの位相との関係を示し、図3(b)は、SRD26に印加されるバイアス電圧と、SRD26が出力するサンプリングパルスの位相との関係を示す図である。制御部20は、SRD26の温度と、SRD26が出力するサンプリングパルスの位相との関係を示す温度テーブルと、SRD26に印加されるバイアス電圧と、SRD26が出力するサンプリングパルスの位相との関係を示すバイアステーブルとを予め格納することが好ましい。

40

【0031】

制御部20は、温度テーブルにおいて、温度検出回路32が検出した温度に対応するサンプリングパルスの位相を検出する。そして、当該温度におけるサンプリングパルスの位相のシフト量を算出する。そして、バイアステーブルにおいて、算出したシフト量を補償

50

するためのバイアス電圧を検出し、電源 18 が生成するバイアス電圧を制御する。

【0032】

また、図 3 (a) 及び図 3 (b) に示すように、これらの関係が線形である場合、SRD26 の温度と、当該温度における位相のシフト量を補償するために最適なバイアス電圧は、一意に定まる。制御部 20 は、SRD26 の温度と、当該温度におけるサンプリングパルスの位相のシフト量を補償するために最適なバイアス電圧との関係を予め格納してもよい。

【0033】

また制御部 20 は、温度テーブルと、バイアステーブルとを生成して格納してもよい。この場合、制御部 20 は、サンプリングパルスの位相を測定する手段を有する。そして、それぞれの温度に対してサンプリングパルスの位相を測定することにより、温度テーブルを生成し、それぞれのバイアス電圧に対してサンプリングパルスの位相を測定することにより、バイアステーブルを生成してよい。これにより、例えば SRD26 の特性にバラツキがある場合であっても、サンプリングパルスの位相を精度よく補償することができる。

【0034】

また温度検出回路 32 は、ダイオード、SRD 等において測定した順方向電圧等の特性値を制御部 20 に通知してよい。この場合制御部 20 は、当該特性値に基づいて、SRD26 の温度を算出する。このとき、制御部 20 は、当該特性値と温度との関係が予め与えられることが好ましい。

【0035】

図 4 は、温度補償部 16 の構成の他の例を示す図である。温度補償部 16 は、アナログデジタルコンバータ (ADC) 36、演算回路 38、メモリ 40、及びデジタルアナログコンバータ (DAC) 42 を有する。本例において温度補償部 16 は、温度検出回路 32 が測定した順方向電圧等の特性値を受け取る。

【0036】

ADC36 は、受け取った特性値をデジタルデータに変換する。演算回路 38 は、当該デジタルデータに基づいて、SRD26 に印加するべきバイアス電圧を算出する。メモリ 40 は、当該特性値と、当該バイアス電圧との関係を示す情報を予め格納する。

【0037】

例えばメモリ 40 は、当該特性値と SRD26 の温度との関係、SRD26 の温度とサンプリングパルスの位相のシフト量との関係、及びサンプリングパルスの位相のシフト量とバイアス電圧との関係を予め格納する。そして、演算回路 38 は、これらの関係に基づいて、受け取った特性値に対応するバイアス電圧を検出する。

【0038】

またメモリ 40 は、受け取る特性値が非線形である場合、当該特性値の逆特性を算出するための補正関数を予め格納してよい。演算回路 38 は、当該特性値を当該補正関数により補正することにより、SRD26 に印加するべきバイアス電圧と、当該特性値との関係を一意に定める。

【0039】

また、DAC42 は、演算回路 38 が算出したバイアス電圧値に応じた電圧を生成し、SRD26 に印加する。このような構成により、検出した温度変動に応じたバイアス電圧を SRD26 に印加し、サンプリングパルスの位相のずれを補償することができる。

【0040】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【0041】

例えば、半導体回路等の試験装置に、サンプリング回路 100 を用いることができる。この場合、試験装置は、被試験回路を試験するための試験パターンを生成するパターン生

10

20

30

40

50

成部と、試験パターンに応じた試験信号を生成する波形成形部と、被試験回路が出力する出力信号に基づいて被試験回路の良否を判定する判定部とを備える。そして、判定部は、出力信号をサンプリングするために、サンプリング回路 100 を有し、出力信号をサンプリングしたデータと、パターン生成部から与えられる期待値データとを比較することにより、被試験回路の良否を判定する。このような試験装置によれば、出力信号を精度よくサンプリングすることができるため、被試験回路の良否を精度よく判定することができる。

【産業上の利用可能性】

【0042】

以上から明らかなように、本発明に係るサンプリング回路によれば、温度変動によるサンプリングパルスの位相のずれを補償し、入力信号を精度よくサンプリングすることができる。

10

【図面の簡単な説明】

【0043】

【図1】本発明の実施形態に係るサンプリング回路 100 の構成の一例を示す図である。

【図2】SRD26 に入力されるパルス信号と、SRD26 が出力するサンプリングパルスの波形の一例を示す図である。図2(a)は、温度変動が無い場合の波形を示し、図2(b)は、温度変動が有る場合の波形を示し、図2(c)は、温度変動が有るときに、バイアス電圧を制御した場合の波形を示す。

【図3】制御部 20 の動作を説明する図である。図3(a)は、SRD26 の温度と、SRD26 が出力するサンプリングパルスの位相との関係を示し、図3(b)は、SRD26 に印加されるバイアス電圧と、SRD26 が出力するサンプリングパルスの位相との関係を示す。

20

【図4】温度補償部 16 の構成の他の例を示す図である。

【図5】従来のサンプリング回路 200 の構成の一例を示す図である。


【符号の説明】

【0044】


10・・・パルサー、12・・・コンデンサ、16・・・温度補償部、18・・・電源、20・・・制御部、22・・・コンデンサ、24・・・伝送経路、26・・・ステップリカバリダイオード、28・・・トランス、30・・・サンプリングヘッド、32・・・温度検出回路、34・・・検出器、36・・・アナログデジタルコンバータ、38・・・演算回路、40・・・メモリ、42・・・デジタルアナログコンバータ、100・・・サンプリング回路、200・・・従来のサンプリング回路、210・・・パルサー、220・・・コンデンサ、230・・・伝送経路、240・・・ステップリカバリダイオード、250・・・ダイオードブリッジ

30


【図 1】




【図 2】




【図 3】



【図 4】



【図 5】



フロントページの続き

(72)発明者 志波 誠士

東京都練馬区旭町 1 丁目 3 2 番 1 号 株式会社アドバンテスト内

審査官 栗栖 正和

(56)参考文献 特開 2 0 0 4 - 1 7 9 9 1 2 (J P , A)

特開平 1 0 - 1 1 2 6 3 6 (J P , A)

特開平 0 5 - 0 6 3 4 4 7 (J P , A)

特開平 1 1 - 1 6 3 6 3 8 (J P , A)

特表昭 6 3 - 5 0 0 0 5 8 (J P , A)

特開平 1 1 - 1 5 3 6 2 6 (J P , A)

特開平 0 8 - 1 1 6 2 4 4 (J P , A)

特開 2 0 0 1 - 1 4 1 7 6 5 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)

H 0 3 K 1 7 / 0 0 - 1 7 / 7 0

H 0 3 K 3 / 3 1 3