

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2014 年 10 月 2 日(02.10.2014)



(10) 国際公開番号
WO 2014/155472 A1

- (51) 国際特許分類:
H01L 29/47 (2006.01) H01L 29/41 (2006.01)
H01L 29/06 (2006.01) H01L 29/872 (2006.01)
- (21) 国際出願番号: PCT/JP2013/058493
- (22) 国際出願日: 2013 年 3 月 25 日(25.03.2013)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人: 新電元工業株式会社 (SHINDENGEN ELECTRIC MANUFACTURING CO., LTD.) [JP/JP]; 〒1000004 東京都千代田区大手町 2 丁目 2 番 1 号 Tokyo (JP).
- (72) 発明者: 富田 昌明 (TOMITA Masaaki); 〒3578585 埼玉県飯能市南町 1 0 番 1 3 号 新電元工業株式会社工場内 Saitama (JP).
- (74) 代理人: 棚井 澄雄, 外 (TANAI Sumio et al.); 〒1006620 東京都千代田区丸の内一丁目 9 番 2 号 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA,

BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.


- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーロシヤ (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告 (条約第 21 条(3))

(54) Title: SEMICONDUCTOR ELEMENT

(54) 発明の名称: 半導体素子



(57) Abstract: The objective of the present invention is, in a semiconductor element, for example, a Schottky barrier diode, to improve reverse surge resistance of a Schottky junction portion. A p-type semiconductor section (14) comprises a p+ type semiconductor portion (first concentration portion) (14a) and a p-type semiconductor portion (second concentration portion) (14b), for which impurity concentrations differ from each other. In addition, a portion of a side surface (13S) of a metal section (13), and a portion of a bottom surface (13B) which is connected to the side surface (13S), are caused to be in contact with a portion of the p+ type semiconductor portion (14a). Furthermore, for the p-type semiconductor portion (14b), at least a portion of a side surface (14bS) of the same is in contact with a side surface (14aS) of the p+ type semiconductor portion (14a).

(57) 要約: 半導体素子、例えばショットキーバリアダイオードにおける、ショットキー接合部の逆サージ耐量を改善する。p 型半導体部位 14 は、互いに不純物濃度が異なる p+ 型半導体部 (第一濃度部) 14a と、p 型半導体部 (第二濃度部) 14b とからなる。そして、p+ 型半導体部 14a の一部に対して、金属部位 13 は、その側面 13S の一部とこれに連結する底面 13B の一部とが接している。また、p 型半導体部 14b は、その側面 14bS の少なくとも一部が、p+ 型半導体部 14a の側面 14aS と接している。

明 細 書

発明の名称：半導体素子

技術分野

[0001] 本発明は、半導体素子に関し、詳しくは、ダイオードの逆サージ耐量を改善する技術に関する。

背景技術

[0002] 半導体素子の一例であるダイオード、例えばショットキーバリアダイオード（以下、SBDと称する場合がある）は、半導体層と金属層とをショットキー接合させたショットキー障壁の整流作用を利用した半導体素子である。SBDは、一般的なpn接合ダイオードよりも高速動作が可能で、順方向電圧降下が小さいという特性を持つ。

[0003] 例えば、こうしたSBDを備えたスイッチング電源では、非常時における緊急停止などを行うと、n型半導体層から金属層に向けて印加される逆方向電圧が、SBDの耐圧上限（逆方向耐圧特性）を超えてしまうことがある。逆方向電圧が耐圧上限を超えてしまうとSBDの特性が低下する懸念がある。

[0004] 図8は、従来のショットキーバリアダイオードの一例を示す断面図である。図8に示すショットキーバリアダイオード1では、例えば、n型半導体である半導体基板2を有する。半導体基板2は、例えばSiC（炭化ケイ素）から構成されている。半導体基板2の一主面2a側の一部には、p型半導体からなるガードリング6が形成されている。ガードリング6は、半導体基板2の一主面2a側で露出し、半導体基板2の厚み方向に向かって所定の深さまで形成されている。そして、このガードリング6の一部と電氣的に接続されるように、半導体基板2の一主面2a側に金属層3が形成されている。金属層3は、その底面3aの一部はガードリング6に接し、それ以外の部分は一主面2aに接することで、半導体基板2に対してショットキー接合されている。

[0005] ガードリング 6 は、互いに不純物濃度が異なる p + 型半導体部 6 a および p - 型半導体部 6 b から構成されている。p - 型半導体部 6 b は、p + 型半導体部 6 a の側面、および底面を覆うように形成されている。そして、p + 型半導体部 6 a が半導体基板 2 の一主面 2 a 側に露出した部分のうちの一部、および p - 型半導体部 6 b が半導体基板 2 の一主面 2 a 側に露出した部分のうちの一部が、それぞれ金属層 3 の底面 3 a の一部に接している。

[0006] これによって、金属層 3 と半導体基板 2 との接合部の逆方向耐圧特性を改善することができる。

[0007] ここで、図 8 に示すダイオードとは別な構成として、例えば、非特許文献 1 に示すショットキーバリアダイオードがある。この非特許文献 1 では、逆サージ耐量の改善に関する記述がある。

先行技術文献

非特許文献

[0008] 非特許文献 1 : Material Science Forum Vols. 527-529 (2006), pp1155-1158

発明の概要

発明が解決しようとする課題

[0009] しかしながら、非特許文献 1 とは異なる構成によって逆サージ耐量を改善することも考えられる。

本発明は、上述した技術とは異なる構成によって、半導体素子、例えばショットキーバリアダイオードにおける、ショットキー接合部の逆サージ耐量を改善することを目的とする。

課題を解決するための手段

[0010] 前記課題を解決するために、請求項 1 記載の半導体素子は、第一導電型である半導体基板と、前記半導体基板の一主面側の一部に形成された、前記第一導電型とは逆導電型の第二導電型である第一部位と、前記第一部位の一部と電氣的に接続されるようにして、前記半導体基板の一主面側に形成された導電性の第二部位と、を少なくとも備え、

前記第一部位の一部に対して、前記第二部位は、その側面の一部とこれに連結する底面の一部とが接する構成を有することを特徴とする。

[0011] 請求項 2 に記載の発明は、請求項 1 に半導体素子において、
前記第二部位の底面は、前記半導体基板の厚み方向に沿って前記半導体基板の一主面よりも深い位置にあることを特徴とする。

[0012] 請求項 3 に記載の発明は、請求項 1 に半導体素子において、
前記第二部位の底面は、前記半導体基板の一主面に接してなり、
前記第一部位の一部は、前記半導体基板の一主面から更に上方に向けて形成されており、
前記第二部位の側面は、前記半導体基板の一主面よりも上方で前記第一部位と接することを特徴とする。

[0013] 請求項 4 に記載の発明は、請求項 1 ないし 3 のいずれか 1 項に記載の半導体素子において、
前記第一部位は、互いに不純物濃度が異なる第一濃度部と第二濃度部とからなり、
前記第一濃度部の一部に対して、前記第二部位は、その側面の一部とこれに連結する底面の一部とが接し、
前記第二濃度部は、その側面の少なくとも一部が、前記第一濃度部の側面と接してなることを特徴とする。

発明の効果

[0014] 本発明の半導体素子によれば、第一部位の一部に対し、第二部位の側面の一部とこれに連結する底面の一部とが接するようにしたので、半導体基板の他の主面から、第二部位の底面と半導体基板とがショットキー接合されたショットキー接合面までの厚みは、半導体基板の他の主面から、第一部位が形成された半導体基板の一主面までの厚みよりも薄くなる。これにより、ショットキー接合された部分の半導体基板の抵抗値を、第一部位が形成された部分の半導体基板の抵抗値よりも小さくすることができる。よって、サージ電流を、より抵抗値の小さいショットキー接合部分に向けて確実に流すことが

できる。その結果、半導体素子の逆サージ耐量を改善することが可能になる。

図面の簡単な説明

[0015] [図1]本発明に係る半導体素子の一例であるショットキーバリアダイオードの第二実施形態における要部拡大断面図、および平面方向に沿った平面図である。

[図2]本発明に係るショットキーバリアダイオードの第二実施形態における構成のバリエーションを示す要部拡大断面図である。

[図3]本発明に係るショットキーバリアダイオードの第三実施形態における要部拡大断面図である。

[図4]従来のJBS（ジャンクションバリアショットキー）ダイオードにPRSM（定格サージ逆電力）試験を実施した場合の、基板の周縁領域における電流の流れと温度の上昇の分布図である。

[図5]従来のJBSダイオードにPRSM試験を実施した場合の、基板の周縁領域における電流の流れと温度の上昇の分布図である。

[図6]本発明に係るショットキーバリアダイオードにPRSM試験を実施した場合の、基板の周縁領域における電流の流れと温度の上昇の分布図である。

[図7]本発明に係るショットキーバリアダイオードにPRSM試験を実施した場合の、基板の周縁領域における電流の流れと温度の上昇の分布図である。

[図8]従来のショットキーバリアダイオードの一例を示す断面図である。

[図9]本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。

[図10]本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。

[図11]本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。

[図12]本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。

[図13]本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。

[図14]本発明に係る半導体素子の一例であるショットキーバリアダイオードの第一実施形態における要部拡大断面図である。

発明を実施するための形態

[0016] 次に図面を参照しながら、本発明の実施形態の具体例としての実施例を説明するが、本発明は以下の実施例に限定されるものではない。

また、以下の図面を使用した説明において、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきであり、理解の容易のために説明に必要な部材以外の図示は適宜省略されている。なお、以後の説明の理解を容易にするために、図面において、ダイオードの断面厚み方向をZ軸方向、Z軸方向と直交する平面方向をX軸方向およびY軸方向とする。

[0017] まず最初に、本実施形態で説明する半導体素子の一例として挙げるショットキーバリアダイオードについて、全体構成の概要を説明する。ショットキーバリアダイオードは、例えばn型半導体からなる半導体基板の一主面に、金属層（バリアメタル）が形成されている。この金属層は、半導体基板に対してショットキー接合されている。この金属層の周縁部を環状に取り囲むようにガードリングがある。

以下、本発明の特徴であるガードリングの内部構造を備えた半導体素子について図面を参照して詳細に説明する。

[0018] 以下に説明する本願発明の半導体素子の一例として挙げるショットキーバリアダイオードは、上述したショットキーバリアダイオードの全体構成のうち、ガードリング（p型リサーフ層）を含むショットキーバリアダイオードの周縁領域における一構成例を挙げて説明するものである。よって、これら周縁領域よりも中心側の構成は特に限定されるものではない。

[0019] （１）ショットキー接合部の第一実施形態

図14は、本発明に係る半導体素子の一例であるショットキーバリアダイ

オードの周縁領域における一実施形態を示すZ軸方向に沿った要部断面図である。

本実施形態に係るショットキーバリアダイオード（半導体素子）10は、n型（第一導電型）である半導体基板11と、この半導体基板11の一主面11a側の一部に形成された、n型とは逆導電型のp型（第二導電型）であるp型半導体部位（第一部位）14と、p型半導体部位14の一部と電氣的に接続されるようにして、半導体基板11の一主面11a側に形成された導電性の金属部位（第二部位）13と、を少なくとも備えている。そして、p型半導体部位14の一部に対して、金属部位13は、その側面13Sの一部とこれに連結する底面13Bの一部とが接している。

[0020] より具体的には、p型半導体部位14は、半導体基板11の周縁部分における一周面11a側において、半導体基板11の一主面11a側から厚み方向に沿って所定の深さまで形成されている。また、金属部位13は、その底面13Bが半導体基板11の一主面11aよりも半導体基板11の厚み方向（Z軸方向）に深い位置に形成され、側面13Sの一部と底面13Bの一部とがp型半導体部位14に接している。金属部位13の底面13Bが半導体基板11の一主面11aよりも深い位置となるように形成する場合、例えば、半導体基板11の一主面11aから厚み方向に掘り込まれた凹部Tを、p型半導体部位14の一部とその一部に隣接する半導体基板11の一部にわたって形成すればよい。そして、この凹部Tを埋めるように金属部位13を形成すればよい。

[0021] 半導体基板11は、例えばSiC（炭化ケイ素）から構成されている。SiC基板を用いて構成されたショットキーバリアダイオードは、Si（ケイ素）基板を用いて構成されたショットキーバリアダイオードと比較して、逆回復時間が極めて短く高速スイッチングが可能であり、また、逆回復時間が小さいため、スイッチング損失を低減できる。さらに、Si基板を用いて構成されたショットキーバリアダイオードの逆回復時間は、温度上昇に伴って長くなるのに対して、SiC基板を用いて構成されたショットキーバリアダイ

オードの逆回復時間は、温度に依存せずほぼ一定であるため、高温動作時であってもスイッチング損失が増加しない。

なお、半導体基板 11 は、SiC に限定されず、Si から構成されていてもよい。本発明は、Si 基板であっても、SiC 基板であっても適用することができるが、Si 基板に比べて SiC 基板に適用したほうがより有用である。

[0022] なお、本実施形態では、n 型半導体である半導体基板 11 と金属部位 13 とがショットキー接合される場合について説明している。しかし、半導体基板 11 の一主面 11a 側に、例えば低濃度の不純物を含んだ n 型半導体をエピタキシャル成長などによって積層し、この n 型半導体と金属部位 13 とがショットキー接合された構成であってもよい。

[0023] 金属部位 13 は、例えば、Al（アルミニウム）、Mo（モリブデン）、Ti（チタン）等を含む金属材料から形成されている。

[0024] 図 14 に示すショットキーバリアダイオード 10 によれば、p 型半導体部位 14 の一部に対し、金属部位 13 の側面 13S の一部とこれに連結する底面 13B の一部とが接するようにしたので、金属部位 13 の底面 13B と半導体基板 11 とがショットキー接合された第一領域 E1 における、半導体基板 11 の他の主面 11b から金属部位 13 の底面 13B までの、半導体基板 11 の厚み t_1 は、p 型半導体部位 14 が形成された第二領域 E2 における、半導体基板 11 の他の主面 11b から一主面 11a までの、半導体基板 11 の厚み t_2 よりも薄くなる。これにより、第一領域 E1 の抵抗値を、第二領域 E2 の抵抗値よりも小さくできる。

[0025] 従来のショットキーバリアダイオードにおいては、半導体基板と金属層とのショットキー接合部から空乏層が広がりきってしまうと、ショットキーバリアダイオードの周縁領域への電界集中が緩和されず、逆サージ耐量は低下する。

しかし、上述したような構成の本発明のショットキーバリアダイオード 10 によれば、金属部位 13 と半導体基板 11 とがショットキー接合された第

一領域E 1の抵抗値を、p型半導体部位14が形成された第二領域E 2の抵抗値よりも小さくすることができるため、サージ電流は、より抵抗値の小さいショットキー接合部に向けて流れる。その結果、ショットキーバリアダイオード10の逆サージ耐量を改善することが可能になる。このような本発明のショットキーバリアダイオード10を、例えばスイッチング電源に適用すれば、非常時における緊急停止などによって過大な逆方向電圧が生じて、ショットキーバリアダイオード10の機能低下を防止することが可能になる。

[0026] (2) ショットキー接合部の第二実施形態

図1(a)は、本発明に係る半導体素子の一例であるショットキーバリアダイオードの周縁領域における一実施形態を示すZ軸方向に沿った要部断面図である。なお、図14に示す第一実施形態と同様の構成には同一の番号を付す。

本実施形態に係るショットキーバリアダイオード10は、n型である半導体基板11と、この半導体基板11の一主面11a側の一部に形成された、n型とは逆導電型のp型であるp型半導体部位14と、p型半導体部位14の一部と電氣的に接続されるようにして、半導体基板11の一主面11a側に形成された導電性の金属部位13と、を少なくとも備えている。

[0027] p型半導体部位14は、互いに不純物濃度が異なるp+型半導体部（第一濃度部）14aと、p-型半導体部（第二濃度部）14bとからなる。そして、p+型半導体部14aの一部に対して、金属部位13は、その側面13Sの一部とこれに連結する底面13Bの一部とが接している。また、p-型半導体部14bは、その側面14bSの少なくとも一部が、p+型半導体部14aの側面14aSと接している。本実施形態では、p-型半導体部14bは、側面14bSの下部から更にp+型半導体部14aの底面14aBを覆い、金属部位13に接する位置まで延びている。

[0028] また、p型半導体部位14は、半導体基板11の周縁部分における一周面11a側において、半導体基板11の一主面11a側から厚み方向に沿って所

定の深さまで形成されている。また、金属部位 13 は、その底面 13 B が半導体基板 11 の一主面 11 a よりも半導体基板 11 の厚み方向に深い位置となるように形成され、側面 13 S の一部と底面 13 B の一部とが p + 型半導体部 14 a に接している。金属部位 13 の底面 13 B が半導体基板 11 の一主面 11 a よりも深い位置となるように形成する場合、例えば、半導体基板 11 の一主面 11 a から厚み方向に掘り込まれた凹部 T を、p 型半導体部位 14 の一部とその一部に隣接する半導体基板 11 の一部にわたって形成すればよい。そして、この凹部 T を埋めるように金属部位 13 を形成すればよい。

[0029] 図 1 (a) に示すショットキーバリアダイオード 10 によれば、p + 型半導体部 14 a の一部に対し、金属部位 13 の側面 13 S の一部とこれに連結する底面 13 B の一部とが接するようにしたので、金属部位 13 の底面 13 B と半導体基板 11 とがショットキー接合された第一領域 E1 における、半導体基板 11 の他の主面 11 b から金属部位 13 の底面 13 B までの、半導体基板 11 の厚み t_1 は、p 型半導体部位 14 が形成された第二領域 E2 における、半導体基板 11 の他の主面 11 b から一主面 11 a までの、半導体基板 11 の厚み t_2 よりも薄くなる。

[0030] これにより、第一領域 E1 の抵抗値を、第二領域 E2 の抵抗値よりも小さくでき、サージ電流は、より抵抗値の小さいショットキー接合部に向けて流れる。その結果、ショットキーバリアダイオード 10 の逆サージ耐量を改善することが可能になる。また、p 型半導体部位 14 を互いに不純物濃度が異なる p + 型半導体部 14 a と、p - 型半導体部 14 b とから構成することによって、より一層電界の集中を緩和できる。

[0031] 図 1 (b)、(c) は、ショットキーバリアダイオードの平面方向 (X 軸方向および Y 軸方向) に沿った平面図である。なお、これら図 1 (b)、(c) は、ショットキーバリアダイオードの周縁領域の一部を選択的に示している。

p 型半導体部位 14 に、例えば製造工程でコンタミネーション等が生じる

と、不純物イオンが注入されない領域が発生し、ショットキーバリアダイオード10の機能に影響を及ぼす懸念があるが、逆方向バイアス時には空乏層が広がるので、その影響が緩和され、サージ電流をより抵抗値の小さいショットキー接合部分に向けて確実に流すことができる効果を期待することができる。

また、一方では、結晶構造の乱れを低減するために、意図的に不純物イオンを注入しないようにすることもできる。即ち、例えば、図1(b)に示すショットキーバリアダイオード10Aのように、半導体基板11(図1(a)参照)にp+型半導体部14a、p-型半導体部14bに対応)を形成しない非形成部d1を設けることで、半導体基板11に対する不純物イオンの注入量を少なくすることができ、不純物イオン注入による半導体基板11の結晶構造の乱れを抑えることができる。こうした非形成部d1は、任意の形状であればよく、例えば、半導体基板11の一主面11a側から見て、矩形、円形、楕円形などの形状であればよい。

[0032] また、図1(c)に示すショットキーバリアダイオード10Bのように、半導体基板11の一主面11a側における周縁領域に沿って形成されているp型半導体部位14B(図1(a)のp+型半導体部14a、p-型半導体部14bに対応)のうち、p型半導体部位14Bを形成しない非形成部d2(図1(c)中では1か所のみ図示している)を1つないし複数形成してもよい。

[0033] なお、図1(c)において、非形成部d2は、例えば、平面視した時の形状が略矩形である半導体基板11の各辺中央に1か所ずつ設定する場合、環状のp型半導体部位14Bは4つに分割される。非形成部d2は、半導体基板11の各辺のうち、任意の個所に設定されればよい。そして、非形成部d2によって分割されたp型半導体部位14Bの形成個数は限定されるものではない。なお、非形成部d2は、p型半導体部位14Bが分割されるように設定(図1(c))することもできるし、p型半導体部位14Aが分割されないように、p型半導体部位14Aに囲まれた非形成部d1を設定(図1(b))

) することもできる。

[0034] (3) ショットキー接合部の第二実施形態の変形例

上述した第二実施形態のショットキーバリアダイオードの変形例を図2 (a) ~ (d) に示す。なお、図1に示す第二実施形態と同様の構成には同一の番号を付し、その説明は省略する。

図2 (a) に示すショットキーバリアダイオード10では、p+型半導体部14aの一部に対し、金属部位13の側面13Sの一部とこれに連結する底面13Bの一部とが接している。そして、p-型半導体部14bは、その側面14bSの下部からp+型半導体部14aの底面14aBの一部まで覆い、金属部位13には接しない構成となっている。

[0035] 図2 (b) に示すショットキーバリアダイオード10では、p+型半導体部14aの一部に対し、金属部位13の側面13Sの一部とこれに連結する底面13Bの一部とが接している。そして、p-型半導体部14bは、半導体基板11の周縁部分における一主面11a側において、p-型半導体部14bの側面14bSと、p+型半導体部14aの側面14aSの一部とが接する深さまで形成される一方、金属部位13の底面13Bおよびp+型半導体部14aの底面14aBには接しない構成となっている。そして、p-型半導体部14bは、p+型半導体部14aの厚みよりも薄くなるように形成されている。

[0036] 図2 (c) に示すショットキーバリアダイオード10では、p+型半導体部14aの一部に対し、金属部位13の側面13Sの一部とこれに連結する底面13Bの一部とが接している。そして、p-型半導体部14bは、半導体基板11の一主面11a側における周縁部分において、p-型半導体部14bの側面14bSの一部と、p+型半導体部14aの側面14aSの一部とが接する深さまで形成される一方、金属部位13の底面13Bおよびp+型半導体部14aの底面14aBには接しない構成となっている。そして、p-型半導体部14bは、p+型半導体部14aの厚みよりも厚くなるように形成されている。

[0037] 図2(d)に示すショットキーバリアダイオード10では、半導体基板11の一主面11a側の一部にp型半導体部位14が形成されている。このp型半導体部位14は、半導体基板11の周縁に接しないように形成されている。そして、p型半導体部位14の一部に対し、金属部位13の側面13Sの一部とこれに連結する底面13Bの一部とが接している。

[0038] (3) ショットキー接合部の第三実施形態

次に、図3(a)を参照しながら、第三実施形態に係るショットキーバリアダイオードについて説明する。なお、上述した第二実施形態に係るショットキーバリアダイオードと同一の構成要素には同一の符号を付して、その詳細な説明は省略する。

図3(a)に示すショットキーバリアダイオード20は、図1(a)に示すショットキーバリアダイオード20の構造の一部と同じであるが、p+型半導体部14aの構造が異なる。p型半導体部位14の一部、即ちp型半導体堆積部14cは、p型半導体部位14が形成されている半導体基板11の一主面11aから更に上方（一主面11aを基準として他の主面11bとはZ軸方向において逆の方向）に向けて金属部位13の側面13Sの一部まで形成されている。また、この金属部位13の側面13Sの一部は、半導体基板11の一主面11aよりも上方でp型半導体堆積部14cと接する構成となっている。

[0039] p型半導体堆積部14cは、例えば、半導体基板11の一主面11a側におけるp+型半導体部14aのうち、金属部位13に接していない領域に重ねて、例えばエピタキシャル成長によりp+型半導体を堆積させて形成する。金属部位13の側面13Sは、p型半導体堆積部14cに接する。

[0040] このような第三実施形態の構成のショットキーバリアダイオード20によれば、p型半導体部位14の一部であるp型半導体堆積部14cの一部に対し、金属部位13の側面13Sの一部および底面13Bの一部を接するようにした。また、p+型半導体部14aの一部に対し金属部位13の側面13Sと連結する底面13Bの一部が接するようにした。これによって、金属

部位 1 3 の底面 1 3 B と半導体基板 1 1 とがショットキー接合された第一領域 E 1 における、半導体基板 1 1 の他の主面 1 1 b から金属部位 1 3 の底面 1 3 B までの、半導体基板 1 1 の厚み t_1 は、p 型半導体部位 1 4 が形成された第二領域 E 2 における、半導体基板 1 1 の他の主面 1 1 b から p 型半導体堆積部 1 4 c の上面 1 4 c T までの、p 型半導体堆積部 1 4 c と半導体基板 1 1 との合計の厚み t_2 よりも薄くなる。これにより、第一領域 E 1 の抵抗値を、第二領域 E 2 の抵抗値よりも小さくできる。

[0041] 第一領域 E 1 の抵抗値を、第二領域 E 2 の抵抗値よりも小さくすることによって、サージ電流は、より抵抗値の小さいショットキー接合部に向けて流れる。その結果、ショットキーバリアダイオード 2 0 の逆サージ耐量を改善することが可能になる。

(4) ショットキー接合部の第三実施形態の変形例

上述した第三実施形態のショットキーバリアダイオードの変形例を図 3 (b) ~ (e) に示す。なお、図 3 (a) に示す第三実施形態と同様の構成には同一の番号を付し、その説明は省略する。

[0042] 図 3 (b) に示すショットキーバリアダイオード 2 0 では、p 型半導体堆積部 1 4 c の一部に対し、金属部位 1 3 の側面 1 3 S の一部が接し、また、p + 型半導体部 1 4 a の一部に対し金属部位 1 3 の側面 1 3 S に連結する底面 1 3 B の一部が接している。そして、p - 型半導体部 1 4 b は、その側面 1 4 b S の下部から p + 型半導体部 1 4 a の底面 1 4 a B の一部まで覆い、金属部位 1 3 には接していない構成となっている。

[0043] 図 3 (c) に示すショットキーバリアダイオード 2 0 では、p 型半導体堆積部 1 4 c の一部に対し、金属部位 1 3 の側面 1 3 S の一部が接し、また、p + 型半導体部 1 4 a の一部に対し金属部位 1 3 の側面 1 3 S に連結する底面 1 3 B の一部が接している。そして、p - 型半導体部 1 4 b は、半導体基板 1 1 の周縁部分における一主面 1 1 a 側において、p - 型半導体部 1 4 b の側面 1 4 b S と、p + 型半導体部 1 4 a の側面 1 4 a S の一部とが接する深さまで形成される一方、金属部位 1 3 の底面 1 3 B および p + 型半導体部

14 a の底部 14 a B には接しない構成となっている。そして、p 型半導体部 14 b は、p + 型半導体部 14 a の厚みよりも薄くなるように形成されている。

[0044] 図 3 (d) に示すショットキーバリアダイオード 20 では、p 型半導体堆積部 14 c の一部に対し、金属部位 13 の側面 13 S の一部が接し、また、p + 型半導体部 14 a の一部に対し、金属部位 13 の側面 13 S に連結する底面 13 B の一部が接している。そして、p 型半導体部 14 b は、半導体基板 11 の周縁部分における一主面 11 a 側において、p 型半導体部 14 b の側面 14 b S の一部と、p + 型半導体部 14 a の側面 14 a S とが接する深さまで形成される一方、金属部位 13 の底面 13 B および p + 型半導体部 14 a の底部 14 a B には接しない構成となっている。そして、p 型半導体部 14 b は、p + 型半導体部 14 a の厚みよりも厚くなるように形成されている。

[0045] 図 3 (e) に示すショットキーバリアダイオード 20 では、半導体基板 11 の一主面 11 a 側の一部に p 型半導体部位 14 が形成されている。この p 型半導体部位 14 は、半導体基板 11 の周縁に接しないように形成されている。そして、p 型半導体部位 14 に重ねて、p + 型半導体を堆積させた p 型半導体堆積部 14 c を形成している。

[0046] (5) ショットキー接合部の他の実施形態

以下、本発明に係る半導体素子の一例であるショットキーバリアダイオードのショットキー接合部について、幾つかの変形例を例示するが、本発明はこれらの形態に限定されるものではない。なお、上述した第一実施形態、第二実施形態、および第三実施形態に係るショットキーバリアダイオードと同一の構成要素には同一の符号を付して、その詳細な説明は省略する。

[0047] 図 9 (a) に示すショットキーバリアダイオード 30 は、図 1 (a) のショットキーバリアダイオード 10 の構成と一部が同じである。このショットキーバリアダイオード 30 において、p 型半導体部位 14 を構成する p 型半導体部 14 b の X 軸方向に沿った半導体基板 11 の周縁側における端部 (

エッジ部分)は、半導体基板11の周縁側に向かって丸みを帯びるように厚みを漸減させた構成となっている。

[0048] 図9(b)に示すショットキーバリアダイオード30は、図9(a)のショットキーバリアダイオード30の構成と一部が同じである。このショットキーバリアダイオード30においては、p+型半導体部14aがp-型半導体部14bによって覆われずに、金属部位13と重なる部分でp+型半導体部14aが第一半導体領域12に接した構成となっている。

[0049] 図9(c)に示すショットキーバリアダイオード30は、図9(a)のショットキーバリアダイオード30の構成と一部が同じである。このショットキーバリアダイオード30においては、p+型半導体部14aの底面全体が第一半導体領域12に接し、かつp-型半導体部14bはp+型半導体部14aよりも厚みが薄くなっている。

図9(d)に示すショットキーバリアダイオード30は、図9(a)のショットキーバリアダイオード30の構成と一部が同じである。このショットキーバリアダイオード30においては、p+型半導体部14aの底面全体が第一半導体領域12に接し、かつ、p-型半導体部14bはp+型半導体部14aよりも厚みが厚くなっている。

[0050] 図10(a)に示すショットキーバリアダイオード40では、図3(a)のショットキーバリアダイオード20の構成と一部が同じである。その相違点は次のとおりである。即ち、ショットキーバリアダイオード40においては、p型半導体部位14を構成するp-型半導体部14bのX軸方向に沿った半導体基板11の周縁側における端部(エッジ部分)側は、半導体基板11の周縁から所定の距離だけ離れた位置に向かって丸みを帯びるように膨らませ、厚みを増加させた構成となっている。

図10(b)に示すショットキーバリアダイオード40は、図10(a)のショットキーバリアダイオード40の構成と一部が同じである。このショットキーバリアダイオード40においては、p+型半導体部14aがp-型半導体部14bによって覆われずに、金属部位13と重なる部分でp+型半

導体部 14 a が第一半導体領域 12 に接した構成となっている。

図 10 (c) に示すショットキーバリアダイオード 40 は、図 10 (a) のショットキーバリアダイオード 40 の構成と一部が同じである。このショットキーバリアダイオード 40 においては、p+型半導体部 14 a の底面全体が第一半導体領域 12 に接し、かつ p-型半導体部 14 b は p+型半導体部 14 a よりも厚みが薄くなっている。

図 10 (d) に示すショットキーバリアダイオード 40 は、図 10 (a) のショットキーバリアダイオード 40 の構成と一部が同じである。このショットキーバリアダイオード 40 においては、p+型半導体部 14 a の底面全体が第一半導体領域 12 に接し、かつ、p-型半導体部 14 b は p+型半導体部 14 a よりも厚みが厚くなっている。

[0051] 図 11 に示すショットキーバリアダイオード 50 では、図 2 (d) のショットキーバリアダイオード 10 の構成に対して、更に、p 型半導体部位 14 が加えられている。即ち、加えられている p 型半導体部位 14 は、他の p 型半導体部位 14 と接しない位置であり、かつ、金属部位 13 と接する p 型半導体部位 14 よりも、半導体基板 11 の周縁側における外側において金属部位 13 の周縁部を環状に取り囲むように複数配列した構成となっている。

[0052] 図 12 に示したショットキーバリアダイオード 60 では、図 11 における複数の p 型半導体部位 14 のうち、半導体基板 11 の周縁に近い p 型半導体部位 14 ほど、Z 軸方向に沿った厚みを増加させた構成である。

[0053] 図 13 に示したショットキーバリアダイオード 70 では、図 12 における複数の p 型半導体部位 14 のうち、半導体基板 11 の周縁に近い p 型半導体部位 14 ほど、Z 軸方向に沿った厚みを増加させている。更に、環状に形成された p 型半導体部位 14 のうち周方向の一部を分割するように設定された p 型半導体部位 14 が形成されない非形成部が、Y 軸方向において異なる位置に、p 型半導体部位 14 のそれぞれに形成されている。そして、Y 軸方向に沿って、隣接する p 型半導体部位 14 どうしが重なり合うように配したものである。

実施例

[0054] 以下、本発明の効果を検証した実施例を従来例との対比で示す。

本検証においては、逆サージ耐量の指標として、PRSM試験を実施した場合の、基板の周縁領域における電流の流れと温度の上昇をシミュレーションした。

[0055] 図4、図5は、従来例として図8に示した従来のJBS構造のショットキーバリアダイオードにPRSM試験を行った場合の、基板の周縁領域における電流の流れ（図4）と、温度上昇の分布（図5）とを時間の経過（ $5\mu\text{s}$ 、 $8\mu\text{s}$ 、 $20\mu\text{s}$ ）とともに示した分布図である。

図4、図5に示す分布図において、上部中央に金属層3が示され、その両側にガードリング6が示されている。この図4、図5におけるショットキーバリアダイオードは、図8に示す従来のショットキーバリアダイオードに対応する。

図4、図5に示すシミュレーション結果によれば、試験開始から時間が $5\mu\text{s}$ 、 $8\mu\text{s}$ 、 $11\mu\text{s}$ と経過しても、電流の流れはX軸方およびY軸方向のショットキー接合面全体には広がらず、ガードリング6が形成された部分に集中している（図4）。そして、電流の流れはX軸方およびY軸方向のショットキー接合面全体に広がらないため、試験開始から時間が $5\mu\text{s}$ 、 $8\mu\text{s}$ 、 $11\mu\text{s}$ と経過するに従って、半導体基板のガードリング6付近での温度が、電流の集中によって大きく上昇した（図5）。半導体基板のガードリング6付近での温度は、最も高い部分で $600\sim 700^{\circ}\text{C}$ となった。

なお、定格サージ逆電力としては 0.1kw ないし 0.2kw であった。

[0056] 図6、図7は、本発明の実施例として、図1（a）に示したショットキーバリアダイオード（半導体素子）に、同様に定格サージ逆電力（PRSM）試験を行った場合の、基板の周縁領域における電流の流れ（図6）と温度上昇の分布（図7）をシミュレーションして、時間の経過（ $5\mu\text{s}$ 、 $8\mu\text{s}$ 、 $20\mu\text{s}$ ）とともに示した分布図である。なお、本実施例のシ

ショットキーバリアダイオードにおいて、半導体基板 11 の一面側には、 $0.15\mu\text{m}$ の凹部 T を形成し、この凹部 T の内部を埋設するように金属部位 13 を形成した場合を想定した。図 6、図 7 に示す分布図において、上部中央に金属部位 13 が示され、その両側にガードリングである p 型半導体部位 14 が示されている。この図 6、図 7 におけるショットキーバリアダイオードは、図 14 に示す本発明のショットキーバリアダイオードに対応する。

[0057] 図 6 に示した結果によれば、時間が $5\mu\text{sec}$ 、 $8\mu\text{sec}$ 、 $20\mu\text{sec}$ と経過するにつれて、電流の流れは金属部位 13 が形成されたショットキー接合面全体に広がり、p 型半導体部位 14 への電流の集中が緩和された。この電流の流れのショットキー接合面全体への広がりに伴って、ショットキー接合面全体の温度分布が均一化された。これによって、p 型半導体部位 14 の近傍の温度上昇が、図 4、図 5 に示す従来例に対して緩和された（図 7）。半導体基板のガードリング 6 付近での温度は、図 5 に示す従来例と比べて $50\sim 100^{\circ}\text{C}$ 程度低下した。

以上の結果から、従来例のショットキーバリアダイオードではガードリング付近での温度上昇によって特性低下が生じる虞があるが、本発明のショットキーバリアダイオードでは、ショットキー接合面全体の温度分布の均一化によって、特性低下が生じないというシミュレーション結果が得られた。また、定格サージ逆電力としては 1kw ないし 2kw となり、従来例に対して大きく改善された。


符号の説明


[0058] 10・・・ショットキーバリアダイオード（半導体素子）、11・・・半導体基板、13・・・金属部位（第二部位）、14・・・p 型半導体部位（第一部位）、14a・・・p+型半導体部（第一濃度部）、14b・・・p-型半導体部（第二濃度部）、14c・・・p 型半導体堆積部。

請求の範囲


- [請求項1] 第一導電型である半導体基板と、前記半導体基板の一主面側の一部に形成された、前記第一導電型とは逆導電型の第二導電型である第一部位と、前記第一部位の一部と電氣的に接続されるようにして、前記半導体基板の一主面側に形成された導電性の第二部位と、を少なくとも備え、
前記第一部位の一部に対して、前記第二部位は、その側面の一部とこれに連結する底面の一部とが接する構成を有することを特徴とする半導体素子。
- [請求項2] 前記第二部位の底面は、前記半導体基板の厚み方向に沿って前記半導体基板の一主面よりも深い位置にあることを特徴とする請求項1記載の半導体素子。
- [請求項3] 前記第二部位の底面は、前記半導体基板の一主面に接してなり、
前記第一部位の一部は、前記半導体基板の一主面から更に上方に向けて形成されており、
前記第二部位の側面は、前記半導体基板の一主面よりも上方で前記第一部位と接することを特徴とする請求項1記載の半導体素子。
- [請求項4] 前記第一部位は、互いに不純物濃度が異なる第一濃度部と第二濃度部とからなり、
前記第一濃度部の一部に対して、前記第二部位は、その側面の一部とこれに連結する底面の一部とが接し、
前記第二濃度部は、その側面の少なくとも一部が、前記第一濃度部の側面と接してなることを特徴とする請求項1ないし3のいずれか1項記載の半導体素子。

[図1]







[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]




[図12]



[図13]



[図14]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2013/058493

A. CLASSIFICATION OF SUBJECT MATTER

H01L29/47(2006.01)i, H01L29/06(2006.01)i, H01L29/41(2006.01)i, H01L29/872(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L29/47, H01L29/06, H01L29/41, H01L29/872

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2013

Kokai Jitsuyo Shinan Koho 1971-2013 Toroku Jitsuyo Shinan Koho 1994-2013

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 2009-289824 A (Toyota Motor Corp.), 10 December 2009 (10.12.2009), paragraphs [0017] to [0029]; fig. 1 to 5 & US 2009/0294891 A1 & DE 102009026481 A	1-2 3-4
X Y	EP 0849807 A1 (General Semiconductor Ireland Cork), 24 June 1998 (24.06.1998), column 3, line 56 to column 4, line 52; fig. 1 to 3 & DE 19653457 A	1-2 3-4
X Y	JP 58-58774 A (Hitachi, Ltd.), 07 April 1983 (07.04.1983), page 2, lower right column, line 11 to page 3, upper left column, line 17; fig. 5 (Family: none)	1-2 3-4

☒ Further documents are listed in the continuation of Box C.☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
06 June, 2013 (06.06.13)Date of mailing of the international search report
18 June, 2013 (18.06.13)Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2013/058493

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2002-334998 A (Mitsubishi Electric Corp.), 22 November 2002 (22.11.2002), paragraphs [0046] to [0059]; fig. 1, 4, 6 to 8 (Family: none)	3-4
Y	JP 2009-94392 A (Mitsubishi Electric Corp.), 30 April 2009 (30.04.2009), paragraphs [0012] to [0034]; fig. 1 & US 2009/0098719 A1 & DE 102008047159 A	4

A. 発明の属する分野の分類 (国際特許分類 (I P C))

Int.Cl. H01L29/47(2006.01)i, H01L29/06(2006.01)i, H01L29/41(2006.01)i, H01L29/872(2006.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (I P C))

Int.Cl. H01L29/47, H01L29/06, H01L29/41, H01L29/872

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 3 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 3 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 3 年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X Y	JP 2009-289824 A (トヨタ自動車株式会社) 2009.12.10, 段落【0017】 - 【0029】及び図1 - 5 & US 2009/0294891 A1 & DE 102009026481 A	1 - 2 3 - 4
X Y	EP 0849807 A1 (General Semiconductor Ireland Cork) 1998.06.24, 第3欄56行 - 第4欄52行及びFig. 1 - 3 & DE 19653457 A	1 - 2 3 - 4
X Y	JP 58-58774 A (株式会社日立製作所) 1983.04.07, 第2頁右下欄 11行 - 第3頁左上欄17行及び第5図 (ファミリーなし)	1 - 2 3 - 4

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

0 6 . 0 6 . 2 0 1 3

国際調査報告の発送日

1 8 . 0 6 . 2 0 1 3

国際調査機関の名称及びあて先

日本国特許庁 (I S A / J P)

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

安田 雅彦

5 F

9 4 4 7

電話番号 03-3581-1101 内線 3514

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2002-334998 A (三菱電機株式会社) 2002.11.22, 段落【0046】 －【0059】及び図1, 4, 6－8 (ファミリーなし)	3－4
Y	JP 2009-94392 A (三菱電機株式会社) 2009.04.30, 段落【0012】 －【0034】及び図1 & US 2009/0098719 A1 & DE 102008047159 A	4